KR101923690B1

KR101923690B1 - 전력보상장치의 서브모듈성능시험을 위한 합성시험회로 및 그 시험방법

Info

Publication number: KR101923690B1
Application number: KR1020160150254A
Authority: KR
Inventors: 정용호; 백승택; 김영우; 이진희; 노의철; 정재헌
Original assignee: 엘에스산전 주식회사; 부경대학교 산학협력단
Priority date: 2016-11-11
Filing date: 2016-11-11
Publication date: 2018-11-29
Also published as: US10436844B2; KR20180052996A; JP2018077211A; CN108072826B; US20180136281A1; EP3321705A1; CN108072826A; JP6495391B2

Abstract

전력보상장치의 서브모듈성능시험을 위한 합성시험회로는 서브모듈성능시험을 위한 피시험체인 서브모듈시험부, 전류원 및 제어부를 포함한다. 전류원은 서브모듈시험부에 연결되고 서브모듈시험부를 동작시키기 위해 서브모듈시험부에 설정된 용량만큼의 충전전압이 저장되도록 서브모듈시험부에 전원을 공급하여 줄 수 있다. 제어부는, 저장된 충전전압에 의해 서브모듈시험부의 서브모듈성능시험이 수행되도록 제어할 수 있다.

Description

전력보상장치의 서브모듈성능시험을 위한 합성시험회로 및 그 시험방법{Synthetic test circuit for submodule performance test in a power compensator and testing method thereof}

본 발명은 전력보상장치에 관한 것으로, 구체적으로 전력보상장치의 서브모듈성능시험을 위한 합성시험회로 및 그 시험방법에 관한 것이다.

산업이 발전하고 인구가 증가함에 따라 전력 수요는 급증하는데 반해, 전력생산에는 한계가 있다.

이에 따라, 생산지에서 생성된 전력을 손실 없이 안정적으로 수요지로 공급하기 위한 전력계통이 점차 중요해지고 있다.

전력조류와 계통전압, 안정도 향상을 위한 FACTS(Flexible AC Transmission System) 설비의 필요성이 대두되고 있다. FACTS 설비 중 3세대로 불리는 전력보상장치의 일종인 STATCOM(STATic synchronous COMpensator) 설비는 전력계통에 병렬로 병입되어 전력계통에서 필요로 하는 무효전력 및 유효전력을 보상해 주고 있다.

도 1은 일반적인 전력계통시스템을 도시한다.

도 1에 도시한 바와 같이, 일반적인 전력계통시스템(10)은 전력생성원(20), 전력계통(30), 부하(40) 및 다수의 전력보상장치(50)를 포함할 수 있다.

전력생성원(20)은 전력을 생성하는 장소나 설비를 의미하는 것으로서, 전력을 생성하는 생산자로 이해될 수 있다.

전력계통(30)은 전력생성원(20)에서 생성된 전력을 부하(40)로 송전하도록 하여 주는 전력선, 철탑, 피뢰기, 애자 등을 포함하는 일체의 설비를 의미할 수 있다.

부하(40)는 전력생성원(20)에서 생성된 전력을 소비하는 장소나 설비를 의미하는 것으로서, 전력을 소비하는 소비자로 이해될 수 있다.

전력보상장치(50)는 전력계통(30)에 연계되어, 전력계통(30)으로 흐르는 전력 중에서 유효전력 또는 무효전력의 공급 또는 부족에 따라 해당 유효전력 또는 무효전력을 보상하여 주는 장치일 수 있다.

전력보상장치(50)는 다수의 서브모듈로 구성되는데, 이러한 서브모듈에 대한 서브모듈성능시험이 요구된다.

하지만, 종래의 전력보상장치(50)의 서브모듈성능시험을 위한 합성시험회로는 매우 중요한 기술로서, 관련 기술이 노출되지 않고 있고 또한 기술 이전도 되지 않아, 현재 공지된 전력보상장치의 서브모듈성능시험을 위한 합성시험회로는 없다.

본 발명은 전술한 문제 및 다른 문제를 해결하는 것을 목적으로 한다.

본 발명의 다른 목적은 전력보상장치가 정상 및 비정상 동작할 때, 서브모듈에 나타나는 전류 및 전압과 유사한 전류와 전압을 해당 전력보상장치에 설치하기 전에 해당 서브모듈에 인위적으로 인가하여 다양한 시험이 가능하도록 하는 새로운 구조의 합성시험회로 및 그 시험방법을 제공한다.

상기 또는 다른 목적을 달성하기 위해 본 발명의 일 측면에 따르면, 전력보상장치의 서브모듈성능시험을 위한 합성시험회로는, 서브모듈성능시험을 위한 피시험체인 서브모듈시험부; 전류원 및 제어부를 포함한다. 상기 전류원은 상기 서브모듈시험부에 연결되고, 상기 서브모듈시험부를 동작시키기 위해 상기 서브모듈시험부에 설정된 용량만큼의 충전전압이 저장되도록 상기 서브모듈시험부에 전원을 공급하여 줄 수 있다. 상기 제어부는, 상기 저장된 충전전압에 의해 상기 서브모듈시험부의 서브모듈성능시험이 수행되도록 제어할 수 있다.

본 발명의 다른 측면에 따르면, 서브모듈성능시험을 위한 피시험체인 서브모듈시험부, 상기 서브모듈시험부에 연결되는 전류원 및 상기 전류원과 상기 서브모듈시험부 사이에 연결되는 시험전류조절부를 포함하는 전력보상장치의 서브모듈성능시험을 위한 합성시험회로의 시험방법은, 상기 서브모듈시험부에 설정된 용량만큼의 충전전압으로 저장되도록 상기 서브모듈시험부에 전원을 공급하여 주는 단계; 상기 저장된 충전전압을 이용하여 상기 서브모듈시험부를 동작시키는 단계; 상기 서브모듈시험부의 동작 시 상기 저장된 충전전압을 바탕으로 시험전류를 생성하는 단계; 및 상기 시험전류를 이용하여 상기 서브모듈성능시험을 수행하는 단계를 포함한다.

본 발명에 따른 전력보상장치의 서브모듈성능시험을 위한 합성시험회로 및 그 시험방법의 효과에 대해 설명하면 다음과 같다.

본 발명의 실시 예들 중 적어도 하나에 의하면, 피시험체인 서브모듈시험부에 설정된 용량만큼 충전전압을 저장해 놓으면, 이 충전전압을 이용하여 서브모듈성능시험을 충분히 수행할 수 있어, 대전력이 요구되는 서브모듈시험부의 서브모듈성능시험을 소규모 시설과 저비용으로 할 수 있어 경제성이 뛰어나다는 장점이 있다.

본 발명의 실시 예들 중 적어도 하나에 의하면, MMC 기반 전력보상장치에 포함되는 다수의 서브모듈 모두를 서브모듈성능시험할 필요 없이, 국제적 규격에 정해진 3개의 서브모듈에 대해서만 서브모듈시험부로 구성하여 서브모듈성능시험을 함으로써 MMC 기반 전력보상장치에 포함되는 다수의 서브모듈 모두에 대해 서브모듈성능시험하는 것과 동일한 효과가 나타나도록 할 수 있다는 장점이 있다.

본 발명의 실시 예들 중 적어도 하나에 의하면, 시험밸브에 손실이 발생되는 경우 바로 해당 손실에 대한 손실 반영분을 반영하여 줌으로써 서브모듈성능시험이 오류없이 원활히 수행될 수 있다는 장점이 있다.

본 발명의 적용 가능성의 추가적인 범위는 이하의 상세한 설명으로부터 명백해질 것이다. 그러나 본 발명의 사상 및 범위 내에서 다양한 변경 및 수정은 당업자에게 명확하게 이해될 수 있으므로, 상세한 설명 및 본 발명의 바람직한 실시 예와 같은 특정 실시 예는 단지 예시로 주어진 것으로 이해되어야 한다.

도 1은 일반적인 전력계통시스템을 도시한다.
도 2는 본 발명에 따른 MMC(Modular Multilevel Converter) 기반 STATCOM의 전력변환부를 도시한 도면이다.
도 3은 도 2의 서브모듈을 상세히 도시한 도면이다.
도 4은 본 발명에 따른 전력보상장치의 서브모듈성능시험을 위한 합성시험회로를 도시한 도면이다.
도 5는 도 4의 서브모듈시험부의 상세 구조를 도시한 도면이다.
도 6은 본 발명에 따른 전력보상장치의 서브모듈성능시험을 위한 파형도를 도시한다.
도 7은 본 발명에 따른 전력보상장치의 서브모듈성능시험을 위한 합성시험회로에서 시험전류를 생성하기 위한 등가회로를 도시한다.
도 8a 내지 도 8f는 시험전류를 생성하기 위한 등가회로에서 각 모드에 따른 시험전류의 흐름을 도시한다.
도 9는 본 발명에 따른 전력보상장치의 서브모듈성능시험을 위한 합성시험회로에서 손실 보상을 위한 등가회로를 도시한다.
도 10는 손실 보상시의 시험전류와 출력전압의 파형도를 도시한다.

이하, 첨부된 도면을 참조하여 본 명세서에 개시된 실시 예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 유사한 구성요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 이하의 설명에서 사용되는 구성요소에 대한 접미사 "모듈" 및 "부"는 명세서 작성의 용이함만이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다. 또한, 본 명세서에 개시된 실시 예를 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 명세서에 개시된 실시 예의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 첨부된 도면은 본 명세서에 개시된 실시 예를 쉽게 이해할 수 있도록 하기 위한 것일 뿐, 첨부된 도면에 의해 본 명세서에 개시된 기술적 사상이 제한되지 않으며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.

도 2는 본 발명에 따른 MMC(Modular Multilevel Converter) 기반 STATCOM의 전력변환부를 도시한 도면이고, 도 3은 도 2의 서브모듈을 상세히 도시한 도면이다.

도 2에 도시한 바와 같이, MMC 기반 STATCOM의 전력변환부(53)는 각 상 별로 직렬로 연결된 다수의 서브모듈(55)을 포함할 수 있다. 다수의 서브모듈(55)의 동작에 의해 전력계통으로 유효전력이나 무효전력이 공급되거나 전력계통으로부터 유효전력이나 무효전력이 흡수될 수 있다.

도 2에서는 Y-형 전력변환부(53)를 도시하고 있지만, Δ-형 전력변환부 또한 본 발명에 채택될 수 있다.

각 상에 구비된 다수의 서브모듈(55)을 밸브(valve)로 정의될 수 있지만, 이에 대해서는 한정하지 않는다.

각 서브모듈(55)은 스위칭부(57)와 스위칭부(57)에 연결된 커패시터(C_SM)을 포함할 수 있다.

다수의 서브모듈(55)은 서로 간에 직렬로 연결될 수 있다. 즉, 제1 서브모듈은 제2 서브모듈에 연결되고, 제2 서브모듈은 제3 서브모듈에 연결될 수 있다. 이와 같은 연결 방식으로 마지막 서브모듈까지 직렬 연결될 수 있다.

이와 같이 직렬로 연결된 다수의 서브모듈(55)에 의해 컨버터가 구성될 수 있다. 컨버터는 전력계통으로부터의 교류 전력을 직류전력으로 변환시키거나 커패시터(C_SM)에 저장된 직류전력을 교류전력으로 변환시키는 역할을 한다.

커패시터(C_SM)는 컨버터에 의해 변환된 직류전력을 저장시키거나 저장되어 있는 직류전력을 컨버터로 제공할 수 있다.

따라서, 다수의 서브모듈(55)로 구성된 컨버터의 동작에 의해 전력계통으로 유효전력이나 무효전력이 공급되거나 전력계통으로부터 유효전력이나 무효전력이 흡수될 수 있다.

각 서브모듈(55)의 구체적인 구조와 각 서브모듈(55)과 각 커패시터(C_SM)의 연결 구조는 도 3을 참조하여 설명한다.

도 3은 설명의 편의를 위해 제1 서브모듈과 제1 서브모듈에 연결된 제1 커패시터를 도시하고 있지만, 다른 서브모듈과 커패시터의 연결 구조 또한 도 3와 동일하다.

도 3에 도시한 바와 같이, 제1 서브모듈은 4개의 스위치(S_LT, S_LB, S_RT, S_RB)와 4개의 다이오드(D_LT, D_LB, D_RT, D_RB)를 포함할 수 있다.

제1 내지 제4 스위치(S_LT, S_LB, S_RT, S_RB)는 IGBT(Insulated Gate Bipolar mode Transistor)일 수 있지만, 이에 대해서는 한정하지 않는다.

제1 내지 제4 스위치(S_LT, S_LB, S_RT, S_RB)는 풀브릿지 타입(full bridge type)으로 구성될 수 있다.

구체적으로, 제1 노드(n1)과 제4 노드(n4) 사이에 제1 및 제2 스위치(S_LT, S_LB)가 직렬로 연결될 수 있다. 즉, 제1 노드와 제2 노드(n2) 사이에 제1 스위치(S_LT)가 연결되고, 제2 노드(n2)와 제4 노드(n4) 사이에 제2 스위치(S_LB)가 연결될 수 있다. 마찬가지로, 제1 노드(n1)와 제2 노드(n2) 사이에 제1 다이오드(D_LT)가 연결되고, 제2 노드(n2)와 제4 노드(n4) 사이에 제2 다이오드(D_LB)가 연결될 수 있다.

또한, 제1 노드(n1)와 제4 노드(n4) 사이에 제3 및 제4 스위치(S_RT, S_RB)가 직렬로 연결될 수 있다. 즉, 제1 노드(n1)와 제3 노드(n3) 사이에 제3 스위치(S_RT)가 연결되고, 제3 노드(n3)와 제4 노드(n4) 사이에 제4 스위치(S_RB)가 연결될 수 있다. 마찬가지로, 제1 노드(n1)와 제3 노드(n3) 사이에 제3 다이오드(D_RT)가 연결되고, 제3 노드(n2)와 제4 노드(n4) 사이에 제4 다이오드(D_RB)가 연결될 수 있다.

제1 및 제4 노드(n1, n4) 사이에서 제1 및 제2 스위치(S_LT, S_LB)로 구성되는 제1 스위치 쌍과 제3 및 제4 스위치(S_RT, S_RB)로 구성되는 제2 스위치 쌍은 서로 병렬로 연결될 수 있다.

제2 노드(n2)에 연결된 제1 라인(LS 1)은 이전 서브모률의 제3 노드(n3)에 연결되고, 제3 노드(n3)에 연결된 제2 라인(LS 2)은 다음 서브모률의 제2 노드(n2)에 연결될 수 있다.

본 발명은 이상과 같이 MMC 기반 STATCOM의 전력변환부(53)에 포함된 서브모듈(55)의 서브모듈성능시험을 위한 합성시험회로에 관한 것으로서, STACOM에 설치되기 전에 해당 서브모듈(55)에 대한 다양한 서브모듈성능시험을 토대로, STATCOM에 설치 가능한 규격에 부합하도록 해당 서브모듈(55)의 성능을 개선할 수 있도록 도와 줄 수 있다.

통상, STATCOM에 설치되는 서브모듈(55)에 나타나는 전압이나 전류는 매우 크기 때문에 이러한 전압이나 전류를 공급해 줄 수 있는 합성시험회로를 만드는 것은 현실적으로 어렵고 비용 또한 많이 들어가게 된다.

따라서, 본 발명은 MMC 기반 STATCOM의 전력변환부(53)의 실제 운전시 해당 서브모듈(55)에 인가되는 전압 및 전류와 동일하게 모의할 수 있도록 하면서도 시험설비의 용량은 피시험체의 손실성분 크기로 축소 가능하도록 하여 에너지 소모를 대폭 절감할 수 있는 전력보상장치의 서브모듈성능시험을 위한 합성시험회로를 제공한다.

도 4은 본 발명에 따른 전력보상장치의 서브모듈성능시험을 위한 합성시험회로를 도시한 도면이다.

도 4를 참조하면, 본 발명에 따른 전력보상장치의 서브모듈성능시험을 위한 합성시험회로는 전류원(60), 전류원(60)에 연결되는 서브모듈시험부(70) 및 전류원(60)과 서브모듈시험부(70) 사이에 위치되는 시험전류조절부(80)를 포함할 수 있다.

서브모듈시험부(70)은 서브모듈성능시험을 위한 피시험체이고, 전류원(60) 및 시험전류조절부(80)는 시험체일 수 있다.

전류원(60)은 서브모듈시험부(70)를 동작시키기 위한 전원을 공급하여 주는 한편 합성시험회로에서 발생하는 손실 보상분을 공급하기 위한 저전압-대전류 전원 공급장치일 수 있다.

전류원(60)은 서브모듈시험부(70)의 커패시터(C_SM)에 충전전압(V_SM)을 충전시킬 수 있다. 충전전압(V_SM)은 커패시터(C_SM)에 설정된 용량만큼 충전될 수 있다. 이 충전전압(V_SM)에 의해 전력보상장치의 서브모듈성능시험을 수행할 수 있다.

커패시터(C_SM)가 충전되면, 이 커패시터(C_SM)에 충전된 충전전압(V_SM)에 의해 서브모듈시험부(70)의 서브모듈(72)이나 도시되지 않은 다른 구성 요소들이 동작될 수 있다.

전류원(60)의 출력전압(V_INV)은 서브모듈시험부(70)의 커패시터(C_SM)에 충전된 충전전압(V_SM)에 비해 매우 작은 값일 수 있다. 예컨대, 전류원(60)의 출력전압(V_INV)은 예컨대, 25V인데 반해, 서브모듈시험부(70)의 커패시터(C_SM)에 충전된 충전전압(V_SM)은 3kV 내지 3.6kV(3개의 서브모듈 기준)일 수 있다.

따라서, 서브모듈시험부(70)의 커패시터(C_SM)에 한번 충전되면, 서브모듈시험부(70)의 서브모듈성능시험 동안 전류원(60)으로부터 별도의 전압이 공급되지 않게 되므로, 큰 전력 소모 없이 서브모듈성능시험을 용이하게 수행할 수 있다.

만일 서브모듈시험부(70)의 서브모듈성능시험 동안 손실로 인해 원하는 전력이 산출되지 않는 경우에 한해 간헐적으로 전류원(60)에 의해 손실이 보상될 수 있다. 이에 대해서는 도 9 및 도 10을 참고하여 나중에 상세히 설명한다.

전류원(60)은 정류부(62), 리플제거부(64) 및 손실보상부(66)를 포함할 수 있다.

정류부(62)는 3상 교류전원(Vs)을 저전압 직류전압(V_DC)으로 정류하는 다이오드형 정류기일 수 있다.

예컨대, 직류전압(V_DC)은 50V일 수 있지만, 이에 대해서는 한정하지 않는다.

직류전압(V_DC)에 포함되는 리플은 리플제거부(64)에 의해 제거될 수 있다. 리플제거부(64)는 정류부(62)에 연결되는 인덕터(L_F)와 인덕터(L_F)와 병렬로 연결되는 커패시터(C_F)를 포함할 수 있다.

직류전압(V_DC)은 커패시터(C_F)의 양단에 걸리게 된다.

손실보상부(66)는 직류전압(V_DC)을 출력전압(V_INV)으로 변환하여 주는 인버터일 수 있다. 구체적으로, 손실보상부(66)는 서브모듈시험부(70)의 서브모듈성능시험 시에 생성되는 시험전류가 흐르면서 손실이 발생되는 경우, 해당 손실을 보상하여 주기 위해 직류전압(V_DC)으로부터 변환된 출력전압(V_INV)을 출력시켜 줄 수 있다.

손실보상부(66)는 4개의 스위치(S1 내지 S4)와 4개의 다이오드(D1 내지 D4)를 포함할 수 있다.

제1 내지 제4 스위치(S1 내지 S4)는 IGBT(Insulated Gate Bipolar mode Transistor)일 수 있지만, 이에 대해서는 한정하지 않는다.

제1 내지 제4 스위치(S1 내지 S4)는 풀브릿지 타입(full bridge type)으로 구성될 수 있다.

구체적으로, 제1 노드(n11)과 제4 노드(n14) 사이에 제1 및 제2 스위치(S1, S2)가 직렬로 연결될 수 있다. 즉, 제1 노드(n11)와 제2 노드(n12) 사이에 제1 스위치(S1)가 연결되고, 제2 노드(n12)와 제4 노드(n14) 사이에 제2 스위치(S2)가 연결될 수 있다. 마찬가지로, 제1 노드(n11)와 제2 노드(n12) 사이에 제1 다이오드(D1)가 연결되고, 제2 노드(n12)와 제4 노드(n14) 사이에 제2 다이오드(D2)가 연결될 수 있다.

또한, 제1 노드(n11)와 제4 노드(n14) 사이에 제3 및 제4 스위치(S3, S4)가 직렬로 연결될 수 있다. 즉, 제1 노드(n11)와 제3 노드(n13) 사이에 제3 스위치(S3)가 연결되고, 제3 노드(n13)와 제4 노드(n14) 사이에 제4 스위치(S4)가 연결될 수 있다. 마찬가지로, 제1 노드(n11)와 제3 노드(n13) 사이에 제3 다이오드(D3)가 연결되고, 제3 노드(n13)와 제4 노드(n14) 사이에 제4 다이오드(D4)가 연결될 수 있다.

제1 및 제4 노드(n11, n14) 사이에서 제1 및 제2 스위치(S1, S2)로 구성되는 제1 스위치 쌍과 제3 및 제4 스위치(S3, S4)로 구성되는 제2 스위치 쌍은 서로 병렬로 연결될 수 있다.

손실보상부(66)의 제1 내지 제4 스위치(S1, S2, S3, S4)는 제1 제어부(92)에 의해 스위칭 제어될 수 있다.

손실보상부(66)는 시험전류가 흐르면서 발생하는 손실을 보상하여 주기 위해 제1 제어부(92)에 의한 제1 내지 제4 스위치(S1, S2, S3, S4)의 스위칭 제어를 통해 정류부(62)로부터 출력된 직류전압(V_DC)으로부터 변환된 출력전압(V_INV)을 출력시켜 줄 수 있다. 이는 나중에 도 9 및 도 10을 참고하여 상세히 설명하기로 한다.

시험전류조절부(80)는 서브모듈시험부(70)의 서브모듈성능시험을 위한 시험전류를 조절할 수 있다.

또한, 시험전류조절부(80)는 서브모듈시험부(70)의 서브모듈성능시험을 위해 서브모듈시험부(70)의 커패시터(C_SM)를 충전시키기 위해 전류원(60)으로부터 직류전압(V_DC) 또는 출력전압(V_INV)이 공급되는 경우, 이 전압에 따른 충전전류를 조절하여 해당 충전전류가 충전전압(V_SM)으로 커패시터(C_SM)에 충전되도록 할 수 있다.

시험전류조절부(80)는 시험전류를 조절하기 위해 제1 인덕터(L_I1) 및 제2 인덕터(L_I2) 그리고 스위치(82)를 포함할 수 있다.

제1 인덕터(L_I1)와 제2 인덕터(L_I2)는 서로 동일한 인덕턴스를 가질 수도 있고 그렇지 않을 수도 있다.

스위치(82) 예컨대 제2 인덕터(L_I2)의 입출력단에 제2 인덕터(L_I2)와 병렬로 연결될 수 있다. 예컨대, 스위치(82)가 개방되는 경우, 제1 인덕터(L_I1)의 제1 인덕턴스 및 제2 인덕터(L_I2)의 제2 인덕턴스에 의한 시험전류로 조절될 수 있다. 예컨대, 스위치(82)가 도통되는 경우, 제1 인덕터(L_I1)를 통해 흐르는 전류가 스위치(82)에 의해 제2 인덕터(L_I2)를 바이패스(bypass)되므로, 제1 인덕터(L_I1)의 제1 인덕턴스에 의한 시험전류로 조절될 수 있다.

따라서, 스위치(82)의 개방 또는 도통에 의해 서로 상이한 시험전류로 조절될 수 있다.

예컨대, 국제적 규격(IEC 62927: Voltage sourced converter (VSC) valves for static synchronous compensator (STATCOM) - Electrical Testing)에 따르면, 정격전압과 저전압에 대한 서브모듈성능시험이 지정되어 있다.

예컨대 정격전압에 대한 서브모듈성능시험 시에는 스위치(82)를 개방시켜 제1 및 제2 인덕터((L_I1, L_I2) 모두를 시험전류의 조절에 사용할 수 있다. 예컨대, 저전압에 대한 서브모듈성능시험 시에는 스위치(82)를 도통시켜 제1 인덕터(L_I1)만을 시험전류의 조절에 사용할 수 있다.

스위치(82)는 제1 및 제2 제어부(92, 94) 중 어느 하나의 제어부에 의해 제어될 수 있다.

서브모듈시험부(70)는 전력보상장치, 즉 MMC 기반 STATCOM의 전력변환부(53)에 포함되는 서브모듈(55)와 실제 동일한 서브모듈로서, 서브모듈성능시험을 위해 전류원(60)에 연결된 시험전류조절부(80)에 연결될 수 있다.

서브모듈시험부(70)는 서브모듈(72)를 포함할 수 있다. 서브모듈(72)는 스위칭부(74)와 스위칭부(74)와 연결된 커패시터(C_SM)를 포함할 수 있다.

서브모듈(72)는 도 3에 도시한 서브모듈(55)와 동일한 구조를 가지므로, 자세한 설명은 생략한다.

앞서 설명한 바와 같이, MMC 기반 STATCOM의 전력변환부(53)에는 다수의 서브모듈(55)가 포함되는데, 이들 서브모듈(55) 모두를 대상으로 서브모듈성능시험을 수행하는 것은 물리적으로 불가능하다.

국제적 규격(IEC 62927: Voltage sourced converter (VSC) valves for static synchronous compensator (STATCOM) - Electrical Testing)에 따르면, 최소 3 개 이상의 직렬 연결된 IGBT 스위치에 대하여 시험하도록 규정되어 있다

이에 따라, 도 5에 도시한 바와 같이, 서브모듈(72)는 서로 직렬로 연결된 3개의 서브모듈(72a, 72b, 72c)를 포함할 수 있지만, 이에 대해서는 한정하지 않는다.

각 서브모듈(72a, 72b, 72c)은 다수의 스위칭부(74a, 74b, 74c)과 각 스위칭부(74a, 74b, 74c)에 연결되는 커패시터(C_SM1, C_SM2, C_SM3)를 포함할 수 있다. 이때, 각 스위칭부(74a, 74b, 74c)(74a, 74b, 74c)은 서로 직렬로 연결될 수 있다.

서브모듈시험부(70)는 서브모듈성능시험 초기에는 전류원(60)으로부터 공급된 출력전압(V_INV)을 커패시터(C_SM)에 충전시킬 수 있다. 이후에는 커패시터(C_SM)에 충전된 충전전압(V_SM)을 이용하여 서브모듈성능시험을 위한 시험전류를 생성하도록 동작되므로, 서브모듈성능시험 동안 전류원(60)으로부터 출력전압(V_INV)을 커패시터(C_SM)에 충전시킬 필요가 없다.

다만, 시험전류가 흐르면서 시험전류에 손실이 발생되는 경우, 이러한 손실을 보상하여 주기 위해 간헐적으로 전류원(60)의 손실보상부(66)로부터 출력전압(V_INV)을 공급하여 줄 수 있다.

서브모듈시험부(70), 구체적으로 서브모듈(72)의 제1 내지 제4 스위치(S_LT, S_LB, S_RT, S_RB)는 제2 제어부(94)에 의해 제어될 수 있다.

서브모듈성능시험을 위해 시험전류가 예컨대 30분 이상 생성될 수 있다. 시험전류는 주기를 갖는 교류파형을 가진다. 이러한 주기적인 교류파형의 시험전류에 의해 서브모듈성능시험 중에 시험전류에 손실이 발생되는 경우, 전류원(60)으로부터 제공되는 손실 보상분(특정 구간에서의 출력전압(V_INV), 도 10 참조)에 의해 손실이 보상되어 정격전압 또는 저전압과 같은 서브모듈성능시험이 오류없이 원활히 수행될 수 있다.

도 4에서는 설명의 편의를 위해 제1 및 제2 제어부(92, 94)로 구분하고 있지만, 제1 및 제2 제어부(92, 94)는 하나의 제어부로 통합될 수도 있다.

제1 및 제2 제어부(92, 94)로 구분되는 경우, 제1 및 제2 제어부(92, 94)는 서로 간에 통신이 가능하여 관련 정보를 주고받을 수 있다.

예컨대, 서브모듈성능시험시 서브모듈시험부(70)의 커패시터(C_SM)를 충전시키기 위해 제1 제어부(92)는 제2 제어부(94)에 서브모듈시험부(70)의 제1 내지 제4 스위치(S_LT, S_LB, S_RT, S_RB)의 스위칭 제어를 요청하면, 제2 제어부(94)는 이러한 요청에 응답하여 서브모듈시험부(70)의 제1 내지 제4 스위치(S_LT, S_LB, S_RT, S_RB)를 스위칭 제어할 수 있다.

예컨대, 제2 제어부(94)의 제어에 의해 서브모듈(72)의 제1 내지 제4 스위치(S_LT, S_LB, S_RT, S_RB)가 스위칭 제어되어 서브모듈성능시험을 위한 시험전류가 생성되어, 시험전류가 전류원(60), 시험전류조절부(80) 및 서브모듈시험부(70) 사이에 흐를 수 있다. 이때 제2 제어부(94)에 의해 해당 시험전류에 손실이 발생됨이 인지되는 경우, 제2 제어부(94)는 제1 제어부(92)에 손실보상을 요청하고, 제1 제어부(92)는 해당 손실보상 요청에 응답하여 전류원(60)의 손실방지부의 제1 내지 제4 스위치(S_LT, S_LB, S_RT, S_RB)를 제어하여 손실이 보상되도록 할 수 있다.

<서브모듈성능시험을 위한 시험전류 생성>

도 6 내지 도 8을 참조하여 서브모듈성능시험을 위한 시험전류 생성 방법을 설명한다.

도 6은 본 발명에 따른 전력보상장치의 서브모듈성능시험을 위한 파형도를 도시한다. 아울러, 도 7은 본 발명에 따른 전력보상장치의 서브모듈성능시험을 위한 합성시험회로에서 시험전류를 생성하기 위한 등가회로를 도시하고, 도 8a 내지 도 8f는 시험전류를 생성하기 위한 등가회로에서 각 모드에 따른 시험전류의 흐름을 도시한다.

서브모듈성능시험을 위해, 전류원(60)으로부터 출력되는 직류전압(V_DC) 또는 출력전압(V_INV)에 의해 서브모듈시험부(70)의 커패시터(C_SM)가 충전될 수 있다.

도 7에 도시한 바와 같이, 전류원(60)으로부터 출력되는 출력전압(V_INV)과 서브모듈시험부(70)의 커패시터(C_SM)에 충전된 충전전압(V_SM) 그리고 서브모듈시험부(70)의 제1 내지 제4 스위치(S_LT, S_LB, S_RT, S_RB)의 스위칭 제어에 의해 시험전류조절부(80)에 의해 시험전류(i_test)가 생성될 수 있다. 이러한 시험전류(i_test)는 서브모듈시험부(70)의 제1 내지 제4 스위치(S_LT, S_LB, S_RT, S_RB)의 스위칭 제어에 의해 음(-)의 방향 또는 양(+)의 방향으로 흐를 수 있다.

여기서, 음(-)의 방향이라 함은 시험전류조절부(80)의 우측에서 좌측으로 흐르는 방향이고, 양(+)의 방향이라 함은 시험전류조절부(80)의 좌측에서 우측으로 흐르는 방향일 수 있다. 순방향과 역방향이 이와 반대로 정의될 수도 있다. 시험전류(i_test)가 음(-)의 방향으로 흐를 경우, 시험전류(i_test)는 음의 값을 가지고, 시험전류(i_test)가 양(+)의 방향으로 흐를 경우, 시험전류(i_test)는 양의 값을 가질 수 있다.

이와 반대로, 음(-)의 방향과 양(+)의 방향이 정의될 수도 있지만, 이에 대해서는 한정하지 않는다.

커패시터(C_SM)가 충전되는 경우, 상술한 바와 같이 커패시터(C_SM)에 충전된 충전전압(V_SM)은 전류원(60)으로부터 출력된 출력전압(V_INV)에 비해 현저히 높으므로, 출력전압(V_INV)은 0V로 간주될 수 있다.

설명의 편의를 위해, 이하의 서브모듈성능시험을 위한 시험전류(i_test) 생성 시에 출력전압(V_INV)은 0V로 간주되고, 이에 따라 출력전압(V_INV)은 무시되고 커패시터(C_SM)의 충전 전압에 의해 시험전류(i_test)가 생성될 수 있다.

본 발명에서 서브모듈시험부(70)의 제1 내지 제4 스위치(S_LT, S_LB, S_RT, S_RB)는 다음의 표 1와 같이 모드 1 내지 모드 22로 스위칭 제어될 수 있다.

모드	구간	모드	구간
모드 1	t0≤t<t1	모드 12	t11≤t<t12
모드 2	t1≤t<t2	모드 13	t12≤t<t13
모드 3	t2≤t<t3	모드 14	t13≤t<t14
모드 4	t3≤t<t4	모드 15	t14≤t<t15
모드 5	t4≤t<t5	모드 16	t15≤t<t16
모드 6	t5≤t<t6	모드 17	t16≤t<t17
모드 7	t6≤t<t7	모드 18	t17≤t<t18
모드 8	t7≤t<t8	모드 19	t18≤t<t19
모드 9	t8≤t<t9	모드 20	t19≤t<t20
모드 10	t9≤t<t10	모드 21	t20≤t<t21
모드 11	t10≤t<t11	모드 22	t21≤t<t22

이하 각 모드의 동작을 설명한다.

도 8a는 모드 1, 모드 3 및 모드 5에 적용될 수 있다. 도 8b는 모드 2, 모드 4, 모드 6, 모드 8 및 모드 10에 적용될 수 있다. 도 8c는 모드 7, 모드 9 및 모드 11에 적용될 수 있다. 도 8d는 모드 12, 모드 14 및 모드 16에 적용될 수 있다. 도 8e는 모드 13, 모드 15, 모드 17, 모드 19 및 모드 21에 적용될 수 있다. 도 8f는 모드 18, 모드 20 및 모드 22에 적용될 수 있다.

각 모드의 구간 폭은 서브모듈성능시험의 최적화에 따라 변경 가능하다. 아울러, 본 발명에서는 모두 22개의 모드로 구동되고 있지만, 서브모듈성능시험의 최적화에 따라 그 모드의 개수는 변경 가능하다.

이하의 설명에서, 전류원(60)의 출력전압(V_INV)은 0V로 간주되고, 정격전압 환경 하에서 서브모듈성능시험을 한다고 가정한다. 이러한 경우, 시험전류조절부(80)의 인덕터의 인덕턴스(L_I)는 다음과 같이 나타내어질 수 있다.

[식1]

L_I=L_I1+L_I2

L_I1은 제1 인덕터이고, L_I2은 제2 인덕터이다.

또한, 서브모듈(72)의 커패시터(C_SM)의 충전전압(V_SM)은 다음과 같이 나타내어질 수 있다.

[식2]

V_SM=V_SM1+V_SM2+V_SM3

V_SM1은 제1 서브모듈(72a)의 커패시터(C_SM1)의 충전전압이고, V_SM2은 제2 서브모듈(72b)의 커패시터(C_SM2)의 충전전압이며, V_SM3은 제3 서브모듈(72c)의 커패시터(C_SM3)의 충전전압이다(도 5 참조).

아울러, 도 7에 도시된 모든 구성 요소들, 즉 스위치(S_LT, S_LB, S_RT, S_RB), 다이오드(D_LT, D_LB, D_RT, D_RB), 커패시터(C_SM), 인덕터(L_I) 등은 이상적인 것으로 간주될 수 있다.

모드 1(t0≤t<t1)

모드 1에서, 도 6에 도시한 바와 같이 서브모듈(72)의 제1 스위치(S_LT) 및 제4 스위치(S_RB) 각각은 턴온되고 제2 스위치(S_LB) 및 제3 스위치(S_RT) 각각은 턴오프될 수 있다. 이러한 경우, 제1 스위치(S_LT) 및 제4 스위치(S_LB) 각각을 통하여 전류(i_SLT, i_SRB)가 흐를 수 있다. 결국, 도 8a에 도시한 바와 같이 커패시터(C_SM), 제1 스위치(S_LT), 인덕터(L_I) 및 제4 스위치(S_RB)로 시험전류(i_test)가 흐르게 된다. 이때, 시험전류(i_test)는 시간이 지남에 따라 다음과 같이 증가되게 된다.

[식3]

i_test=(-V_SM)/L_Iⅹt

따라서, 식3에 따라 시험전류(i_test)는 감소될 수 있다. 이러한 시험전류(i_test)는 제1 스위치(S_LT) 또는 제4 스위치(S_RB)가 턴오프될 때까지 증가될 수 있다.

모드 2(t1≤t<t2)

모드 2에서, 도 6에 도시한 바와 같이 제4 스위치(S_RB)만 턴온되고 나머지 스위치 즉 제1 내지 제3 스위치(S_LT, S_LB, S_RT)는 턴오프될 수 있다. 이러한 경우, 인덕터(L_I)에 커패시터(C_SM)의 충전전압(V_SM)이 더 이상 인가되지 않으므로, 시험전류(i_test)는 더 이상 증가되지 않게 된다. 즉, 인덕터(L_I)에 인가되는 전압은 0(zero)이다. 이때, 시험전류(i_test)는 도 8b에 도시한 바와 같이, 제2 다이오드(D_LB), 인덕터(L_I) 및 제4 스위치(S_RB)를 통하여 흐르게 된다. 따라서, 시험전류(i_test)는 다음과 같이 나타내어질 수 있다.

[식4]

i_test = i_test(t ₁ ) = i_test(t ₂ )

따라서, 식4에 따라 시험전류(i_test)는 제1 시점(t1)과 제2 시점(t2)에서 동일하게 유지될 수 있고, 이로부터 모드 2에서 시험전류(i_test)가 모드 1의 종료시점(t1)의 시험전류(i_test(t ₁ ))로 유지됨을 알 수 있다.

모드 3(t2≤t<t3)

모드 3에서, 도 6에 도시한 바와 같이 제4 스위치(S_RB)가 턴온 상태를 유지하고 제1 스위치(S_LT)가 다시 턴온될 수 있다. 이러한 경우, 제1 스위치(S_LT)를 통해 커패시터(C_SM)의 충전전압(V_SM)이 인덕터(L_I)로 인가될 수 있다.

이에 따라, 모드 1과 동일하게 시험전류(i_test)가 감소될 수 있다. 즉, 도 8a에 도시한 바와 같이 커패시터(C_SM), 제1 스위치(S_LT), 인덕터(L_I) 및 제4 스위치(S_RB)로 시험전류(i_test)가 흐르게 된다. 이때, 시험전류(i_test)는 시간이 지남에 따라 다음과 같이 증가되게 된다.

[식5]

i_test = i_test(t ₂ ) + (-V_SM) / L_I ⅹ t

따라서, 식5에 따라 시험전류(i_test)는 모드 2의 종료시점(t2)의 시험전류값(i_test(t ₂ ))으로부터 감소될 수 있다.

모드 4(t3≤t<t4)

모드 4에서, 도 6에 도시한 바와 같이 제4 스위치(S_RB)가 턴온 상태를 유지하고 제1 스위치(S_LT)가 다시 턴오프될 수 있다. 이러한 경우, 제1 스위치(S_LT)를 통해 커패시터(C_SM)의 충전전압(V_SM)이 인덕터(L_I)로 인가될 수 없으므로, 시험전류(i_test) 또한 증가되지 않게 된다. 즉, 인덕터(L_I)에 인가되는 전압은 0(zero)이다.

시험전류(i_test)는 도 8b에 도시한 바와 같이, 제2 다이오드(D_LB), 인덕터(L_I) 및 제4 스위치(S_RB)를 통하여 흐르게 된다. 따라서, 시험전류(i_test)는 다음과 같이 나타내어질 수 있다.

[식6]

i_test = i_test(t ₃ ) = i_test(t ₄ )

따라서, 식6에 따라 시험전류(i_test)는 제3 시점(t3)과 제4 시점(t4)에서 동일하게 유지될 수 있고, 이로부터 모드 4에서 시험전류(i_test)가 모드 3의 종료시점(t3)의 시험전류(i_test(t ₃ ))로 유지됨을 알 수 있다.

모드 5(t4≤t<t5)

모드 5에서, 도 6에 도시한 바와 같이 제4 스위치(S_RB)가 턴온 상태를 유지하고 제1 스위치(S_LT)가 다시 턴온될 수 있다. 이러한 경우, 제1 스위치(S_LT)를 통해 커패시터(C_SM)의 충전전압(V_SM)이 인덕터(L_I)로 인가될 수 있다.

이에 따라, 모드 1 및 도 3과 동일하게 시험전류(i_test)가 감소될 수 있다. 즉, 도 8a에 도시한 바와 같이 커패시터(C_SM), 제1 스위치(S_LT), 인덕터(L_I) 및 제4 스위치(S_RB)로 시험전류(i_test)가 흐르게 된다. 이때, 시험전류(i_test)는 시간이 지남에 따라 다음과 같이 증가되게 된다.

[식7]

i_test = i_test(t ₄ ) + (-V_SM) / L_I ⅹ t

따라서, 식7에 따라 시험전류(i_test)는 모드 4의 종료시점(t4)의 시험전류값(i_test(t ₄ ))으로부터 감소될 수 있다.

모드 6(t5≤t<t6)

모드 5에서, 도 6에 도시한 바와 같이 제4 스위치(S_RB)가 턴온 상태를 유지하고 제1 스위치(S_LT)가 다시 턴오프될 수 있다. 이러한 경우, 제1 스위치(S_LT)를 통해 커패시터(C_SM)의 충전전압(V_SM)이 인덕터(L_I)로 인가될 수 없으므로, 시험전류(i_test) 또한 증가되지 않게 된다. 즉, 인덕터(L_I)에 인가되는 전압은 0(zero)이다.

[식8]

i_test = i_test(t ₅ ) = i_test(t ₆ )

따라서, 식8에 따라 시험전류(i_test)는 제5 시점(t5)과 제6 시점(t6)에서 동일하게 유지될 수 있고, 이로부터 모드 6에서 시험전류(i_test)가 모드 5의 종료시점(t5)의 시험전류(i_test(t ₅ ))로 유지됨을 알 수 있다.

모드 7(t6≤t<t7)

모드 7에서, 도 6에 도시한 바와 같이 제2 스위치(S_LB) 및 제3 스위치(S_RT) 각각은 턴온되고, 제1 스위치(S_LT) 및 제4 스위치(S_RB) 각각은 턴오프될 수 있다. 이러한 경우, 제2 스위치(S_LB) 및 제3 스위치(S_RT) 각각을 통하여 전류(i_SLB, i_SRT)가 흐를 수 있다. 결국, 도 8c에 도시한 바와 같이 커패시터(C_SM), 제2 다이오드(D_LB), 인덕터(L_I) 및 제3 다이오드(D_RT)로 시험전류(i_test)가 흐르게 된다. 이때, 시험전류(i_test)는 시간이 지남에 따라 다음과 같이 증가되게 된다.

[식9]

i_test = i_test(t ₆ ) + V_SM / L_I ⅹ t

따라서, 식9에 따라 시험전류(i_test)는 증가될 수 있다. 이러한 시험전류(i_test)는 제2 스위치(S_LB) 또는 제3 스위치(S_RT)가 턴오프될 때까지 증가될 수 있다.

모드 8(t7≤t<t8)

모드 8에서, 도 6에 도시한 바와 같이 제2 스위치(S_LB) 및 제3 스위치(S_RT) 각각은 턴오프되고, 제4 스위치(S_RB)는 턴온될 수 있다. 이러한 경우, 커패시터(C_SM)의 충전전압(V_SM)이 인덕터(L_I)로 인가될 수 없으므로, 시험전류(i_test) 또한 증가되지 않게 된다. 즉, 인덕터(L_I)에 인가되는 전압은 0(zero)이다.

[식10]

i_test = i_test(t ₇ ) = i_test(t ₈ )

따라서, 식10에 따라 시험전류(i_test)는 제7 시점(t7)과 제8 시점(t8)에서 동일하게 유지될 수 있고, 이로부터 모드 8에서 시험전류(i_test)가 모드 7의 종료시점(t7)의 시험전류(i_test(t ₇ ))로 유지됨을 알 수 있다.

모드 9(t8≤t<t9)

모드 9에서, 도 6에 도시한 바와 같이 제2 스위치(S_LB) 및 제3 스위치(S_RT) 각각은 다시 턴온되고, 제4 스위치(S_RB)는 턴오프될 수 있다. 이러한 경우, 제2 스위치(S_LB) 및 제3 스위치(S_RT)를 통해 커패시터(C_SM)의 충전전압(V_SM)이 인덕터(L_I)로 인가되므로, 시험전류(i_test)는 증가될 수 있다.

도 8c에 도시한 바와 같이 커패시터(C_SM), 제2 다이오드(D_LB), 인덕터(L_I) 및 제3 다이오드(D_RT)로 시험전류(i_test)가 흐르게 된다. 이때, 시험전류(i_test)는 시간이 지남에 따라 다음과 같이 증가되게 된다.

[식11]

i_test = i_test(t ₈ ) + V_SM / L_I ⅹ t

따라서, 식11에 따라 시험전류(i_test)는 증가될 수 있다. 즉, 모드 9에서의 시험전류(i_test)는 모드 8에서의 종료시점(t8)로부터 증가될 수 있다. 이러한 시험전류(i_test)는 제2 스위치(S_LB) 또는 제3 스위치(S_RT)가 턴오프될 때까지 증가될 수 있다.

모드 10(t9≤t<t10)

모드 10에서, 도 6에 도시한 바와 같이 제2 스위치(S_LB) 및 제3 스위치(S_RT)) 각각은 다시 턴오프되고, 제4 스위치(S_RB)는 다시 턴온될 수 있다. 이러한 경우, 커패시터(C_SM)의 충전전압(V_SM)이 인덕터(L_I)로 인가될 수 없으므로, 시험전류(i_test) 또한 증가되지 않게 된다. 즉, 인덕터(L_I)에 인가되는 전압은 0(zero)이다.

[식12]

i_test = i_test(t ₉ ) = i_test(t ₁₀ )

따라서, 식12에 따라 시험전류(i_test)는 제9 시점(t9)과 제10 시점(t10)에서 동일하게 유지될 수 있고, 이로부터 모드 10에서 시험전류(i_test)가 모드 9의 종료시점(t9)의 시험전류(i_test(t ₉ ))로 유지됨을 알 수 있다.

모드 11(t10≤t<t11)

모드 11에서, 도 6에 도시한 바와 같이 제2 스위치(S_LB) 및 제3 스위치(S_RT) 각각은 다시 턴온되고, 제4 스위치(S_RB)는 턴오프될 수 있다. 이러한 경우, 제2 스위치(S_LB) 및 제3 스위치(S_RT)를 통해 커패시터(C_SM)의 충전전압(V_SM)이 인덕터(L_I)로 인가되므로, 시험전류(i_test)는 증가될 수 있다.

[식13]

i_test = i_test(t ₁₀ ) + V_SM / L_I ⅹ t

따라서, 식13에 따라 시험전류(i_test)는 증가될 수 있다. 즉, 모드 11에서의 시험전류(i_test)는 모드 10에서의 종료시점(t10)로부터 증가될 수 있다. 이러한 시험전류(i_test)는 제2 스위치(S_LB) 또는 제3 스위치(S_RT)가 턴오프될 때까지 증가될 수 있다.

모드 11에서의 종료시점(t11)에서의 시험전류(i_test)는 0(zero)가 될 수 있다.

모드 12(t11≤t<t12)

모드 12에서, 도 6에 도시한 바와 같이 제2 스위치(S_LB) 및 제3 스위치(S_RT) 각각은 모드 11에 이어서 계속하여 턴온되고, 모드 11에 이어서 계속하여 제4 스위치(S_RB)는 턴오프될 수 있다. 따라서, 제2 스위치(S_LB) 및 제3 스위치(S_RT)를 통해 커패시터(C_SM)의 충전전압(V_SM)이 인덕터(L_I)로 인가되므로, 시험전류(i_test)는 증가될 수 있다.

모드 11에서 시험전류(i_test)가 음의 값에서 0(zero)로 증가되고, 모드 12에서는 시험전류(i_test)가 0(zero)에서 증가될 수 있다. 따라서, 모드 12에서의 시험전류(i_test)는 모드 11에서의 시험전류와 반대 방향으로 흐르게 된다. 즉, 도 8d에 도시한 바와 같이 커패시터(C_SM), 제3 스위치(S_RT), 인덕터(L_I) 및 제2 스위치(S_LB)로 시험전류(i_test)가 흐르게 된다.

시험전류(i_test)는 시간이 지남에 따라 다음과 같이 증가되게 된다.

[식14]

i_test = i_test(t ₁₁ )+ V_SM / L_I ⅹ t

여기서, i_test(t₁₁)는 0(zero)가 되므로, 시험전류(i_test)는 0(zero)부터 증가될 수 있다. 이러한 시험전류(i_test)는 제2 스위치(S_LB) 또는 제3 스위치(S_RT)가 턴오프될 때까지 증가될 수 있다.

모드 13(t12≤t<t13)

모드 13에서, 도 6에 도시한 바와 같이 제3 스위치(S_RT)가 턴온 상태를 유지하고 제2 스위치(S_LB)가 턴오프될 수 있다. 이러한 경우, 제2 스위치(S_LB)를 통해 커패시터(C_SM)의 충전전압(V_SM)이 인가될 수 없으므로, 시험전류(i_test)는 더 이상 증가되지 않고 모드 12에서의 시험전류(i_test)로 유지될 수 있다. 즉, 인덕터(L_I)에 인가되는 전압은 0(zero)이다. 이때, 시험전류(i_test)는 도 8e에 도시한 바와 같이 제3 스위치(S_RT), 인덕터(L_I) 및 제1 다이오드(D_LT)로 흐르게 된다. 따라서, 시험전류(i_test)는 다음과 같이 나타내어질 수 있다.

[식15]

i_test = i_test(t ₁₂ ) = i_test(t ₁₃ )

따라서, 식15에 따라 시험전류(i_test)는 제12 시점(t12)과 제13 시점(t13)에서 동일하게 유지될 수 있고, 이로부터 모드 13에서 시험전류(i_test)가 모드 12의 종료시점(t12)의 시험전류(i_test(t ₁₂ ))로 유지됨을 알 수 있다.

모드 14(t13≤t<t14)

모드 14에서, 도 6에 도시한 바와 같이 제2 스위치(S_LB)는 다시 턴온되고, 제4 스위치(S_RB)는 턴오프될 수 있다. 따라서, 제2 스위치(S_LB) 및 제3 스위치(S_RT)를 통해 커패시터(C_SM)의 충전전압(V_SM)이 인덕터(L_I)로 인가되므로, 시험전류(i_test)는 증가될 수 있다.

시험전류(i_test)는 도 8d에 도시한 바와 같이 커패시터(C_SM), 제3 스위치(S_RT), 인덕터(L_I) 및 제2 스위치(S_LB)로 시험전류(i_test)가 흐르게 된다.

[식16]

i_test = i_test(t ₁₃ ) + V_SM / L_I ⅹ t

따라서, 식16에 따라 시험전류(i_test)는 증가될 수 있다. 즉, 모드 14에서의 시험전류(i_test)는 모드 13에서의 종료시점(t13)로부터 증가될 수 있다. 이러한 시험전류(i_test)는 제2 스위치(S_LB) 또는 제3 스위치(S_RT)가 턴오프될 때까지 증가될 수 있다.

모드 15(t14≤t<t15)

모드 15에서, 도 6에 도시한 바와 같이 제3 스위치(S_RT)가 턴온 상태를 유지하고 제2 스위치(S_LB)가 턴오프될 수 있다. 이러한 경우, 제2 스위치(S_LB)를 통해 커패시터(C_SM)의 충전전압(V_SM)이 인가될 수 없으므로, 시험전류(i_test)는 더 이상 증가되지 않고 모드 14에서의 시험전류(i_test)로 유지될 수 있다. 즉, 인덕터(L_I)에 인가되는 전압은 0(zero)이다. 이때, 시험전류(i_test)는 도 8e에 도시한 바와 같이 제3 스위치(S_RT), 인덕터(L_I) 및 제1 다이오드(D_LT)로 흐르게 된다. 따라서, 시험전류(i_test)는 다음과 같이 나타내어질 수 있다.

[식17]

i_test = i_test(t ₁₄ ) = i_test(t ₁₅ )

따라서, 식17에 따라 시험전류는(i_test) 제14 시점(t14)과 제15 시점(t15)에서 동일하게 유지될 수 있고, 이로부터 모드 15에서 시험전류(i_test)가 모드 14의 종료시점(t14)의 시험전류(i_test(t ₁₄ ))로 유지됨을 알 수 있다.

모드 16(t15≤t<t16)

모드 16에서, 도 6에 도시한 바와 같이 제2 스위치(S_LB)는 다시 턴온되고, 제4 스위치(S_RB)는 턴오프될 수 있다. 따라서, 제2 스위치(S_LB) 및 제3 스위치(S_RT)를 통해 커패시터(C_SM)의 충전전압(V_SM)이 인덕터(L_I)로 인가되므로, 시험전류(i_test)는 증가될 수 있다.

[식18]

i_test = i_test(t ₁₅ ) + V_SM / L_I ⅹ t

따라서, 식18에 따라 시험전류(i_test)는 증가될 수 있다. 즉, 모드 16에서의 시험전류(i_test)는 모드 15에서의 종료시점(t15)로부터 증가될 수 있다. 이러한 시험전류(i_test)는 제2 스위치(S_LB) 또는 제3 스위치(S_RT)가 턴오프될 때까지 증가될 수 있다.

모드 17(t16≤t<t17)

모드 17에서, 도 6에 도시한 바와 같이 제3 스위치(S_RT)가 턴온 상태를 유지하고 제2 스위치(S_LB)가 턴오프될 수 있다. 이러한 경우, 제2 스위치(S_LB)를 통해 커패시터(C_SM)의 충전전압(V_SM)이 인가될 수 없으므로, 시험전류(i_test)는 더 이상 증가되지 않고 모드 16에서의 시험전류(i_test)로 유지될 수 있다. 즉, 인덕터(L_I)에 인가되는 전압은 0(zero)이다. 이때, 시험전류(i_test)는 도 8e에 도시한 바와 같이 제3 스위치(S_RT), 인덕터(L_I) 및 제1 다이오드(D_LT)로 흐르게 된다. 따라서, 시험전류(i_test)는 다음과 같이 나타내어질 수 있다.

[식19]

i_test = i_test(t ₁₆ ) = i_test(t ₁₇ )

따라서, 식19에 따라 시험전류(i_test)는 제16 시점(t16)과 제17 시점(t17)에서 동일하게 유지될 수 있고, 이로부터 모드 17에서 시험전류(i_test)가 모드 16의 종료시점(t16)의 시험전류(i_test(t ₁₆ ))로 유지됨을 알 수 있다.

모드 18(t17≤t<t18)

모드 18에서, 도 6에 도시한 바와 같이 제1 스위치(S_LT) 및 제4 스위치(S_RB) 각각은 턴온되고, 제2 스위치(S_LB) 및 제3 스위치(S_RT) 각각은 턴오프될 수 있다. 이러한 경우, 제1 스위치(S_LT) 및 제4 스위치(S_RB)를 통해 커패시터(C_SM)의 충전전압(V_SM)이 인덕터(L_I)로 인가되므로, 시험전류(i_test)는 감소될 수 있다.

시험전류(i_test)는 도 8f에 도시한 바와 같이, 커패시터(C_SM), 제4 다이오드(D_RB), 인덕터(L_I) 및 제1 다이오드(D_LT)로 흐르게 된다.

이때, 시험전류(i_test)는 다음과 같이 나타내어질 수 있다.

[식20]

i_test = i_test(t ₁₇ ) + (-V_SM) / L_I ⅹ t

따라서, 식20에 따라 시험전류(i_test)는 감소될 수 있다. 즉, 모드 18에서의 시험전류(i_test)는 모드 17에서의 종료시점(t17)로부터 감소될 수 있다. 이러한 시험전류(i_test)는 제1 스위치(S_LT) 또는 제4 스위치(S_RB)가 턴오프될 때까지 감소될 수 있다.

모드 19(t18≤t<t19)

모드 19에서, 도 6에 도시한 바와 같이 제3 스위치(S_RT)가 턴온되고, 제1 스위치(S_LT) 및 제4 스위치(S_RB) 각각은 턴오프될 수 있다. 이러한 경우, 커패시터(C_SM)의 충전전압(V_SM)은 제4 스위치(S_RB)를 통해 인덕터(L_I)로 인가되지 않으므로, 시험전류(i_test)는 더 이상 감소되지 않게 된다.

시험전류(i_test)는 도 8e에 도시한 바와 같이 제3 스위치(S_RT), 인덕터(L_I) 및 제1 다이오드(D_LT)로 흐르게 된다.

시험전류(i_test)는 다음과 같이 나타내어질 수 있다.

[식21]

i_test = i_test(t ₁₈ ) = i_test(t ₁₉ )

따라서, 식21에 따라 시험전류(i_test)는 제18 시점(t18)과 제19 시점(t19)에서 동일하게 유지될 수 있고, 이로부터 모드 19에서 시험전류(i_test)가 모드 18의 종료시점(t18)의 시험전류(i_test(t ₁₈ ))로 유지됨을 알 수 있다.

모드 20(t19≤t<t20)

모드 20에서, 도 6에 도시한 바와 같이 제3 스위치(S_RT)는 턴오프되고, 제1 스위치(S_LT) 및 제4 스위치(S_RB) 각각은 다시 턴온될 수 있다. 이러한 경우, 제1 스위치(S_LT) 및 제4 스위치(S_RB)를 통해 커패시터(C_SM)의 충전전압(V_SM)이 인덕터(L_I)로 인가되므로, 시험전류(i_test)는 감소될 수 있다.

이때, 시험전류(i_test)는 다음과 같이 나타내어질 수 있다.

[식22]

i_test = i_test(t ₁₉ ) + (-V_SM) / L_I ⅹ t

따라서, 식22에 따라 시험전류(i_test)는 감소될 수 있다. 즉, 모드 20에서의 시험전류(i_test)는 모드 19에서의 종료시점(t19)로부터 감소될 수 있다. 이러한 시험전류(i_test)는 제1 스위치(S_LT) 또는 제4 스위치(S_RB)가 턴오프될 때까지 감소될 수 있다.

모드 21(t20≤t<t21)

모드 21에서, 도 6에 도시한 바와 같이 제3 스위치(S_RT)가 다시 턴온되고, 제1 스위치(S_LT) 및 제4 스위치(S_RB) 각각은 다시 턴오프될 수 있다. 이러한 경우, 커패시터(C_SM)의 충전전압(V_SM)은 제4 스위치(S_RB)를 통해 인덕터(L_I)로 인가되지 않으므로, 시험전류(i_test)는 더 이상 감소되지 않게 된다.

시험전류(i_test)는 다음과 같이 나타내어질 수 있다.

[식23]

i_test = i_test(t ₂₀ ) = i_test(t ₂₁ )

따라서, 식23에 따라 시험전류(i_test)는 제20 시점(t20)과 제21 시점(t21)에서 동일하게 유지될 수 있고, 이로부터 모드 21에서 시험전류(i_test)가 모드 20의 종료시점(t20)의 시험전류(i_test(t ₂₀ ))로 유지됨을 알 수 있다.

모드 22(t21≤t<t22)

모드 22에서, 도 6에 도시한 바와 같이 제3 스위치(S_RT)는 턴오프되고, 제1 스위치(S_LT) 및 제4 스위치(S_RB) 각각은 다시 턴온될 수 있다. 이러한 경우, 제1 스위치(S_LT) 및 제4 스위치(S_RB)를 통해 커패시터(C_SM)의 충전전압(V_SM)이 인덕터(L_I)로 인가되므로, 시험전류(i_test)는 감소될 수 있다.

이때, 시험전류(i_test)는 다음과 같이 나타내어질 수 있다.

[식24]

i_test = i_test(t ₂₁ ) + (-V_SM) / L_I ⅹ t

따라서, 식24에 따라 시험전류(i_test)는 감소될 수 있다. 즉, 모드 22에서의 시험전류(i_test)는 모드 21에서의 종료시점(t21)로부터 감소될 수 있다. 이러한 시험전류(i_test)는 제1 스위치(S_LT) 또는 제4 스위치(S_RB)가 턴오프될 때까지 감소될 수 있다.

모드 22의 종료시점(t22)에서의 시험전류(i_test)는 0(zero)가 될 수 있다.

이와 같이, 모드 1 내지 모드 22의 구동에 의해 1주기의 교류 시험전류(i_test)가 생성될 수 있다.

모드 22의 구동이 완료되면, 다시 모드 1 내지 모드 22의 구동이 이루어질 수 있다. 이와 같은 반복 구동에 의한 시험전류(i_test) 생성은 예컨대 30분 이상 지속될 수 있다. 이와 같이 반복적으로 시험전류(i_test)를 생성하여 줌으로써, 서브모듈(72)의 제1 내지 제4 스위치(S_LT, S_LB, S_RT, S_RB) 및 제1 내지 제4 다이오드(DLT, DLB, DRT, DRB) 및 커패시터(C_SM)의 서브모듈성능시험이 수행될 수 있다.

서브모듈(72)의 제1 내지 제4 스위치(S_LT, S_LB, S_RT, S_RB) 및 제1 내지 제4 다이오드(DLT, DLB, DRT, DRB) 및 커패시터(C_SM)의 서브모듈성능시험에 의해 서브모듈(72)의 제1 내지 제4 스위치(S_LT, S_LB, S_RT, S_RB) 및 제1 내지 제4 다이오드(DLT, DLB, DRT, DRB) 및 커패시터(C_SM)가 MMC 기반 STATCOM의 전력변환부(53)에 설치 가능한 서브모듈인지가 판단될 수 있다.

이상에서의 설명은 정격규격에 근거한 시험전류(i_test)에 의한 서브모듈성능시험을 설명하고 있지만, 저전압에 근거한 시험전류(i_test)에 의한 서브모듈성능시험도 가능하다. 이러한 경우, 시험전류조절부(80)의 스위치를 도통시켜, 제2 인덕터(L_I2)는 사용하지 않고 제1 인덕터(L_I1)만을 사용하여 시험전류(i_test)를 생성할 수 있다. 이와 같이 제1 인덕터(L_I1)만을 이용함으로써, 커패시터(C_SM)에 충전된 저전압을 바탕으로 시험전류(i_test)를 생성하는 서브모듈성능시험을 수행할 수 있다.

<서브모듈성능시험 중 손실 보상>

도 9 및 도 10을 참조하여 서브모듈성능시험 중 발생하는 손실 보상 방법을 설명한다.

도 9는 본 발명에 따른 전력보상장치의 서브모듈성능시험을 위한 합성시험회로에서 손실 보상을 위한 등가회로를 도시하고, 도 10는 손실 보상시의 시험전류와 출력전압의 파형도를 도시한다.

시험전류(i_test)를 생성하는 서브모듈성능시험을 지속하는 경우, 시험전류(i_test)의 손실이 발생될 수 있다. 따라서, 최적의 서브모듈성능시험을 위해서는 이러한 시험전류(i_test)의 손실을 보상하여 줄 필요가 있다.

도 9에 도시한 바와 같이, 서브모듈(72)의 동작에 의한 커패시터(C_SM)의 충전전압(V_SM)에 의해 시험전류(i_test)가 생성될 수 있다. 시험전류(i_test)가 흐르게 되는 경우, 각 소자, 예컨대 서브모듈(72)의 제1 내지 제4 스위치(S_LT, S_LB, S_RT, S_RB), 제1 내지 제4 다이오드(D_LT, D_LB, D_RT, D_RB), 커패시터(C_SM) 등에 의해 시험전류(i_test)에 손실이 발생될 수 있다.

이러한 경우, 도 10에 도시한 바와 같이 전류원(60)의 손실보상부(66)로부터 출력되는 출력전압(V_INV)에 의해 손실이 보상될 수 있다.

시험전류(i_test)는 주기(T)적으로 생성될 수 있다. 이러한 경우, 시험전류(i_test)의 반주기(T/2)의 일부 구간(Ts)동안 전류원(60)의 손실보상부(66)로부터 출력전압(V_INV)이 공급될 수 있다. 따라서, 반주기 단위로 시험전류(i_test)의 손실이 보상될 수 있지만, 이에 대해서는 한정하지 않는다.

이러한 경우, 전류원(60)의 평균 출력 전력(<P_INV>)은 다음과 같이 나타내어질 수 있다.

[식25]

Ts는 손실 보상분이 제공되는 적분 구간으로서, (T/2-Ts) 내지 T/2 또는 (T-Ts) 내지 T일 수 있지만, 이에 대해서는 한정하지 않는다.

Ts는 시험전류(i_test)의 손실 정도에 따라 변동 가능하다. 예컨대, 시험전류(i_test)의 손실이 큰 경우, Ts는 커질 수 있지만, 이에 대해서는 한정하지 않는다.

아울러, 시험전류(i_test)의 손실 정도에 따라 전류원(60)의 손실보상부(66)로부터 출력되는 출력전압(V_INV), 즉 손실 보상분은 변동 가능하다. 예컨대, 시험전류(i_test)의 손실이 큰 경우, 전류원(60)의 손실보상부(66)로부터 출력되는 손실 보상분(V_INV)은 커질 수 있지만, 이에 대해서는 한정하지 않는다.

상기의 상세한 설명은 모든 면에서 제한적으로 해석되어서는 아니되고 예시적인 것으로 고려되어야 한다. 본 발명의 범위는 첨부된 청구항의 합리적 해석에 의해 결정되어야 하고, 본 발명의 등가적 범위 내에서의 모든 변경은 본 발명의 범위에 포함된다.

60: 전류원
62: 정류부
64: 리플제거부
66: 손실보상부
70: 서브모듈시험부
72: 서브모듈
74: 스위칭부
80: 시험전류조절부
82: 인덕턴스 조정부
92: 제1 제어부
94: 제2 제어부

Claims

서브모듈성능시험을 위한 피시험체이고 커패시터를 포함하는 서브모듈시험부;
상기 서브모듈시험부에 연결되고, 상기 서브모듈시험부를 동작시키기 위해 상기 커패시터에 설정된 용량만큼의 충전전압이 저장되도록 상기 서브모듈시험부에 전원을 공급하여 주는 전류원; 및
상기 저장된 충전전압에 의해 상기 서브모듈시험부의 서브모듈성능시험이 수행되도록 제어하는 제어부를 포함하고,
상기 서브모듈시험부는,
상기 서브모듈성능시험 전에, 상기 전류원으로부터 공급되는 전원을 이용하여 상기 커패시터에 상기 충전전압을 저장하고, 상기 커패시터에 저장된 충전전압을 이용하여 시험전류를 생성하고,
상기 전류원은,
상기 서브모듈성능시험 중 상기 시험전류가 흐르면서 손실이 발생하는 경우, 상기 서브모듈시험부에 전압을 공급하는
전력보상장치의 서브모듈성능시험을 위한 합성시험회로.
제1항에 있어서,
상기 전류원과 상기 서브모듈시험부 사이에 연결되고, 서로 상이한 시험전류로 조절되도록 하는 시험전류조절부를 더 포함하는 전력보상장치의 서브모듈성능시험을 위한 합성시험회로.
제2항에 있어서,
상기 시험전류조절부는,
상기 전류원과 상기 서브모듈시험부 사이에 연결되는 제1 인덕터;
상기 제1 인덕터와 직렬로 연결되는 제2 인덕터; 및
상기 제2 인덕터와 병렬로 연결되는 스위치를 포함하는 전력보상장치의 서브모듈성능시험을 위한 합성시험회로.
제3항에 있어서,
상기 스위치가 개방되는 경우, 정격 전압 시험이 수행되고,
상기 스위치가 도통되는 경우, 저전압 시험이 수행되는 전력보상장치의 서브모듈성능시험을 위한 합성시험회로.
제1항에 있어서,
상기 서브모듈시험부는,
서로 직렬로 연결되는 적어도 하나 이상의 서브모듈을 포함하고,
상기 서브모듈 각각은,
상기 제어부에 의해 스위칭 제어되는 제1 내지 제4 스위치와 상기 제1 내지 제4 스위치 각각에 역병렬 연결되는 제1 내지 제4 다이오드를 포함하는 스위칭부; 및
상기 스위칭부에 연결되는 커패시터를 포함하는 전력보상장치의 서브모듈성능시험을 위한 합성시험회로.
제5항에 있어서,
제1 및 제4 노드 사이에 연결되는 제1 스위치 쌍;
상기 제1 및 제4 노드 사이에 상기 제1 스위치 쌍과 병렬로 연결되는 제2 스위치 쌍을 포함하고,
상기 제1 스위치 쌍은,
상기 제1 노드 및 제2 노드 사이에 연결되는 상기 제1 스위치; 및
상기 제2 노드 및 상기 제4 노드 사이에 연결되는 제2 스위치를 포함하고,
상기 제2 스위치 쌍은,
상기 제1 노드 및 제3 노드 사이에 연결되는 제3 스위치; 및
상기 제3 노드 및 상기 제4 노드 사이에 연결되는 제4 스위치를 포함하고,
상기 커패시터는, 상기 제1 노드 및 상기 제4 노드 사이에 연결되는 전력보상장치의 서브모듈성능시험을 위한 합성시험회로.
삭제
제6항에 있어서,
상기 제어부는,
상기 서브모듈성능시험 시에, 상기 제1 내지 제4 스위치의 스위칭을 제어하여 상기 커패시터에 저장된 충전전압을 이용하여 상기 시험전류가 생성되도록 제어하는 전력보상장치의 서브모듈성능시험을 위한 합성시험회로.
제8항에 있어서,
상기 제어부는,
상기 시험전류가 교류파형을 갖도록 상기 제1 내지 제4 스위치의 스위칭을 제어하는 전력보상장치의 서브모듈성능시험을 위한 합성시험회로.
제8항에 있어서,
상기 시험전류가 음(-)의 방향으로 흐르도록 상기 제1 및 제4 스위치가 턴온되는 경우 상기 시험전류가 감소되고 상기 제2 또는 제3 스위치가 턴온되는 경우 상기 시험전류가 증가되는 전력보상장치의 서브모듈성능시험을 위한 합성시험회로.
제10항에 있어서,
상기 시험전류가 음(-)의 방향으로 흐르도록 상기 제4 스위치만 턴온되는 경우, 상기 시험전류의 값은 유지되는 전력보상장치의 서브모듈성능시험을 위한 합성시험회로.
제11항에 있어서,
상기 시험전류가 음(-)의 방향으로 흐르는 동안 상기 시험전류는 적어도 하나 이상의 구간에서 감소되고, 적어도 하나 이상의 구간에서 유지되며, 적어도 하나 이상의 구간에서 증가되는 전력보상장치의 서브모듈성능시험을 위한 합성시험회로.
제8항에 있어서,
상기 시험전류가 양(+)의 방향으로 흐르도록 상기 제2 또는 제3 스위치가 턴온되는 경우 상기 시험전류가 증가되고 상기 제1 또는 제4 스위치가 턴온되는 경우 상기 시험전류가 감소되는 전력보상장치의 서브모듈성능시험을 위한 합성시험회로.
제13항에 있어서,
상기 시험전류가 양(+)의 방향으로 흐르도록 상기 제3 스위치만 턴온되는 경우, 상기 시험전류의 값은 유지되는 전력보상장치의 서브모듈성능시험을 위한 합성시험회로.
제14항에 있어서,
상기 시험전류가 양(+)의 방향으로 흐르는 동안 상기 시험전류는 적어도 하나 이상의 구간에서 증가되고, 적어도 하나 이상의 구간에서 유지되며, 적어도 하나 이상의 구간에서 감소되는 전력보상장치의 서브모듈성능시험을 위한 합성시험회로.
제1항에 있어서,
상기 전류원은,
3상 교류전원을 직류전압으로 정류하는 정류부;
상기 직류전압에 포함되는 리플을 제거하는 리플제거부; 및
밸브성능 시험 중 상기 시험전류에 발생되는 손실을 보상하기 위한 손실 보상분을 공급하여 주는 손실보상부를 포함하는 전력보상장치의 서브모듈성능시험을 위한 합성시험회로.
제16항에 있어서,
상기 손실보상부는 인버터인 전력보상장치의 서브모듈성능시험을 위한 합성시험회로.
제16항에 있어서,
상기 전류원의 평균 출력 전력은 다음의 식으로 나타내어지는 전력보상장치의 서브모듈성능시험을 위한 합성시험회로.

단, Ts는 손실 보상분이 제공되는 적분 구간이고, i_test 는 시험전류이며, 출력전압(V_INV)은 상기 손실보상부의 손실보상분임.
제18항에 있어서,
상기 적분 구간은
(T/2-Ts) 내지 T/2 또는 (T-Ts) 내지 T(T는 상기 시험전류의 주기)인 전력보상장치의 서브모듈성능시험을 위한 합성시험회로.
서브모듈성능시험을 위한 피시험체인 서브모듈시험부, 상기 서서브모듈성능시험을 위한 피시험체이고 커패시터를 포함하는 서브모듈시험부, 상기 서브모듈시험부에 연결되는 전류원 및 제어부를 포함하는 전력보상장치의 서브모듈성능시험을 위한 합성시험회로의 시험방법에 있어서,
상기 전류원이, 상기 커패시터에 설정된 용량만큼의 충전전압이 저장되도록 상기 서브모듈시험부에 전원을 공급하여 주는 단계;
상기 서브모듈시험부가, 상기 서브모듈성능시험 전에, 상기 전류원으로부터 공급되는 전원을 이용하여 상기 커패시터에 상기 충전전압을 저장하는 단계;
상기 저장된 충전전압을 이용하여 상기 서브모듈시험부를 동작시키는 단계;
상기 서브모듈시험부의 동작 시 상기 저장된 충전전압을 바탕으로 상기 서브모듈시험부가 시험전류를 생성하는 단계;
상기 시험전류를 이용하여 상기 서브모듈성능시험을 수행하는 단계; 및
상기 전류원이, 상기 서브모듈성능시험 중 상기 시험전류가 흐르면서 손실이 발생하는 경우, 상기 서브모듈시험부에 전압을 공급하는
전력보상장치의 서브모듈성능시험을 위한 합성시험회로의 시험방법.
제20항에 있어서,
상기 전력보상장치의 서브모듈성능시험을 위한 합성시험회로는,
상기 전류원과 상기 서브모듈시험부 사이에 연결되는 시험전류조절부를 더 포함하고,
상기 시험전류조절부는,
상기 전류원과 상기 서브모듈시험부 사이에 연결되는 제1 인덕터;
상기 제1 인덕터와 직렬로 연결되는 제2 인덕터; 및
상기 제2 인덕터와 병렬로 연결되는 스위치를 포함하고,
상기 스위치를 개방시켜, 정격 전압 시험을 수행하는 단계; 및
상기 스위치를 도통시켜 저전압 시험을 수행하는 단계를 더 포함하는 전력보상장치의 서브모듈성능시험을 위한 합성시험회로의 시험방법.
제20항에 있어서,
상기 서브모듈성능시험 중 상기 시험전류가 흐르면서 손실이 발생하는 경우 상기 서브모듈시험부에 전압을 공급하는 단계는,
상기 서브모듈시험부의 서브모듈성능시험 중 상기 시험전류에 상기 손실이 발생되는 경우 상기 전류원에서 상기 손실을 보상하기 위한 손실 보상분을 생성하는 단계를 더 포함하는 전력보상장치의 서브모듈성능시험을 위한 합성시험회로의 시험방법.
제22항에 있어서,
상기 손실 보상분은 상시 시험전류의 반주기의 일정 부분 동안 상기 전류원으로부터 출력되는 출력전압인 전력보상장치의 서브모듈성능시험을 위한 합성시험회로의 시험방법.