[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR101889950B1 - 유기전계발광표시장치 - Google Patents

유기전계발광표시장치 Download PDF

Info

Publication number
KR101889950B1
KR101889950B1 KR1020080125940A KR20080125940A KR101889950B1 KR 101889950 B1 KR101889950 B1 KR 101889950B1 KR 1020080125940 A KR1020080125940 A KR 1020080125940A KR 20080125940 A KR20080125940 A KR 20080125940A KR 101889950 B1 KR101889950 B1 KR 101889950B1
Authority
KR
South Korea
Prior art keywords
layer
electrode
light emitting
conductive layer
cathode electrode
Prior art date
Application number
KR1020080125940A
Other languages
English (en)
Other versions
KR20100067393A (ko
Inventor
박재희
양희석
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020080125940A priority Critical patent/KR101889950B1/ko
Publication of KR20100067393A publication Critical patent/KR20100067393A/ko
Application granted granted Critical
Publication of KR101889950B1 publication Critical patent/KR101889950B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/818—Reflective anodes, e.g. ITO combined with thick metallic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0106—Neodymium [Nd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13069—Thin film transistor [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/351—Thickness

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 기판, 상기 기판 상에 위치하는 게이트 전극, 반도체층, 소오스 전극 및 드레인 전극을 포함하는 박막트랜지스터, 상기 박막 트랜지스터 상에 위치하며, 도전층을 포함하는 캐소드 전극, 상기 캐소드 전극 상에 위치하는 발광층 및 상기 발광층 상에 위치하는 애노드 전극을 포함하는 유기전계발광표시장치를 제공한다.
유기전계발광표시장치

Description

유기전계발광표시장치{Organic Light Emitting Display Device}
본 발명은 유기전계발광표시장치에 관한 것으로, 보다 자세하게는 캐소드 전극의 반사율을 향상시켜 휘도 및 효율을 향상시킬 수 있는 유기전계발광표시장치에 관한 것이다.
최근, 평판표시장치(FPD: Flat Panel Display)는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 액정 디스플레이(Liquid Crystal Display: LCD), 플라즈마 디스플레이 패널(Plasma Display Panel: PDP), 전계방출표시장치(Field Emission Display: FED), 유기전계발광표시장치(Organic Light Emitting Device) 등과 같은 여러 가지의 평면형 디스플레이가 실용화되고 있다.
특히, 유기전계발광표시장치는 응답속도가 1ms 이하로서 고속의 응답속도를 가지며, 소비 전력이 낮고 자체 발광이다. 또한, 시야각에 문제가 없어서 장치의 크기에 상관없이 동화상 표시 매체로서 장점이 있다. 또한, 저온 제작이 가능하고, 기존의 반도체 공정 기술을 바탕으로 제조 공정이 간단하므로 향후 차세대 평판 표 시 장치로 주목받고 있다.
유기전계발광표시장치는 애노드 전극과 캐소드 전극사이에 발광층을 포함하고 있어 애노드 전극으로부터 공급받는 정공과 캐소드 전극으로부터 받은 전자가 발광층 내에서 결합하여 정공-전자쌍인 여기자(exciton)를 형성하고 다시 여기자가 바닥상태로 돌아오면서 발생하는 에너지에 의해 발광하게 된다.
일반적으로 유기전계발광표시장치는 발광층에서 발광하는 빛이 방출되는 방향에 따라 전면 발광형과 배면 발광형으로 나눌 수 있다. 전면 발광형은 빛이 기판의 상부쪽으로 방출되는 것이고, 배면 발광형은 빛이 기판 하부쪽으로 방출되는 것이다. 이 중 전면 발광형의 경우 발광층 하부에 반사층을 포함하는 투명한 애노드 전극이 위치할 수 있거나 이와는 달리, 발광층 하부에 불투명한 캐소드 전극이 위치하여 발광층에서 방출되는 빛을 상부쪽으로 나아가게 할 수 있다.
그러나, 종래 발광층 하부에 캐소드 전극이 위치하는 전면 발광형 유기전계발광표시장치는 캐소드 전극의 표면 특성이 좋지 않기 때문에 발광층에서 방출하는 빛을 상부로 반사되는 특성이 떨어지는 문제점이 있다.
따라서, 본 발명은 캐소드 전극의 표면 특성을 향상시켜, 발광휘도 및 발광효율을 향상시킬 수 있는 유기전계발광표시장치를 제공한다.
상기한 목적을 달성하기 위해, 본 발명의 일 실시 예에 따른 유기전계발광표시장치는 기판, 상기 기판 상에 위치하는 반도체층, 게이트 전극, 소오스 전극 및 드레인 전극을 포함하는 박막트랜지스터, 상기 박막 트랜지스터 상에 위치하며, 도전층을 포함하는 캐소드 전극, 상기 캐소드 전극 상에 위치하는 발광층 및 상기 발광층 상에 위치하는 애노드 전극을 포함할 수 있다.
상기 캐소드 전극은 알루미늄-네오디뮴(AlNd)일 수 있다.
상기 도전층은 알루미늄(Al), 몰리브덴(Mo), 은(Ag), 구리(Cu), 크롬(Cr), 티타늄(Ti), 니켈(Ni), 텅스텐(W), 금(Au), 아연(Zn), 인듐틴옥사이드(ITO), 인듐징크옥사이드(IZO), 알루미늄 도핑 산화아연(AZO), 산화텅스텐(WO3), 산화몰리브덴(MoO3), 산화티타늄(TiO3), 티타늄-니켈(Ti-Ni) 및 이들의 합금으로 이루어진 군에서 선택된 어느 하나 이상일 수 있다.
상기 도전층의 두께는 5 내지 500Å일 수 있다.
상기 캐소드 전극의 표면 반사율은 110% 이상일 수 있다.
상기 도전층은 상기 캐소드 전극 하부에 위치할 수 있다.
상기 도전층은 상기 박막트랜지스터와 연결될 수 있다.
상기 애노드 전극은 인듐틴옥사이드(ITO), 인듐징크옥사이드(IZO) 및 인듐틴징크옥사이드(ITZO)로 이루어진 군에서 선택된 어느 하나일 수 있다.
본 발명은 캐소드 전극의 표면 특성을 향상시켜 유기전계발광표시장치의 발광효율 및 발광휘도를 향상시킬 수 이점이 있다.
이하, 첨부한 도면을 참조하여 본 발명의 일 실시 예들을 상세히 설명하면 다음과 같다.
도 1은 본 발명의 일 실시 예에 따른 유기전계발광표시장치를 나타낸 도면이다.
도 1을 참조하면, 본 발명의 일 실시 예에 따른 유기전계발광표시장치(100)는 기판(110), 상기 기판(110) 상에 위치하는 게이트 전극(120), 반도체층(130), 소오스 전극(135a) 및 드레인 전극(135b)을 포함하는 박막트랜지스터(T), 상기 박막트랜지스터(T) 상에 위치하며, 도전층(161)을 포함하는 캐소드 전극(162), 상기 캐소드 전극(162) 상에 위치하는 발광층(180) 및 상기 발광층(180) 상에 위치하는 애노드 전극(190)을 포함할 수 있다.
상기 기판(110)은 유리, 플라스틱 또는 도전성 물질 등으로 이루어질 수 있다. 그리고, 기판(110) 상에 기판(110)으로부터 유출되는 이물을 방지하기 위해 실리콘 질화막 또는 실리콘 산화막의 버퍼층을 더 포함할 수 있다.
상기 기판(110) 상에 게이트 전극(120)이 위치할 수 있다.
상기 게이트 전극(120)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 이루어질 수 있다.
또한, 상기 게이트 전극(120)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 이루어진 다중층일 수 있다. 예를 들면, 게이트 전극(120)은 몰리브덴(Mo)/알루미늄-네오디뮴(AlNd) 또는 몰리브덴(Mo)/알루미늄(Al)의 2중층일 수 있다.
상기 게이트 전극(120) 상에 게이트 절연막(125)이 위치할 수 있다. 게이트 절연막(125)은 실리콘 산화막(SiOx), 실리콘 질화막(SiNx) 또는 이들의 다중층일 수 있다.
상기 게이트 절연막(125) 상에 반도체층(130)이 위치할 수 있다. 반도체층(130)은 비정질 실리콘 또는 비정질 실리콘을 결정화한 다결정 실리콘을 포함하는 무기물로 이루어질 수 있으며, 이와는 달리, 펜타센 등의 유기물로 이루어진 유기반도체층일 수도 있으나 이에 한정되지 않는다.
상기 반도체층(130)은 p형 또는 n형의 불순물이 주입된 것일 수 있다. 반도 체층(130)은 불순물을 포함함으로써 소오스 영역 및 드레인 영역이 형성될 수 있으며, 상기 소오스 영역 및 드레인 영역 이외의 채널 영역을 포함할 수 있다.
상기 반도체층(130) 상에 소오스 전극(135a) 및 드레인 전극(135b)이 위치할 수 있다. 보다 자세하게는, 반도체층(130)의 소오스 영역에는 소오스 전극(135a)이 위치하고, 반도체층(130)의 드레인 영역에는 드레인 전극(135b)이 위치하게 된다.
상기 소오스 전극(135a) 및 드레인 전극(135b)은 단일층 또는 다중층으로 이루어질 수 있으며, 상기 소오스 전극(135a) 및 드레인 전극(135b)이 단일층일 경우에는 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 이루어질 수 있다.
또한, 상기 소오스 전극(135a) 및 드레인 전극(135b)이 다중층일 경우에는 몰리브덴(Mo)/알루미늄-네오디뮴(AlNd)의 2중층, 티타늄(Ti)/알루미늄(Al)/티타늄(Ti), 몰리브덴(Mo)/알루미늄(Al)/몰리브덴(Mo) 또는 몰리브덴(Mo)/알루미늄-네오디뮴(AlNd)/몰리브덴(Mo)의 3중층으로 이루어질 수 있다.
즉, 기판(110) 상에 게이트 전극(120), 반도체층(130), 소오스 전극(135a) 및 드레인 전극(135b)을 포함하는 박막트랜지스터(T)가 위치할 수 있다.
박막트랜지스터(T)를 포함하는 기판(110) 상에 층간 절연막(140)이 위치할 수 있다. 층간 절연막(140)은 상기 게이트 절연막(130)과 동일하게 실리콘 산화막(SiOx), 실리콘 질화막(SiNx) 또는 이들의 다중층일 수 있다.
상기 층간 절연막(140)을 포함하는 기판(110) 상에 평탄화막(140)이 위치할 수 있다. 평탄화막(140)은 하부 구조의 단차를 완화시키기 위한 것으로, 폴리이미드(polyimide), 벤조사이클로부틴계 수지(benzocyclobutene series resin), 아크릴레이트(acrylate) 등의 유기물로 이루어질 수 있다. 이와는 달리, 상기 평탄화막(140)은 패시베이션막일 수 있으며, 실리콘 질화막(SiNx), 실리콘 산화막(SiOx) 또는 이들의 다중층일 수 있다.
상기 평탄화막(140)은 상기 소오스 전극(135a) 또는 상기 드레인 전극(135b)중 어느 하나를 노출시키는 비어홀(155)을 포함할 수 있다. 본 실시 예에서는 상기 드레인 전극(135b)을 노출시킬 수 있다.
상기 노출된 드레인 전극(135b)과 연결되며, 상기 평탄화막(140) 상에 위치하는 도전층(161) 및 캐소드 전극(162)이 위치할 수 있다.
상기 도전층(161)은 상기 박막트랜지스터(T)의 드레인 전극(135b)과 연결되어 캐소드 전극(162)을 전기적으로 연결시킬 수 있으며, 캐소드 전극(162)과 동일한 패턴 형상을 이룰 수 있다.
도전층(161)은 캐소드 전극(162)의 러프니스(roughness)를 향상시키기 위한 역할을 하는 것으로, 알루미늄(Al), 몰리브덴(Mo), 은(Ag), 구리(Cu), 크롬(Cr), 티타늄(Ti), 니켈(Ni), 텅스텐(W), 금(Au), 아연(Zn), 인듐틴옥사이드(ITO), 인듐징크옥사이드(IZO), 알루미늄 도핑 산화아연(AZO), 산화텅스텐(WO3), 산화몰리브덴(MoO3), 산화티타늄(TiO3), 티타늄-니켈(Ti-Ni)합금 및 이들의 합금으로 이루어진 군에서 선택된 어느 하나 이상으로 이루어질 수 있다.
상기 도전층(161)은 상기 캐소드 전극(162)의 하부에 위치할 수 있으며, 두께는 5 내지 500Å으로 이루어질 수 있다. 여기서, 도전층(161)의 두께가 5Å 이상이면, 상기 비어홀(155)에서 패턴이 단락되지 않도록 형성될 수 있고 추후 도전층(161) 상에 형성되는 캐소드 전극(162)의 러프니스를 향상시킬 수 있다. 또한, 도전층(161)의 두께가 500Å 이하이면, 도전층(161)의 에지(edge) 부분에서 역 테이퍼 형상으로 형성되어 도전층(161)의 에지 부분이 들뜨는 현상을 방지할 수 있는 이점이 있다.
상기 도전층(161) 상에 캐소드 전극(162)이 위치할 수 있다. 캐소드 전극(162)은 일함수가 낮은 금속으로 알루미늄-네오디뮴(AlNd)으로 이루어질 수 있다.
상기 캐소드 전극(162) 하부에 도전층(161)이 위치하고 있기 때문에 캐소드 전극(162)은 그 표면 러프니스가 향상될 수 있다. 따라서, 추후 캐소드 전극(162) 상에 형성되는 발광층에서 빛이 발광하여 캐소드 전극(162)으로 방출되게 되면, 캐소드 전극(162)의 표면이 평평하기 때문에 상부로 수직하게 빛을 반사시킬 수 있다.
만약, 캐소드 전극(162)의 표면 러프니스가 크게 되면, 캐소드 전극(162)의 표면이 울퉁불퉁하기 때문에, 발광층으로부터 입사되는 빛이 울퉁불퉁한 캐소드 전극(162)의 표면에서 반사되어 상부로 수직하게 반사되지 않고 여러 방향으로 산란되게 된다. 이에 따라, 빛이 캐소드 전극(162)의 좌우측으로 빠져나가 유기전계발광표시장치의 발광휘도 및 발광효율이 저하되게 된다.
따라서, 본 발명의 일 실시 예에서는 캐소드 전극(162)의 하부에 도전층(161)을 형성하여, 캐소드 전극(162)의 표면 러프니스를 개선하여 유기전계발광표시장치의 발광휘도 및 발광효율을 향상시킬 수 있는 이점이 있다.
상기 캐소드 전극(162) 상부에 캐소드 전극(162)의 일부를 노출시키는 개구부(175)를 포함하는 뱅크층(170)이 위치할 수 있다.
뱅크층(170)은 폴리이미드(polyimide), 벤조사이클로부틴계 수지(benzocyclobutene series resin), 아크릴레이트(acrylate) 등의 유기물 또는 실리콘 산화물을 액상 형태로 코팅한 다음 경화시키는 SOG(spin on glass)와 같은 무기물로 이루어질 수 있다. 또한, 뱅크층(170)은 0.5 내지 3㎛의 두께로 이루어질 수 있다.
상기 뱅크층(170)의 노출된 캐소드 전극(162) 상에 발광층(180)이 위치할 수 있다.
발광층(180)은 적색, 녹색 및 청색을 발광하는 유기물을 포함하여 R, G, B를 발광할 수 있다. 이러한 발광층(180)은 발광효율을 향상시키기 위하여 복수의 유기기능층들을 포함할 수 있다. 유기기능층들로는 캐소드 전극으로부터 전자를 용이하게 주입되도록 하는 역할을 하는 전자주입층, 전자를 용이하게 발광층으로 수송시키는 역할을 하는 전자수송층, 애노드 전극으로부터 정공을 용이하게 주입되도록 하는 역할을 하는 정공주입층 및 정공을 용이하게 발광층으로 수송시키는 역할을 하는 정공수송층을 더 포함할 수 있다.
상기 발광층(180)을 포함하는 기판(110) 상에 애노드 전극(190)이 위치할 수 있다.
애노드 전극(190)은 일함수가 높은 인듐틴옥사이드(ITO), 인듐징크옥사이드(IZO) 및 인듐틴징크옥사이드(ITZO)로 이루어진 군에서 선택된 어느 하나로 이루어질 수 있으며 이에 한정되지 않는다.
이하, 전술한 본 발명의 일 실시 예에 따른 유기전계발광표시장치의 제조방법을 설명하면 다음과 같다.
도 2a 내지 도 2c는 본 발명의 일 실시 예에 따른 유기전계발광표시장치의 제조방법에 따른 공정별 단면도이다.
도 2a를 참조하면, 유리, 플라스틱 또는 도전성 물질로 이루어진 기판(210)을 준비한다.
상기 기판(210) 상에 제 1 도전층을 적층한다. 제 1 도전층은 알루미늄(Al), 알루미늄 합금(Al alloy), 몰리브덴(Mo), 몰리브덴 합금(Mo alloy), 텅스텐(W), 텅스텐 실리사이드(WSi2)로 이루어진 군에서 선택되는 하나로 형성하는 것이 바람직하다. 그런 다음, 제 1 도전층을 패터닝하여, 게이트 전극(220)을 형성한다.
이어서, 상기 게이트 전극(220)이 형성된 기판(210) 상에 게이트 전극(220)을 절연시키는 게이트 절연막(225)을 형성한다. 게이트 절연막(225)은 실리콘 산화막, 실리콘 질화막 또는 이들의 이중층으로 형성할 수 있다.
다음, 기판(210) 상에 비정질 실리콘층을 적층하거나 비정질 실리콘층을 적 층하고 이를 결정화한 다결정 실리콘층을 형성한다. 그런 다음 이를 패터닝하여 반도체층(230)을 형성한다.
이어, 상기 반도체층(230)이 형성된 기판(210) 상에 제 2 도전층을 적층한다. 여기서, 제 2 도전층은 배선 저항을 낮추기 위해 저저항 물질로 형성되어 있으며, 몰리 텅스텐(MoW), 티타늄(Ti), 알루미늄(Al) 또는 알루미늄 합금(Al alloy)으로 이루어진 다중막으로 형성된다. 상기 다중막으로는 몰리 텅스텐/알루미늄/몰리 텅스텐(MoW/Al/MoW)의 적층구조가 사용될 수 있다. 다음, 상기 제 2 도전층을 패터닝하여 상기 반도체층(230)의 일정 영역과 전기적으로 연결되는 소오스 전극(235a) 및 드레인 전극(235b)을 형성하여 박막 트랜지스터(T)를 제조한다.
다음 도 2b를 참조하면, 상기 제조된 박막 트랜지스터(T)를 포함하는 기판(210) 상에 박막 트랜지스터(T)를 보호하는 패시베이션막인 층간 절연막(240)을 형성한다. 층간 절연막(240)은 실리콘 산화막, 실리콘 질화막 또는 이들의 이중층으로 형성할 수 있다.
그리고, 층간 절연막(240) 상에 평탄화막(250)을 형성한다. 상기 평탄화막(250)은 하부 구조의 단차를 완화시키기 위한 평탄화막일 수 있으며, 폴리이미드(polyimide), 벤조사이클로부틴계 수지(benzocyclobutene series resin), 아크릴레이트(acrylate) 등의 유기물 등을 액상 형태로 코팅한 다음 경화시키는 스핀 코팅(spin coating)과 같은 방법으로 형성될 수 있다. 이와는 달리, 상기 평탄화막(250)은 패시베이션막일 수 있으며, 실리콘 질화막(SiNx), 실리콘 산화막(SiOx) 또는 이들의 다중층일 수 있다.
이어, 상기 평탄화막(250)을 식각하여 상기 드레인 전극(235b)을 노출시키는 비어홀(255)을 형성한다.
다음, 비어홀(255)이 형성된 평탄화막(250) 상에 제 3 도전층을 적층한다. 제 3 도전층은 알루미늄(Al), 몰리브덴(Mo), 은(Ag), 구리(Cu), 크롬(Cr), 티타늄(Ti), 니켈(Ni), 텅스텐(W), 금(Au), 아연(Zn), 인듐틴옥사이드(ITO), 인듐징크옥사이드(IZO), 알루미늄 도핑 산화아연(AZO), 산화텅스텐(WO3), 산화몰리브덴(MoO3), 산화티타늄(TiO3), 티타늄-니켈(Ti-Ni)합금 및 이들의 합금으로 이루어진 군에서 선택된 어느 하나 이상으로 이루어질 수 있다. 이때, 제 3 도전층은 5 내지 500Å의 두께로 형성될 수 있다.
다음, 상기 제 3 도전층 상에 제 4 도전층을 적층한다. 제 4 도전층은 일함수가 낮은 알루미늄-네오디뮴(AlNd)으로 형성할 수 있다. 그리고, 상기 제 3 도전층과 제 4 도전층을 패터닝하여, 도전층(261) 및 캐소드 전극(262)을 형성한다.
이어, 도 2c를 참조하면, 상기 캐소드 전극(262) 상에 뱅크층(270)을 형성하고, 뱅크층(270)의 일부를 식각하여 캐소드 전극(262)의 일부를 노출시키는 개구부(275)를 형성한다. 이때, 뱅크층(270)은 폴리이미드(polyimide), 벤조사이클로부틴계 수지(benzocyclobutene series resin), 아크릴레이트(acrylate) 등의 유기물 또는 실리콘 산화물을 액상 형태로 코팅한 다음 경화시키는 SOG(spin on glass)와 같은 무기물로 이루어질 수 있다. 또한, 뱅크층(270)은 0.5 내지 3㎛의 두께로 이루어질 수 있다.
상기 뱅크층(270)의 노출된 캐소드 전극(262) 상에 발광층(280)을 형성한다. 발광층(280)의 상하부에 전자주입층, 전자수송층, 정공주입층 및 정공수송층을 더 형성할 수 있다.
상기 발광층(280)을 포함하는 기판(210) 전면 상에 제 5 도전층을 적층하여 애노드 전극(290)을 형성한다. 애노드 전극(290)은 일함수가 높은 인듐틴옥사이드(ITO), 인듐징크옥사이드(IZO) 및 인듐틴징크옥사이드(ITZO)로 이루어진 군에서 선택된 어느 하나로 이루어질 수 있으며 이에 한정되지 않는다.
따라서, 본 발명의 일 실시 예에 따른 유기전계발광표시장치를 제조할 수 있다.
이하, 본 발명의 이해를 돕기 위해 바람직한 실험예를 개시한다. 다만, 하기의 실험예는 본 발명의 이해를 돕기 위한 것일뿐, 본 발명이 하기의 실험예에 한정되는 것은 아니다.
실험예
박막트랜지스터가 형성된 유리 기판 상에 몰리브덴(Mo)을 스퍼터링으로 50Å의 두께로 증착하고, 몰리브덴(Mo)이 증착된 유리 기판 상에 알루미늄-네오디뮴(AlNd)을 스퍼터링으로 2000Å의 두께로 증착한 다음, 몰리브덴층과 알루미늄-네오디뮴층을 동시에 포토리소그래피법으로 패터닝하여 도전층 및 캐소드 전극을 형성하였다.
다음, 도전층 및 캐소드 전극 상에 적색, 녹색 및 청색 발광층을 형성하였다. 적색 발광층으로 호스트는 CBP이고, 도펀트는 PIQIr(acac)를 사용하였고, 녹색 발광층으로 호스트는 TAZ이고, 도펀트는 Ir(ppy)3를 사용하였고, 청색 발광층으로 spiro-DPVBi를 사용하였다.
그 후, 발광층 상에 인듐틴옥사이드(ITO)를 50nm의 두께로 증착하여 애노드 전극을 형성하여 유기전계발광표시장치를 제조하였다.
비교예
몰리브덴(Mo)층을 형성하지 않은 것을 제외하고 상기 실험예와 동일하게 유기전계발광표시장치를 제조하였다.
상기 실험예 및 비교예에 따라 제조된 유기전계발광표시장치의 발광휘도, 발광효율 및 색좌표를 측정하여 하기 표 1에 나타내었다. 그리고, 측정된 발광휘도 및 발광효율을 각각 도 3a 및 도 3b에 나타내었다. (이때, 각 실험은 2 차례 실험하여 데이터를 나타내었다.)
실험 차수 발광효율(cd/A) 발광휘도(cd/㎡) CIE_x CIE_y
1차 실험예 5.2 521 0.146 0.093
비교예 3.7 345 0.149 0.089
2차
 실험예 4.6 458 0.148 0.092
비교예 4.0 396 0.149 0.091
상기 표 1, 도 3a 및 도 3b를 참조하면, 본 발명의 일 실시 예에 따라 제조된 실험예의 경우 비교예와 동등한 색좌표를 나타내면서, 발광효율 및 발광휘도가 현저하게 향상된 것을 알 수 있다.
그리고, 실험예 및 비교예에 따라 제조된 유기전계발광표시장치의 반사율을 측정한 그래프인 도 4를 참조하면, 본 발명의 일 실시 예에 딸 제조된 실험예의 경우 반사율이 110% 이상으로 비교예에 비해 현저하게 증가된 것을 알 수 있다.
상기와 같이, 본 발명의 일 실시 예에 따른 유기전계발광표시장치는 캐소드 전극 하부에 도전층을 형성하여, 캐소드 전극의 러프니스를 개선함으로써, 발광층으로부터 방출되는 빛을 상부로 반사시키는 반사 효율을 향상시킬 수 있다.
그러므로, 본 발명의 유기전계발광표시장치는 발광효율 및 발광휘도를 향상시켜 품질이 우수한 유기전계발광표시장치를 제공할 수 있는 이점이 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시 예를 설명하였지만, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술 분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 한다. 아울러, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어진다. 또한, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
도 1은 본 발명의 일 실시 예에 따른 유기전계발광표시장치를 나타낸 도면.
도 2a 내지 도 2c는 본 발명의 일 실시 예에 따른 유기전계발광표시장치의 제조방법을 나타낸 공정별 도면.
도 3a 및 도 3b는 본 발명의 실험예 및 비교예에 따라 제조된 유기전계발광표시장치의 발광휘도 및 발광효율을 측정한 그래프.
도 4는 본 발명의 실험예 및 비교예에 따라 제조된 유기전계발광표시장치의 반사율을 측정한 그래프.

Claims (12)

  1. 기판;
    상기 기판 상에 위치하는 게이트 전극, 반도체층, 소오스 전극 및 드레인 전극을 포함하는 박막트랜지스터;
    상기 박막 트랜지스터 상에 위치하며, 폴리이미드(polyimide), 벤조사이클로부틴계 수지(benzocyclobutene series resin) 또는 아크릴레이트(acrylate) 중 어느 하나로 이루어지는 평탄화막;
    상기 평탄화막 상에 위치하는 도전층;
    상기 도전층 상에 위치하는 캐소드 전극;
    상기 캐소드 전극 상에 위치하는 발광층; 및
    상기 발광층 상에 위치하는 애노드 전극을 포함하며,
    상기 도전층은 몰리브덴(Mo), 구리(Cu), 크롬(Cr), 니켈(Ni), 텅스텐(W), 금(Au), 아연(Zn) 및 이들의 합금으로 이루어진 군에서 선택된 어느 하나 이상으로 이루어지고,
    상기 도전층은 상기 드레인 전극에 컨택하고, 상기 캐소드 전극은 상기 도전층의 상면에 컨택하며,
    상기 도전층의 두께는 5 내지 500Å이고,
    상기 박막트랜지스터는,
    상기 기판 상에 컨택하는 상기 게이트 전극;
    상기 게이트 전극 상에 컨택하는 게이트 절연막;
    상기 게이트 절연막 상에 컨택하는 상기 반도체층; 및
    상기 반도체층 상에 위치하며, 상기 반도체층의 일측에 컨택하는 상기 소오스 전극 및 상기 반도체층의 타측에 컨택하는 상기 드레인 전극을 포함하며,
    상기 박막트랜지스터와 상기 평탄화막 사이에 위치하는 층간 절연막을 더 포함하고,
    상기 평탄화막과 상기 층간 절연막은 상기 드레인 전극을 노출시키는 비어홀이 형성되며,
    상기 도전층은 상기 비어홀을 따라 상기 평탄화막과 상기 층간 절연막에 컨택하며 상기 드레인 전극에 컨택하는 유기전계발광표시장치.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 제 1항에 있어서,
    상기 애노드 전극은 인듐틴옥사이드(ITO), 인듐징크옥사이드(IZO) 및 인듐틴징크옥사이드(ITZO)로 이루어진 군에서 선택된 어느 하나인 유기전계발광표시장치.
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
KR1020080125940A 2008-12-11 2008-12-11 유기전계발광표시장치 KR101889950B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080125940A KR101889950B1 (ko) 2008-12-11 2008-12-11 유기전계발광표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080125940A KR101889950B1 (ko) 2008-12-11 2008-12-11 유기전계발광표시장치

Publications (2)

Publication Number Publication Date
KR20100067393A KR20100067393A (ko) 2010-06-21
KR101889950B1 true KR101889950B1 (ko) 2018-08-20

Family

ID=42366079

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080125940A KR101889950B1 (ko) 2008-12-11 2008-12-11 유기전계발광표시장치

Country Status (1)

Country Link
KR (1) KR101889950B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102291741B1 (ko) * 2015-01-28 2021-08-20 엘지디스플레이 주식회사 유기전계발광 소자 및 이를 구비하는 유기전계발광 표시장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100659532B1 (ko) * 2003-11-28 2006-12-19 삼성에스디아이 주식회사 평판표시장치 및 그의 제조방법
JP2007265972A (ja) * 2006-03-27 2007-10-11 Samsung Sdi Co Ltd 有機電界発光表示装置及びその製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100543005B1 (ko) * 2003-09-18 2006-01-20 삼성에스디아이 주식회사 능동 매트릭스 유기전계발광표시장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100659532B1 (ko) * 2003-11-28 2006-12-19 삼성에스디아이 주식회사 평판표시장치 및 그의 제조방법
JP2007265972A (ja) * 2006-03-27 2007-10-11 Samsung Sdi Co Ltd 有機電界発光表示装置及びその製造方法

Also Published As

Publication number Publication date
KR20100067393A (ko) 2010-06-21

Similar Documents

Publication Publication Date Title
US6902943B2 (en) Flat panel display device with anti-reflection layer having concentration gradient and fabrication method thereof
CN101114668B (zh) 有机发光显示装置及其制造方法
KR102112844B1 (ko) 유기 발광 표시 장치 및 이의 제조방법
KR101125566B1 (ko) 유기전계발광표시장치 및 그의 제조방법
KR101065413B1 (ko) 유기전계발광표시장치 및 그의 제조방법
TW201517262A (zh) 製造有機發光二極體顯示器之方法
JP2005340197A (ja) 有機電界発光表示素子及びその製造方法
TW200541379A (en) Organic light-emmiting display device and fabricating thereof
TWI268119B (en) Organic electroluminescent device
US7586258B2 (en) Organic light emitting diode and organic electroluminescent device using the same
KR101572268B1 (ko) 유기전계발광소자 및 그 제조방법
KR20150040249A (ko) 발광 소자, 이것을 구비한 표시 장치, 및 전자 기기
KR101560233B1 (ko) 유기전계발광 표시장치 및 그 제조방법
US20190362656A1 (en) Flexible display device and method for manufacturing flexible display device
KR101680704B1 (ko) 유기전계 발광소자
KR20080054597A (ko) 유기 발광 표시 장치 및 그 제조 방법
KR101889950B1 (ko) 유기전계발광표시장치
WO2021027160A1 (zh) 显示面板及其制作方法
KR101212224B1 (ko) 유기전계 발광표시장치
KR102113609B1 (ko) 유기 발광 표시 장치 및 그의 제조 방법
KR101948751B1 (ko) 발광다이오드
CN111384087A (zh) 有机发光二极管显示面板
KR20100011298A (ko) 유기발광다이오드 표시장치와 그 제조방법
KR20240108017A (ko) 디스플레이 장치
KR100761080B1 (ko) 유기전계발광소자 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B90T Transfer of trial file for re-examination
E902 Notification of reason for refusal
AMND Amendment
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL NUMBER: 2016101001411; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20160304

Effective date: 20171120

S901 Examination by remand of revocation
E902 Notification of reason for refusal
AMND Amendment
S601 Decision to reject again after remand of revocation
AMND Amendment
J201 Request for trial against refusal decision
GRNO Decision to grant (after opposition)
GRNT Written decision to grant