[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR101803221B1 - 상호접속부를 위한 자기정렬 배리어 층 - Google Patents

상호접속부를 위한 자기정렬 배리어 층 Download PDF

Info

Publication number
KR101803221B1
KR101803221B1 KR1020167022151A KR20167022151A KR101803221B1 KR 101803221 B1 KR101803221 B1 KR 101803221B1 KR 1020167022151 A KR1020167022151 A KR 1020167022151A KR 20167022151 A KR20167022151 A KR 20167022151A KR 101803221 B1 KR101803221 B1 KR 101803221B1
Authority
KR
South Korea
Prior art keywords
layer
copper
manganese
region
interconnect structure
Prior art date
Application number
KR1020167022151A
Other languages
English (en)
Other versions
KR20160102570A (ko
Inventor
로이 제랄드 고돈
훈 김
Original Assignee
프레지던트 앤드 펠로우즈 오브 하바드 칼리지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 프레지던트 앤드 펠로우즈 오브 하바드 칼리지 filed Critical 프레지던트 앤드 펠로우즈 오브 하바드 칼리지
Publication of KR20160102570A publication Critical patent/KR20160102570A/ko
Application granted granted Critical
Publication of KR101803221B1 publication Critical patent/KR101803221B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/16—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metal carbonyl compounds
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/18—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metallo-organic compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76858—After-treatment introducing at least one additional element into the layer by diffusing alloying elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/101—Forming openings in dielectrics
    • H01L2221/1015—Forming openings in dielectrics for dual damascene structures
    • H01L2221/1036—Dual damascene with different via-level and trench-level dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Wire Bonding (AREA)

Abstract

집적 회로를 위한 상호접속 구조물은 집적 회로 내 구리선을 완전히 둘러싸는 규산망간과 질화규소망간 층을 포함하며, 이의 제조 방법이 제공된다. 규산망간은 배선으로부터의 구리 확산에 대한 배리어를 형성하며, 이로써 절연체가 조기에 붕괴되는 것을 방지하고, 트랜지스터가 구리에 의해 열화되는 것을 방지한다. 규산망간과 질화규소망간은 또한 구리와 절연체 간의 강한 밀착을 촉진하고, 따라서 제조 및 사용 동안 소자의 기계적 무결성을 보전한다. 구리-규산망간 및 질화규소망간 계면에서의 강한 밀착은 또한 소자의 사용 중에 구리의 전자 이동에 의한 고장을 방지한다. 망간 함유 외피는 또한 그 주변으로부터의 산소 또는 물에 의한 부식으로부터 구리를 보호한다.

Description

상호접속부를 위한 자기정렬 배리어 층{SELF-ALIGNED BARRIER LAYERS FOR INTERCONNECTS}
관련 출원
본 특허 출원은 2008년 3월 21일자로 출원된 미국 특허 출원 제61/038,657호, 2008년 4월 8일자로 출원된 미국 특허 출원 제61/043,236호 및 2008년 6월 20일자로 출원된 미국 특허 출원 제61/074,467호의 이익을 향유하며, 이들의 개시 내용은 본 명세서에서 그 전체를 참고로 포함한다.
저작권 통보
본 특허 명세서는 저작권 보호를 받는 내용을 포함할 수 있다. 저작권 소유자는 미국 특허청 특허 파일 또는 기록에 나타나있는 바와 같은 특허 문헌 또는 특허 개시 내용을 누구나 복사하는 데 이의를 제기하지 않지만, 그 외의 모든 무단 전재 및 무단 복제를 금한다.
참고 문헌 포함
본 명세서에서 인용하는 모든 특허, 특허 출원 및 공보는, 본 명세서에 기재된 발명의 시점에서 당업자에게 공지된 바와 같은 기술 수준을 보다 구체적으로 설명하기 위하여 그 전체를 참고로 본 명세서에 포함한다.
구리(Cu)는 마이크로프로세서 및 메모리와 같은 마이크로전자 장치의 배선에 선택되는 물질로서 알루미늄을 대체하고 있다. 그러나, 실리콘과 같은 반도체 내 구리의 존재는, 반도체에 형성된 트랜지스터의 적절한 기능을 방해할 수 있는 결함을 유발한다. 또한, 구리는 구리선 사이에 배치된 이산화규소와 같은 절연체를 통한 누전을 증가시킨다. 그러므로, 구리 배선의 사용은, 구리가 적절한 위치에 국한되도록 효율적인 확산 배리어로 구리선을 둘러쌀 것을 요구한다.
또한, 구리는 전자가 회로 내에서 흐르는 방향으로 이동하는 경향을 가진다. 이 전자 이동 과정은 전기 저항 증가와, 또는 충분히 큰 공극이 구리 상호접속부 내에 형성된 경우 개방 회로를 초래할 수 있다. 이 원치 않는 동작의 대부분은 구리의 표면을 따라 일어난다. 그러므로, 전자 이동을 억제하는 물질로 구리 상호접속부를 둘러싸서 장기간 수명을 유지시키는 것이 중요하다. 탄탈륨 금속(Ta)은 현재 사용되고 있는 구리 상호접속부의 바닥과 측면 상에서 이 기능을 수행한다. 구리 배선의 정상부(비아에 의해 상부 레벨에 접속되지 않은 부분)는 SiC 또는 Si3N4로 피복되지만, 이들 물질은 구리의 전자 이동을 방지함에 있어서 Ta만큼 효율적이지 않다. 또한, SiC 또는 Si3N4는 이들이 나머지 절연체보다 더 높은 유전 상수를 가져서 회로의 커패시턴스를 증가시키고, 신호가 배선을 통하여 전달될 수 있는 속도를 감소시키는 단점을 가진다.
전자 이동에 대한 수명 개선은 구리선 정상부 상에 선택적으로 인(CoWP) 또는 붕소(CoWB)를 함유하는 코발트-텅스텐 합금을 무전해 침착시킴으로써 달성될 수 있다. 이 선택적 공정은 절연체의 표면 상에 이러한 전기 전도성 합금이 침착되는 것을 방지할 것으로 생각된다. 따라서, CMP 단계에 의해 노출된 구리의 모든 표면의 상부 상에 자기정렬 전도성 확산 배리어를 도입해야 한다. 그러나, 선택도가 붕괴되면 Cu 선 사이에서 절연체를 거쳐 단락이 야기되어 이 공정을 대량 생산에서 신뢰할 수 없게 한다. 이러한 자기정렬 공정의 다른 단점은 합금 배리어가, 후에 Cu 충전 비아에 의해 접촉하게 될 Cu의 부분 상에 남아있게 된다는 것이다. 이러한 영역에서, CoWP 또는 CoWB 합금은 전기 회로의 일부가 되고, 아래 층 내 비아와 Cu 사이의 합금 층 없이 이들이 갖고 있는 낮은 값에 비하여 전기 저항을 증가시킨다.
구리 비아와 그 아래 구리 간의 직접 저저항 접촉은 스퍼터링된 Cu-Mn 합금 시드 층을 사용한 후, 전기 도금한 다음, 열 어닐링하여 Cu-Mn 합금과 절연체 간의 계면에서 자기정렬 MnSixOy 확산 배리어 층을 형성함으로써 입증되었다. 열 어닐링은 Cu-Mn 층에서 Mn을 제거하여 나머지 보다 순수한 Cu가 낮은 저항을 갖게 하는 것으로 생각된다. Mn은 확산되어 절연체 상에서 MnSixOy 층을 형성하거나, Cu의 정상부 자유 표면으로 확산되어, 여기서 어닐링 분위기 하에서 산소와 반응하여 MnOx 층(추정상, x = 2)을 형성한다. 그 다음, 이 MnOx 층을, CMP 동안 나머지 과량의 Cu와 함께 제거한다. 이 공정의 단점은 Mn 불순물이 어닐링 동안 Cu에 존재한다는 것이며, 이는 입도를 증가시켜서 Cu의 전기 저항을 감소시킬 것으로 생각된다. 어닐링 동안 Mn 불순물의 존재는 입자 성장을 제한할 수 있으며, 이에 따라서 Mn 불순물이 존재하지 않는 것에 비하여 Cu의 최종 저항을 증가시킬 수 있다. 이 공정의 다른 단점은 일부 Mn 불순물이 어닐링 이후에도 Cu에 남아있을 수 있으며, 따라서 순수한 Cu에 비하여 전기 저항을 증가시킨다는 것이다.
또한, 확산 배리어로서 작용할 수 있는 MnOx 층을 형성하기 위하여, 산소 함유 분위기 하에 구리 상호접속부의 상면에 Mn을 확산시키는 것이 제안되었다. 그러나, 그러한 MnOx 층은 구리에 대하여 매우 약한 밀착을 가지며, 따라서 그러한 구조물의 전기 이동 수명은 바람직하지 않게 짧다.
또한, CVD 또는 ALD를 망간 함유 금속-유기 전구체 및 산소 함유 가스와 함께 사용하여 구리에 대한 산화망간 배리어 층을 형성하는 것이 제안되었다. 그러나, 그러한 산화망간 배리어 층은 절연체 내로 확산되기 보다는 절연체의 표면 상에 형성된다. 따라서, MnO 배리어는 전도성 구리 금속이 점유할 수 있는 공간을 차지하며, 따라서 구리선의 저항이 바람직하지 않게 증가한다. 또한, 그러한 산화망간 배리어에 대한 구리의 밀착은 기계 안정성과 전기 이동에 대한 장기간 수명에 덜 바람직하다.
도 1은 화학적 기계적 연마(CMP) 단계 후, 본 발명에 따른 부분 완성 상호접속 배선 구조물의 상부의 개략 단면도이다.
도 2는 금속 침착 후의 도 1의 구조물이다.
도 3은 금속 실리케이트 제거 후의 도 2의 구조물이다.
도 4는 블랭킷 절연체가 침착된 후의 도 3의 구조물이다.
도 5는 절연체에서 리소그래피 및 비아 및 트렌치의 에칭 후의 도 4의 구조물이다.
도 6은 어닐링 후의 도 5의 구조물이다.
도 7은 또 다른 금속 침착 후의 도 6의 구조물이다.
도 8은 어닐링 후의 도 7의 구조물이다.
도 9는 시드 층을 침착하고, 구리로 충전한 후의 도 8의 구조물이다.
도 10은 화학적 기계적 연마 후의 도 9의 구조물이다.
도 11은 Cu/SiO2/Si 기판 상의 CVD Mn의 결과의 단면 고해상도 투과 현미경 사진이다.
도 12는 500℃에서 어닐링하고, Cu를 에칭 제거한 후의 (a) Cu/SiO2/Si 및 (b) Cu/MnSixOy/Si의 주사 전자 현미경 사진과 그 표면의 원소 분석도이다.
도 13은 400℃에서 어닐링하기 이전 및 이후의 (a) Cu/SiO2/Si 및 (b) Cu/MnSixOy/SiO2/Si의 샘플에 대한 커패시턴스-전압 곡선을 나타낸다.
도 14는 1 MV/cm 전기장 하에서 250℃에서 어닐링하기 이전 및 이후의 (a) Cu/SiO2/Si 및 (b) Cu/MnSixOy/SiO2/Si의 샘플에 대한 커패시턴스-전압 곡선을 나타낸다.
도 15는 저 k 절연체 상의 CVD에 의해 형성된 MnSixOy 층의 단면을 나타낸다.
발명의 개요
본 기술은 마이크로전자 장치에 사용되는 구리 상호접속부에 관한 것이며, 보다 구체적으로는, 구리와 주변 물질 간의 강한 밀착을 제공하여, 배선 밖으로 구리가 확산되는 것을 방지하는 배리어를 제공하고, 산소와 물이 구리로 확산되지 않게 하며, 이들이 운반하는 전류에 의해 구리선이 손상되지 않게 하는 물질과 기술에 관한 것이다.
어닐링 도중 또는 이후에 금속 불순물이 Cu에 존재하는 단점 없이 마이크로전자 장치 내에 자기정렬 확산 배리어를 형성하는 방법이 기술된다. 한 가지 구체예에서, Mn, Cr 또는 V와 같은 금속을 Cu 함유 시드 층의 침착 전에 비아 및 트렌치 내부의 절연체 표면과 반응시킨다. 바람직하게는, Mn, Cr 또는 V는 Mn, Cr 또는 V에 대한 전구체와 함께 임의의 산소 함유 공반응제의 사용을 수반하지 않는 정합 화학 기상 증착(CVD)에 의해 표면으로 전달된다. 따라서, 이 공정은 비아의 바닥에서의 금속 산화물 형성에 의한 비아 저항을 증가시키지 않는다. 금속 반응 후, Cu 시드 층은, 바람직하게는 CVD에 의해 침착된다. 또한, 시드 층은 구리 화합물, 예컨대 산화구리(Cu2O), 질화구리(Cu3N) 또는 옥시질화구리(CuOzNw)로서 침착될 수 있으며, 후에 Cu로 환원된다.
본 발명의 다른 양태에서, Mn, Cr 또는 V는 CMP 단계 직후 부분적으로 완성된 상호접속부의 평면 상에 침착된다. 상기 표면의 절연부의 상부에서, Mn, Cr 또는 V는 절연체 내에 함유된 규소 및 산소와 반응하여 절연 금속 규화물 층, 예컨대 상기 금속이 Mn인 경우 MnSixOy 층을 형성한다. 금속 Mn이 Cu 라인의 상부(Cu로 채워진 트렌치의 상부)에 침착된 영역에서, Mn은 Cu의 정상층으로 용해되어 Cu-Mn 합금을 형성한다. 그 후, 절연체의 그 다음 높은 레벨에 대한 절연체의 블랭킷 침착이 Cu-Mn 영역과 MnSixOy 영역 위에 형성된다. 침착 동안 및/또는 이후의 어닐링 동안, Cu-Mn 표면 층 내 Mn은 위쪽으로 확산되어 절연체와 반응하여, 이 절연체의 초기 침착 부분이 Si3N4인 구체예에서, Cu와 절연체 사이에 MnSixNy 확산 배리어를 형성한다. 이 MnSixNy 층의 존재는 또한 Cu와 그 위의 절연체 간의 밀착을 증가시킨다.
이러한 양태 양자의 조합은, 표면 전체 상의 Cu를 둘러싸는 밀착층과 확산 배리어의 강한 밀착을 가져온다. 이들 MnSixOy와 MnSixNy 층은, 예를 들면 전자 소자, 회로, 장치 및 시스템을 위한, 고 전도성, 강한 밀착성의 내구성 구리 층을 제공한다.
특정 구체예에서, 본원은 집적 회로 상호접속 구조물을 형성하는 방법을 기술한다. 본 발명의 방법은 전기 절연 영역과 전기 전도성 구리 함유 영역을 포함하는, 실질적으로 편평한 면을 가진 부분 완성 상호접속 구조물을 제공하는 단계; 망간, 크롬 및 바나듐으로 구성된 군 중에서 선택되는 금속(M)을 상기 전기 전도성 구리 함유 영역의 적어도 일부 상에 또는 그 안으로 침착시키는 단계; 절연 필름을 상기 침착된 금속의 적어도 일부 상에 침착시키는 단계로서, 상기 침착된 금속의 적어도 일부와 접촉하는 상기 침착된 절연 필름의 영역에는 실질적으로 산소가 없는 것인 단계; 및 상기 침착된 금속의 적어도 일부와 절연 필름을 반응시켜서 배리어 층을 형성하는 단계로서, 상기 전기 전도성 구리 함유 영역에는 실질적으로 원소 금속(M)이 없는 것인 단계를 포함한다.
다른 구체예에서, 본 발명의 방법은 하나 이상의 전기 절연 물질과 전기 전도성 구리 함유 바닥 영역으로 한정된 측벽을 포함하는 비아 또는 트렌치를 가진 부분 완성 상호접속 구조물을 제공하는 단계; 망간 크롬 및 바나듐으로 구성된 군 중에서 선택되는 금속(M)을 상기 부분 완성 상호접속 구조물 상에 침착시키는 단계; 침착된 금속과 상기 하나 이상의 전기 절연 물질의 반응을 통하여 제2 절연 측벽 영역을 형성하는 단계; 상기 금속을 상기 바닥 영역에서 제거하거나 방산시켜서 전기 전도성 구리 함유 바닥 영역을 노출시키는 단계; 및 상기 비아 또는 트렌치를 구리로 충전시키는 단계를 포함한다.
다른 구체예에서, 망간은 크롬 또는 바나듐으로 대체할 수 있다.
본 발명의 다른 양태 및 이점은 하기 상세한 설명과 첨부 도면, 그리고 청구의 범위로부터 명백할 것이다.
발명의 상세한 설명
마이크로전자 장치에 대한 부분 완성 다레벨 배선 구조물은 도 1에 도시되어 있다. 이 구조물은 절연 영역(10), 예컨대 실리카와 전기 전도성 영역(20), 예컨대 구리가 배선의 완성된 하부 레벨의 정상부를 형성하고, 확산 배리어(25)에 의해 분리되어 있는, 실질적으로 편평한 표면을 포함한다. 일부 구체예에서, 이 확산 배리어는 규산망간을 포함할 수 있다. 통상적으로, 이 단계에서의 소자는 CMP에 이어서 세정함으로써 가공된 것이다.
그 다음, Mn 금속이 상기 표면에 침착된다. Mn은 절연체(10)의 노출된 영역과 반응하여 도 2에서 도면 번호(30)로 표시된 절연 MnSixOy 층을 형성한다. 표면(20)의 노출된 Cu 영역에서, Mn은 Cu의 상부로 확산되어 CuMn 합금(40)이 형성된다. 침착 전 상부 표면의 위치는 화살표(45, 45')로 표시한다. 통상적으로 Mn이 가열된 기판 상에 침착된다. 기판의 온도가 충분히 높고(통상적으로 150℃ 이상), Mn의 침착이 충분히 느리면, Mn의 반응과 확산이 침착의 완료까지 완결될 수 있다. 절연체와의 반응과 Cu로의 확산이 침착 동안 완결되지 않는다면, 침착 후 어닐링을 사용하여 반응과 확산을 완결시킬 수 있다.
Mn은 화학적 방법과 물리적 방법을 비롯하여 임의의 편리한 방법에 의해 침착될 수 있다. 화학적 방법은 화학 기상 증착(CVD) 및 원자층 침착(ALD)을 포함한다. 물리적 방법은 스퍼터링 및 증발을 포함한다. 기판이 편평하기 때문에, 침착 방법에 의한 스텝 커버리지는 이 단계에 중요하지 않다. 따라서, 빈약한 스텝 커버리지를 가진 물리적 방법이 이 침착 단계에 적합하다. CVD도 특정한 CVD 공정이 양호한 스텝 커버리지를 갖건 갖지 않건, 이 단계에서 사용할 수 있다.
MnSixOy 층(30)은, 도 3에 도시된 바와 같이, Mn 침착 후 임의로 제거할 수 있다. 마지막 단계에서 형성된 MnSixOy 층(30)은 전기 절연체이지만, 그 누설 전류는 일부 응용 분야에서 바람직한 것보다 더 높다. 그러한 경우에서, 이 금속 실리케이트 층(30)은, 소자 내 누설 전류를 감소시키기 위하여 제거할 수 있다. 실리케이트 층(30)은 임의의 편리한 수단, 예컨대 연마, 습식 에칭 또는 건식 에칭에 의해 제거할 수 있다. 제거는 비선택적일 수 있고, 실리케이트와 동일한 비율로 구리를 제거하여 편평한 표면을 유지할 수 있다. 대안으로, 실리케이트 층(30)은, 도 3에 도시된 바와 같이, 구리를 제거하지 않으면서 선택적으로 제거될 수 있다. 생성된 불균일한 표면은 다음 단계에서 블랭킷 절연체를 침착시키기 위하여 정합 방법을 요한다.
블랭킷 절연체 층(50)이, 도 4에 도시된 바와 같이, 이 구조물 상에 그 다음 침착된다. 도 4의 구조물은 절연층(10) 위에 실리케이트 층(30)을 포함하는 것임을 유념해야 한다. 플라즈마 증강 CVD 또는 스핀 코팅을 비롯하여, 당업계에 공지된 방법 중 임의의 것을 사용하여 이 절연체 층을 만들 수 있다. Si 및 O를 포함하는 절연체 조성을 사용할 수 있다. 특정 구체예에서, Si를 포함하지만 실질적으로 O가 없는 절연체 조성, 예컨대 SiN, SiCN 등을 사용할 수 있다. 특정 구체예에서, 절연체 층은, 절연 물질의 수 개의 부층(sub-layer)을 침착시키고, 각각 전체 절연층에 특정한 기능을 부가함으로써 덧살올림(build up)될 수 있다. 예를 들면, 아래에 있는 망간 도핑 구리 층에 밀착을 향상시키는 제1 절연 부층(51), 예컨대 Si3N4를 사용할 수 있다. 특정 구체예에서, 부층(51)은 실질적으로 산소를 함유하지 않을 수 있다. 특정 구체예에서, 실질적으로 산소를 함유하지 않는 부층(51)은 산소를 포함하는 부층(51)의 밀착에 의해 얻을 수 있는 것보다 더 망간 도핑 구리 층에 대한 밀착을 향상시킬 수 있다. 그 다음, 에칭 정지 부층(52), 예컨대 탄화규소가 부층(51)의 상부에 침착될 수 있다. 에칭 정지 부층(52)은 홀(비아)의 에칭에 대해 적절한 깊이를 형성하는 것을 도울 수 있다. 특정 구체예에서, 다음 절연 부층(53)은 매우 낮은 유전 상수(통상적으로 약 2.5 미만의 k)를 가진 다공성 유전체일 수 있다. 최종 절연 부층(54)은 유전 상수가 더 높은(약 2.5 이상의 k) 보다 밀집한 비다공성 유전체일 수 있으며, 깨지기 쉬운 다공성 유전체 층이 기계적 손상을 받는 것을 보호할 뿐만 아니라, 다공성 유전체의 공극으로 물이 들어가는 것을 방지하는 것을 도울 수 있다. 특정 구체예에서, 부층(53 및 54)은 Si 및 O를 함유할 수 있다. 부층(53)의 다른 기능은 부층(54)을 통한 트렌치의 바닥을 한정하기 위한 에칭 정지 층 역할일 수 있다. 당업자에게 용이하게 명백한 바와 같이, 특정 절연체 층(50)에 대한 수많은 변형(예컨대, 두께, 층 조합, 물질 조성 등)은 본 발명의 범주 내에 있다. 단순함을 위하여, 본원에서 절연층(50)에 대한 어떠한 언급도 본 명세서에 기재된 부층 중 하나 이상을 포함하는 것으로 이해해야 한다.
리소그래피와 에칭을 사용하여 홀(비아)(100) 및 트렌치(110)를 절연체 층(50)으로 패터닝한다. 생성된 구조물의 개략 단면은 도 5에 나타낸다.
이 구조물을 어닐링하여, 도 6에 도시된 바와 같이, 절연 실리카 층(50)과 CuMn 합금 층(40) 사이의 계면에서 MnSixNy 층(60)(부층(51)으로서 Si3N4를 사용하는 것으로 가정함)을 형성한다. MnSixNy 층(60)은 층(20) 밖으로의 Cu 확산에 대한 배리어 역할을 하며, 또한 Cu(20)와 절연체(50) 간의 강한 밀착을 제공한다. 또한, MnSixNy는 산소 또는 물이 절연체 층(50)에서 Cu 층(20)으로 확산되는 것을 방지하는 역할을 할 수 있다. 어닐링 후, Mn-Cu 합금 층(40)으로부터의 대부분의 Mn은 MnSixNy 층(60)에 위치하지만, 일부 Mn은 어닐링 중에 층(20)의 상부 표면으로 이동하여 산화망간 층(도시하지 않음)을 형성한다. Cu 표면 상에 남아있는 산화망간은 방향성 스퍼터링에 의해서, 또는 포름산과 같은 증기 또는 액체 산 용액에 의한 선택적 에칭에 의해 제거할 수 있다. 이는 Cu 층(20)의 상부 표면과 인접 MnSixNy 층(6) 간의 약간의 후퇴부(65)로 표시되어 있다.
Mn의 다른 층은, 바람직하게는 CVD 또는 ALD와 같은 정합 방법에 의해 그 다음 침착된다. 이 단계는 비아 및 트렌치의 벽 상에 층(80)을 형성하는데, 상부 근처의 MnSixOy와, 부층(54)으로서 실리카를 사용하고, 부층(51)으로서 질화규소를 사용하였다면, 바닥 근처의 MnSixNy와 다를 수 있다. 이 단계는, 도 7에 도시된 바와 같이, 절연체 층(50)의 상부 표면 상에 MnSixOy의 정상층(90)을 더 형성할 수 있다. CuMn 합금 층(70)은 층(20)의 노출된 구리 표면 상에 초기에 형성될 수 있지만, 그 후 Mn이 확산되어 오히려 층(60)과 같은 절연체 표면을 형성한다. 이러한 층의 형성이 침착 완료까지 완결되지 않는다면, 추가의 어닐링과 가능하게는 산 에칭을 사용하여 도 8에 도시된 구조물을 형성하는데, 여기서 구리 층(20)은 실질적으로 Mn 불순물을 함유하지 않는다.
그 다음, Cu의 시드 층이, 바람직하게는 CVD, ALD 또는 IPVD와 같은 정합 방법에 의해 형성된다. 그 다음, 비아와 트렌치는 전기도금에 의해 충전되어 도 9에 도시된 구조물을 형성한다. 이 순수한 Cu 층(120)을 어닐링하여 입도를 증가시키고, 저항을 감소시킨다.
최종적으로, 과잉의 구리를 CMP에 의해 제거하여 도 10에 도시된 구조물을 형성한다. 이 단계는 완성된 배선 단계를 하나 더 가진 도 1의 구조물에 해당한다.
하나 이상의 구체예에서, 기상 증착을 사용하여 Mn, Cr 및 V의 군 중에서 선택되는 금속 M을 침착시킨다. 화학식 [M(AMD)m]n의 금속 아미디네이트 화합물을 전구체로서 사용할 수 있으며, 상기 식에서 AMD는 아미디네이트 리간드이고, 통상적으로 m = 2 또는 3이며, m = 1 또는 2이다. m = 2이고, n = 1인 경우, 이러한 화합물을 하기 구조를 가질 수 있다:
Figure 112016078524816-pat00001
상기 식에서, R1, R2, R3, R1', R2' 및 R3'은 하나 이상의 비금속, 예컨대 수소, 탄화수소기, 치환 탄화수소기 및 비금속 원자의 다른 기로 이루어진 기이다. Mn을 침착시키는 한 가지 CVD 방법에서, 망간 아미디네이트 증기를 가열된 기판과 접촉시킨다. 기판이 Cu인 경우, CuMn 합금이 형성된다. 기판이 규소와 산소를 함유하는 경우, MnSixOy의 절연 표면 층이 형성된다. 이러한 층을 형성하기 위하여, 가열된 표면의 온도는 충분히 높아야 하며, 통상적으로 150℃ 이상, 바람직하게는 300℃ 이상이다.
하나 이상의 구체예에서, Mn 함유 전구체는 화학식 [Mn(AMD)m]n을 가진 망간 아미디네이트일 수 있으며, 상기 식에서 AMD는 아미디네이트이고, m = 2 또는 3이며, n은 1 내지 3의 범위일 수 있다. m =2, n = 1인 화합물 중 일부는 하기 화학식 1을 가진다.
화학식 1
Figure 112016078524816-pat00002
상기 식에서, R1, R2, R3, R1', R2' 및 R3'은 하나 이상의 비금속 원자, 예컨대 수소, 탄화수소기, 치환 탄화수소기 및 비금속 원자의 다른 기로 이루어진 기이다. 일부 구체예에서, R1, R2, R3, R1', R2' 및 R3'은 독립적으로 수소, 알킬, 아릴, 알켄일, 알킨일, 트리알킬실릴, 알킬아미드 또는 플루오로알킬기 또는 다른 비금속 원자 또는 기 중에서 선택될 수 있다.
예시적인 탄화수소기는 C1-C6 알킬, C2-C6 알켄일 및 C2-C6 알킨일기를 포함한다. 이들은 분지쇄 또는 비분지쇄일 수 있다.
"알킬기"는 표시된 수의 탄소 원자를 가진, 직쇄 또는 분지쇄일 수 있는 포화 탄화수소 쇄 또는 고리 탄화수소기이다. 예를 들면, C1-C6은 기가 그 안에 1 내지 6 개의 탄소 원자를 가질 수 있다는 것을 가리킨다. 알킬기의 예는, 한정하는 것은 아니지만, 에틸, 프로필, 이소프로필, 부틸 및 tert-부틸기를 포함한다. 고리 알킬기의 예는, 한정하는 것은 아니지만, 시클로프로필, 시클로프로필메틸, 시클로부틸, 시클로펜틸, 시클로헥실, 시클로헥실메틸, 시클로헥실에틸 및 시클로헵틸기를 포함한다.
"C2-C6 알켄일기"는 2 내지 6 개의 탄소 원자와 하나 이상의 이중 결합을 함유하는 직쇄 또는 분지쇄 불포화 탄화수소를 의미한다. C2-C6 알켄일기의 예는, 한정하는 것은 아니지만, 에틸렌, 프로필렌, 1-부틸렌, 2-부틸렌, 이소부틸렌, sec-부틸렌, 1-펜텐, 2-펜텐, 이소펜텐, 1-헥센, 2-헥센, 3-헥센 및 이소헥센으로부터 수소를 제거함으로써 유도되는 기를 포함한다.
"C2-C6 알킨일기"는 2 내지 6 개의 탄소 원자와 하나 이상의 삼중 결합을 함유하는 직쇄 또는 분지쇄 불포화 탄화수소기를 의미한다. C2-C6 알킨일기의 예는, 한정하는 것은 아니지만, 아세틸렌, 프로핀, 1-부틴, 2-부틴, 이소부틴, sec-부틴, 1-펜틴, 2-펜틴, 이소펜틴, 1-헥신, 2-헥신 및 3-헥신으로부터 수소를 제거함으로써 유도되는 기를 포함한다.
"치환 탄화수소기"는 다른 작용기, 예컨대 할로겐 또는 붕소, 또는 붕소 함유 기로 더 치환될 수 있는, 1 내지 6 개의 탄소 원자를 함유하는, 포화 또는 불포화, 직쇄 또는 분지쇄 탄화수소를 의미한다.
"할로겐"은 플루오르, 염소, 브롬 또는 요오드의 원자를 의미한다. 할로겐화 탄화수소는 플루오르화, 염소화 또는 브롬화 알킬을 포함한다. 예시적인 플루오르화 탄화수소는 플루오로알킬, 플루오로알켄일 및 플루오로알킨일기 및 이들의 조합을 포함한다.
"비금속 원자의 기"는 질소 함유 기 및 규소 함유 기를 포함한다. 예시적인 질소 함유 R 기는 아민(NR'R")을 포함하고, 식 중에서 R' 및 R "은 H, C1-C6 알킬, C2-C6 알킬, C2-C6 알켄일 또는 C2-C6 알킨일 및 이들의 조합 중 하나 이상을 포함한다.
예시적인 규소 함유 R 기는 실릴기(SiR'R"R"')을 포함하고, 식 중에서 R', R" 및 R"'은 H, C1-C6 알킬, C2-C6 알킬, C2-C6 알켄일 또는 C2-C6 알킨일 및 이들의 조합 중 하나 이상을 포함한다.
일부 구체예에서, R1, R2, R3, R1', R2' 및 R3'은 각각 독립적으로 알킬 또는 플루오로알킬 또는 실릴알킬기 또는 알킬아미드기이다. 일부 구체예에서, Rn 기는 1 내지 4 개의 탄소 원자를 함유한다. 다른 구체예에서, Mn 전구체는 n = 2 이상인 화학식 1의 소중합체이다. 망간 아미디네이트는, 화학식 1에서 R1, R2, R1' 및 R2'을 이소프로필기로서 취하고, R3 및 R3'을 n-부틸기로서 취한 것에 해당하는, 망간(II) 비스(N,N'-디이소프로필펜틸아미디네이트)를 포함함 수 있다.
CVD 방법에서, 비스(N,N'-디이소프로필펜틸아미디나토)망간(II) 증기를 100 내지 500℃, 보다 바람직하게는 150 내지 400℃의 온도로 가열된 표면 위로 흘린다. CuMn 합금은 노출된 구리 표면 상에 형성된다. MnSixOy 층은 절연 영역 위에 확산 배리어로서 형성된다. 일부 구체예에서, MnSixOy 층과 CuMn 층의 망간 함량은, 1 내지 10 nm의 두께, 보다 바람직하게는 2 내지 5 nm의 두께를 가진 망간 금속 필름과 등가이다. 대안으로, 증기를 90℃ 이상의 온도에서 이수소 가스(H2)와 혼합하고, CVD 공정에 사용한다.
망간 아미디네이트는 임의의 편리한 방법에 의해 제조할 수 있다. 예컨대, 그 전체를 참고 인용하는 WO 2004/046417을 참조할 수 있다.
하나 이상의 구체예에서, 금속 전구체는 시클로펜타디엔일과 카르보닐 리간드를 함유할 수 있는데, 이는 화학식 (Cp)qMr(CO)s에 해당하며, 식 중에서 Cp는 5 개 이하의 기로 치환된 시클로펜타디엔일 라디칼이고, q, r 및 s는 임의의 양의 정수일 수 있다. 이러한 화합물은 하기 구조를 가질 수 있다:
Figure 112016078524816-pat00003
하나 이상의 구체예에서, Mn 함유 전구체는 화학식 (Cp)Mn(CO)3를 가진 망간 시클로펜타디엔일 트리카르보닐일 수 있다. 이들 화합물 중 일부는 하기 화학식 2를 가진다:
화학식 2
Figure 112016078524816-pat00004
상기 식에서, R1, R2, R3, R4 및 R5는, 본 명세서에서 전술한 바와 같이 하나 이상의 비금속 원자, 예컨대 수소, 탄화수소기, 치환 탄화수소기 및 비금속 원자의 다른 기로 이루어진 기이다. 일부 구체예에서, R1, R2, R3, R4 및 R5는 독립적으로 수소, 알킬, 아릴, 알켄일, 알킨일, 트리알킬실릴 또는 플루오로알킬기 또는 다른 비금속 원자 또는 기 중에서 선택될 수 있다. 일부 구체예에서, R1, R2, R3, R4 및 R5는 각각 독립적으로 알킬 또는 플루오로알킬 또는 실릴알킬기 또는 알킬아미드기이다. 일부 구체예에서, Rn 기는 1 내지 4 개의 탄소 원자를 함유한다. 이 유형의 바람직한 화합물은 R1이 메틸기이고, 다른 Rn'이 수소인, 시중에서 구입 가능한 메틸시클로펜타디엔일망간 트리카르보닐, (MeCp)Mn(CO)3이다.
하나 이상의 구체예에서, 금속 전구체는 화학식 M(Cp)2로서, 두 개의 Cp 리간드를 가질 수 있으며, 식 중에서 Cp는 5 개 이하의 기로 치환된 시클로펜타디엔일 라디칼이다. 이러한 화합물은 하기 구조를 가질 수 있다:
Figure 112016078524816-pat00005
하나 이상의 구체예에서, Mn 함유 전구체는 화학식 Mn(Cp)2를 가진 망간 시클로펜타디엔일일 수 있다. 이들 화합물 중 일부는 하기 화학식 3을 가진다:
화학식 3
Figure 112016078524816-pat00006
상기 식에서, R1, R2, R3, R4, R5, R1', R2', R3', R4' 및 R5'은, 본 명세서에서 전술한 바와 같이, 하나 이상의 비금속 원자, 예컨대 수소, 탄화수소기, 치환 탄화수소기 및 비금속 원자의 다른 기로 이루어진 기이다. 일부 구체예에서, R1, R2, R3, R4, R5, R1', R2', R3', R4' 및 R5'은 독립적으로 수소, 알킬, 아릴, 알켄일, 알킨일, 트리알킬실릴 또는 플루오로알킬기 또는 다른 비금속 원자 또는 기 중에서 선택될 수 있다. 일부 구체예에서, R1, R2, R3, R4, R5, R1', R2', R3', R4' 및 R5'은 각각 독립적으로 알킬 또는 플루오로알킬 또는 실릴알킬기 또는 알킬아미드기이다. 일부 구체예에서, Rn 기는 1 내지 4 개의 탄소 원자를 함유한다.
Cu의 시드 층은 CVD 또는 ALD와 같은 방법에 의해 정합 침착될 수 있다. ALD 방법은, 예를 들면 문헌(Zhengwen Li, Antti Rahtu and Roy G. Gordon in the Journal of the Electrochemical Society, volume 153, pages C787-C794 (2006)) 및 문헌(Zhengwen Li and Roy G. Gordon in the journal Chemical Vapor Deposition, volume 12, pages 435-441 (2006))에 기재되어 있다. CVD 방법은 문헌(Hoon Kim, Harish B. Bhandari, Sheng Xu and Roy G. Gordon, in the Journal of the Electrochemical Society, volume 155, issue 7, pages H496-H503 (2008))에 기재되어 있다. 이 참고 문헌에서, 옥시질화구리 또는 산화구리의 평탄한 박층을 통상의 기상 증착 기술을 사용하여 먼저 침착시킨 다음, 침착된 층을, 실온에서 수소 플라즈마를 사용하여 환원시킴으로써 평탄한 구리 필름으로 환원시킨다. 산화구리 필름을 구리 금속으로 환원시키는 다른 방법은 디메틸아민보란 또는 금속 붕수소화물과 같은 환원제의 액상 용액과 반응시키는 것이다.
구리의 얇은 정합 시드 층이 이러한 방법 중 하나에 의해 만들어지면, 전기화학적 침착을 사용하여 당업계에 공지된 기술에 의해 트렌치와 비아를 구리로 충전시킬 수 있다. 전기화학적 침착은 이것이 비용 효율적인 공정으로 공극이나 접합선 없이 순수한 구리를 제공할 수 있다는 이점을 가진다.
전술한 설명에서, 본 발명은 Mn 금속에 관하여 기술하였다. 그러나, 본 발명은 바나듐과 크롬 금속을 포함할 뿐만 아니라, 본 명세서에서 제공된 설명에 대하여 이들 금속을 망간과 상호교환할 수 있다. 예를 들면, 전술한 전구체는 화학식 [Cr(AMD)m]n 또는 [Cr(AMD)m]n을 가진 크롬 또는 바나듐 아미디네이트일 수 있으며, 상기 식에서 AMD는 아미디네이트이고, m = 2 또는 3이며, n은 1 내지 3의 범위일 수 있다.
실시예 1
망간에 대한 전구체로서 제공되는 화합물은 비스(N,N'-디이소프로필프로피온아미디나토)망간(II)이라고 하며, 그 화학식은 하기에 나타낸다.
Figure 112016078524816-pat00007
이 화합물은 하기 방법에 의해 합성하였다. 모든 반응과 조작은 비활성 분위기 박스 또는 표준 슐렝크 기술을 사용하여 순수한 이질소 분위기 하에 수행하였다. 모든 유리 제품은 반응을 수행하기 전에 150℃의 오븐에서 12 시간 동안 보관하였다. 디에틸 에테르를, Innovative Technology 용매 정제 시스템을 사용하여 정제하고, 어떠한 저장 없이 바로 정제한 것을 사용하였다. 부틸리튬(헥산 중의 1.6 M), N,N'-디이소프로필카르보디이미드 및 염화망간(II)(무수 비드)을 Aldrich로부터 구입하였으며, 입수한 대로 사용하였다. 부피 감소 및 증발 단계를 진공 하에 수행하였다.
비스(N,N'-디이소프로필프로피온아미디나토)망간(II). -30℃에서, 부틸리튬(헥산 중의 1.6 M, 100 mL, 160 mmol)의 용액을 디에틸 에테르 250 mL 중의 N,N'-디이소프로필카르보디이미드(20.2 g, 160 mmol)의 잘 교반된 용액에 적가하였다. 담황색 혼합물을 -30℃에서 4 시간 동안 유지시킨 후, 상온으로 가온하였다. 염화망간(10.0 g, 79.5 mmol)을 고형분으로서 용액에 가하고, 모든 분홍색 염화망간 비드가 반응할 때까지(대략 48 시간) 반응 혼합물을 교반하였다. 생성된 탁한 오렌지색 혼합물을 유리 프릿 상의 셀라이트 패드에 통과시켜 여과하여 맑은 오렌지색-갈색 용액을 얻었다. 모든 휘발분을 제거하여 황갈색 고형분을 남겼으며, 120℃, 20 mTorr에서 콘덴서와, 생성물의 융점인 60℃ 이상으로 가열한 수용 플라스크로 진공 증류하였다. 담황색 액상 축합물이 실온으로 냉각됨에 따라 수용 플라스크에서 고화되어 순수 생성물 27.4 g, 65 mmol 또는 82% 수율을 얻었다. 비스(N,N'-디이소프로필프로피온아미디나토)망간(II)은 담황색 결정 고체이고, 공기에 노출시 즉시 흑색으로 변한다.
CVD 실험을 위하여, 액상 망간 전구체를 90℃의 온도에서 순수 질소의 흐름(물과 산소의 농도는 N2 10-9 미만임)으로 증발시켰다. 전구체의 증기압은 이 온도에서 약 0.1 mbar인 것으로 평가된다.
실리카 기판은 열 산화된 실리콘 또는 ALD나 플라즈마 증강 CVD에 의해 침착된 실리카였다. CVD는, 200 내지 400℃의 온도 및 약 5 Torr의 총 압력에서 관상로 내 고온 벽 관상 반응기(직경 36 mm)에서 수행하였다. N2 운반 가스의 유속은 60 sccm이었다. 침착된 망간의 양은 러더포드 백스캐터링 분광계(RBS)에 의해 측정하였다.
MnSixOy 형성은 단면 고해상도 투과 전자 현미경(HRTEM)에 의해 평가하였다. Cu 확산에 대한 배리어로서 MnSixOy의 효율은 네 가지 방식, 즉 광학적 외관, 시트 저항, Cu 규화물 형성 및 커패시터의 커패시턴스-전압(CV) 분석으로 테스트하였다. Cu 확산 테스트를 위하여, SiO2 8 nm 두께의 층을 215℃에서 ALD에 의해, 이어서 350℃에서 10 분 동안 CVD에 의해 HF 에칭된 실리콘 웨이퍼 상에서 성장시켰는데, Mn 금속 필름 2.3 nm 두께에 해당하는 Mn 금속의 양을 침착시켰으며, 실리카 표면과 반응하여 더 두꺼운 MnSixOy 층을 형성하였다. SiO2의 대조 샘플은 CVD Mn 처리를 생략하였다. 그 다음, 약 200 nm 두께의 Cu 층을 CVD MnSixOy 또는 SiO2 층의 상부에 침착시켰다. 순수한 질소 분위기 하의 어닐링을 400, 450 및 500℃의 온도에서 1 시간 동안 수행하였다. CV 분석을 위하여 CVD Mn을 300 nm 열 SiO2 상에 침착시켰다. Cu 패드(500 ㎛ 직경의 원형)를 섀도우 마스크를 통하여 열 증발에 의해 형성하였다.
SiO2 상에 침착된 얇은 Mn 층(2.3 nm 두께의 Mn 금속 층에 해당함)은 상당한 전기 전도성을 갖지 않았는데, 아마도 Mn이 절연체와 반응하여 고 반응성을 가진 MnSixOy를 형성하기 때문인 것 같다. 따라서, 금속 Mn의 침착은 이 결과로 입증되지 않았다. Mn 금속이 초기에 침착되었는 지를 확인하기 위하여, SiO2/Si 기판으로 증발된 50 nm 두께의 Cu 상에 Mn을 침착시켰다. 생성된 구조물을 단면 HRTEM에 의해 조사하였다. 도 11은 CVD Mn 금속이 Cu 층을 통하여 확산되고, SiO2와 반응하여 Cu와 SiO2 사이에서 약 2 내지 5 nm 두께의 무정형 MnSixOy 층을 형성하였음을 보여준다. MnSixOy 층은 Cu의 결정입계 부근에서 더 두꺼우며, 또한 Mn 확산이 더 빠르다. 이 결과는 Mn 금속 침착의 분명한 증거이다.
이러한 층은 Mn 침착 후 강한 밀착을 나타낸다. 테이프 밀착 테스트 후 물질을 제거하지 않았다. 이러한 층의 밀착력을 4점 굽힘 테스트에 의해 보다 정량적으로 측정한 바, 5 Jm-2보다 컸다. 이 값은 마이크로전자 장치에서 CMP와 이후의 기계 응력을 견디기에 충분히 높다. 대조 실험에서, 후속 Mn 침착 없이 SiO2에 침착된 Cu는 그 불량한 밀착력 때문에 테이프에 의해 용이하게 박리되었다.
구리 배리어로서 MnSixOy의 효율은 샘플 구조물 PVD Cu(200 nm)/CVD Mn(2.3 nm)/ALD SiO2(8 nm)/Si를 사용하여 평가하였다. MnSixOy 층을 Cu와 ALD SiO2 층 사이에 형성하였다. 이러한 샘플의 반들반들한 Cu 색과 시트 저항은 질소 하에 400 또는 450℃에서의 어닐링에 의해 변하지 않았다. 500℃ 어닐링 후, Mn이 없는 대조 샘플은 흑색으로 변하였으며, 그 시트 저항은 200의 계수만큼 증가하였는데, 이는 Cu가 얇은 ALD SiO2를 통하여 실리콘으로 대량 확산되었기 때문이다. 대조적으로, CVD Mn 샘플은 반들반들한 Cu 색을 유지하였으며, 심지어 500℃에서도 단지 약간의 저항 증가를 나타내었을 뿐이었다.
Cu 확산에 대해 분석하기 위하여, 나머지 Cu 층을 질산에 용해시킨 다음, 규산망간과 실리카를 묽은 HF에 의해 제거하였다. 그 다음, 에칭된 표면을 에너지 분산 X선 분광계(EDX) 및 주사 전자 현미경(SEM)에 의해 분석하였다. 도 12는 1 시간 동안 500℃에서 어닐링한 후의 SEM 결과를 보여준다. 소수의 Cu 함유 반점은 실리콘의 결정 방향에 의해 배향된 Cu 규화물 결정자인 것으로 보인다. 대조 샘플은 그 표면의 대부분이 Cu 규화물로 덮인 것으로 나타났다. 대조 샘플은 EDX 분석에서 실리콘 시그널보다 더 강한 큰 Cu 시그널을 나타내었는데, 이는 얇은 ALD SiO2가 Cu의 확산을 허용하였음을 확인해준다. CVD Mn 처리된 샘플은 대면적 EDAX에 의한 Cu를 보이지 않았다. SEM 이미지의 몇몇 소면적은 EDAX에 의해 약간의 Cu를 보였는데, 이는 500℃에서 MnSixOy 배리어의 일부 국소 붕괴를 가리킨다. 이러한 반점은 청정실 환경에서 가공하지 않은 필름 내 분진 또는 다른 결함으로부터 생기는 것일 수 있다.
배리어 특성에 대한 전기 테스트는 Cu를 커패시터 전극에 패터닝함으로써 수행하였다. 450℃에서 1 시간 동안 어닐링한 샘플에 대한 CV 곡선은 도 13에 나타낸다. 대조 샘플에서 음의 전압으로의 큰 시프트(-4.9 V)는 실리카 절연체로 확산되는 Cu 양이온에 의해 야기된다. 대조적으로 MnSixOy에 의해 보호된 실리카는 단지 매우 작은 시프트(-0.1 V)를 나타낸다. 이 전기 테스트는 다른 테스트보다 소량의 Cu의 확산에 더 민감하다. 또한, 이러한 CV 곡선은 SiO2의 커패시턴스가 CVD Mn 처리에 의해 유의적으로 변하지 않음을 입증한다.
유사한 커패시터의 어닐링은 또한, 250℃에서 1 MV/cm의 인가 전압 하에 수행하였다. 비아 온도 응력(BTS) 테스트는 SiO2로의 Cu 확산에 대한 보다 민감한 방법이다. 대조 샘플은 BTS 조건(도 14a)에서 겨우 2 분 후에 커패시턴스 거동을 잃었는데, 이는 대량의 Cu가 Si로 확산되어서 Si가 반도체로서 기능할 수 없게 됨을 시사한다. 그러나, CVD Mn 처리된 샘플은 유의적인 CV 곡선 변화가 없었다(도 14b). 이 BTS 테스트의 결과는 MnSixOy 층의 양호한 Cu 배리어 성질을 입증한다.
또한, MnSixOy 층은 구리 층을 부식시킬 수 있는 산소 및 물에 대한 양호한 배리어인 것으로 밝혀졌다. 금속 실리케이트 층이 구리를 얼마나 잘 보호하였는 지를 테스트하기 위하여, Applied Materials 사제의 저 k 다공성 절연체 층에, 전술한 바와 같이 망간을 코팅하고, 이어서 CVD 구리를 코팅하였다. 구리의 상부 표면을, 문헌(Science, volume 298, pages 402 - 406 (2002))에 기재된 방법에 의해 ALD 실리카 20 nm로 보호하였다. 샘플을 조각으로 절단하여 산소 또는 수증기가 저 k 층으로 확산될 수 있도록 저 k 절연체의 가장자리를 노출시켰다. 300℃에서 24 시간 동안 건조 공기에 노출시킨 후, 샘플은 반들반들한 구리 색을 유지하였다. CVD 망간 처리를 하지 않은 대조 샘플은 샘플 노출에 의하여 어두운 산화구리로 부식되었다. 이 테스트는 규산망간 층이 산소에 대한 양호한 배리어라는 것을 보여준다. 습한 분위기(24 시간 동안 85% 습도 및 85℃) 하에서의 유사한 테스트는 규산망간 층이 수증기에 대한 양호한 배리어라는 것을 보여준다.
MnSixOy 층의 형성은 Cu/SiO2 계면의 밀착력을 증가시켰는데, Mn의 CVD 전의 테이프 밀착 테스트에서는 불량이었지만, Mn의 CVD 후에는 합격이었다. 밀착 강도는 4점 굽힘 테스트에 의해 측정하였다. Mn을 실리콘 웨이퍼 상에서 열 SiO2로 CVD함으로써 샘플을 제조하였다. 200℃에서의 CVD를 사용하여, 구리 N,N'-디-sec-부틸아세트아미디네이트의 증기와 수소(H2)의 반응에 의해 Cu를 형성하였다. 밀착 에너지는 10.1 ± 1 Jm-2인 것으로 나타났다. 일반적으로, 5 Jm-2는 내구성있는 상호접속부를 제조하기 위한 최소 역치 요건인 것으로 고려된다.
단면 투과 전자 현미경(TEM)을 사용하여 저 k 절연체의 표면 내 MnSixOy 층의 이미지(도 15)를 만들었다. 이 이미지는 MnSixOy 층을 어둡고 특징이 없는 밴드로서 보여주는데, 이는 이 층이 무정형 유리질임을 가리키는 것이다. 40:1 이하의 종횡비를 가진, 홀에서의 CVD Mn과 CuON 침착의 정합성은 단면 SEM 및 TEM 연구에 의해 확인하였다.
실시예 2
망간 시클로펜타디엔일 트리카르보닐 MnCp(CO)3를 비스(비스(N,N'-디이소프로필펜틸아미디나토)망간(II) 대신에 사용하여 실시예 1을 반복하였다. 유사한 결과를 얻었다.
실시예 3:
크롬을 망간 대신에 사용하여 실시예 1을 반복하였다. 유사한 결과를 얻었다.
실시예 4
바나듐을 망간 대신에 사용하여 실시예 1을 반복하였다. 유사한 결과를 얻었다.
실시예 5
Mn 확산 Cu와 SiCN 절연 필름 간의 개선된 밀착을 얻었다. Mn 확산 Cu와 SiCN 층 간의 밀착 에너지의 정량적 4점 굽힘 테스트를 수행하였다. 구리 50 nm를 SiCN 층(BLoKTM, Applied Materials)으로 증발시켰다. Cu는 밀착 에너지가 3 Jm-2 미만으로서 매우 불량한 밀착을 나타내었다. 그 다음, 유사한 Cu/SiCN 층을 350℃에서 10 분 동안 CVD에 의해 처리하였다. 이 공정은 구리 내 망간 불순물 때문에 시트 저항을 0.5 옴/스퀘어에서 1 옴/스퀘어로 증가시켰다. 그 다음, 구조물을 1 시간 동안 400℃에서 질소 분위기 하에 어닐링하였다. 그 후, 시트 저항이 0.5 옴/스퀘어보다 약간 미만으로 복귀하는데, 망간이 표면 또는 계면으로 확산되었기 때문이다. Cu 필름으로부터의 망간의 외부 확산(out-diffusion)은 SIMS 분석에 의해 확인하였다. 열 처리 후, 밀착 에너지는 12 Jm-2 이상으로 현저하게 증가하였는데, 망간이 계면으로 확산되어 계면 또는 반응층을 만들었기 때문이다. 밀착 에너지는 실시예 1에서 얻는 10.1 ± 1 Jm-2보다 더 컸다.
실시예 6
Mn 확산 Cu와 Si3N4 층 간의 더 큰 밀착이 관찰되었다. 20 nm의 Cu를 실시예 1에서와 같이 플라즈마 활성화 CVD에 의해 Si3N4로 미리 코팅된 실리콘 웨이퍼 상으로 CVD에 의해 침착하였다. 그 다음, 2.3 nm의 Mn을 실시예 1에 기재된 CVD 공정에 의해 침착하였다. 그 다음, 추가의 20 nm의 Cu를 CVD에 의해 침착하고, 이어서 플라즈마 활성화 CVD(PECVD)에 의해 30 nm의 Si3N4를 침착하였다. 이들 층의 밀착이 4점 굽힘 테스트에서 분리될 수 없을 정도로 강하였다. 그 대신, 고강도 에폭시는 80 Jm-2를 넘는 탈결합 에너지 밀도에서 실패하였다. 따라서, 8 배 이상의 밀착력 증가가 실시예 1의 실리카 층이 아닌 Si3N4 층을 사용하였을 때 관찰되었다.
CVD Mn 단계 없이 제조된 대조 샘플은 약 7 Jm-2의 훨씬 더 낮은 탈결합 에너지 밀도에서 실패하였다.
이러한 결과는 Si3N4의 캐핑 층에 대한 Cu의 탈결합이 CVD에 의해 Mn을 Cu 층에 부가함으로써 크게 강화될 수 있음을 나타낸다. 캐핑 층에 대한 Mn 도핑된 Cu의 훨씬 더 강한 결합은 캐핑된 라인의 정상부를 따른 전자 이동을 억제할 수 있다. 따라서, 이 캐핑 공정은 이들이 전자 이동에 의해 실패하기 전에 상호접속 라인의 수명을 훨씬 더 크게 한다. Mn, Si 및 N을 포함하는 계면 결합층은 산소를 포함하는 계면층보다 더 강하게 구리 금속을 Si3N4에 결합시킨다.
실시예 7
또한, Mn 캐핑 공정은 Cu 라인 간의 절연을 유지시킬 수 있다. 이 효과를 설명하기 위하여, 빗살 테스트 구조물을, 70 nm 폭의 SiO2계 절연 라인에 의해 분리된 긴(~ 4 cm) 평행 Cu 상호접속부로 제조하였다. 상부 표면은 화학적 기계적 연마에 의해 실질적으로 편평하게 제조하였다. 라인 간 누설 전류는 2 볼트에서 측정하였을 때 10-12 암페어 미만이었다. 실시예 1에서와 같이 Mn을 CVD 처리하고, 20 nm Si3N4를 PECVD 처리한 후, 누설 전류는 이 낮은 베이스라인 레벨에서 유지되었다. 라인의 길이를 따른 저항은 그 초기 값으로부터 약간 감소하였는데, 아마도 CVD 공정 동안 구리 입자의 크기가 성장하였기 때문인 것 같다.
물론, 당업자라면 본 발명의 사상 및 범주에서 벗어나지 않으면서 본 발명의 공정에 다양한 변형과 첨가를 행할 수 있음을 인식해야 한다. 따라서, 본원에 의해 받아야 하는 보호 범위가 특허 청구의 범위의 청구 대상 및 타당하게는 본 발명의 범주 내의 이의 모든 균등물까지 확장되는 것으로 간주되어야 한다는 것을 이해해야 한다.

Claims (20)

  1. a) 구리가 없는 전기 절연 영역;
    b) 전기 전도성 구리-함유 영역; 및
    c) 전기 절연 영역과 전기 전도성 구리-함유 영역 사이의 층을 포함하는 상호접속 구조물로서,
    상기 층은 제1 층 영역과 제2 층 영역을 포함하고;
    제1 층 영역은 금속 M과 실리콘 및 산소와의 반응에 의해 형성되는 제1 화합물로 필수적으로 구성되고;
    제2 층 영역은 금속 M과 실리콘 및 질소와의 반응에 의해 형성되는 화합물로 필수적으로 구성되고; 및
    M은 망간, 크롬 및 바나듐으로 구성된 군 중에서 선택되는 것인 상호접속 구조물.
  2. 제1항에 있어서, 전기 절연 영역은 실리카를 포함하는 제1 절연 영역을 포함하는 것인 상호접속 구조물.
  3. 제1항에 있어서, 전기 절연 영역은 질화 규소를 포함하는 제2 절연 영역을 포함하는 것인 상호접속 구조물.
  4. 제1항에 있어서, M은 망간인 것인 상호접속 구조물.
  5. 제1항에 있어서, 상기 층은 확산 배리어 층인 것인 상호접속 구조물.
  6. 제1항에 있어서, 상기 층은 밀착 촉진 층인 것인 상호접속 구조물.
  7. 제1항에 있어서, 상기 층은 확산 배리어 층 및 밀착 촉진 층 둘 다인 것인 상호접속 구조물.
  8. 제1항에 있어서, M은 크롬인 것인 상호접속 구조물.
  9. 제1항에 있어서, M은 바나듐인 것인 상호접속 구조물.
  10. 제1항에 있어서, 전기 절연 층은 실리카를 포함하는 제1 절연 영역 및 질화물을 포함하는 제2 절연 영역을 포함하고;
    M은 망간이고; 및
    상기 층은 확산 배리어 층 및 밀착 촉진 층 둘 다인 것인 상호접속 구조물.
  11. (1) 전기 절연 영역과 전기 전도성 구리-함유 영역을 제공하는 단계로서, 전기 절연 영역은 구리가 없고, 전기 절연 영역은 제1 절연 물질을 가지는 제1 절연 영역 및 제2 절연 물질을 가지는 제2 절연 영역을 포함하는 것인 단계; 및
    (2) 망간, 크롬 및 바나듐으로 구성된 군 중에서 선택되는 성분 M을 포함하는 반응물을 침착하는 단계로서, 제1 절연 영역과 제2 절연 영역은 반응물과 반응하여 제1 층 영역과 제2 층 영역을 포함하는 층을 형성하는 것인 단계; 및 이후
    (3) 구리-함유 물질을 침착하는 단계를 포함하는
    제1항의 상호접속 구조물의 형성 방법.
  12. 제11항에 있어서, 상기 전기 절연 영역으로의 구리의 확산을 방지하면서, 상기 구리-함유 영역 밖으로 성분 M을 확산시키는 단계를 더 포함하는 것인 상호접속 구조물의 형성 방법.
  13. 제11항에 있어서, 제1 절연 영역은 산화 물질을 포함하는 것인 상호접속 구조물의 형성 방법.
  14. 삭제
  15. 제13항에 있어서, M은 망간인 것인 상호접속 구조물의 형성 방법.
  16. 제13항에 있어서, M은 바나듐 또는 크롬인 것인 상호접속 구조물의 형성 방법.
  17. 제11항에 있어서, 제2 절연 영역은 질화 물질을 포함하는 것인 상호접속 구조물의 형성 방법.
  18. 삭제
  19. 제17항에 있어서, M은 망간인 것인 상호접속 구조물의 형성 방법.
  20. 제17항에 있어서, M은 바나듐 또는 크롬인 것인 상호접속 구조물의 형성 방법.


KR1020167022151A 2008-03-21 2009-03-20 상호접속부를 위한 자기정렬 배리어 층 KR101803221B1 (ko)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US3865708P 2008-03-21 2008-03-21
US61/038,657 2008-03-21
US4323608P 2008-04-08 2008-04-08
US61/043,236 2008-04-08
US7446708P 2008-06-20 2008-06-20
US61/074,467 2008-06-20
PCT/US2009/037826 WO2009117670A2 (en) 2008-03-21 2009-03-20 Self-aligned barrier layers for interconnects

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020107022353A Division KR101649714B1 (ko) 2008-03-21 2009-03-20 상호접속부를 위한 자기정렬 배리어 층

Publications (2)

Publication Number Publication Date
KR20160102570A KR20160102570A (ko) 2016-08-30
KR101803221B1 true KR101803221B1 (ko) 2017-11-29

Family

ID=41091558

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020107022353A KR101649714B1 (ko) 2008-03-21 2009-03-20 상호접속부를 위한 자기정렬 배리어 층
KR1020167022151A KR101803221B1 (ko) 2008-03-21 2009-03-20 상호접속부를 위한 자기정렬 배리어 층

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020107022353A KR101649714B1 (ko) 2008-03-21 2009-03-20 상호접속부를 위한 자기정렬 배리어 층

Country Status (6)

Country Link
US (2) US7932176B2 (ko)
JP (1) JP5820267B2 (ko)
KR (2) KR101649714B1 (ko)
CN (1) CN102132398B (ko)
HK (1) HK1159852A1 (ko)
WO (1) WO2009117670A2 (ko)

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4783561B2 (ja) * 2004-09-27 2011-09-28 株式会社アルバック 銅配線の形成方法
EP1909320A1 (en) * 2006-10-05 2008-04-09 ST Microelectronics Crolles 2 SAS Copper diffusion barrier
KR101649714B1 (ko) 2008-03-21 2016-08-30 프레지던트 앤드 펠로우즈 오브 하바드 칼리지 상호접속부를 위한 자기정렬 배리어 층
JP5280267B2 (ja) * 2009-03-27 2013-09-04 株式会社日本総合研究所 製造方法および車両
JP5507909B2 (ja) * 2009-07-14 2014-05-28 東京エレクトロン株式会社 成膜方法
KR101770538B1 (ko) * 2009-10-23 2017-08-22 프레지던트 앤드 펠로우즈 오브 하바드 칼리지 상호 접속부를 위한 자기―정렬 배리어 및 캡핑 층
KR102446585B1 (ko) 2009-11-27 2022-09-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법
US8138084B2 (en) * 2009-12-23 2012-03-20 Intel Corporation Electroless Cu plating for enhanced self-forming barrier layers
US20110266676A1 (en) * 2010-05-03 2011-11-03 Toshiba America Electronic Components, Inc. Method for forming interconnection line and semiconductor structure
US9926639B2 (en) 2010-07-16 2018-03-27 Applied Materials, Inc. Methods for forming barrier/seed layers for copper interconnect structures
US8492289B2 (en) 2010-09-15 2013-07-23 International Business Machines Corporation Barrier layer formation for metal interconnects through enhanced impurity diffusion
KR101924656B1 (ko) 2010-11-02 2018-12-03 우베 고산 가부시키가이샤 (아미드아미노알칸) 금속 화합물, 및 당해 금속 화합물을 사용한 금속 함유 박막의 제조 방법
US8492897B2 (en) * 2011-09-14 2013-07-23 International Business Machines Corporation Microstructure modification in copper interconnect structures
US9190323B2 (en) * 2012-01-19 2015-11-17 GlobalFoundries, Inc. Semiconductor devices with copper interconnects and methods for fabricating same
WO2013153777A1 (ja) * 2012-04-11 2013-10-17 東京エレクトロン株式会社 半導体装置の製造方法、半導体装置、半導体製造装置
US9048294B2 (en) 2012-04-13 2015-06-02 Applied Materials, Inc. Methods for depositing manganese and manganese nitrides
US9076661B2 (en) 2012-04-13 2015-07-07 Applied Materials, Inc. Methods for manganese nitride integration
US9054109B2 (en) * 2012-05-29 2015-06-09 International Business Machines Corporation Corrosion/etching protection in integration circuit fabrications
US8710660B2 (en) * 2012-07-20 2014-04-29 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid interconnect scheme including aluminum metal line in low-k dielectric
CN102768988B (zh) * 2012-07-25 2014-10-15 上海华力微电子有限公司 一种有效判定铜扩散阻挡层阻挡能力的方法
JP5969306B2 (ja) 2012-08-08 2016-08-17 東京エレクトロン株式会社 Ｃｕ配線の形成方法
US8765602B2 (en) 2012-08-30 2014-07-01 International Business Machines Corporation Doping of copper wiring structures in back end of line processing
JP6117588B2 (ja) 2012-12-12 2017-04-19 東京エレクトロン株式会社 Ｃｕ配線の形成方法
JP2014141739A (ja) 2012-12-27 2014-08-07 Tokyo Electron Ltd 金属マンガン膜の成膜方法、処理システム、電子デバイスの製造方法および電子デバイス
JP6030439B2 (ja) * 2012-12-27 2016-11-24 東京エレクトロン株式会社 マンガン含有膜の形成方法、処理システム、および電子デバイスの製造方法
US9209134B2 (en) * 2013-03-14 2015-12-08 Intermolecular, Inc. Method to increase interconnect reliability
US9184093B2 (en) 2013-03-15 2015-11-10 Applied Materials, Inc. Integrated cluster to enable next generation interconnect
CN104103575B (zh) * 2013-04-10 2017-12-29 中芯国际集成电路制造(上海)有限公司 铜互连线的形成方法
US9064937B2 (en) 2013-05-30 2015-06-23 International Business Machines Corporation Substrate bonding with diffusion barrier structures
JP6257217B2 (ja) 2013-08-22 2018-01-10 東京エレクトロン株式会社 Ｃｕ配線構造の形成方法
US9043743B2 (en) * 2013-10-22 2015-05-26 International Business Machines Corporation Automated residual material detection
US9362228B2 (en) * 2013-10-22 2016-06-07 Globalfoundries Inc. Electro-migration enhancing method for self-forming barrier process in copper metalization
US9275952B2 (en) 2014-01-24 2016-03-01 International Business Machines Corporation Ultrathin superlattice of MnO/Mn/MnN and other metal oxide/metal/metal nitride liners and caps for copper low dielectric constant interconnects
US9343357B2 (en) * 2014-02-28 2016-05-17 Qualcomm Incorporated Selective conductive barrier layer formation
FR3025396A1 (fr) 2014-09-02 2016-03-04 St Microelectronics Tours Sas Procede de fabrication d'un element de connexion electrique
US9728502B2 (en) * 2014-11-10 2017-08-08 Samsung Electronics Co., Ltd. Metal oxysilicate diffusion barriers for damascene metallization with low RC delays and methods for forming the same
JP2016167545A (ja) * 2015-03-10 2016-09-15 東京エレクトロン株式会社 ビアホール底のクリーニング方法および半導体装置の製造方法
JP2017050304A (ja) 2015-08-31 2017-03-09 東京エレクトロン株式会社 半導体装置の製造方法
US9842805B2 (en) 2015-09-24 2017-12-12 International Business Machines Corporation Drive-in Mn before copper plating
JP6559046B2 (ja) * 2015-11-04 2019-08-14 東京エレクトロン株式会社 パターン形成方法
US20160083405A1 (en) * 2015-11-30 2016-03-24 L'Air Liquide, Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude Tantalum- or vanadium-containing film forming compositions and vapor deposition of tantalum- or vanadium-containing films
JP2017135237A (ja) * 2016-01-27 2017-08-03 東京エレクトロン株式会社 Ｃｕ配線の製造方法およびＣｕ配線製造システム
US10229851B2 (en) 2016-08-30 2019-03-12 International Business Machines Corporation Self-forming barrier for use in air gap formation
US10049974B2 (en) 2016-08-30 2018-08-14 International Business Machines Corporation Metal silicate spacers for fully aligned vias
US9786760B1 (en) 2016-09-29 2017-10-10 International Business Machines Corporation Air gap and air spacer pinch off
US11024538B2 (en) * 2016-12-31 2021-06-01 Intel Corporation Hardened plug for improved shorting margin
US10760156B2 (en) 2017-10-13 2020-09-01 Honeywell International Inc. Copper manganese sputtering target
CN108047274B (zh) * 2017-12-15 2019-08-20 江南大学 一种铜互连阻挡层材料用吡啶基Mn(Ⅱ)化合物
US10204829B1 (en) 2018-01-12 2019-02-12 International Business Machines Corporation Low-resistivity metallic interconnect structures with self-forming diffusion barrier layers
US11035036B2 (en) 2018-02-01 2021-06-15 Honeywell International Inc. Method of forming copper alloy sputtering targets with refined shape and microstructure
US11152294B2 (en) 2018-04-09 2021-10-19 Corning Incorporated Hermetic metallized via with improved reliability
US11133216B2 (en) 2018-06-01 2021-09-28 International Business Machines Corporation Interconnect structure
US11760682B2 (en) 2019-02-21 2023-09-19 Corning Incorporated Glass or glass ceramic articles with copper-metallized through holes and processes for making the same
US10818589B2 (en) 2019-03-13 2020-10-27 International Business Machines Corporation Metal interconnect structures with self-forming sidewall barrier layer
JP7161767B2 (ja) * 2019-04-22 2022-10-27 気相成長株式会社 形成材料、形成方法、及び新規化合物
CN112687617B (zh) * 2020-12-24 2022-07-22 中国电子科技集团公司第十三研究所 绝缘子针的制备方法及绝缘子针

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100563817B1 (ko) 2003-12-30 2006-03-28 동부아남반도체 주식회사 반도체 소자의 구리 배선 형성 방법
JP2007103546A (ja) 2005-10-03 2007-04-19 Nec Electronics Corp 半導体装置およびその製造方法
JP2007173511A (ja) 2005-12-22 2007-07-05 Sony Corp 半導体装置の製造方法
JP2008013848A (ja) 2006-06-08 2008-01-24 Tokyo Electron Ltd 成膜装置及び成膜方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6077774A (en) * 1996-03-29 2000-06-20 Texas Instruments Incorporated Method of forming ultra-thin and conformal diffusion barriers encapsulating copper
US6060534A (en) 1996-07-11 2000-05-09 Scimed Life Systems, Inc. Medical devices comprising ionically and non-ionically crosslinked polymer hydrogels having improved mechanical properties
US6951682B1 (en) 1998-12-01 2005-10-04 Syntrix Biochip, Inc. Porous coatings bearing ligand arrays and use thereof
US6203613B1 (en) * 1999-10-19 2001-03-20 International Business Machines Corporation Atomic layer deposition with nitrate containing precursors
KR100383759B1 (ko) 2000-06-15 2003-05-14 주식회사 하이닉스반도체 반도체 소자의 구리 금속 배선 형성 방법
US6413815B1 (en) * 2001-07-17 2002-07-02 Macronix International Co., Ltd. Method of forming a MIM capacitor
US20030134499A1 (en) * 2002-01-15 2003-07-17 International Business Machines Corporation Bilayer HDP CVD / PE CVD cap in advanced BEOL interconnect structures and method thereof
KR20050084997A (ko) 2002-11-15 2005-08-29 프레지던트 앤드 펠로우즈 오브 하바드 칼리지 금속 아미디네이트를 이용한 원자층 증착법
US7026714B2 (en) * 2003-03-18 2006-04-11 Cunningham James A Copper interconnect systems which use conductive, metal-based cap layers
JP4478038B2 (ja) 2004-02-27 2010-06-09 株式会社半導体理工学研究センター 半導体装置及びその製造方法
DE102004019241A1 (de) 2004-04-16 2005-11-03 Cellmed Ag Injizierbare vernetzte und unvernetzte Alginate und ihre Verwendung in der Medizin und in der ästhetischen Chirurgie
US7879710B2 (en) 2005-05-18 2011-02-01 Intermolecular, Inc. Substrate processing including a masking layer
EP1909320A1 (en) * 2006-10-05 2008-04-09 ST Microelectronics Crolles 2 SAS Copper diffusion barrier
JP4272191B2 (ja) * 2005-08-30 2009-06-03 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
JP4236201B2 (ja) * 2005-08-30 2009-03-11 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
JP2009518844A (ja) 2005-12-07 2009-05-07 エヌエックスピー ビー ヴィ 半導体ディバイスのための構造における第２材料内に埋設する第１材料の表面に層を形成する方法
EP1963374B1 (en) * 2005-12-20 2010-02-17 Basf Se Oxime ester photoinitiators
JP4741965B2 (ja) * 2006-03-23 2011-08-10 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2007308789A (ja) 2006-04-19 2007-11-29 Tokyo Electron Ltd 成膜装置及び成膜方法
US20080032064A1 (en) 2006-07-10 2008-02-07 President And Fellows Of Harvard College Selective sealing of porous dielectric materials
WO2008007732A1 (en) * 2006-07-14 2008-01-17 Ulvac, Inc. Method for manufacturing semiconductor device
US7973189B2 (en) * 2007-04-09 2011-07-05 President And Fellows Of Harvard College Cobalt nitride layers for copper interconnects and methods for forming them
DE102007035837A1 (de) * 2007-07-31 2009-02-05 Advanced Micro Devices, Inc., Sunnyvale Halbleiterbauelement mit einer Kornorientierungsschicht
US7884475B2 (en) * 2007-10-16 2011-02-08 International Business Machines Corporation Conductor structure including manganese oxide capping layer
US20090117731A1 (en) * 2007-11-01 2009-05-07 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor interconnection structure and method for making the same
US7555191B1 (en) 2008-01-30 2009-06-30 Joshua John Edward Moore Self-locking unidirectional interposer springs for optical transceiver modules
US7651943B2 (en) * 2008-02-18 2010-01-26 Taiwan Semicondcutor Manufacturing Company, Ltd. Forming diffusion barriers by annealing copper alloy layers
KR101649714B1 (ko) * 2008-03-21 2016-08-30 프레지던트 앤드 펠로우즈 오브 하바드 칼리지 상호접속부를 위한 자기정렬 배리어 층

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100563817B1 (ko) 2003-12-30 2006-03-28 동부아남반도체 주식회사 반도체 소자의 구리 배선 형성 방법
JP2007103546A (ja) 2005-10-03 2007-04-19 Nec Electronics Corp 半導体装置およびその製造方法
JP2007173511A (ja) 2005-12-22 2007-07-05 Sony Corp 半導体装置の製造方法
JP2008013848A (ja) 2006-06-08 2008-01-24 Tokyo Electron Ltd 成膜装置及び成膜方法

Also Published As

Publication number Publication date
KR101649714B1 (ko) 2016-08-30
WO2009117670A2 (en) 2009-09-24
US7932176B2 (en) 2011-04-26
US8222134B2 (en) 2012-07-17
KR20120020035A (ko) 2012-03-07
JP2011525697A (ja) 2011-09-22
WO2009117670A3 (en) 2012-03-22
CN102132398B (zh) 2015-01-28
CN102132398A (zh) 2011-07-20
JP5820267B2 (ja) 2015-11-24
US20110254164A1 (en) 2011-10-20
KR20160102570A (ko) 2016-08-30
US20090263965A1 (en) 2009-10-22
HK1159852A1 (en) 2012-08-03

Similar Documents

Publication Publication Date Title
KR101803221B1 (ko) 상호접속부를 위한 자기정렬 배리어 층
JP5809153B2 (ja) 相互接続用自己整合バリアおよびキャッピング層
US8372739B2 (en) Diffusion barrier for integrated circuits formed from a layer of reactive metal and method of fabrication
US8044519B2 (en) Semiconductor device and method of fabricating the same
US8058728B2 (en) Diffusion barrier and adhesion layer for an interconnect structure
US7727883B2 (en) Method of forming a diffusion barrier and adhesion layer for an interconnect structure
US20070210448A1 (en) Electroless cobalt-containing liner for middle-of-the-line (mol) applications
Gordon et al. Chemical vapor deposition (CVD) of manganese self-aligned diffusion barriers for Cu interconnections in microelectronics
KR20000054970A (ko) 장벽금속막을 구비한 금속 배선 및 그 제조방법
JP2012064882A (ja) 半導体装置およびその製造方法
KR100358055B1 (ko) 반도체 소자의 금속배선 형성방법
AU2013204566A1 (en) Self-aligned barrier and capping layers for interconnects

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant