KR101740820B1

KR101740820B1 - 공통모드필터

Info

Publication number: KR101740820B1
Application number: KR1020150156709A
Authority: KR
Inventors: 박승욱; 심원철
Original assignee: 삼성전기주식회사
Priority date: 2014-11-28
Filing date: 2015-11-09
Publication date: 2017-05-29
Anticipated expiration: 2035-11-09
Also published as: KR20160064971A; CN105655090A; CN105655090B

Abstract

본 발명은 일면에 코일이 형성되며, 필러를 포함하는 복수의 절연층이 적층된 코일부; 상기 코일부의 하부에 배치되는 제1 커버부; 및 상기 코일부의 상부에 배치되는 제2 커버부;를 포함하고, 상기 절연층의 적어도 일면에는 상기 절연층 사이의 밀착력을 향상시키는 표면개질층을 더 포함하는 공통모드필터에 관한 것이다.

Description

공통모드필터{COMMON MODE FILTER}

본 발명은 공통모드필터에 관한 것이다.

기술이 발전함에 따라 휴대전화, 가전제품, PC, PDA, LCD 등과 같은 전자기기가 아날로그 방식에서 디지털 방식으로 변화되고, 처리하는 데이터량의 증가로 인해 고속화되고 있는 추세에 있다. 이에 따라, 고속 신호 송신 인터페이스로서 USB 2.0, USB 3.0 및 고선명 멀티미디어 인터페이스(high-definition multimedia interface;HDMI)가 광범위하게 보급되고 있으며, 이들 인터페이스는 현재 개인용 컴퓨터 및 디지털 고화질 텔레비전과 같은 많은 디지털 디바이스에서 사용되고 있다.

이들 고속 인터페이스는 오랫동안 일반적으로 이용되었던 단일-종단 (single-end) 송신 시스템과 달리 한 쌍의 신호 라인들을 사용하여 차동 신호(차동 모드 신호)를 송신하는 차동 신호 시스템을 채용한다. 하지만, 디지털화 및 고속화되는 전자기기들은 외부로부터의 자극에 민감하여 고주파 노이즈에 의한 신호 왜곡이 종종 발생하고 있다.

이러한 이상 전압과 노이즈의 원인으로는 회로 내에서 발생하는 스위칭 전압, 전원 전압에 포함된 전원 노이즈, 불필요한 전자기 신호 또는 전자기 잡음 등이 있으며, 이러한 이상 전압과 고주파 노이즈가 회로로 유입되는 것을 방지하기 위한 수단으로서 공통모드필터(Common Mode Filter: CMF)를 사용하고 있다.

종래의 공통모드필터의 경우 크게 적층형과 박막형으로 나눌 수 있다.

적층형 공통모드필터의 경우 코일층을 세라믹 시트 위에 형성하고, 이를 적층, 압착 및 소성하여 코일층 사이의 밀착력을 확보할 수 있다. 하지만 적층형 공통모드필터는 코일을 형성하는 공정이 도전성 페이스트를 이용하기 때문에 코일 패턴의 정밀성이 떨어지고, 저항이 높은 단점이 있다.

박막형 공통모드필터의 경우에는 고분자 수지의 경화 후에 각 층을 코팅(coating) 등에 의한 방법을 이용하여 각 층을 형성하기 때문에 층간 밀착력이 낮다. 이러한 박막 밀착력을 높이기 위하여 실레인 코팅(silane coating)을 통하여 본딩 결합을 강화하는 방법을 사용하고 있으나 적층형에 비하여 밀착력 등이 낮아 높은 밀착력을 형성할 수 있는 방안이 요구된다.

또한, 박막형 공통모드필터에 있어서, 페라이트(ferrite) 기판에 접합하여 공통모드필터를 형성하는 경우에는 두께가 얇아짐에 따라 공통모드필터의 제조 공정에서 핸들링(handling) 문제가 발생되어 박형화 시에 크랙(Crack)이 발생하는 등의 불량 등에 의한 수율 감소가 문제되고 있다.

따라서 낮은 단가와 높은 전기적 특성을 만족할 수 있는 공통모드필터와 그 제조방법이 필요한 실정이다.

한국 공개특허공보 제2013-0047572호

본 발명은 코일층 사이의 접합력을 향상시킬 수 있는 공통모드필터를 제공 할 수 있다.

또한, 본 발명은 낮은 단가와 높은 전기적 특성을 만족할 수 있는 공통모드필터 및 그 제조 방법을 제공할 수 있다.

또한, 본 발명은 정전기로부터 보호될 수 있는 공통모드필터를 제공하는 것에 또 다른 목적이 있다.

본 발명의 일 실시예에 따른 공통모드필터는 일면에 코일이 형성되며, 필러를 포함하는 복수의 절연층이 적층된 코일부; 상기 코일부의 하부에 배치되는 제1 커버부; 및 상기 코일부의 상부에 배치되는 제2 커버부;를 포함하고, 상기 절연층의 적어도 일면에는 상기 절연층 사이의 밀착력을 향상시키는 표면개질층을 더 포함한다.

본 발명의 다른 실시예에 따른 공통모드필터는 일면에 코일이 형성되며, 필러를 포함하는 복수의 절연층이 적층된 코일부; 상기 코일부의 하부에 배치되는 제1 커버부; 및 상기 코일부의 상부에 배치되는 제2 커버부;를 포함하고, 상기 제1 및 제2 커버부는 자성체 입자를 포함하는 자성체 수지 복합재를 포함한다.

본 발명의 일 실시예에 따른 공통모드필터는 코일층의 사이에 표면개질층을 형성하여 각 코일층 사이의 접합력을 향상시킬 수 있다.

또한, 본 발명은 하부 자성층으로 종래의 페라이트 기판 대신 페라이트 수지층을 이용함으로써 공통모드필터의 두께를 얇게하는 경우에도 용이하게 핸들링(handling)할 수 있으며, 이에 따라 크랙(Crack)이 발생하는 등의 불량을 방지하여 수율을 증가시킬 수 있다.

본 발명의 또 다른 목적인 정전기로부터 공통모드필터의 보호는 ESD 보호층을 더 포함하는 공통모드필터가 제공됨에 의해서 달성될 수 있다.

도 1은 본 발명의 제1 실시예에 따른 공통모드필터의 개략 단면도.
도 2는 본 발명의 제1 실시예에 따른 공통모드필터의 단면 사진.
도 3은 절연층 사이에 표면개질층이 배치된 개략적인 단면도.
도 4 내지 8은 본 발명의 다양한 실시예에 따른 공통모드필터의 개략 단면도.
도 9 내지 13은 본 발명의 다른 실시예에 따른 공통모드필터의 개략 단면도.
도 14 내지 24는 본 발명의 공통모드필터의 제조방법의 각 단계의 개략 단면도.
도 25 내지 30은 본 발명의 공통모드필터의 제조방법의 각 단계의 개략 단면도.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 기술 등은 첨부되는 도면들과 함께 상세하게 후술되어 있는 실시예를 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있다. 본 실시예는 본 발명의 개시가 완전하도록 함과 더불어, 본 발명이 속하는기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공될 수 있다.

본 명세서에서 사용된 용어들은 실시예를 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 다수형도 포함한다. 명세서에서 사용되는 '포함한다(comprise)' 및/또는 '포함하는(comprising)'은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.

도 1은 본 발명의 제1 실시예에 따른 공통모드필터(101)의 개략 단면도를 도시한 것이고, 도 2는 V-SEM(Vertical-Scanning Electron Microscope)으로 촬연된 본 발명의 제1 실시예에 따른 공통모드필터의 단면 사진이다.

도 1 및 2를 참조하면 본 발명의 제1 실시예에 따른 공통모드필터(101)는 제1 커버부(110), 제2 커버부(130`) 및 코일부(120)를 포함하여 구성된다.

제1 커버부(110)는 자성 세라믹 재료를 포함하여 형성될 수 있으며, 예를 들어 페라이트 기판을 포함할 수 있다. 페라이트 기판을 포함하는 경우에는 투자율이 300 이상인 페라이트 기판을 포함할 수 있다.

제1 커버부(110)의 상부에는 코일부(120)가 배치된다.

코일부(120)는 복수의 절연층(121), 코일(122-125) 및 표면개질층(150)을 포함하여 구성된다.

코일(122-125)은 나선형의 형태로 배치되며, 도전성 물질을 이용하여 형성될 수 있다. 예를 들어, 코일(122-125)은 절연층(121) 상에 스크린 프린팅 또는 리소그래피 공정을 이용하여 형성될 수 있다.

제1 내지 제4 코일(122-125)의 일 단부는 코일부(120)의 측면으로 노출되어 후술하는 외부 전극(140)과 전기적으로 연결된다.

제1 및 제3 코일(122, 124)는 절연층(121)의 도전성 비아(미도시)에 의해 서로 전기적으로 연결될 수 있으며, 제2 및 제4 코일(123, 125)도 절연층(121)의 도전성 비아(미도시)에 의해 서로 전기적으로 연결될 수 있다.

도전성 비아는 절연층(121)에 비아홀을 레이저 펀칭 또는 기계적 펀칭 방법으로 형성하고, 비아홀에 전도성 물질을 충전하여 형성될 수 있다.

절연층(121)은 ABF(Ajinomoto build-up films)의 빌드업 필름 또는 또는 폴리이미드, 에폭시, BCB(Benzocyclobutene) 등을 사용하여 적층하는 형태로 구성될 수 있다. 이러한 빌드업 필름은 필름의 물리적 특성을 강화하거나 자성 성질을 강화하기 위해서 필러를 포함한다.

상술한 바와 같이 코일부(120)를 형성하기 위해서, 복수의 절연층(121)에 각각 코일(122-125)을 형성한 뒤 적층 및 압착하는 과정을 수행하게 되는데, 절연층(121)에 포함되어 있는 필러는 각 절연층(121)이 접합되는 과정에서는 각 절연층(121) 사이의 접합력을 떨어트리는 원인이 된다.

도 3은 인접하는 절연층(121)의 일부분을 확대한 단면도이다.

도 1 내지 도 3을 참조하면, 절연층(121)의 사이에는 표면개질층(150)이 배치된다.

절연층(121)은 수지(121a)와 필러(121b)로 구성된다. 절연층(121)에 포함되어 있는 필러(121b)는 각 절연층(121)이 접합되는 과정에서는 각 절연층(121) 사이의 접합력을 감소시키는데, 표면개질층(150)은 필러의 함유량이 절연층(121)에 비해 적거나, 필러가 함유되지 않기 때문에 절연층(121)의 사이에 배치되어, 인접하는 절연층(121) 사이의 접합력을 향상시키는 역할을 수행하게 된다.

즉, 표면개질층(150)은 코일부(120)에서 필러의 함유량이 다른 부분보다 적거나, 필러가 함유되지 않은 영역을 의미한다.

표면개질층(150)은 후술하는 것과 같이 각 절연층(121)을 적층하기 전에 화학적 표면처리(예를 들어 디스미어(desmear) 공정)를 하여 절연층(121)의 표면에 노출된 필러(121b)를 제거하여 형성될 수 있다.

이와 같이 필러(121b)가 제거되면 표면개질층(150)은 필러가 없거나, 적어도 절연층(121)에 비해 필러의 함량이 적게 된다.

또한, 표면개질층(150)에서 필러가 제거된 부분은 홈과 같이 파인 형상을 가지게 된다. 이와 같이 필러가 제거된 부분은 앵커(151)로서 역할을 할 수 있다.

따라서 절연층(121)을 적층 및 압착하는 과정에서 앵커(151)에 절연층(121)을 구성하는 물질이 일부 수용되어 절연층(121) 사이의 밀착력이 더 향상될 수 있다.

표면개질층(150)의 두께는 밀착력 향상의 실질적인 효과를 위해서 1㎛ 이상의 두께로 형성될 수 있으며, 좀 더 바람직하게는 1.5㎛ 내지 3.0㎛의 두께로 형성될 수 있다. 표면개질층(150)의 두께가 3.0 ㎛를 초과하는 경우에는 코일부(120)에 필러의 함량이 적거나, 없는 영역이 증가하여 공통모드필터의 성능이 감소할 수 있으며, 두께가 1.5 ㎛를 미만인 경우에는 표면개질층(150) 사이의 접착력 향상 효과가 적다.

코일부(120)의 상부에는 제2 커버부(130`)가 배치된다. 제2 커버부(130`)는 자성 재료를 포함하여 형성될 수 있으며, 예를 들어 자성체 수지 복합재를 포함할 수 있다. 자성체 수지 복합재란 고분자 수지에 자성체 입자를 분산시켜 제조한 복합재를 의미하며, 자성 재료로는 페라이트, 순철 등의 자성 재료가 이용될 수 있다.

제2 커버부(130`)가 자성체 수지 복합재를 포함하는 경우, 제2 커버부의 투자율은 자성체 수지 복합제에 포함되는 자성 재료의 함량에 따라 조절될 수 있다.

이하, 도 4 내지 8을 참조하여 공통모드필터의 다양한 실시예에 대해서 설명하도록 한다. 각 실시예에 설명에 있어서 공통되는 구성이나 내용에 대한 설명은 생략하도록 한다.

도 4는 본 발명의 제2 실시예에 따른 공통모드필터(102)의 개략 단면도를 도시한 것이다.

도 4를 참조하면, 제2 실시예에 따른 공통모드필터(102)는 도 제1 커버부(110`), 제2 커버부(130`) 및 코일부(120)를 포함하여 구성된다.

제1 커버부(110`)는 제1 실시예와 달리 페라이트 기판이 아닌 자성체 수지 복합재를 포함하여 형성될 수 있다. 제1 커버부(110`)로 이용되는 페라이트 기판의 경우에는 세라믹 소결체이기 때문에 제조 또는 사용 과정에서 페라이트 기판에 크랙이 발생할 있다. 하지만 자성체 수지 복합재를 이용하여 제1 커버부(110`)를 형성하면 제1 커버부(110`)에 유연성이 부여되어 크랙이 발생하는 것을 감소시킬 수 있다.

	Ref. (페라이트 기판 μ= 300, 자성체 수지 복합재 μ=12)	자성체 수지 복합재 (μ=12)	자성체 수지 복합재 (μ=20)	자성체 수지 복합재 (μ=30)	자성체 수지 복합재 (μ=40)
CM Impedance @ 100 MHz	86.6 Ω	80.5 Ω	86.1 Ω	89.5 Ω	91.3 Ω
CM Attenuation	-35.7 dB @ 0.76 GHz	-34.4 dB @ 0.83 GHz	-36.3 dB @ 0.81 GHz	-37.6 dB @ 0.80 GHz	-38.5 dB @ 0.78 GHz

다만, 자성체 수지 복합재는 투자율이 300 수준인 페라이트 기판에 비해 투자율이 낮다는 문제가 있으며, 이에 따라 임피던스(Impedence)와 감쇠(Attenuation) 측면에서 손실이 있다.

하지만 표 1에서 볼 수 있듯이, 자성체 수지 복합재의 투자율을 20 이상으로 확보하는 경우에는 제1 커버부(110`)를 페라이트 기판으로 형성한 것과 비슷한 수준의 임피던스와 감쇠 특성을 확보할 수 있다.

자성체 수지 복합재는 고분자 수지에 자성체 입자를 분산시켜서 형성하게 되는데, 자성체 입자의 비율을 증가시켜 투자율을 높일 수 있다. 또는 코일에 이용되는 도체의 디자인 변경을 통해 페라이트 기판을 제1 커버부로 사용하는 경우와 유사한 특성을 가지도록 할 수 있다.

자성체 입자는 페라이트, 순철 등의 자성 재료를 이용하여 형성될 수 있다.

제1 커버부(110`)의 상부에는 코일부(120)가 배치된다.

도 5는 본 발명의 제3 실시예에 따른 공통모드필터(103)의 개략 단면도이다.

제3 실시예에 따른 공통모드필터(103)는 제1 커버부(110)의 하부에 ESD(Electorostatic Discharge) 방지부(160)를 더 포함할 수 있다.

ESD 방지부(160)는 페라이트 기판으로 된 제1 커버부(110)의 하부에 써미스터(Thermistor)를 배치하여, 본 실시예의 공통모드필터(103)가 ESD 보호소자의 역할까지 수행할 수 있도록 할 수 있다.

ESD 방지부(160)는 두 개의 ESD 전극(미도시)이 서로 이격 되도록 형성하되, 이격된 ESD 전극 사이의 공간에 ESD 재료를 충진하는 방법으로 형성할 수 있다. ESD 재료로는 Cu, Ag등의 도전성 금속이 Al₂O₃, TiO₂, ZnO 등의 절연성 무기재료 또는 절연성 유기재료에 분산된 것 등을 사용할 수 있는데, 평소에는 부도체로 동작하다가 정전기와 같은 과전압이 인가되는 되면 도전성 금속들을 통해 통전이 이루어지는 재료를 사용하게 된다.

본 실시예의 공통모드필터(103)는 ESD 방지부(160) 내의 ESD 전극과 전기적으로 연결되는 외부전극(미도시)을 추가로 구비할 수 있다.

제1 커버부(110)의 상부에는 코일부(120)가 배치된다.

도 6은 본 발명의 제4 실시예에 따른 공통모드필터(104)의 개략 단면도이다.

도 6은 ESD 방지부(160)를 가지는 것과 동시에 제1 커버부(110`)가 자성체 수지 복합재로 형성되는 공통모드필터(104)에 관한 발명이다.

제1 커버부(110`)는 제3 실시예와 달리 페라이트 기판이 아닌 자성체 수지 복합재를 포함하여 형성될 수 있다. 제1 커버부(110`)로 이용되는 페라이트 기판의 경우에는 세라믹 소결체이기 때문에 제조 또는 사용 과정에서 페라이트 기판에 크랙이 발생할 있다. 하지만 자성체 수지 복합재를 이용하여 제1 커버부(110`)를 형성하면 제1 커버부(110`)에 유연성이 부여되어 크랙이 발생하는 것을 감소시킬 수 있다.

또한, 제1 커버부(110`)의 하부에는 ESD(Electorostatic Discharge) 방지부(160)를 더 포함할 수 있다.

제1 커버부(110`)의 상부에는 코일부(120)가 배치된다.

도 7은 본 발명의 제5 실시예에 따른 공통모드필터(105)의 개략 단면도이다.

도 7을 참조하면, 제5 실시예에 따른 공통모드필터(105)는 제1 커버부(110), 제2 커버부(130`) 및 코일부(120)를 포함하여 구성된다.

본 발명의 제5 실시예에 따른 공통모드필터(105)는 코일부(120)의 내부에 배치된 코일(122-125)이 높이 방향으로 길게 형성된 연결 비아(126)를 통해 연결 전극(141)에 전기적으로 연결된다. 연결 전극(141)의 표면에는 외부 전극(140)이 형성될 수 있다.

본 발명의 제5 실시예에 따른 공통모드필터(105)는 코일(122-125)이 연결 비아(126)를 통해 상면에 배치되는 외부 전극(140)과 연결되므로, 공통모드필터(105)의 측면에 별도의 외부 전극이 형성되지 않는다.

또한, 본 발명의 제5 실시예에 따른 공통모드필터(105)는 코일부(120)의 중심에 코어(127)를 더 포함할 수 있다. 코어(127)는 공통모드필터(105)의 성능을 향상시킬 수 있다.

도 8은 본 발명의 제6 실시예에 따른 공통모드필터(106)의 개략 단면도이다.

도 8을 참조하면, 제6 실시예에 따른 공통모드필터(106)는 제1 커버부(110`), 제2 커버부(130`) 및 코일부(120)를 포함하여 구성된다.

제1 커버부(110`)는 제5 실시예와 달리 페라이트 기판이 아닌 자성체 수지 복합재를 포함하여 형성될 수 있다. 제1 커버부(110`)로 이용되는 페라이트 기판의 경우에는 세라믹 소결체이기 때문에 제조 또는 사용 과정에서 페라이트 기판에 크랙이 발생할 있다. 하지만 자성체 수지 복합재를 이용하여 제1 커버부(110`)를 형성하면 제1 커버부(110`)에 유연성이 부여되어 크랙이 발생하는 것을 감소시킬 수 있다.

본 발명의 제6 실시예에 따른 공통모드필터(106)는 코일부(120)의 내부에 배치된 코일(122-125)이 높이 방향으로 길게 형성된 연결 비아(126)를 통해 전극 패드(141)에 전기적으로 연결된다. 전극 패드(141)의 표면에는 외부 전극(140)이 형성될 수 있다.

본 발명의 제6 실시예에 따른 공통모드필터(106)는 코일(122-125)이 연결 비아(126)를 통해 상면에 배치되는 외부 전극(140)과 연결되므로, 공통모드필터(105)의 측면에 별도의 외부 전극이 형성되지 않는다.

또한, 본 발명의 제6 실시예에 따른 공통모드필터(107)는 코일부(120)의 중심에 코어(127)를 더 포함할 수 있다. 코어(127)는 공통모드필터(107)의 성능을 향상시킬 수 있다.

도 9를 본 발명의 제7 실시예에 따른 공통모드필터(107)의 개략 단면도이다.

도 9를 참조하면, 제7 실시예에 따른 공통모드필터(107)는 제1 커버부(110`) 및 코일부(120)를 포함하여 구성되며, 코일부(120) 상부에는 ESD 방지층(160)과 그라운드 전극(142)을 더 포함할 수 있다.

본 발명의 제7 실시예에 따른 공통모드필터(107)는 코일부(120)의 내부에 배치된 코일(122-125)이 높이 방향으로 길게 형성된 연결 비아(126)를 통해 전극 패드(141)에 전기적으로 연결된다. 전극 패드(141)의 표면에는 외부 전극(140)이 형성될 수 있다.

또한, 본 발명의 제7 실시예에 따른 공통모드필터(107)는 코일부(120)의 중심에 코어(127)를 더 포함할 수 있다. 코어(127)는 공통모드필터(107)의 성능을 향상시킬 수 있다.

코일부(120)의 상부, 즉 제2 커버부(130`)의 내측에는 그라운드 전극(142) 및 연결 전극(141)이 형성된다. 연결 전극(141)과 그라운드 전극(142) 사이에 배치되는 ESD 방지층(160)이 배치된다. ESD 방지층은 도전성 입자를 고분자 수지에 분산시켜 평소에는 절연성을 가지나, 정전기와 같은 고전압이 인가되면 전기가 흐를 수 있어서 그라운드 전극(142)으로 고전압을 방출하여 공통모드필터를 보호할 수 있다.

연결 전극(141)은 공통모드필터(107)의 일 측면으로 노출되어 외부 전극(140)과 전기적으로 연결될 수 있다. 즉, 연결 전극(141)은 코일부(120)의 내측에 배치된 코일(122-125)과 외부 전극(140)을 전기적으로 연결하는 역할을 수행할 수 있다.

또한, 공통모드필터(107)의 다른 측면에는 그라운드 전극(142)과 전기적으로 연결되는 외부 전극(미도시)이 배치될 수 있다.

도 10 내지 13은 본 발명의 다른 실시예에 따른 공통모드필터의 개략 단면도이다.

도 10 내지 13을 참조하여, 본 발명의 다른 실시예에 따른 공통모드필터에 대해 설명하도록 한다.

도 10은 본 발명의 제8 실시예에 따른 공통모드필터(201)의 개략 단면도이다.

도 10을 참조하면 본 발명의 제8 실시예에 따른 공통모드필터(201)는 제1 커버부(210`), 제2 커버부(230`) 및 코일부(220)를 포함하여 구성된다.

제1 커버부(210`) 및 제2 커버부(210`)는 자성체 수지 복합재를 포함하여 형성될 수 있다. 커버부로 페라이트 기판을 이용하는 경우에는 세라믹 소결체이기 때문에 제조 또는 사용 과정에서 페라이트 기판에 크랙이 발생할 있다. 하지만 자성체 수지 복합재를 이용하여 제1 및 제2 커버부(210`, 230`)를 형성하면 제1 및 제2 커버부(210`, 230`)에 유연성이 부여되어 크랙이 발생하는 것을 감소시킬 수 있다.

제1 커버부(210)의 상부에는 코일부(20)가 배치된다.

코일부(220)는 복수의 절연층(221) 및 코일(222-225)을 포함하여 구성된다.

코일(222-225)은 나선형의 형태로 배치되며, 도전성 물질을 이용하여 형성될 수 있다. 예를 들어, 코일(222-225)은 절연층(221) 상에 스크린 프린팅 또는 리소그래피 공정을 이용하여 형성될 수 있다.

제1 내지 제4 코일(222-225)의 일 단부는 코일부(220)의 측면으로 노출되어 후술하는 외부 전극(240)과 전기적으로 연결된다.

제1 및 제3 코일(222, 224)는 절연층(221)의 도전성 비아(미도시)에 의해 서로 전기적으로 연결될 수 있으며, 제2 및 제4 코일(223, 225)도 절연층(221)의 도전성 비아(미도시)에 의해 서로 전기적으로 연결될 수 있다.

도전성 비아는 절연층(221)에 비아홀을 레이저 펀칭 또는 기계적 펀칭 방법으로 형성하고, 비아홀에 전도성 물질을 충전하여 형성될 수 있다.

절연층(221)은 ABF(Ajinomoto build-up films)의 빌드업 필름 또는 또는 폴리이미드, 에폭시, BCB(Benzocyclobutene) 등을 사용하여 적층하는 형태로 구성될 수 있다. 이러한 빌드업 필름은 필름의 물리적 특성을 강화하거나 자성 성질을 강화하기 위해서 필러를 포함한다.

도 11은 본 발명의 제9 실시예에 따른 공통모드필터(202)의 개략 단면도이다.

도 11을 참조하면 본 발명의 제9 실시예에 따른 공통모드필터(202)는 제1 커버부(210`), 제2 커버부(230`) 및 코일부(220)를 포함하여 구성된다.

제9 실시예에 따른 공통모드필터(202)는 제8 실시예에 따른 공통모드필터(201)와 비교하여 제1 커버부(210)의 하부에 ESD(Electorostatic Discharge) 방지부(260)를 더 포함할 수 있다.

ESD 방지부(260)는 페라이트 기판으로 된 제1 커버부(210)의 하부에 써미스터(Thermistor)를 배치하여, 본 실시예의 공통모드필터(203)가 ESD 보호소자의 역할까지 수행할 수 있도록 할 수 있다.

ESD 방지부(260)는 두 개의 ESD 전극(미도시)이 서로 이격 되도록 형성하되, 이격된 ESD 전극 사이의 공간에 ESD 재료를 충진하는 방법으로 형성할 수 있다. ESD 재료로는 Cu, Ag등의 도전성 금속이 Al₂O₃, TiO₂, ZnO 등의 절연성 무기재료 또는 절연성 유기재료에 분산된 것 등을 사용할 수 있는데, 평소에는 부도체로 동작하다가 정전기와 같은 과전압이 인가되는 되면 도전성 금속들을 통해 통전이 이루어지는 재료를 사용하게 된다.

본 실시예의 공통모드필터(203)는 ESD 방지부(160) 내의 ESD 전극과 전기적으로 연결되는 외부전극(미도시)을 추가로 구비할 수 있다.

도 12는 본 발명의 제10 실시예에 따른 공통모드필터(203)의 개략 단면도이다.

도 12을 참조하면 본 발명의 제9 실시예에 따른 공통모드필터(203)는 제1 커버부(210`), 제2 커버부(230`) 및 코일부(220)를 포함하여 구성된다.

본 발명의 제10 실시예에 따른 공통모드필터(203)는 코일부(220)의 내부에 배치된 코일(222-225)이 높이 방향으로 길게 형성된 연결 비아(226)를 통해 연결 전극(241)에 전기적으로 연결된다. 연결 전극(241)의 표면에는 외부 전극(240)이 형성될 수 있다.

본 발명의 제10 실시예에 따른 공통모드필터(203)는 코일(222-125)이 연결 비아(226)를 통해 상면에 배치되는 외부 전극(240)과 연결되므로, 공통모드필터(203)의 측면에 별도의 외부 전극이 형성되지 않는다.

또한, 본 발명의 제10 실시예에 따른 공통모드필터(203)는 코일부(220)의 중심에 코어(227)를 더 포함할 수 있다. 코어(227)는 공통모드필터(203)의 성능을 향상시킬 수 있다.

도 13은 본 발명의 제11 실시예에 따른 공통모드필터(204)의 개략 단면도이다.

도 13을 참조하면 본 발명의 제11 실시예에 따른 공통모드필터(204)는 제1 커버부(210`), 제2 커버부(230`) 및 코일부(220)를 포함하여 구성된다.

제11 실시예에 따른 공통모드필터(203)는 제10 실시예에 따른 공통모드필터(203)와 비교하여 코일부(220) 상부에 ESD 방지층(260`)과 그라운드 전극(242)을 더 포함할 수 있다.

코일부(220)의 상부, 즉 제2 커버부(230`)의 내측에는 그라운드 전극(242) 및 연결 전극(241)이 형성된다. 연결 전극(241)과 그라운드 전극(242) 사이에 배치되는 ESD 방지층(260)이 배치된다. ESD 방지층은 도전성 입자를 고분자 수지에 분산시켜 평소에는 절연성을 가지나, 정전기와 같은 고전압이 인가되면 전기가 흐를 수 있어서 그라운드 전극(242)으로 고전압을 방출하여 공통모드필터를 보호할 수 있다.

연결 전극(241)은 공통모드필터(204)의 일 측면으로 노출되어 외부 전극(240)과 전기적으로 연결될 수 있다. 즉, 연결 전극(241)은 코일부(220)의 내측에 배치된 코일(222-225)과 외부 전극(240)을 전기적으로 연결하는 역할을 수행할 수 있다.

또한, 공통모드필터(204)의 다른 측면에는 그라운드 전극(242)과 전기적으로 연결되는 외부 전극(미도시)이 배치될 수 있다.

도 14 내지 24는 본 발명의 공통모드필터의 제조방법의 각 단계의 개략 단면도이다.

도 14 내지 24를 참조하여, 본 발명의 공통모드필터의 제조방법을 설명하도록 한다.

먼저, 디테치 코어(10)를 마련하는 단계(도 14)를 수행하여야 한다.

디테치 코어(10)는 코어부 및 커버부를 형성할 때까지 중심부에 위치하게 된다.

그 후, 디테치 코어(10)의 양면에 접착 금속층(11)이 형성하고, 접착 금속층(11)의 일면에 코일(125)을 형성(도 15)한다. 절연층(121)을 코일(125) 위에 형성하고, 다시 절연층(121) 위에 새로운 코일(125)을 형성하는 과정을 반복하여 코일부(120)를 형성(도 15)한다.

접착 금속층(11)은 코일과 같은 종류의 금속을 이용하여 형성될 수 있으며, 예를 들어 구리(Cu)로 형성될 수 있다.

따라서, 도 16에서 보는 바와 같이 각 절연층(121)의 사이에는 표면개질층(150)이 형성할 수 있다.

표면개질층(150)을 형성하는 방법은 도 17 내지 19를 참조하여 설명하도록 한다.

도 17에서 보는 바와 같이 절연층(121)은 필러(121b)를 고분자 수지(121a)에 분산시켜서 형성할 수 있다.

그 후, 도 18과 같이 절연층(121)의 일면을 화학적 표면처리(예를 들어 디스미어(desmear) 공정)를 하여 절연층(121)의 표면에 노출된 필러(121b)를 제거하여 형성될 수 있다.

표면에 노출된 필러(121b)를 제거한 뒤, 새로운 절연층(121)을 적층 및 압착(도 19)하면 절연층(121) 사이에 표면개질층(150)이 형성된다.

또한 표면처리 과정에서 필러가 제거되어 표면개질층(150)의 평균조도(Ra)가 향상된다.

이와 같이 코일부(120)를 형성한 뒤, 코일부(120)의 일 면에 제1 커버부(110`)를 형성(도 20)한다.

제1 커버부(110`)는 자성체 입자를 고분자 수지에 분산시켜 형성한 자성체 수지 복합재로 형성될 수 있다.

그 후, 도 21과 같이 디테치 코어(10)의 양면에 부착된 접착 금속층(11)을 분리한다.

분리된 코일부(120) 및 제1 커버부(110`)의 일면에는 접착 금속층(11)이 노출되게 된다.

노출된 접착 금속층(11)은 에칭을 통해 제거(도 22)한다.

접착 금속층(11) 제거하고, 그 위에 제2 커버부(130`)를 형성(도 23)한다.

제2 커버부(130`)는 자성체 입자를 고분자 수지에 분산시켜 형성한 자성체 수지 복합재로 형성될 수 있다.

필요에 따라, 코일부(120)의 측면을 연마하여 코일(122-125)의 일 단부를 노출시키고, 측면에 외부 전극(140)을 형성(도 24)시켜 공통모드필터를 완성할 수 있다.

도 25 내지 도 30은 다른 실시예에 따른 공통모드필터의 제조 방법의 각 단계의 개략 단면도이다. 도 25 내지 도 30를 참조하여, 본 발명의 다른 실시예에 따른 공통모드필터의 제조방법을 설명하도록 한다.

먼저, 도 14와 같이, 디테치 코어(10)를 마련하는 단계를 수행하여야 한다.

그 후, 디테치 코어(10)의 양면에 접착 금속층(11)이 형성하고, 접착 금속층(11)의 일면에 코일(125)을 형성(도 25)한다. 절연층(121)을 코일(125) 위에 형성하고, 다시 절연층(121) 위에 새로운 코일(125)을 형성하는 과정을 반복하여 코일부(120)를 형성(도 25)한다.

이 때, 코일(125)과 함께 연결 비아(126)와 코어(127)도 함께 형성될 수 있다.

도시하지는 않았지만, 절연층(121)을 형성하는 공정은 표면개질층을 형성하는 공정을 포함하여 형성될 수 있다.

이와 같이 코일부(120)를 형성한 뒤, 코일부(120)의 일 면에 제1 커버부(110`)를 형성(도 26)한다.

그 후, 도 27과 같이 디테치 코어(10)의 양면에 부착된 접착 금속층(11)을 분리한다.

노출된 접착 금속층(11)은 에칭을 통해 제거한고, 연결 비아(126)과 전기적으로 연결되거 코일부(120)의 상면에 연결 패드(141)을 형성(도 28)한다.

그 후, 코일부(120)의 상면에 제2 커버부(130`)를 형성(도 29)한다.

마지막으로 연결 단자(141)의 표면에 외부 전극(140)을 형성한다.

본 실시예의 공통모드필터는 ESD 보호기능과 공통모드필터의 기능을 함께 수행할 수 있어 전자제품의 소형화를 이룰 수 있고, 디테치 코어를 이용한 양면 적층 방식을 사용하여 공정 단순화 및 제조비용 절감의 효과도 있을 수 있다.

이상의 상세한 설명은 본 발명을 예시하는 것이다. 또한 전술한 내용은 본 발명의 바람직한 실시 형태를 나타내고 설명하는 것에 불과하며, 본 발명은 다양한 다른 조합, 변경 및 환경에서 사용할 수 있다. 즉, 본 명세서에 개시된 발명의 개념의 범위, 저술한 개시 내용과 균등한 범위 및/또는 당업계의 기술 또는 지식의 범위 내에서 변경 또는 수정이 가능하다.

전술한 실시예들은 본 발명을 실시하는데 있어 최선의 상태를 설명하기 위한 것이며, 본 발명과 같은 다른 발명을 이용하는데 당업계에 알려진 다른 상태로의 실시, 그리고 발명의 구체적인 적용 분야 및 용도에서 요구되는 다양한 변경도 가능하다. 따라서, 이상의 발명의 상세한 설명은 개시된 실시 상태로 본 발명을 제한하려는 의도가 아니다. 또한 첨부된 청구범위는 다른 실시 상태도 포함하는 것으로 해석되어야 한다.

110: 제1 커버부
120: 코일부
130: 제2 커버부
140: 외부 전극
150: 표면개질층

Claims

일면에 코일이 형성되며, 필러를 포함하는 복수의 절연층이 적층된 코일부;
상기 코일부의 하부에 배치되는 제1 커버부; 및
상기 코일부의 상부에 배치되는 제2 커버부;를 포함하고,
상기 절연층의 적어도 일면에는 상기 절연층 사이의 밀착력을 향상시키는 표면개질층을 더 포함하며,
상기 표면개질층의 일면에는 인접하는 층과의 접합과정에서 인접하는 층의 수지를 수용하여 밀착력을 향상시키는 복수의 앵커가 배치되는 공통모드필터.
제1항에 있어서,
상기 표면개질층은 상기 절연층에 비해 필러의 함유량이 낮거나, 필러가 함유되지 않는 공통모드필터.
삭제
제1항에 있어서,
상기 표면개질층의 두께는 1.5 ㎛ 내지 3.0 ㎛인 공통모드필터.
제1항에 있어서,
상기 제1 및 제2 커버부는 자성체 입자를 포함하는 자성체 수지 복합재인 공통모드필터.
제5항에 있어서,
상기 자성체 수지 복합재의 투자율은 20 이상인 공통모드필터.
제1항에 있어서,
상기 제1 커버부의 하부에 배치되는 ESD 방지부를 더 포함하며,
상기 ESD 방지부는 서로 이격되어 형성되는 제1 및 제2 ESD 전극과 상기 제1 및 제2 ESD 전극 사이에 배치되는 ESD 방지층을 포함하는 공통모드필터.
제1항에 있어서,
상기 제2 커버부는,
상기 코일부의 상부에 배치되는 그라운드 전극;
상기 코일부의 상부에 배치되며, 코일과 전기적으로 연결되는 복수의 연결 전극; 및
상기 연결 전극과 상기 그라운드 전극 사이에 배치되는 ESD 방지층;을 포함하는 공통모드필터.
일면에 코일이 형성되며, 필러를 포함하는 복수의 절연층이 적층된 코일부;
상기 코일부의 하부에 배치되는 제1 커버부; 및
상기 코일부의 상부에 배치되는 제2 커버부;를 포함하고,
상기 제1 및 제2 커버부는 자성체 입자를 포함하는 자성체 수지 복합재를 포함하며,
상기 절연층의 적어도 일면에는 상기 절연층 사이의 밀착력을 향상시키는 표면개질층을 더 포함하며,
상기 표면개질층의 일면에는 인접하는 층과의 접합과정에서 인접하는 층의 수지를 수용하여 밀착력을 향상시키는 복수의 앵커가 배치되는 공통모드필터.
제9항에 있어서,
상기 자성체 수지 복합재의 투자율은 20 이상인 공통모드필터.