[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR101747728B1 - 액정표시장치 - Google Patents

액정표시장치 Download PDF

Info

Publication number
KR101747728B1
KR101747728B1 KR1020100136638A KR20100136638A KR101747728B1 KR 101747728 B1 KR101747728 B1 KR 101747728B1 KR 1020100136638 A KR1020100136638 A KR 1020100136638A KR 20100136638 A KR20100136638 A KR 20100136638A KR 101747728 B1 KR101747728 B1 KR 101747728B1
Authority
KR
South Korea
Prior art keywords
gate
signal
gate signal
line
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020100136638A
Other languages
English (en)
Other versions
KR20120074716A (ko
Inventor
장용호
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020100136638A priority Critical patent/KR101747728B1/ko
Publication of KR20120074716A publication Critical patent/KR20120074716A/ko
Application granted granted Critical
Publication of KR101747728B1 publication Critical patent/KR101747728B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 킥백 전압을 줄여 화질을 향상시킬 수 있는 액정표시장치에 관한 것으로, 순차적으로 구동되는 다수의 게이트 라인들; 데이터 라인에 공통으로 접속되며, 두 개의 게이트 라인들로부터 순차적으로 게이트 신호들을 공급받는 다수의 화소들을 포함하며; n번째(n은 자연수) 화소는, n-m번째(m은 n보다 작은 자연수) 게이트 라인으로부터의 n-m번째 게이트 신호에 응답하여 상기 데이터 라인으로부터의 n-m번째 데이터 신호를 스위칭하는 제 1 스위칭소자; n번째 게이트 라인으로부터의 n번째 게이트 신호에 응답하여 상기 데이터 라인으로부터의 n번째 데이터 신호를 스위칭하는 제 2 스위칭소자; 및, 상기 제 1 스위칭소자로부터의 n-m번째 데이터 신호 및 상기 제 2 스위칭소자로부터의 n번째 데이터 신호를 차례로 공급받아 화상을 표시하는 액정셀을 포함함을 특징으로 한다.

Description

액정표시장치{LIQUID CRYSTAL DISPLAY DEVICE}
본 발명은 액정표시장치에 관한 것으로, 특히 킥백 전압에 따른 화소 전압의 변동량을 감소시켜 화질을 향상시킬 수 있는 액정표시장치에 대한 것이다.
액정표시장치의 화소에 충전된 화소 전압은 게이트 신호의 변화에 따라 변동한다. 즉, 이 게이트 신호가 하이전압에서 로우전압으로 떨어지게 되는 순간 이에 동기되어 이 화소 전압이 변동하게 된다. 이 화소 전압의 변동량을 킥백 전압이라 한다. 이 화소 전압이 정극성 데이터 신호에 의한 정극성 전압일 때는 이 킥백 전압에 의해 이 화소 전압이 감소하게 되고, 이 화소 전압이 부극성 데이터 신호에 의한 부극성 전압일 때는 이 킥백 전압에 의해 화소 전압이 증가한다. 이에 따라 데이터 신호의 극성에 따라 화소들간의 화질 편차가 증가하여 화질이 저하되는 문제점이 있었다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로, 킥백 전압의 크기를 줄여 화소 전압의 변동량을 감소시켜 화소간 화질 편차를 최소화시킴으로써 결국 화질을 향상시킬 수 있는 액정표시장치를 제공하는데 그 목적이 있다.
상술된 목적을 달성하기 위한 본 발명에 따른 액정표시장치는, 순차적으로 구동되는 다수의 게이트 라인들; 데이터 라인에 공통으로 접속되며, 두 개의 게이트 라인들로부터 순차적으로 게이트 신호들을 공급받는 다수의 화소들을 포함하며; n번째(n은 자연수) 화소는, n-m번째(m은 n보다 작은 자연수) 게이트 라인으로부터의 n-m번째 게이트 신호에 응답하여 상기 데이터 라인으로부터의 n-m번째 데이터 신호를 스위칭하는 제 1 스위칭소자; n번째 게이트 라인으로부터의 n번째 게이트 신호에 응답하여 상기 데이터 라인으로부터의 n번째 데이터 신호를 스위칭하는 제 2 스위칭소자; 및, 상기 제 1 스위칭소자로부터의 n-m번째 데이터 신호 및 상기 제 2 스위칭소자로부터의 n번째 데이터 신호를 차례로 공급받아 화상을 표시하는 액정셀을 포함함을 특징으로 한다.
상기 n-m번째 게이트 신호가 상기 n번째 게이트 신호보다 앞서 출력되며; 상기 n-m번째 게이트 신호의 펄스폭과 상기 n번째 게이트 신호의 펄스폭이 중첩된 것을 특징으로 한다.
상기 제 2 스위칭소자의 크기가 제 1 스위칭소자의 크기보다 작은 것을 특징으로 한다.
상기 제 2 스위칭소자의 채널폭이 상기 제 1 스위칭소자의 채널폭보다 작은 것을 특징으로 한다.
상기 m은 1 및 2 중 어느 하나인 특징으로 한다.
상기 제 1 스위칭소자의 게이트전극과 n-m번째 게이트 라인을 연결하는 연결라인을 더 포함하며; 상기 연결라인이 화소의 외부에 위치하는 것을 특징으로 한다.
상기 제 1 스위칭소자의 게이트전극과 n-m번째 게이트 라인을 연결하는 연결부라인을 더 포함하며;
상기 연결라인이 화소의 내부에 위치하는 것을 특징으로 한다.
또한 상술된 목적을 달성하기 위한 본 발명에 따른 액정표시장치는, 데이터 라인에 공통으로 접속됨과 아울러 다수의 게이트 라인들 각각에 개별적으로 접속된 다수의 화소들; 각 게이트 라인으로 예비충전용 게이트 신호와 본충전용 게이트 신호를 순차적으로 공급하는 게이트 드라이버를 포함하며; 예비충전용 게이트 신호와 본충전용 게이트 신호가 한 프레임 기간내에 하나의 게이트 라인으로 순차적으로 공급되며; n번째(n은 자연수) 게이트 라인에 공급되는 예비 충전용 게이트 신호와 n-m번째(m은 n보다 작은 자연수) 게이트 라인에 공급되는 본충전용 게이트 신호가 동일 기간에 출력되며; n번째 게이트 라인에 공급되는 본충전용 게이트 신호와 n+m번째 게이트 라인에 공급되는 예비충전용 게이트 신호가 동일 기간에 출력되며; 상기 본충전용 게이트 신호의 진폭이 상기 예비충전용 게이트 신호의 진폭보다 작은 것을 특징으로 한다.
n번째 게이트 라인에 접속된 n번째 화소가 예비충전용 게이트 신호에 의해 공급받는 데이터 신호의 극성과 본충전용 게이트 신호에 의해 공급받는 데이터 신호의 극성이 동일한 것을 특징으로 한다.
상기 m은 2인 것을 특징으로 한다.
본 발명에 따른 액정표시장치는 다음과 같은 효과를 갖는다.
첫째, 서로 다른 크기를 갖는 제 1 및 제 2 스위칭소자를 통해 순차적으로 게이트 신호를 화소에 공급함으로써 킥백 전압의 크기를 감소시킬 수 있다.
둘째, 서로 다른 진폭을 가지며 순차적으로 출력되는 예비충전용 게이트 신호와 본충전용 게이트 신호를 사용하여 화소를 구동함으로써 킥백 전압의 크기를 감소시킬 수 있다.
도 1은 본 발명의 제 1 실시예에 따른 액정표시장치를 나타낸 도면
도 2는 도 1의 어느 세 개의 게이트 라인들에 공급되는 게이트 신호들 및 어느 하나의 데이터 라인에 공급되는 데이터 신호를 나타낸 도면
도 3은 도 1에 도시된 몇 개의 화소들에 대한 구성을 나타낸 도면
도 4는 도 3의 n번째 화소에 구비된 액정셀의 상세 구성도
도 5는 n번째 화소에 공급된 n-1번째 게이트 신호 및 n번째 게이트 신호에 따른 화소 전압의 크기 변화를 나타낸 도면
도 6은 n번째 화소에 공급된 n-1번째 데이터 신호 및 n번째 데이터 신호에 따른 화소 전압의 크기 변화를 시뮬레이션을 통해 나타낸 도면
도 7은 도 1에 도시된 몇 개의 화소들에 대한 또 다른 구성을 나타낸 도면
도 8은 본 발명의 제 2 실시예에 따른 액정표시장치를 나타낸 도면
도 9는 도 8의 어느 세 개의 게이트 라인들에 공급되는 게이트 신호들 및 어느 하나의 데이터 라인에 공급되는 데이터 신호를 나타낸 도면
도 10은 도 8에 도시된 몇 개의 화소들에 대한 구성을 나타낸 도면
도 11은 도 10의 n번째 화소에 구비된 액정셀의 상세 구성도
도 12는 n번째 화소에 공급된 n번째 게이트 신호의 예비충전용 게이트 신호 및 본충전용 게이트 신호에 따른 화소 전압의 크기 변화를 나타낸 도면
도 1은 본 발명의 제 1 실시예에 따른 액정표시장치를 나타낸 도면이고, 도 2는 도 1의 어느 세 개의 게이트 라인들에 공급되는 게이트 신호들 및 어느 하나의 데이터 라인에 공급되는 데이터 신호를 나타낸 도면이다.
본 발명의 제 1 실시예예 따른 표시장치는, 도 1에 도시된 바와 같이, 표시패널(DSP), 데이터 드라이버(DD), 게이트 드라이버(GD) 및 타이밍 콘트롤러를 포함한다.
표시패널(DSP)은 화상을 표시하는 i*j개의 화소(PXL)들 및 이들 화소들에 접속된 i개(i는 자연수)의 게이트 라인들(GL1 내지 GLi) 및 j개(j는 자연수)의 데이터 라인들(DL1 내지 DLn)을 포함한다. 수평방향으로 배열된 j개의 화소들은 두 개의 게이트 라인들에 공통으로 접속되며, 수직방향으로 배열된 i개의 화소들은 하나의 데이터 라인에 공통으로 접속된다. i*j개의 화소(PXL)들은 적색 화상을 표시하기 위한 다수의 적색 화소들과, 녹색 화상을 표시하기 위한 다수의 녹색 화소들과, 그리고 청색 화상을 표시하기 위한 다수의 청색 화소들로 구분된다. 이러한 적색 화소들, 녹색 화소들 및 청색 화소들은 표시부에 매트릭스 형태로 배열된다.
한편, 첫 번째 수평라인들에 배열된 j개의 화소들은 첫 번째 게이트 라인과 더미 게이트 라인에 접속된다.
데이터 드라이버(DD)는 화상을 표시하기 위한 화상 데이터들을 j개의 데이터 라인들로 공급한다. 이 데이터 드라이버(DD)는 타이밍 콘트롤러(TC)로부터 공급된 적색, 녹색 및 청색 화상 데이터들을 아날로그 신호로 변환하여 j개의 데이터 라인들로 출력한다. 즉, 이 데이터 드라이버(DD)는 게이트 드라이버(GD)에 의해 구동된 한 수평라인의 화소들(j개의 화소들)에 해당하는 적색, 녹색 및 청색 화상 데이터들을 아날로그 신호로 변환하고, 이 변환된 한 수평라인분의 화상 데이터들을 한 수평기간(1H)동안 j개의 데이터 라인들(DL1 내지 DLj)로 동시에 공급한다. 각 화소는 자신이 접속된 데이터 라인으로부터의 화상 데이터에 의해 화상을 표시한다.
하나의 데이터 라인에 공급되는 데이터 신호(Vd(m))는, 도 2에 도시된 바와 같이, 매 수평기간마다 극성이 반전된다.
게이트 드라이버(GD)는 한 프레임 기간동안 i개의 게이트 라인들(GL1 내지 GLi)을 순차적으로 구동하여 각 게이트 라인이 구동되는 매 수평기간마다 j개의 화소들을 j개의 데이터 라인들(DL1 내지 DLj)에 접속시킨다. 이를 위해, 이 게이트 드라이버는 각 게이트 라인에 순차적으로 게이트 신호들을 공급한다. 도 2에는 어느 세 개의 게이트 라인들에 공급되는 게이트 신호들(Vg(n-1), Vg(n), Vg(n+1))을 도시한 것으로, 서로 인접한 게이트 신호들의 펄스폭이 일정 기간동안 중첩되어 있다. 예를 들어, 도 2에 도시된 바와 같이, n-1번째 게이트 라인에 공급되는 n-1번째 게이트 신호(Vg(n-1))의 펄스폭과 n번째 게이트 라인에 공급되는 n번째 게이트 신호(Vg(n))의 펄스폭이 소정 기간동안 중첩된다. 다른 실시예로서, 이 게이트 신호들은 중첩되지 않게 출력될 수도 있다.
타이밍 콘트롤러(TC)는 시스템으로부터 공급되는 적색, 녹색 및 청색 화상 데이터들을 재정렬하고, 이들을 타이밍에 맞추어 데이터 드라이버로 공급한다. 또한, 이 타이밍 콘트롤러(TC)는 시스템으로부터 공급되는 도트 클럭, 수평동기신호 및 수직동기신호들을 이용하여 게이트 제어신호, 데이터 제어신호, 연산 제어신호를 생성한다. 타이밍 콘트롤러(TC)는 이 게이트 제어신호를 이용하여 게이트 드라이버(GD)의 동작을 제어하고, 데이터 제어신호를 이용하여 데이터 드라이버(DD)의 동작을 제어한다.
여기서, 화소(PXL)의 구성을 좀 더 구체적으로 설명하면 다음과 같다.
도 3은 도 1에 도시된 몇 개의 화소들에 대한 구성을 나타낸 도면이다.
도 3에는 4개의 화소들이 도시되어 있는 바, 모든 화소는 동일한 구조를 가지므로 임의의 하나의 화소를 대표적으로 설명한다.
어느 하나의 n번째 화소(PXL(n))는, 도 3에 도시된 바와 같이, 제 1 스위칭소자(TFT1), 제 2 스위칭소자(TFT2) 및 액정셀(LC)을 포함한다.
n번째 화소(PXL(n))에 구비된 제 1 스위칭소자(TFT1)는 n-1번째 게이트 라인(GL(n-1))으로부터의 n-1번째 게이트 신호(Vg(n-1))에 응답하여 m번째 데이터 라인(DL(m))으로부터 n-1번째 데이터 신호를 스위칭한다. 이 제 1 스위칭소자(TFT1)의 게이트전극은 연결라인 통해 n-1번째 게이트 라인(GL(n-1))에 접속되는 바, 이 연결라인(CL)은 화소의 내부에 위치한다.
n번째 화소(PXL(n))에 구비된 제 2 스위칭소자(TFT2)는 n번째 게이트 라인(GL(n))으로부터의 n번째 게이트 신호(Vg(n))에 응답하여 m번째 데이터 라인(DL(m))으로부터 n번째 데이터 신호를 스위칭한다.
여기서, 제 2 스위칭소자(TFT2)의 크기가 제 1 스위칭소자(TFT1)의 크기보다 작다. 즉, 제 2 스위칭소자(TFT2)의 채널폭이 상기 제 1 스위칭소자(TFT1)의 채널폭보다 작다.
n번째 화소(PXL(n))에 구비된 액정셀(LC)은 제 1 스위칭소자(TFT1)로부터의 n-1번째 데이터 신호 및 상기 제 2 스위칭소자(TFT2)로부터의 n번째 데이터 신호를 차례로 공급받아 화상을 표시한다.
도 4는 도 3의 n번째 화소에 구비된 액정셀(LC)의 상세 구성도이다. 도 4에 도시된 바와 같이, 액정셀(LC)은 액정용량커패시터 및 보조용량커패시터를 포함한다. 이 액정용량커패시터와 보조용량커패시터의 각 일측단자에는 공통전압이 공급되며, 타측단자에는 데이터 신호가 공급된다.
도 2 및 도 4를 참조하여 n번째 화소의 동작을 설명하면 다음과 같다.
n-1번째 게이트 신호(Vg(n-1))가 n-1번째 게이트 라인(GL(n-1))에 공급되면, 제 1 스위칭소자(TFT1)가 턴-온된다. 그러면, 이 턴-온된 제 1 스위칭소자(TFT1)를 통해 n-1번째 데이터 신호가 액정셀(LC)에 공급된다. 이 n-1번째 데이터 신호는 n-1번째 화소에 공급될 데이터 신호로서, 이 n-1번째 데이터 신호에 의해 n번째 화소(PXL(n))의 액정셀(LC)이 충전되기 시작한다.
이후, n번째 게이트 신호(Vg(n))가 n번째 게이트 라인(GL(n))에 공급되면, 제 2 스위칭소자(TFT2)가 턴-온된다. 그러면, 이 턴-온된 제 2 스위칭소자(TFT2)를 통해 n번째 데이터 신호가 액정셀(LC)에 공급된다. 이 n번째 데이터 신호는 n번째 화소에 필요한 실제 데이터 신호이다. 이에 따라, 이 n번째 화소는 n번째 데이터 신호에 의해 자신의 화상을 표시한다.
도 5는 n번째 화소에 공급된 n-1번째 게이트 신호 및 n번째 게이트 신호에 따른 화소 전압의 크기 변화를 나타낸 도면이다.
도 5에 도시된 바와 같이, n-1번째 게이트 신호(Vg(n-1))가 로우전압으로 떨어질 때 킥백 현상에 의해 화소 전압(Vpx)이 감소하게 되나, 이때 n번째 게이트 신호(Vg(n))가 하이전압(Vgh)으로 유지되고 있으므로 화소 전압(Vpx)이 다시 증가하게 된다. 이후, n번째 게이트 신호(Vg(n))가 로우전압(Vgl)으로 떨어지게 되면 다시 킥백 현상에 의해 이 화소 전압(Vpx)이 다시 감소한다. 그러나, 이 n번째 게이트 신호를 공급하는 제 2 스위칭소자(TFT2)의 크기가 제 1 스위칭소자(TFT1)에 비하여 작기 때문에 이 n번째 게이트 신호에 의한 킥백 현상에 따른 화소 전압(Vpx)의 감소량은 작다. 즉, n-1번째 게이트 신호(Vg(n-1))에 의해 발생된 킥백 전압(dVp1; 이하, 제 1 킥백 전압)보다 n번째 게이트 신호(Vg(n))에 의해 발생된 킥백 전압(dVp2;이하, 제 2 킥백 전압)이 더 작으므로, 액정셀(LC)에 충전된 최종 화소 전압(Vpx)의 변동량은 종래에 비하여 더 작다.
Figure 112010086729007-pat00001
Figure 112010086729007-pat00002
위의 수학식1은 제 1 킥백 전압(dVp1)의 크기를 산출하는 수식을 나타낸 것이며, 위의 수학식2는 제 2 킥백 전압(dVp2)의 크기 산출하는 수식을 나타낸 것이다.
Cgs,A는 제 1 스위칭소자(TFT1)의 게이트-소스전극간 기생 커패시터의 용량을 의미하며, VGH는 게이트 신호의 하이전압을 의미하며, VGL은 게이트 신호의 로우전압을 의미하며, CLC는 액정용량커패시터의 용량을 의미하며, CST는 보조용량커패시터의 용량을 의미한다. 그리고, Ggs,B는 제 2 스위칭소자(TFT2)의 게이트-소스전극간 기생 커패시터의 용량을 의미한다.
수학식1 및 2에서 모든 변수들의 값이 같다고 할 때, 제 2 스위칭소자(TFT2)의 크기가 작기 때문에 수학식2에서의 VGH-VGL 값이 수학식1에서의 VGH-VGL 값보다 더 작게 된다. 따라서, 제 1 킥백 전압(dVp1)이 제 2 킥백 전압(dVp2)보다 작게 된다.
도 6은 n번째 화소에 공급된 n-1번째 데이터 신호 및 n번째 데이터 신호에 따른 화소 전압(Vpx)의 크기 변화를 시뮬레이션을 통해 나타낸 것으로, n-1번째 게이트 신호(Vg(n-1))에 의해 발생된 킥백 전압보다 n번째 게이트 신호(Vg(n))에 의해 발생된 킥백 전압이 더 작음을 알 수 있다.
여기서, 화소 전압(Vpx)은 화소에 공급된 데이터 신호를 의미하는 것으로, 즉 이 데이터 신호가 화소에 공급됨에 따라 이 데이터 신호에 대응되는 화소 전압(Vpx)이 화소에 충전된다.
도 7은 도 1에 도시된 몇 개의 화소들에 대한 또 다른 구성을 나타낸 도면으로서, 이 도 7에 도시된 바와 같이, 연결라인이 화소의 외부에 위치하고 있다. 나머지 구성요소들은 도 3에 도시된 구성요소들과 동일하다.
한편, 제 1 실시예에서의 n번째 화소에 구비된 제 1 스위칭소자(TFT1)의 게이트전극은 n-1번째 게이트 라인 대신 n-2번째 게이트 라인에 접속될 수도 있다. 특히 수평방향으로 배열된 인접한 두 개의 화소들이 하나의 데이터 라인에 공통으로 접속되며, 이 두 개의 화소들이 서로 다른 게이트 라인에 접속된 Z인버젼 구동 방식의 액정표시장치에 본 발명의 제 1 실시예에 따른 구조를 적용할 경우 이 n번째 화소에 구비된 제 1 스위칭소자(TFT1)의 게이트전극은 n-2번째 게이트 라인에 접속될 수 있다. 즉, 이러한 Z인버젼 구동 방식에서 n번째 화소는 n번째 게이트 라인 및 n-2번째 게이트 라인에 접속될 수 있다. 이때, 이 n번째 게이트 라인과 n-2번째 게이트 라인이 서로 동일한 색상을 표시하는 화소들에 접속되면 더욱 좋다. 다시 말하여, Z인버젼 구동 방식에서, n번째 게이트 라인에 접속된 화소들과 n-2번째 게이트 라인에 접속된 화소들이 모두 동일한 색상, 예를 들면 적색을 표시하는 적색 화소들이 될 수 있다.
도 8은 본 발명의 제 2 실시예에 따른 액정표시장치를 나타낸 도면이고, 도 9는 도 8의 어느 세 개의 게이트 라인들에 공급되는 게이트 신호들 및 어느 하나의 데이터 라인에 공급되는 데이터 신호를 나타낸 도면이다.
본 발명의 제 2 실시예에 따른 표시장치는, 도 8에 도시된 바와 같이, 표시패널(DSP), 데이터 드라이버(DD), 게이트 드라이버(GD) 및 타이밍 콘트롤러를 포함한다.
표시패널(DSP)은 화상을 표시하는 i*j개의 화소(PXL)들 및 이들 화소들에 접속된 i개(i는 자연수)의 게이트 라인들(GL1 내지 GLi) 및 j개(j는 자연수)의 데이터 라인들(DL1 내지 DLj)을 포함한다. 수평방향으로 배열된 j개의 화소(PXL)들은 하나의 게이트 라인에 공통으로 접속되며, 수직방향으로 배열된 i개의 화소(PXL)들은 하나의 데이터 라인에 공통으로 접속된다. i*j개의 화소(PXL)들은 적색 화상을 표시하기 위한 다수의 적색 화소들과, 녹색 화상을 표시하기 위한 다수의 녹색 화소들과, 그리고 청색 화상을 표시하기 위한 다수의 청색 화소들로 구분된다. 이러한 적색 화소들, 녹색 화소들 및 청색 화소들은 표시부에 매트릭스 형태로 배열된다.
나머지 게이트 드라이버(GD), 데이터 드라이버(DD) 및 타이밍 콘트롤러(TC)는 상술된 제 1 실시예에서의 그것들과 동일하다.
단, 본 발명의 제 2 실시예에 따른 게이트 드라이버(GD)는, 도 9에 도시된 바와 같이, 예비충전용 게이트 신호(Vg_P)와 본충전용 게이트 신호(Vg_O)로 구성된 게이트 신호들을 순차적으로 출력한다. 즉, 하나의 게이트 라인에 공급되는 게이트 신호는 순차적으로 출력되는 예비충전용 게이트 신호(Vg_P)와 본충전용 게이트 신호(Vg_O)로 구성된다.
이 예비충전용 게이트 신호(Vg_P)와 본충전용 게이트 신호(Vg_O)는 한 프레임 기간내에 하나의 게이트 라인으로 순차적으로 공급된다.
도 9에는 세 개의 게이트 신호들(Vg(n-1), Vg(n), Vg(n+1))이 도시되어 있는 바, Vg(n-1)은 n-1번째 게이트 라인에 공급되는 게이트 신호이고, Vg(n)은 n번째 게이트 라인에 공급되는 게이트 신호이고, 그리고 Vg(n+1)은 n+1번째 게이트 라인에 공급되는 게이트 신호이다.
n번째 게이트 라인에 공급되는 예비충전용 게이트 신호(Vg_P)와 n-1번째 게이트 라인에 공급되는 본충전용 게이트 신호(Vg_O)가 동일 기간에 출력되며, n번째 게이트 라인에 공급되는 본충전용 게이트 신호(Vg_O)와 n+1번째 게이트 라인에 공급되는 예비충전용 게이트 신호(Vg_P)가 동일 기간에 출력된다.
이때, 본충전용 게이트 신호(Vg_O)의 진폭이 예비충전용 게이트 신호(Vg_P)의 진폭보다 더 작다.
또한, n번째 게이트 라인에 접속된 n번째 화소가 예비충전용 게이트 신호(Vg_P)에 의해 공급받는 데이터 신호의 극성과 본충전용 게이트 신호(Vg_O)에 의해 공급받는 데이터 신호의 극성이 동일하다. 나머지 화소들도 같은 방식으로 예비충전용 게이트 신호(Vg_P)가 공급될 때와 본충전용 게이트 신호(Vg_O)가 공급될 때 동일한 극성의 데이터 신호들을 공급받는다. 이에 따라 화소의 충전 속도가 향상된다.
이때, 각 화소에 공급되는 본충전용 게이트 신호(Vg_O)의 진폭이 예비충전용 게이트 신호(Vg_P)의 진폭보다 작기 때문에 상술된 바와 같은 킥백 전압을 감소시킬 수 있다.
도 10은 도 8에 도시된 몇 개의 화소들에 대한 구성을 나타낸 도면이다.
도 10에는 4개의 화소들이 도시되어 있는 바, 모든 화소는 동일한 구조를 가지므로 임의의 하나의 화소를 대표적으로 설명한다.
어느 하나의 n번째 화소(PXL(n))는, 도 10에 도시된 바와 같이, 스위칭소자(TFT) 및 액정셀(LC)을 포함한다.
n번째 화소(PXL(n))에 구비된 스위칭소자(TFT)는 n번째 게이트 라인(GL(n))으로부터의 n번째 게이트 신호(Vg(n))의 예비충전용 게이트 신호(Vg_P)에 응답하여 m번째 데이터 라인(DL(m))으로부터 n-2번째 데이터 신호를 스위칭하고, 이 n번째 게이트 신호(Vg(n))의 본충전용 게이트 신호(Vg_O)에 응답하여 m번째 데이터 라인(DL(m))으로부터의 n번째 데이터 신호를 스위칭한다. 이 n번째 데이터 신호가 이 n번째 화소에 필요한 실제 데이터 신호이다.
도 11은 도 10의 n번째 화소에 구비된 액정셀(LC)의 상세 구성도이다. 도 11에 도시된 바와 같이, 액정셀(LC)은 액정용량커패시터 및 보조용량커패시터를 포함한다. 이 액정용량커패시터와 보조용량커패시터의 각 일측단자에는 공통전압이 공급되며, 타측단자에는 데이터 신호가 공급된다.
도 12는 n번째 화소에 공급된 n번째 게이트 신호의 예비충전용 게이트 신호(Vg_P) 및 본충전용 게이트 신호(Vg_O)에 따른 화소 전압(Vpx)의 크기 변화를 나타낸 도면이다.
도 12에 도시된 바와 같이, n번째 게이트 신호의 예비충전용 게이트 신호(Vg_P)가 로우전압으로 떨어질 때 킥백 현상에 의해 화소 전압(Vpx)이 감소하게 되나, 이후 이 n번째 게이트 신호의 본충전용 게이트 신호(Vg_O)가 하이전압으로 상승함에 따라 화소 전압(Vpx)이 다시 증가하게 된다. 이후, 이 본충전용 게이트 신호(Vg_O)가 로우전압으로 떨어지게 되면 다시 킥백 현상에 의해 이 화소 전압(Vpx)이 다시 감소한다. 그러나, 이 본충전용 게이트 신호(Vg_O)의 진폭이 예비충전용 게이트 신호(Vg_P)의 진폭보다 작기 때문에 이 본충전용 게이트 신호(Vg_O)에 의한 킥백 현상에 따른 화소 전압(Vpx)의 감소량은 작다. 즉, 예비충전용 게이트 신호(Vg_P)에 의해 발생된 킥백 전압(이하, 제 1 킥백 전압(dVp1))보다 본충전용 게이트 신호(Vg_O)에 의해 발생된 킥백 전압(이하, 제 2 킥백 전압(dVp2))이 더 작으므로, 액정셀(LC)에 충전된 최종 화소 전압(Vpx)의 변동량은 종래에 비하여 더 작다.
여기서, 화소 전압(Vpx)은 화소에 공급된 데이터 신호를 의미하는 것으로, 즉 이 데이터 신호가 화소에 공급됨에 따라 이 데이터 신호에 대응되는 화소 전압(Vpx)이 화소에 충전된다.
Figure 112010086729007-pat00003
Figure 112010086729007-pat00004
위의 수학식3은 제 1 킥백 전압(dVp1)의 크기를 산출하는 수식을 나타낸 것이며, 위의 수학식4는 제 2 킥백 전압(dVp2)의 크기 산출하는 수식을 나타낸 것이다.
Cgs는 스위칭소자(TFT)의 게이트-소스전극간 기생 커패시터의 용량을 의미하며, VGH는 게이트 신호의 하이전압을 의미하며, VGL은 게이트 신호의 로우전압을 의미하며, CLC는 액정용량커패시터의 용량을 의미하며, CST는 보조용량커패시터의 용량을 의미한다. VGH1은 예비충전용 게이트 신호(Vg_P)의 하이전압을 의미하며, VGH2는 본충전용 게이트 신호(Vg_O)의 하이전압을 의미한다.
수학식3 및 4에서 모든 변수들의 값이 같다고 할 때, 본충전용 게이트 신호(Vg_O)의 진폭이 더 작기 때문에 수학식4에서의 VGH-VGL 값이 수학식3에서의 VGH-VGL 값보다 더 작게 된다. 따라서, 제 1 킥백 전압(dVp1)이 제 2 킥백 전압(dVp2)보다 작게 된다.
이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
TFT1: 제 1 스위칭소자 TFT2: 제 2 스위칭소자
DL(m): m번째 데이터 라인 DL(m+1): m+1번째 데이터 라인
GL(n-1): n-1번째 게이트 라인 GL(n): n번째 게이트 라인
GL(n+1): n+1번째 게이트 라인 PXL(n): n번째 화소
PXL(n+1): n+1번째 화소 LC: 액정셀
CL: 연결라인

Claims (10)

  1. 순차적으로 구동되는 다수의 게이트 라인들;
    데이터 라인에 공통으로 접속되며, 두 개의 게이트 라인들로부터 순차적으로 게이트 신호들을 공급받는 다수의 화소들을 포함하며;
    n번째(n은 자연수) 화소는,
    n-m번째(m은 n보다 작은 자연수) 게이트 라인으로부터의 n-m번째 게이트 신호에 응답하여 상기 데이터 라인으로부터의 n-m번째 데이터 신호를 스위칭하는 제 1 스위칭소자;
    n번째 게이트 라인으로부터의 n번째 게이트 신호에 응답하여 상기 데이터 라인으로부터의 n번째 데이터 신호를 스위칭하는 제 2 스위칭소자; 및,
    상기 제 1 스위칭소자로부터의 n-m번째 데이터 신호 및 상기 제 2 스위칭소자로부터의 n번째 데이터 신호를 차례로 공급받아 화상을 표시하는 액정셀을 포함함을 특징으로 하는 액정표시장치.
  2. 제 1 항에 있어서,
    상기 n-m번째 게이트 신호가 상기 n번째 게이트 신호보다 앞서 출력되며;
    상기 n-m번째 게이트 신호의 펄스폭과 상기 n번째 게이트 신호의 펄스폭이 중첩된 것을 특징으로 하는 액정표시장치.
  3. 제 1 항에 있어서,
    상기 제 2 스위칭소자의 크기가 제 1 스위칭소자의 크기보다 작은 것을 특징으로 하는 액정표시장치.
  4. 제 3 항에 있어서,
    상기 제 2 스위칭소자의 채널폭이 상기 제 1 스위칭소자의 채널폭보다 작은 것을 특징으로 하는 액정표시장치.
  5. 제 1 항에 있어서,
    상기 m은 1 및 2 중 어느 하나인 특징으로 하는 액정표시장치.
  6. 제 1 항에 있어서,
    상기 제 1 스위칭소자의 게이트전극과 n-m번째 게이트 라인을 연결하는 연결라인을 더 포함하며;
    상기 연결라인이 화소의 외부에 위치하는 것을 특징으로 하는 액정표시장치.
  7. 제 1 항에 있어서,
    상기 제 1 스위칭소자의 게이트전극과 n-m번째 게이트 라인을 연결하는 연결라인을 더 포함하며;
    상기 연결라인이 화소의 내부에 위치하는 것을 특징으로 하는 액정표시장치.
  8. 데이터 라인에 공통으로 접속됨과 아울러 다수의 게이트 라인들 각각에 개별적으로 접속된 다수의 화소들;
    각 게이트 라인으로 예비충전용 게이트 신호와 본충전용 게이트 신호를 순차적으로 공급하는 게이트 드라이버를 포함하며;
    예비충전용 게이트 신호와 본충전용 게이트 신호가 한 프레임 기간내에 하나의 게이트 라인으로 순차적으로 공급되며;
    n번째(n은 자연수) 게이트 라인에 공급되는 예비 충전용 게이트 신호와 n-m번째(m은 n보다 작은 자연수) 게이트 라인에 공급되는 본충전용 게이트 신호가 동일 기간에 출력되며;
    n번째 게이트 라인에 공급되는 본충전용 게이트 신호와 n+m번째 게이트 라인에 공급되는 예비충전용 게이트 신호가 동일 기간에 출력되며;
    상기 본충전용 게이트 신호의 진폭이 상기 예비충전용 게이트 신호의 진폭보다 작은 것을 특징으로 하는 액정표시장치.
  9. 제 8 항에 있어서,
    n번째 게이트 라인에 접속된 n번째 화소가 예비충전용 게이트 신호에 의해 공급받는 데이터 신호의 극성과 본충전용 게이트 신호에 의해 공급받는 데이터 신호의 극성이 동일한 것을 특징으로 하는 액정표시장치.
  10. 제 9 항에 있어서,
    상기 m은 2인 것을 특징으로 하는 액정표시장치.
KR1020100136638A 2010-12-28 2010-12-28 액정표시장치 Active KR101747728B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100136638A KR101747728B1 (ko) 2010-12-28 2010-12-28 액정표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100136638A KR101747728B1 (ko) 2010-12-28 2010-12-28 액정표시장치

Publications (2)

Publication Number Publication Date
KR20120074716A KR20120074716A (ko) 2012-07-06
KR101747728B1 true KR101747728B1 (ko) 2017-06-16

Family

ID=46708801

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100136638A Active KR101747728B1 (ko) 2010-12-28 2010-12-28 액정표시장치

Country Status (1)

Country Link
KR (1) KR101747728B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102106863B1 (ko) 2013-07-25 2020-05-07 삼성디스플레이 주식회사 표시 패널의 구동 방법 및 이를 수행하는 표시 장치
KR102364793B1 (ko) * 2015-06-11 2022-02-18 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
KR20120074716A (ko) 2012-07-06

Similar Documents

Publication Publication Date Title
US10242634B2 (en) Display device
US8912995B2 (en) Gate driver and liquid crystal display including the same
KR101341906B1 (ko) 액정 표시장치의 구동장치와 그 구동방법
US8400390B2 (en) Gate driving device and liquid crystal display having the same
KR101563265B1 (ko) 표시장치 및 그 구동 방법
KR101951365B1 (ko) 액정 표시 장치
EP2993663A2 (en) Liquid crystal display device
KR101953805B1 (ko) 표시 장치
KR102268520B1 (ko) 표시 장치 및 표시 장치의 구동 방법
KR102298337B1 (ko) 분할 구동용 표시장치
KR20120008761A (ko) 액정 표시장치 및 그 구동방법
KR20140111877A (ko) 액정 표시 장치
KR102028587B1 (ko) 표시 장치
KR102562943B1 (ko) 표시 장치
KR20110138006A (ko) 액정 표시장치의 구동장치와 그 구동방법
KR20020081948A (ko) 액정패널 구동방법
KR20160082401A (ko) 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치
US20140368562A1 (en) Display device having improved contrast ratio
KR20150030533A (ko) 디스플레이 장치와 이의 구동 방법
KR102143221B1 (ko) 표시장치
KR101977225B1 (ko) 액정 디스플레이 장치와 이의 구동방법
KR101747728B1 (ko) 액정표시장치
KR20150030831A (ko) 액정 디스플레이 장치
KR20130051354A (ko) 액정표시장치 및 이의 구동방법
KR20120068673A (ko) 액정표시장치와 이의 구동방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20101228

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20151119

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20101228

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20161116

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20170428

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20170609

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20170612

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20200513

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20210511

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20220516

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20230515

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20240516

Start annual number: 8

End annual number: 8