KR101705369B1

KR101705369B1 - 데이터전압의 극성 제어 방법과 이를 이용한 액정표시장치

Info

Publication number: KR101705369B1
Application number: KR1020100079684A
Authority: KR
Inventors: 장수혁; 오승철
Original assignee: 엘지디스플레이 주식회사
Priority date: 2010-08-18
Filing date: 2010-08-18
Publication date: 2017-02-09
Also published as: KR20120017161A

Abstract

본 발명은 액정표시패널에 공급되는 데이터전압들의 극성 균형을 맞추기 위한 데이터전압의 극성 제어 방법과 이를 이용한 액정표시장치에 관한 것으로, 이 극성 제어 방법은 I(I는 3~18 사이의 3의 배수 중 어느 하나) 도트 단위로 입력 영상의 극성 균형 정도를 분석하는 단계; 상기 I 도트 단위로 디폴트 극성제어신호의 극성 패턴과, 상기 디폴트 극성제어신호의 반전신호로 발생되는 반전 극성제어신호의 극성 패턴 중 어느 하나를 선택하고, 선택된 극성 패턴을 지시하는 데이터를 소스 드라이브 IC로 전송하는 단계; 및 상기 소스 드라이브 IC 내에서 상기 극성 패턴을 지시하는 데이터를 바탕으로 상기 선택된 극성 패턴의 극성제어신호를 복원하고, 상기 선택된 극성 패턴의 극성제어신호를 이용하여 상기 입력 영상의 데이터를 정극성/부극성 아날로그 데이터전압으로 변환하여 액정표시패널의 데이터라인들로 출력하는 단계를 포함한다.

Description

데이터전압의 극성 제어 방법과 이를 이용한 액정표시장치{METHOD OF CONTROLLING POLARITY OF DATA VOLTAGE AND LIQUID CRYSTAL DISPLAY USING THE SAME}

본 발명은 액정표시패널에 공급되는 데이터전압들의 극성 균형을 맞추기 위한 데이터전압의 극성 제어 방법과 이를 이용한 액정표시장치에 관한 것이다.

액티브 매트릭스(Active Matrix) 구동방식의 액정표시장치는 스위칭 소자로서 박막트랜지스터(Thin Film Transistor : 이하 "TFT"라 함)를 이용하여 동영상을 표시하고 있다. 이 액정표시장치는 음극선관(Cathode Ray Tube, CRT)에 비하여 소형화가 가능하여 휴대용 정보기기, 사무기기, 컴퓨터 등에서 표시기에 응용됨은 물론, 텔레비젼에도 응용되어 음극선관을 빠르게 대체하고 있다.

액정표시장치의 액정셀들은 화소전극에 공급되는 데이터전압과 공통전극에 공급되는 공통전압의 전위차에 따라 투과율을 변화시킴으로써 화상을 표시한다. 액정표시장치는 잔상을 줄이고 액정의 열화를 방지하기 위하여 액정에 인가되는 데이터전압의 극성을 주기적으로 반전시키는 인버젼 방식으로 구동되고 있다.

액정표시장치가 인버젼 방식으로 구동되면 액정셀들에 충전되는 데이터전압의 극성과 입력 영상의 데이터 패턴의 상관 관계에 따라 액정표시장치의 화질이 떨어질 수 있다. 입력 영상에서 도 1 및 도 2와 같은 문제 패턴(problem pattern)의 데이터가 포함되면 액정표시패널에 충전되는 데이터전압들의 극성이 정극성과 부극성이 균형을 맞추지 않고 어느 한 극성이 우세 극성으로 나타날 수 있다. 이 경우에, 우세 극성 방향으로 공통전극에 인가되는 공통전압이 쉬프트된다. 공통전압이 쉬프트되면 액정셀들의 기준 전위가 흔들리기 때문에 관찰자는 액정표시장치에 표시된 화상에서 플리커(flicker)나 스메어(smear) 현상을 느낄 수 있다.

도 1 및 도 3은 액정표시장치를 도트 인버젼으로 구동할 때, 화질이 떨어질 수 있는 문제 패턴의 데이터 예들을 나타낸다.

도 1과 같이 화이트 계조의 픽셀 데이터(백색)와 블랙 계조의 픽셀 데이터(흑색)가 1 픽셀 단위로 교번하는 패턴을 셧다운 패턴(Shutdown pattern)이라 한다. 픽셀 데이터 각각은 적색 서브픽셀 데이터(R), 녹색 서브픽셀 데이터(G) 및 청색 서브픽셀 데이터(B)를 포함한다. 셧다운 패턴의 검출방법은 입력 영상에 포함된 셧다운 패턴을 카운트하여 그 카운트값에 따라 셧다운 패턴 여부를 판단할 수 있다. 예컨대, 셧다운 패턴의 검출방법은 제N(N은 자연수) 픽셀 데이터가 화이트 계조의 픽셀 데이터이고, 제N+1 픽셀 데이터가 블랙 계조의 픽셀 데이터일 때 문제 픽셀 카운터의 카운트값을 1씩 증가시키고 그 카운트값이 소정의 문턱값 이상일 때 입력 영상의 데이터를 셧다운 패턴으로 판단한다. 셧다운 패턴을 인식하기 위해서는 도 2와 같이 6 개의 서브픽셀들에서 나타날 수 있는 최대 (2³-1)×2 = 14 개의 패턴들을 사전에 정의하여야 하고, 그 패턴들 각각을 검출하기 위한 로직 회로가 필요하다.

도 3과 같이 화이트 계조의 픽셀 데이터(백색)와 블랙 계조의 픽셀 데이터(흑색)가 2 픽셀 단위로 교번하는 패턴을 스메어 패턴(Smear pattern)이라 한다. 픽셀 데이터 각각은 적색 서브픽셀 데이터(R), 녹색 서브픽셀 데이터(G) 및 청색 서브픽셀 데이터(B)를 포함한다. 스메어 패턴의 검출방법은 입력 영상에 포함된 스메어 패턴을 카운트하여 그 카운트값에 따라 셧다운 패턴 여부를 판단할 수 있다. 예컨대, 스메어 패턴의 검출방법은 제N 및 N+1 픽셀 데이터들이 화이트 계조의 픽셀 데이터이고, 제N+1 및 제N+2 픽셀 데이터가 블랙 계조의 픽셀 데이터일 때 문제 픽셀 카운터의 카운트값을 1씩 증가시키고 그 카운트값이 소정의 문턱값 이상일 때 입력 영상의 데이터를 스메어 패턴으로 판단한다. 스메어 패턴의 경우에는, 12 개의 서브픽셀 데이터들에서 나타날 수 있는 최대 (2⁶-1)×2 = 126 개의 패턴들을 사전에 정의하여야 하고, 그 패턴들 각각을 검출하기 위한 검출 로직 회로가 필요하다.

공통전압(Vcom)의 쉬프트를 유발하는 문제 패턴들은 셧다운 패턴이나 스메어 패턴에 한정되지 않는다. 예컨대, 문제 패턴은 도 6 및 도 7과 같이 1 픽셀의 데이터들이 화이트 계조의 서브 픽셀 데이터(백색)과 블랙 계조의 서브 픽셀 데이터를 포함하는 플리커 패턴을 포함한다.

종래 기술은 다양한 유형의 문제 패턴을 인식하기 위하여, 문제 패턴 각각을 정의하기 위한 많은 양의 기본 패턴들을 미리 정의하여야 한다. 따라서, 종래 기술은 기본 패턴들을 정의하기 위한 메모리 저장용량이 커야 하고, 그 기본 패턴들과 입력 패턴을 비교하여 그 결과를 문턱값과 비교하는 로직 회로가 필요하므로 하드웨어의 복잡도가 높고 회로 비용이 높다. 또한, 종래 기술은 문제 패턴이 인식되면 공통전압의 쉬프트를 억제하는 방향으로 데이터 전압의 극성을 변경할 수 있는데, 그 극성 변환 시점을 다음 라인 데이터나 혹은 다음 프레임 데이터에 적용할 수 밖에 없다. 데이터 전압의 극성 변환은 문턱값 보다 작은 비문제 패턴들에도 동일하게 적용된다.

극성 변환 방법은 문제 패턴 유형에 따라 수평 1 도트 인버젼(Horizontal 1 dot inversion)과 수평 2 도트 인버젼 중 어느 하나를 선택하는 방법이 있다. 수평 1 도트 인버젼은 액정표시패널에서 동일한 수평 표시라인에 나란히 배열된 제4k(k는 양의 정수) 내지 제4k+4 도트의 액정셀들에 충전되는 데이터전압의 극성을 다음과 같이 변환한다. 수평 1 도트 인버젼은 제N(N은 양의 정수) 프레임기간 동안, 제4k(k는 양의 정수)+1 도트의 액정셀에 충전되는 데이터전압의 극성을 정극성(+)으로, 제4k+2 도트의 액정셀에 충전되는 데이터전압의 극성을 부극성(-)으로, 제4k+3 도트의 액정셀에 충전되는 데이터전압의 극성을 정극성(+)으로, 제4k+4 도트의 액정셀에 충전되는 데이터전압의 극성을 부극성(-)으로 변환한다. 그리고 수평 1 도트 인버젼은 제N+1 프레임기간 동안, 제4k+1 도트의 액정셀에 충전되는 데이터전압의 극성을 부극성(-)으로, 제4k+2 도트의 액정셀에 충전되는 데이터전압의 극성을 정극성(+)으로, 제4k+3 도트의 액정셀에 충전되는 데이터전압의 극성을 부극성(-)으로, 제4k+4 도트의 액정셀에 충전되는 데이터전압의 극성을 정극성(+)으로 각각 변환한다. 따라서, 수평 1 도트 인버젼은 액정표시패널에서 동일한 수평 표시라인에 배열된 액정셀들에 충전되는 데이터전압들의 극성을 좌측으로부터 우측 순으로 "+ - + -" 또는 "- + - +"가 반복되는 형태로 변환한다.

수평 2 도트 인버젼은 액정표시패널에서 동일한 수평 표시라인에 나란히 배열된 제4k 내지 제4k+4 도트의 액정셀들에 충전되는 데이터전압의 극성을 다음과 같이 변환한다. 수평 2 도트 인버젼은 제N 프레임기간 동안, 제4k+1 도트의 액정셀에 충전되는 데이터전압의 극성을 정극성(+)으로, 제4k+2 도트의 액정셀에 충전되는 데이터전압의 극성을 부극성(-)으로, 제4k+3 도트의 액정셀에 충전되는 데이터전압의 극성을 부극성(-)으로, 제4k+4 도트의 액정셀에 충전되는 데이터전압의 극성을 정극성(+)으로 변환한다. 그리고 수평 2 도트 인버젼은 제N+1 프레임기간 동안, 제4k+1 도트의 액정셀에 충전되는 데이터전압의 극성을 부극성(-)으로, 제4k+2 도트의 액정셀에 충전되는 데이터전압의 극성을 정극성(+)으로, 제4k+3 도트의 액정셀에 충전되는 데이터전압의 극성을 정극성(+)으로, 제4k+4 도트의 액정셀에 충전되는 데이터전압의 극성을 부극성(-)으로 각각 변환한다. 따라서, 수평 2 도트 인버젼은 액정표시패널에서 동일한 수평 표시라인에 배열된 액정셀들에 충전되는 데이터전압들의 극성을 좌측으로부터 우측 순으로 "+ - - +" 또는 "- + + -"가 반복되는 형태로 변환한다.

셧다운 패턴에서 수평 1 도트 인버젼으로 데이터 전압들의 극성 패턴을 변환하면 도 4와 같이 정극성 데이터전압의 개수가 부극성 데이터전압의 그것에 비하여 약 2 배 정도 많아져 데이터전압의 극성이 정극성 쪽으로 치우치고, 이로 인하여 공통전압(Vcom)이 정극성 데이터전압 쪽으로 쉬프트된다. 동일한 셧다운 패턴에서 데이터의 극성을 수평 2 도트 인버젼으로 데이터의 극성을 변환하면 도 5와 같이 정극성 데이터 전압과 부극성 데이터 전압이 균형을 맞추게 되어 공통전압(Vcom)이 쉬프트되지 않는다.

그런데, 종래 기술은 수평 1 도트 인버젼과 수평 2 도트 인버젼 모두에서 공통전압(Vcom)이 쉬프트되는 문제 패턴의 데이터들이 있다. 예를 들어, 종래 수평 1 도트 인버젼과 수평 2 도트 인버젼 모두는 도 6 및 도 7과 같이 플리커 패턴을 포함한 입력 영상 데이터에 대하여 데이터전압들의 극성 불균일을 초래하므로 공통전압 쉬프트 현상 문제를 개선할 수 없다. 따라서, 종래 기술은 일부 문제 패턴에서 데이터전압들의 극성 균형을 맞추지 못한다.

본 발명은 문제 패턴 인식에 필요한 기본 패턴이 필요 없고 어떠한 유형의 문제 패턴에서도 데이터전압들의 극성 균형 효과를 얻을 수 있는 데이터전압의 극성 제어 방법과 이를 이용한 액정표시장치를 제공한다.

본 발명의 데이터전압의 극성 제어 방법은 I(I는 3~18 사이의 3의 배수 중 어느 하나) 도트 단위로 입력 영상의 극성 균형 정도를 분석하는 단계; 상기 I 도트 단위로 디폴트 극성제어신호의 극성 패턴과, 상기 디폴트 극성제어신호의 반전신호로 발생되는 반전 극성제어신호의 극성 패턴 중 어느 하나를 선택하고, 선택된 극성 패턴을 지시하는 데이터를 소스 드라이브 IC로 전송하는 단계; 및 상기 소스 드라이브 IC 내에서 상기 극성 패턴을 지시하는 데이터를 바탕으로 상기 선택된 극성 패턴의 극성제어신호를 복원하고, 상기 선택된 극성 패턴의 극성제어신호를 이용하여 상기 입력 영상의 데이터를 정극성/부극성 아날로그 데이터전압으로 변환하여 액정표시패널의 데이터라인들로 출력하는 단계를 포함한다.

상기 데이터전압의 극성 제어 방법은 입력 영상의 데이터 각각에 대하여 그 데이터의 계조 레벨에 따라 서로 다른 값의 가중치를 부여하는 단계; n(n은 양의 정수) 번째 I 도트 데이터들에 대하여 가중치가 가장 높은 데이터에 상기 디폴트 극성제어신호의 극성 패턴과, 반전 극성제어신호의 극성 패턴을 각각 적용하는 단계; 상기 디폴트 극성제어신호가 적용된 데이터의 정극성 개수와 부극성 개수를 카운트하여 상기 n 번째 I 도트 데이터들의 제1 정극성 카운트 결과와 제1 부극성 카운트 결과를 산출하고, 상기 반전 극성제어신호가 적용된 데이터의 정극성 개수와 부극성 개수를 카운트하여 상기 n 번째 I 도트 데이터들의 제2 정극성 카운트 결과와 제2 부극성 카운트 결과를 산출하는 단계; 상기 제1 정극성 카운트 결과와 상기 제1 부극성 카운트 결과의 차를 n-1 번째 누적 카운트값에 가산하여 상기 n 번째 I 도트 데이터들에 대한 제1 누적 카운트 결과를 산출하고, 상기 제2 정극성 카운트 결과와 상기 제2 부극성 카운트 결과의 차를 상기 n-1 번째 누적 카운트값에 가산하여 상기 n 번째 I 도트 데이터들에 대한 제2 누적 카운트 결과를 산출하는 단계; 및 상기 제1 누적 카운트 결과와 상기 제2 누적 카운트 결과를 비교하여 그 비교 결과에 따라 상기 입력 영상의 극성 균형 정도를 판단하는 단계를 포함한다.

상기 데이터전압의 극성 제어 방법은 상기 제1 누적 카운트 결과와 상기 제2 누적 카운트 결과 중 작은 값의 카운트 결과를 선택하는 단계; 상기 디폴트 극성제어신호의 극성 패턴과 상기 반전 극성제어신호의 극성 패턴 중에서 상기 선택된 카운트 결과가 반영된 극성 패턴을 선택하는 단계를 포함한다.

상기 데이터전압의 극성 제어 방법은 상기 제1 및 제2 누적 카운트 결과가 동일하면 상기 디폴트 극성제어신호의 극성 패턴을 선택하는 단계를 더 포함한다.
상기 선택된 극성 패턴을 지시하는 데이터는 상기 n 번째 I 도트 데이터 중에서 첫 번째 도트 데이터의 극성을 지시하는 제1 극성 제어 데이터와, 수평 1 도트 인버젼의 극성 패턴과 수평 2 도트 인버젼의 극성 패턴 중 어느 하나를 지시하는 제2 극성 제어 데이터를 포함한다.
상기 데이터전압의 극성 제어 방법은 상기 n 번째 I 도트 데이터들이 전송되는 데이터 버스 전송라인들을 통해 상기 n 번째 I 도트 데이터들과 함께 상기 제1 및 제2 극성 제어 데이터를 상기 소스 드라이브 IC들로 전송하는 단계; 및 상기 소스 드라이브 IC 내에서 상기 제1 및 제2 극성 제어 데이터에 기초하여 상기 선택된 극성제어신호를 복원하여 액정표시패널의 데이터라인들로 출력되는 데이터전압들의 수평 극성을 반전시키는 단계를 더 포함한다.

삭제

본 발명의 액정표시장치는 데이터라인들과 게이트라인들이 교차되는 액정표시패널; I 도트 단위로 입력 영상의 극성 균형 정도를 분석하여 디폴트 극성제어신호의 극성 패턴과, 상기 디폴트 극성제어신호의 극성 패턴의 반전신호로 발생되는 반전 극성제어신호의 극성 패턴 중에서 어느 하나를 선택하고, 선택된 극성 패턴을 지시하는 데이터를 발생하는 타이밍 콘트롤러; 및 상기 타이밍 콘트롤러로부터 상기 선택된 극성 패턴을 지시하는 데이터를 수신하고, 상기 선택된 극성 패턴을 지시하는 데이터를 바탕으로 상기 I 도트 단위로 선택된 극성 패턴의 극성제어신호를 복원하고, 상기 선택된 극성 패턴의 극성제어신호를 이용하여 상기 입력 영상의 데이터를 정극성/부극성 아날로그 데이터전압으로 변환하여 상기 데이터라인들로 출력하는 소스 드라이브 IC를 구비한다.

본 발명은 상기 I 도트 단위로 입력 영상의 극성 균형 정도를 분석하여 디폴트 극성제어신호의 극성 패턴과 반전 극성제어신호의 극성 패턴 중 어느 하나를 선택한다. 본 발명은 입력 영상에서 사전에 정의된 문제 패턴을 인식하기 위한 기준 패턴들이 필요 없고, 입력 영상의 데이터 패턴에 따라 데이터의 극성을 상기 I 도트 단위로 극성 패턴을 미세하게 조정하여 어떠한 데이터 패턴에서도 극성 불균형을 미세하게 실시간 보정할 수 있다.

도 1은 셧다운 패턴의 일예를 보여 주는 도면이다.
도 2는 셧다운 패턴을 인식하기 위한 기본 패턴들을 보여 주는 도면이다.
도 3은 스메어 패턴의 일예를 보여 주는 도면이다.
도 4는 수평 1 도트 인버젼에서 셧다운 패턴의 데이터 극성 불균일을 보여 주는 도면이다.
도 5는 수평 2 도트 인버젼에서 셧다운 패턴의 데이터 극성 균일을 보여 주는 도면이다.
도 6은 수평 1 도트 인버젼에서 플리커 패턴의 데이터 극성 불균일을 보여 주는 도면이다.
도 7은 수평 2 도트 인버젼에서 플리커 패턴의 데이터 극성 불균일을 보여 주는 도면이다.
도 8은 본 발명의 실시예에 따른 액정표시장치를 나타내는 블록도이다.
도 9는 타이밍 콘트롤러로부터 소스 드라이브 IC들에 전송되는 디지털 데이터 스트림의 일예를 보여 주는 파형도이다.
도 10은 소스 드라이브 IC를 상세히 보여 주는 블록도이다.
도 11은 도 10에 도시된 디지털-아날로그 변환기를 상세히 보여 주는 회로도이다.
도 12는 게이트 드라이브 IC를 상세히 보여 주는 회로도이다.
도 13은 타이밍 콘트롤러를 상세히 보여 주는 블록도이다.
도 14는 도 13에 도시된 파리눈 극성 선택부를 상세히 보여 주는 블록도이다
도 15는 파리눈 극성 선택부의 제어 수순을 보여 주는 흐름도이다.
도 16은 제1 극성 제어 데이터를 정의하기 위한 테이블이다.
도 17은 제2 극성 제어 데이터를 정의하기 위한 테이블이다.
도 18은 셧다운 패턴에서 본 발명의 실시예에 따른 데이터전압의 극성 제어 방법의 수평 1 도트 인버젼을 보여 주는 도면이다.
도 19는 셧다운 패턴에서 본 발명의 실시예에 따른 데이터전압의 극성 제어 방법의 수평 2 도트 인버젼을 보여 주는 도면이다.
도 20은 플리커 패턴에서 본 발명의 실시예에 따른 데이터전압의 극성 제어 방법의 수평 1 도트 인버젼을 보여 주는 도면이다.
도 21은 플리커 패턴에서 본 발명의 실시예에 따른 데이터전압의 극성 제어 방법의 수평 2 도트 인버젼을 보여 주는 도면이다.

이하 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예들을 상세히 설명한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다.

도 8을 참조하면, 본 발명의 실시예에 따른 액정표시장치는 액정표시패널(100), 타이밍 콘트롤러(101), 데이터 구동회로(102), 및 게이트 구동회로(103)를 구비한다. 데이터 구동회로(102)는 다수의 소스 드라이브 IC들(Integrated Circuit)을 포함한다. 게이트 구동회로(103)는 다수의 게이트 드라이브 IC들을 포함한다.

액정표시패널(100)은 두 장의 유리기판 사이에 액정층이 형성된다. 액정표시패널(100)은 데이터라인들(105)과 게이트라인들(106)의 교차 구조에 의해 매트릭스 형태로 배치된 액정셀들(Clc)을 포함한다.

액정표시패널(100)의 하부 유리기판에는 TFT 어레이가 형성된다. TFT 어레이는 데이터라인들(105)과 게이트라인들(106)의 교차부에 형성된 액정셀들(Clc), 액정셀들의 화소전극(1)에 접속된 TFT들, 및 스토리지 커패시터(Cst)를 포함한다. 액정셀들(Clc)은 TFT에 접속되어 화소전극들(1)과 공통전극(2) 사이의 전계에 의해 구동된다. 액정표시패널(100)의 상부 유리기판 상에는 블랙매트릭스, 컬러필터 등을 포함한 컬러필터 어레이가 형성된다. 액정표시패널(100)의 상부 유리기판과 하부 유리기판 각각에는 편광판이 부착되고 액정의 프리틸트각(pre-tilt angle)을 설정하기 위한 배향막이 형성된다.

공통전극(2)은 TN(Twisted Nematic) 모드와 VA(Vertical Alignment) 모드와 같은 수직전계 구동방식에서 상부 유리기판 상에 형성되며, IPS(In Plane Switching) 모드와 FFS(Fringe Field Switching) 모드와 같은 수평전계 구동방식에서 화소전극(1)과 함께 하부 유리기판 상에 형성된다.

본 발명에서 적용 가능한 액정표시패널(100)은 TN 모드, VA 모드, IPS 모드, FFS 모드뿐 아니라 어떠한 액정모드로도 구현될 수 있다. 본 발명의 액정표시장치는 투과형 액정표시장치, 반투과형 액정표시장치, 반사형 액정표시장치 등 어떠한 형태로도 구현될 수 있다. 투과형 액정표장치와 반투과형 액정표시장치에서는 백라이트 유닛이 필요하다. 백라이트 유닛은 직하형(direct type) 백라이트 유닛 또는, 에지형(edge type) 백라이트 유닛으로 구현될 수 있다.

타이밍 콘트롤러(101)는 시스템 보드(104)로부터 입력된 입력 영상의 디지털 비디오 데이터(RGB)를 데이터 구동회로(102)에 공급한다. 타이밍 콘트롤러(101)는 시스템 보드(104)로부터 수직 동기신호(Vsync), 수평 동기신호(Hsync), 데이터 인에이블 신호(Data Enable, DE), 도트 클럭(CLK) 등의 타이밍신호를 입력받아 데이터 구동회로(102)와 게이트 구동회로(103)의 동작 타이밍을 제어하기 위한 제어신호들을 발생한다. 제어신호들은 게이트 구동회로(103)의 동작 타임을 제어하기 위한 게이트 타이밍 제어신호, 데이터 구동회로(102)의 동작 타이밍과 데이터전압의 수직 극성을 제어하기 위한 데이터 타이밍 제어신호를 포함한다.

게이트 타이밍 제어신호는 게이트 스타트 펄스(Gate Start Pulse, GSP), 게이트 쉬프트 클럭(Gate Shift Clock, GSC), 게이트 출력 인에이블신호(Gate Output Enable, GOE) 등을 포함한다. 게이트 스타트 펄스(GSP)는 첫 번째 게이트펄스를 발생하는 게이트 드라이브 IC에 인가되어 첫 번째 게이트펄스가 발생되도록 그 게이트 드라이브 IC를 제어한다. 게이트 쉬프트 클럭(GSC)은 게이트 드라이브 IC들에 공통으로 입력되는 클럭신호로써 게이트 스타트 펄스(GSP)를 쉬프트시키기 위한 클럭신호이다. 게이트 출력 인에이블신호(GOE)는 게이트 드라이브 IC들의 출력을 제어한다. 타이밍 콘트롤러(101)는 게이트 타이밍 제어신호를 별도의 제어신호 버스 전송라인을 통해 게이트 드라이브 IC들에 전송한다.

데이터 타이밍 제어신호는 제1 극성 제어 데이터(G_POL), 제2 극성 제어 데이터(G_HINV), 소스 출력 인에이블신호(Source Output Enable, SOE), 출력 채널 선택 옵션 데이터(G_MODE1, G_MODE2) 등을 포함한다. 제1 극성 제어 데이터(G_POL)는 도 15와 같이 동일 수평 라인에 이웃하게 배열된 I(I는 3~18 사이의 3의 배수 중 어느 하나) 도트의 액정셀들(Clc)에 충전될 데이터전압들 중에서 최좌측의 제1 데이터전압의 극성을 제어한다. 제2 극성 제어 데이터(G_HINV)는 동일 수평 라인에 이웃하게 배열된 I 도트의 액정셀들(Clc)에 충전될 데이터전압들의 수평 극성 패턴을 제어한다. 이하의 실시예에서, I 도트는 6 도트를 예로 들어 설명되지만, 3 도트, 9 도트, 12 도트, 15 도트, 18 도트도 본 발명의 극성 패턴 변환 단위로 적용 가능하므로 6 도트에 한정되지 않는다는 것에 주의하여야 한다. 소스 출력 인에이블신호(SOE)는 소스 드라이브 IC들의 출력 타이밍을 제어한다. 출력 채널 선택 옵션 데이터(G_MODE1, G_MODE2)는 멀티 채널을 지원하는 소스 드라이브 IC들에 입력되어 그 소스 드라이브 IC들의 출력 채널 개수를 선택하고 비선택된 출력 채널을 디스에이블시킨다. 타이밍 콘트롤러(101)는 제1 및 제2 극성 제어 데이터(G_POL, G_HINV), 출력 채널 선택 옵션 데이터(G_MODE1, G_MODE2) 등의 데이터 타이밍 제어신호를 입력 영상의 RGB 디지털 비디오 데이터들과 함께 데이터 버스 전송라인들을 통해 소스 드라이브 IC들에 전송한다. 타이밍 콘트롤러(101)는 소스 출력 인에이블신호(SOE)를 별도의 제어신호 버스 전송라인을 통해 소스 드라이브 IC들에 전송한다.

타이밍 콘트롤러(101)는 내부에서 디폴트 극성제어신호(POL)와 반전 극성제어신호(/POL)를 발생한다. 타이밍 콘트롤러(101)는 입력 영상 데이터 각각에 계조 레벨에 따른 가중치를 부여하고 디폴트 극성제어신호(POL)와 반전 극성제어신호(/POL)를 가상 적용하여 디폴트 극성제어신호(POL)과 반전 극성제어신호(/POL) 각각에서 액정표시패널(100)의 액정셀들에 충전될 데이터전압들의 극성 불균형 정도를 예측한다. 그리고 타이밍 콘트롤러(101)는 액정표시패널(100)의 액정셀들에 충전될 데이터전압들의 정극성과 부극성이 균형을 이루도록 I 도트 단위로 디폴트 극성제어신호(POL)와 반전 극성제어신호(/POL)를 선택적으로 적용한다.

디폴트 극성제어신호(POL)는 액정표시패널에서 동일 수평 표시라인에 배열된 액정셀들에 충전되는 데이터전압들의 수평 극성 패턴으로서, 타이밍 콘트롤러(101) 내에서 수평 1 도트 인버젼 또는 수평 2 도트 인버젼 패턴으로 발생된다. 반전 극성제어신호(/POL)는 그 위상이 디폴트 극성제어신호(POL)의 역위상이며, 수평 1 도트 인버젼 또는 수평 2 도트 인버젼 패턴으로 발생된다. 디폴트 극성제어신호(POL)와 반전 극성제어신호(/POL)의 정보는 제1 및 제2 극성 제어 데이터(G_POL, G_HINV)로 코딩되어 소스 드라이브 IC들에 전송되고, 소스 드라이브 IC들은 제1 및 제2 극성 제어 데이터(G_POL, G_HINV)에 응답하여 디폴트 극성제어신호(POL)와 반전 극성제어신호(/POL)를 복원한다.

데이터 구동회로(102)는 하나 이상의 소스 드라이브 IC를 포함한다. 소스 드라이브 IC는 데이터 타이밍 제어신호에 응답하여 디지털 비디오 데이터(RGB)를 래치한다. 그리고 데이터 구동회로(102)는 수직 극성제어신호(POL)에 응답하여 디지털 비디오 데이터(RGB)를 아날로그 정극성/부극성 감마보상전압(PGMA, NGMA)으로 변환하여 정극성/부극성 데이터전압을 생성하고, 수평 극성제어신호(HINV)에 따라 결정된 수평 도트 인버젼의 극성패턴을 갖는 데이터전압들을 동시에 출력한다.

게이트 구동회로(103)는 게이트 타이밍 제어신호들에 응답하여 게이트펄스를 게이트라인들(106)에 순차적으로 공급한다.

도 9는 타이밍 콘트롤러(101)로부터 소스 드라이브 IC들에 전송되는 디지털 데이터 스트림의 일예를 보여 주는 파형도이다. 도 9의 예는 타이밍 콘트롤러(101)와 소스 드라이브 IC들 사이에서 디지털 데이터 스트림이 mini LVDS(Low Voltage Differential Signaling) 인터페이스 규격으로 전송되는 예를 보여 준다.

도 9를 참조하면, 타이밍 콘트롤러(101)는 mini LVDS 인터페이스 규격의 차동 신호쌍(differential signal pair)으로 클럭신호(CLK+), R, G 및 B의 디지털 비디오 데이터, 극성 제어 데이터(G_POL, G_HINV), 및 출력 채널 선택 옵션 데이터(G_MODE1, G_MODE2)를 데이터 버스 전송라인들을 통해 소스 드라이브 IC들로 전송한다. 도 9는 차동 신호쌍 중에서 정극성 데이터만을 보여 준다. CLK+는 정극성 클럭신호가 전송되는 클럭 버스 전송라인이고, LV1+ ~ LV7 +는 정극성 데이터 스트림이 전송되는 데이터 버스 전송라인들이다. D00~D29는 각각 10 bit의 기수 번째 RGB 디지털 비디오 데이터이다. D30~D59는 각각 10 bit의 우수 번째 RGB 디지털 비디오 데이터이다.

도 10 및 도 11은 소스 드라이브 IC를 상세히 보여 주는 도면들이다.

도 10 및 도 11을 참조하면, 소스 드라이브 IC들 각각은 j(j는 데이터라인들의 개수보다 작은 양의 정수) 개의 데이터라인들(D1 내지 Dk)에 데이터전압들을 공급한다. 소스 드라이브 IC들 각각은 데이터 수신기(201), 내부 제어신호 발생부(202), 쉬프트 레지스터(203), 래치(204), 디지털-아날로그 변환기(이하, "DAC"라 한다)(205), 및 출력회로(206)를 포함한다.

데이터 수신부(201)는 차동 신호쌍이 공급되는 데이터 버스 전송라인들(LVO+ ~ LV7-, CLK+, CLK-)을 통해 클럭신호, 디지털 비디오 데이터, 극성 제어 데이터(G_POL, G_HINV), 및 출력 채널 선택 옵션 데이터(G_MODE1, G_MODE2)를 포함한 차동 신호쌍들을 수신한다. 데이터 수신부(201)는 클럭신호를 기준으로 차동 신호쌍에서 극성 제어 데이터(G_POL, G_HINV)와 출력 채널 선택 옵션 데이터(G_MODE1, G_MODE2)를 샘플링하고 그 디지털 데이터들을 내부 제어신호 발생부(202)에 공급한다. 그리고 데이터 수신부(201)는 클럭신호를 기준으로 차동 신호쌍에서 RGB 디지털 비디오 데이터를 샘플링하고, 그 디지털 비디오 데이터들을 래치(204)에 전송한다. 데이터 수신부(201)에 입력되는 SB는 데이터 정렬 순서를 변경하기 위한 옵션 신호이다. 데이터 수신부(201)에 입력되는 EIO1 및 EIO2는 쉬프트 레지스터(203)의 스타트 펄스이다. 데이터 수신부(201)는 EI01 및 EI02에 응답하여 쉬프트 레지스터(203)에 동기된다.

내부 제어신호 발생부(202)는 극성 제어 데이터(G_POL, G_HINV)에 따라 디폴트 극성제어신호(POL)와 반전 극성제어신호(/POL)를 복원하고, 수평 극성제어신호(HINV)를 발생한다. 디폴트 극성제어신호(POL), 반전 극성제어신호(/POL) 및 수평 극성제어신호(HINV)는 DAC(205)에 공급된다. 내부 제어신호 발생부(202)는 출력 채널 선택 옵션 데이터(G_MODE1, G_MODE2)에 따라 채널 인에이블/디스에이블 신호(도시하지 않음)를 생성하고 그 신호를 출력부(206)에 공급한다.

쉬프트 레지스터(203)는 EI01 및 EIO2를 쉬프트시켜 내부 클럭신호를 발생하고 그 내부 클럭신호를 래치(204)에 공급한다. L/R은 쉬프트 레지스터(203)의 쉬프트 방향을 변경하기 위한 옵션신호이다. 래치(204)는 쉬프트 레지스터(203)로부터 순차적으로 입력되는 내부 클럭신호에 응답하여 데이터 수신부(201)로부터의 RGB 디지털 비디오 데이터를 순차적으로 래치하고 그 데이터들을 소스 출력 인에이블신호(SOE)에 응답하여 동시에 출력한다.

DAC(205)는 도 11과 같이 정극성 감마기준전압(PGMA)가 공급되는 P-디코더(21A), 부극성 감마기준전압(NGMA)이 공급되는 N-디코더(21B), 극성제어신호들(POL, /POL) 중 어느 하나에 응답하여 P-디코더(21A)의 출력과 N-디코더(21B)의 출력을 선택하는 멀티플렉서들(22#1~#6), 수평 극성제어신호(HINV)에 응답하여 극성제어신호(POL 또는 /POL)를 반전시키는 수평 극성 제어회로(23)를 포함한다. P-디코더(21A)는 래치(204)로부터 입력되는 디지털 비디오 데이터를 디코드하여 그 데이터의 계조값에 해당하는 정극성 감마보상전압을 출력한다. N-디코더(21B)는 래치(204)로부터 입력되는 디지털 비디오 데이터를 디코드하여 그 데이터의 계조값에 해당하는 부극성 감마보상전압을 출력한다.

멀티플렉서들(22#1~#6)은 I 개씩 나뉘어 디폴트 극성 제어신호(POL) 또는 반전 극성 제어신호(/POL)에 응답하여 정극성 감마보상전압과 부극성 감마보상전압 중 어느 하나를 선택한다. I가 6일 때 타이밍 콘트롤러(101)에 의해 도 18과 같은 파리눈 극성 선택신호(Fly eyed polarity selection, FEPOL)가 선택된다면, 제1 내지 제6 멀티플렉서들(22#1~#6)의 제어 단자에는 디폴트 극성 제어신호(POL)가 입력되고, 도시하지 않은 제7 내지 제12 멀티플렉서들의 제어 단자에는 반전 극성 제어신호(/POL)가 입력된다. 수평 극성 제어회로(23)는 수평 극성제어신호(HINV)에 응답하여 제4j+3 및 제4j+4 멀티플렉서들(22#3, 22#4)의 제어단자에 공급되는 극성제어신호(POL 또는 /POL)를 반전시켜 수평 1 도트 인버젼과 수평 2 도트 인버젼을 스위칭한다.

제1 멀티플렉서(22#1)는 자신의 비반전 제어단자에 공급되는 극성제어신호(POL 또는 /POL)에 응답하여 정극성 감마보상전압과 부극성 감마보상전압 중 어느 하나를 선택하고, 선택된 정극성/부극성 감마보상전압을 아날로그 데이터전압(OUT1)으로서 출력한다. 제2 멀티플렉서(22#2)는 자신의 반전 제어단자에 공급되는 극성제어신호(POL 또는 /POL)에 응답하여 정극성 감마보상전압과 부극성 감마보상전압 중 어느 하나를 선택하고 선택된 정극성/부극성 감마보상전압을 아날로그 데이터전압(OUT2)으로서 출력한다. 제3 멀티플렉서(22#3)는 자신의 비반전 제어단자에 공급되는 극성제어신호(POL 또는 /POL)에 응답하여 정극성 감마보상전압과 부극성 감마보상전압 중 어느 하나를 선택하고 선택된 정극성/부극성 감마보상전압을 아날로그 데이터전압(OUT3)으로서 출력한다. 제4 멀티플렉서(22#4)는 자신의 반전 제어단자에 공급되는 극성제어신호(POL 또는 /POL)에 응답하여 정극성 감마보상전압과 부극성 감마보상전압 중 어느 하나를 선택하고 선택된 정극성/부극성 감마보상전압을 아날로그 데이터전압(OUT#4)으로서 출력한다. 제5 멀티플렉서(22#5)는 자신의 비반전 제어단자에 공급되는 극성제어신호(POL 또는 /POL)에 응답하여 정극성 감마보상전압과 부극성 감마보상전압 중 어느 하나를 선택하고, 선택된 정극성/부극성 감마보상전압을 아날로그 데이터전압(OUT5)으로서 출력한다. 제6 멀티플렉서(22#2)는 자신의 반전 제어단자에 공급되는 극성제어신호(POL 또는 /POL)에 응답하여 정극성 감마보상전압과 부극성 감마보상전압 중 어느 하나를 선택하고 선택된 정극성/부극성 감마보상전압을 아날로그 데이터전압(OUT6)으로서 출력한다.

수평 극성 제어회로(23)는 스위치소자들(S1, S2), 및 인버터(INV)를 포함한다. 수평 극성제어회로(23)는 수평 극성제어신호(HINV)에 응답하여 제4j+3 및 제4j+4 멀티플렉서(22#3, 22#4)의 제어단자에 공급되는 극성제어신호(POL 또는 /POL)를 반전시킨다. 제1 스위치소자(S1)는 로우 논리값의 수평 극성제어신호(HINV)에 응답하여 극성제어신호(POL 또는 /POL)를 그대로 제4j+3 및 제4j+4 멀티플렉서(22#3, 22#4)의 제어단자로 전달한다. 제2 스위치소자(S2)는 하이 논리값의 수평 극성제어신호(HINV)에 응답하여 극성제어신호(POL 또는 /POL)의 논리값을 반전시켜 제4j+3 및 제4j+4 멀티플렉서(22#3, 22#4)의 제어단자로 전달한다. 따라서, 수평 극성제어신호(HINV)가 하이 논리값이면 제1 내지 제4 데이터전압들(OUT1~OUT4)의 극성은 수평 2 도트 인버젼 패턴 즉, "+ - - +" 또는 "- + + -"으로 반전된다. 반면에, 수평 극성제어신호(HINV)가 로우 논리값이면 제1 내지 제4 데이터전압들(OUT1~OUT4)의 극성은 수평 1 도트 인버젼 패턴 즉, "+ - + -" 또는 "- + - +"로 반전된다.

출력부(206)는 출력 버퍼를 통해 DAC(205)로부터의 데이터전압을 데이터라인들로 출력한다. 출력부(206)는 내부 제어신호 발생부(202)로부터 입력되는 채널 인에이블/디스에이블 신호에 응답하여 데이터전압이 출력되지 않는 출력 채널을 디스에이블시킨다.

도 12는 게이트 구동회로(103)의 게이트 드라이브 IC를 상세히 보여 주는 회로도이다.

게이트 드라이브 IC들 각각은 쉬프트 레지스터(301), 레벨 쉬프터(304), 쉬프트 레지스터(301)와 레벨 쉬프터(304) 사이에 접속된 다수의 논리곱 게이트(이하, "AND 게이트"라 함)(302) 및 게이트 출력 인에이블신호(GOE)를 반전시키기 위한 인버터(303)를 포함한다.

쉬프트 레지스터(301)는 종속적으로 접속된 다수의 D-플립플롭을 이용하여 게이트 스타트 펄스(GSP)를 게이트 쉬프트 클럭(GSC)에 따라 순차적으로 쉬프트시킨다. AND 게이트들(302) 각각은 쉬프트 레지스터(301)의 출력신호와 게이트 출력 인에이블신호(GOE)의 반전신호를 논리곱하여 출력을 발생한다. 인버터(303)는 게이트 출력 인에이블신호(GOE)를 반전시켜 AND 게이트들(302)에 공급한다. 따라서, 게이트 드라이브 IC들 각각은 게이트 출력 인에블신호(GOE)가 로우논리구간일 때에만 출력을 발생한다.

레벨 쉬프터(304)는 AND 게이트(302)의 출력전압 스윙폭을 액정표시패널의 TFT 어레이에 형성된 TFT의 동작이 가능한 스윙폭으로 쉬프트시킨다. 레벨 쉬프터(304)의 출력신호는 게이트라인들(106)에 순차적으로 공급된다.

쉬프트 레지스터(301)는 GIP(Gate In Panel) 공정에서 TFT 어레이와 함께 액정표시패널(100)의 하부 유리기판에 직접 형성될 수 있다. 이 경우에, 레벨 쉬프터(304)는 타이밍 콘트롤러(101)와 함께 콘트롤 보드 또는 소스 인쇄회로보드(Source Printed Circuit Board) 상에 형성되어 스윙폭을 TFT의 구동 전압만큼 크게 조정한 게이트 쉬프트 클럭신호들(GSC)을 쉬프트 레지스터(301)에 공급한다.

도 13은 타이밍 콘트롤러(101)를 상세히 보여 주는 블록도이다.

도 13을 참조하면, 타이밍 콘트롤러(101)는 데이터 수신부(11), 내부 알고리즘 처리부(12), 파리눈 극성 선택부(13), 데이터 로직 처리부(14), 데이터 송신부(15) 등을 포함한다.

데이터 수신부(11)는 LVDS(Low Voltage Differential Signaling) 인터페이스 또는 TMDS(Transition Minimized Differential Signaling) 인터페이스 등의 인터페이스를 통해 시스템 보드(104)로부터 RGB 디지털 비디오 데이터, 수직/수평 동기신호(Vsync, Hsync), 데이터 인에이블 신호(Data Enable, DE), 도트 클럭(CLK) 등의 외부 타이밍신호를 입력 받는다.

내부 알고리즘 처리부(12)는 FRC(Frame rate control), ODC(Over Driving Control) 알고리즘, MEMC(Motion Estimation/Motion Compensation) 알고리즘, BDI(Black data insertion) 등 미리 설정된 알고리즘을 처리한다. 또한, 내부 알고리즘 처리부(12)는 시스템 보드(104)로부터 입력된 타이밍 신호를 카운트하여 게이트 타이밍 신호, 데이터 타이밍 신호, 및 디폴트 극성제어신호(POL)를 발생한다.

파리눈 극성 선택부(13)는 도 14 및 도 15와 같이 내부 알고리즘 차리부(12)로부터 입력된 디지털 비디오 데이터의 계조 레벨에 따라 가중치를 부여하고, 가중치가 부여된 I 도트 단위로 데이터들에 디폴트 극성제어신호(POL)와 반전 극성제어신호(/POL)의 극성 패턴을 가상 적용한다. 파리눈 극성 선택부(13)는 디폴트 극성제어신호(POL)와 반전 극성제어신호(/POL)가 적용된 I 도트의 데이터들의 정극성 개수와 부극성 개수를 카운트하고, 그 카운트 결과에 이전 카운트 결과를 반영하여 극성 불균형 정도를 판단한다. 파리눈 극성 선택부(13)는 디폴트 극성제어신호(POL)의 극성 패턴이 적용된 I 도트 데이터의 누적 극성 카운트 결과와, 반전 극성제어신호(/POL)의 극성 패턴이 적용된 I 도트 데이터의 누적 극성 카운트 결과 중 작은 것을 지시하는 극성선택 제어신호(CTRPOL)를 발생한다. 그리고 파리눈 극성 선택부(13)는 극성선택 제어신호(CTRPOL)에 응답하여 I 도트 단위로 데이터의 극성을 미세하게 조정하기 위한 파리눈 극성 선택신호(FEPOL)를 발생한다.

데이터 로직 처리부(14)는 내부 알고리즘 처리부(12)로부터 RGB 디지털 비디오 데이터를 입력 받고, 파리눈 극성 선택부(13)로부터 파리눈 극성 선택신호(FEPOL)를 입력 받는다. 데이터 로직 처리부(14)는 소스 드라이브 IC들에 의해 파리눈 극성 선택신호(FEPOL)가 복원될 수 있도록 파리눈 극성 선택신호(FEPOL)의 수평 극성 반전 주기와 I 도트의 첫 번째 극성을 지시하는 제1 및 제2 극성 제어 데이터(G_POL, G_HINV)를 발생한다. 그리고 데이터 로직 처리부(14)는 도 9와 같이 RGB 디지털 비디오 데이터와 함께 제1 및 제2 극성 제어 데이터(G_POL, G_HINV)와 출력 채널 선택 옵션 데이터(G_MODE1, G_MODE2) 등의 제어 데이터를 데이터 송신부(15)에 공급한다.

데이터 송신부(15)는 데이터 로직 처리부(14)로부터 입력되는 RGB 디지털 비디오 데이터, 제1 및 제2 극성 제어 데이터(G_POL, G_HINV), 출력 채널 선택 옵션 데이터(G_MODE1, G_MODE2) 등의 데이터를 도 9와 같이 mini-LVDS 인터페이스 규격으로 데이터 버스 전송라인들을 통해 소스 드라이브 IC들로 전송한다.

도 14는 파리눈 극성 선택부(13)를 상세히 보여 주는 블록도이다. 도 15는 파리눈 극성 선택부(13)의 제어 수순을 보여 주는 흐름도이다.

도 14 및 도 15를 참조하면, 파리눈 극성 선택부(13)는 가중치 부여부(31), 제1 극성 적용부(32), 제2 극성 적용부(33), 제1 카운터(34), 제2 카운터(35), 제1 누적 카운터(36), 제2 누적 카운터(37), 극성 선택부(38), 멀티플렉서(39) 등을 포함한다.

가중치 부여부(31)는 기수 픽셀의 RGB 디지털 비디오 데이터와 우수 픽셀의 RGB 디지털 비디오 데이터 각각에 계조 레벨에 따른 가중치를 부여 한다.(S1) 가중치 부여부(31)는 화이트 계조 데이터에 가중치 '1'을 부여하고 블랙 계조 데이터에 가중치 '0'을 부여한다. 화이트 계조 데이터와 블랙 계조 데이터는 최상위(Most Ssignificant Bit, MSB)로 판단될 수 있다. 가중치 부여부(31)는 최상위 2 비트가 "11₂"인 데이터를 화이트 계조 데이터로 판단하고, 최상위 2 비트가 "00₂"인 데이터를 블랙 계조 데이터로 판단한다.

제1 극성 적용부(32)는 데이터마다 부여된 가중치(W6RGB)에 디폴트 극성제어신호(POL)의 극성 패턴을 가상 적용한다.(S2) 제2 극성 적용부(33)는 데이터마다 부여된 가중치(W6RGB)에 부여된 가중치에 반전 극성제어신호(/POL)의 극성 패턴을 가상 적용한다.(S3) 제1 및 제2 극성 적용부(32, 33)는 블랙 계조 데이터의 가중치는 '0'이므로 화이트 계조 데이터에만 극성제어신호(POL 또는 /POL)의 극성 패턴을 적용한다. 반전 극성제어신호(/POL)는 디폴트 극성제어신호(POL)를 반전시키는 인버터를 통해 출력된다.

제1 카운터(34)는 제1 극성 적용부(32)로부터 입력된 극성 적용 결과들에 대하여 I 도트 단위로 화이트 계조 데이터의 정극성 개수와 부극성 개수를 카운트하여 그 결과를, 제1 정극성 카운트 결과와 제1 부극성 카운트 결과로서 제1 누적 카운터(36)에 공급한다.(S4) 제2 카운터(35)는 제2 극성 적용부(33)로부터 입력된 극성 적용 결과들에 대하여 I 도트 단위로 화이트 계조 데이터의 정극성 개수와 부극성 개수를 카운트하여 그 카운트 결과를 제2 정극성 카운트 결과와 제2 부극성 카운트 결과로서 제2 누적 카운터(37)에 공급한다.(S5)

제1 누적 카운터(36)는 디폴트 극성제어신호(POL)의 극성 패턴이 적용된 제1 이전 카운트 결과에, 제1 카운터(34)로부터 입력된 제1 정극성 카운트 결과와 제1 부극성 카운트 결과의 차를 가산하여 제1 누적 카운트 결과를 출력한다.(S6) 제2 누적 카운터(37)는 반전 극성제어신호(/POL)의 극성 패턴이 적용된 제2 이전 카운트 결과에 제2 카운터(35)로부터 입력된 제2 정극성 카운트 결과와 제2 부극성 카운트 결과의 차를 가산하여 제2 누적 카운트 결과를 출력한다.(S7) 제n I 도트 데이터에 대한 제1 정극성 카운트 결과를 P-count#1(n), 제1 부극성 카운트 결과를 N-count#1(n), 제2 정극성 카운트 결과를 P-count#2(n), 제2 부극성 카운트 결과를 N-count#2(n), 제1 누적 카운트 결과를 Accum. count#1(n), 제2 누적 카운트 결과를 Accum-count#2(n)라 각각 하고, 제n-1 I 도트 데이터에 대하여 최종 선택된 극성 패턴의 이전 누적 카운트 결과를 Accum-count(n-1)라 할 때, Accum-count#1(n) = Accum-count(n-1) + P-count#1(n) - N-count#1(n)이고, Accum-count#2(n) = Accum-count(n-1) + P-count#2(n) - N-count#2(n)이다.

극성 선택부(38)는 이전 누적 카운트 결과를 제1 및 제2 누적 카운터(36, 37)에 입력한다. 극성 선택부(38)는 제1 누적 카운트 결과와 제2 누적 카운트 결과 중 최소값을 선택하고, 최소값에 적용된 극성 패턴을 지시하는 극성선택 제어신호(CTRPOL)를 발생한다.(S8) 멀티플렉서(39)는 극성 선택부(38)로부터 입력된 극성선택 제어신호(CTRPOL)에 응답하여 디폴트 극성제어신호(POL)와 반전 극성제어신호(/POL)를 선택하여 파리눈 극성 선택신호(FEPOL)를 발생한다. 파리눈 극성 선택신호(FEPOL)는 액정표시패널(100)에서 동일 수평라인에 이웃하게 배치된 액정셀들에 대하여 I 도트 단위로 데이터전압의 극성을 미세하게 제어하는 최종 극성제어신호로서 데이터 로직 처리부(14)에 입력된다.

도 16은 제1 극성 제어 데이터(G_POL)를 정의하기 위한 테이블이다. 도 17은 제2 극성 제어 데이터(G_HINV)를 정의하기 위한 테이블이다.

도 16 및 도 17을 참조하면, 소스 드라이브 IC의 내부 제어신호 발생부(202)는 제1 극성 제어 데이터(G_POL)가 하이 논리이면 극성제어신호(POL 또는 /POL)에서 I 도트의 첫 번째 극성을 부극성(-)으로 발생한다. 소스 드라이브 IC의 내부 제어신호 발생부(202)는 제1 극성 제어 데이터(G_POL)가 로우 논리이면 극성제어신호(POL 또는 /POL)에서 I 도트의 첫 번째 극성을 정극성(+)으로 발생한다. 소스 드라이브 IC의 내부 제어신호 발생부(202)는 제2 극성 제어 데이터(G_HINV)가 하이 논리이면 수평 극성제어신호(HINV)를 수평 2 도트 인버젼(H2Dot) 형태로 발생하고, 제2 극성 제어 데이터(G_HINV)가 로우 논리이면 수평 극성제어신호(HINV)를 수평 1 도트 인버젼(H1Dot) 형태로 발생한다. 소스 드라이브 IC는 도 16 및 도 17의 테이블들을 기초로 하여 타이밍 콘트롤러로부터 입력된 제1 및 제2 극성 제어 데이터들(G_POL, G_HINV)에 응답하여 데이터라인들로 출력되는 데이전압의 극성을 변환한다.

예를 들어, 소스 드라이브 IC는 제1 극성 제어 데이터(G_POL)가 하이 논리이고 제2 극성 제어 데이터(G_HINV)가 하이 논리이면 I 도트가 6 도트일 때 수평으로 이웃하는 6 개의 액정셀들에 충전될 데이터전압들의 극성을 정극성부터 시작하는 수평 2 도트 인버젼(+ - - + + -)로 변환한다. 소스 드라이브 IC는 제1 극성 제어 데이터(G_POL)가 하이 논리이고 제2 극성 제어 데이터(G_HINV)가 로우 논리이면 I 도트가 6 도트일 때 수평으로 이웃하는 6 개의 액정셀들에 충전될 데이터전압들의 극성을 정극성부터 시작하는 수평 1 도트 인버젼(+ - + - + -)로 변환한다. 소스 드라이브 IC는 제1 극성 제어 데이터(G_POL)가 로우 논리이고 제2 극성 제어 데이터(G_HINV)가 하이 논리이면 I 도트가 6 도트일 때 수평으로 이웃하는 6 개의 액정셀들에 충전될 데이터전압들의 극성을 부극성부터 시작하는 수평 2 도트 인버젼(- + + - - +)로 변환한다. 소스 드라이브 IC는 제1 극성 제어 데이터(G_POL)가 로우 논리이고 제2 극성 제어 데이터(G_HINV)가 로우 논리이면 I 도트가 6 도트일 때 수평으로 이웃하는 6 개의 액정셀들에 충전될 데이터전압들의 극성을 부극성부터 시작하는 수평 1 도트 인버젼(- + - + - +)로 변환한다.

이하에서, I 도트를 6 도트로 가정하여 입력 영상에 포함될 수 있는 몇가지 유형의 문제패턴들을 예로 들어 본 발명의 실시예에 따른 데이터전압의 극성 제어 방법을 상세히 설명하기로 한다.

도 18은 셧다운 패턴에서 본 발명의 실시예에 따른 데이터전압의 극성 제어 방법의 수평 1 도트 인버젼을 보여 주는 도면이다.

타이밍 콘트롤러(101)에는 셧다운 패턴이 입력된다. 셧다운 패턴의 일 예로는, 도 18과 같이 기수 픽셀 데이터는 화이트 계조 데이터이고 우수 픽셀 데이터는 블랙 계조 데이터일 수 있다.

기수 픽셀 데이터와 우수 픽셀 데이터 각각은 R, G 및 B 서브픽셀 데이터를 포함한다. 타이밍 콘트롤러(101)는 입력 영상의 데이터 각각에 가중치를 부여한다. 화이트 계조 데이터에는 가중치 '1'이 부여되고, 블랙 계조 데이터에 가중치 '0'이 부여된다.

도 18을 참조하면, 타이밍 콘트롤러(101)는 수평 1 도트 인버젼 형태의 디폴트 극성제어신호(POL)를 발생하고 또한, 그 디폴트 극성제어신호(POL)를 반전시켜 반전 극성제어신호(/POL)를 발생하여 그 극성제어신호들(POL, /POL)의 극성패턴을 데이터의 가중치에 가상 적용한다. 수평 1 도트 인버젼 형태의 디폴트 극성제어신호(POL)는 액정표시패널에서 동일 수평라인에서 이웃하게 배치된 액정셀들에 충전될 데이터전압의 극성을 1 도트 단위로 반전시키며, 도 18의 예에서 "+(HIGH) -(LOW) +(HIGH) -(LOW)"가 반복되는 논리값을 갖는다. 수평 1 도트 인버젼 형태의 반전 극성제어신호(/POL)는 도 18의 예에서 "-(LOW) +(HIGH) -(LOW) +(HIGH)"가 반복되는 논리값을 갖는다. 극성제어신호들(POL, /POL)의 극성패턴은 데이터의 가중치에 따라 화이트 계조 데이터에만 적용된다. 도 18에서 타원 안의 부호는 제1 극성 제어 데이터(G_POL)에 의해 정의되는 6 도트 데이터들 각각의 첫 번째 극성을 의미한다.

타이밍 콘트롤러(101)는 디폴트 극성제어신호(POL)가 적용된 제1 6 도트 데이터에 대한 정극성 개수와 부극성 개수를 카운트하여 제1 정극성 및 부극성 카운트 결과를 산출하고 또한, 반전 극성제어신호(/POL)가 적용된 제1 6 도트 데이터에 대한 정극성 개수와 부극성 개수를 카운트하여 제2 정극성 및 부극성 카운트 결과를 산출한다. 제1 6 도트 데이터에 대한 제1 정극성 카운트 결과를 P-count#1(1st 6 dot), 제1 부극성 카운트 결과를 N-count#1(1st 6 dot), 제2 정극성 카운트 결과를 P-count#2(1st 6 dot), 제2 부극성 카운트 결과를 N-count#2(1st 6 dot)라 할 때, 도 18에서 디폴트 극성제어신호(POL)가 적용된 제1 6 도트 데이터에서 P-count#1(1st 6 dot) = +2, N-count#1(1st 6 dot) = -1 이다. 반면에, 도 18에서 반전 극성제어신호(/POL)가 적용된 제1 6 도트 데이터에서 P-count#2(1st 6 dot) = +1, N-count#2(1st 6 dot) = -2 이다.

이어서, 타이밍 콘트롤러(101)는 디폴트 극성제어신호(POL)가 적용된 제1 정극성 및 부극성 카운트 결과의 차 '+1'을 이전 누적 카운트값 '0'에 가산하여 제1 누적 카운트 결과를 "+1"로 산출하고, 반전 극성제어신호(/POL)가 적용된 제2 정극성 및 부극성 카운트 결과의 차 '-1'을 이전 누적 카운트값 '0'에 가산하여 제2 누적 카운트 결과를 "-1"로 산출한다. 제1 6 도트 데이터에 대한 제1 누적 카운트 결과를 Accum-count#1(1st 6 dot)라 하고 제2 누적 카운트 결과를 Accum-count#2(1st 6 dot)라 하면, 이전 누적 타운트 결과(Accum-count(n-1)) = 0 이므로 Accum-count#1(1st 6 dot) = 0 + (+1) = +1이고, Accum-count#2(1st 6 dot) = 0 + (-1) = -1이다. 타이밍 콘트롤러(101)는 제1 및 제2 누적 카운트 결과에 기초하여 디폴트 극성제어신호(POL)가 적용할 때의 극성 불균형 개수와 반전 극성제어신호(/POL)가 적용될 때의 극성 불균형 개수가 동일할 때 6 도트 데이터에 적용될 수평 극성 패턴을 반전 극성제어신호(/POL)에 비하여 우선 순위가 높게 설정된 디폴트 극성제어신호(POL)의 극성 패턴으로 적용한다. 따라서, 타이밍 콘트롤러(101)는 제1 6 도트 데이터에 대한 누적 카운트 결과를 Accum-count#1로 선택하고, 제1 6 도트의 수평 극성패턴에 대하여 극성선택 제어신호(CTRPOL)를 하이 논리로 발생하여 제1 6 도트 데이터의 수평 극성 패턴을 디폴트 극성제어신호(POL)의 수평 극성 패턴으로 적용한다.

타이밍 콘트롤러(101)는 디폴트 극성제어신호(POL)가 적용된 제2 6 도트 데이터에 대한 정극성 개수와 부극성 개수를 카운트하여 제1 정극성 및 부극성 카운트 결과를 산출하고 또한, 반전 극성제어신호(/POL)가 적용된 제2 6 도트 데이터에 대한 정극성 개수와 부극성 개수를 카운트하여 제2 정극성 및 부극성 카운트 결과를 산출한다. 제2 6 도트 데이터에 대한 제1 정극성 카운트 결과를 P-count#1(2nd 6 dot), 제1 부극성 카운트 결과를 N-count#1(2nd 6 dot), 제2 정극성 카운트 결과를 P-count#2(2nd 6 dot), 제2 부극성 카운트 결과를 N-count#2(2nd 6 dot)라 할 때, P-count#1(2nd 6 dot) = +2, N-count#1(2nd 6 dot) = -1, P-count#2(2nd 6 dot) = +1, N-count#2(2nd 6 dot) = -2 이다.

이어서, 타이밍 콘트롤러(101)는 제2 6 도트 데이터에 대한 제1 및 제2 누적 카운트 결과를 산출한다. 제2 6 도트 데이터에 대한 제1 누적 카운트 결과를 Accum-count#1(2nd 6 dot)라 하고 제2 누적 카운트 결과를 Accum-count#2(2nd 6 dot)라 하면, 이전 누적 타운트 결과는 +1 이므로 Accum-count#1(2nd 6 dot) = +1 + (+1) = +2이고, Accum-count#2(2nd 6 dot) = +1 + (-1) = 0이다. 타이밍 콘트롤러(101)는 제1 및 제2 누적 카운트 결과 중에서 극성 불균형의 개수가 0으로 되는 Accum-count#2(2nd 6 dot)를 제2 6 도트 데이터의 누적 카운트 값으로 선택하고, 제2 6 도트 데이터의 수평 극성패턴에 대하여 극성선택 제어신호(CTRPOL)를 로우 논리로 발생하여 제2 6 도트 데이터의 수평 극성 패턴을 반전 극성제어신호(/POL)의 수평 극성 패턴으로 적용한다.

타이밍 콘트롤러(101)는 디폴트 극성제어신호(POL)가 적용된 제3 6 도트 데이터에 대한 정극성 개수와 부극성 개수를 카운트하여 제1 정극성 및 부극성 카운트 결과를 산출하고 또한, 반전 극성제어신호(/POL)가 적용된 제3 6 도트 데이터에 대한 정극성 개수와 부극성 개수를 카운트하여 제2 정극성 및 부극성 카운트 결과를 산출한다. 제3 6 도트 데이터에 대한 제1 정극성 카운트 결과를 P-count#1(3rd 6 dot), 제1 부극성 카운트 결과를 N-count#1(3rd 6 dot), 제2 정극성 카운트 결과를 P-count#2(3rd 6 dot), 제2 부극성 카운트 결과를 N-count#2(3rd 6 dot)라 할 때, P-count#1(3rd 6 dot) = +2, N-count#1(3rd 6 dot) = -1, P-count#2(3rd 6 dot) = -1, N-count#2(3rd 6 dot) = +2 이다.

이어서, 타이밍 콘트롤러(101)는 제3 6 도트 데이터에 대한 제1 및 제2 누적 카운트 결과를 산출한다. 제3 6 도트 데이터에 대한 제1 누적 카운트 결과를 Accum-count#1(3rd 6 dot)라 하고 제2 누적 카운트 결과를 Accum-count#2(3rd 6 dot)라 하면, 이전 누적 타운트 결과는 0 이므로 Accum-count#1(3rd 6 dot) = 0 + (+1) = +1이고, Accum-count#2(3rd 6 dot) = 0 + (-1) = -1이다. 따라서, 타이밍 콘트롤러(101)는 제3 6 도트 데이터에 대한 누적 카운트 결과를 Accum-count#1(3rd 6 dot)로 선택하고, 제3 6 도트 데이터의 수평 극성패턴에 대하여 극성선택 제어신호(CTRPOL)를 하이 논리로 발생하여 제3 6 도트 데이터의 수평 극성 패턴을 디폴트 극성제어신호(POL)의 수평 극성 패턴으로 적용한다.

타이밍 콘트롤러(101)는 디폴트 극성제어신호(POL)가 적용된 제4 6 도트 데이터에 대한 정극성 개수와 부극성 개수를 카운트하여 제1 정극성 및 부극성 카운트 결과를 산출하고 또한, 반전 극성제어신호(/POL)가 적용된 제4 6 도트 데이터에 대한 정극성 개수와 부극성 개수를 카운트하여 제2 정극성 및 부극성 카운트 결과를 산출한다. 제4 6 도트 데이터에 대한 제1 정극성 카운트 결과를 P-count#1(4th 6 dot), 제1 부극성 카운트 결과를 N-count#1(4th 6 dot), 제2 정극성 카운트 결과를 P-count#2(4th 6 dot), 제2 부극성 카운트 결과를 N-count#2(4th 6 dot)라 할 때, P-count#1(4th 6 dot) = +2, N-count#1(4th 6 dot) = -1, P-count#2(4th 6 dot) = +1, N-count#2(4th 6 dot) = -2 이다.

이어서, 타이밍 콘트롤러(101)는 제4 6 도트 데이터에 대한 제1 및 제2 누적 카운트 결과를 산출한다. 제4 6 도트 데이터에 대한 제1 누적 카운트 결과를 Accum-count#1(4th 6 dot)라 하고 제2 누적 카운트 결과를 Accum-count#2(4th 6 dot)라 하면, 이전 누적 타운트 결과는 +1 이므로 Accum-count#1(4th 6 dot) = +1 + (+1) = 2이고, Accum-count#2(4th 6 dot) = +1 + (-1) = 0이다. 타이밍 콘트롤러(101)는 제1 및 제2 누적 카운트 결과 중에서 극성 불균형의 개수가 0으로 되는 Accum-count#2(4th 6 dot)를 제4 6 도트 데이터의 누적 카운트 값으로 선택하고, 제4 6 도트 데이터의 수평 극성패턴에 대하여 극성선택 제어신호(CTRPOL)를 로우 논리로 발생하여 제4 6 도트 데이터의 수평 극성 패턴을 반전 극성제어신호(/POL)의 수평 극성 패턴으로 적용한다.

이와 같은 과정을 반복하여, 본 발명은 도 18과 같은 셧다운 패턴이 입력될 때 6 도트 단위로 극성을 수평 1 도트 인버젼의 극성을 미세하게 반전시켜 액정표시패널에서 액정셀들에 충전되는 데이터전압들의 극성 균형을 맞춘다. 소스 드라이브 IC는 타이밍 콘트롤러(101)의 제어 하에 도 18과 같은 셧다운 패턴이 입력될 때 제1 및 제2 극성 제어 데이터(G_POL, G_HINV)에 응답하여 제1 내지 제6 데이터라인에 공급되는 데이터전압의 수평 극성을 수평 1 도트 인버젼의 디폴트 극성제어신호(POL)으로 반전시키고, 제7 내지 제12 데이터라인에 공급되는 데이터전압의 수평 극성을 수평 1 도트 인버젼의 반전 극성제어신호(/POL)으로 반전시킨다. 도 18과 같은 셧다운 패턴이 입력될 때, 소스 드라이브 IC의 제1 내지 제6 멀티플렉서(22#1~22#6)의 제어 단자에는 디폴트 극성제어신호(POL)이 공급되고, 제7 내지 제12 멀티플렉서의 제어 단자에는 반전 극성제어신호(/POL)가 공급된다. 그리고 수평 극성 제어회로(23)는 수평 1 도트 인버젼을 구현하기 위하여 제3, 제4, 제7, 제8, 제11, 및 제12 멀티플렉서에 입력되는 극성제어신호(POL 또는 /POL)를 그대로 그 멀티플렉서들의 제어단자에 전달한다.

도 19는 셧다운 패턴에서 본 발명의 실시예에 따른 데이터전압의 극성 제어 방법의 수평 2 도트 인버젼을 보여 주는 도면이다.

도 19를 참조하면, 타이밍 콘트롤러(101)는 입력 영상의 데이터 각각에 가중치를 부여한다. 화이트 계조 데이터에는 가중치 '1'이 부여되고, 블랙 계조 데이터에 가중치 '0'이 부여된다.

타이밍 콘트롤러(101)는 수평 2 도트 인버젼 형태의 디폴트 극성제어신호(POL)를 발생하고 또한, 그 디폴트 극성제어신호(POL)를 반전시켜 반전 극성제어신호(/POL)를 발생하여 그 극성제어신호들(POL, /POL)의 극성패턴을 데이터의 가중치에 가상 적용한다. 수평 2 도트 인버젼 형태의 디폴트 극성제어신호(POL)는 액정표시패널에서 동일 수평라인에서 이웃하게 배치된 액정셀들에 충전될 데이터전압의 극성을 1 도트 단위로 반전시키며, 도 19의 예에서 "+(HIGH) -(LOW) -(LOW) +(HIGH)"가 반복되는 논리값을 갖는다. 수평 2 도트 인버젼 형태의 반전 극성제어신호(/POL)는 도 19의 예에서 "-(LOW) +(HIGH) +(HIGH) -(LOW)"가 반복되는 논리값을 갖는다. 극성제어신호들(POL, /POL)의 극성패턴은 데이터의 가중치에 의해 화이트 계조 데이터에만 적용된다.

타이밍 콘트롤러(101)는 디폴트 극성제어신호(POL)가 적용된 제1 6 도트 데이터에 대한 정극성 개수와 부극성 개수를 카운트하여 제1 정극성 및 부극성 카운트 결과를 산출하고 또한, 반전 극성제어신호(/POL)가 적용된 제1 6 도트 데이터에 대한 정극성 개수와 부극성 개수를 카운트하여 제2 정극성 및 부극성 카운트 결과를 산출한다. 제1 6 도트 데이터에 대한 제1 정극성 카운트 결과를 P-count#1(1st 6 dot), 제1 부극성 카운트 결과를 N-count#1(1st 6 dot), 제2 정극성 카운트 결과를 P-count#2(1st 6 dot), 제2 부극성 카운트 결과를 N-count#2(1st 6 dot)라 할 때, 도 19에서 디폴트 극성제어신호(POL)가 적용된 제1 6 도트 데이터에서 P-count#1(1st 6 dot) = +1, N-count#1(1st 6 dot) = -2 이다. 반면에, 도 19에서 반전 극성제어신호(/POL)가 적용된 제1 6 도트 데이터에서 P-count#2(1st 6 dot) = +2, N-count#2(1st 6 dot) = -1 이다.

이어서, 타이밍 콘트롤러(101)는 디폴트 극성제어신호(POL)가 적용된 제1 정극성 및 부극성 카운트 결과의 차 '-1'을 이전 누적 카운트값 '0'에 가산하여 제1 누적 카운트 결과를 "-1"로 산출하고, 반전 극성제어신호(/POL)가 적용된 제2 정극성 및 부극성 카운트 결과의 차 '+1'을 이전 누적 카운트값 '0'에 가산하여 제2 누적 카운트 결과를 "+1"로 산출한다. 제1 6 도트 데이터에 대한 제1 누적 카운트 결과를 Accum-count#1(1st 6 dot)라 하고 제2 누적 카운트 결과를 Accum-count#2(1st 6 dot)라 하면, 이전 누적 타운트 결과(Accum-count(n-1)) = 0 이므로 Accum-count#1(1st 6 dot) = 0 + (-1) = -1이고, Accum-count#2(1st 6 dot) = 0 + (+1) = +1이다. 타이밍 콘트롤러(101)는 제1 및 제2 누적 카운트 결과에 기초하여 디폴트 극성제어신호(POL)가 적용할 때의 극성 불균형 개수와 반전 극성제어신호(/POL)가 적용될 때의 극성 불균형 개수가 동일할 때 6 도트 데이터에 적용될 수평 극성 패턴을 우선 순위가 높은 디폴트 극성제어신호(POL)의 극성 패턴으로 적용한다. 따라서, 타이밍 콘트롤러(101)는 제1 6 도트 데이터에 대한 누적 카운트 결과를 Accum-count#1로 선택하고, 제1 6 도트의 수평 극성패턴에 대하여 극성선택 제어신호(CTRPOL)를 하이 논리로 발생하여 제1 6 도트 데이터의 수평 극성 패턴을 디폴트 극성제어신호(POL)의 수평 극성 패턴으로 적용한다.

타이밍 콘트롤러(101)는 디폴트 극성제어신호(POL)가 적용된 제2 6 도트 데이터에 대한 정극성 개수와 부극성 개수를 카운트하여 제1 정극성 및 부극성 카운트 결과를 산출하고 또한, 반전 극성제어신호(/POL)가 적용된 제2 6 도트 데이터에 대한 정극성 개수와 부극성 개수를 카운트하여 제2 정극성 및 부극성 카운트 결과를 산출한다. 제2 6 도트 데이터에 대한 제1 정극성 카운트 결과를 P-count#1(2nd 6 dot), 제1 부극성 카운트 결과를 N-count#1(2nd 6 dot), 제2 정극성 카운트 결과를 P-count#2(2nd 6 dot), 제2 부극성 카운트 결과를 N-count#2(2nd 6 dot)라 할 때, P-count#1(2nd 6 dot) = +1, N-count#1(2nd 6 dot) = -2, P-count#2(2nd 6 dot) = +2, N-count#2(2nd 6 dot) = -1 이다.

이어서, 타이밍 콘트롤러(101)는 제2 6 도트 데이터에 대한 제1 및 제2 누적 카운트 결과를 산출한다. 제2 6 도트 데이터에 대한 제1 누적 카운트 결과를 Accum-count#1(2nd 6 dot)라 하고 제2 누적 카운트 결과를 Accum-count#2(2nd 6 dot)라 하면, 이전 누적 타운트 결과는 -1 이므로 Accum-count#1(2nd 6 dot) = -1 + (-1) = -2이고, Accum-count#2(2nd 6 dot) = -1 + (+1) = 0이다. 타이밍 콘트롤러(101)는 제1 및 제2 누적 카운트 결과 중에서 극성 불균형의 개수가 0으로 되는 Accum-count#2(2nd 6 dot)를 제2 6 도트 데이터의 누적 카운트 값으로 선택하고, 제2 6 도트 데이터의 수평 극성패턴에 대하여 극성선택 제어신호(CTRPOL)를 로우 논리로 발생하여 제2 6 도트 데이터의 수평 극성 패턴을 반전 극성제어신호(/POL)의 수평 극성 패턴으로 적용한다.

타이밍 콘트롤러(101)는 디폴트 극성제어신호(POL)가 적용된 제3 6 도트 데이터에 대한 정극성 개수와 부극성 개수를 카운트하여 제1 정극성 및 부극성 카운트 결과를 산출하고 또한, 반전 극성제어신호(/POL)가 적용된 제3 6 도트 데이터에 대한 정극성 개수와 부극성 개수를 카운트하여 제2 정극성 및 부극성 카운트 결과를 산출한다. 제3 6 도트 데이터에 대한 제1 정극성 카운트 결과를 P-count#1(3rd 6 dot), 제1 부극성 카운트 결과를 N-count#1(3rd 6 dot), 제2 정극성 카운트 결과를 P-count#2(3rd 6 dot), 제2 부극성 카운트 결과를 N-count#2(3rd 6 dot)라 할 때, P-count#1(3rd 6 dot) = +1, N-count#1(3rd 6 dot) = -2, P-count#2(3rd 6 dot) = +2, N-count#2(3rd 6 dot) = -1 이다.

이어서, 타이밍 콘트롤러(101)는 제3 6 도트 데이터에 대한 제1 및 제2 누적 카운트 결과를 산출한다. 제3 6 도트 데이터에 대한 제1 누적 카운트 결과를 Accum-count#1(3rd 6 dot)라 하고 제2 누적 카운트 결과를 Accum-count#2(3rd 6 dot)라 하면, 이전 누적 타운트 결과는 0 이므로 Accum-count#1(3rd 6 dot) = 0 + (-1) = -1이고, Accum-count#2(3rd 6 dot) = 0 + (+1) = +1이다. 따라서, 타이밍 콘트롤러(101)는 제3 6 도트 데이터에 대한 누적 카운트 결과를 Accum-count#1(3rd 6 dot)로 선택하고, 제3 6 도트 데이터의 수평 극성패턴에 대하여 극성선택 제어신호(CTRPOL)를 하이 논리로 발생하여 제3 6 도트 데이터의 수평 극성 패턴을 디폴트 극성제어신호(POL)의 수평 극성 패턴으로 적용한다.

타이밍 콘트롤러(101)는 디폴트 극성제어신호(POL)가 적용된 제4 6 도트 데이터에 대한 정극성 개수와 부극성 개수를 카운트하여 제1 정극성 및 부극성 카운트 결과를 산출하고 또한, 반전 극성제어신호(/POL)가 적용된 제4 6 도트 데이터에 대한 정극성 개수와 부극성 개수를 카운트하여 제2 정극성 및 부극성 카운트 결과를 산출한다. 제4 6 도트 데이터에 대한 제1 정극성 카운트 결과를 P-count#1(4th 6 dot), 제1 부극성 카운트 결과를 N-count#1(4th 6 dot), 제2 정극성 카운트 결과를 P-count#2(4th 6 dot), 제2 부극성 카운트 결과를 N-count#2(4th 6 dot)라 할 때, P-count#1(4th 6 dot) = +1, N-count#1(4th 6 dot) = -2, P-count#2(4th 6 dot) = +2, N-count#2(4th 6 dot) = -1 이다.

이어서, 타이밍 콘트롤러(101)는 제4 6 도트 데이터에 대한 제1 및 제2 누적 카운트 결과를 산출한다. 제4 6 도트 데이터에 대한 제1 누적 카운트 결과를 Accum-count#1(4th 6 dot)라 하고 제2 누적 카운트 결과를 Accum-count#2(4th 6 dot)라 하면, 이전 누적 타운트 결과는 -1 이므로 Accum-count#1(4th 6 dot) = -1 + (-1) = -2이고, Accum-count#2(4th 6 dot) = -1 + (+1) = 0이다. 타이밍 콘트롤러(101)는 제1 및 제2 누적 카운트 결과 중에서 극성 불균형의 개수가 0으로 되는 Accum-count#2(4th 6 dot)를 제4 6 도트 데이터의 누적 카운트 값으로 선택하고, 제4 6 도트 데이터의 수평 극성패턴에 대하여 극성선택 제어신호(CTRPOL)를 로우 논리로 발생하여 제4 6 도트 데이터의 수평 극성 패턴을 반전 극성제어신호(/POL)의 수평 극성 패턴으로 적용한다.

이와 같은 과정을 반복하여, 본 발명은 도 19와 같은 셧다운 패턴이 입력될 때 6 도트 단위로 극성을 수평 2 도트 인버젼의 극성을 미세하게 반전시켜 액정표시패널에서 액정셀들에 충전되는 데이터전압들의 극성 균형을 맞춘다. 소스 드라이브 IC는 타이밍 콘트롤러(101)의 제어 하에 도 19와 같은 셧다운 패턴이 입력될 때 제1 및 제2 극성 제어 데이터(G_POL, G_HINV)에 응답하여 제1 내지 제6 데이터라인에 공급되는 데이터전압의 수평 극성을 수평 1 도트 인버젼의 디폴트 극성제어신호(POL)으로 반전시키고, 제7 내지 제12 데이터라인에 공급되는 데이터전압의 수평 극성을 수평 1 도트 인버젼의 반전 극성제어신호(/POL)으로 반전시킨다. 도 19와 같은 셧다운 패턴이 입력될 때, 소스 드라이브 IC의 제1 내지 제6 멀티플렉서(22#1~22#6)의 제어 단자에는 디폴트 극성제어신호(POL)이 공급되고, 제7 내지 제12 멀티플렉서의 제어 단자에는 반전 극성제어신호(/POL)가 공급된다. 그리고 수평 극성 제어회로(23)는 수평 2 도트 인버젼을 구현하기 위하여 제3, 제4, 제7, 제8, 제11 및 제12 멀티플렉서들에 입력되는 극성제어신호(POL 또는 /POL)를 반전시켜 그 멀티플렉서들의 제어단자에 전달한다.

도 20은 플리커 패턴에서 본 발명의 실시예에 따른 데이터전압의 극성 제어 방법의 수평 1 도트 인버젼을 보여 주는 도면이다.

타이밍 콘트롤러(101)에는 플리커 패턴이 입력된다. 플리커 패턴의 일 예로는, 도 18과 같이 제4k+1 픽셀의 R 서브픽셀 데이터와 제4k+2 픽셀의 G 서브픽셀 데이터만 화이트 계조 데이터이고 나머지 데이터는 블랙 계조 데이터일 수 있다.

도 20을 참조하면, 타이밍 콘트롤러(101)는 입력 영상의 데이터 각각에 가중치를 부여한다. 화이트 계조 데이터에는 가중치 '1'이 부여되고, 블랙 계조 데이터에 가중치 '0'이 부여된다.

타이밍 콘트롤러(101)는 수평 1 도트 인버젼 형태의 디폴트 극성제어신호(POL)를 발생하고 또한, 그 디폴트 극성제어신호(POL)를 반전시켜 반전 극성제어신호(/POL)를 발생하여 그 극성제어신호들(POL, /POL)의 극성패턴을 데이터의 가중치에 가상 적용한다. 수평 1 도트 인버젼 형태의 디폴트 극성제어신호(POL)는 액정표시패널에서 동일 수평라인에서 이웃하게 배치된 액정셀들에 충전될 데이터전압의 극성을 1 도트 단위로 반전시키며, 도 20의 예에서 "+(HIGH) -(LOW) +(HIGH) -(LOW)"가 반복되는 논리값을 갖는다. 수평 1 도트 인버젼 형태의 반전 극성제어신호(/POL)는 도 20의 예에서 "-(LOW) +(HIGH) -(LOW) +(HIGH)"가 반복되는 논리값을 갖는다. 극성제어신호들(POL, /POL)의 극성패턴은 데이터의 가중치에 따라 화이트 계조 데이터에만 적용된다.

타이밍 콘트롤러(101)는 디폴트 극성제어신호(POL)가 적용된 제1 6 도트 데이터에 대한 정극성 개수와 부극성 개수를 카운트하여 제1 정극성 및 부극성 카운트 결과를 산출하고 또한, 반전 극성제어신호(/POL)가 적용된 제1 6 도트 데이터에 대한 정극성 개수와 부극성 개수를 카운트하여 제2 정극성 및 부극성 카운트 결과를 산출한다. 제1 6 도트 데이터에 대한 제1 정극성 카운트 결과를 P-count#1(1st 6 dot), 제1 부극성 카운트 결과를 N-count#1(1st 6 dot), 제2 정극성 카운트 결과를 P-count#2(1st 6 dot), 제2 부극성 카운트 결과를 N-count#2(1st 6 dot)라 할 때, 도 20에서 디폴트 극성제어신호(POL)가 적용된 제1 6 도트 데이터에서 P-count#1(1st 6 dot) = +2, N-count#1(1st 6 dot) = 0 이다. 반면에, 도 20에서 반전 극성제어신호(/POL)가 적용된 제1 6 도트 데이터에서 P-count#2(1st 6 dot) = 0, N-count#2(1st 6 dot) = -2 이다.

이어서, 타이밍 콘트롤러(101)는 디폴트 극성제어신호(POL)가 적용된 제1 정극성 및 부극성 카운트 결과의 차 '+2'을 이전 누적 카운트값 '0'에 가산하여 제1 누적 카운트 결과를 "+2"로 산출하고, 반전 극성제어신호(/POL)가 적용된 제2 정극성 및 부극성 카운트 결과의 차 '-2'을 이전 누적 카운트값 '0'에 가산하여 제2 누적 카운트 결과를 "-2"로 산출한다. 제1 6 도트 데이터에 대한 제1 누적 카운트 결과를 Accum-count#1(1st 6 dot)라 하고 제2 누적 카운트 결과를 Accum-count#2(1st 6 dot)라 하면, 이전 누적 타운트 결과가 0 이므로 Accum-count#1(1st 6 dot) = 0 + (+2) = +2이고, Accum-count#2(1st 6 dot) = 0 + (-2) = -2이다. 타이밍 콘트롤러(101)는 제1 및 제2 누적 카운트 결과에 기초하여 디폴트 극성제어신호(POL)가 적용할 때의 극성 불균형 개수와 반전 극성제어신호(/POL)가 적용될 때의 극성 불균형 개수가 동일할 때 6 도트 데이터에 적용될 수평 극성 패턴을 반전 극성제어신호(/POL)에 비하여 우선 순위가 높게 설정된 디폴트 극성제어신호(POL)의 극성 패턴으로 적용한다. 따라서, 타이밍 콘트롤러(101)는 제1 6 도트 데이터에 대한 누적 카운트 결과를 Accum-count#1로 선택하고, 제1 6 도트의 수평 극성패턴에 대하여 극성선택 제어신호(CTRPOL)를 하이 논리로 발생하여 제1 6 도트 데이터의 수평 극성 패턴을 디폴트 극성제어신호(POL)의 수평 극성 패턴으로 적용한다.

타이밍 콘트롤러(101)는 디폴트 극성제어신호(POL)가 적용된 제2 6 도트 데이터에 대한 정극성 개수와 부극성 개수를 카운트하여 제1 정극성 및 부극성 카운트 결과를 산출하고 또한, 반전 극성제어신호(/POL)가 적용된 제2 6 도트 데이터에 대한 정극성 개수와 부극성 개수를 카운트하여 제2 정극성 및 부극성 카운트 결과를 산출한다. 제2 6 도트 데이터에 대한 제1 정극성 카운트 결과를 P-count#1(2nd 6 dot), 제1 부극성 카운트 결과를 N-count#1(2nd 6 dot), 제2 정극성 카운트 결과를 P-count#2(2nd 6 dot), 제2 부극성 카운트 결과를 N-count#2(2nd 6 dot)라 할 때, 제2 6 도트 데이터에 화이트 계조 데이터가 없으므로 P-count#1(2nd 6 dot) = 0, N-count#1(2nd 6 dot) = 0, P-count#2(2nd 6 dot) = 0, N-count#2(2nd 6 dot) = 0 이다.

이어서, 타이밍 콘트롤러(101)는 제2 6 도트 데이터에 대한 제1 및 제2 누적 카운트 결과를 산출한다. 제2 6 도트 데이터에 대한 제1 누적 카운트 결과를 Accum-count#1(2nd 6 dot)라 하고 제2 누적 카운트 결과를 Accum-count#2(2nd 6 dot)라 하면, 이전 누적 타운트 결과는 +2 이므로 Accum-count#1(2nd 6 dot) = +2 + 0 = +2이고, Accum-count#2(2nd 6 dot) = +2 + 0 = +2이다. 따라서, 타이밍 콘트롤러(101)는 제2 6 도트 데이터의 누적 카운트 값으로 Accum-count#1(2nd 6 dot)을 선택하고, 제2 6 도트 데이터의 수평 극성패턴에 대하여 극성선택 제어신호(CTRPOL)를 하이 논리로 발생하여 제2 6 도트 데이터의 수평 극성 패턴을 디폴트 극성제어신호(POL)의 수평 극성 패턴으로 적용한다.

타이밍 콘트롤러(101)는 디폴트 극성제어신호(POL)가 적용된 제3 6 도트 데이터에 대한 정극성 개수와 부극성 개수를 카운트하여 제1 정극성 및 부극성 카운트 결과를 산출하고 또한, 반전 극성제어신호(/POL)가 적용된 제3 6 도트 데이터에 대한 정극성 개수와 부극성 개수를 카운트하여 제2 정극성 및 부극성 카운트 결과를 산출한다. 제3 6 도트 데이터에 대한 제1 정극성 카운트 결과를 P-count#1(3rd 6 dot), 제1 부극성 카운트 결과를 N-count#1(3rd 6 dot), 제2 정극성 카운트 결과를 P-count#2(3rd 6 dot), 제2 부극성 카운트 결과를 N-count#2(3rd 6 dot)라 할 때, P-count#1(3rd 6 dot) = +2, N-count#1(3rd 6 dot) = 0, P-count#2(3rd 6 dot) = 0, N-count#2(3rd 6 dot) = -2 이다.

이어서, 타이밍 콘트롤러(101)는 제3 6 도트 데이터에 대한 제1 및 제2 누적 카운트 결과를 산출한다. 제3 6 도트 데이터에 대한 제1 누적 카운트 결과를 Accum-count#1(3rd 6 dot)라 하고 제2 누적 카운트 결과를 Accum-count#2(3rd 6 dot)라 하면, 이전 누적 타운트 결과는 +2 이므로 Accum-count#1(3rd 6 dot) = +2 + (+2) = +4이고, Accum-count#2(3rd 6 dot) = +2 + (-2) = 0이다. 따라서, 타이밍 콘트롤러(101)는 제3 6 도트 데이터에 대한 누적 카운트 결과를 최소값인 Accum-count#2(3rd 6 dot)로 선택하고, 제3 6 도트 데이터의 수평 극성패턴에 대하여 극성선택 제어신호(CTRPOL)를 로우 논리로 발생하여 제3 6 도트 데이터의 수평 극성 패턴을 반전 극성제어신호(/POL)의 수평 극성 패턴으로 적용한다.

타이밍 콘트롤러(101)는 디폴트 극성제어신호(POL)가 적용된 제4 6 도트 데이터에 대한 정극성 개수와 부극성 개수를 카운트하여 제1 정극성 및 부극성 카운트 결과를 산출하고 또한, 반전 극성제어신호(/POL)가 적용된 제4 6 도트 데이터에 대한 정극성 개수와 부극성 개수를 카운트하여 제2 정극성 및 부극성 카운트 결과를 산출한다. 제4 6 도트 데이터에 대한 제1 정극성 카운트 결과를 P-count#1(4th 6 dot), 제1 부극성 카운트 결과를 N-count#1(4th 6 dot), 제2 정극성 카운트 결과를 P-count#2(4th 6 dot), 제2 부극성 카운트 결과를 N-count#2(4th 6 dot)라 할 때, 제4 6 도트 데이터에 화이트 계조 데이터가 없으므로 P-count#1(4th 6 dot) = 0, N-count#1(4th 6 dot) = 0, P-count#2(4th 6 dot) = 0, N-count#2(4th 6 dot) = 0 이다.

이어서, 타이밍 콘트롤러(101)는 제4 6 도트 데이터에 대한 제1 및 제2 누적 카운트 결과를 산출한다. 제4 6 도트 데이터에 대한 제1 누적 카운트 결과를 Accum-count#1(4th 6 dot)라 하고 제2 누적 카운트 결과를 Accum-count#2(4th 6 dot)라 하면, 이전 누적 타운트 결과는 0 이므로 Accum-count#1(4th 6 dot) = 0 + 0 = 0이고, Accum-count#2(4th 6 dot) = 0 + 0 = 0이다. 따라서, 타이밍 콘트롤러(101)는 Accum-count#1(4th 6 dot)를 제4 6 도트 데이터의 누적 카운트 값으로 선택하고, 제4 6 도트 데이터의 수평 극성패턴에 대하여 극성선택 제어신호(CTRPOL)를 하이 논리로 발생하여 제4 6 도트 데이터의 수평 극성 패턴을 디폴트 극성제어신호(POL)의 수평 극성 패턴으로 적용한다.

이와 같은 과정을 반복하여, 본 발명은 도 20과 같은 플리커 패턴이 입력될 때 극성 불균일이 최소로 되는 극성 패턴을 6 도트 단위로 선택하여 액정표시패널에서 액정셀들에 충전되는 데이터전압들의 극성 균형을 맞춘다. 소스 드라이브 IC는 타이밍 콘트롤러(101)의 제어 하에 도 20과 같은 플리커 패턴이 입력될 때 제1 및 제2 극성 제어 데이터(G_POL, G_HINV)에 응답하여 제1 내지 제12 데이터라인에 공급되는 데이터전압의 수평 극성을 수평 1 도트 인버젼의 디폴트 극성제어신호(POL)으로 반전시키고, 제13 내지 제18 데이터라인에 공급되는 데이터전압의 수평 극성을 수평 1 도트 인버젼의 반전 극성제어신호(/POL)으로 반전시킨다. 도 20과 같은 플리커 패턴이 입력될 때, 소스 드라이브 IC의 제1 내지 제12 멀티플렉서의 제어 단자에는 디폴트 극성제어신호(POL)가 공급되고, 제13 내지 제18 멀티플렉서의 제어 단자에는 반전 극성제어신호(/POL)가 공급된다. 그리고 수평 극성 제어회로(23)는 수평 1 도트 인버젼을 구현하기 위하여 제3, 제4, 제7, 제8, 제11, 제12, 제15, 및 제16 멀티플렉서들에 입력되는 극성제어신호(POL 또는 /POL)을 그대로 그 멀티플렉서들의 제어단자에 전달한다.

도 21은 플리커 패턴에서 본 발명의 실시예에 따른 데이터전압의 극성 제어 방법의 수평 2 도트 인버젼을 보여 주는 도면이다.

타이밍 콘트롤러(101)는 수평 2 도트 인버젼 형태의 디폴트 극성제어신호(POL)를 발생하고 또한, 그 디폴트 극성제어신호(POL)를 반전시켜 반전 극성제어신호(/POL)를 발생하여 그 극성제어신호들(POL, /POL)의 극성패턴을 데이터의 가중치에 가상 적용한다. 수평 2 도트 인버젼 형태의 디폴트 극성제어신호(POL)는 액정표시패널에서 동일 수평라인에서 이웃하게 배치된 액정셀들에 충전될 데이터전압의 극성을 1 도트 단위로 반전시키며, 도 21의 예에서 "+(HIGH) -(LOW) -(LOW) +(HIGH)"가 반복되는 논리값을 갖는다. 수평 1 도트 인버젼 형태의 반전 극성제어신호(/POL)는 도 20의 예에서 "-(LOW) +(HIGH) +(HIGH) -(LOW)"가 반복되는 논리값을 갖는다. 극성제어신호들(POL, /POL)의 극성패턴은 데이터의 가중치에 따라 화이트 계조 데이터에만 적용된다.

타이밍 콘트롤러(101)는 디폴트 극성제어신호(POL)가 적용된 제1 6 도트 데이터에 대한 정극성 개수와 부극성 개수를 카운트하여 제1 정극성 및 부극성 카운트 결과를 산출하고 또한, 반전 극성제어신호(/POL)가 적용된 제1 6 도트 데이터에 대한 정극성 개수와 부극성 개수를 카운트하여 제2 정극성 및 부극성 카운트 결과를 산출한다. 제1 6 도트 데이터에 대한 제1 정극성 카운트 결과를 P-count#1(1st 6 dot), 제1 부극성 카운트 결과를 N-count#1(1st 6 dot), 제2 정극성 카운트 결과를 P-count#2(1st 6 dot), 제2 부극성 카운트 결과를 N-count#2(1st 6 dot)라 할 때, 도 21에서 디폴트 극성제어신호(POL)가 적용된 제1 6 도트 데이터에서 P-count#1(1st 6 dot) = +2, N-count#1(1st 6 dot) = 0 이다. 반면에, 도 20에서 반전 극성제어신호(/POL)가 적용된 제1 6 도트 데이터에서 P-count#2(1st 6 dot) = 0, N-count#2(1st 6 dot) = -2 이다.

이와 같은 과정을 반복하여, 본 발명은 도 21과 같은 플리커 패턴이 입력될 때 극성 불균일이 최소로 되는 극성 패턴을 6 도트 단위로 선택하여 액정표시패널에서 액정셀들에 충전되는 데이터전압들의 극성 균형을 맞춘다. 소스 드라이브 IC는 타이밍 콘트롤러(101)의 제어 하에 도 21과 같은 플리커 패턴이 입력될 때 제1 및 제2 극성 제어 데이터(G_POL, G_HINV)에 응답하여 제1 내지 제12 데이터라인에 공급되는 데이터전압의 수평 극성을 수평 1 도트 인버젼의 디폴트 극성제어신호(POL)으로 반전시키고, 제13 내지 제18 데이터라인에 공급되는 데이터전압의 수평 극성을 수평 2 도트 인버젼의 반전 극성제어신호(/POL)으로 반전시킨다. 도 21과 같은 플리커 패턴이 입력될 때, 소스 드라이브 IC의 제1 내지 제12 멀티플렉서의 제어 단자에는 디폴트 극성제어신호(POL)가 공급되고, 제13 내지 제18 멀티플렉서의 제어 단자에는 반전 극성제어신호(/POL)가 공급된다. 그리고 수평 극성 제어회로(23)는 수평 2 도트 인버젼을 구현하기 위하여 제3, 제4, 제7, 제8, 제11, 제12, 제15, 및 제16 멀티플렉서들에 입력되는 극성제어신호(POL 또는 /POL)을 반전시켜 그 멀티플렉서들의 제어단자에 전달한다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

11 : 데이터 수신부 12 : 내부 알고리즘 처리부
13 : 파리눈 극성 선택부 14 : 데이터 로직 처리부
15 : 데이터 송신부 31 : 가중치 부여부
32 : 제1 극성 적용부 33 : 제2 극성 적용부
34 : 제1 카운터 35 : 제2 카운터
36 : 제1 누적 카운터 37 : 제2 누적 카운터
38 : 극성 선택부 39 : 멀티플렉서
100 : 액정표시패널 101 : 타이밍 콘트롤러
102 : 데이터 구동회로 104 : 게이트 구동회로

Claims

(a) I(I는 3~18 사이의 3의 배수 중 어느 하나) 도트 단위로 입력 영상의 극성 균형 정도를 분석하는 단계;
(b) 상기 I 도트 단위로 디폴트 극성제어신호의 극성 패턴과, 상기 디폴트 극성제어신호의 반전신호로 발생되는 반전 극성제어신호의 극성 패턴 중 어느 하나를 선택하고, 선택된 극성 패턴을 지시하는 데이터를 소스 드라이브 IC로 전송하는 단계; 및
(c) 상기 소스 드라이브 IC 내에서 상기 극성 패턴을 지시하는 데이터를 바탕으로 상기 선택된 극성 패턴의 극성제어신호를 복원하고, 상기 선택된 극성 패턴의 극성제어신호를 이용하여 상기 입력 영상의 데이터를 정극성/부극성 아날로그 데이터전압으로 변환하여 액정표시패널의 데이터라인들로 출력하는 단계를 포함하는 것을 특징으로 하는 데이터전압의 극성 제어 방법.
제 1 항에 있어서,
상기 (a) 단계는,
상기 입력 영상의 데이터 각각에 대하여 그 데이터의 계조 레벨에 따라 서로 다른 값의 가중치를 부여하는 단계;
n(n은 양의 정수) 번째 I 도트 데이터들에 대하여 가중치가 가장 높은 데이터에 상기 디폴트 극성제어신호의 극성 패턴과, 반전 극성제어신호의 극성 패턴을 각각 적용하는 단계;
상기 디폴트 극성제어신호가 적용된 데이터의 정극성 개수와 부극성 개수를 카운트하여 상기 n 번째 I 도트 데이터들의 제1 정극성 카운트 결과와 제1 부극성 카운트 결과를 산출하고, 상기 반전 극성제어신호가 적용된 데이터의 정극성 개수와 부극성 개수를 카운트하여 상기 n 번째 I 도트 데이터들의 제2 정극성 카운트 결과와 제2 부극성 카운트 결과를 산출하는 단계;
상기 제1 정극성 카운트 결과와 상기 제1 부극성 카운트 결과의 차를 n-1 번째 누적 카운트값에 가산하여 상기 n 번째 I 도트 데이터들에 대한 제1 누적 카운트 결과를 산출하고, 상기 제2 정극성 카운트 결과와 상기 제2 부극성 카운트 결과의 차를 상기 n-1 번째 누적 카운트값에 가산하여 상기 n 번째 I 도트 데이터들에 대한 제2 누적 카운트 결과를 산출하는 단계; 및
상기 제1 누적 카운트 결과와 상기 제2 누적 카운트 결과를 비교하여 그 비교 결과에 따라 상기 입력 영상의 극성 균형 정도를 판단하는 단계를 포함하는 것을 특징으로 하는 데이터전압의 극성 제어 방법.
제 2 항에 있어서,
상기 (b) 단계는,
상기 제1 누적 카운트 결과와 상기 제2 누적 카운트 결과 중 작은 값의 카운트 결과를 선택하는 단계;
상기 디폴트 극성제어신호의 극성 패턴과 상기 반전 극성제어신호의 극성 패턴 중에서 상기 선택된 카운트 결과가 반영된 극성 패턴을 선택하는 단계를 포함하는 것을 특징으로 하는 데이터전압의 극성 제어 방법.
제 3 항에 있어서,
상기 (b) 단계는,
상기 제1 및 제2 누적 카운트 결과가 동일하면 상기 디폴트 극성제어신호의 극성 패턴을 선택하는 단계를 더 포함하는 것을 특징으로 하는 데이터전압의 극성 제어 방법.
제 2 항에 있어서,
상기 선택된 극성 패턴을 지시하는 데이터는,
상기 n 번째 I 도트 데이터 중에서 첫 번째 도트 데이터의 극성을 지시하는 제1 극성 제어 데이터와, 수평 1 도트 인버젼의 극성 패턴과 수평 2 도트 인버젼의 극성 패턴 중 어느 하나를 지시하는 제2 극성 제어 데이터를 포함하고,
상기 (c) 단계는,
상기 n 번째 I 도트 데이터들이 전송되는 데이터 버스 전송라인들을 통해 상기 n 번째 I 도트 데이터들과 함께 상기 제1 및 제2 극성 제어 데이터를 소스 드라이브 IC들로 전송하는 단계; 및
상기 소스 드라이브 IC 내에서 상기 제1 및 제2 극성 제어 데이터에 기초하여 상기 선택된 극성제어신호를 복원하여 상기 액정표시패널의 데이터라인들로 출력되는 데이터전압들의 수평 극성을 반전시키는 단계를 더 포함하는 것을 특징으로 하는 데이터전압의 극성 제어 방법.
데이터라인들과 게이트라인들이 교차되는 액정표시패널;
I(I는 3~18 사이의 3의 배수 중 어느 하나) 도트 단위로 입력 영상의 극성 균형 정도를 분석하여 디폴트 극성제어신호의 극성 패턴과, 상기 디폴트 극성제어신호의 반전신호로 발생되는 반전 극성제어신호의 극성 패턴 중 어느 하나를 선택하고, 선택된 극성 패턴을 지시하는 데이터를 발생하는 타이밍 콘트롤러; 및
상기 타이밍 콘트롤러로부터 상기 선택된 극성 패턴을 지시하는 데이터를 수신하고, 상기 선택된 극성 패턴을 지시하는 데이터를 바탕으로 상기 선택된 극성 패턴의 극성제어신호를 복원하고, 상기 선택된 극성패턴의 극성제어신호를 이용하여 상기 입력 영상의 데이터를 정극성/부극성 아날로그 데이터전압으로 변환하여 상기 데이터라인들로 출력하는 소스 드라이브 IC를 구비하는 것을 특징으로 하는 액정표시장치.
제 6 항에 있어서,
상기 타이밍 콘트롤러는,
상기 입력 영상의 데이터 각각에 대하여 그 데이터의 계조 레벨에 따라 서로 다른 값의 가중치를 부여하는 가중치 부여부;
n(n은 양의 정수) 번째 I 도트 데이터들에 대하여 가중치가 가장 높은 데이터에 상기 디폴트 극성제어신호의 극성 패턴과, 반전 극성제어신호의 극성 패턴을 각각 적용하는 극성 적용부;
상기 디폴트 극성제어신호가 적용된 데이터의 정극성 개수와 부극성 개수를 카운트하여 상기 n 번째 I 도트 데이터들의 제1 정극성 카운트 결과와 제1 부극성 카운트 결과를 산출하고, 상기 반전 극성제어신호가 적용된 데이터의 정극성 개수와 부극성 개수를 카운트하여 상기 n 번째 I 도트 데이터들의 제2 정극성 카운트 결과와 제2 부극성 카운트 결과를 산출하는 카운터;
상기 제1 정극성 카운트 결과와 상기 제1 부극성 카운트 결과의 차를 n-1 번째 누적 카운트값에 가산하여 상기 n 번째 I 도트 데이터들에 대한 제1 누적 카운트 결과를 산출하고, 상기 제2 정극성 카운트 결과와 상기 제2 부극성 카운트 결과의 차를 상기 n-1 번째 누적 카운트값에 가산하여 상기 n 번째 I 도트 데이터들에 대한 제2 누적 카운트 결과를 산출하는 누적 카운터; 및
상기 제1 누적 카운트 결과와 상기 제2 누적 카운트 결과를 비교하여 그 비교 결과에 따라 상기 입력 영상의 극성 균형 정도를 판단하는 극성 선택부를 포함하는 것을 특징으로 하는 액정표시장치.
제 7 항에 있어서,
상기 극성 선택부는,
상기 제1 누적 카운트 결과와 상기 제2 누적 카운트 결과 중 작은 값의 카운트 결과를 선택하고,
상기 디폴트 극성제어신호의 극성 패턴과 상기 반전 극성제어신호의 극성 패턴 중에서 상기 선택된 카운트 결과가 반영된 극성 패턴을 선택하는 것을 특징으로 하는 데이터전압의 액정표시장치.
제 8 항에 있어서,
상기 극성 선택부는,
상기 제1 및 제2 누적 카운트 결과가 동일하면 상기 디폴트 극성제어신호의 극성 패턴을 선택하는 것을 특징으로 하는 액정표시장치.
제 7 항에 있어서,
상기 선택된 극성 패턴을 지시하는 데이터는,
상기 n 번째 I 도트 데이터 중에서 첫 번째 도트 데이터의 극성을 지시하는 제1 극성 제어 데이터와, 수평 1 도트 인버젼의 극성 패턴과 수평 2 도트 인버젼의 극성 패턴 중 어느 하나를 지시하는 제2 극성 제어 데이터를 포함하고,
상기 타이밍 콘트롤러는,
상기 n 번째 I 도트 데이터들이 전송되는 데이터 버스 전송라인들을 통해 상기 n 번째 I 도트 데이터들과 함께 상기 제1 및 제2 극성 제어 데이터를 상기 소스 드라이브 IC들로 전송하는 것을 특징으로 하는 액정표시장치.
제 10 항에 있어서,
상기 소스 드라이브 IC는,
상기 제1 및 제2 극성 제어 데이터에 기초하여 상기 선택된 극성 패턴의 극성제어신호를 복원하고,
상기 선택된 극성 패턴의 극성제어신호에 응답하여 상기 데이터라인들로 출력되는 데이터전압들의 수평 극성을 반전시키는 것을 특징으로 하는 액정표시장치.