[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR101676025B1 - 반도체 웨이퍼의 하프커팅 후 이면 연삭 가공용 자외선 경화형 점착시트 - Google Patents

반도체 웨이퍼의 하프커팅 후 이면 연삭 가공용 자외선 경화형 점착시트 Download PDF

Info

Publication number
KR101676025B1
KR101676025B1 KR1020160083002A KR20160083002A KR101676025B1 KR 101676025 B1 KR101676025 B1 KR 101676025B1 KR 1020160083002 A KR1020160083002 A KR 1020160083002A KR 20160083002 A KR20160083002 A KR 20160083002A KR 101676025 B1 KR101676025 B1 KR 101676025B1
Authority
KR
South Korea
Prior art keywords
layer
weight
parts
semiconductor wafer
sensitive adhesive
Prior art date
Application number
KR1020160083002A
Other languages
English (en)
Inventor
이동호
서영옥
Original Assignee
(주) 화인테크놀리지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주) 화인테크놀리지 filed Critical (주) 화인테크놀리지
Priority to KR1020160083002A priority Critical patent/KR101676025B1/ko
Priority to CN201680005445.6A priority patent/CN107924864B/zh
Priority to PCT/KR2016/007755 priority patent/WO2018004050A1/ko
Application granted granted Critical
Publication of KR101676025B1 publication Critical patent/KR101676025B1/ko
Priority to TW106121864A priority patent/TWI634190B/zh

Links

Images

Classifications

    • C09J7/02—
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/20—Adhesives in the form of films or foils characterised by their carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/0231—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to electromagnetic radiation, e.g. UV light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Adhesive Tapes (AREA)

Abstract

본 발명은 회로와 범프가 형성된 반도체 웨이퍼의 하프커팅 후 이면 연삭 가공 시 웨이퍼의 두께를 최대한 얇게 연마하고, 범프의 요철 부분의 표면을 보호하면서 연마한 반도체 웨이퍼를 개개의 칩으로 용이하게 분할 가능한 것을 특징으로 하는 회로와 범프가 형성된 반도체 웨이퍼의 하프커팅 후 이면 연삭 가공용 자외선 경화형 점착시트에 관한 것으로, UV 경화형 점착층에 의해 자외선 조사 전에는 높은 접착강도를 유지하여야 하는 반면, 자외선 조사 후에는 반도체 칩의 박리가 용이하고 또한 박리과정에서 반도체 칩 표면에 점착제의 잔사가 남지 않고, 그리고 연질층에 의해 반도체 웨이퍼의 이면 연삭 시 범프(Bump) 및 회로의 매립성을 확보하고 그라인딩(Grinding) 공정 시 외부의 전단응력으로부터 범프(Bump)와 회로를 보호하여 범프(Bump) 또는 웨이퍼의 깨짐을 방지하며, 또한, 본 발명은 기재층을 기재 필름층, 경질층 및 표면조도 필름층의 순으로 적층된 3층 구조로 형성시킴으로써, 반도체 웨이퍼의 그라인딩(Grinding) 공정 시, 자외선 경화형 점착시트가 웨이퍼 연삭을 위한 설비인 척 테이블(Chuck table)에 밀착력과 고착력을 향상시켜 반도체 웨이퍼의 두께 편차를 최소화시킬 수 있는 효과가 있다.

Description

반도체 웨이퍼의 하프커팅 후 이면 연삭 가공용 자외선 경화형 점착시트{Ultraviolet-curable adhesive sheet for grinding of back side after half-cut of a semiconductor wafer formed of circuit and Bumps}
본 발명은 회로와 범프가 형성된 반도체 웨이퍼를 하프커팅(Half-cutting 또는 Half-Dicing) 후 최종 목적하는 반도체 웨이퍼 두께까지 이면 연삭 가공 시 웨이퍼의 두께를 얇게 연마하고, 범프의 요철 부분의 표면을 보호하면서 연마한 반도체 웨이퍼를 개개의 칩으로 용이하게 분할 가능한 것을 특징으로 하는 회로와 범프가 형성된 반도체 웨이퍼의 하프커팅 후 이면 연삭 가공용 자외선 경화형 점착시트에 관한 것이다.
반도체 웨이퍼는 박막화 추세로 인해 웨이퍼의 두께가 50~100㎛ 또는 50㎛이하로 얇아짐에 따라 반도체 웨이퍼의 가공방법도 기존의 DAG(Dicing After Grinding)공법에서 DBG(Dicing Before Grinding) 공법으로 전향되고 있다. DBG공법에서 범프(Bump)와 회로가 형성된 반도체 웨이퍼의 하프커팅 후 이면 연삭 시 범프(Bump)와 회로가 형성된 면을 보호하는 점착시트가 사용되고 있고, 이를 DBG용 백그라인딩 테이프(Back Grinding Tape)라 한다.
DBG용 백그라인드 테이프(Back Grinding Tape)는 반도체 제조 공정 중 웨이퍼 뒷면의 불필요한 막을 제거하고 필요 이상으로 두꺼운 뒷면을 깎아내어 저항을 줄이고 열전도율을 향상시키기 위해 연마 가공하는 이면에 점착되어 회로와 범프를 보호하고 반도체 웨이퍼의 연삭을 통하여 최종 목적하는 개별화된 개개의 칩이 손상없이 일정하게 배열된 상태로 유지되게 하는 역할을 수행하는 테이프이다.
그리고, DBG용 백그라인드 테이프(Back Grinding Tape)와 같이 반도체 공정 중에 사용되는 테이프는 점착제가 웨이퍼 상에 남지 말아야 하며, 오염이 되지 않는 물성이 요구되며, 사용 시에는 제품 그레이드별로 로트 넘버(LOT NO) 표시를 확실히 하고, 필름 외관에 송곳이나 뾰족한 것으로 손상시키지 말아야 하며, 절단 면, 권취 면, 외관 오염이 없는지 확인하여야 한다.
한편, 본 출원인은 상기에서 설명한 바와 같은 물성이 요구되는 반도체 웨이퍼 가공용 점착시트에 관한 기술들을 개발하여 이전에 특허문헌 1, 2로 특허 등록을 받은 바가 있다.
본 출원인이 이전에 특허 등록받은 바 있는 특허문헌 1은 기재와, 그 위에 형성된 중간층 및 그 중간층 위에 형성된 자외선 경화형 점착제 조성물과 이를 이용한 반도체 웨이퍼 가공용 점착시트에 관한 것으로, 반도체 웨이퍼를 매우 얇게 연삭할 때에 적합하게 사용되며 반도체 웨이퍼의 연삭 가공 후 자외선의 조사에 의해 박리가 용이한 것이 특징이다.
그리고 본 출원인이 이전에 특허 등록받은 바 있는 다른 특허문헌인 특허문헌 2는 코로나 처리층과 다이싱 익스펜딩층의 이중 구조로 이루어진 반도체웨이퍼 다이싱용 필름에 있어서, 상기 반도체웨이퍼 다이싱용 필름 소재로서 초저밀도수지와 저밀도 수지의 혼합수지를 사용하고, 여기에 무기탈크를 첨가함으로서, 다이싱 공정 후 칩의 픽업이 용이하며 코로나 처리층의 점착제의 도포작업이 원활하고, 웨이퍼 절단 공정시 다이싱 칼날에 필름이 용융되어 달라붙지 않아 원활하게 절단 작업이 가능한 것을 특징으로 한다.
그리고 일본의 린텍사(LINTEC CORPORATION)에서 개발하여 국내에 특허출원한 특허문헌 3은 백 그라인드(BG) 시트에 관한 것으로, 도 1의 (a)의 BG 시트(1a)와 같이, 기재(11) 상에 요철 흡수층(12)을 갖는 구조이거나 또는 요철 흡수층(12) 상에 점착제층(13)을 더 갖는 BG 시트(1b)와 같은 구성이거나 또는 점착제층(13) 상에 박리재(14)를 더 갖는 BG 시트(1c)와 같은 구성으로, BG 시트(1b, 1c)와 같이 점착제층(13)을 설치한 구조이다.
또한, 일본의 후루카와사(FURUKAWA ELECTRIC CO.)에서 개발하여 국내에 특허출원한 특허문헌 4는 박막 연삭용 표면 보호 테이프에 관한 것으로, 도 2에 도시된 바와 같이 반도체 웨이퍼(1)의 표면(1A)에 점착시키는 박막 연삭용 표면 보호 테이프는 기재 필름(4) 상에 점착제층(5)을 가지는 점착 테이프(3)의 점착제층(3) 상에 접착 필름(6)이 적층되어서 이루어지는 구조이다.
또한, 일본의 린텍사(LINTEC CORPORATION)에서 개발하여 국내에 특허출원한 특허문헌 5는 표면보호용 시트에 관한 것으로, 도 3에 도시된 바와 같이 기재시트(1)의 한쪽 면에 첩부하는 반도체 웨이퍼의 외경보다도 작은 직경의 점착제층이 형성되어 있지 않은 개구부(3)과, 그의 바깥주위에 형성된 점착제층(2)가 형성되어 있는 부분이 마련되고, 상기 점착제층(2)은 점착제의 단층으로 형성되거나 또는 심재 필름(22)의 양면에 점착제층(21, 23)을 각각 마련한 양면 점착시트 구조로 이루어져 있다.
그런데 본 출원인이 특허 등록받은 바 있는 특허문헌 1, 2는 물론이고, 특허문헌 3 내지 5의 경우에도 자외선 조사 전에는 높은 접착강도를 유지하여야 하는 반면, 자외선 조사 후에는 반도체 칩의 박리가 용이하고 또한 박리과정에서 반도체 칩 표면에 점착제의 잔사가 남지 않는 장점이 있지만, 최근 반도체 웨이퍼의 두께가 매우 얇아지고 있는 추세에서 범프(Bump)와 회로가 형성된 반도체 웨이퍼의 하프커팅 후 이면 연삭 시 범프(Bump)와 회로가 형성된 면을 보호해주는 기능을 보완하여야 필요성이 있었다.
특허문헌 1 : 국내 등록특허공보 제10-0323949호(2002년 01월 28일 등록) 자외선 경화형 점착제 조성물 및 반도체 웨이퍼 가공용 점착시트. 특허문헌 2 : 국내 등록특허공보 제10-0737444호(2007년 07월 03일 등록)반도체 웨이퍼 다이싱용 필름. 특허문헌 3 : 국내 공개특허공보 제10-2015-0058242호(2015년 05월 28일 공개)백 그라인드 시트. 특허문헌 4 : 국내 공개특허공보 제10-2015-0087222호(2015년 07월 29일 공개)반도체 칩의 제조방법 및 이것에 이용되는 박막 연삭용 표면 보호 테이프. 특허문헌 5 : 국내 공개특허공보 제10-2006-0120113호(2006년 11월 24일 공개)표면보호용 시트 및 반도체 웨이퍼의 연삭방법.
본 발명은 상기에서 설명드린 바와 같은 문제점들을 보완하기 위한 방안으로, UV 경화형 점착층에 의해 자외선 조사 전에는 높은 접착강도를 유지하여야 하는 반면, 자외선 조사 후에는 반도체 칩의 박리가 용이하고 또한 박리과정에서 반도체 칩 표면에 점착제의 잔사가 남지 않는 것을 특징으로 하는 회로와 범프가 형성된 반도체 웨이퍼의 하프커팅 후 이면 연삭 가공용 자외선 경화형 점착시트를 제공하는 것을 과제로 한다.
그리고 본 발명은 연질층에 의해 반도체 웨이퍼의 하프커팅 후 이면 연삭 시 범프(Bump) 및 회로의 매립성을 확보하고 그라인딩(Grinding) 공정 시 외부의 전단응력으로부터 범프(Bump)와 회로를 보호하여 범프(Bump) 또는 웨이퍼의 깨짐을 방지하는 것을 특징으로 하는 회로와 범프가 형성된 반도체 웨이퍼의 하프커팅 후 이면 연삭 가공용 자외선 경화형 점착시트를 제공하는 것을 다른 과제로 한다.
또한, 본 발명은 기재층을 기재 필름층, 경질층 및 표면조도 필름층의 순으로 적층된 3층 구조로 형성시킴으로써, 반도체 웨이퍼의 그라인딩(Grinding) 공정 시, 자외선 경화형 점착시트가 웨이퍼 연삭을 위한 설비인 척 테이블(Chuck table)에 밀착력과 고착력을 향상시켜 반도체 웨이퍼의 두께 편차를 최소화시킬 수 있는 것을 특징으로 하는 회로와 범프가 형성된 반도체 웨이퍼의 하프커팅 후 이면 연삭 가공용 자외선 경화형 점착시트를 제공하는 것을 또 다른 과제로 한다.
상기의 과제를 해결하기 위한 본 발명은 기재층과, 상기 기재층의 상부에 형성시킨 연질층과, 상기 연질층의 상부에 형성시킨 UV 경화형 점착층 및, 상기 UV 경화형 점착층의 상부에 형성시킨 이형 필름층의 순으로 적층된 구조인 것을 특징으로 하는 회로와 범프가 형성된 반도체 웨이퍼의 하프커팅 후 이면 연삭 가공용 자외선 경화형 점착시트를 과제의 해결 수단으로 한다.
그리고 기재층은 3층 구조로서, 기재 필름층, 경질층 및 표면조도 필름층의 순으로 적층된 구조인 것을 특징으로 하며, 상기 기재 필름층은 양면이 코로나 처리 또는 우리탄, 우레탄아크릴레이트, 아크릴레이트, 실리콘 아크릴레이트 등의 수지로 프라이머(Primer) 처리된 PET(Polyethylene terephthalate), LLDPE(Linear low-density polyethylene), EVA(Ethylene vinyl acetate), 폴리이미드(Polyimide), TPO(Thermoplastic olefinic elastomer), PU(Polyurethane) 또는 LDPE(Low density polyethylene) 소재의 필름 중에서 선택사용하고, 상기 경질층은 경질 조성물을 사용하여 형성시킨 층으로, 상기 경질 조성물은 아크릴 공중합 수지 100 중량부에 페놀-포름알데히드 수지 5~30 중량부, 경화제 0.1~3 중량부, 경화촉진제 0.01~1.0 중량부, 안료 0.1~2.0 중량부 및 용매 10~60 중량부로 이루어지며, 표면조도 필름층은 표면조도처리된 PET(Polyethylene terephthalate), LLDPE(Linear low-density polyethylene), EVA(Ethylene vinyl acetate), 폴리이미드(Polyimide), TPO(Thermoplastic olefinic elastomer), PU(Polyurethane) 또는 LDPE(Low density polyethylene) 소재의 필름 중에서 선택사용하는 것을 특징으로 한다.
또한, 연질층은 연질 조성물을 사용하여 형성시킨 층으로, 상기 연질 조성물은 아크릴 공중합 수지 100 중량부에 충진제 5~60 중량부, 경화제 0.1~3 중량부 및 용매 10~60 중량부로 이루어지고, UV 경화형 점착층은 UV 경화형 점착 조성물을 사용하여 형성시킨 층으로, 상기 UV 경화형 점착 조성물은 아크릴 공중합 수지 100 중량부에 점착력 증진제 3~15 중량부, 경화제 1~10 중량부, 광개시제 1~5 중량부 및 용매 10~60 중량부로 이루어지며, 상기 이형 필름층은 이형처리된 PET(Polyethylene terephthalate), LLDPE(Linear low-density polyethylene), EVA(Ethylene vinyl acetate), 폴리이미드(Polyimide), TPO(Thermoplastic olefinic elastomer), PU(Polyurethane) 또는 LDPE(Low density polyethylene) 소재의 필름 중에서 선택사용하는 것을 특징으로 한다.
본 발명에 따른 반도체 웨이퍼의 하프커팅 후 이면 연삭 가공용 자외선 경화형 점착시트는 UV 경화형 점착층에 의해 자외선 조사 전에는 높은 접착강도를 유지하여야 하는 반면, 자외선 조사 후에는 반도체 칩의 박리가 용이하고 또한 박리과정에서 반도체 칩 표면에 점착제의 잔사가 남지 않고, 그리고 연질층에 의해 반도체 웨이퍼의 하프커팅 후 이면 연삭 시 범프(Bump) 및 회로의 매립성을 확보하고 그라인딩(grinding) 공정 시 외부의 전단응력으로부터 범프(Bump)와 회로를 보호하여 범프(Bump) 또는 웨이퍼의 깨짐을 방지하며, 또한, 본 발명은 기재층을 기재 필름층, 경질층 및 표면조도 필름층의 순으로 적층된 3층 구조로 형성시킴으로써, 반도체 웨이퍼의 그라인딩(grinding) 공정 시, 자외선 경화형 점착시트가 웨이퍼 연삭을 위한 설비인 척 테이블(Chuck table)에 밀착력과 고착력을 향상시켜 반도체 웨이퍼의 두께 편차를 최소화시킬 수 있는 효과가 있다.
도 1은 종래의 특허문헌 3에 따른 백그라인드 시트의 단면을 나타낸 도면.
도 2는 종래의 특허문헌 4에 따른 반도체 웨이퍼의 가공공정에 적용한 박막 연삭용 표면 보호 테이프의 단면을 나타낸 도면.
도 3은 종래의 특허문헌 5에 따른 표면보호용 시트의 단면을 나타낸 도면.
도 4는 본 발명에 따른 자외선 경화형 점착시트의 단면을 나타낸 도면.
도 5는 본 발명에 따른 실시 예 1의 자외선 경화형 점착시트를 사용하여 반도체 웨이퍼의 가공 후의 칩의 상태를 찍은 사진.(광학현미경 배율 100배)
도 6은 본 발명에 따른 실시 예 1의 자외선 경화형 점착시트를 사용하여 반도체 웨이퍼의 가공 후의 범프(Bump) 및 범프 패드(Pad)의 오염성을 찍은 사진.(광학현미경 배율 150배)
도 7은 본 발명과 대조되는 비교 예 1의 자외선 경화형 점착시트를 사용하여 반도체 웨이퍼의 가공 후의 칩의 상태를 찍은 사진.(광학현미경 배율 100배)
도 8은 본 발명과 대조되는 비교 예 1의 자외선 경화형 점착시트를 사용하여 반도체 웨이퍼의 가공 후의 범프(Bump) 및 범프 패드(Pad)의 오염성을 찍은 사진.(광학현미경 배율 50배, 100배)
본 발명에 따른 회로와 범프가 형성된 반도체 웨이퍼의 하프커팅 후 이면 연삭 가공용 자외선 경화형 점착시트에 대해서 첨부된 도면을 참고로 본 발명의 기술적 구성을 이해하는데 필요한 부분만 설명하되, 그 이외 부분의 설명은 본 발명의 요지를 흩트리지 않도록 생략될 것이라는 것을 유의하여야 한다.
참고로, 본 발명의 명세서에서 '반도체 웨이퍼의 하프커팅 후 이면 연삭 가공용 자외선 경화형 점착시트'란 용어에 대하여 상기 배경기술 및 도면의 설명과 발명을 실시하기 위한 구체적인 내용에 있어서 DBG용 백그라인드 시트 또는 DBG용 라미네이션 테이프 또는 박막 연삭용 표면 보호 테이프 또는 DBG용 표면보호용 시트로 기재한 용어는 모두 동일한 의미를 갖는 용어임을 유의하여야 한다.
본 발명의 바람직한 실시 예에 따른 회로와 범프가 형성된 반도체 웨이퍼의 하프커팅 후 이면 연삭 가공용 자외선 경화형 점착시트(이하, '자외선 경화형 점착시트'라 한다)는 도 4에 도시된 바와 같은 구조로서, 기재층(10)과, 상기 기재층의 상부에 형성시킨 연질층(20)과, 상기 연질층의 상부에 형성시킨 UV 경화형 점착층(30) 및, 상기 UV 경화형 점착층의 상부에 형성시킨 이형 필름층(40)의 순으로 적층된 구조인 것을 특징으로 한다.
본 발명에 따른 자외선 경화형 점착시트는 DBG공법에서 범프(Bump)와 회로가 형성된 반도체 웨이퍼의 하프커팅 후 이면 연삭 시 범프(Bump)와 회로가 형성된 면을 보호하면서 반도체 웨이퍼의 이면 연삭을 위한 DBG용 백그라인딩 테이프(Back Grinding Tape)로서, 자외선 조사 전에는 높은 접착강도를 유지하여야 하는 반면, 자외선 조사 후에는 반도체 칩의 박리가 용이하도록 접착강도가 매우 낮아야 하고 또한 박리과정에서 반도체 칩 표면에 점착제의 잔사가 남지 않는 특성이 있다.
이하, 본 발명에 따른 자외선 경화형 점착시트를 구성하는 적층 구조에서 각 적층체 별로 상세히 설명하면 아래의 내용과 같다.
(1) 기재층(Base film layer)
기재층(10)은 기재 필름층(10a), 경질층(10b) 및 표면조도 필름층(10c)의 순으로 적층된 3층 구조로서, 반도체 웨이퍼의 그라인딩(grinding) 공정 시, 자외선 경화형 점착시트가 웨이퍼 연삭 설비인 척 테이블(Chuck table)에 밀착력과 고착력을 향상시켜 반도체 웨이퍼의 두께 편차를 최소화시키는 역할을 하는 층이다.
상기 기재 필름층(10a)은 필름 표면의 젖음성을 증가시켜 경질층(10b)과의 접착력을 향상시키기 위해 양면이 코로나 처리 또는 우리탄, 우레탄아크릴레이트, 아크릴레이트, 실리콘 아크릴레이트 등의 수지로 프라이머 처리된 PET(Polyethylene terephthalate), LLDPE(Linear low-density polyethylene), EVA(Ethylene vinyl acetate), 폴리이미드(Polyimide), TPO(Thermoplastic olefinic elastomer), PU(Polyurethane) 또는 LDPE(Low density polyethylene) 소재의 필름 중에서 선택사용할 수 있다. 코로나 처리층은 표면장력이 40 내지 46 dyne/cm인 것이 바람직하다. 상기 범위 내에서 코로나 처리층에 코로나 처리를 하면 젖음성을 향상시켜 점착제와 필름간의 접착력을 증가시킬 수 있다.
상기 경질층(Hard layer)(10b)은 기재 필름층(10a)과 표면조도 필름층(10c) 간의 고접착력과 전단응력을 부여하기 위한 역할을 하는 층이다.
상기 경질층(10b)은 경질 조성물을 사용하여 형성시킨 층으로, 상기 경질 조성물은 아크릴 공중합 수지 100 중량부에 페놀-포름알데히드 수지 5~30 중량부, 경화제 0.1~3 중량부, 경화촉진제 0.01~1.0 중량부, 안료 0.1~2.0 중량부 및 용매 10~60 중량부로 이루어진다.
상기 아크릴 공중합 수지는 부틸아크릴레이트 단량체 10~30 중량부, 2-에틸헥실아크릴레이트 단량체 5~15 중량부, 메틸메타아크릴레이트 단량체 1~10 중량부, 비닐아크릴레이트 단량체 1~10 중량부, 2-헥실에틸메타아크릴레이트 단량체 0.5~5 중량부, 글리시딜메타아크릴레이트 단량체 0.5~5 중량부, 아크릴산 단량체 0.5~5 중량부의 단량체를 유기과산화물 반응개시제 0.01~2 중량부로 합성하는 것이 바람직하다.
상기 페놀-포름알데히드 수지는 경질층의 접착력 및 내구성 향상의 역할을 하며, 아크릴 공중합 수지 100 중량부에 대하여 5~30 중량부를 혼합하는 것이 바람직하다. 페놀-포름알데히드 수지의 혼합량이 상기에서 한정한 범위 미만이 될 경우에는 접착력 부족 및 전단박리력 저하로 인해 표면처리된 상기 기재 필름층(Base film layer)(10a)과 쉽게 박리될 우려가 있고, 페놀-포름알데히드 수지의 혼합량이 상기에서 한정한 범위를 초과할 경우에는 경질층의 도막이 과도하게 딱딱해져(Brittle) 쉽게 부러질 우려가 있다.
상기 경화제는 경질층(10b)을 3차원 망상구조로 부분 가교시키는 역할을 하며, 경화제는 아크릴 공중합 수지 100 중량부에 대하여 0.1~3 중량부를 첨가하는 것이 바람직하다. 경화제의 혼합량이 상기에서 한정한 범위 미만이 될 경우에는 아크릴 공중합체들을 부분 가교가 제대로 이루어지지 않을 우려가 있고, 경화제의 첨가량이 상기에서 한정한 범위를 초과할 경우에는 경질층(10b)의 접착력 및 전단박리력 저하의 우려가 있다.
본 발명에서 사용하는 경화제는 이소시아네이트계 가교제로서, 구체적으로는 2,4-톨릴렌 디이소시아네이트, 2,6-톨릴렌 디이소시아네이트, 1,3-크실릴렌 디이소시아네이트, 1,4-크실릴렌 디이소시아네이트 또는 디페닐메탄-4,4'-디이소시아네이트 중에서 1종 또는 그 이상의 화합물을 혼합하여 사용할 수 있다.
상기 경화촉진제는 경화제의 경화작용을 보조하여 경화반응의 활성화에너지를 낮추어 반응속도를 빠르게 하고 부분 가교를 촉진시키는 역할을 하며, 아크릴 공중합 수지 100 중량부에 대하여 0.01~1.0 중량부를 첨가하는 것이 바람직하다. 경화촉진제의 첨가량이 상기에서 한정한 범위 미만이 될 경우에는 경화반응시간이 길어질 우려가 있고, 경화촉진제의 첨가량이 상기에서 한정한 범위를 초과할 경우에는 경화반응이 매우 빨라지며 가사시간이 짧아질 우려가 있다.
본 발명에서 사용하는 경화촉진제는 구체적으로 디메틸시클로헥실아민(Dimethylcyclohexylamine), 트리에틸아민(Triethylamine), 디부틸주석 디라우레이트(Dibutyltin dilaurate), 초산칼륨(Potassium acetate) 중에서 1종 또는 그 이상을 선택하여 사용할 수 있다.
그리고 본 발명에서 사용하는 안료는 반도체웨이퍼의 취급시 눈의 피로도와 주위 안정감을 위하여 청색 안료를 사용하는 것이 바람직하나 필요에 따라서는 청색 안료 이외의 연청색 안료 또는 기타 색상의 안료를 다양하게 사용할 수 있다. 본 발명에서 사용 가능한 청색 안료로는 프탈로시아닌블루, 코발트블루, 군청 등 특별히 한정하지는 않는다.
안료의 첨가량은 아크릴 공중합 수지 100 중량부에 대하여 안료 0.1~2.0 중량부인 것이 바람직하지만, 안료의 첨가량은 상기에서 한정한 범위에만 반드시 제한되지 아니하고 제조자의 필요에 의하거나 또는 수요자의 요구에 의해 적절히 조정되어 질 수 있다.
그리고 본 발명에서 사용하는 용매는 아크릴 공중합 수지 100 중량부에 대하여 10~60 중량부인 것이 바람직하다. 용매의 혼합량이 상기에서 한정한 범위 미만일 경우에는 유동성 저하로 필름화 시 표면레벨링, 핀홀 등 코팅성의 문제를 야기할 우려가 있고, 용매의 혼합량이 상기에서 한정한 범위를 초과할 경우에는 유동성이 크고, 고형분 함량이 낮아져 필름화 시 건조효율이 떨어질 우려가 있다.
상기 용매는 톨루엔, 시클로헥산, 살리실산메틸, 아세트산부틸, 아세트산에틸, 아세트산아밀, 이소프로필알코올, 메틸이소부틸케톤, 메틸에틸케톤, 디부틸프탈레이트, 크실렌, 벤젠 또는 디메틸포름아마이드 중에서 1종 또는 그 이상을 선택사용할 수 있다.
상기 표면조도 필름층(Rough surface film)(10c)은 표면조도 필름층(10c)의 도입으로 반도체 웨이퍼의 이면 연삭 공정 시의 얻을 수 있는 효과로는, 연삭할 반도체 웨이퍼의 범프(Bump)가 포함된 회로가 형성되어 있는 측면과 점착시트의 UV경화형 점착층(30)이 서로 맞닿아 점착된 상태에서 점착시트의 표면조도 필름층(10c) 측면과 웨이퍼 연삭을 위한 설비인 척 테이블(Chuck table)의 측면이 서로 맞닿을 때, 계면에는 연삭수(물)가 존재하고 척 테이블(Chuck table)의 측면에서는 흡착을 하여 점착시트를 고정하게 된다. 이때, 고정된 점착시트의 표면조도 형성을 통하여 연삭수 및 기포의 맺힘(머무름) 현상이 발생하지 않으면서 점착시트의 척 테이블(Chuck table)에서의 고정력이 향상되며, 이로 인해 연삭 공정의 안정성과 연삭되는 웨이퍼의 두께 편차가 없거나 최소화가 가능해진다.
본 발명에서 표면조도 필름층(10c)에 사용하는 필름은 표면조도처리된 PET(Polyethylene terephthalate), LLDPE(Linear low-density polyethylene), EVA(Ethylene vinyl acetate), 폴리이미드(Polyimide), TPO(Thermoplastic olefinic elastomer), PU(Polyurethane) 또는 LDPE(Low density polyethylene) 소재의 필름 중에서 선택사용할 수 있다.
본 발명에서 표면조도 처리된 필름은 표면조도 Ra값이 1~10㎛인 것이 바람직하며, 표면조도가 상기에서 한정한 범위 미만이 될 경우에는 연삭수 및 기포의 맺힘(머무름)현상으로 연삭 시 반도체 웨이퍼의 깨짐이나 파손 또는 연삭 후 개개의 칩으로 분리된 반도체 웨이퍼의 두께 편차가 발생할 우려가 있고, 표면조도가 상기에서 한정한 범위를 초과할 경우에는 점착시트의 척 테이블(Chuck table)에서의 고정 및 고착력이 저하되어 연삭 공정의 안정성이 떨어질 우려가 있다.
그리고 필름의 표면 조도 처리는 상기 소재의 필름 생산 시 조도처리하거나 또는 상기 소재의 일반 필름에 조도처리를 위한 코팅공법을 사용하거나 또는 상기 소재의 일반 필름에 브러시(Brush) 등을 사용한 물리적인 방법에 의해 조도처리를 하는 등의 다양한 방법에 의해 필름의 표면을 조도 처리할 수 있다.
(2) 연질층(Soft layer)
상기 연질층(20)은 연질 조성물을 사용하여 형성시킨 층으로, 상기 연질 조성물은 아크릴 공중합 수지 100 중량부에 무기필러(충진제) 5~60 중량부, 경화제 0.1~3 중량부 및 용매 10~60 중량부로 이루어지는 것을 특징으로 한다.
상기 연질 조성물에 사용하는 조성 성분인 아크릴 공중합 수지, 경화제 및 용매에 대해서는 상기 경질 조성물의 설명 시 상세히 설명한 바 있으므로 여기서는 그 설명을 생략하고 무기필러(충진제)에 대해서만 설명하기로 한다.
상기 무기필러는 범프(Bump)의 매립성, 범프(Bump) 및 웨이퍼의 깨짐 방지 등의 물성을 확보하는 역할을 하며, 아크릴 공중합 수지 100 중량부에 대하여 5~60 중량부를 혼합하는 것이 바람직하다. 무기필러의 혼합량이 상기에서 한정한 범위를 벗어날 경우에는 점착제 도포작업 시 필름이 말리는 현상과 반도체웨이퍼 절단 공정 시 칼날에 필름이 달라붙는 현상이 제어되지 않을 우려가 있다.
본 발명에서 사용하는 무기필러는 구체적으로 직경이 3~15㎛인 크기의 실리카, 알루미나, 황산바륨, 탈크, 탄산칼슘, 수산화알루미늄, 수산화마그네슘, 탄산마그네슘, 산화마그네슘, 질화붕소, 붕산알루미늄, 티탄산바륨, 티탄산칼슘, 티탄산마그네슘, 티탄산비스무스, 산화티탄, 지르콘산바륨, 지르콘산칼슘 중에서 1종 또는 그 이상을 선택하여 사용할 수 있다.
그리고, 연질층(Soft layer)(20)은 높이가 50㎛ 전후인 범프(Bump)와 회로가 형성된 반도체 웨이퍼의 하프커팅 후 이면 연삭 시 범프(Bump) 및 회로의 매립성을 확보하고 그라인딩(grinding) 공정 시 외부의 전단응력으로부터 범프(Bump)와 회로를 보호하여 범프(Bump) 또는 웨이퍼의 깨짐을 방지하고, UV조사 후 반도체 웨이퍼로부터 점착시트의 박리 시 잔사방지 역할을 하며, 연삭된 웨이퍼의 두께편차를 최소화하는 역할을 수행하는 층이다. 이러한 기능을 수행하기 위해서 구조적으로 연질층(Soft layer)의 도입이 필수적이며, 연질층(Soft layer)은 범프(Bump)의 매립성, 범프(Bump) 및 웨이퍼의 깨짐 방지, 박리 후 잔사 방지 및 연삭된 반도체 웨이퍼의 두께 편차방지를 확보하기 위해 무기필러를 도입하여 최적의 물성을 구현하는 것이 특징이다.
(3) UV 경화형 점착층(UV adhesive layer)
그리고 UV 경화형 점착층(30)은 자외선 경화형 점착시트가 반도체 웨이퍼의 범프(Bump)와 회로가 형성되어 하프커팅된 면에 접착되어 이면 연삭 시 개개의 칩으로 분리된 상태의 칩이 밀림현상이나 이탈 없이 그대로 일정하게 배열되어 있도록 유지하는 역할을 하는 층이다.
즉, 상기 UV 경화형 점착층(30)은 접착력에 의해 반도체 웨이퍼 이면 연삭 시 칩의 밀림이나 이탈이 없고, 연삭 후 자외선 경화 박리성의 물성이 요구되고, 또한 점착제 성분이 반도체 웨이퍼 상에 남지 않도록 하여 오염성이 없어야 한다.
따라서, 상기 UV 경화형 점착층(30)은 UV 경화형 점착 조성물을 사용하여 형성시킨 층으로, 상기 UV 경화형 점착 조성물은 상기에서 설명한 바와 같은 물성을 만족할 수 있도록 하기 위하여 아크릴 공중합 수지 100 중량부에 점착력 증진제 3~15 중량부, 경화제 1~10 중량부, 광개시제 1~5 중량부 및 용매 10~60 중량부로 이루어진다.
상기 아크릴 공중합 수지는 아크릴계 점착제와 자외선 중합성 화합물을 주성분으로 한다.
구체적인 예를 들면 자외선 경화형 점착제로 사용되는 아크릴레이트 화합물로서는, 광조사에 의하여 중합할 수 있는 분자 내에 광중합성 불포화탄소결합을 갖고 있는 저분자량 화합물들이 사용된다. 이들의 구체적인 예로서는 부틸아크릴레이트, 2-에칠헥실아크릴레이트, 메칠메타아크릴레이트, 스테아릴메타아크릴레이트, 트리메틸롤프로판 트리아크릴레이트, 테트라메틸롤메탄 테트라아크릴레이트, 펜타에리쓰리톨 트리아크릴레이트, 펜탄에리쓰리톨 테트라아크릴레이트, 디펜타에리쓰리톨 모노히드록시펜타아크릴레이트, 디펜탄에리쓰리톨 헥사아크릴레이트, 1,4-부틸렌 글리콜 디아크릴레이트, 1,6-헥산디올 디아크릴레이트, 폴리에틸렌 글리콜 디아크릴레이트, 아크릴아마이드, 글리시딜메타아크릴레이트, 및 올리고에스테르 아크릴레이트 중에서 1종 또는 그 이상을 선택하여 사용할 수 있다.
또한, 상기 아크릴레이트 화합물 이외에 우레탄 아크릴레이트 올리고머가 자외선 중합성 화합물로서 사용될 수 있다.
우레탄 아크릴레이트 올리고머는 폴리에스테르형 또는 폴리에테르형 폴리올 화합물과, 폴리이소시아네이트 화합물, 예컨데 2,4-톨릴렌 디이소시아네이트, 2,6-톨릴렌 디이소시아네이트, 1,3-크실릴렌 디이소시아네이트, 1,4-크실릴렌디이소시아네이트 또는 디페닐메탄-4,4'-디이소시아네이트 등을 반응시켜 얻은 말단 이소시아네이트 우레탄 프리폴리머에, 히드록실기를 포함하는 아크릴레이트 또는 메타크릴레이트, 예컨데 2-히드록시에틸 아클릴레이트, 2-히드록시에틸 메타크릴레이트, 2-히드록시 부틸 아크릴레이트, 2-히드록시부틸 메타크릴레이트, 폴리에틸렌 글리콜 아크릴레이트 및 폴리에틸렌 글리콜 메타크릴레이트 등을 반응시켜 그 중 1종 또는 그 이상을 선택하여 사용할 수 있다.
그리고 점착력 증진제는 아크릴 공중합 수지 점착 조성물의 점착력을 증진시키기 위해 첨가하며, 점착력 증진제는 아크릴 공중합 수지 100 중량부에 대하여 3~15 중량부를 첨가하는 것이 바람직하다. 점착력 증진제의 혼합량이 상기에서 한정한 범위 미만이 될 경우에는 아크릴 공중합 수지 점착 조성물의 점착력 증진이 저하할 우려가 있고, 점착력 증진제의 첨가량이 상기에서 한정한 범위를 초과할 경우에는 UV 경화박리성 저하 및 피착제에 UV점착제의 잔사가 발생할 우려가 있다.
상기 점착력 증진제는 관능성 모노마중 경화성이 우수한 하이드록시 에틸 아크릴레이트 화합물, 로진계 수지, 테르펜 수지, 테르펜 페놀수지, 쿠마론인덴 수지, 페놀계 수지 중 1종 또는 그 이상을 선택하여 사용할 수 있다.
그리고 경화제는 아크릴 공중합 수지 및 점착력 증진제를 부분 가교시키는 역할을 하며, 경화제는 아크릴 공중합 수지 100 중량부에 대하여 1~10 중량부를 첨가하는 것이 바람직하다. 경화제의 혼합량이 상기에서 한정한 범위 미만이 될 경우에는 아크릴 공중합체들을 부분 가교가 제대로 이루어지지 않을 우려가 있고, 경화제의 첨가량이 상기에서 한정한 범위를 초과할 경우에는 점착력의 급격한 감소의 우려가 있다.
본 발명에서 사용하는 경화제는 이소시아네이트계 가교제로서, 구체적으로는 2,4-톨릴렌 디이소시아네이트, 2,6-톨릴렌 디이소시아네이트, 1,3-크실릴렌 디이소시아네이트, 1,4-크실릴렌 디이소시아네이트 또는 디페닐메탄-4,4'-디이소시아네이트 중에서 1종 또는 그 이상의 화합물을 혼합하여 사용할 수 있다.
그리고, 광개시제는 자외선(UV) 조사에 의하여 분해되어 라디칼을 형성하는 물질로서, 아크릴 공중합 수지 100 중량부에 대하여 1~5 중량부인 것이 바람직하다. 광개시제의 첨가량이 상기에서 한정한 범위 미만일 경우에는 UV 조사 시 반응이 정상적으로 개시되지 않을 우려가 있고, 광개시제의 첨가량이 상기에서 한정한 범위를 초과할 경우에는 반응속도가 매우 빠른 순간적인 경화에 의해 균일한 성능을 확보하기가 어려울 수 있다.
상기 광개시제는 벤조인 화합물, 아세토페논 화합물, 아실포스핀 옥사이드 화합물, 티타노센 화합물, 티옥산톤 화합물 또는 퍼옥사이드 화합물과 같은 광개시제 또는 아민이나 퀴논과 같은 광증감제 중에서 1종 또는 그 이상을 선택사용할 수 있다. 구체적으로는 1-히드록시시클로헥실 페닐 케톤, 벤조인, 벤조인 메틸 에테르, 벤조인 에틸 에테르, 벤조인 이소프로필 에테르, 벤질 디페닐 술피드, 테트라메틸티우람 모노술피드, 아조비스이소부티로니트릴, 디벤질, 디아세틸 및 β-클로로안트라퀴논 등이다.
그리고 본 발명에서 사용하는 용매는 아크릴 공중합 수지 100 중량부에 대하여 10~60 중량부인 것이 바람직하다. 용매의 혼합량이 상기에서 한정한 범위 미만일 경우에는 유동성 저하로 필름화 시 표면레벨링, 핀홀 등 코팅성의 문제를 야기할 우려가 있고, 용매의 혼합량이 상기에서 한정한 범위를 초과할 경우에는 유동성이 크고, 고형분 함량이 낮아져 필름화 시 건조효율이 떨어질 우려가 있다.
상기 용매는 톨루엔, 시클로헥산, 살리실산메틸, 아세트산부틸, 아세트산에틸, 아세트산아밀, 이소프로필알코올, 메틸이소부틸케톤, 메틸에틸케톤, 디부틸프탈레이트, 크실렌, 벤젠 또는 디메틸포름아마이드 중에서 1종 또는 그 이상을 선택사용할 수 있다.
(4) 이형필름층(Release film layer)
이형 필름층(40)은 자외선 경화형 점착시트를 보호하기 위한 보호 필름의 역할을 하는 층으로, 구체적으로는 일면이 이형처리된 PET(Polyethylene terephthalate), LLDPE(Linear low-density polyethylene), EVA(Ethylene vinyl acetate), 폴리이미드(Polyimide), TPO(Thermoplastic olefinic elastomer), PU(Polyurethane) 또는 LDPE(Low density polyethylene) 소재의 필름 중에서 선택사용할 수 있다.
상기에서 설명한 바와 같은 본 발명에 따른 반도체 웨이퍼의 하프커팅 후 이면 연삭 가공용 자외선 경화형 점착시트는 기재층(10)은 3층 구조로서, 기재 필름층(10a)이 40~60㎛, 경질층(10b)이 10~30㎛, 표면조도 필름층(10c)이 20~30㎛이고, 연질층(20)의 두께가 80~120㎛, UV 경화형 점착층(30)의 두께가 20~50㎛ 및 이형 필름층(40)의 두께가 30~50㎛인 것이 바람직하지만, 상기 각 적층체의 두께는 상기에서 한정한 범위에만 반드시 제한되지 아니하고 제조자의 필요에 의하거나 또는 수요자의 요구에 의해 적절히 조정되어질 수 있다.
이하, 본 발명에 따른 반도체 웨이퍼의 이면 연삭 가공용 자외선 경화형 점착시트를 아래 실시 예를 통해 더욱 상세히 설명하고자 한다. 다만, 하기 실시 예는 본 발명을 더욱 상세히 설명하기 위한 하나의 예시일 뿐, 본 발명이 하기 실시 예에 의해 제한되는 것은 아니다.
1. 자외선 경화형 점착시트의 제조
(실시 예 1)
두께가 30㎛인 PET(Polyethylene terephthalate) 소재의 이형 필름층(40)과 상기 이형 필름층의 하부에 형성시킨 두께가 50㎛인 UV 경화형 점착층(30)과 상기 UV 경화형 점착층의 하부에 형성시킨 두께가 80㎛인 연질층(20) 및 상기 연질층의 하부에 형성시킨 기재층(10)의 순으로 적층된 구조를 갖는 반도체 웨이퍼의 하프커팅 후 이면 연삭 가공용 자외선 경화형 점착시트를 제조하였다.
상기 기재층(10)은 3층 구조로서, 두께가 40㎛인 PET(Polyethylene terephthalate) 소재의 기재 필름층(10a), 두께가 10㎛인 경질층(10b) 및 두께가 30㎛인 PET 필름의 양면의 표면을 조도처리한 표면조도 필름층(10c)의 순으로 적층된 구조이다.
그리고 상기 UV 경화형 점착층(30)은 아크릴 공중합 수지 100 중량부에 점착력 증진제인 페놀계 수지(강남화성(주)社 제품) 3 중량부, 경화제인 2,6-톨릴렌 디이소시아네이트 1 중량부, 광개시제인 포스핀옥사이드(BASF社 제품) 1 중량부 및 용매인 아세트산에틸 10 중량부로 이루어진 조성물을 사용하여 점착층을 형성시켰다.
그리고 상기 연질층(20)은 아크릴 공중합 수지 100 중량부에 직경이 3~15㎛인 크기의 무기필러인 수산화알루미늄 5 중량부, 경화제인 2,6-톨릴렌 디이소시아네이트 0.1 중량부 및 용매인 아세트산에틸 10 중량부로 이루어진 조성물을 사용하여 연질층을 형성시켰다.
그리고 상기 경질층(10b)은 아크릴 공중합 수지 100 중량부에 페놀-포름알데히드 수지 5 중량부, 경화제인 2,6-톨릴렌 디이소시아네이트 0.1 중량부, 경화촉진제인 디부틸주석 디라우레이트(시그마알드리치社 제품) 0.01 중량부, 안료인 프탈로시아닌블루(강남제비스코(주)社 제품) 0.1 중량부 및 용매인 아세트산에틸 10 중량부로 이루어진 조성물을 사용하여 경질층을 형성시켰다.
한편, 본 실시 예 1에서 UV 경화형 점착층(30), 연질층(20) 및 경질층(10b)을 형성시키기 위하여 사용한 아크릴 공중합 수지는 부틸아크릴레이트, 2-에틸헥실아크릴레이트, 메틸메타아크릴레이트, 비닐아크릴레이트, 2-헥실에틸메타아크릴레이트, 글리시딜메타아크릴레이트, 아크릴산 단량체를 유기과산화물을 반응시켜 합성한 것을 사용하였다. 또한, 상기 표면조도 필름층(10c)은 PET 필름의 양면의 표면면조도 Ra값이 1~10㎛이 되도록 브러시(Brush)조도처리하였다.
(실시 예 2)
두께가 50㎛인 PET(Polyethylene terephthalate) 소재의 이형 필름층(40)과 상기 이형 필름층의 하부에 형성시킨 두께가 20㎛인 UV 경화형 점착층(30)과 상기 UV 경화형 점착층의 하부에 형성시킨 두께가 120㎛인 연질층(20) 및 상기 연질층의 하부에 형성시킨 기재층(10)의 순으로 적층된 구조를 갖는 반도체 웨이퍼의 이면 연삭 가공용 자외선 경화형 점착시트를 제조하였다.
상기 기재층(10)은 3층 구조로서, 두께가 60㎛인 PET(Polyethylene terephthalate) 소재의 기재 필름층(10a), 두께가 30㎛인 경질층(10b) 및 두께가 20㎛인 PET 필름의 양면의 표면을 조도처리한 표면조도 필름층(10c)의 순으로 적층된 구조이다.
그리고 상기 UV 경화형 점착층(30)은 아크릴 공중합 수지 100 중량부에 점착력 증진제 15 중량부, 경화제인 2,6-톨릴렌 디이소시아네이트 10 중량부, 광개시제인 포스핀옥사이드(BASF社 제품) 5 중량부 및 용매인 크실렌 60 중량부로 이루어진 조성물을 사용하여 점착층을 형성시켰다.
그리고 상기 연질층(20)은 아크릴 공중합 수지 100 중량부에 직경이 3~15㎛인 크기의 무기필러인 수산화알루미늄 60 중량부, 경화제인 2,6-톨릴렌 디이소시아네이트 3 중량부 및 용매인 아세트산에틸 60 중량부로 이루어진 조성물을 사용하여 연질층을 형성시켰다.
그리고 상기 경질층(10b)은 아크릴 공중합 수지 100 중량부에 페놀-포름알데히드 수지 30 중량부, 경화제인 2,6-톨릴렌 디이소시아네이트 3 중량부, 경화촉진제인 디부틸주석 디라우레이트(시그마알드리치社 제품) 1.0 중량부, 안료인 프탈로시아닌블루(강남제비스코(주)社 제품) 2.0 중량부 및 용매인 아세트산에틸 60 중량부로 이루어진 조성물을 사용하여 경질층을 형성시켰다.
한편, 본 실시 예 1에서 UV 경화형 점착층(30), 연질층(20) 및 경질층(10b)을 형성시키기 위하여 사용한 아크릴 공중합 수지는 부틸아크릴레이트, 2-에틸헥실아크릴레이트, 메틸메타아크릴레이트, 비닐아크릴레이트, 2-헥실에틸메타아크릴레이트, 글리시딜메타아크릴레이트, 아크릴산 단량체를 유기과산화물을 반응시켜 합성한 것을 사용하였다.
또한, 상기 표면조도 필름층(10c)은 PET(Polyethylene terephthalate) 필름의 양면의 표면면조도 Ra값이 1~10㎛이 되도록 브러시(Brush)조도처리하였다.
(비교 예 1)
도 1의 (c) 도면에 도시된 바와 같은 구조로서, 두께가 30㎛인 PET(Polyethylene terephthalate) 소재의 이형 필름으로 이루어진 박리제층(14)과 상기 박리제층의 하부에 형성시킨 두께가 40㎛인 UV 경화형 점착제층(13)과 상기 UV 경화형 점착제층의 하부에 형성시킨 두께가 100㎛인 요철흡수층(12) 및 상기 요철흡수층의 하부에 형성시킨 두께가 30㎛인 PET(Polyethylene terephthalate) 필름의 기재층(11)의 순으로 적층된 구조를 갖는 반도체 웨이퍼의 이면 연삭 가공용 자외선 경화형 점착시트를 제조하였다.
본 비교 예 1에서 UV 경화형 점착제층(13)과 요철흡수층(12)은 상기 실시 예 1에서 사용한 UV 경화형 점착 조성물 및 연질 조성물과 동일한 조성물을 사용하였다.
(비교 예 2)
도 2의 도면에 도시된 바와 같은 구조로서, 두께가 50㎛인 UV 경화형 점착제층(6)과 두께가 120㎛인 점착제층(5) 및 두께가 60㎛인 PET(Polyethylene terephthalate) 필름의 기재필름층(4)으로 적층된 구조의 반도체 웨이퍼의 이면 연삭 가공용 자외선 경화형 점착시트를 제조하였다.
본 비교 예 2에서 UV 경화형 점착제층(6)과 점착제층(5)은 상기 실시 예 2에서 사용한 UV 경화형 점착 조성물 및 연질 조성물과 동일한 조성물을 사용하였다.
2. 자외선 경화형 점착시트의 평가
상기 1의 방법에 의해 제조한 실시 예 1, 2 및 비교 예 1, 2의 (1) 자외선 경화형 점착시트에 대한 UV점착층 조사 전후 점착력, (2) UV점착층 전단박리력, (3) 연질층의 전단탄성률, (4) 연질층의 압축변형률, (5) 연질층에 따른 범프(Bump)의 매립성, (6) 반도체 웨이퍼의 파손율, (7) 표면조도 필름의 표면조도에 따른 척 테이블(Chuck table) 밀착력, (8) 표면조도 필름의 표면조도에 따른 연삭후 웨이퍼의 두께 편차, (9) 범프(Bump) 및 범프 패드(Pad)의 오염성에 대하여 평가한 결과는 아래 [표 1]의 내용과 같다.
항목 단위 실시 예 비교 예
1 2 1 2
(1) 점착력 gf/25mm 1550 1600 1150 1280
(2) 전단박리력 kgf/cm2 29 31 22 26
(3) 전단탄성률 MPa 2.35x103 2.78x103 4.75x102 1.01x103
(4) 압축변형률 % 3.2 2.6 5.7 4.5
(5) 범프 매립성1 ) Level 5 5 3 4
(6) 웨이퍼 파손율 % 0 0 29 16
(7) 척테이블 밀착력2 ) Level 5 5 3 3
(8) 웨이퍼 두께편차 ㎛ ±1 ±1 ±2 ±2
(9) 범프 오염성3 ) Level 5 5 5 3
1)범프 매립성 : Good 5>4>3>2>1 Poor
2)척테이블 밀착력 : Good 5>4>3>2>1 Poor
3)범프 오염성 : Good 5>4>3>2>1 Poor
3. 시험방법
(1) 점착력 평가
JIS Z 0237 (KSA-1107) 표준규격에 의거하여, 시험장소의 온도 23±2℃, 습도 50±5%의 환경에서, 시험판 SUS304 (T2mm × W50mm × L125mm) 전용 세척 용제인 알코올, 톨루엔 등을 사용하여 표면을 깨끗이 세척하여 준비하고, 시험편(W25mm × L250mm)을 준비하여 점착면을 아래로 해서 2kg 롤러(Roller)를 이용하여 300mm/min의 속도로 왕복 3회 압착하여 부착시킨다. 부착 후 30분이 경과한 뒤에 인장력 시험기(Adhesion, Release tester, INSTRON MODEL 3343)를 사용하여 시험편과 시험판의 각 끝을 측정기 척(Chuck)으로 고정하고 시험편을 180°당겨 벗김법으로 헤드속도 300±30mm/min.로 당겨 점착력을 평가하였다.
(2) 전단박리력 평가
점착 시트를 25mm × 250mm × 50㎛의 크기로 재단하여, 이형필름을 박리하고 점착제층을 시험판 SUS304 일면에 부착면적 25mm x 25mm되도록 부착시켰다. 이 때, 점착제의 부착은 JIS Z 0237(KSA-1107) 표준규격에 근거하여, 2kg의 롤러를 이용하여 300mm/min의 속도로 왕복 3회 압착하여 부착시켰다. 부착 후 30분이 경과한 뒤에 인장력 시험기(Adhesion, Release tester, INSTRON MODEL 3343)를 사용하여 시험편과 시험판의 각 끝을 측정기 척(Chuck)으로 고정하고 수직방향(전단방향)으로 헤드속도 300±30mm/min.로 하여 분리되는 시점에서의 전단박리력을 평가하였다.
(3) 전단탄성률 평가
기재 및 박리필름을 포함하지 않은 해당 점착제로만 이루어진 점착시트를 0.5~1mm 두께로 제작하여 시편을 준비하여, 써모 피셔 사이언티픽사(ThermoFisher scientific社)의 HAAKE MARS 60 Rheometer를 이용하여 측정조건 50~130℃, 1Hz에서의 전단탄성률을 측정하여, 상온(25℃)의 값으로 평가하였다.
(4) 압축변형률 평가
압축변형율(compression set)을 ASTM D395 방법 B의 표준규격에 의거하여, W10mm × L10mm의 시험편을 제작 및 준비하고, 측정기인 INSTRON MODEL 3343를 사용하여 시험편 두께 방향으로 5mm/min.의 시험속도로 시료에 하중 가하여 측정하였고, 실온 (RT, 본 실시예에서 약 72℉) 및 157℉의 두 조건에서 측정하여 압축변형률을 평가하였다.
(5) 범프매립성 평가
UV경화형 점착시트를 하프커팅이 이루어진 Bump와 회로가 형성된 반도체 웨이퍼(Bump 높이 30㎛ 또는 50㎛)에 롤라미네이터(Roll Laminator)를 이용하여 라미네이션(온도: 50℃, 속도 300mm/min.)을 실시한 후 UV경화형 점착시트 측면에서 광학현미경을 통하여 범프(Bump)와 회로의 매립성을 관찰하였다.
(6) 웨이퍼 파손율 평가
범프매립성 평가에서와 같이, 하프커팅이 이루어진 범프(Bump)와 회로가 형성된 반도체 웨이퍼(Bump 높이 30㎛ 또는 50㎛)의 회로가 형성된 측면에 UV경화형 점착시트를 롤라미네이터(Roll Laminator)를 이용하여 라미네이션(온도: 50℃, 속도 300mm/min.)을 실시하고, 반도체 웨이퍼의 이면 연삭을 위한 척테이블에 UV경화형 점착시트면을 접촉하여 고정시켜, 반도체 웨이퍼 이면 연삭(Back Grinding)을 실행하였다. 연삭 후 UV 조사를 하여 UV경화형 점착시트를 박리하고 광학 현미경을 통하여 아래 식에 의해 웨이퍼의 파손율을 평가하였다.
Figure 112016063681915-pat00001
(7) 척 테이블 밀착력 평가
850 ㎛으로 두께가 균일한 반도체 웨이퍼의 한쪽 측면에 UV경화형 점착시트를 롤라미네이터(Roll Laminator)를 이용하여 라미네이션(온도: 50℃, 속도 300mm/min.)을 실시하고, 반도체 웨이퍼의 이면 연삭을 위한 척 테이블에 UV경화형 점착시트면을 접촉하여 고정시켜, 반도체 웨이퍼 이면 연삭(Back Grinding)을 실행하였다. 연삭 후 척 테이블 상에서 UV경화형 점착시트의 초기 밀착위치로부터 위치이동 정도를 평가하였다.
(8) 웨이퍼 두께편차 평가
척테이블 밀착력 평가에서와 같이, 850㎛으로 두께가 균일한 반도체 웨이퍼의 한쪽 측면에 UV경화형 점착시트를 롤라미네이터(Roll Laminator)를 이용하여 라미네이션(온도: 50℃, 속도 300mm/min.)을 실시하고, 반도체 웨이퍼의 이면 연삭을 위한 척 테이블에 UV경화형 점착시트면을 접촉하여 고정시켜, 반도체 웨이퍼 이면 연삭(Back Grinding)을 실행하였다. 연삭 후 UV 조사를 하여 UV경화형 점착시트를 박리하고 비접촉 마이크로 두께측정기를 이용하여 반도체 웨이퍼의 두께 편차를 평가하였다.
(9) 범프오염성 평가
웨이퍼 파손율 평가에서와 같이, 하프커팅이 이루어진 범프(Bump)와 회로가 형성된 반도체 웨이퍼(Bump 높이 30㎛ 또는 50㎛)의 회로가 형성된 측면에 UV경화형 점착시트를 롤라미네이터(Roll Laminator)를 이용하여 라미네이션(온도: 50℃, 속도 300mm/min.)을 실시하고, 반도체 웨이퍼의 이면 연삭을 위한 척테이블에 UV경화형 점착시트면을 접촉하여 고정시켜, 반도체 웨이퍼 이면 연삭(Back Grinding)을 실행하였다. 연삭 후 UV 조사를 하여 UV경화형 점착시트를 박리하고 광학 현미경을 통하여 범프오염성을 평가하였다.
상기 [표 1]에서 나타나는 바와 같이 실시 예 1, 2는 비교 예 1, 2에 비해 아래 (1) 내지 (8)의 물성평가 항목이 모두 우수한 것으로 나타났다.
그리고, 비교 예 1의 경우에는 범프(Bump)의 크렉(Crack)과 치핑(Chipping)과 같은 반도체 웨이퍼의 파손율이 높게 나타났으며, 비교 예 2의 경우에는 반도체 웨이퍼의 파손과 연삭수의 침투로 반도체 웨이퍼의 오염도 함께 발생한 것으로 나타났다.
참고로, 본 명세서에 첨부된 도면인 도 5 내지 도 8은 실시 예 1 및 비교 예 1에 대한 반도체 웨이퍼의 칩 가공 상태 및 범프(Bump) 및 범프 패드(Pad)의 오염성에 대한 사진을 찍은 것이다.
본 발명에 따른 실시 예 1의 반도체 웨이퍼의 이면 연삭 가공용 자외선 경화형 점착시트를 사용하여 반도체 웨이퍼의 가공 후, 도 5(광학현미경 배율 100배)에 도시된 사진과 같이 칩의 깨어짐 현상이 없으며, 도 6(광학현미경 배율 150배)에 도시된 바와 같이 범프(Bump)(도 6a) 및 범프 패드(Pad)(도 6b)가 오염되지 않은데 반해 비교 예 1의 반도체 웨이퍼의 이면 연삭 가공용 자외선 경화형 점착시트는 반도체 웨이퍼의 가공 후, 도 7(광학현미경 배율 100배)에 도시된 사진과 같이 칩의 깨어짐 현상이 나타났으며, 도 8(광학현미경 배율 50배, 100배)에 도시된 바와 같이 범프(Bump)(도 8a) 및 범프 패드(Pad)(도 8b)가 오염된 것이 확인되었다.
상술한 바와 같은, 본 발명의 바람직한 실시 예에 따른 회로와 범프가 형성된 반도체 웨이퍼의 이면 연삭 가공용 자외선 경화형 점착시트를 설명하였지만, 이는 예를 들어 설명한 것에 불과하며 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 변화 및 변경이 가능하다는 것을 이 분야의 통상적인 기술자들은 잘 이해할 수 있을 것이다.
10 : 기재층 10a : 기재 필름층
10b : 경질층 10c : 표면조도 필름층
20 : 연질층 30 : UV 경화형 점착층
40 : 이형 필름층

Claims (8)

  1. 양면이 코로나 처리된 필름으로 이루어진 기재 필름층, 경질층 및 표면조도처리된 필름으로 이루어진 표면조도 필름층의 순으로 적층된 기재층과,
    상기 기재층의 상부에 형성시킨 연질층과,
    상기 연질층의 상부에 형성시킨 UV 경화형 점착층 및,
    상기 UV 경화형 점착층의 상부에 형성시킨 이형처리된 필름으로 이루어진 이형 필름층의 순으로 적층된 구조이되,
    상기 기재필름과 표면조도 처리된 필름 및 이형처리된 필름은 각각 PET(Polyethylene terephthalate), LLDPE(Linear low-density polyethylene), EVA(Ethylene vinyl acetate), 폴리이미드(Polyimide), TPO(Thermoplastic olefinic elastomer), PU(Polyurethane) 또는 LDPE(Low density polyethylene) 소재의 필름 중에서 선택사용하고,
    상기 경질층은 경질 조성물을 사용하여 형성시킨 층으로, 상기 경질 조성물은 아크릴 공중합 수지 100 중량부에 페놀-포름알데히드 수지 5~30 중량부, 경화제 0.1~3 중량부, 경화촉진제 0.01~1.0 중량부, 안료 0.1~2.0 중량부 및 용매 10~60 중량부로 이루어지며,
    상기 연질층은 연질 조성물을 사용하여 형성시킨 층으로, 상기 연질 조성물은 아크릴 공중합 수지 100 중량부에 충진제 5~60 중량부, 경화제 0.1~3 중량부 및 용매 10~60 중량부로 이루어지며,
    상기 UV 경화형 점착층은 UV 경화형 점착 조성물을 사용하여 형성시킨 층으로, 상기 UV 경화형 점착 조성물은 아크릴 공중합 수지 100 중량부에 점착력 증진제 3~15 중량부, 경화제 1~10 중량부, 광개시제 1~5 중량부 및 용매 10~60 중량부로 이루어지는 것을 특징으로 하는 회로와 범프가 형성된 반도체 웨이퍼의 하프커팅 후 이면 연삭 가공용 자외선 경화형 점착시트.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
KR1020160083002A 2016-06-30 2016-06-30 반도체 웨이퍼의 하프커팅 후 이면 연삭 가공용 자외선 경화형 점착시트 KR101676025B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020160083002A KR101676025B1 (ko) 2016-06-30 2016-06-30 반도체 웨이퍼의 하프커팅 후 이면 연삭 가공용 자외선 경화형 점착시트
CN201680005445.6A CN107924864B (zh) 2016-06-30 2016-07-15 半导体晶片半切割后的背面研削加工用紫外线硬化型粘合片
PCT/KR2016/007755 WO2018004050A1 (ko) 2016-06-30 2016-07-15 반도체 웨이퍼의 하프커팅 후 이면 연삭 가공용 자외선 경화형 점착시트
TW106121864A TWI634190B (zh) 2016-06-30 2017-06-29 半導體晶片半切割後的背面研削加工用紫外線硬化型黏合片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160083002A KR101676025B1 (ko) 2016-06-30 2016-06-30 반도체 웨이퍼의 하프커팅 후 이면 연삭 가공용 자외선 경화형 점착시트

Publications (1)

Publication Number Publication Date
KR101676025B1 true KR101676025B1 (ko) 2016-11-15

Family

ID=57525453

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160083002A KR101676025B1 (ko) 2016-06-30 2016-06-30 반도체 웨이퍼의 하프커팅 후 이면 연삭 가공용 자외선 경화형 점착시트

Country Status (4)

Country Link
KR (1) KR101676025B1 (ko)
CN (1) CN107924864B (ko)
TW (1) TWI634190B (ko)
WO (1) WO2018004050A1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111128879A (zh) * 2019-12-27 2020-05-08 青岛歌尔微电子研究院有限公司 晶圆及其切割方法
KR102581518B1 (ko) * 2023-03-16 2023-09-22 주식회사 세일하이텍 반도체 웨이퍼 가공방법 및 이를 위한 반도체 웨이퍼 가공용 점착제 조성물 제조방법
WO2024024413A1 (ja) * 2022-07-26 2024-02-01 株式会社フジミインコーポレーテッド 研磨用組成物

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7235317B2 (ja) * 2017-06-16 2023-03-08 フジフイルム エレクトロニック マテリアルズ ユー．エス．エー．， インコーポレイテッド 多層構造体
US20220148905A1 (en) * 2019-02-26 2022-05-12 Disco Corporation Back grinding adhesive sheet, and method for manufacturing semiconductor wafer
JP7324023B2 (ja) * 2019-03-22 2023-08-09 日東電工株式会社 ダイシングテープ
CN110429058B (zh) * 2019-07-29 2022-05-24 日月新半导体(苏州)有限公司 集成电路制程用胶带及晶圆背面刷胶工艺
CN113539956A (zh) * 2021-06-11 2021-10-22 深圳米飞泰克科技有限公司 一种晶片的加工方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100323949B1 (ko) 2000-08-14 2002-02-16 서영옥 자외선 경화형 점착제 조성물 및 반도체 웨이퍼 가공용점착시트
KR20060120113A (ko) 2003-10-16 2006-11-24 린텍 가부시키가이샤 표면보호용 시트 및 반도체 웨이퍼의 연삭방법
KR100737444B1 (ko) 2005-05-24 2007-07-09 금정산업 주식회사 반도체웨이퍼 다이싱용 필름
JP2007221054A (ja) * 2006-02-20 2007-08-30 Nitto Denko Corp 半導体ウエハ加工用保護シート、及びそれを用いた半導体ウエハの加工方法
KR20090098563A (ko) * 2008-03-14 2009-09-17 제일모직주식회사 반도체 패키징용 복합기능 테이프 및 이를 이용한 반도체소자의 제조방법
KR20150058242A (ko) 2012-09-24 2015-05-28 린텍 가부시키가이샤 백 그라인드 시트
KR20150087222A (ko) 2012-11-20 2015-07-29 후루카와 덴키 고교 가부시키가이샤 반도체 칩의 제조방법 및 이것에 이용되는 박막 연삭용 표면 보호 테이프
JP2015185691A (ja) * 2014-03-24 2015-10-22 古河電気工業株式会社 半導体ウェハ加工用粘着テープ、該粘着テープの製造方法および半導体ウェハの加工方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4721834B2 (ja) * 2005-09-06 2011-07-13 日東電工株式会社 粘着シート及びこの粘着シートを用いた製品の加工方法
JP2007084722A (ja) * 2005-09-22 2007-04-05 Nitto Denko Corp 粘着シートとその製造方法、及び、製品の加工方法
CN1919594B (zh) * 2006-08-11 2010-08-18 苗冠强 强化复合板
JP4767144B2 (ja) * 2006-10-04 2011-09-07 日東電工株式会社 レーザ加工用粘着シート
KR20100137456A (ko) * 2008-03-10 2010-12-30 후루가와 덴끼 고교 가부시키가이샤 전자 부품 가공용 점착 테이프
KR101114358B1 (ko) * 2008-04-21 2012-03-14 주식회사 엘지화학 점착 필름 및 이를 사용한 백라인딩 방법
KR101178712B1 (ko) * 2010-09-28 2012-08-30 주식회사 케이씨씨 반도체 제조용 접착제 조성물 및 필름
CN102991862B (zh) * 2011-09-15 2016-01-20 刘德成 多层次复合膜
JP5367903B2 (ja) * 2012-03-19 2013-12-11 古河電気工業株式会社 半導体ウェハ表面保護用粘着テープ
JP5901422B2 (ja) * 2012-05-15 2016-04-13 古河電気工業株式会社 半導体ウェハのダイシング方法およびこれに用いる半導体加工用ダイシングテープ
JP5263460B1 (ja) * 2012-06-12 2013-08-14 東洋インキＳｃホールディングス株式会社 光散乱層用樹脂組成物、光散乱層、および有機エレクトロルミネッセンス装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100323949B1 (ko) 2000-08-14 2002-02-16 서영옥 자외선 경화형 점착제 조성물 및 반도체 웨이퍼 가공용점착시트
KR20060120113A (ko) 2003-10-16 2006-11-24 린텍 가부시키가이샤 표면보호용 시트 및 반도체 웨이퍼의 연삭방법
KR100737444B1 (ko) 2005-05-24 2007-07-09 금정산업 주식회사 반도체웨이퍼 다이싱용 필름
JP2007221054A (ja) * 2006-02-20 2007-08-30 Nitto Denko Corp 半導体ウエハ加工用保護シート、及びそれを用いた半導体ウエハの加工方法
KR20090098563A (ko) * 2008-03-14 2009-09-17 제일모직주식회사 반도체 패키징용 복합기능 테이프 및 이를 이용한 반도체소자의 제조방법
KR20150058242A (ko) 2012-09-24 2015-05-28 린텍 가부시키가이샤 백 그라인드 시트
KR20150087222A (ko) 2012-11-20 2015-07-29 후루카와 덴키 고교 가부시키가이샤 반도체 칩의 제조방법 및 이것에 이용되는 박막 연삭용 표면 보호 테이프
JP2015185691A (ja) * 2014-03-24 2015-10-22 古河電気工業株式会社 半導体ウェハ加工用粘着テープ、該粘着テープの製造方法および半導体ウェハの加工方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111128879A (zh) * 2019-12-27 2020-05-08 青岛歌尔微电子研究院有限公司 晶圆及其切割方法
WO2024024413A1 (ja) * 2022-07-26 2024-02-01 株式会社フジミインコーポレーテッド 研磨用組成物
KR102581518B1 (ko) * 2023-03-16 2023-09-22 주식회사 세일하이텍 반도체 웨이퍼 가공방법 및 이를 위한 반도체 웨이퍼 가공용 점착제 조성물 제조방법

Also Published As

Publication number Publication date
TWI634190B (zh) 2018-09-01
WO2018004050A1 (ko) 2018-01-04
CN107924864A (zh) 2018-04-17
TW201811954A (zh) 2018-04-01
CN107924864B (zh) 2021-08-27

Similar Documents

Publication Publication Date Title
KR101676025B1 (ko) 반도체 웨이퍼의 하프커팅 후 이면 연삭 가공용 자외선 경화형 점착시트
CN109743877B (zh) 半导体加工用粘着胶带以及半导体装置的制造方法
KR101375397B1 (ko) 점착 시트
TWI823944B (zh) 半導體加工用黏著帶及半導體裝置的製造方法
KR102085533B1 (ko) 필름, 워크 가공용 시트 기재 및 워크 가공용 시트
JPWO2017150676A1 (ja) 半導体加工用粘着テープ、及び半導体装置の製造方法
CN112334558B (zh) 半导体加工用粘着胶带及半导体装置的制造方法
JP7326248B2 (ja) 粘着テープおよび半導体装置の製造方法
WO2019181731A1 (ja) 粘着テープおよび半導体装置の製造方法
JP2016121231A (ja) 電子部品加工用粘着テープ
WO2019189069A1 (ja) 粘着性組成物および粘着テープ
WO2019181732A1 (ja) 粘着テープおよび半導体装置の製造方法
KR102642081B1 (ko) 점착 테이프 및 반도체 장치의 제조 방법
JP4781633B2 (ja) 粘着シート
WO2019189070A1 (ja) 粘着性組成物および粘着テープ
WO2022201789A1 (ja) 半導体加工用粘着テープおよび半導体装置の製造方法
WO2022201788A1 (ja) 半導体加工用粘着テープおよび半導体装置の製造方法
WO2022201790A1 (ja) 半導体加工用粘着テープおよび半導体装置の製造方法
WO2017046855A1 (ja) 半導体ウェハ加工用粘着テープ、該粘着テープの製造方法および半導体ウェハの加工方法
CN117099185A (zh) 半导体加工用粘着胶带及半导体装置的制造方法

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant