[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR101591476B1 - 표시 기판, 이의 제조 방법 및 이를 포함하는 표시 장치 - Google Patents

표시 기판, 이의 제조 방법 및 이를 포함하는 표시 장치 Download PDF

Info

Publication number
KR101591476B1
KR101591476B1 KR1020090099440A KR20090099440A KR101591476B1 KR 101591476 B1 KR101591476 B1 KR 101591476B1 KR 1020090099440 A KR1020090099440 A KR 1020090099440A KR 20090099440 A KR20090099440 A KR 20090099440A KR 101591476 B1 KR101591476 B1 KR 101591476B1
Authority
KR
South Korea
Prior art keywords
pad
electrode
color
compensation pattern
layer
Prior art date
Application number
KR1020090099440A
Other languages
English (en)
Other versions
KR20110042663A (ko
Inventor
김희준
박정은
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020090099440A priority Critical patent/KR101591476B1/ko
Priority to US12/821,021 priority patent/US8421982B2/en
Priority to CN201010288155.1A priority patent/CN102043297B/zh
Publication of KR20110042663A publication Critical patent/KR20110042663A/ko
Application granted granted Critical
Publication of KR101591476B1 publication Critical patent/KR101591476B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133388—Constructional arrangements; Manufacturing methods with constructional differences between the display region and the peripheral region
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136222—Colour filters incorporated in the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/50—Protective arrangements
    • G02F2201/506—Repairing, e.g. with redundant arrangement against defective part
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/16—Materials and properties conductive
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

표시 기판은 화소 전극, 유기막 및 쇼트 패드를 포함한다. 화소 전극은 베이스 기판의 표시 영역에 배치되고, 게이트 배선과 데이터 배선에 연결된 트랜지스터와 전기적으로 연결된다. 유기막은 베이스 기판에 배치되고, 트랜지스터와 화소 전극 사이에 배치된다. 쇼트 패드는 표시 영역의 주변 영역에 배치되고, 금속층으로 형성된 제1 패드 전극과, 유기막에 형성된 패드 홀 내의 패드 전극 위에 배치된 제1 보상 패턴 및 상기 제1 보상 패턴에 의해 노출된 영역에 형성된 콘택홀을 통해 제1 패드 전극과 전기적으로 연결된 제2 패드 전극을 포함한다.
쇼트 패드, 유기막, 단차 보상, 콘택홀, 도전성 실런트

Description

표시 기판, 이의 제조 방법 및 이를 포함하는 표시 장치{DISPLAY SUBSTRATE, METHOD FOR MANUFACTURING THE SANE, AND DISPLAY DEVICE HAVING THE DISPLAY SUBSTRATE}
본 발명은 표시 기판, 이의 제조 방법 및 이를 포함하는 표시 장치에 관한 것으로, 보다 상세하게는 신뢰성을 향상시키기 위한 표시 기판, 이의 제조 방법 및 이를 포함하는 표시 장치에 관한 것이다.
일반적으로 액정표시장치는 액정표시패널과 상기 액정표시패널에 광을 제공하는 백 라이트 어셈블리를 포함한다. 상기 액정표시패널은 게이트 배선, 데이터 배선, 박막 트랜지스터 및 화소 전극이 배열된 어레이 기판과 상기 어레이 기판에 대향하고 상기 화소 전극에 대향하는 공통 전극이 배치된 컬러 필터 기판 및 상기 기판들의 결합에 의해 수용되는 액정층을 포함한다.
상기 어레이 기판은 외부 장치로부터 제공되는 전기적인 신호들을 수신하고, 이를 통해 상기 게이트 배선, 상기 데이터 배선, 상기 박막 트랜지스터 및 상기 화소 전극을 구동한다. 한편, 상기 컬러 필터 기판에 배치된 상기 공통 전극은 상기 어레이 기판을 통해 전달된다.
즉, 상기 어레이 기판 상에는 상기 공통 전극에 인가되는 공통 전압을 수신하는 패드와, 상기 수신된 공통 전압을 상기 컬러 필터 기판에 인가하기 위한 쇼트 패드가 배치된다. 상기 쇼트 패드와 상기 컬러 필터 기판의 상기 공통 전극을 전기적으로 쇼트 시킴으로써 상기 공통 전압을 상기 컬러 필터 기판의 공통 전극에 인가된다.
이에 본 발명의 기술적 과제는 이러한 점에서 착안된 것으로, 본 발명의 목적은 쇼트 패드의 쇼트 불량을 방지하기 위한 표시 기판을 제공하는 것이다.
본 발명의 다른 목적은 상기 표시 기판의 제조 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 상기 표시 기판을 포함하는 표시 장치를 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 기판은 화소 전극, 유기막 및 쇼트 패드를 포함한다. 상기 화소 전극은 베이스 기판의 표시 영역에 배치되고, 게이트 배선과 데이터 배선에 연결된 트랜지스터와 전기적으로 연결된다. 상기 유기막은 상기 베이스 기판에 배치되고, 상기 트랜지스터와 상기 화소 전극 사이에 배치된다. 상기 쇼트 패드는 상기 표시 영역의 주변 영역에 배치되고, 금속층으로 형성된 제1 패드 전극과, 상기 유기막에 형성된 패드 홀 내의 상기 패드 전극 위에 배치된 제1 보상 패턴 및 상기 제1 보상 패턴에 의해 노출된 영역 에 형성된 콘택홀을 통해 상기 제1 패드 전극과 전기적으로 연결된 제2 패드 전극을 포함한다.
상기한 본 발명의 다른 목적을 실현하기 위한 일 실시예에 따른 표시 기판의 제조 방법은 베이스 기판의 표시 영역에 트랜지스터 및 상기 표시 영역을 둘러싸는 주변 영역에 쇼트 패드의 제1 패드 전극을 형성한다. 상기 상기 제1 패드 전극 위에 제1 보상 패턴을 형성한다. 상기 트랜지스터가 형성된 베이스 기판 위에 상기 제1 패드 전극에 대응하여 패드 홀이 형성된 유기막을 형성한다. 상기 유기막 위에 형성되고 상기 트랜지스터와 연결된 화소 전극과, 상기 제1 보상 패턴 위에 형성되고 상기 제1 보상 패턴에 의해 노출된 영역에 형성된 콘택홀을 통해 상기 제1 패드 전극과 연결된 상기 쇼트 패드의 제2 패드 전극을 형성한다.
상기한 본 발명의 또 다른 목적을 실현하기 위한 일 실시예에 따른 표시 장치는 표시 기판, 대향 기판 및 도전성 실런트를 포함한다. 상기 표시 기판은 베이스 기판 위의 트랜지스터와 화소 전극 사이에 배치된 유기막 및 금속층으로 형성된 제1 패드 전극과 상기 유기막에 형성된 패드 홀 내의 상기 패드 전극 위에 배치된 제1 보상 패턴 및 상기 제1 보상 패턴에 의해 노출된 영역에 형성된 콘택홀을 통해 상기 제1 패드 전극과 전기적으로 연결된 제2 패드 전극을 포함하는 쇼트 패드를 포함한다. 상기 대향 기판은 상기 표시 기판과 대향하고, 공통 전극을 포함한다. 상기 도전성 실런트는 상기 쇼트 패드와 상기 공통 전극을 전기적으로 연결하는 도전 볼을 포함하고, 상기 표시 기판과 상기 대향 기판을 결합한다.
이러한 표시 기판 및 이를 구비한 표시 장치에 의하면, 보상 패턴을 이용하여 쇼트 패드의 단차를 제거함으로써 표시 기판의 쇼트 패드와 대향 기판의 공통 전극 간의 쇼트 불량을 방지할 수 있다. 따라서, 표시 장치의 신뢰성을 향상시킬 수 있다.
이하, 도면들을 참조하여 본 발명의 바람직한 실시예들을 보다 상세하게 설명하기로 한다. 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 본 고안의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다. 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특 징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 경우, 이는 다른 부분 "바로 위에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 층, 막, 영역, 판 등의 부분이 다른 부분 "아래에" 있다고 할 경우, 이는 다른 부분 "바로 아래에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.
실시예 1
도 1은 본 발명의 실시예 1에 따른 표시 장치의 개략적인 평면도이다.
도 1을 참조하면, 상기 표시 장치(500)는 표시 기판(100), 대향 기판(200) 및 도전성 실런트(sealant)(400)를 포함한다.
상기 표시 기판(100)은 표시 영역(DA)과 상기 표시 영역(DA)을 둘러싸는 복수의 주변 영역들(PA1, PA2, PA3, PA4)을 포함한다.
상기 표시 영역(DA)은 게이트 배선(GL)과 상기 게이트 배선(GL)과 교차하는 데이터 배선(DL) 및 상기 게이트 배선(GL)과 상기 데이터 배선(DL)에 전기적으로 연결된 화소(P)를 포함한다. 상기 화소(P)는 상기 게이트 배선(GL) 및 상기 데이터 배선(DL)에 연결된 트랜지스터(TR)와, 상기 트랜지스터(TR)와 전기적으로 연결된 액정 커패시터(CLC)의 화소 전극 및 상기 액정 커패시터(CLC)와 전기적으로 연결된 스토리지 커패시터(CST)를 포함한다. 상기 스토리지 커패시터(CST)의 전극에는 스 토리지 공통전압(Vst)이 인가된다.
상기 제1 주변 영역(PA1)은 상기 표시 영역(DA)을 둘러싸는 영역 중 상기 데이터 배선(DL)의 일단과 인접하고, 데이터 신호를 수신하는 패드를 포함하는 복수의 데이터 패드부들(111, 113, 115)과, 상기 데이터 배선(DL)과 상기 데이터 패드부들(111, 113, 115)을 연결하는 복수의 팬 아웃부들(112, 114, 116)이 배치된다.
상기 제2 주변 영역(PA2)은 상기 표시 영역(DA)을 둘러싸는 영역 중 상기 제1 주변 영역(PA2)과 마주한다.
상기 제3 주변 영역(PA3)은 상기 표시 영역(DA)을 둘러싸는 영역 중 상기 게이트 배선(GL)의 제1 단과 인접한다. 상기 제3 주변 영역(PA3)에는 상기 게이트 배선(GL)의 제1 단과 전기적으로 연결되어 상기 게이트 배선(GL)에 인가되는 게이트 신호를 생성하는 제1 게이트 구동회로(131)가 배치될 수 있다. 또는 상기 게이트 신호를 생성하는 게이트 구동칩이 실장되는 게이트 패드가 배치될 수 있다.
상기 제4 주변 영역(PA4)은 상기 표시 영역(DA)을 둘러싸는 영역 중 상기 제3 주변 영역(PA3)과 마주한다. 상기 제4 주변 영역(PA4)에는 상기 게이트 배선(GL)의 제2 단과 전기적으로 연결되어 상기 게이트 배선(GL)에 인가되는 게이트 신호를 생성하는 제2 게이트 구동회로(133)가 배치될 수 있다. 또는 상기 게이트 신호를 생성하는 게이트 구동칩이 실장되는 게이트 패드가 배치될 수 있다.
상기 제1, 제2, 제3 및 제4 주변 영역들(PA1, PA2, PA3, PA4)에는 복수의 쇼트(short) 패드들(151, 152, 153, 154, 155)이 배치된다. 상기 쇼트 패드들(151, 152, 153, 154, 155)은 상기 제1, 제2, 제3 및 제4 주변 영역들(PA1, PA2, PA3, PA4) 중 상기 대향 기판(200)과 중첩되는 영역에 배치된다. 상기 쇼트 패드들(151, 152, 153, 154, 155)은 상기 대향 기판(200)과 전기적으로 연결된다. 바람직하게 상기 쇼트 패드들(151, 152, 153, 154, 155)은 상기 제1 주변 영역(PA1)과 상기 제2 주변 영역(PA2)에 배치될 수 있다.
상기 대향 기판(200)은 상기 표시 기판(100)과 대향하여 배치되고, 상기 도전성 실런트(sealant)(400)에 의해 서로 결합되어 액정층(미도시)을 밀봉한다.
상기 도전성 실런트(400)는 상기 제1, 제2, 제3 및 제4 주변 영역들(PA1, PA2, PA3, PA4)에 그려진 실 라인(seal line) 상에 배치되어 상기 표시 기판(100)과 상기 대향 기판(200)을 서로 결합한다.
상기 도전성 실런트(400)는 도전 볼(conductivity ball : CB)을 포함하고, 상기 제1, 제2, 제3 및 제4 주변 영역들(PA1, PA2, PA3, PA4)에 배치된 상기 쇼트 패드들(151, 152, 153, 154, 155)을 덮도록 배치된다. 상기 도전성 실런트(400)의 상기 도전 볼(CB)을 통해 상기 쇼트 패드들(151, 152, 153, 154, 155)과 상기 대향 기판(200)의 공통 전극이 전기적으로 연결된다. 상기 대향 기판(200)의 공통 전극은 상기 액정 커패시터(CLC)의 전극으로 상기 쇼트 패드들(151, 152, 153, 154, 155)에 인가된 공통 전압(Vcom)이 상기 도전 볼(CB)을 통해 제공된다.
도 2는 도 1에 도시된 쇼트 패드의 확대 평면도이다. 도 3은 도 1에 도시된 표시 장치의 개략적인 단면도이다.
도 1, 도 2 및 도 3을 참조하면, 상기 표시 장치(500)는 표시 기판(100), 대향 기판(200) 및 도전성 실런트(sealant)(400)를 포함한다.
상기 표시 기판(100)은 제1 베이스 기판(101), 트랜지스터(TR), 게이트 절연층(102), 보호층(103), 차광부(120), 컬러 필터(140), 유기막(160), 화소 전극(PE), 컬럼 스페이서(171) 및 쇼트 패드(151)를 포함한다.
상기 트랜지스터(TR)는 상기 게이트 배선(GL)과 전기적으로 연결된 게이트 전극(GE), 상기 게이트 전극(GE) 위에 배치된 채널 패턴(CH), 상기 채널 패턴(CH) 위에 배치되고 상기 데이터 배선(DL)과 연결된 소스 전극(SE) 및 상기 소스 전극(SE)과 이격되고 상기 화소 전극(PE)과 전기적으로 연결된 드레인 전극(DE)을 포함한다.
상기 게이트 절연층(102)은 상기 게이트 전극(GE)과 상기 채널 패턴(CH) 사이에 배치된다. 상기 보호층(103)은 상기 소스 및 드레인 전극(SE, DE)을 덮도록 상기 제1 베이스 기판(101) 위에 배치된다.
상기 차광부(120)는 상기 보호층(103) 위의 상기 트랜지스터(TR)가 배치된 영역에 배치되어 광을 차단한다. 또한, 상기 차광부(120)는 상기 게이트 배선(GL) 및 상기 데이터 배선(DL)이 배치된 영역에 대응하여 배치될 수 있다.
상기 컬러 필터(140)는 상기 제1 베이스 기판(101) 위에 정의된 화소 영역에 배치되어 컬러 광을 발생한다.
상기 유기막(160)은 상기 컬러 필터(140)가 배치된 상기 제1 베이스 기판(101) 위에 배치된다. 상기 유기막(160)은 상기 차광부(120) 및 상기 컬러 필터(140) 위에 배치되어 상기 표시 기판(100)을 평탄하게 한다.
상기 화소 전극(PE)은 상기 유기막(160) 위의 화소 영역에 배치되고, 상기 트랜지스터(TR)와 전기적으로 연결된다.
상기 컬럼 스페이서(171)는 상기 표시 기판(100)과 상기 대향 기판(200) 사이의 간격을 일정하게 유지시킨다. 상기 컬러 스페이서(171)는 투명한 유기 물질로 형성될 수 있다.
상기 쇼트 패드(151)는 제1 패드 전극(150a), 보상 패턴(140a), 콘택홀(150c) 및 제2 패드 전극(150b)을 포함한다.
상기 제1 패드 전극(150a)은 금속층으로 형성된다. 상기 제1 패드 전극(150a)은 상기 게이트 배선(GL)과 동일한 금속층으로 형성되거나, 상기 데이터 배선(DL)과 동일한 금속층으로 형성될 수 있다. 본 실시예에서는 상기 제1 패드 전극(150a)이 상기 게이트 배선(GL)과 동일한 금속층을 형성되는 것을 예로 설명한다.
상기 보상 패턴(140a)은 상기 제1 패드 전극(150a) 상에 섬 형상으로 서로 이격되어 복수개 배치된다. 상기 보상 패턴(140)은 상기 컬러 필터(140)와 동일한 컬러 포토 레지스트 물질로 형성된다. 예를 들면, 상기 보상 패턴(140a)은 상기 제1 패드 전극(140a) 위의 배치된 상기 유기막(160)에 형성된 패드 홀(160h) 내에 배치될 수 있다.
상기 콘택홀(150c)은 상기 보상 패턴(140a)의 이격 영역에 형성된다. 즉, 상기 콘택홀(150)은 상기 보상 패턴(140a)이 형성되지 않은 영역에 형성되어, 상기 제1 및 제2 패드 전극들(150a, 150b)을 서로 연결한다. 예를 들면, 상기 콘택홀(150c)의 폭은 상기 도전성 실런트(400)에 포함된 상기 도전 볼(CB)의 사이즈와 같거나 작을 수 있다.
상기 제2 패드 전극(150b)은 도전성 물질로 상기 유기막(160) 위에 배치된다. 예를 들면, 상기 화소 전극(PE)과 동일한 투명 도전성 물질로 형성될 수 있다. 상기 제2 패드 전극(150b)은 상기 보상 패턴(140a)의 이격 영역에 형성된 상기 콘택홀(150c)을 통해서 상기 제1 패드 전극(150a)과 접촉된다.
상기 대향 기판(200)은 제2 베이스 기판(201) 및 공통 전극(210)을 포함한다. 상기 제2 베이스 기판(201)은 투명한 절연기판이다. 상기 공통 전극(210)은 상기 제2 베이스 기판(201) 위에 배치된다.
상기 도전성 실런트(400)는 도전 볼(CB)을 포함하는 실런트이다. 상기 도전성 실런트(400)는 실 라인(seal line) 상에 배치되어 상기 표시 기판(100)과 상기 대향 기판(200)을 서로 결합한다. 또한, 상기 도전성 실런트(400)에 포함된 상기 도전 볼(CB)은 상기 쇼트 패드(151)의 제2 패드 전극(150b)과 상기 공통 전극(210)을 전기적으로 연결한다.
상기 쇼트 패드(151)의 상기 제2 패드 전극(150b)은 상기 보상 패턴(140a)에 의해 상기 대향 기판(200)의 공통 전극(210)과 균일한 간격이 형성될 수 있다. 따라서, 상기 도전 볼(CB)과 상기 쇼트 패드(151), 및 상기 도전 볼(CB)과 상기 공통 전극(210) 간의 쇼트 불량을 막을 수 있다.
도 4a 내지 도 4e는 도 3에 도시된 표시 기판의 제조 공정을 설명하기 위한 공정도들이다.
도 3 및 도 4a를 참조하면, 제1 베이스 기판(101) 위에 제1 금속층을 형성하 고, 상기 제1 금속층을 패터닝하여 상기 제1 베이스 기판(101) 위에 제1 금속 패턴을 형성한다. 상기 제1 금속 패턴은 상기 게이트 배선(GL), 상기 트랜지스터(TR)의 게이트 전극(GE) 및 상기 쇼트 패드(151)의 제1 패드 전극(151a)을 포함한다. 평면에서 관찰한 상기 제1 패드 전극(151a)의 변 길이는 수 mm 정도이다. 도시되지는 않았으나, 상기 제1 패드 전극(151a)은 상기 공통 전압(Vcom)을 전달하는 전압 배선과 전기적으로 연결되어, 상기 공통 전압(Vcom)이 인가된다.
상기 제1 금속 패턴이 형성된 상기 제1 베이스 기판(101) 위에 상기 제1 금속 패턴을 덮도록 게이트 절연층(102)을 형성한다. 상기 게이트 절연층(102)은 질화 실리콘(SiNx) 및 산화 실리콘(SiO2)과 같은 무기 절연 물질을 포함할 수 있다.
도 3 및 도 4b를 참조하면, 상기 절연층(110)이 형성된 상기 제1 베이스 기판(101) 위에 채널층 및 제2 금속층을 순차적으로 형성한다. 상기 채널층과 상기 제2 금속층을 동시에 패터닝하여 제2 금속 패턴을 형성하며, 이에 따라서 상기 제2 금속 패턴은 채널층과 제2 금속층이 적층된 구조를 가질 수 있다. 또는 상기 채널층 및 상기 제2 금속층을 서로 다른 마스크를 이용하여 각각 패터닝될 수 있다.
본 실시예에 따르면, 상기 제2 금속 패턴은 상기 데이터 배선(DL), 상기 소스 전극(SE) 및 상기 드레인 전극(DE)을 포함한다. 상기 소스 전극(SE) 및 상기 드레인 전극(DE)에 의해 노출된 채널 패턴(CH)은 상기 트랜지스터(TR)의 채널 영역으로 정의될 수 있다.
상기 제2 금속 패턴이 형성된 상기 제1 베이스 기판(101) 위에 상기 제2 금속 패턴을 덮도록 보호층(103)을 형성한다. 상기 보호층(103)은 질화 실리콘(SiNx) 및 산화 실리콘(SiO2)과 같은 무기 절연 물질을 포함할 수 있다.
도 3 및 도 4c를 참조하면, 상기 보호층(103)이 형성된 상기 제1 베이스 기판(101) 위에 차광 물질층을 형성하고, 상기 차광 물질층을 패터닝하여 차광 패턴을 형성한다. 상기 차광 패턴은 상기 표시 영역(DA)에 형성된 상기 차광부(120)를 포함한다. 상기 차광부(120)는 상기 트랜지스터(TR), 상기 게이트 배선(GL) 및 상기 데이터 배선(DL)이 형성된 영역에 대응하여 형성될 수 있다. 상기 차광부(120)는 상기 트랜지스터(TR)의 상기 드레인 전극(DE) 위의 상기 보호층(103)을 노출시키는 제1 홀(120c)이 형성될 수 있다. 상기 제1 홀(120c)에 대응하는 상기 보호층(103)은 후속 공정에서 상기 화소 전극(PE)과 상기 드레인 전극(DE)을 접촉하기 위한 콘택홀이 형성된다.
상기 차광부(120)가 형성된 상기 제1 베이스 기판(101) 위에 컬러 포토레지스트층을 형성하고, 상기 컬러 포토 레지스트층을 패터닝하여 컬러 포토 패턴을 형성한다. 상기 컬러 포토 패턴은 상기 화소 영역에 형성된 상기 컬러 필터(140)와 상기 제1 패드 전극(151a) 위에 형성된 상기 보상 패턴(140a)을 포함한다.
동일한 컬러 포토 레지스트층으로 형성된 상기 컬러 필터(140)와 상기 보상 패턴(140a)의 두께는 서로 다르게 형성할 수 있다. 상기 보상 패턴(140a)은 후속 공정에 의해 형성되는 상기 유기막(160)의 단차와 동일한 단차를 가질 수 있는 두께(t)로 형성된다. 상기 보상 패턴(140a)은 섬 형상으로 서로 이격되어 상기 제1 패드 전극(150a)이 형성된 영역 위에 형성된다. 상기 보상 패턴(140a) 간의 이격부(140h)는 상기 보호층(103)을 노출한다. 상기 보상 패턴(140a)의 단차와 상기 유 기막(160)의 단차를 동일하게 형성함으로써 상기 쇼트 패드(151)의 대부분의 면적에서 단차가 제거될 수 있다.
도 3 및 도 4d를 참조하면, 상기 컬러 포토 패턴이 형성된 상기 제1 베이스 기판(101) 위에 유기막(160)을 형성한다. 상기 유기막(160)은 상기 드레인 전극(DE) 상에 제2 홀(160c)이 형성되고, 상기 제1 패드 전극(150a)이 형성된 영역에 대응하여 패드 홀(160h)이 형성된다. 상기 패드 홀(160h)에는 상기 보상 패턴(140a)이 배치된다. 도시된 바와 같이 상기 패드 홀(160h)은 상기 패드 홀(160h)의 측벽과 상기 보상 패턴(140a)의 측벽이 서로 이격되도록 형성하거나, 도시되지 않았으나 상기 패드 홀(160h)의 측벽과 상기 보상 패턴(140a)의 측벽이 서로 맞닿도록 형성할 수 있다. 예를 들면, 상기 보상 패턴(140a)에 의해 정의된 상기 이격부(140h)의 폭(W)은 10 ㎛ 정도 이다.
도 3 및 도 4e를 참조하면, 상기 유기막(160) 및 상기 보상 패턴(140a)에 의해 노출된 영역의 상기 보호층(103) 및 상기 게이트 절연층(102)을 식각한다. 즉, 상기 제2 홀(160c)에 대응하는 상기 보호층(103)을 식각하여 상기 드레인 전극(DE)을 노출시키고, 상기 이격부(140h)에 대응하는 상기 보호층(103) 및 상기 게이트 절연층(102)을 식각하여 상기 제1 패드 전극(150a)을 노출시킨다.
상기 드레인 전극(DE) 및 상기 제1 패드 전극(150a)이 노출된 상기 제1 베이스 기판(101) 위에 투명 도전층을 형성하고, 상기 투명 도전 패턴을 형성한다. 상기 투명 도전 패턴은 상기 화소 전극(PE) 및 상기 제2 패드 전극(150b)을 포함한다. 상기 제2 패드 전극(150b)은 상기 콘택홀(150c)을 통해 상기 제2 패드 전 극(150b)을 접촉된다. 상기 콘택홀(150c)의 폭은 상기 이격부(140h)의 폭(W)에 대응하여 10 ㎛ 정도이다.
상기 투명 도전 패턴이 형성된 상기 제1 베이스 기판(101) 위에 컬럼 스페이서층을 형성하고, 상기 컬럼 스페이서층을 패터닝하여 상기 표시 영역(DA)에 상기 컬럼 스페이서(171)를 형성한다. 상기 컬러 스페이서층은 투명 물질이거나 불투명 물질일 수 있다. 예를 들면, 상기 컬럼 스페이서(171)는 상기 트랜지스터(TR)가 형성된 영역에 대응하여 형성된다.
상기 제2 패드 전극(150b)은 상기 유기막(160) 및 상기 보상 패턴(140a)에 의해 단차가 제거되어 상기 이격부(140h)를 제외한 나머지 영역은 평탄하게 형성된다. 따라서, 상기 쇼트 패드(151)의 크기는 수 mm 정도이고, 상기 콘택부(150c)의 폭은 10 ㎛ 정도이므로 상기 도전 볼(CB)의 대부분은 상기 보상 패턴(140a) 위의 평탄한 면에 분포되어 상기 도전 볼(CB)의 쇼트 불량을 방지할 수 있다. 상기 쇼트 패드(151)의 제2 패드 전극(150b)과 상기 대향 기판(200)의 공통 전극(210)은 상기 도전 볼(CB)을 포함하는 상기 도전성 실런트(400)를 통해 전기적으로 쇼트 될 수 있다.
이하에서는 실시예 1과 동일한 구성요소는 동일한 도면부호를 사용하고, 반복되는 설명은 생략하거나 간략하게 설명한다.
실시예 2
도 5는 본 발명의 실시예 2에 따른 표시 장치의 단면도이다.
도 1 및 도 5를 참조하면, 상기 표시 장치(500A)는 표시 기판(100A), 대향 기판(200) 및 도전성 실런트(sealant)(400)를 포함한다.
상기 표시 기판(100A)은 제1 베이스 기판(101), 트랜지스터(TR), 게이트 절연층(102), 보호층(103), 차광부(120), 컬러 필터(140), 유기막(160), 화소 전극(PE), 컬럼 스페이서(173) 및 쇼트 패드(151A)를 포함한다.
상기 컬럼 스페이서(173)는 상기 표시 기판(100)과 상기 대향 기판(200) 사이의 간격을 일정하게 유지시킨다. 상기 컬럼 스페이서(173)는 투명한 물질 또는 불투명한 물질로 형성될 수 있다. 예를 들면, 상기 컬럼 스페이서(173)는 상기 트랜지스터(TR)가 배치된 영역 상에 배치될 수 있다.
상기 쇼트 패드(151A)는 제1 패드 전극(150a), 제1 보상 패턴(140a), 콘택홀(150c), 제2 패드 전극(150b) 및 제2 보상 패턴(173a)을 포함한다.
상기 제1 패드 전극(150a)은 금속층으로 형성된다. 상기 제1 패드 전극(150a)은 상기 게이트 배선(GL)과 동일한 금속층으로 형성되거나, 상기 데이터 배선(DL)과 동일한 금속층으로 형성될 수 있다.
상기 제1 보상 패턴(140a)은 상기 제1 패드 전극(150a) 상에 섬 형상으로 서로 이격되어 배치된다. 상기 제1 보상 패턴(140)은 상기 컬러 필터(140)와 동일한 컬러 포토 레지스트 물질로 형성된다. 예를 들면, 상기 제1 보상 패턴(140a)은 상기 제1 패드 전극(140a) 위의 배치된 상기 유기막(160)에 형성된 패드 홀(160h) 내에 배치될 수 있다.
상기 콘택홀(150c)은 상기 제1 보상 패턴(140a)의 이격 영역에 형성된다. 즉, 상기 콘택홀(150)은 상기 제1 보상 패턴(140a)에 의해 노출된 영역에 형성되어, 상기 제1 및 제2 패드 전극들(150a, 150b)을 서로 연결한다.
상기 제2 패드 전극(150b)은 도전성 물질로 상기 유기막(160) 위에 배치된다. 예를 들면, 상기 화소 전극(PE)과 동일한 투명 도전성 물질로 형성될 수 있다. 상기 제2 패드 전극(150b)은 상기 제1 보상 패턴(140a)의 이격 영역에 형성된 상기 콘택홀(150c)을 통해서 상기 제1 패드 전극(150a)과 접촉된다.
상기 제2 보상 패턴(173a)은 상기 콘택홀(150c)을 메워 상기 콘택홀(150c)에 의해 형성된 단차를 제거한다. 상기 제2 보상 패턴(173a)에 의해 상기 콘택홀(150c)의 단차가 제거됨으로써 상기 쇼트 패드(151)는 전체적으로 평탄하게 형성될 수 있다. 따라서, 상기 도전 볼(CB)의 쇼트 불량을 방지할 수 있다. 상기 쇼트 패드(151)의 제2 패드 전극(150b)과 상기 대향 기판(200)의 공통 전극(210)은 상기 도전 볼(CB)을 포함하는 상기 도전성 실런트(400)를 통해 전기적으로 쇼트 될 수 있다.
또한, 상기 제2 보상 패턴(173a)은 상기 컬럼 스페이서(173)와 동일한 물질로 형성된다. 예를 들어, 상기 컬럼 스페이서(173)가 불투명한 물질로 형성되는 경우, 상기 제2 보상 패턴(173a)은 상기 제1 패드 전극(150a)에 의해 반사되는 광을 차단할 수 있다. 이에 따라서 상기 표시 장치(500A)의 상기 주변 영역에서 발생되는 눈부심 현상을 방지할 수 있다.
본 실시예에 따른 상기 표시 기판(100A)의 제조 방법은 도 4a 내지 도 4e를 참조한 실시예 1의 제조 방법과 실질적으로 동일하다. 단, 도 4e에서 상기 투명 도 전 패턴이 형성된 제1 베이스 기판(101) 상에 컬럼 스페이서 물질을 형성하고, 상기 컬럼 스페이서 물질을 패터닝하여 상기 컬럼 스페이서(173) 및 상기 제2 보상 패턴(173a)을 형성한다. 상기 컬럼 스페이서(173)는 상기 표시 영역(DA)에 형성되고, 상기 제2 보상 패턴(173a)은 상기 쇼트 패드(151A)의 상기 콘택홀(150c)을 메우도록 상기 콘택홀(150c) 내에 형성된다.
실시예 3
도 6은 본 발명의 실시예 3에 따른 표시 장치의 단면도이다.
도 1, 도 3 및 도 6을 참조하면, 상기 표시 장치(500B)는 표시 기판(100B), 대향 기판(200) 및 도전성 실런트(sealant)(400)를 포함한다.
상기 표시 기판(100A)은 제1 베이스 기판(101), 트랜지스터(TR), 게이트 절연층(102), 보호층(103), 차광부(120), 컬러 필터(140), 유기막(160), 화소 전극(PE), 컬럼 스페이서(171) 및 쇼트 패드(151B)를 포함한다.
상기 쇼트 패드(151B)는 제1 패드 전극(150a), 보상 패턴(120a), 콘택홀(150c) 및 제2 패드 전극(150b)을 포함한다.
상기 제1 패드 전극(150a)은 금속층으로 형성된다. 상기 제1 패드 전극(150a)은 상기 게이트 배선(GL)과 동일한 금속층으로 형성되거나, 상기 데이터 배선(DL)과 동일한 금속층으로 형성될 수 있다.
상기 보상 패턴(120a)은 상기 제1 패드 전극(150a) 상에 섬 형상으로 서로 이격되어 배치된다. 상기 보상 패턴(120a)은 상기 차광부(120)와 동일한 물질로 형 성된다. 상기 보상 패턴(120a)은 상기 제1 패드 전극(140a) 위의 배치된 상기 유기막(160)에 형성된 패드 홀(160h) 내에 배치될 수 있다.
상기 콘택홀(150c)은 상기 보상 패턴(120a)의 이격 영역에 형성된다. 상기 콘택홀(150c)은 상기 보상 패턴(120a)에 의해 노출된 상기 제1 패드 전극(150a) 영역에 형성된다.
상기 제2 패드 전극(150b)은 도전성 물질로 상기 유기막(160) 위에 배치된다. 예를 들면, 상기 화소 전극(PE)과 동일한 투명 도전성 물질로 형성될 수 있다. 상기 제2 패드 전극(150b)은 상기 보상 패턴(120a)의 이격 영역에 형성된 상기 콘택홀(150c)을 통해서 상기 제1 패드 전극(150a)과 접촉된다.
따라서, 상기 쇼트 패드(151)의 크기는 수 mm 정도이고, 상기 콘택부(150c)의 폭은 10 ㎛ 정도이므로 상기 도전 볼(CB)의 대부분은 상기 보상 패턴(120a) 위의 평탄한 면에 분포되어 상기 도전 볼(CB)의 쇼트 불량을 방지할 수 있다. 상기 쇼트 패드(151)의 제2 패드 전극(150b)과 상기 대향 기판(200)의 공통 전극(210)은 상기 도전성 실런트(400)의 상기 도전 볼(CB)을 통해 서로 전기적으로 쇼트 된다.
또한, 실시예 2와 같이, 상기 컬럼 스페이서(173)와 동일한 물질로 상기 콘택홀(150c)을 메우는 제2 보상 패턴(173a)을 형성하여 상기 콘택홀(150c)의 단차를 제거할 수 있다.
도 7a 내지 도 7c를 내지 도 7d는 도 6에 도시된 표시 기판의 제조 공정을 설명하기 위한 공정도들이다.
도 3, 도 6 및 도 7a를 참조하면, 제1 베이스 기판(101) 위에 제1 금속 패 턴, 게이트 절연층(102), 제2 금속 패턴 및 보호층(103)을 형성한다. 상기 제1 금속 패턴은 게이트 배선(GL), 상기 트랜지스터(TR)의 게이트 전극(GE) 및 상기 쇼트 패드(151)의 제1 패드 전극(151a)을 포함한다. 상기 게이트 절연층(102)은 상기 제1 금속 패턴이 형성된 상기 제1 베이스 기판(101) 위에 상기 제1 금속 패턴을 덮도록 형성된다. 상기 게이트 절연층(102)은 질화 실리콘(SiNx) 및 산화 실리콘(SiO2)과 같은 무기 절연 물질을 포함할 수 있다.
상기 제2 금속 패턴은 채널층과 제2 금속층을 동시에 패터닝하여 형성될 수 있다. 상기 제2 금속 패턴은 데이터 배선(DL), 상기 트랜지스터(TR)의 소스 전극(SE) 및 드레인 전극(DE)을 포함한다. 상기 소스 전극(SE) 및 상기 드레인 전극(DE)에 의해 노출된 채널 패턴(CH)은 상기 트랜지스터(TR)의 채널 영역으로 정의될 수 있다. 상기 보호층(103)은 상기 제2 금속 패턴이 형성된 상기 제1 베이스 기판(101) 위에 상기 제2 금속 패턴을 덮도록 형성된다. 상기 보호층(103)은 질화 실리콘(SiNx) 및 산화 실리콘(SiO2)과 같은 무기 절연 물질을 포함할 수 있다.
도 3, 도 6 및 도 7b를 참조하면, 상기 보호층(103)이 형성된 상기 제1 베이스 기판(101) 위에 컬러 포토 레지스트층을 형성하고, 상기 컬러 포토 레지스트층을 패터닝하여 컬러 포토 패턴을 형성한다. 상기 컬러 포토 패턴은 상기 화소 영역에 형성된 상기 컬러 필터(140)를 포함한다.
상기 컬러 필터(140)가 형성된 상기 제1 베이스 기판(101) 위에 차광 물질층을 형성하고, 상기 차광 물질층을 패터닝하여 차광 패턴을 형성한다. 상기 차광 패턴은 상기 표시 영역(DA)에 형성된 상기 차광부(120) 및 상기 제1 패드 전극(151a) 위에 형성된 상기 보상 패턴(120a)을 포함한다.
상기 차광부(120)는 상기 트랜지스터(TR), 상기 게이트 배선(GL) 및 상기 데이터 배선(DL)이 형성된 영역에 대응하여 형성될 수 있다. 상기 차광부(120)는 상기 트랜지스터(TR)의 상기 드레인 전극(DE) 위의 상기 보호층(103)을 노출시키는 제1 홀(120c)이 형성될 수 있다. 상기 제1 홀(120c)은 후속 공정에서 상기 화소 전극(PE)과 상기 드레인 전극(DE)을 접촉하기 위한 콘택홀로 사용될 수 있다.
상기 보상 패턴(120a)은 후속 공정에 의해 형성되는 상기 유기막(160)의 단차와 동일한 단차를 가질 수 있는 두께(t)로 형성된다. 상기 보상 패턴(120a)은 섬 형상으로 서로 이격되어 상기 제1 패드 전극(150a)이 형성된 영역 위에 형성된다. 상기 보상 패턴(120a) 간의 이격부(120h)는 상기 보호층(103)을 노출한다. 상기 보상 패턴(120a)의 단차와 상기 유기막(160)의 단차를 동일하게 형성함으로써 상기 쇼트 패드(151)의 대부분의 면적에서 단차가 제거될 수 있다.
상기 차광 패턴이 형성된 상기 제1 베이스 기판(101) 위에 유기막(160)을 형성한다. 상기 유기막(160)은 상기 드레인 전극(DE) 상에 제2 홀(160c)이 형성되고, 상기 제1 패드 전극(150a)이 형성된 영역에 대응하여 패드 홀(160h)이 형성된다. 상기 패드 홀(160h)에는 상기 보상 패턴(120a)이 배치된다. 도시된 바와 같이 상기 패드 홀(160h)이 정의되는 상기 유기막(160)의 측벽과 상기 보상 패턴(120a)의 측벽이 서로 이격되도록 상기 패드 홀(160h)을 형성하거나, 도시되지 않았으나 서로 맞닿도록 상기 패드 홀(160h)을 형성할 수 있다. 예를 들면, 상기 이격부(140h)의 폭(W)은 10 ㎛ 정도 이다.
도 3, 도 6 및 도 7c를 참조하면, 상기 제2 홀(160c) 및 상기 패드 홀(160h)을 포함하는 상기 유기막(160)이 형성된 상기 제1 베이스 기판(101)을 식각 공정을 통해 상기 보호층(103) 및 상기 게이트 절연층(102)을 식각한다.
상기 제2 홀(160c)에 대응하는 상기 보호층(103)을 식각하여 상기 드레인 전극(DE)을 노출시키고, 상기 보상 패턴(120a)이 형성되지 않은 영역에 대응하는 상기 보호층(103) 및 상기 게이트 절연층(102)을 식각하여 상기 제1 패드 전극(150a)을 노출시킨다.
상기 드레인 전극(DE) 및 상기 제1 패드 전극(150a)이 노출된 상기 제1 베이스 기판(101) 위에 투명 도전층을 형성하고, 상기 투명 도전 패턴을 형성한다. 상기 투명 도전 패턴은 상기 화소 전극(PE) 및 상기 제2 패드 전극(150b)을 포함한다. 상기 제2 패드 전극(150b)은 상기 콘택홀(150c)을 통해 상기 제2 패드 전극(150b)을 접촉된다.
상기 투명 도전 패턴이 형성된 상기 제1 베이스 기판(101) 위에 컬럼 스페이서층을 형성하고, 상기 컬럼 스페이서층을 패터닝하여 상기 표시 영역(DA)에 상기 컬럼 스페이서(171)를 형성한다. 상기 컬러 스페이서층은 투명 물질이거나 불투명 물질일 수 있다. 예를 들면, 상기 컬럼 스페이서(171)는 상기 트랜지스터(TR)가 형성된 영역에 대응하여 형성된다.
상기 제2 패드 전극(150b)은 상기 유기막(160) 및 상기 보상 패턴(120a)에 의해 단차가 제거되어 상기 콘택홀(150c)을 제외한 나머지 영역은 평탄하게 형성된다. 따라서, 상기 쇼트 패드(151)의 크기는 수 mm 정도이고, 상기 콘택홀(150c)의 폭(W)은 10 ㎛ 정도이므로 상기 도전 볼(CB)의 대부분은 상기 보상 패턴(120a) 위의 평탄한 면에 분포되어 상기 도전 볼(CB)의 쇼트 불량을 방지할 수 있다. 상기 쇼트 패드(151)의 제2 패드 전극(150b)과 상기 대향 기판(200)의 공통 전극(210)은 상기 도전 볼(CB)을 포함하는 상기 도전성 실런트(400)를 통해 전기적으로 쇼트 될 수 있다.
실시예 4
도 8은 본 발명의 실시예 4에 따른 표시 장치의 단면도이다.
도 1, 도 3 및 도 8을 참조하면, 상기 표시 장치(500C)는 표시 기판(100C), 대향 기판(200) 및 도전성 실런트(sealant)(400)를 포함한다.
상기 표시 기판(100C)은 제1 베이스 기판(101), 트랜지스터(TR), 게이트 절연층(102), 보호층(103), 차광부(120), 컬러 필터(140), 유기막(160), 화소 전극(PE), 컬럼 스페이서(171) 및 쇼트 패드(151C)를 포함한다.
상기 쇼트 패드(151C)는 제1 패드 전극(150a), 보상 패턴(CP), 콘택홀(150c) 및 제2 패드 전극(150b)을 포함한다.
상기 제1 패드 전극(150a)은 금속층을 형성된다. 상기 제1 패드 전극(150a)은 상기 게이트 배선(GL)과 동일한 금속층으로 형성되거나, 상기 데이터 배선(DL)과 동일한 금속층으로 형성될 수 있다.
상기 보상 패턴(CP)은 상기 제1 패드 전극(150a) 상에 섬 형상으로 배치된다. 상기 보상 패턴(CP)은 상기 컬러 필터(140)와 동일한 물질로 형성된 컬러 층(140a)과 상기 차광부(140)와 동일한 물질로 형성된 차광층(120a)을 포함한다. 상기 차광층(120a)과 상기 컬러층(140a)의 적층 구조는 제조 공정에 따라서 변경될 수 있다. 상기 보상 패턴(CP)은 상기 제1 패드 전극(140a) 위에 배치된 상기 유기막(160)에 형성된 패드 홀(160h) 내에 배치될 수 있다.
상기 보상 패턴(CP)은 상기 패드 홀(160h)에 의한 상기 유기막(160)의 단차를 보상하기 위한 두께를 가진다. 예를 들면, 상기 보상 패턴(CP)의 두께는 상기 패드 홀(160h)이 형성된 상기 유기막(160)의 두께와 동일하다.
상기 콘택홀(150c)은 인접한 보상 패턴(CP)의 이격 영역에 형성된다. 예를 들면, 상기 콘택홀(150c)은 상기 보상 패턴(CP)이 형성되지 않은 상기 제1 패드 전극(150a) 영역에 형성된다.
상기 제2 패드 전극(150b)은 도전성 물질로 상기 유기막(160) 위에 배치된다. 예를 들면, 상기 화소 전극(PE)과 동일한 투명 도전성 물질로 형성될 수 있다. 상기 제2 패드 전극(150b)은 상기 보상 패턴(CP)이 배치되지 않은 영역에 형성된 상기 콘택홀(150c)을 통해서 상기 제1 패드 전극(150a)과 접촉된다.
따라서, 상기 쇼트 패드(151)의 크기는 수 mm 정도이고, 상기 콘택부(150c)의 폭은 10 ㎛ 정도이므로 상기 도전 볼(CB)의 대부분은 상기 보상 패턴(CP) 위의 평탄한 면에 분포되어 상기 도전 볼(CB)의 쇼트 불량을 방지할 수 있다. 상기 쇼트 패드(151)의 제2 패드 전극(150b)과 상기 대향 기판(200)의 공통 전극(210)은 상기 도전성 실런트(400)의 상기 도전 볼(CB)을 통해 서로 전기적으로 쇼트 된다.
또한, 실시예 2와 같이, 상기 불투명한 컬럼 스페이서(173)와 동일한 물질로 상기 콘택홀(150c)을 메우는 제2 보상 패턴(173a)을 형성하여 상기 콘택홀(150c)의 단차를 제거할 수 있다.
도 9a 내지 도 9d는 도 8에 도시된 표시 기판의 제조 공정을 설명하기 위한 공정도들이다.
도 3, 도 8 및 도 9a를 참조하면, 제1 베이스 기판(101) 위에 제1 금속 패턴, 게이트 절연층(102), 제2 금속 패턴 및 보호층(103)을 형성한다. 상기 제1 금속 패턴은 게이트 배선(GL), 상기 트랜지스터(TR)의 게이트 전극(GE) 및 상기 쇼트 패드(151)의 제1 패드 전극(151a)을 포함한다. 상기 게이트 절연층(102)은 상기 제1 금속 패턴이 형성된 상기 제1 베이스 기판(101) 위에 상기 제1 금속 패턴을 덮도록 형성된다. 상기 게이트 절연층(102)은 질화 실리콘(SiNx) 및 산화 실리콘(SiO2)과 같은 무기 절연 물질을 포함할 수 있다.
상기 제2 금속 패턴은 채널층과 제2 금속층을 동시에 패터닝하여 형성될 수 있다. 또는 상기 채널층 및 상기 제2 금속층을 서로 다른 마스크를 이용하여 패터닝될 수 있다. 상기 제2 금속 패턴은 데이터 배선(DL), 상기 트랜지스터(TR)의 소스 전극(SE) 및 드레인 전극(DE)을 포함한다. 상기 소스 전극(SE) 및 상기 드레인 전극(DE)에 의해 노출된 채널 패턴(CH)은 상기 트랜지스터(TR)의 채널 영역으로 정의될 수 있다. 상기 보호층(103)은 상기 제2 금속 패턴이 형성된 상기 제1 베이스 기판(101) 위에 상기 제2 금속 패턴을 덮도록 형성된다. 상기 보호층(103)은 질화 실리콘(SiNx) 및 산화 실리콘(SiO2)과 같은 무기 절연 물질을 포함할 수 있다.
도 3, 도 8 및 도 9b를 참조하면, 상기 보호층(103)이 형성된 상기 제1 베이 스 기판(101) 위에 차광 물질층을 형성하고, 상기 차광 물질층을 패터닝하여 차광 패턴을 형성한다. 상기 차광 패턴은 상기 표시 영역(DA)에 형성된 상기 차광부(120)와 상기 제1 패드 전극(150a) 위에 형성된 상기 차광층(120a)을 포함한다.
상기 차광 패턴이 형성된 상기 제1 베이스 기판(101) 위에 컬러 포토 레지스트층을 형성하고, 상기 컬러 포토 레지스트층을 패터닝하여 컬러 포토 패턴을 형성한다. 상기 컬러 포토 패턴은 상기 화소 영역에 형성된 상기 컬러 필터(140)와 상기 차광층(120a) 위에 형성된 상기 컬러층(140a)을 포함한다. 결과적으로, 상기 제1 패드 전극(150a) 위에는 상기 차광층(120a)과 상기 컬러층(140a)으로 이루어진 상기 보상 패턴(CP)이 형성된다. 상기 보상 패턴(CP)은 후속 공정에 의해 형성되는 상기 유기막(160)의 단차와 동일한 단차를 가질 수 있는 두께(t)로 형성된다.
상기 보상 패턴(CP)은 섬 형상으로 이격부(120h)만큼 서로 이격되어 상기 제1 패드 전극(150a)이 형성된 영역 위의 상기 보호층(103) 상에 형성된다. 상기 보상 패턴(CP)이 형성되지 않은 영역에 형성된 상기 보호층(103)은 노출된다. 상기 보상 패턴(CP)의 단차와 상기 유기막(160)의 단차를 동일하게 형성함으로써 상기 쇼트 패드(151)의 대부분의 면적에서 단차가 제거될 수 있다.
상기 컬러 포토 패턴이 형성된 상기 제1 베이스 기판(101) 위에 유기막(160)을 형성한다. 상기 유기막(160)은 상기 드레인 전극(DE) 상에 제2 홀(160c)이 형성되고, 상기 제1 패드 전극(150a)이 형성된 영역에 대응하여 패드 홀(160h)이 형성된다. 상기 패드 홀(160h)에는 상기 보상 패턴(CP)이 배치된다. 도시된 바와 같이 상기 패드 홀(160h)이 정의되는 상기 유기막(160)의 측벽과 상기 보상 패턴(CP)의 측벽이 서로 이격되도록 상기 패드 홀(160h)을 형성하거나, 도시되지 않았으나 서로 맞닿도록 상기 패드 홀(160h)을 형성할 수 있다. 예를 들면, 상기 콘택홀(150c)의 폭(W)은 10 ㎛ 정도이다.
도 3, 도 8 및 도 9c를 참조하면, 상기 제2 홀(160c) 및 상기 패드 홀(160h)을 포함하는 상기 유기막(160)이 형성된 상기 제1 베이스 기판(101)을 식각 공정을 통해 상기 보호층(103) 및 상기 게이트 절연층(102)을 식각한다.
상기 제2 홀(160c)에 대응하는 상기 보호층(103)을 식각하여 상기 드레인 전극(DE)을 노출시키고, 상기 보상 패턴(CP)이 형성되지 않은 영역에 대응하는 상기 보호층(103) 및 상기 게이트 절연층(102)을 식각하여 상기 제1 패드 전극(150a)을 노출시킨다.
상기 드레인 전극(DE) 및 상기 제1 패드 전극(150a)이 노출된 상기 제1 베이스 기판(101) 위에 투명 도전층을 형성하고, 상기 투명 도전 패턴을 형성한다. 상기 투명 도전 패턴은 상기 화소 전극(PE) 및 상기 제2 패드 전극(150b)을 포함한다. 상기 제2 패드 전극(150b)은 콘택홀(150c)을 통해 상기 제2 패드 전극(150b)을 접촉된다.
상기 투명 도전 패턴이 형성된 상기 제1 베이스 기판(101) 위에 컬럼 스페이서층을 형성하고, 상기 컬럼 스페이서층을 패터닝하여 상기 표시 영역(DA)에 상기 컬럼 스페이서(171)를 형성한다. 상기 컬러 스페이서층은 투명 물질이거나 불투명 물질일 수 있다. 예를 들면, 상기 컬럼 스페이서(171)는 상기 트랜지스터(TR)가 형 성된 영역에 대응하여 형성된다.
상기 제2 패드 전극(150b)은 상기 유기막(160) 및 상기 보상 패턴(CP)에 의해 단차가 제거되어 상기 콘택홀(150c)을 제외한 나머지 영역은 평탄하게 형성된다. 따라서, 상기 쇼트 패드(151)의 크기는 수 mm 정도이고, 상기 콘택홀(150c)의 폭(W)은 10 ㎛ 정도이므로 상기 도전 볼(CB)의 대부분은 상기 보상 패턴(CP) 위의 평탄한 면에 분포되어 상기 도전 볼(CB)의 쇼트 불량을 방지할 수 있다. 상기 쇼트 패드(151)의 제2 패드 전극(150b)과 상기 대향 기판(200)의 공통 전극(210)은 상기 도전 볼(CB)을 포함하는 상기 도전성 실런트(400)를 통해 전기적으로 쇼트 될 수 있다.
실시예 5
도 10은 본 발명의 실시예 5에 따른 표시 장치의 단면도이다.
도 1, 도 3 및 도 10을 참조하면, 상기 표시 장치(500D)는 표시 기판(100D), 대향 기판(200) 및 도전성 실런트(sealant)(400)를 포함한다.
상기 표시 기판(100D)은 제1 베이스 기판(101), 트랜지스터(TR), 게이트 절연층(102), 보호층(103), 차광부(120), 컬러 필터(140), 유기막(160), 화소 전극(PE), 컬럼 스페이서(171) 및 쇼트 패드(151D)를 포함한다.
상기 제1 패드 전극(150a)은 금속층을 형성된다. 상기 제1 패드 전극(150a)은 상기 게이트 배선(GL)과 동일한 금속층으로 형성되거나, 상기 데이터 배선(DL)과 동일한 금속층으로 형성될 수 있다.
상기 보상 패턴(CP)은 상기 제1 패드 전극(150a) 상에 섬 형상으로 배치된다. 상기 보상 패턴(CP)은 상기 컬러 필터(140)와 동일한 컬러 포토 레지스트로 형성된 제1 컬러층(140a)과 상기 컬러 필터(140)와 다른 컬러 포토 레지스트로 형성된 제2 컬러층(140b)을 포함한다. 상기 제1 컬러층(140a)과 상기 제2 컬러층(140b)의 적층 구조는 제조 공정에 따라서 변경될 수 있다. 상기 보상 패턴(CP)은 상기 제1 패드 전극(140a) 위에 배치된 상기 유기막(160)에 형성된 패드 홀(160h) 내에 배치될 수 있다.
상기 콘택홀(150c)은 인접한 보상 패턴(CP)의 이격 영역에 형성된다. 예를 들면, 상기 콘택홀(150c)은 상기 보상 패턴(CP)이 형성되지 않은 상기 제1 패드 전극(150a) 영역에 형성된다.
상기 제2 패드 전극(150b)은 도전성 물질로 상기 유기막(160) 위에 배치된다. 예를 들면, 상기 화소 전극(PE)과 동일한 투명 도전성 물질로 형성될 수 있다. 상기 제2 패드 전극(150b)은 상기 보상 패턴(CP)이 배치되지 않은 영역에 형성된 상기 콘택홀(150c)을 통해서 상기 제1 패드 전극(150a)과 접촉된다.
따라서, 상기 쇼트 패드(151)의 크기는 수 mm 정도이고, 상기 콘택부(150c)의 폭은 10 ㎛ 정도이므로 상기 도전 볼(CB)의 대부분은 상기 보상 패턴(CP) 위의 평탄한 면에 분포되어 상기 도전 볼(CB)의 쇼트 불량을 방지할 수 있다. 상기 쇼트 패드(151)의 제2 패드 전극(150b)과 상기 대향 기판(200)의 공통 전극(210)은 상기 도전성 실런트(400)의 상기 도전 볼(CB)을 통해 서로 전기적으로 쇼트 된다.
또한, 실시예 2와 같이, 상기 불투명한 컬럼 스페이서(173)와 동일한 물질로 상기 콘택홀(150c)을 메우는 제2 보상 패턴(173a)을 형성하여 상기 콘택홀(150c)의 단차를 제거할 수 있다.
도 11a 내지 도 11d는 도 10에 도시된 표시 기판의 제조 공정을 설명하기 위한 공정도들이다.
도 3, 도 10 및 도 11a를 참조하면, 제1 베이스 기판(101) 위에 제1 금속 패턴, 게이트 절연층(102), 제2 금속 패턴 및 보호층(103)을 형성한다. 상기 제1 금속 패턴은 게이트 배선(GL), 상기 트랜지스터(TR)의 게이트 전극(GE) 및 상기 쇼트 패드(151)의 제1 패드 전극(151a)을 포함한다. 상기 게이트 절연층(102)은 상기 제1 금속 패턴이 형성된 상기 제1 베이스 기판(101) 위에 상기 제1 금속 패턴을 덮도록 형성된다. 상기 게이트 절연층(102)은 질화 실리콘(SiNx) 및 산화 실리콘(SiO2)과 같은 무기 절연 물질을 포함할 수 있다.
상기 제2 금속 패턴은 채널층과 제2 금속층을 동시에 패터닝하여 형성될 수 있다. 또는 상기 채널층 및 상기 제2 금속층을 서로 다른 마스크를 이용하여 패터닝될 수 있다. 상기 제2 금속 패턴은 데이터 배선(DL), 상기 트랜지스터(TR)의 소스 전극(SE) 및 드레인 전극(DE)을 포함한다. 상기 소스 전극(SE) 및 상기 드레인 전극(DE)에 의해 노출된 채널 패턴(CH)은 상기 트랜지스터(TR)의 채널 영역으로 정의될 수 있다. 상기 보호층(103)은 상기 제2 금속 패턴이 형성된 상기 제1 베이스 기판(101) 위에 상기 제2 금속 패턴을 덮도록 형성된다. 상기 보호층(103)은 질화 실리콘(SiNx) 및 산화 실리콘(SiO2)과 같은 무기 절연 물질을 포함할 수 있다.
도 3, 도 10 및 도 11b를 참조하면, 상기 보호층(103)이 형성된 상기 제1 베 이스 기판(101) 위에 차광 물질층을 형성하고, 상기 차광 물질층을 패터닝하여 차광 패턴을 형성한다. 상기 차광 패턴은 상기 표시 영역(DA)에 형성된 상기 차광부(120)를 포함한다.
상기 차광 패턴이 형성된 상기 제1 베이스 기판(101) 위에 제1 컬러 포토 레지스트층을 형성하고, 상기 제1 컬러 포토 레지스트층을 패터닝하여 제1 컬러 포토 패턴을 형성한다. 상기 제1 컬러 포토 패턴은 상기 화소 영역에 형성된 상기 컬러 필터(140)와 상기 제1 패드 전극(150) 위에 형성된 제1 컬러층(140a)을 포함한다. 상기 제1 컬러 포토 패턴이 형성된 상기 제1 베이스 기판(101) 위에 제2 컬러 포토 레지스트층을 형성하고, 상기 제2 컬러 포토 레지스트층을 패터닝하여 제2 컬러 포토 패턴을 형성한다. 상기 제2 컬러 포토 패턴은 상기 컬러 필터(140)와 인접한 화소 영역에 형성된 컬러 필터(미도시) 및 상기 제1 컬러층(140a) 위에 형성된 제2 컬러층(140b)을 포함한다. 결과적으로, 상기 제1 패드 전극(150a) 위에는 상기 제1 컬러층(140a)과 상기 제2 컬러층(140b)으로 이루어진 상기 보상 패턴(CP)이 형성된다. 상기 보상 패턴(CP)은 후속 공정에 의해 형성되는 상기 유기막(160)의 단차와 동일한 단차를 가질 수 있는 두께(t)로 형성된다.
상기 보상 패턴(CP)은 섬 형상으로 이격부(140h) 만큼 서로 이격되어 상기 제1 패드 전극(150a)이 형성된 영역 위의 상기 보호층(103) 상에 형성된다. 상기 보상 패턴(CP)이 형성되지 않은 영역에 형성된 상기 보호층(103)은 노출된다. 상기 보상 패턴(CP)의 단차와 상기 유기막(160)의 단차를 동일하게 형성함으로써 상기 쇼트 패드(151)의 대부분의 면적에서 단차가 제거될 수 있다.
상기 제2 컬러 포토 패턴이 형성된 상기 제1 베이스 기판(101) 위에 유기막(160)을 형성한다. 상기 유기막(160)은 상기 드레인 전극(DE) 상에 제2 홀(160c)이 형성되고, 상기 제1 패드 전극(150a)이 형성된 영역에 대응하여 패드 홀(160h)이 형성된다. 상기 패드 홀(160h)에는 상기 보상 패턴(CP)이 배치된다. 도시된 바와 같이 상기 패드 홀(160h)이 정의되는 상기 유기막(160)의 측벽과 상기 보상 패턴(CP)의 측벽이 서로 이격되도록 상기 패드 홀(160h)을 형성하거나, 도시되지 않았으나 서로 맞닿도록 상기 패드 홀(160h)을 형성할 수 있다. 예를 들면, 상기 콘택홀(150c)의 폭(W)은 10 ㎛ 정도이다.
도 3, 도 10 및 도 11c를 참조하면, 상기 제2 홀(160c) 및 상기 패드 홀(160h)을 포함하는 상기 유기막(160)이 형성된 상기 제1 베이스 기판(101)을 식각 공정을 통해 상기 보호층(103) 및 상기 게이트 절연층(102)을 식각한다.
상기 제2 홀(160c)에 대응하는 상기 보호층(103)을 식각하여 상기 드레인 전극(DE)을 노출시키고, 상기 보상 패턴(CP)이 형성되지 않은 영역의 상기 보호층(103) 및 상기 게이트 절연층(102)을 식각하여 상기 제1 패드 전극(150a)을 노출시킨다.
상기 드레인 전극(DE) 및 상기 제1 패드 전극(150a)이 노출된 상기 제1 베이스 기판(101) 위에 투명 도전층을 형성하고, 상기 투명 도전 패턴을 형성한다. 상기 투명 도전 패턴은 상기 화소 전극(PE) 및 상기 제2 패드 전극(150b)을 포함한다. 상기 제2 패드 전극(150b)은 콘택홀(150c)을 통해 상기 제2 패드 전극(150b)을 접촉된다.
상기 투명 도전 패턴이 형성된 상기 제1 베이스 기판(101) 위에 컬럼 스페이서층을 형성하고, 상기 컬럼 스페이서층을 패터닝하여 상기 표시 영역(DA)에 상기 컬럼 스페이서(171)를 형성한다. 상기 컬러 스페이서층은 투명 물질이거나 불투명 물질일 수 있다. 예를 들면, 상기 컬럼 스페이서(171)는 상기 트랜지스터(TR)가 형성된 영역에 대응하여 형성된다.
상기 제2 패드 전극(150b)은 상기 유기막(160) 및 상기 보상 패턴(CP)에 의해 단차가 제거되어 상기 콘택홀(150c)을 제외한 나머지 영역은 평탄하게 형성된다. 따라서, 상기 쇼트 패드(151)의 크기는 수 mm 정도이고, 상기 콘택홀(150c)의 폭(W)은 10 ㎛ 정도이므로 상기 도전 볼(CB)의 대부분은 상기 보상 패턴(CP) 위의 평탄한 면에 분포되어 상기 도전 볼(CB)의 쇼트 불량을 방지할 수 있다. 상기 쇼트 패드(151)의 제2 패드 전극(150b)과 상기 대향 기판(200)의 공통 전극(210)은 상기 도전 볼(CB)을 포함하는 상기 도전성 실런트(400)를 통해 전기적으로 쇼트 될 수 있다.
실시예 6
도 12는 본 발명의 실시예 6에 따른 쇼트 패드의 확대 평면도이다. 본 실시예에 따른 보상 패턴(CP)은 실시예 1에 따른 보상 패턴과 평면 구조는 다르고, 단면 구조는 실시예 1 내지 실시예 5와 같이 다양하게 형성될 수 있다.
도 1 및 도 12를 참조하면, 상기 표시 장치(500E)는 쇼트 패드(151E)를 포함한다. 상기 쇼트 패드(151E)는 제1 패드 전극(150a), 보상 패턴(CP), 콘택홀(150c) 및 제2 패드 전극(150b)을 포함한다.
상기 보상 패턴(CP)은 상기 보상 패턴(CP)은 상기 제1 패드 전극(150a) 위에 형성된 유기막(160)의 홀(160h) 내에 배치되어 상기 유기막(160)의 단차를 보상한다. 상기 보상 패턴(CP)은 상기 제1 패드 전극(150a)이 형성된 영역을 4 등분하여 4개 배치된다. 상기 4개의 보상 패턴들(CP)의 이격 영역에는 상기 콘택홀(150c)이 정의된다.
상기 쇼트 패드(151E)는 상기 보상 패턴(151E)에 의해 상기 유기막(160)의 단차가 제거되어 상기 콘택홀(150c)을 제외한 나머지 영역은 평탄하게 형성될 수 있다. 이에 따라서, 상기 도전성 실런트(400)에 포함된 상기 도전 볼(CB)은 대부분 상기 보상 패턴(151E) 위에 배치됨으로써 쇼트 불량을 방지할 수 있다.
상기 보상 패턴(CP)은 실시예 1에 따른 구조 및 제조 방법과 같이 컬러 포토 레지스트층으로 형성되거나, 실시예 3에 따른 구조 및 제조 방법과 같이 차광 물질층으로 형성되거나, 실시예 4에 따른 구조 및 제조 방법과 같이 컬러 포토 레지스트층으로 형성된 컬러층과 상기 차광 물질층으로 형성된 차광층을 포함하거나, 실시예 5에 따른 구조 및 제조 방법과 같이 서로 다른 컬러 포토 레지스트층으로 형성된 제1 및 제2 컬러층들을 포함할 수 있다. 또한, 실시예 2에 따른 구조 및 제조 방법과 같이 투명 또는 불투명한 컬럼 스페이서층으로 상기 콘택홀(150c)을 메우는 제2 보상 패턴을 더 형성할 수 있다.
실시예 7
도 13은 본 발명의 실시예 7에 따른 쇼트 패드의 확대 평면도이다. 본 실시예에 따른 보상 패턴(CP)은 실시예 1에 따른 보상 패턴과 평면 구조는 다르고, 단면 구조는 실시예 1 내지 실시예 5와 같이 다양하게 형성될 수 있다.
도 1 및 도 13을 참조하면, 상기 표시 장치(500F)는 쇼트 패드(151F)를 포함한다. 상기 쇼트 패드(151F)는 제1 패드 전극(150a), 보상 패턴(CP), 콘택홀(150c) 및 제2 패드 전극(150b)을 포함한다.
상기 보상 패턴(CP)은 상기 제1 패드 전극(150a) 위에 형성된 유기막(160)의 패드 홀(160h) 내에 배치되어 상기 유기막(160)의 단차를 보상한다.
상기 보상 패턴(CP)에는 상기 콘택홀(150c)이 형성되고 상기 콘택홀(150c)을 통해 상기 제2 패드 전극(150b)과 상기 제1 패드 전극(150a)은 서로 접촉된다.
상기 쇼트 패드(151F)는 상기 보상 패턴(151F)에 의해 상기 유기막(160)의 단차가 제거되어 상기 콘택홀(150c)을 제외한 나머지 영역은 평탄하게 형성될 수 있다. 이에 따라서, 상기 도전성 실런트(400)에 포함된 상기 도전 볼(CB)은 대부분 상기 보상 패턴(151F) 위에 배치됨으로써 쇼트 불량을 방지할 수 있다.
상기 보상 패턴(CP)은 실시예 1에 따른 구조 및 제조 방법과 같이 컬러 포토 레지스트층으로 형성되거나, 실시예 3에 따른 구조 및 제조 방법과 같이 차광 물질층으로 형성되거나, 실시예 4에 따른 구조 및 제조 방법과 같이 컬러 포토 레지스트층으로 형성된 컬러층과 상기 차광 물질층으로 형성된 차광층을 포함하거나, 실시예 5에 따른 구조 및 제조 방법과 같이 서로 다른 컬러 포토 레지스트층으로 형성된 제1 및 제2 컬러층들을 포함할 수 있다. 또한, 실시예 2에 따른 구조 및 제조 방법과 같이 투명 또는 불투명한 컬럼 스페이서층으로 상기 콘택홀(150c)을 메우는 제2 보상 패턴을 더 형성할 수 있다.
본 발명의 실시예들에 따르면, 표시 장치의 표시 기판과 대향 기판을 전기적으로 연결하기 위한 상기 표시 기판에 형성된 쇼트 패드의 단차를 제거함으로써 도전성 실런트에 포함된 도전 볼의 쇼트 불량을 방지할 수 있다.
이상에서는 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 본 발명의 실시예 1에 따른 표시 장치의 개략적인 평면도이다.
도 2는 도 1에 도시된 쇼트 패드의 확대 평면도이다.
도 3은 도 1에 도시된 표시 장치의 개략적인 단면도이다.
도 4a 내지 도 4e는 도 3에 도시된 표시 기판의 제조 공정을 설명하기 위한 공정도들이다.
도 5는 본 발명의 실시예 2에 따른 표시 장치의 단면도이다.
도 6은 본 발명의 실시예 3에 따른 표시 장치의 단면도이다.
도 7a 내지 도 7c는 도 6에 도시된 표시 기판의 제조 공정을 설명하기 위한 공정도들이다.
도 8은 본 발명의 실시예 4에 따른 표시 장치의 단면도이다.
도 9a 내지 도 9c는 도 8에 도시된 표시 기판의 제조 공정을 설명하기 위한 공정도들이다.
도 10은 본 발명의 실시예 5에 따른 표시 장치의 단면도이다.
도 11a 내지 도 11c는 도 10에 도시된 표시 기판의 제조 공정을 설명하기 위한 공정도들이다.
도 12는 본 발명의 실시예 6에 따른 쇼트 패드의 확대 평면도이다.
도 13은 본 발명의 실시예 7에 따른 쇼트 패드의 확대 평면도이다.
<도면의 주요부분에 대한 부호의 설명>
100 : 표시 기판 200 : 대향 기판
400 : 도전성 실런트 CB : 도전 볼
150a : 제1 패드 전극 150b : 제2 패드 전극
150c : 콘택홀 120a, 140a, CP : 보상 패턴
120 : 차광부 140 : 컬러 필터
171, 173 : 컬럼 스페이서 160 : 유기막
500, 500A, 500B, 500C, 500D, 500E, 500F : 표시 장치
151, 151A, 151B, 151C, 151D, 151E, 151F : 쇼트 패드

Claims (20)

  1. 베이스 기판의 표시 영역에 배치되고, 게이트 배선과 데이터 배선에 연결된 트랜지스터와 전기적으로 연결된 화소 전극;
    상기 베이스 기판과 상기 화소 전극 사이에 배치된 컬러 필터;
    상기 베이스 기판에 배치되고, 상기 트랜지스터와 상기 화소 전극 사이에 배치된 유기막; 및
    상기 표시 영역의 주변 영역에 배치되고, 금속층으로 형성된 제1 패드 전극과, 상기 유기막에 형성된 패드 홀 내의 상기 패드 전극 위에 배치된 제1 보상 패턴 및 상기 제1 보상 패턴에 의해 노출된 영역에 형성된 콘택홀을 통해 상기 제1 패드 전극과 전기적으로 연결된 제2 패드 전극을 포함하는 쇼트 패드를 포함하고,
    상기 제1 보상 패턴은 상기 컬러 필터와 동일한 컬러 포토 물질을 포함하는 것을 특징으로 하는 표시 기판.
  2. 제1항에 있어서, 상기 표시 영역에 형성된 컬럼 스페이서; 및
    상기 컬럼 스페이서와 동일한 물질로 상기 콘택홀을 메우는 제2 보상 패턴을 더 포함하는 표시 기판.
  3. 삭제
  4. 제1항에 있어서, 상기 제1 보상 패턴은 상기 컬러 필터와 동일한 컬러 포토 물질로 형성된 제1 컬러층과, 상기 컬러 필터와 다른 컬러 포토 물질로 형성된 제2 컬러층을 포함하는 것을 특징으로 하는 표시 기판.
  5. 삭제
  6. 제1항에 있어서, 상기 게이트 배선 및 상기 데이터 배선이 형성된 영역에 형성되어 광을 차단하는 차광부를 더 포함하고,
    상기 제1 보상 패턴은 상기 컬러 필터와 동일한 컬러 포토 물질로 형성된 컬러층과 상기 차광부와 동일한 차광 물질로 형성된 차광층을 포함하는 것을 특징으로 하는 표시 기판.
  7. 베이스 기판의 표시 영역에 트랜지스터 및 상기 표시 영역을 둘러싸는 주변 영역에 쇼트 패드의 제1 패드 전극을 형성하는 단계;
    상기 제1 패드 전극 위에 제1 보상 패턴을 형성하는 단계;
    컬러 포토 물질을 이용해 상기 베이스 기판 상에 컬러 필터를 형성하는 단계;
    상기 트랜지스터가 형성된 베이스 기판 위에 상기 제1 패드 전극에 대응하여 패드 홀이 형성된 유기막을 형성하는 단계; 및
    상기 유기막 위에 형성되고 상기 트랜지스터와 연결된 화소 전극과, 상기 제1 보상 패턴 위에 형성되고 상기 제1 보상 패턴에 의해 노출된 영역에 형성된 콘택홀을 통해 상기 제1 패드 전극과 연결된 상기 쇼트 패드의 제2 패드 전극을 형성하는 단계를 포함하고,
    상기 제1 보상 패턴은 상기 컬러 포토 물질을 포함하도록 형성되고, 상기 패드 홀이 형성된 상기 유기막의 단차를 보상하는 두께를 가지는 것을 특징으로 하는 표시 기판의 제조 방법.
  8. 제7항에 있어서, 컬럼 스페이서 물질을 이용하여 상기 표시 영역에 컬럼 스페이서 및 상기 콘택홀을 메우는 제2 보상 패턴을 형성하는 단계를 더 포함하는 표시 기판의 제조 방법.
  9. 제8항에 있어서, 상기 컬럼 스페이서 물질은 불투명한 물질인 것을 특징으로 하는 표시 기판의 제조 방법.
  10. 삭제
  11. 제7항에 있어서, 컬러 포토 물질을 이용해 상기 베이스 기판 상에 컬러 필터를 형성하는 단계는,
    복수의 컬러 포토 물질들을 이용해 상기 베이스 기판과 상기 화소 전극 사이에 복수의 컬러 필터들을 형성하는 단계를 포함하고,
    상기 제1 보상 패턴은 상기 컬러 포토 물질들로 형성된 복수의 컬러층들을 포함하는 것을 특징으로 하는 표시 기판의 제조 방법.
  12. 삭제
  13. 제7항에 있어서,
    게이트 배선 및 데이터 배선을 형성하는 단계; 및
    차광 물질을 이용하여 상기 게이트 배선과 상기 데이터 배선이 형성된 영역에 형성되어 광을 차단하는 차광부를 형성하는 단계를 더 포함하고,
    상기 제1 보상 패턴은 상기 컬러 포토 물질로 형성된 컬러층과 상기 차광 물질로 형성된 차광층을 포함하고, 상기 패드 홀이 형성된 상기 유기막의 단차를 보상하는 두께를 가지는 것을 특징으로 하는 표시 기판의 제조 방법.
  14. 베이스 기판 위의 트랜지스터와 화소 전극 사이에 배치된 유기막 및 금속층으로 형성된 제1 패드 전극과 상기 유기막에 형성된 패드 홀 내의 상기 패드 전극 위에 배치된 제1 보상 패턴 및 상기 제1 보상 패턴에 의해 노출된 영역에 형성된 콘택홀을 통해 상기 제1 패드 전극과 전기적으로 연결된 제2 패드 전극을 포함하는 쇼트 패드를 포함하는 표시 기판;
    상기 표시 기판과 대향하고, 공통 전극을 포함하는 대향 기판; 및
    상기 쇼트 패드와 상기 공통 전극을 전기적으로 연결하는 도전 볼을 포함하고, 상기 표시 기판과 상기 대향 기판을 결합하는 도전성 실런트를 포함하고,
    상기 베이스 기판과 상기 화소 전극 사이에 배치된 컬러 필터를 더 포함하며,
    상기 제1 보상 패턴은 상기 컬러 필터와 동일한 컬러 포토 물질을 포함하는 것을 특징으로 하는 표시 장치.
  15. 제14항에 있어서, 상기 표시 기판과 상기 대향 기판 사이의 간격을 유지하는 컬럼 스페이서; 및
    상기 컬럼 스페이서와 동일한 물질로 상기 콘택홀을 메우는 제2 보상 패턴을 더 포함하는 표시 장치.
  16. 제15항에 있어서, 상기 컬럼 스페이서는 불투명한 물질인 것을 특징으로 하는 표시 장치.
  17. 삭제
  18. 제14항에 있어서,
    상기 제1 보상 패턴은 상기 컬러 필터와 동일한 컬러 포토 물질로 형성된 제1 컬러층과, 상기 컬러 필터와 다른 컬러 포토 물질로 형성된 제2 컬러층을 포함하는 것을 특징으로 하는 표시 장치.
  19. 삭제
  20. 제14항에 있어서, 상기 트랜지스터의 게이트 전극과 연결된 게이트 배선;
    상기 게이트 배선과 교차하고 상기 트랜지스터의 소스 전극과 연결된 데이터 배선; 및
    상기 게이트 배선 및 상기 데이터 배선이 형성된 영역에 배치되어 광을 차단하는 차광부를 더 포함하고,
    상기 제1 보상 패턴은 상기 컬러 필터와 동일한 컬러 포토 물질로 형성된 컬러층과 상기 차광부와 동일한 차광 물질로 형성된 차광층을 포함하는 것을 특징으로 하는 표시 장치.
KR1020090099440A 2009-10-19 2009-10-19 표시 기판, 이의 제조 방법 및 이를 포함하는 표시 장치 KR101591476B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020090099440A KR101591476B1 (ko) 2009-10-19 2009-10-19 표시 기판, 이의 제조 방법 및 이를 포함하는 표시 장치
US12/821,021 US8421982B2 (en) 2009-10-19 2010-06-22 Display substrate, method of manufacturing the display substrate and display apparatus having the display substrate
CN201010288155.1A CN102043297B (zh) 2009-10-19 2010-09-19 显示基板及其制造方法和具有该显示基板的显示设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090099440A KR101591476B1 (ko) 2009-10-19 2009-10-19 표시 기판, 이의 제조 방법 및 이를 포함하는 표시 장치

Publications (2)

Publication Number Publication Date
KR20110042663A KR20110042663A (ko) 2011-04-27
KR101591476B1 true KR101591476B1 (ko) 2016-02-19

Family

ID=43879048

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090099440A KR101591476B1 (ko) 2009-10-19 2009-10-19 표시 기판, 이의 제조 방법 및 이를 포함하는 표시 장치

Country Status (3)

Country Link
US (1) US8421982B2 (ko)
KR (1) KR101591476B1 (ko)
CN (1) CN102043297B (ko)

Families Citing this family (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101719484B1 (ko) * 2010-10-04 2017-03-27 삼성디스플레이 주식회사 표시 기판 및 이를 포함하는 표시 장치
CN102466932B (zh) * 2010-11-08 2015-02-11 北京京东方光电科技有限公司 液晶面板、tft阵列基板及其制造方法
CN102253536B (zh) * 2011-07-29 2013-05-29 南京中电熊猫液晶显示科技有限公司 液晶显示装置
WO2013018495A1 (ja) * 2011-07-29 2013-02-07 シャープ株式会社 タッチパネル基板及び表示パネル
CN102402080B (zh) * 2011-11-18 2015-01-21 深圳市华星光电技术有限公司 液晶面板及其制作方法
KR101951725B1 (ko) * 2012-01-04 2019-02-27 삼성디스플레이 주식회사 표시 기판, 이의 제조 방법 및 이를 포함하는 표시 장치
GB2505175B (en) * 2012-08-20 2020-02-05 Flexenable Ltd Forming a conductive connection between a common electrode of an optical media component and a electrical contact of a control component
KR101998769B1 (ko) * 2012-11-30 2019-07-10 엘지디스플레이 주식회사 협 베젤 영역을 갖는 평판 표시 패널
KR102054369B1 (ko) 2013-05-30 2019-12-11 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102115464B1 (ko) * 2013-12-30 2020-05-27 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 이의 제조 방법
KR20150083956A (ko) * 2014-01-10 2015-07-21 삼성디스플레이 주식회사 표시장치 및 이의 제조방법
TWI561904B (en) * 2014-01-17 2016-12-11 Au Optronics Corp Substrate packaging structure and packaging method thereof
KR102185756B1 (ko) * 2014-03-31 2020-12-03 삼성디스플레이 주식회사 표시 기판 및 이를 포함하는 액정 표시 장치
KR20160056721A (ko) * 2014-11-12 2016-05-20 엘지디스플레이 주식회사 실라인 검사용 측정마크를 가진 액정표시소자와 실라인 검사장치 및 측정방법
US9618810B2 (en) * 2015-02-11 2017-04-11 Shenzhen China Star Optoelectronics Technology Co., Ltd. Array substrate and liquid crystal display panel
CN104765201A (zh) * 2015-03-30 2015-07-08 深圳市华星光电技术有限公司 液晶显示装置及其液晶显示面板
KR102387683B1 (ko) 2015-05-18 2022-04-19 삼성디스플레이 주식회사 액정 표시 장치
KR102377404B1 (ko) * 2015-08-21 2022-03-22 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
KR102421711B1 (ko) * 2015-10-08 2022-07-15 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
JP6586358B2 (ja) * 2015-12-04 2019-10-02 株式会社ジャパンディスプレイ 液晶表示装置
JP2017111297A (ja) * 2015-12-16 2017-06-22 株式会社ジャパンディスプレイ 表示装置
KR102531533B1 (ko) * 2015-12-31 2023-05-10 엘지디스플레이 주식회사 표시장치
KR102507718B1 (ko) * 2016-03-29 2023-03-09 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR102492032B1 (ko) * 2016-04-04 2023-01-27 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR20170130660A (ko) * 2016-05-18 2017-11-29 삼성디스플레이 주식회사 표시 장치
KR102602221B1 (ko) * 2016-06-08 2023-11-15 삼성디스플레이 주식회사 표시 장치
KR102725285B1 (ko) * 2016-10-13 2024-11-01 삼성디스플레이 주식회사 표시 장치
KR20180047587A (ko) 2016-10-31 2018-05-10 엘지디스플레이 주식회사 유기 발광 표시 장치
KR102672153B1 (ko) * 2016-12-06 2024-06-04 삼성디스플레이 주식회사 표시 장치
CN106647076A (zh) * 2016-12-28 2017-05-10 深圳市华星光电技术有限公司 液晶显示器及其液晶显示面板
KR102373440B1 (ko) 2017-03-17 2022-03-14 삼성디스플레이 주식회사 디스플레이 패널 및 이를 구비하는 디스플레이 장치
CN107026177B (zh) * 2017-03-31 2020-02-28 京东方科技集团股份有限公司 一种coa基板及其制备方法、显示装置
KR20180113225A (ko) * 2017-04-05 2018-10-16 삼성디스플레이 주식회사 표시 장치
US20180307079A1 (en) * 2017-04-24 2018-10-25 HKC Corporation Limited Liquid crystal display panel and liquid crystal display apparatus using same
CN106990593B (zh) * 2017-04-24 2020-08-11 惠科股份有限公司 液晶显示面板及其液晶显示装置
CN106873278A (zh) * 2017-04-25 2017-06-20 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
KR102354529B1 (ko) * 2017-09-18 2022-01-24 삼성디스플레이 주식회사 색 변환소자 및 그 제조 방법
US10558090B2 (en) 2017-10-30 2020-02-11 Shenzhen China Star Optoelectronics Technology Co., Ltd. Liquid crystal display panel and manufacturing method thereof
CN107783342A (zh) * 2017-10-30 2018-03-09 深圳市华星光电技术有限公司 液晶显示面板及其制备方法
KR102388818B1 (ko) * 2017-11-15 2022-04-21 삼성디스플레이 주식회사 표시패널 및 이를 포함하는 표시장치
CN107919366B (zh) * 2017-11-30 2020-03-13 武汉天马微电子有限公司 一种显示面板及显示装置
KR102491883B1 (ko) * 2018-01-18 2023-01-27 삼성디스플레이 주식회사 표시 장치 및 그 제조방법
CN108287439A (zh) * 2018-01-29 2018-07-17 深圳市华星光电半导体显示技术有限公司 液晶盒
CN108732813A (zh) * 2018-05-29 2018-11-02 深圳市华星光电技术有限公司 液晶面板、液晶显示器及电子设备
US10890808B2 (en) * 2018-09-30 2021-01-12 HKC Corporation Limited Cell assembly, display panel and display device
CN109541825A (zh) * 2018-09-30 2019-03-29 重庆惠科金渝光电科技有限公司 一种显示面板的制作方法和显示面板
CN109239991B (zh) * 2018-10-10 2021-01-08 惠科股份有限公司 一种显示面板的制程和显示面板
CN109298566A (zh) * 2018-10-10 2019-02-01 惠科股份有限公司 一种显示面板及显示装置
CN109358459B (zh) * 2018-11-09 2020-11-24 惠科股份有限公司 一种显示面板、制作方法和显示装置
CN109407423A (zh) * 2018-11-29 2019-03-01 武汉华星光电技术有限公司 液晶显示面板
KR20200109400A (ko) * 2019-03-12 2020-09-23 삼성디스플레이 주식회사 표시 장치
KR20210012101A (ko) * 2019-07-23 2021-02-03 삼성디스플레이 주식회사 컬러 패널 및 이를 포함하는 표시 장치
CN110646967A (zh) * 2019-10-12 2020-01-03 深圳市华星光电半导体显示技术有限公司 一种显示面板及其制作方法
WO2021072675A1 (en) * 2019-10-16 2021-04-22 Boe Technology Group Co., Ltd. Method of encapsulating display substrate and counter substrate, encapsulated display panel, display apparatus, and counter substrate
CN110850649B (zh) * 2019-11-26 2021-06-01 深圳市华星光电半导体显示技术有限公司 液晶显示面板
CN111103715B (zh) * 2019-12-23 2023-03-31 Tcl华星光电技术有限公司 显示面板及其制作方法
US11281046B2 (en) * 2020-03-17 2022-03-22 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Backlight module, manufacturing method thereof, and display device
CN111338143B (zh) * 2020-04-14 2023-02-07 Tcl华星光电技术有限公司 液晶显示面板
KR20220010638A (ko) * 2020-07-16 2022-01-26 삼성디스플레이 주식회사 발광 표시 장치 및 그 제조 방법
KR20220046028A (ko) * 2020-10-06 2022-04-14 삼성디스플레이 주식회사 표시 장치
WO2022241763A1 (zh) * 2021-05-21 2022-11-24 京东方科技集团股份有限公司 阵列基板、对向基板、显示面板
CN113589570B (zh) * 2021-07-23 2022-11-04 Tcl华星光电技术有限公司 显示面板及液晶显示装置
CN113568202B (zh) * 2021-09-26 2022-01-14 惠科股份有限公司 液晶显示面板、液晶显示装置及其检测方法
CN116736581A (zh) * 2023-06-16 2023-09-12 京东方科技集团股份有限公司 一种显示面板及显示装置

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0815727A (ja) 1994-06-29 1996-01-19 Toppan Printing Co Ltd 液晶表示装置用電極基板の製造方法
JPH09244045A (ja) 1996-03-13 1997-09-19 Canon Inc 液晶表示装置およびその製造方法
JP3760008B2 (ja) 1996-11-29 2006-03-29 セイコーエプソン株式会社 液晶パネル用基板およびそれを用いた液晶パネル並びに投写型表示装置
KR100673331B1 (ko) 2000-02-19 2007-01-23 엘지.필립스 엘시디 주식회사 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치
JP2001255546A (ja) 2000-03-13 2001-09-21 Seiko Epson Corp 液晶装置及びその製造方法
KR100715943B1 (ko) 2001-01-29 2007-05-08 삼성전자주식회사 액정표시장치 및 그 제조방법
KR100813019B1 (ko) 2001-10-19 2008-03-13 삼성전자주식회사 표시기판 및 이를 갖는 액정표시장치
JP2003202584A (ja) * 2002-01-08 2003-07-18 Toshiba Corp 液晶表示装置
KR100885844B1 (ko) 2002-10-18 2009-02-27 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법
US8125601B2 (en) * 2003-01-08 2012-02-28 Samsung Electronics Co., Ltd. Upper substrate and liquid crystal display device having the same
KR20050053092A (ko) * 2003-12-02 2005-06-08 엘지.필립스 엘시디 주식회사 액정표시장치용 기판 및 그 제조방법
KR101108782B1 (ko) * 2004-07-30 2012-02-24 엘지디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
EP1637179A1 (en) 2004-09-16 2006-03-22 Unomedical Limited Combination of an electrode storage and dispensing assembly and an electrode device
KR20060072318A (ko) * 2004-12-23 2006-06-28 엘지.필립스 엘시디 주식회사 액정 표시 패널 및 그 제조방법
KR101142997B1 (ko) * 2005-01-18 2012-05-08 삼성전자주식회사 색필터 표시판 및 이를 포함하는 액정 표시 장치
KR100742376B1 (ko) 2005-09-30 2007-07-24 삼성에스디아이 주식회사 패드부 및 그 제조 방법
KR20070051642A (ko) * 2005-11-15 2007-05-18 삼성전자주식회사 표시 기판, 이의 제조 방법 및 이를 갖는 표시 장치
KR101201068B1 (ko) * 2005-12-20 2012-11-14 엘지디스플레이 주식회사 액정 표시 장치 및 그 제조방법
TWI333568B (en) 2006-02-07 2010-11-21 Au Optronics Corp Color filter substrate with spacer pads and fabricating method thereof and method for assembling a panel with the color filter substrate for lcd
KR20070081033A (ko) 2006-02-09 2007-08-14 삼성전자주식회사 표시장치 및 이의 제조 방법
KR100911422B1 (ko) * 2006-12-29 2009-08-11 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR101323473B1 (ko) 2007-02-21 2013-10-31 엘지디스플레이 주식회사 수평 전계 인가형 액정표시패널 및 그 제조방법
KR20080080740A (ko) 2007-03-02 2008-09-05 삼성전자주식회사 어레이 기판 및 이를 포함하는 표시 장치
JP2009031362A (ja) 2007-07-24 2009-02-12 Mitsubishi Electric Corp 配線基板、その製造方法、及び表示装置

Also Published As

Publication number Publication date
US20110090445A1 (en) 2011-04-21
US8421982B2 (en) 2013-04-16
KR20110042663A (ko) 2011-04-27
CN102043297B (zh) 2015-07-22
CN102043297A (zh) 2011-05-04

Similar Documents

Publication Publication Date Title
KR101591476B1 (ko) 표시 기판, 이의 제조 방법 및 이를 포함하는 표시 장치
JP5525692B2 (ja) 表示基板とその製造方法、及びこれを具備した表示装置
US7649586B2 (en) Display device with floating transistor elements on alternating data lines
US8125601B2 (en) Upper substrate and liquid crystal display device having the same
KR100763408B1 (ko) 액정 표시 장치
KR20120034978A (ko) 표시 기판 및 이를 포함하는 표시 장치
KR101574097B1 (ko) 액정표시장치
US10783840B2 (en) Display panel having a test line therein
KR20080020168A (ko) 어레이 기판 및 이를 갖는 표시패널
KR20060002209A (ko) 유연성 기재 필름 본딩 방법 및 그 방법으로 본딩된 표시장치
KR20110067970A (ko) 표시 기판 및 이의 제조 방법
US20120044432A1 (en) Pixel array substrate, conductive structure and display panel
KR100841999B1 (ko) 액정표시장치
KR101365118B1 (ko) 표시 기판과, 이의 제조 방법 및 이를 구비한 표시 장치
KR100397019B1 (ko) 액정 표시 장치 및 그 검사 방법
KR100473588B1 (ko) 액정 표시 장치용 어레이 기판
KR101889439B1 (ko) 액정표시장치, 액정표시장치 노광용 마스크 및 액정표시장치 제조방법
US20110169004A1 (en) Display device and manufacturing method therefor
KR20160090233A (ko) 디스플레이 디바이스
KR20020036742A (ko) 반사형 액정 디스플레이 장치와 그 제조 방법
KR20210029882A (ko) 표시 장치 및 그 제조 방법
US7965369B2 (en) Display device
KR20090046406A (ko) 씨오지 타입 액정표시장치
KR20170054715A (ko) 표시장치
JP5339273B2 (ja) 表示装置

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20091019

PG1501 Laying open of application
N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20120913

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20140826

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20091019

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20150430

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20151029

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20160128

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20160129

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
LAPS Lapse due to unpaid annual fee