[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR101598670B1 - 직류 정전압원을 이용한 액티브 필터 및 이를 이용한 cdr 및 pll - Google Patents

직류 정전압원을 이용한 액티브 필터 및 이를 이용한 cdr 및 pll Download PDF

Info

Publication number
KR101598670B1
KR101598670B1 KR1020130149987A KR20130149987A KR101598670B1 KR 101598670 B1 KR101598670 B1 KR 101598670B1 KR 1020130149987 A KR1020130149987 A KR 1020130149987A KR 20130149987 A KR20130149987 A KR 20130149987A KR 101598670 B1 KR101598670 B1 KR 101598670B1
Authority
KR
South Korea
Prior art keywords
signal
voltage
low
circuit
pump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020130149987A
Other languages
English (en)
Other versions
KR20150064984A (ko
Inventor
박성민
김성훈
Original Assignee
이화여자대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이화여자대학교 산학협력단 filed Critical 이화여자대학교 산학협력단
Priority to KR1020130149987A priority Critical patent/KR101598670B1/ko
Publication of KR20150064984A publication Critical patent/KR20150064984A/ko
Application granted granted Critical
Publication of KR101598670B1 publication Critical patent/KR101598670B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current 
    • G05F1/46—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC
    • G05F1/56—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is DC
    • G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/22—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 실시예에 의한 능동 루프 필터는 연산 증폭기, 직류 정전압원(DC Regulator), 반도체 스위치(semiconductor switch) 및 부하 안정화 회로(load stabilizer circuit)를 포함하는 오차 증폭기(error amplifier)와, 오차 증폭기의 입력단과 출력단 사이에 연결된 노이즈 보상 회로(noise compensation circuit) 및 상기 오차 증폭기의 입력단에 연결된 로우 패스 필터(Low Pass Filter)를 포함한다.

Description

직류 정전압원을 이용한 액티브 필터 및 이를 이용한 CDR 및 PLL{Active Filter Using DC Voltage Source, Clock and Data Recovery circuit and Phase Locked Loop using the Same}
본 발명은 전압 레귤레이터를 이용한 액티브 필터 및 이를 이용한 CDR 및 PLL에 관한 것이다.
종래 기술에 의한 클록, 데이터 복원 회로는 전압 제어 발진기(VCO, Voltage Controlled Oscillator)가 클록신호를 발생하고, 위상 검출기(Phase Detector)가 입력 데이터와 전압 제어 발진기에서 발생한 클록의 위상을 비교하여 차이 신호(error signal)을 발생하여 전하 펌프(Charge Pump)와 루프 필터를 거쳐 전압 제어 발진기를 제어하는 전압신호로 바꾸어 전압 제어 발진기를 제어한다. 이와 같이 인가된 제어 신호에 의하여 전압 제어 발진기가 발생한 클록 신호는 궤환 경로(feedback path)를 따라 위상 검출기에 인가되어 클록 신호를 복원하고, 복원된 클록 신호를 이용하여 데이터 신호를 샘플링한다. 이러한 과정을 통하여 클록, 데이터 복원 회로가 출력하는 데이터는 전송시 샘플링된 클록에 동기화된 데이터로 복원된다.
또한, 종래 기술에 의한 위상 고정 루프(PLL, Phase Locked Loop)는 전압 제어 발진기가 클록 신호를 발생하고, 위상 주파수 검출기(Phase Frequency Detector)는 크리스탈 발진기(XO)가 발생한 기준 주파수와 전압 제어 발진기가 출력한 클록 신호를 분주한 신호의 위상 및 주파수를 검출하여 그 차이에 상응하는 차이 신호를 발생한다. 전하 펌프와 루프 필터는 인가된 차이 신호에 대응하는 전압 제어 신호를 발생하여 전압 제어 발진기를 제어한다. 이러한 구조를 가지는 위상 고정 루프는 전압 제어 발진기가 발생한 클록 신호를 궤환 경로에 배치된 분주기(frequency divider)를 이용하여 분주하며, 분주비를 조절하여 출력하는 클록의 주파수를 조절한다.
위상 고정 루프(PLL)에 액티브 필터를 사용한 선행 특허로는 미국 공개특허 공보 US 2009/0237131호가 있다.
종래 기술에 의한 클록, 데이터 복원 회로 및 위상 고정 루프는 공통적으로 위상 검출기 또는 위상 주파수 검출기에서 출력한 차이 신호를 입력받아 전압 제어 발진기를 제어하는 전압 제어 신호를 형성하는 전하 펌프와 루프 필터를 포함한다. 전하 펌프는 에러 신호의 펌프 업 신호(pump up signal) 또는 펌프 다운 신호(pump down signal)에 대응하여 전류를 루프 필터로 공급하거나 루프 필터로부터 전류를 당겨 루프 필터에 인가된 전류 신호에 상응하는 전압 제어 신호를 형성한다.
종래의 루프 필터는 커패시터와 저항이 직렬로 연결된 브랜치와 커패시터가 연결된 브랜치가 병렬로 연결된 구성을 취하며, 종래의 루프 필터가 형성하는 전압 제어 신호에는 노이즈 및 지터에 의한 리플이 포함되어 있다. 따라서, 전압 제어 발진기가 출력하는 클록 신호는 노이즈 및 지터 영향에 의하여 안정되지 않고 소정의 변동(fluctuation)을 가진다. 이와 같이 발생하는 클록 신호의 변동은 클록, 데이터 복원 회로 및 위상 고정 루프에서 클록 고정 상태를 파괴하여 오류를 발생시킨다.
또한, 종래의 차지 펌프는 GHz 대역 등에서와 같이 고속에서 동작하기에 부적합하다는 문제점도 있다.
본 실시예에 의한 능동 루프 필터는 연산 증폭기, 직류 정전압원(DC Regulator), 반도체 스위치(semiconductor switch) 및 부하 안정화 회로(load stabilizer circuit)를 포함하는 오차 증폭기(error amplifier)와, 오차 증폭기의 입력단과 출력단 사이에 연결된 노이즈 보상 회로(noise compensation circuit) 및 상기 오차 증폭기의 입력단에 연결된 로우 패스 필터(Low Pass Filter)를 포함한다.
본 실시예에 의한 클록, 데이터 복원(CDR, Clock Data Recovery) 회로는, 연산 증폭기, 직류 정전압원(DC Regulator), 반도체 스위치(semiconductor switch) 및 부하 안정화 회로(load stabilizer circuit)를 포함하는 오차 증폭기(error amplifier)와, 오차 증폭기의 입력단과 출력단 사이에 연결된 노이즈 보상 회로(noise compensation circuit) 및 상기 오차 증폭기의 입력단에 연결된 로우 패스 필터를 포함하는 능동 루프 필터를 포함한다.
본 실시예에 의한 위상 고정 루프(PLL, Phase Locked Loop)는, 연산 증폭기, 직류 정전압원(DC Regulator), 반도체 스위치(semiconductor switch) 및 부하 안정화 회로(load stabilizer circuit)를 포함하는 오차 증폭기(error amplifier)와, 오차 증폭기의 입력단과 출력단 사이에 연결된 노이즈 보상 회로(noise compensation circuit)와, 상기 오차 증폭기의 입력단에 연결된 로우 패스 필터를 포함하는 능동 루프 필터를 포함한다.
본 실시예는 상술한 종래 기술의 문제점을 해결하기 위한 것으로, 전압 제어 발진기로 인가되는 전압 제어 신호에 포함되는 노이즈와 지터 성분을 감소시킬 수 있는 능동 루프 필터를 제공하는데 그 목적이 있다. 또한, 본 실시예의 다른 목적 중 하나는 전압 제어 발진기를 제어하는 전압 제어 신호에 포함된 노이즈와 지터를 감소시켜 전압 제어 발진기가 안정적인 클록신호를 출력하도록 하는데 있다.
본 실시예의 다른 목적 중 하나는, 전압-전류 변환기를 사용하여 고속으로 동작하는 클록, 데이터 복원 회로 및/또는 위상 고정 루프를 제공하는데 있다.
도 1은 본 실시예에 따른 전압-전류 변환기와 능동 루프 필터의 연결관계를 블록의 도시한 블록도이다.
도 2는 본 실시예에 따른 전압-전류 변환기의 회로도이다.
도 3은 본 실시예에 따른 능동 루프 필터의 개요를 도시한 회로도이다.
도 4는 본 실시예에 따른 클록, 데이터 복원 회로의 개요를 나타내는 블록도이다.
도 5는 본 실시예에 따른 위상 고정 루프의 개요를 나타내는 블록도이다.
도 6은 종래 기술에 따른 루프 필터와 본 발명의 실시예를 구현한 능동루프 필터를 모의 시험하여 비교한 결과를 나타낸 도면이다.
이하에서는 첨부된 도면들을 참조하여 본 실시예에 따른 전압-전류 변환기(V-I converter) 및 능동 루프 필터를 설명한다. 도 1은 본 실시예에 따른 전압-전류 변환기(200)와 능동 루프 필터(100)의 연결관계를 블록의 도시한 블록도이며, 도 2는 본 실시예에 따른 전압-전류 변환기의 회로도이다. 도 1 및 도 2를 참조하면, 전압-전류 변환기(200)는 위상 검출기 또는 위상 주파수 검출기로부터 오차 신호인 펌프 업 신호(UP) 또는 펌프 다운(DOWN) 신호를 입력 받아 그에 상응하는 전류 신호(i)를 형성하여 능동 루프 필터(100)에 인가한다.
본 실시예에 따른 전압-전류 변환기(200)는 펌프 업 신호(UP)와 펌프 다운(DOWN)신호가 인가되는 제1 차동쌍(222)과 펌프 업 신호가 반전된 신호인 펌프 업 바(UPB)신호와 펌프 다운 신호가 반전된 신호인 펌프 다운 바(DOWNB) 신호가 인가되는 제2 차동쌍(224)과, 제1 차동쌍의 능동 부하인 제1 전류 미러(212)와 제2 차동쌍의 능동 부하인 제2 전류 미러(214) 및 제1 전류 미러의 전류를 미러링하는 제3 전류 미러(230)를 포함한다.
이러한 구성을 가지는 전압-전류 변환기(200)의 동작을 살펴보면 다음과 같다. 다만, 간단하고 명료한 설명을 위하여 펌프 업 신호(UP)와 펌프 다운 신호(DOWN)신호만을 이용하여 그 동작을 설명한다. 통상의 기술자는 용이하게 펌프 업 바 신호(UPB) 및 펌프 다운 바(DOWNB) 신호에 의한 동작도 이해할 수 있을 것이다. 펌프 업 신호(UP) 신호가 인가된 NMOS 트랜지스터는 턴 온되어 능동부하인 제1 전류 미러(212)으로부터 iUP ,1 전류를 당긴다. 제1 전류 미러(212)의 전류 미러 작용에 의하여 iUP ,2가 형성되며, 제3 전류 미러(230)에 의하여 iUP ,2 전류가 미러링되어 iUP ,3가 형성된다.
반대로 펌프 다운 신호(DOWN)가 인가된 경우에는 펌프 다운 신호가 인가된 NMOS 트랜지스터가 턴 온 되어 능동부하인 제2 전류 미러(214)로부터 iDOWN ,1 전류를 당긴다. iDOWN ,1 전류는 제2 전류 미러쌍(210)의 전류 미러링 작용에 의하여 iDOWN ,2 전류를 형성한다.
본 실시예로 구현된 전압-전류 변환기(200)는 GHz 대역 등과 같이 종래 기술에 의한 전하 펌프가 동작할 수 없는 높은 주파수 대역에서 동작할 수 있다는 장점을 가진다.
이어서, 도 1과 도3을 참조하여 본 실시예에 따른 능동 루프 필터를 설명한다. 도 3은 본 실시예에 따른 능동 루프 필터의 개요를 도시한 회로도이다. 능동 루프 필터(100)는 연산 증폭기(114), 직류 정전압원(DC Regulator, 112), 반도체 스위치(semiconductor switch, 116) 및 부하 안정화 회로(load stabilizer circuit, 118)를 포함하는 오차 증폭기(error amplifier, 110)와, 오차 증폭기의 입력단과 출력단 사이에 연결된 노이즈 보상 회로(noise compensation circuit, 120) 및 오차 증폭기의 입력단에 연결된 로우 패스 필터(Low Pass Filter, 130)를 포함한다.
로우 패스 필터(130)는 전압-전류 변환기(200)가 인가한 전류 신호(i)인 펌프 업 전류(iUP)와 펌프 다운 전류(iDOWN)에 상응하는 전압 신호(v1)를 형성하고, 그에 대하여 로우 패스 필터링을 수행한다. 도면에 도시된 실시예에서는 하나의 저항과 하나의 커패시터로 이루어진 수동 1차 로우 패스 필터(passive first order Low Pass Filter)를 도시하였으나, 이는 구현예를 도시한 것일 뿐이며, 본 발명은 이에 국한되지 않는다. 즉, 로우 패스 필터(130)는 수동 필터 뿐만 아니라 트랜지스터, 연산 증폭기 등의 능동 소자를 이용하는 능동 필터로 구현할 수 있으며, 도시된 바와 저항, 커패시터 또는 인덕터를 이용한 수동 필터로 구현할 수 있다. 또한, 도시된 바와 같이 1차 로우 패스 필터로 구현하는 것도 가능하며, 높은 차수의 로우 패스 필터로 구현하는 것도 역시 가능하다.
직류 정전압원(112)은 연산 증폭기(114)의 반전 입력(inverting input)에 전기적으로 연결되어 기준 전위(reference voltage, vref)를 제공한다. 일 실시예로, 직류 정전압원(112)는 낮은 드롭아웃 전압을 가지는 LDO 레귤레이터(Low Drop Out voltage Regulator)이다.
연산 증폭기(Opeational Amplifier, 114)는 비반전 입력(non-inverting input)에 인가된 로우 패스 필터의 출력 전압(v1)과 기준 전위(vref)를 비교하고, 그에 따른 값을 출력한다. 일 예로, 전압 제어 발진기의 위상이 뒤쳐져서 위상 고정이 되지 않은 상태인 경우에, 위상을 고정시키기 위하여 펌프 업 신호(UP)가 인가되는데, 지속적으로 인가되는 펌프 업 신호(UP)에 의하여 루프 필터는 소정의 제어 전압(vcontrol)을 형성하고 이를 전압 제어 발진기에 인가하여 위상이 고정되도록 한다.
반도체 스위치(116)는 연산증폭기(114)가 출력한 전압 신호(v2)에 따라 턴 온 정도가 조절되어 전류를 부하 안정화 회로(118)에 흘려서 전압 제어 발진기를 제어하는 제어 전압(vcontrol)을 형성한다. 일 예로, 반도체 스위치의 일 전극은 공급전원(VDD)에 연결되고, 타 전극은 부하 안정화 회로(119)에 연결된다. 연산 증폭기(114)의 출력은 반도체 스위치(116)의 제어 전극에 연결되어 제어 전극에 인가되는 전압 신호(v2)에 상응하도록 반도체 스위치(116)의 일 전극과 타 전극 사이의 도통 정도를 제어한다. 반도체 스위치는 도시된 바와 같이 MOS 트랜지스터(Metal Oxide Semiconductor Transistor)일 수 있으며, BJT 트랜지스터(Bipolar Jucntion Transitor)일 수 있다. 나아가, 일 전극과 타 전극의 도통 정도를 제어 전극에 인가되는 전류, 전압으로 조절할 수 있는 스위치이면 본 실시예에 따른 반도체 스위치로 사용할 수 있다.
부하 안정화 회로(118)는 출력 노드에서 반도체 스위치와 연결된다. 부하 안정화 회로는 적어도 하나의 저항과 적어도 하나의 커패시터를 포함한다. 반도체 스위치가 턴 온 됨에 따라 반도체 스위치(116)를 통하여 흐르는 전류는 저항을 통하여 흘러 양 단에 전압을 형성한다. 또한, 커패시터는 전류가 흐름에 따라 전하가 축적되어 소정의 전압을 형성하며, 양단 전압의 급한 변화를 막는다. 따라서, 전압 제어 발진기로 인가되는 제어 전압(vcontrol)은 부하 안정화 회로(118)에 의하여 형성되어 안정된다. 도면으로 도시된 실시예는 하나의 저항과 하나의 커패시터가 직렬로 연결된 실시예이나, 본 발명의 범위는 이에 국한되지 않고, 복수개의 저항과 복수개의 커패시터를 연결하여 동일한 기능을 수행하도록 할 수 있다.
노이즈 보상부(120)는 출력 노드에서 반도체 스위치(116)와 일단이 연결되며 비반전 입력 전극에서 로우 패스 필터(130)와 타단이 연결된다. 노이즈 보상부(120)는 위상 노이즈(phse noise)를 보상하는 일종의 로우 패스 필터 기능을 수행한다. 도시된 실시예에서는 단순히 하나의 저항과 하나의 커패시터로 표시하였으나, 능동 필터로 구현하는 것도 가능하다. 또한, 극점(pole)과 영점(zero)를 복수개 삽입할 수 있는 2차 이상의 고차 필터로 형성하는 것도 가능하다.
본 실시예에 따른 능동 루프 필터에 의하면 수동 루프 필터를 사용하는 경우에 비하여 노이즈 및 지터에 의한 영향이 적은 제어 전압을 형성할 수 있다. 따라서, 보다 전압 제어 발진기로부터 보다 안정적인 클록 신호를 얻을 수 있다는 장점이 제공된다. 나아가, 안정적인 클록 신호를 이용하여 위상 고정을 수행하므로, 위상 고정시까지 경과 시간(locking time)이 감소한다는 장점도 또한 제공된다.
이하에서는, 본 실시예에 따른 전압-전류 변환기 및 능동 루프 필터를 포함하는 클록, 데이터 복원 회로를 설명한다. 간결하고 명확한 설명을 위하여 위에서 설명된 내용과 중복된 내용에 대하여는 설명을 생략할 수 있다. 도 4는 본 실시예에 따른 클록, 데이터 복원 회로의 개요를 나타내는 블록도이다. 도 4를 참조하면, 본 실시예에 따른 클록, 데이터 복원 회로는 위상 검출기(Phase detector, 300), 전압 전류 변환기(200), 능동 루프 필터(100) 및 전압 제어 발진기(100)을 포함한다.
위상 검출기(300)는 동기화되지 않은 직렬 데이터(data)와 전압 제어 발진기(VCO, Voltage Controlled Oscillator, 400) 가 출력한 클록 신호가 입력된다. 위상 검출기(300)는 입력된 직렬 데이터의 위상과 클록 신호의 위상을 비교하여 클록 신호의 위상이 뒤쳐지는 경우 펌프 업 신호(UP)를 출력하고, 클록 신호의 위상이 앞서는 경우에는 펌프 다운(DOWN) 신호를 출력한다. 일 예로, 위상 검출기는 하프 레이트 위상 검출기(Half Rate PD)일 수 있으며, 이 경우, 입력 데이터 속도에 비하여 전압 제어 발진기의 출력 주파수가 절반인 구조이다. 이러한 하프 레이트 구조를 채택하면 전압 제어 발진기의 설계가 용이해진다.
펌프 업 신호와 펌프 다운 신호를 인가받은 전압-전류 변환기(200)는 그에 상응하는 전류신호(i)를 형성하여 능동 루프 필터(100)에 인가하고, 능동 루프 필터(100)는 전류 신호(i)에 상응하는 제어 전압(vcontrol)을 형성하여 전압 제어 발진기에 인가한다. 본 실시예에 따른 능동 루프 필터(100)는 전압 제어 발진기를 제어하는 제어 전압의 리플을 감소하여 전압 제어 발진기(400)의 지터 및 노이즈를 최소화하였다.
전압 제어 발진기(400)는 제어 전압(vcontrol)에 의하여 제어된다. 즉, 제어 전압신호에 의하여 출력하는 클록 신호의 위상을 지연시키거나 앞당겨 출력하며, 위상 조절된 클록 신호를 다시 위상 검출기(300)에 궤환(feedback)시킨다. 이와 같이 조절된 클록 신호로 입력된 데이터를 샘플링하여 클록신호에 동기된 데이터(Data1)를 출력할 수 있다.
일 실시예로, 본 실시예가 하프 레이트 클록, 데이터 복원 회로인 경우에는 클록, 데이터 복원 회로는 입력된 데이터 전송 주파수와 동일한 주파수를 가지는 클록 및 그 주파수의 절반인 주파수를 가지는 클록을 복원하여 출력할 수 있으며, 각각의 주파수를 가지는 클록 들로 샘플링된 데이터 비트인 Data1과 Data2를 모두 복원하여 출력할 수 있다.
일 실시예로, 본 실시예에 따른 클록, 데이터 복원 회로는 전압 제어 발진기(400)에 대하여 큰 범위에서의 주파수 조절을 수행하는 거친 튜닝 조절기(500)를 더 포함할 수 있다.
이하에서는, 도 5를 참조하여 본 실시예에 따른 전압-전류 변환기 및 능동 루프 필터를 포함하는 위상 고정 루프(PLL)를 설명한다. 간결하고 명확한 설명을 위하여 위에서 설명된 내용과 중복된 내용에 대하여는 설명을 생략할 수 있다. 도 5는 본 실시예에 따른 위상 고정 루프의 개요를 나타내는 블록도이다. 도 5를 참조하면, 본 실시예에 따른 위상 고정 루프는 위상, 주파수 검출기(Phase Frequency Detector, 310), 전압 전류 변환기(200), 능동 루프 필터(100), 전압 제어 발진기(100) 및 분주기(600)을 포함한다.
위상 주파수 검출기(310)는 국부 발진기가 출력한 기준 클록 신호(clock)와 전압 제어 발진기(VCO, Voltage Controlled Oscillator, 400)가 출력한 클록 신호를 분주기(600)가 분주한 신호(clkdiv)가 입력된다. 위상 주파수 검출기(300)는 기준 클록 신호의 위상과 분주된 클록 신호의 위상을 비교하여 클록 신호의 위상이 뒤쳐지는 경우 펌프 업 신호(UP)를 출력하고, 클록 신호의 위상이 앞서는 경우에는 펌프 다운(DOWN) 신호를 출력한다.
펌프 업 신호와 펌프 다운 신호를 인가받은 전압-전류 변환기(200)는 그에 상응하는 전류신호(i)를 형성하여 능동 루프 필터(100)에 인가하고, 능동 루프 필터(100)는 전류 신호(i)에 상응하는 제어 전압(vcontrol)을 형성하여 전압 제어 발진기에 인가한다. 본 실시예에 따른 능동 루프 필터(100)는 전압 제어 발진기를 제어하는 제어 전압의 리플을 감소하여 전압 제어 발진기(400)의 지터 및 노이즈를 최소화하였다.
전압 제어 발진기(400)는 제어 전압(vcontrol)에 의하여 제어되어 출력하는 클록 신호의 위상 및/또는 주파수를 지연시키거나 앞당겨 출력하며, 위상 조절된 클록 신호를 분주기(600)에 인가한다.
분주기(600)는 전압 제어 발진기(400)가 출력한 클록 신호를 소정의 비율로 분주한 클록 신호(clkdiv)를 위상 주파수 검출기(310)에 인가하고, 분주기(600)의 분주비를 조절하여 목적하는 출력 주파수를 가지는 클록 신호(clkout)를 얻을 수 있다.
모의 시험예
이하에서는 종래 기술에 따른 루프 필터와 본 발명의 실시예를 구현한 능동루프 필터를 모의 시험하여 비교한 결과를 도 6을 참조하여 설명한다. 도 6a는 종래 기술에 따를 루프 필터에 대한 모의 시험 결과로, 위상 고정 이후 루프 필터가 출력하는 전압 제어 신호의 리플이 대략 21.5mV 이며, 위상 고정시까지 소요되는 시간(lock time)은 1.2μsec인 것을 알 수 있다.
그러나, 본 실시예에 따른 능동 루프 필터에 의하면 전압 제어 신호의 리플이 대략 1.9mV로 종래 기술의 리플에 비하여 대략 11배 가량 개선된 것을 알 수 있으며, 위상 고정시까지 소요되는 시간이 0.7μsec로 크게 개선된 것을 알 수 있다.
이상에서는 비록 한정된 실시예와 도면에 의하여 설명되었으나, 본 발명은 이러한 설명에 의하여 한정되지 않으며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의하여 본 발명의 기술 사상과 아래에 기재될 특허 청구범위의 균등 범위 내에서 다양한 수정 및 변형이 가능하다.
100: 능동 루프 필터 110: 오차 증폭기
112: 직류 정전압원 114: 연산 증폭기
116: 반도체 스위치 118: 부하 안정화 회로
120: 노이즈 보상 회로 130: 로우 패스 필터
200: 전압-전류 변환기 212: 제1 전류 미러
214: 제2 전류 미러 222: 제1 차동쌍
224: 제2 차동쌍 230: 제3 전류 미러
300: 위상 검출기 400: 전압 제어 발진기
500: 거친 튜닝부 600: 분주기

Claims (21)

  1. 연산 증폭기, 직류 정전압원(DC Regulator), 반도체 스위치(semiconductor switch) 및 부하 안정화 회로(load stabilizer circuit)를 포함하는 오차 증폭기(error amplifier);
    오차 증폭기의 입력단과 출력단 사이에 연결된 노이즈 보상 회로(noise compensation circuit); 및
    상기 오차 증폭기의 입력단에 연결된 로우 패스 필터(Low Pass Filter)를 포함하는 능동 루프 필터로,
    상기 노이즈 보상 회로는,
    상기 능동 루프 필터의 출력 신호에 대하여 로우 패스 필터링을 수행하여 상기 연산 증폭기의 비반전 입력으로 인가하는 능동 루프 필터.
  2. 제1항에 있어서,
    상기 직류 정전압원은 로우 드롭아웃(LDO, Low Drop Out) 전압 레귤레이터로, 출력 신호가 연산 증폭기의 반전 입력단에 인가되는 능동 루프 필터.
  3. 제1항에 있어서,
    반도체 스위치의 제어전극은 연산 증폭기의 출력에 전기적으로 연결되고, 반도체 스위치의 일 전극은 부하 안정화 회로와 노이즈 보상 회로에 전기적으로 연결된 능동 루프 필터.
  4. 제1항에 있어서,
    상기 노이즈 보상 회로는 상기 반도체 스위치의 일 전극과 상기 연산 증폭기의 비반전 입력(non-inverting input)에 전기적으로 연결되어 상기 반도체 스위치의 상기 일 전극을 통하여 출력된 전압을 로우 패스 필터링(low pass filtering)하여 상기 연산 증폭기의 비반전 입력에 인가하는 능동 루프 필터.
  5. 제1항에 있어서,
    상기 로우 패스 필터 회로는 1차 이상의 필터로 입력 전극으로 인가된 전류 신호를 전압 신호로 변환하고 로우 패스 필터링을 수행하여 오차 증폭기에 인가하는 능동 루프 필터.
  6. 삭제
  7. 제1항에 있어서,
    상기 부하 안정화 회로(load stabilizer circuit)는, 전기적으로 연결된 저항과 커패시터를 포함하는 능동 루프 필터.
  8. 클록, 데이터 복원(CDR, Clock Data Recovery) 회로에 있어서,
    연산 증폭기, 직류 정전압원(DC Regulator), 반도체 스위치(semiconductor switch) 및 부하 안정화 회로(load stabilizer circuit)를 포함하는 오차 증폭기(error amplifier);
    오차 증폭기의 입력단과 출력단 사이에 연결된 노이즈 보상 회로(noise compensation circuit);
    상기 오차 증폭기의 입력단에 연결된 로우 패스 필터를 포함하는 능동 루프 필터를 포함하며,
    상기 노이즈 보상 회로는 상기 반도체 스위치의 일 전극과 상기 연산 증폭기의 비반전 입력(non-inverting input)에 전기적으로 연결되어 상기 반도체 스위치의 상기 일 전극을 통하여 출력된 전압을 로우 패스 필터링(low pass filtering)하여 상기 연산 증폭기의 상기 비반전 입력에 인가하는 클록, 데이터 복원 회로.
  9. 제8항에 있어서,
    상기 직류 정전압원은 로우 드롭아웃(LDO, Low Drop Out) 전압 레귤레이터로, 출력 신호가 연산 증폭기의 반전 입력단에 인가되는 클록, 데이터 복원 회로.
  10. 삭제
  11. 제8항에 있어서,
    상기 로우 패스 필터 회로는 1차 이상의 필터로 입력 전극으로 인가된 전류 신호를 전압 신호로 변환하고 로우 패스 필터링을 수행하여 오차 증폭기에 인가하는 클록, 데이터 복원 회로.
  12. 제8항에 있어서,
    상기 부하 안정화 회로(load stabilizer circuit)는, 전기적으로 연결된 저항과 커패시터를 포함하는 클록, 데이터 복원 회로.
  13. 제8항에 있어서,
    상기 클록, 데이터 복원 회로는,
    전압-전류 변환 회로를 더 포함하는 클록, 데이터 복원 회로.
  14. 제8항에 있어서,
    전압-전류 변환 회로는,
    펌프 업 신호(pump up signal)와 펌프 다운 신호(pump down signal)가 인가되는 제1 차동쌍(differential pair);
    펌프 업 신호에 상보적인 펌프 업 바 신호와 펌프 다운 신호에 상보적인 펌프 다운 바 신호가 인가되는 제2 차동쌍;
    제1 차동쌍의 능동 부하(active load)인 제1 전류 미러(current mirror);
    제2 차동쌍의 능동 부하인 제2 전류 미러; 및
    제1 미러의 전류를 미러링하는 제3 전류 미러를 포함하는 클록, 데이터 복원 회로.
  15. 위상 고정 루프(PLL, Phase Locked Loop)에 있어서,
    연산 증폭기, 직류 정전압원(DC Regulator), 반도체 스위치(semiconductor switch) 및 부하 안정화 회로(load stabilizer circuit)를 포함하는 오차 증폭기(error amplifier);
    오차 증폭기의 입력단과 출력단 사이에 연결된 노이즈 보상 회로(noise compensation circuit);
    상기 오차 증폭기의 입력단에 연결된 로우 패스 필터를 포함하는 능동 루프 필터를 포함하며,
    상기 노이즈 보상 회로는 상기 반도체 스위치의 일 전극과 상기 연산 증폭기의 비반전 입력(non-inverting input)에 전기적으로 연결되어 상기 반도체 스위치의 상기 일 전극을 통하여 출력된 전압을 로우 패스 필터링(low pass filtering)하여 상기 연산 증폭기의 비반전 입력에 인가하는 위상 고정 루프.
  16. 제15항에 있어서,
    상기 직류 정전압원은 로우 드롭아웃(LDO, Low Drop Out) 전압 레귤레이터로, 출력 신호가 연산 증폭기의 반전 입력단에 인가되는 위상 고정 루프.
  17. 삭제
  18. 제15항에 있어서,
    상기 로우 패스 필터 회로는 1차 이상의 필터로 입력 전극으로 인가된 전류 신호를 전압 신호로 변환하고 로우 패스 필터링을 수행하여 오차 증폭기에 인가하는 위상 고정 루프.
  19. 제15항에 있어서,
    상기 부하 안정화 회로(load stabilizer circuit)는, 전기적으로 연결된 저항과 커패시터를 포함하는 위상 고정 루프.
  20. 제15항에 있어서,
    상기 위상 고정 루프는,
    전압-전류 변환 회로를 더 포함하는 위상 고정 루프.
  21. 제15항에 있어서,
    전압-전류 변환 회로는,
    펌프 업 신호(pump up signal)와 펌프 다운 신호(pump down signal)가 인가되는 제1 차동쌍(differential pair);
    펌프 업 신호에 상보적인 펌프 업 바 신호와 펌프 다운 신호에 상보적인 펌프 다운 바 신호가 인가되는 제2 차동쌍;
    제1 차동쌍의 능동 부하(active load)인 제1 전류 미러(current mirror);
    제2 차동쌍의 능동 부하인 제2 전류 미러; 및
    제1 미러의 전류를 미러링하는 제3 전류 미러를 포함하는 위상 고정 루프.
KR1020130149987A 2013-12-04 2013-12-04 직류 정전압원을 이용한 액티브 필터 및 이를 이용한 cdr 및 pll Expired - Fee Related KR101598670B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130149987A KR101598670B1 (ko) 2013-12-04 2013-12-04 직류 정전압원을 이용한 액티브 필터 및 이를 이용한 cdr 및 pll

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130149987A KR101598670B1 (ko) 2013-12-04 2013-12-04 직류 정전압원을 이용한 액티브 필터 및 이를 이용한 cdr 및 pll

Publications (2)

Publication Number Publication Date
KR20150064984A KR20150064984A (ko) 2015-06-12
KR101598670B1 true KR101598670B1 (ko) 2016-02-29

Family

ID=53503523

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130149987A Expired - Fee Related KR101598670B1 (ko) 2013-12-04 2013-12-04 직류 정전압원을 이용한 액티브 필터 및 이를 이용한 cdr 및 pll

Country Status (1)

Country Link
KR (1) KR101598670B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107807559A (zh) * 2017-09-30 2018-03-16 深圳市艾特智能科技有限公司 开关控制电路
CN111638745B (zh) * 2020-06-23 2022-02-01 上海安路信息科技股份有限公司 Nmos输出功率管的低压差稳压器
EP3992748A1 (en) * 2020-11-03 2022-05-04 pSemi Corporation Ldo with self-calibrating compensation of resonance effects

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003015750A (ja) 2001-05-01 2003-01-17 Agere Systems Guardian Corp 低静止電流増幅器のための動的入力段バイアス
KR100467918B1 (ko) 1996-08-27 2005-06-02 히다치초엘에스아이 엔지니어링가부시키가이샤 낮은동작전압에서유효한전압변환회로를구비한반도체집적회로
KR100918860B1 (ko) 2007-09-12 2009-09-28 엘아이지넥스원 주식회사 루프필터 보상회로를 구비하는 주파수 합성기

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100467918B1 (ko) 1996-08-27 2005-06-02 히다치초엘에스아이 엔지니어링가부시키가이샤 낮은동작전압에서유효한전압변환회로를구비한반도체집적회로
JP2003015750A (ja) 2001-05-01 2003-01-17 Agere Systems Guardian Corp 低静止電流増幅器のための動的入力段バイアス
KR100918860B1 (ko) 2007-09-12 2009-09-28 엘아이지넥스원 주식회사 루프필터 보상회로를 구비하는 주파수 합성기

Also Published As

Publication number Publication date
KR20150064984A (ko) 2015-06-12

Similar Documents

Publication Publication Date Title
US11201625B2 (en) Phase locked loop
US8878614B2 (en) Phase-locked loop
US5696468A (en) Method and apparatus for autocalibrating the center frequency of a voltage controlled oscillator of a phase locked loop
US7719365B2 (en) Method and apparatus for reducing silicon area of a phase lock loop (PLL) filter without a noise penalty
US9401722B2 (en) Autoconfigurable phase-locked loop which automatically maintains a constant damping factor and adjusts the loop bandwidth to a constant ratio of the reference frequency
KR20130137045A (ko) 공급―조절 ｖｃｏ 아키텍처
WO2014139430A1 (en) Fully integrated differential lc pll with switched capacitor loop filter
US7403063B2 (en) Apparatus and method for tuning center frequency of a filter
US10396806B1 (en) Voltage regulator based loop filter for loop circuit and loop filtering method
CN110417405B (zh) 具有降低的vco增益的锁相环设计
CN100458639C (zh) 一种补偿mos器件栅极漏电流的装置及方法
KR101598670B1 (ko) 직류 정전압원을 이용한 액티브 필터 및 이를 이용한 cdr 및 pll
US20230396259A1 (en) Phase-locked loop (pll) with direct feedforward circuit
CN116015287B (zh) 一种基于频率转电压电路校正tdc步进的方法及装置
US7741919B2 (en) Architecture for maintaining constant voltage-controlled oscillator gain
US8928416B2 (en) Transceiver, voltage control oscillator thereof and control method thereof
US6614318B1 (en) Voltage controlled oscillator with jitter correction
US12273117B2 (en) Low noise phase lock loop (PLL) circuit
KR100830898B1 (ko) 전압 제어 발진기의 출력 클럭으로 동작하는 스위치드커패시터 네트워크를 이용한 위상 고정 루프 및 제어방법
KR101623125B1 (ko) 위상 동기 루프 회로 및 이를 포함한 시스템
KR101538537B1 (ko) 차지 펌프 및 이를 이용한 위상 동기 루프 회로
US7825737B1 (en) Apparatus for low-jitter frequency and phase locked loop and associated methods
CN110855267A (zh) 滤波器及相关锁相环电路
KR20040022604A (ko) 연속시간 필터의 자동튜닝장치

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20131204

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20150803

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20160222

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20160223

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20160223

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20190207

Start annual number: 4

End annual number: 4

PC1903 Unpaid annual fee