KR101477818B1

KR101477818B1 - 배선 회로 기판 및 그 제조 방법

Info

Publication number: KR101477818B1
Application number: KR1020090006894A
Authority: KR
Inventors: 야스토 이시마루; 히로후미 에베
Original assignee: 닛토덴코 가부시키가이샤
Priority date: 2008-01-31
Filing date: 2009-01-29
Publication date: 2014-12-30
Also published as: JP2009182229A; ATE536087T1; US8102664B2; TW200947635A; TWI453870B; KR20090084706A; US20090195998A1; CN101499453B; CN101499453A; EP2086296B1; EP2086296A2; JP5238274B2; EP2086296A3

Abstract

절연층의 일면의 대략 중앙부에 직사각형 형상의 실장 영역이 마련된다. 실장 영역의 안쪽으로부터 바깥쪽으로 연장되도록 복수의 도체 패턴이 형성된다.

실장 영역의 주위에서, 복수의 도체 패턴을 덮도록 커버 절연층이 형성된다. 실장 영역에 겹치도록, 절연층 상에 전자 부품이 실장된다. 절연층의 다른 면에는 금속층이 마련된다. 금속층에는, 실장 영역의 1쌍의 긴 변 및 1쌍의 짧은 변을 따르도록 직사각형의 개구부가 형성된다. 개구부는 절연층을 사이에 두고 복수의 도체 패턴의 단자부의 일부에 각각 대향한다.

Description

배선 회로 기판 및 그 제조 방법{PRINTED CIRCUIT BOARD AND METHOD OF MANUFACTURING THE SAME}

본 발명은 배선 회로 기판 및 그 제조 방법에 관한 것이다.

종래, LSI(Large scale integration) 등의 전자 부품을 필름 형상의 기판에 실장하는 기술로서, COF(chip on film) 실장 기술이 있다. 일반적으로, COF용의 기판(이하, COF 기판이라고 부름)은 폴리이미드로 이루어지는 절연층과 구리로 이루어지는 도체 패턴의 2층 구조를 갖는다. 도체 패턴에는 단자부가 형성된다. 도체 패턴의 단자부에 전자 부품의 단자부(범프)가 본딩된다.

그러나, COF 기판의 파인 피치화 및 전자 부품의 고성능화에 따라, 구동시의 발열량이 많아진다. 그에 따라, 전자 부품의 오동작 등의 불량이 발생하는 일이 있다. 그 때문에, 방열을 충분히 하는 것이 중요하게 된다. 그래서, COF 기판의 이면(전자 부품이 본딩되지 않는 쪽의 면)에, 방열을 위한 금속층을 마련하는 것이 제안되고 있다.

예컨대, 일본 특허 공개 제2007-27682호 공보에 개시되는 테이프 배선 기판에서는, 칩 실장 영역의 하부에 있어서, 베이스 필름의 하부면에 금속층이 형성되어 있다.

도 9는 금속층을 구비한 종래의 COF 기판의 모식적 단면도이다. 도 9의 COF 기판(200)에서는, 절연층(31)의 일면에 복수의 도체 패턴(32)이 마련되고, 다른 면에 금속층(33)이 마련되어 있다. 복수의 도체 패턴(32)의 단자부에는, 전자 부품(35)의 범프(35a)가 본딩된다. 이러한 구성에 의해, 금속층(33)을 통해서 전자 부품(35)의 열이 방산된다.

그런데, 전자 부품(35)의 실장시에는, 복수의 도체 패턴(32)에 대하여 전자 부품(35)이 위치 어긋나고 있지 않은지 확인할 필요가 있다. COF 기판(200)에 금속층(33)이 마련되어 있지 않은 경우에는, 절연층(31)의 다른 면측으로부터 절연층(31)을 통해서 전자 부품(35)의 위치 어긋남의 유무를 확인하는 것이 가능하다. 그러나, 금속층(33)이 마련되어 있는 경우에는, 전자 부품(35)의 위치 어긋남을 확인하는 것이 곤란하다.

본 발명의 목적은, 방열성이 향상됨과 아울러 전자 부품의 위치 어긋남을 용이하게 확인하는 것이 가능한 배선 회로 기판 및 그 제조 방법을 제공하는 것이다.

(1) 본 발명의 일국면에 따른 배선 회로 기판은, 전자 부품이 실장되는 실장 영역을 갖는 배선 회로 기판으로서, 절연층과, 절연층의 일면에 형성되고, 전자 부품에 전기적으로 접속되는 단자부를 갖는 도체 패턴과, 절연층의 다른 면에 형성되 고, 개구부를 갖는 금속층을 구비하고, 개구부는, 절연층을 사이에 두고 도체 패턴의 단자부에 대향하는 금속층의 영역에 형성된 것이다.

이 배선 회로 기판에 있어서는, 절연층의 일면에 형성된 도체 패턴의 단자부에 전자 부품이 접속된다. 전자 부품의 열은 절연층의 다른 면에 형성된 금속층을 통해서 방산된다. 그에 따라, 전자 부품의 오동작의 발생을 방지할 수 있다.

전자 부품과 도체 패턴의 접속시에는, 금속층에 형성된 개구부로부터 절연층을 통해서 도체 패턴의 위치 및 전자 부품의 위치를 시인할 수 있다. 그에 따라, 도체 패턴에 대하여 전자 부품이 위치 어긋나고 있지 않은지 여부를 용이하게 확인할 수 있다. 그 결과, 도체 패턴과 전자 부품의 접속성을 향상시킬 수 있음과 아울러, 전자 부품의 실장 작업을 효율적으로 신속하게 행할 수 있다.

(2) 실장 영역은 직사각형 형상을 갖고, 도체 패턴은, 실장 영역의 일변에 수직으로 교차하여 실장 영역의 안쪽으로부터 바깥쪽으로 연장되는 복수의 제 1 도체 패턴과, 실장 영역의 일변과 수직한 다른 변에 수직으로 교차하여 실장 영역의 안쪽으로부터 바깥쪽으로 연장되는 복수의 제 2 도체 패턴을 포함하고, 단자부는, 실장 영역의 안쪽에서 복수의 제 1 도체 패턴의 일단에 마련되는 복수의 제 1 단자부와, 실장 영역의 안쪽에서 복수의 제 2 도체 패턴의 일단에 마련되는 복수의 제 2 단자부를 포함하며, 개구부는, 복수의 제 1 단자부 중 적어도 하나에 대향하는 금속층의 영역에 형성된 제 1 개구부와, 복수의 제 2 단자부 중 적어도 하나에 대향하는 금속층의 영역에 형성된 제 2 개구부를 포함해도 좋다.

이 경우, 금속층의 제 1 개구부를 통해서 제 1 도체 패턴의 제 1 단자부와 전자 부품의 위치 관계를 확인함으로써, 실장 영역의 일변과 평행한 방향에서의 전자 부품의 어긋남의 유무를 확인할 수 있다.

또한, 금속층의 제 2 개구부를 통해서 제 2 도체 패턴의 제 2 단자부와 전자 부품의 위치 관계를 확인함으로써, 실장 영역의 다른 변과 평행한 방향에서의 전자 부품의 어긋남의 유무를 확인할 수 있다. 또한, 제 1 또는 제 2 단자부와 전자 부품의 위치 관계에 의해, 전자 부품의 경사의 유무를 확인할 수 있다.

이것들에 의해, 구성을 복잡화시키지 않고, 전자 부품의 위치 어긋남을 정확히 확인할 수 있다.

(3) 본 발명의 다른 국면에 따른 배선 회로 기판의 제조 방법은, 전자 부품이 실장되는 실장 영역을 갖는 배선 회로 기판의 제조 방법으로서, 절연층의 일면에, 전자 부품에 전기적으로 접속되는 단자부를 갖는 도체 패턴을 형성하는 공정과, 절연층의 다른 면에, 개구부를 갖는 금속층을 형성하는 공정을 구비하고, 개구부는, 절연층을 사이에 두고 도체 패턴의 단자부에 대향하는 금속층의 영역에 형성된 것이다.

이 배선 회로 기판의 제조 방법에 있어서는, 절연층의 일면에 도체 패턴이 형성되고, 절연층의 다른 면에 금속층이 형성된다. 이 경우, 도체 패턴에 접속된 전자 부품의 열이 금속층을 통해서 방산된다. 그에 따라, 전자 부품의 오동작의 발생을 방지할 수 있다.

또한, 전자 부품과 도체 패턴의 접속시에는, 금속층에 형성된 개구부로부터 절연층을 통해서 도체 패턴의 위치 및 전자 부품의 위치를 시인할 수 있다. 그에 따라, 도체 패턴에 대하여 전자 부품이 위치 어긋나고 있지 않은지 여부를 용이하게 확인할 수 있다. 그 결과, 도체 패턴과 전자 부품의 접속성을 향상시킬 수 있음과 아울러, 전자 부품의 실장 작업을 효율적으로 신속하게 행할 수 있다.

본 발명에 의하면, 전자 부품의 열이 절연층의 다른 면에 형성된 금속층을 통해서 방산된다. 그에 따라, 전자 부품의 오동작의 발생이 방지된다. 또한, 금속층에 형성된 개구부로부터 절연층을 통해서 도체 패턴의 위치 및 전자 부품의 위치를 시인할 수 있다. 그에 따라, 도체 패턴에 대하여 전자 부품이 위치 어긋나고 있지 않은지 여부를 용이하게 확인할 수 있다.

이상과 같이, 본 발명에 의하면, 방열성이 향상됨과 아울러 전자 부품의 위치 어긋남을 용이하게 확인할 수 있다.

이하, 본 발명의 일실시형태에 따른 배선 회로 기판 및 그 제조 방법에 대해서 도면을 참조하면서 설명한다. 또한, 본 실시형태에서는, 배선 회로 기판의 일례로서 COF(chip on film)용의 기판(이하, COF 기판이라고 부름)에 대해서 설명한다.

(1) 구성

도 1은 본 실시형태에 따른 COF 기판의 단면도이고, 도 2는 본 실시형태에 따른 COF 기판의 평면도이다. 또한, 도 2(a)는 도 1에서의 COF 기판의 상면을 나타내고, 도 2(b)는 도 1에서의 COF 기판의 하면을 나타낸다. 또한, 도 2(a) 및 도 2(b)의 A-A선 단면이 도 1의 단면에 상당한다.

도 1 및 도 2에 나타내는 바와 같이, COF 기판(100)은 예를 들어 폴리이미드로 이루어지는 절연층(1)을 갖는다. 절연층(1)의 일면의 대략 중앙부에는, 직사각형 형상의 실장 영역 S가 마련된다. 실장 영역 S의 안쪽으로부터 바깥쪽으로 연장되도록 복수의 도체 패턴(2)이 형성된다.

각 도체 패턴(2)의 선단에는 단자부(21)가 마련된다. 복수의 단자부(21)는 실장 영역 S의 안쪽에 있어서 실장 영역 S의 1쌍의 긴 변 및 1쌍의 짧은 변을 따르도록 배치된다. 복수의 도체 패턴(2)은 실장 영역 S의 1쌍의 긴 변 및 1쌍의 짧은 변에 수직으로 교차하여 연장된다. 또한, 복수의 도체 패턴(2)은 전기 신호 또는 전력을 전송하기 위한 배선 패턴과, 전기 신호 또는 전력을 전송하지 않는 더미 패턴을 포함한다. 실장 영역 S의 주위에 있어서, 복수의 도체 패턴(2)을 덮도록 커버 절연층(4)이 형성된다.

실장 영역 S와 겹치도록, 절연층(1) 상에 전자 부품(5)(예컨대, LSI(Large scale integration))이 실장된다. 구체적으로는, 전자 부품(5)의 복수의 범프(5a)(도 1)가 복수의 도체 패턴(2)의 단자부(21)에 본딩된다. 실장 영역 S의 형상은 평면에서 보아서 전자 부품(5)의 형상과 같게 설정된다. 즉, 본 예에서는 직사각형 형상의 전자 부품(5)이 사용된다. 복수의 범프(5a)는 복수의 단자부(21)에 대응하도록 전자 부품(5)의 1쌍의 긴 변 및 1쌍의 짧은 변을 따르도록 마련된다.

도 2(b)에 나타내는 바와 같이, 절연층(1)의 다른 면에는 예를 들어 구리로 이루어지는 금속층(3)이 마련된다. 이 경우, 전자 부품(5)으로부터 발생하는 열이 절연층(1)을 통해서 금속층(3)에 전달되어서 방산된다. 그 때문에, 전자 부품(5) 및 그 주위에 열이 체류하지 않기 때문에, 전자 부품(5)의 오동작이 발생하는 것이 방지된다.

금속층(3)에는, 실장 영역 S의 1쌍의 긴 변 및 1쌍의 짧은 변을 따르도록 직사각형의 개구부(3a~3f)가 형성된다. 본 예에서는, 실장 영역 S의 한쪽의 긴 변을 따르도록 개구부(3a, 3b)가 형성되고, 다른쪽의 긴 변을 따르도록 개구부(3c, 3d)가 형성된다. 또한, 실장 영역 S의 한쪽의 짧은 변을 따르도록 개구부(3e)가 형성되고, 다른쪽의 짧은 변을 따르도록 개구부(3f)가 형성된다. 개구부(3a~3f)는 절연층(1)을 사이에 두고 복수의 도체 패턴(2)의 단자부(21)의 일부에 각각 대향한다.

(2) 개구부

본 실시형태의 COF 기판(100)에 있어서는, 금속층(3)에 형성된 개구부(3a~3f)를 통해서, 전자 부품(5)의 위치 어긋남의 유무를 확인할 수 있다. 도 3 및 도 4를 이용하여, 그 상세를 설명한다.

도 3(a)는 도 2(b)의 개구부(3a)를 통해서 본 도체 패턴(2)의 단자부(21) 및 전자 부품(5)의 범프(5a)를 나타내는 도면이고, 도 3(b)는 도 2(b)의 개구부(3e)를 통해서 본 도체 패턴(2)의 단자부(21) 및 전자 부품(5)의 범프(5a)를 나타내는 도면이다.

도 3(a) 및 도 3(b)에 나타내는 바와 같이, 개구부(3a, 3e)를 통해서, 도체 패턴(2)의 단자부(21)의 위치 및 전자 부품(5)의 범프(5a)의 위치를 시인할 수 있다. 그에 따라, 전자 부품(5)의 각 범프(5a)가, 대응하는 도체 패턴(2)의 단자부(21)에 정확히 접속되어 있는지 여부를 용이하고 또한 신속하게 확인할 수 있다.

다음에, 도 4 및 도 5를 참조하면서 전자 부품(5)의 위치 어긋남의 확인 방법에 대해서 보다 구체적으로 설명한다. 도 4(a) 및 도 5(a)에는 개구부(3a)를 통해서 본 도체 패턴(2)의 단자부(21) 및 전자 부품(5)의 범프(5a) 일부가 확대되어 나타내어지고, 도 4(b) 및 도 5(b)에는 개구부(3e)를 통해서 본 도체 패턴(2)의 단자부(21) 및 전자 부품(5)의 범프(5a) 일부가 확대되어 나타내어진다.

도 4(a)에 나타내는 바와 같이, 개구부(3a)를 통해서 본 경우에, 범프(5a) 의 중심선 L1과 단자부(21)의 중심선 L2가 일치하고 있는지 여부에 의해, 전자 부품(5)의 가로 방향(도면 중의 R1 방향)의 어긋남을 확인할 수 있다. 개구부(3a)를 통해서 본 경우에 범프(5a)의 중심선 L1과 단자부(21)의 중심선 L2가 일치하고 있으면, 전자 부품(5)이 가로 방향으로 어긋나고 있지 않다.

또한, 도 4(b)에 나타내는 바와 같이, 개구부(3e)를 통해서 본 경우에, 범프(5a)의 중심선 L1과 단자부(21)의 중심선 L2가 일치하고 있는지 여부에 의해, 전자 부품(5)의 세로 방향(도면 중의 R2 방향)의 어긋남을 확인할 수 있다. 개구부(3e)를 통해서 본 경우에 범프(5a)의 중심선 L1과 단자부(21)의 중심선 L2가 일 치하고 있으면, 전자 부품(5)이 세로 방향으로 어긋나고 있지 않다.

또한, 도 5(a) 및 도 5(b)에 나타내는 바와 같이, 범프(5a)의 일변과 단자부(21)의 일변이 평행한지 여부에 의해, 전자 부품(5)의 회전 방향의 어긋남을 확인할 수 있다. 범프(5a)의 일변과 단자부(21)의 일변이 평행하면(도 5(a) 및 도 5(b)의 각도 θ가 0이면), 전자 부품(5)이 회전 방향으로 어긋나고 있지 않다.

전자 부품(5)이 가로 방향, 세로 방향 및 회전 방향 중 어느 하나와도 어긋나고 있지 않으면, 전자 부품(5)이 COF 기판(100) 상에 정확히 실장되어 있다. 한편, 전자 부품(5)이 세로 방향, 가로 방향 및 회전 방향 중 어느 하나와 어긋나 있으면, 전자 부품(5)이 위치 어긋나 있다.

또한, 도 2(b)의 예에서는 실장 영역 S의 1쌍의 긴 변을 따르도록 개구부(3a~3d)가 마련되고, 1쌍의 짧은 변을 따르도록 개구부(3e, 3f)가 마련되지만, 전자 부품(5)의 세로 방향, 가로 방향 및 회전 방향의 어긋남의 확인이 가능하면, 실장 영역 S의 1쌍의 긴 변 중 어느 한쪽을 따르도록 하나의 개구부가 마련되고, 실장 영역 S의 1쌍의 짧은 변 중 어느 한쪽을 따르도록 하나의 개구부가 마련되어도 좋다. 예컨대, 개구부(3a~3d) 중 어느 하나만이 마련되고, 개구부(3e, 3f) 중 어느 한쪽만이 마련되어도 좋다.

단, 전자 부품(5)의 세로 방향, 가로 방향 및 회전 방향의 어긋남을 정확하게 확인하기 위해서는, 적어도 실장 영역 S의 한쪽의 긴 변 및 다른쪽의 긴 변을 따르도록 2개의 개구부를 실장 영역 S의 중심부에 관하여 대칭으로 마련하고, 실장 영역 S의 1쌍의 짧은 변 중 어느 한쪽을 따르도록 하나의 개구부를 마련하는 것이 바람직하다. 예컨대, 개구부(3a~3d) 중 개구부(3a, 3d) 또는 개구부(3b, 3c)가 마련되고, 개구부(3e, 3f) 중 어느 한쪽이 마련된다.

개구부(3a~3f)의 형상은 직사각형에 한정되지 않고, 삼각 형상, 또는 원 형상의 다른 형상이더라도 좋다. 또한, 개구부(3a~3f)의 크기는 임의로 설정해도 좋고, 예컨대 실장 영역 S의 긴 변 또는 짧은 변을 따르도록 슬릿 형상의 개구부를 마련해도 좋다.

또한, 도체 패턴(2)의 배치 등에 따라, 금속층(3)의 개구부의 형상 및 배치 등을 적절히 변경해도 좋다.

(3) 제조 방법

다음에, 본 실시형태에 따른 COF 기판(100)의 제조 방법의 일례를 설명한다. 도 6 및 도 7은 본 실시형태에 따른 COF 기판(100)의 제조 방법에 대해서 설명하기 위한 공정 단면도이다. 또한, 도 6 및 도 7에 나타내는 단면은 도 2의 B-B선 단면에 상당한다.

도 6(a)에 나타내는 바와 같이, 폴리이미드 및 구리로 이루어지는 2층 기재를 준비한다. 이 2층 기재는 COF 기판(100)의 절연층(1) 및 금속층(3)에 상당한다.

먼저, 절연층(1)의 상면에 스퍼터링에 의해 금속 박막(도시하지 않음)을 형성한다. 그리고, 도 6(b)에 나타내는 바와 같이, 금속 박막 상에 복수의 도체 패턴(2)(도 1)의 반전 패턴을 갖는 드라이 필름 레지스트(12)를 형성한다. 복수의 반전 패턴은 드라이 필름 레지스트(12)에 노광 및 현상을 행함으로써 형성된다.

다음에, 도 6(c)에 나타내는 바와 같이, 절연층(1)의 노출 부분(금속 박막의 노출 부분)에 전해 도금에 의해 복수의 도체 패턴(2)을 형성한다. 그리고, 도 6(d)에 나타내는 바와 같이, 드라이 필름 레지스트(12)를 박리액에 의해서 제거함과 아울러, 드라이 필름 레지스트(12) 아래의 금속 박막의 영역을 에칭에 의해 제거한다.

계속해서, 전자 부품(5)과의 접속을 위한 표면 처리로서, 도체 패턴(2)의 표면에 주석의 무전해 도금을 행한다. 그 후, 도 7(e)에 나타내는 바와 같이, 도체 패턴(2)의 소정의 영역을 덮도록 커버 절연층(4)을 형성한다.

다음에, 도 7(f)에 나타내는 바와 같이, 개구부(3a~3f)를 형성하는 영역을 제외하고 금속층의 하면에 드라이 필름 레지스트(13)를 형성한다. 그리고, 도 7(g)에 나타내는 바와 같이, 노출하는 금속층(3)의 부분을 에칭하여, 개구부(3a~3f)를 형성한다. 그 후, 도 7(h)에 나타내는 바와 같이, 박리액에 의해서 드라이 필름 레지스트(13)를 제거한다. 이렇게 해서, 본 실시형태에 따른 COF 기판(100)이 완성된다.

또한, 여기서는 도체 패턴(2)을 세미애디티브법에 의해 형성하는 예를 나타냈지만, 도체 패턴(2)을 서브트랙티브법에 의해 형성해도 좋다.

(4) 실시예 및 비교예

(4-1) 실시예

다음의 조건으로 COF 기판(100)을 제작하였다.

절연층(1)의 재료로서 폴리이미드를 이용하여, 도체 패턴(2) 및 금속층(3)의 재료로서 구리를 이용하였다. 또한, 절연층(1)의 두께를 35㎛로 하고, 금속층(3)의 두께를 15㎛로 하였다. 또한, 도체 패턴(2)의 단자부(21)의 폭을 8㎛로 하고, 인접하는 단자부(21) 사이의 간격을 12㎛로 하였다. 또한, 금속층(3)에 정방형 형상의 개구부(3a~3f)를 형성하였다. 개구부(3a~3f)의 한 변의 길이를 100㎛로 하였다. 또한, 전자 부품(5)의 범프(5a)의 크기는 13㎛×75㎛이었다.

(4-2) 비교예

금속층(3)에 개구부(3a~3f)를 형성하지 않은 점을 제외하고 상기 실시예와 마찬가지로 COF 기판(100)을 제작하였다.

(4-3) 평가

다음의 조건으로 전자 부품(5)의 실장 작업을 행하였다.

도 8은 전자 부품(5)의 실장 작업에 대해서 설명하기 위한 모식도이다. 도 8에 나타내는 바와 같이, 복수의 COF 기판(100)이 장척 형상으로 연장되도록 일체적으로 형성되고, 방향 T1을 따라 반송된다. 실장부 M1에 있어서, 하나의 COF 기판(100)이 스테이지(11) 상에 탑재된다. 그 상태에서, 툴(12)이 열압착에 의해 스테이지(11) 상의 COF 기판(100)에 전자 부품(5)을 실장한다. 또한, 실장시에 있어서의 툴(12)의 온도를 430℃로 하고, 스테이지(11)의 온도를 100℃로 하고, 실장 하중을 30N으로 하였다.

전자 부품(5)의 실장 후, CCD 카메라(13)를 이용하여 COF 기판(100)을 금속층(3) 측(하면 측)에서 관찰하였다.

그 결과, 실시예에 있어서는, 금속층(3)의 개구부(3a~3f)를 통해서 전자 부품(5)의 위치 어긋남을 용이하게 확인할 수 있었다. 그 때문에, 효율적이고 신속하게 전자 부품(5)의 실장 작업을 행할 수 있었다. 한편, 비교예에 있어서는, 전자 부품(5)의 위치 어긋남을 확인하는 것이 곤란하였다. 그 때문에, 전자 부품(5)의 실장 작업의 효율이 대폭 저하되었다.

(5) 청구항의 각 구성요소와 실시형태의 각 요소와의 대응

이하, 청구항의 각 구성요소와 실시형태의 각 요소와의 대응의 예에 대해서 설명하지만, 본 발명은 하기의 예에 한정되지 않는다.

상기 실시형태에서는, COF 기판(100)이 배선 회로 기판의 예로서, 실장 영역의 긴 변이 실장 영역의 일변의 예이고, 실장 영역의 짧은 변이 실장 영역의 다른 변의 예이다. 또한, 실장 영역의 긴 변과 교차하는 도체 패턴(2)이 제 1 도체 패턴의 예이고, 실장 영역의 긴 변을 따르도록 배치되는 단자부(21)가 제 1 단자부의 예이고, 실장 영역의 짧은 변과 교차하는 도체 패턴(2)이 제 2 도체 패턴의 예이고, 실장 영역의 짧은 변을 따르도록 배치되는 단자부(21)가 제 2 단자부의 예이다. 또한, 개구부(3a~3f)가 제 1 개구부의 예이고, 개구부(3e, 3f)가 제 2 개구부의 예이다.

청구항의 각 구성요소로서, 청구항에 기재되어 있는 구성 또는 기능을 갖는 다른 여러 가지의 요소를 이용할 수도 있다.

(6) 다른 실시형태

절연층(1)의 재료는 폴리이미드에 한정되지 않고, 폴리에틸렌테레프탈레이트, 폴리에터나이트릴, 폴리에터설폰 등의 다른 절연 재료를 이용해도 좋다. 또한, 도체 패턴(2)의 재료는 구리에 한정되지 않고, 구리 합금, 금, 알루미늄 등의 다른 금속 재료를 이용해도 좋다.

금속층(3)의 재료는 구리에 한정되지 않는다. 단, 예컨대 구리, 금, 은 또는 알루미늄 등의 열전도율이 높은 금속을 이용하는 것이 바람직하다.

본 발명은 플렉서블 배선 회로 기판, 리지드 배선 회로 기판 등의 여러 가지의 배선 회로 기판에 적용할 수 있다. 또한, 전자 부품(5)으로서는, LSI에 한정되지 않고, 콘덴서 등의 다른 전자 부품을 이용해도 좋다.

도 1은 본 실시형태에 따른 COF 기판의 단면도,

도 2는 본 실시형태에 따른 COF 기판의 평면도,

도 3은 개구부를 통해서 본 도체 패턴의 단자부 및 전자 부품의 범프를 나타내는 도면,

도 4는 개구부를 통해서 본 도체 패턴의 단자부 및 전자 부품의 범프의 일부 확대도,

도 5는 개구부를 통해서 본 도체 패턴의 단자부 및 전자 부품의 범프의 일부 확대도,

도 6은 본 실시형태에 따른 COF 기판의 제조 방법에 대해서 설명하기 위한 공정 단면도,

도 7은 본 실시형태에 따른 COF 기판의 제조 방법에 대해서 설명하기 위한 공정 단면도,

도 8은 전자 부품의 실장 작업에 대해서 설명하기 위한 모식도,

도 9는 금속층을 구비한 종래의 COF 기판의 모식적 단면도.

도면의 주요 부분에 대한 부호의 설명

100: COF 기판 1: 절연층

2 : 도체 패턴 3: 금속층

4: 커버 절연층 5: 전자 부품

21: 단자부 S: 실장 영역

Claims

전자 부품이 실장되는 실장 영역을 갖는 배선 회로 기판으로서,

절연층과,

상기 절연층의 일면에 형성되고, 상기 전자 부품에 전기적으로 접속되는 단자부를 각각 갖는 복수의 도체 패턴과,

상기 절연층의 다른 면에 형성된 금속층

을 구비하고,

상기 단자부는 상기 실장 영역의 외주부를 따라 상기 실장 영역 내에 마련되고,

상기 실장 영역의 외주부를 따라 상기 금속층에 복수의 개구부가 형성되고, 상기 복수의 개구부 각각은 상기 단자부의 적어도 1개와 겹치도록 배치되고,

상기 단자부의 어느 것과도 겹치지 않는 개구부는 상기 금속층에 형성되지 않는

배선 회로 기판.
제 1 항에 있어서,

상기 실장 영역은 직사각형 형상을 갖고,

상기 복수의 도체 패턴은,

상기 실장 영역의 일변에 수직으로 교차하여 상기 실장 영역의 안쪽으로부터 바깥쪽으로 연장되는 복수의 제 1 도체 패턴과,

상기 실장 영역의 상기 일변과 수직한 다른 변에 수직으로 교차하여 상기 실장 영역의 안쪽으로부터 바깥쪽으로 연장되는 복수의 제 2 도체 패턴을 포함하고,

상기 단자부는,

상기 실장 영역의 안쪽에서 상기 복수의 제 1 도체 패턴의 일단에 마련되는 복수의 제 1 단자부와,

상기 실장 영역의 안쪽에서 상기 복수의 제 2 도체 패턴의 일단에 마련되는 복수의 제 2 단자부를 포함하고,

상기 복수의 개구부는,

상기 복수의 제 1 단자부 중 적어도 하나에 겹치도록 배치된 제 1 개구부와,

상기 복수의 제 2 단자부 중 적어도 하나에 겹치도록 배치된 제 2 개구부를 포함하는

배선 회로 기판.
전자 부품이 실장되는 실장 영역을 갖는 배선 회로 기판의 제조 방법으로서,

절연층의 일면에, 상기 전자 부품에 전기적으로 접속되는 단자부를 각각 갖는 복수의 도체 패턴을 형성하는 공정과,

상기 절연층의 다른 면에, 복수의 개구부를 갖는 금속층을 형성하는 공정

을 구비하고,

상기 단자부는 상기 실장 영역의 외주부를 따라 상기 실장 영역 내에 마련되고,

상기 복수의 개구부는 상기 실장 영역의 외주부를 따라 상기 금속층에 형성되고, 상기 복수의 개구부 각각은 상기 단자부의 적어도 1개와 겹치도록 배치되고,

상기 단자부의 어느 것과도 겹치지 않는 개구부는 상기 금속층에 형성되지 않는

배선 회로 기판의 제조 방법.