[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR101446381B1 - 영상표시장치 - Google Patents

영상표시장치 Download PDF

Info

Publication number
KR101446381B1
KR101446381B1 KR1020110070327A KR20110070327A KR101446381B1 KR 101446381 B1 KR101446381 B1 KR 101446381B1 KR 1020110070327 A KR1020110070327 A KR 1020110070327A KR 20110070327 A KR20110070327 A KR 20110070327A KR 101446381 B1 KR101446381 B1 KR 101446381B1
Authority
KR
South Korea
Prior art keywords
voltage
control voltage
level
image
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020110070327A
Other languages
English (en)
Other versions
KR20130009312A (ko
Inventor
김주아
박준영
백승호
김정기
황광조
김의태
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020110070327A priority Critical patent/KR101446381B1/ko
Priority to TW101125005A priority patent/TWI452343B/zh
Priority to US13/546,463 priority patent/US8836692B2/en
Priority to CN201210241549.0A priority patent/CN102881245B/zh
Publication of KR20130009312A publication Critical patent/KR20130009312A/ko
Application granted granted Critical
Publication of KR101446381B1 publication Critical patent/KR101446381B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B30/00—Optical systems or apparatus for producing three-dimensional [3D] effects, e.g. stereoscopic images
    • G02B30/20—Optical systems or apparatus for producing three-dimensional [3D] effects, e.g. stereoscopic images by providing first and second parallax images to an observer's left and right eyes
    • G02B30/22—Optical systems or apparatus for producing three-dimensional [3D] effects, e.g. stereoscopic images by providing first and second parallax images to an observer's left and right eyes of the stereoscopic type
    • G02B30/25—Optical systems or apparatus for producing three-dimensional [3D] effects, e.g. stereoscopic images by providing first and second parallax images to an observer's left and right eyes of the stereoscopic type using polarisation techniques
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/001—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes using specific devices not provided for in groups G09G3/02 - G09G3/36, e.g. using an intermediate record carrier such as a film slide; Projection systems; Display of non-alphanumerical information, solely or in combination with alphanumerical information, e.g. digital display on projected diapositive as background
    • G09G3/003—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes using specific devices not provided for in groups G09G3/02 - G09G3/36, e.g. using an intermediate record carrier such as a film slide; Projection systems; Display of non-alphanumerical information, solely or in combination with alphanumerical information, e.g. digital display on projected diapositive as background to produce spatial visual effects
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N13/00—Stereoscopic video systems; Multi-view video systems; Details thereof
    • H04N13/30—Image reproducers
    • H04N13/332—Displays for viewing with the aid of special glasses or head-mounted displays [HMD]
    • H04N13/337—Displays for viewing with the aid of special glasses or head-mounted displays [HMD] using polarisation multiplexing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N13/00—Stereoscopic video systems; Multi-view video systems; Details thereof
    • H04N13/30—Image reproducers
    • H04N13/356—Image reproducers having separate monoscopic and stereoscopic modes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0443—Pixel structures with several sub-pixels for the same colour in a pixel, not specifically used to display gradations
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명에 따른 영상표시장치는 다수의 픽셀들을 포함하여 2D 영상과 3D 영상을 선택적으로 구현하는 표시패널; 상기 표시패널로부터의 빛을 제1 편광과 제2 편광의 빛들로 분할하는 패턴드 리타더; 및 오프 레벨로 2D용 제어전압을 발생하고 상기 오프 레벨보다 높고 풀-온 레벨보다 낮은 슬라이트-온 레벨과 상기 오프 레벨을 주기적으로 교번시켜 3D용 제어전압을 발생하는 제어전압 발생부를 구비하고; 상기 픽셀들 각각은 메인 표시부와, 방전제어 스위치를 포함한 보조 표시부를 포함하고; 상기 방전제어 스위치는, 상기 2D 영상 구현을 위한 2D 모드에서 상기 2D용 제어전압에 의해 계속해서 오프 상태로 유지되고, 상기 3D 영상 구현을 위한 3D 모드에서 상기 3D용 제어전압에 의해 슬라이트-온 상태와 오프 상태를 교번하는 것을 특징으로 한다.

Description

영상표시장치{IMAGE DISPLAY DEVICE}
본 발명은 2차원 평면 영상(이하, '2D 영상')과 3차원 입체 영상(이하, '3D 영상')을 선택적으로 구현할 수 있는 영상표시장치에 관한 것이다.
다양한 콘텐츠 개발 및 회로 기술 발전에 힘입어 최근 영상표시장치는 2D 영상과 3D 영상을 선택적으로 구현할 수 있다. 영상표시장치는 양안시차방식(stereoscopic technique) 또는 복합시차지각방식(autostereoscopic technique)을 이용하여 3D 영상을 구현한다.
양안시차방식은 입체 효과가 큰 좌우 눈의 시차 영상을 이용하며, 안경방식과 무안경방식이 있고 두 방식 모두 실용화되고 있다. 무안경 방식은 일반적으로 좌우 시차 영상의 광축을 분리하기 위한 패럴렉스 베리어 등의 광학판을 표시 화면의 앞에 또는 뒤에 설치하는 방식이다. 안경방식은 표시패널에 편광 방향이 서로 다른 좌우 시차 영상을 표시하고, 편광 안경 또는 액정셔터 안경을 사용하여 입체 영상을 구현한다.
액정셔터 안경방식은 표시소자에 좌안 이미지와 우안 이미지를 프레임 단위로 교대로 표시하고 이 표시 타이밍에 동기하여 액정셔터 안경의 좌우안 셔터를 개폐함으로써 3D 영상을 구현한다. 액정셔터 안경은 좌안 이미지가 표시되는 기수 프레임 기간 동안 그의 좌안 셔터만을 개방하고, 우안 이미지가 표시되는 우수 프레임 기간 동안 그의 우안 셔터만을 개방함으로써 시분할 방식으로 양안 시차를 만들어낸다. 이러한 액정셔터 안경방식은 액정셔터 안경의 데이터 온 타임이 짧아 3D 영상의 휘도가 낮으며, 표시소자와 액정셔터 안경의 동기, 및 온/오프 전환 응답 특성에 따라 3D 크로스토크의 발생이 심하다.
편광 안경방식은 도 1과 같이 표시패널(1) 위에 부착된 패턴드 리타더(Patterned Retarder)(2)를 포함한다. 편광 안경방식은 표시패널(1)에 좌안 영상 데이터(L)와 우안 영상 데이터(R)를 수평라인 단위로 교대로 표시하고 패턴드 리타더(2)를 통해 편광 안경(3)에 입사되는 편광특성을 절환한다. 이를 통해, 편광 안경방식은 좌안 이미지와 우안 이미지를 공간적으로 분할하여 3D 영상을 구현할 수 있다.
이러한 편광 안경방식에서는 좌안 이미지와 우안 이미지가 라인 단위로 이웃하여 표시되기 때문에 크로스토크(Crosstalk)가 발생되지 않는 상하 시야각(vertical viewing angle)이 좁은 편이다. 크로스토크는 상하 시야각 위치에서 좌안 및 우안 이미지가 중첩적으로 보여질 때 발생된다. 이에, 도 2과 같이 패턴드 리타더(2)에 블랙 스트라이프(BS)를 형성하여 3D 영상의 상하 시야각을 넓히는 방안이 일본 공개특허공보 제2002-185983호를 통해 제안된 바 있다. 하지만, 시야각 개선을 위해 사용되는 블랙 스트라이프(BS)는 2D 영상의 휘도를 크게 떨어뜨리는 사이드 이펙트(Side Effect)를 초래한다.
따라서, 본 발명의 목적은 2D 영상의 휘도를 저하시키지 않으면서 3D 영상의 상하 시야각을 넓힐 수 있도록 한 편광 안경방식의 영상표시장치를 제공하는 데 있다.
상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 영상표시장치는 다수의 픽셀들을 포함하여 2D 영상과 3D 영상을 선택적으로 구현하는 표시패널; 상기 표시패널로부터의 빛을 제1 편광과 제2 편광의 빛들로 분할하는 패턴드 리타더; 및 오프 레벨로 2D용 제어전압을 발생하고 상기 오프 레벨보다 높고 풀-온 레벨보다 낮은 슬라이트-온 레벨과 상기 오프 레벨을 주기적으로 교번시켜 3D용 제어전압을 발생하는 제어전압 발생부를 구비하고; 상기 픽셀들 각각은, 제1 스위치를 통해 데이터라인에 연결된 제1 화소전극, 및 상기 제1 화소전극과 대향되며 공통라인에 접속된 제1 공통전극을 포함한 메인 표시부와; 제2 스위치를 통해 상기 데이터라인에 연결된 제2 화소전극, 상기 제2 화소전극과 대향되며 상기 공통라인에 접속된 제2 공통전극, 및 상기 2D용 제어전압과 3D용 제어전압에 응답하여 상기 제2 화소전극과 상기 공통라인을 선택적으로 연결하는 방전제어 스위치를 포함한 보조 표시부를 구비하고; 상기 방전제어 스위치는, 상기 2D 영상 구현을 위한 2D 모드에서 상기 2D용 제어전압에 의해 계속해서 오프 상태로 유지되고, 상기 3D 영상 구현을 위한 3D 모드에서 상기 3D용 제어전압에 의해 슬라이트-온 상태와 오프 상태를 교번하는 것을 특징으로 한다.
본 발명에 따른 영상표시장치는 픽셀 각각을 메인 표시부와, 방전제어 스위치를 갖는 보조 표시부로 구성한다. 그리고, 3D 모드에서 이 방전제어 스위치의 방전 동작을 슬라이트 온 레벨의 제어전압을 통해 제어하여 킥백 전압의 영향없이 보조 표시부를 블랙 스트라이프로 기능시킨다. 그리고, 2D 모드에서 오프 레벨의 제어전압을 통해 방전제어 스위치의 방전 동작을 차단한다. 이에 따라, 본 발명은 2D 영상의 휘도를 저하시키지 않으면서 3D 영상의 상하 시야각을 넓게 확보할 수 있다.
나아가, 본 발명에 따른 영상표시장치는 3D 모드에서 방전제어 스위치에 주기적으로 오프 레벨의 제어전압을 인가하여, 슬라이트 온 레벨의 제어전압으로 인한 방전제어 스위치의 열화를 효과적으로 보상할 수 있다.
도 1은 종래 편광 안경방식을 보여주는 도면.
도 2는 편광 안경방식에서 시야각 개선을 위해 사용되는 블랙 스트라이프로 인해 2D 영상의 휘도가 저하되는 것을 설명하기 위한 도면.
도 3 및 도 4는 본 발명의 실시예에 따른 편광 안경방식의 영상표시장치를 보여주는 도면.
도 5는 도 4에 도시된 픽셀을 보여주는 도면.
도 6은 도 4에 도시된 제어전압 발생회로의 구성을 보여주는 도면.
도 7은 2D용 제어전압의 전압 레벨을 보여주는 도면.
도 8은 3D용 제어전압의 전압 레벨을 보여주는 도면.
도 9 및 도 10은 3D용 제어전압을 발생하기 위한 도 6의 제2 제어전압 발생부의 일 예를 보여주는 도면들.
도 11 및 도 12는 3D용 제어전압을 발생하기 위한 도 6의 제2 제어전압 발생부의 다른 예를 보여주는 도면들.
도 13은 도 5에 도시된 픽셀의 접속 구성을 상세히 보여주는 도면.
도 14는 각 구동 모드에서 픽셀의 충전 및 방전 파형을 보여주는 도면.
도 15는 화소전극-공통전극 간 전위차와 투과율의 상관 관계를 보여주는 도면.
도 16 내지 도 18은 도 14의 충전 파형에 따른 작용 효과를 보여주는 도면들.
이하, 도 3 내지 도 18을 참조하여 본 발명의 바람직한 실시예에 대하여 상세히 설명하기로 한다.
도 3 및 도 4는 본 발명의 실시예에 따른 편광 안경방식의 영상표시장치를 보여준다. 그리고, 도 5는 도 4에 도시된 픽셀(PIX)을 보여준다.
도 3 및 도 4를 참조하면, 이 영상표시장치는 표시소자(10), 패턴드 리타더(20), 콘트롤러(30), 패널 구동회로(40) 및 편광 안경(50)을 구비한다.
표시소자(10)는 액정표시소자(Liquid Crystal Display, LCD), 전계 방출 표시소자(Field Emission Display, FED), 플라즈마 디스플레이 패널(Plasma Display Panel, PDP), 및 무기 전계발광소자와 유기발광다이오드소자(Organic Light Emitting Diode, OLED)를 포함한 전계발광소자(Electroluminescence Device, EL), 전기영동 표시소자(Electrophoresis, EPD) 등의 평판 표시소자로 구현될 수 있다. 이하에서, 표시소자(10)를 액정표시소자를 중심으로 설명한다.
표시소자(10)는 표시패널(11)과, 상부 편광필름(Polarizer)(11a)과, 하부 편광필름(11b)을 포함한다.
표시패널(11)은 두 장의 유리기판들과 이들 사이에 형성된 액정층을 포함한다. 표시패널(11)의 하부 유리기판에는 다수의 데이터라인들(DL), 이 데이터라인들(DL)과 각각 교차되는 다수의 게이트라인들(GL)이 배치된다. 이러한, 신호라인들(DL,GL)의 교차 구조에 의해 표시패널(11)에는 다수의 단위 픽셀들(UNIT PIX)을 포함한 픽셀 어레이가 형성된다. 단위 픽셀(UNIT PIX)은 각각 적색(R), 녹색(G) 및 청색(B) 구현을 위한 3개의 픽셀들(PIX)을 구비한다. 도 5와 같이 픽셀(PIX)은 게이트라인(GL)과 방전 제어라인(CONL)을 사이에 두고 양쪽에 배치된 메인 표시부(MP)와 보조 표시부(SP)를 포함한다. 픽셀(PIX) 구동을 위해, 표시패널(11)의 하부 유리기판에는 공통전압(Vcom)이 공급되는 공통라인(CL)과, 2D용 제어전압(V2D) 또는 3D용 제어전압(V3D)이 공급되는 방전 제어라인(CONL)이 더 형성된다. 게이트라인(GL)이 게이트 하이 전압으로 활성화될 때 메인 표시부(MP)와 보조 표시부(SP)는 데이터라인(DL)에 공통으로 접속된다. 방전 제어라인(CONL)이 슬라이트-온 레벨의 3D용 제어전압(V3D)으로 활성화될 때 보조 표시부(SP)는 공통라인(CL)에 접속된다. 보조 표시부은 2D 모드에서 메인 표시부와 동일한 2D 영상을 표시하는 반면, 3D 모드에서 3D 영상을 표시하는 메인 표시부와 달리 블랙 영상을 표시함으로써, 2D 영상의 휘도를 저하시키지 않으면서 3D 영상의 상하 시야각을 넓히는 기능을 한다.
표시패널(11)의 상부 유리기판 상에는 블랙매트릭스, 컬러필터가 형성된다. 표시패널(11)의 상부 유리기판과 하부 유리기판 각각에는 상부 및 하부 편광필름(11a, 11b)이 부착되고 액정의 프리틸트각(pre-tilt angle)을 설정하기 위한 배향막이 형성된다. 공통전압(Vcom)이 공급되는 공통전극은 TN(Twisted Nematic) 모드와 VA(Vertical Alignment) 모드와 같은 수직전계 구동방식에서 상부 유리기판 상에 형성될 수 있으며, IPS(In Plane Switching) 모드와 FFS(Fringe Field Switching) 모드와 같은 수평전계 구동방식에서 화소전극과 함께 하부 유리기판 상에 형성될 수 있다. 유리기판들 사이에는 액정셀의 셀갭(Cell gap)을 유지하기 위한 컬럼 스페이서가 형성될 수 있다.
이러한 본 발명의 표시소자(10)는 투과형 표시소자, 반투과형 표시소자, 반사형 표시소자 등 어떠한 형태로도 구현될 수 있다. 투과형 표시소자와 반투과형 표시소자에서는 백라이트 유닛(12)이 필요하다. 백라이트 유닛(12)은 직하형(direct type) 백라이트 유닛 또는, 에지형(edge type) 백라이트 유닛으로 구현될 수 있다.
패턴드 리타더(20)는 표시패널(11)의 상부 편광필름(11a)에 부착된다. 패턴드 리타더(20)의 기수 라인들에는 제1 리타더(RT1)가 형성되고, 패턴드 리터더(20)의 우수 라인들에는 제2 리타더(RT2)가 형성된다. 제1 리타더(RT1)의 광흡수축과 제2 리타더(RT2)의 광흡수축은 서로 다르다. 패턴드 리타더(20)의 제1 리타더(RT1)는 픽셀 어레이의 기수번째 픽셀 라인과 대향하고, 제2 리타더(RT2)는 픽셀 어레이의 우수번째 픽셀 라인과 대향한다. 제1 리타더(RT1)는 상부 편광필름(11a)을 통해 입사되는 선편광의 위상을 1/4 파장 만큼 지연시켜 제1 편광(예컨대, 좌원편광)으로 통과시킨다. 제2 리타더(RT2)는 상부 편광필름(11a)을 통해 입사되는 선편광의 위상을 3/4 파장 만큼 지연시켜 제2 편광(예컨대, 우원편광)으로 통과시킨다.
콘트롤러(30)는 모드 선택신호(SEL)에 따라 2D 모드 또는 3D 모드로 패널 구동회로(40)의 동작을 제어한다. 콘트롤러(30)는 터치 스크린, 온 스크린 디스플레이(On screen display, OSD), 키보드, 마우스, 리모트 콘트롤러(Remote controller)와 같은 유저 인터페이스를 통해 모드 선택신호(SEL)를 입력받고, 그에 따라 2D 모드 동작과 3D 모드 동작을 전환할 수 있다. 한편, 콘트롤러(30)는 입력 영상의 데이터에 인코딩된 2D/3D 식별 코드 예를 들면, 디지털 방송 규격의 EPG(Electronic Program Guide) 또는 ESG(Electronic Service Guide)에 코딩될 수 있는 2D/3D 식별코드를 검출하여 2D 모드와 3D 모드를 구분할 수도 있다.
콘트롤러(30)는 3D 모드 하에서 비디오 소스로부터 입력되는 3D 영상 데이터를 좌안 영상의 RGB 데이터와 우안 영상의 RGB 데이터로 분리한 후, 좌안 영상의 RGB 데이터와 우안 영상의 RGB 데이터를 패널 구동회로(40)에 공급한다. 콘트롤러(30)는 2D 모드 하에서 비디오 소스로부터 입력되는 2D 영상의 RGB 데이터를 패널 구동회로(40)에 공급한다.
콘트롤러(30)는 수직 동기신호(Vsync), 수평 동기신호(Hsync), 데이터 인에이블 신호(Data Enable, DE), 도트 클럭(DCLK) 등의 타이밍신호들을 이용하여 패널 구동회로(40)의 동작 타이밍을 제어하기 위한 제어신호들을 발생한다.
데이터 드라이버(40A)의 동작 타이밍을 제어하기 위한 데이터 제어신호는 1 수평라인분의 데이터가 표시되는 1 수평기간 중에서 데이터의 시작점을 지시하는 소스 스타트 펄스(Source Start Pulse : SSP), 라이징(Rising) 또는 폴링(Falling) 에지에 기준하여 데이터의 래치동작을 제어하는 소스 샘플링 클럭(Source Sampling Clock : SSC), 데이터 드라이버(40A)의 출력을 제어하는 소스 출력 인에이블신호(SOE), 및 표시패널(11)의 액정셀들에 공급될 데이터전압의 극성을 제어하는 극성제어신호(POL) 등을 포함한다.
게이트 드라이버(40B)의 동작 타이밍을 제어하기 위한 게이트 제어신호는 한 화면이 표시되는 1 수직기간 중에서 스캔이 시작되는 시작 수평라인을 지시하는 게이트 스타트 펄스(Gate Start Pulse : GSP), 게이트 드라이버(40B) 내의 쉬프트 레지스터에 입력되어 게이트 스타트 펄스(GSP)를 순차적으로 쉬프트시키기 위한 게이트 쉬프트 클럭신호(Gate Shift Clock : GSC), 및 게이트 드라이버(40B)의 출력을 제어하는 게이트 출력 인에이블신호(Gate Output Enable : GOE) 등을 포함한다.
콘트롤러(30)는 입력 프레임 주파수에 동기되는 타이밍신호들(Vsync,Hsync,DE,DCLK)을 체배하여 N×f(N은 2이상의 양의 정수, f는 입력 프레임 주파수)Hz의 프레임 주파수로 패널 구동회로(40)의 동작을 제어할 수 있다. 입력 프레임 주파수는 NTSC(National Television Standards Committee) 방식에서 60Hz이며, PAL(Phase-Alternating Line) 방식에서 50Hz이다.
패널 구동회로(40)는 표시패널(11)의 데이터라인들(DL)을 구동시키기 위한 데이터 드라이버(40A)와, 표시패널(11)의 게이트라인들(GL)을 구동시키기 위한 게이트 드라이버(40B)와, 표시패널(11)의 방전 제어라인(CONL)을 구동시키기 위한 제어전압 발생회로(40C)를 포함한다.
데이터 드라이버(40A)의 구동 IC들 각각은 쉬프트 레지스터(Shift register), 래치(Latch), 디지털-아날로그 변환기(Digital to Analog convertor, DAC), 출력 버퍼(Output buffer) 등을 포함한다. 데이터 드라이버(40A)는 데이터 제어신호(SSP,SSC,SOE)에 따라 2D 또는 3D 영상의 RGB 데이터를 래치한다. 데이터 드라이버(40A)는 극성제어신호(POL)에 응답하여 2D 또는 3D 영상의 RGB 데이터를 아날로그 정극성 감마보상전압과 부극성 감마보상전압으로 변환하여 데이터전압의 극성을 반전시킨다. 데이터 드라이버(40A)는 게이트 드라이버(40B)로부터 출력되는 스캔펄스(또는, 게이트펄스)에 동기되도록 데이터전압을 데이터라인들(DL)에 출력한다. 데이터 드라이버(40A)의 구동 IC들은 TAB(Tape Automated Bonding) 공정에 의해 표시패널(11)의 하부 유리기판에 접합될 수 있다.
게이트 드라이버(40B)는 게이트 제어신호(GSP,GSC,GOE)에 따라 게이트 하이 전압과 게이트 로우 전압 사이에서 스윙되는 스캔펄스를 발생한다. 그리고, 게이트 제어신호(GSP,GSC,GOE)에 따라 스캔펄스를 게이트라인들(GL)에 라인 순차 방식으로 공급한다. 게이트 드라이버(40B)는 게이트 쉬프트 레지스터 어레이(Gate shift register array)등을 포함한다. 게이트 드라이버(40B)의 게이트 쉬프트 레지스터 어레이는 표시패널(11)에서 픽셀 어레이가 형성된 표시영역 바깥의 비 표시영역에 GIP(Gate In Panel) 방식으로 형성될 수 있다. GIP 방식에 의해, 게이트 쉬프트 레지스터들은 픽셀 어레이의 TFT(Thin Film Transistor) 공정에서 픽셀 어레이와 함께 형성될 수 있다. 게이트 드라이버(40B)의 게이트 쉬프트 레지스터 어레이는 TAB 공정에 의해 표시패널(11)의 하부 유리기판에 접합되는 구동 IC들로 구현될 수도 있다.
제어전압 발생회로(40C)는 2D용 제어전압(V2D)과 3D용 제어전압(V3D)을 발생하고, 모드 선택신호(SEL)에 따라 2D용 제어전압(V2D)과 3D용 제어전압(V3D)을 선택적으로 방전 제어라인(CONL)에 공급한다. 2D용 제어전압(V2D)은 게이트 로우 전압과 실질적으로 동일한 오프 레벨로 발생되고, 3D용 제어전압(V3D)은 오프 레벨보다 높고 풀-온 레벨보다 낮은 슬라이트-온 레벨로 발생되되 주기적으로 오프 레벨과 슬라이트-온 레벨을 교번한다. 2D용 제어전압(V2D)과 3D용 제어전압(V3D)은 도 13에 도시된 방전제어 스위치(DST)의 게이트전극에 인가되어 방전제어 스위치(DST)를 스위칭시킨다.
편광 안경(50)은 좌안 편광필터를 갖는 좌안(50L)과 우안 편광필터를 갖는 우안(50R)을 구비한다. 좌안 편광필터는 패턴드 리타더(20)의 제1 리타더(RT1)와 동일한 광흡수축을 가지며, 우안 편광필터는 패턴드 리타더(20)의 제2 리타더(RT2)와 동일한 광흡수축을 가진다. 예들 들면, 편광 안경(50)의 좌안 편광필터는 좌원편광 필터로 선택될 수 있고, 편광 안경(50)의 우안 편광필터는 우원편광 필터로 선택될 수 있다. 사용자는 편광 안경(50)을 통해 표시소자(10)에 공간분할 방식으로 표시된 3D 영상 데이터를 감상할 수 있다.
도 6은 도 4에 도시된 제어전압 발생회로(40C)의 구성을 보여준다. 도 7은 2D용 제어전압(V2D)의 전압 레벨을 보여주고, 도 8은 3D용 제어전압(V3D)의 전압 레벨을 보여준다.
도 6을 참조하면, 제어전압 발생회로(40C)는 제1 제어전압 발생부(42), 제2 제어전압 발생부(44) 및 멀티플렉서(46)를 포함한다.
제1 제어전압 발생부(42)는 입력 직류 전원을 이용하여 방전제어 스위치를 제어하기 위한 2D용 제어전압(V2D)을 발생한다. 2D용 제어전압(V2D)은 도 7과 같이 스캔펄스(SCAN)의 게이트 로우 전압(VGL)과 동일 레벨로 발생될 수 있다. 표시패널(11)의 TFT들을 오프(off)시킬 수 있는 스캔펄스(SCAN)의 게이트 로우 전압(VGL)이 -5V로 선택되는 경우, 2D용 제어전압(V2D)은 -5V로 발생될 수 있다.
제2 제어전압 발생부(44)는 콘트롤러(30)로부터의 극성제어신호(POL)를 기반으로 방전제어 스위치를 제어하기 위한 3D용 제어전압(V3D)을 발생한다. 3D용 제어전압(V3D)은 도 8과 같이 슬라이트-온 레벨(SOL)로 발생되되, 일정 주기로 게이트 로우 전압(VGL)과 동일한 오프 레벨(OL)로 낮아진다. 슬라이트-온 레벨(SOL)은 공통전압(Vcom)보다 높고 스캔펄스(SCAN)의 게이트 하이 전압(VGH)보다 낮다. 표시패널(11)의 TFT들을 풀-온(full-on) 시킬 수 있는 스캔펄스(SCAN)의 게이트 하이 전압(VGH)이 28V로 선택되고 공통전압(Vcom)이 7.5V로 선택되는 경우, 슬라이트-온 레벨(SOL)의 3D용 제어전압(V3D)은 8V~12V로 발생될 수 있다. 오프 레벨(OL)의 3D용 제어전압(V3D)은 -5V로서, 방전 제어 스위치의 포지티브 게이트-바이어스 스트레스(positive gate-bias stress)를 줄이는 역할을 한다. 슬라이트-온 레벨(SOL)의 3D용 제어전압(V3D)이 발생되는 기간은 각 프레임에서 유효 비디오 데이터가 표시되는 표시구간(AP)에 대응될 수 있고, 오프 레벨(OL)의 3D용 제어전압(V3D)이 발생되는 기간은 이웃한 표시구간들(AP) 사이의 비 표시구간 즉, 수직 블랭크 구간(VB)에 대응될 수 있다. 다만, 설계 스펙에 따라 슬라이트-온 레벨(SOL)의 3D용 제어전압(V3D)이 발생되는 기간은 표시구간(AP)에 비해 넓어지거나 또는 좁아질 수 있으며, 또한 오프 레벨(OL)의 3D용 제어전압(V3D)이 발생되는 기간은 수직 블랭크 구간(VB)에 비해 좁아지거나 또는 넓어질 수 있다. 제2 제어전압 발생부(44)는 극성제어신호(POL)를 기초로 3D용 제어전압(V3D)을 발생하기 때문에, 콘트롤러(30)에 대한 수정없이 또한 3D 영상을 위한 해상도와 모든 주파수에 대하여 제약이 없이 3D용 제어전압(V3D)을 발생할 수 있는 잇점이 있다.
멀티플렉서(46)는 모드 선택신호(SEL)에 따라 2D용 제어전압(V2D)과 3D용 제어전압(V3D)을 선택적으로 방전 제어라인(CONL)에 출력한다. 멀티플렉서(46)는 2D 모드에서 2D용 제어전압(V2D)을 출력하고, 3D 모드에서 3D용 제어전압(V3D)을 출력한다.
도 9 및 도 10은 3D용 제어전압(V3D)을 발생하기 위한 도 6의 제2 제어전압 발생부(44)의 일 예를 보여준다.
도 9 및 도 10을 참조하면, 제2 제어전압 발생부(44)는 제1 지연부(441), 배타적 논리합소자(442), 인버터(443), 및 레벨 쉬프터(450)를 구비한다.
제1 지연부(441)는 콘트롤러(30)로부터 TTL(Transistor Transistor Logic) 레벨(0V~3.3V)의 극성제어신호(POL)와 클럭신호(CLK)를 입력받고, 클럭신호(CLK)에 기초하여 극성제어신호(POL)를 소정값만큼 지연시켜 제1 극성제어신호(POL_CLK)를 출력한다.
배타적 논리합소자(442)는 콘트롤러(30)로부터 입력되는 극성제어신호(POL)와 제1 지연부(441)로부터 입력되는 제1 극성제어신호(POL_CLK)를 배타적 논리합 연산하여 제1 연산신호(FRM)를 출력한다.
인버터(443)는 배타적 논리합소자(442)로부터의 제1 연산신호(FRM)를 반전시켜 제2 연산신호(FRMa)를 출력한다. 제2 연산신호(FRMa)는 소정기간을 주기로 하이 로직 전압(3.3V)과 로우 로직 전압(0V)을 교번한다.
레벨 쉬프터(450)는 인버터(443)로부터 입력되는 TTL 레벨의 제2 연산신호(FRMa)를 레벨 쉬프팅하여 오프 레벨(-5V)과 슬라이트-온 레벨(8V~12V) 사이에서 스윙되는 3D용 제어전압(V3D)을 발생한다.
도 11 및 도 12는 3D용 제어전압(V3D)을 발생하기 위한 도 6의 제2 제어전압 발생부(44)의 다른 예를 보여준다.
도 11 및 도 12를 참조하면, 제2 제어전압 발생부(44)는 제1 지연부(441), 배타적 논리합소자(442), 인버터(443), 분압부(444), 아날로그-디지털 컨버터(445), 제2 지연부(446), 논리곱소자(447) 및 레벨 쉬프터(450)를 구비한다.
제1 지연부(441), 배타적 논리합소자(442), 인버터(443)는 도 9 및 도 10에서 설명한 것과 실질적으로 동일하다.
분압부(444)는 직렬 접속된 2개의 저항들(Rf,R1)을 포함하여 하이 로직 전압(3.3V)을 분압하고, 그 분압값을 출력한다.
아날로그-디지털 컨버터(445)는 분압부(444)로부터 분압값을 입력받고, 그 분압값을 아날로그-디지털 컨버팅하여 분압값에 대응되는 딜레이 값(DV)을 출력한다.
제2 지연부(446)는 인버터(443)로부터 입력되는 제2 연산신호(FRMa)를 아날로그-디지털 컨버터(445)로부터 입력되는 딜레이 값(DV)만큼 지연시켜 제3 연산신호(FRMb)를 출력한다.
논리곱소자(447)는 인버터(443)로부터 입력되는 제2 연산신호(FRMa)와 제2 지연부(446)로부터 입력되는 제3 연산신호(FRMb)를 논리곱 연산하여 제4 연산신호(FRMc)를 출력한다. 제4 연산신호(FRMc)는 소정기간을 주기로 하이 로직 전압(3.3V)과 로우 로직 전압(0V)을 교번한다. 제4 연산신호(FRMc)는 제2 연산신호(FRMa)에 비해 로우 로직 전압(0V)의 발생폭이 넓다.
레벨 쉬프터(450)는 논리곱소자(447)로부터 입력되는 TTL 레벨의 제4 연산신호(FRMc)를 레벨 쉬프팅하여 오프 레벨(-5V)과 슬라이트-온 레벨(8V~12V) 사이에서 스윙되는 3D용 제어전압(V3D)을 발생한다.
도 11 및 도 12에 따르면, 분압부(444)를 이용하여 3D용 제어전압(V3D)의 오프 레벨(-5V)의 폭을 추가적으로 조절할 수 있기 때문에, 도 8에서 오프 레벨(OL)의 3D용 제어전압(V3D)이 발생되는 기간을 이웃한 표시구간들(AP) 사이의 비 표시구간 즉, 수직 블랭크 구간(VB)에 쉽게 대응시킬 수 있는 효과가 있다.
도 13은 도 5에 도시된 픽셀(PIX)의 접속 구성을 상세히 보여준다. 도 14는 각 구동 모드에서 픽셀(PIX)의 충전 및 방전 파형을 보여준다. 도 15는 화소전극-공통전극 간 전위차와 투과율의 상관 관계를 보여주는 그래프이다. 그리고, 도 16 내지 도 18은 도 14의 충전 파형에 따른 작용 효과를 보여준다.
도 13을 참조하면, 픽셀(PIX)은 게이트라인(GL)을 사이에 두고 양쪽에 배치된 메인 표시부(MP)와 보조 표시부(SP)를 포함한다.
메인 표시부(MP)는 제1 화소전극(Ep1), 이 제1 화소전극(Ep1)과 대향하여 제1 액정 커패시터(Clc1)를 구성하는 제1 공통전극(Ec1), 및 제1 스토리지 커패시터(Cst1)를 구비한다. 제1 화소전극(Ep1)은 제1 스위치(ST1)를 통해 데이터라인(DL)에 연결된다. 제1 스위치(ST1)는 스캔펄스(SCAN)에 응답하여 턴 온 됨으로써 데이터라인(DL) 상의 데이터전압(Vdata)을 제1 화소전극(Ep1)에 인가한다. 제1 스위치(ST1)의 게이트전극은 게이트라인(GL)에 접속되고, 소스전극은 데이터라인(DL)에 접속되며, 드레인전극은 제1 화소전극(Ep1)에 접속된다. 제1 공통전극(Ec1)은 공통전압(Vcom)으로 충전된 공통라인(CL)에 접속된다. 제1 스토리지 커패시터(Cst1)는 절연층을 사이에 두고 제1 화소전극(Ep1)과 공통라인(CL)의 중첩으로 형성된다.
보조 표시부(SP)는 제2 화소전극(Ep2), 이 제2 화소전극(Ep2)과 대향하여 제2 액정 커패시터(Clc2)를 구성하는 제2 공통전극(Ec2), 및 제2 스토리지 커패시터(Cst2)를 구비한다. 제2 화소전극(Ep2)은 제2 스위치(ST2)를 통해 데이터라인(DL)에 연결된다. 제2 스위치(ST2)는 스캔펄스(SCAN)에 응답하여 턴 온 됨으로써 데이터라인(DL) 상의 데이터전압(Vdata)을 제2 화소전극(Ep2)에 인가한다. 제2 스위치(ST2)의 게이트전극은 게이트라인(GL)에 접속되고, 소스전극은 데이터라인(DL)에 접속되며, 드레인전극은 제2 화소전극(Ep2)에 접속된다. 제2 공통전극(Ec2)은 공통전압(Vcom)으로 충전된 공통라인(CL)에 접속된다. 제2 스토리지 커패시터(Cst2)는 절연층을 사이에 두고 제2 화소전극(Ep2)과 공통라인(CL)의 중첩으로 형성된다.
제2 화소전극(Ep2)은 방전제어 스위치(DST)를 통해 공통라인(CL)에 연결된다. 방전제어 스위치(DST)는 2D용 제어전압(V2D)과 3D용 제어전압(V3D)에 선택적으로 응답하여 제2 화소전극(Ep2)과 공통라인(CL) 사이의 전류 패스를 스위칭한다. 방전제어 스위치(DST)의 게이트전극은 방전 제어라인(CONL)에 접속되고, 소스전극은 제2 화소전극(Ep2)에 접속되며, 드레인전극은 공통라인(CL)에 접속된다. 2D용 제어전압(V2D)이 인가될 때, 방전제어 스위치(DST)는 자신의 소스-드레인 간 채널을 완전히 폐쇄하여 제2 화소전극(Ep2)과 공통라인(CL) 사이의 전류 패스를 차단한다. 슬라이트-온 레벨(SOL)의 3D용 제어전압(V3D)이 인가될 때, 방전제어 스위치(DST)는 자신의 소스-드레인 간 채널을 부분 개방하여 제2 화소전극(Ep2)과 공통라인(CL) 사이의 전류 패스를 부분적으로 허여한다. 오프 레벨(OL)의 3D용 제어전압(V3D)이 인가될 때, 방전제어 스위치(DST)는 소스-드레인 간 채널을 완전히 폐쇄하여 제2 화소전극(Ep2)과 공통라인(CL) 사이의 전류 패스를 차단한다. 오프 레벨(OL)의 3D용 제어전압(V3D)이 인가될 때, 방전제어 스위치(DST)의 게이트전극에 쌓이는 게이트-바이어스 스트레스는 소거된다.
방전제어 스위치(DST)는 제1 및 제2 스위치(ST1,ST2)와 동일한 채널 용량을 갖도록 설계된다. 따라서, 방전제어 스위치(DST)는 게이트 하이 전압(VGH)에 비해 낮은 레벨의 슬라이트-온 레벨(SOL)의 3D용 제어전압(V3D)이 인가됨에 따라, 풀 온 레벨(full on level) 보다 낮은 슬라이트 온 레벨(slight on level)을 띠게 된다. 제2 스위치(ST2)와 방전제어 스위치(DST)가 동시에 온 되더라도, 방전제어 스위치(DST)를 통해 흐르는 전류량은 제2 스위치(ST2)를 통해 흐르는 전류량에 비해 적다. 이는 제2 스위치(ST2)와 방전제어 스위치(DST)가 동시에 온 되더라도, 방전제어 스위치(DST)의 채널 저항이 제2 스위치(ST2)의 채널 저항에 비해 크기 때문이다. 채널 저항은 게이트전극에 인가되는 전압에 반비례한다.
이러한 접속 구성을 갖는 픽셀(PIX)의 동작과 함께 그의 작용 효과를 설명하면 다음과 같다.
먼저 2D 모드 하에서의 동작을 설명하면,
방전제어 스위치(DST)는 2D용 제어전압(V2D)에 응답하여 T1 및 T2 기간 동안 계속해서 턴 오프 상태를 유지한다.
T1 기간 동안, 게이트 하이 전압(VGH) 레벨로 입력되는 스캔펄스(SCAN)에 응답하여 제1 및 제2 스위치(ST1,ST2)는 동시에 풀-온 레벨로 턴 온 된다.
제1 스위치(ST1)의 턴 온에 의해 메인 표시부(MP)의 제1 화소전극(Ep1)에는 2D 영상 구현을 위한 데이터전압(Vdata)이 제1 화소전압(Vp1)으로 충전되고, 제2 스위치(ST2)의 턴 온에 의해 보조 표시부(SP)의 제2 화소전극(Ep2)에도 마찬가지로 2D 영상 구현을 위한 동일한 데이터전압(Vdata)이 제2 화소전압(Vp2)으로 충전된다. 제1 및 제2 스위치(ST1,ST2)는 동일하게 설계되기 때문에, 제2 화소전압(Vp2)은 제1 화소전압(Vp1)과 실질적으로 동일하다.
T2 기간 동안, 게이트 로우 전압(VGL) 레벨로 입력되는 스캔펄스(SCAN)에 응답하여 제1 및 제2 스위치(ST1,ST2)는 동시에 턴 오프 된다.
제1 스위치(ST1)의 턴 오프에 의해, 메인 표시부(MP)의 제1 화소전극(Ep1)에 충전되어 있던 제1 화소전압(Vp1)은 킥백 전압의 영향으로 소정값만큼 쉬프트되고, 제1 스토리지 커패시터(Cst1)에 의해 이 쉬프트 된 값으로 유지된다. 제2 스위치(ST2)의 턴 오프에 의해, 보조 표시부(SP)의 제2 화소전극(Ep2)에 충전되어 있던 제2 화소전압(Vp2)은 킥백 전압의 영향으로 소정값만큼 쉬프트되고, 제2 스토리지 커패시터(Cst2)에 의해 이 쉬프트 된 값으로 유지된다.
한편, T1 및 T2 기간에서 메인 표시부(MP)의 제1 공통전극(Ec1)과 보조 표시부(SP)의 제2 공통전극(Ec2)에는 공통전압(Vcom)이 인가되고 있다. 제1 화소전압(Vp1)과 공통전압(Vcom) 간 전압차는 제2 화소전압(Vp2)과 공통전압(Vcom) 간 전압차와 동일하게 유지된다. 화소전극과 공통전극 간 전위차와 투과율은 도 15와 같이 서로 비례 관계를 갖는다. 그 결과, 메인 표시부(MP)와 보조 표시부(SP)는 도 16과 같이 동일 계조의 2D 영상을 구현하게 된다. 여기서, 보조 표시부(SP)에 표시되는 2D 이미지는 2D 영상의 휘도를 높이는 역할을 한다.
다음으로 3D 모드 하에서의 동작을 설명하면,
방전제어 스위치(DST)는 3D용 제어전압(V3D)에 응답하여 소정 주기로 슬라이트-온 레벨의 온 상태와 오프 상태를 반복한다. 예컨대, 방전제어 스위치(DST)는 표시기간 동안 슬라이트-온 레벨의 온 상태를 유지하고, 표시기간들 사이의 수직 블랭크기간 동안 오프 상태를 유지한다. 이하의 T1 기간 및 T2 기간은 표시기간에 속한다.
T1 기간 동안, 게이트 하이 전압(VGH) 레벨로 입력되는 스캔펄스(SCAN)에 응답하여 제1 및 제2 스위치(ST1,ST2)는 동시에 풀-온 레벨로 턴 온 된다.
제1 스위치(ST1)의 턴 온에 의해 메인 표시부(MP)의 제1 화소전극(Ep1)에는 3D 영상 구현을 위한 데이터전압(Vdata)이 제1 화소전압(Vp1)으로 충전되고, 제2 스위치(ST2)의 턴 온에 의해 보조 표시부(SP)의 제2 화소전극(Ep2)에도 마찬가지로 3D 영상 구현을 위한 동일한 데이터전압(Vdata)이 제2 화소전압(Vp2)으로 충전된다. T1 기간에서, 풀-온 레벨의 온 상태를 갖는 제2 스위치(ST2)의 채널저항에 비해, 슬라이트-온 레벨의 온 상태를 갖는 방전제어 스위치(DST)의 채널저항은 훨씬 크다. 그 결과, 제2 화소전극(Ep2)으로부터 유출되는 방전 전류는 제2 화소전극(Ep2)으로 유입되는 충전 전류에 비해 훨씬 적게 된다. 따라서, T1 기간 동안 슬라이트-온 레벨의 온 상태를 갖는 방전제어 스위치(DST)는 제2 화소전압(Vp2)의 충전 특성에 거의 영향을 주지 않게 되고, 그 결과 제2 화소전압(Vp2)은 제1 화소전압(Vp1)에 유사한 레벨로 충전된다.
T2 기간 동안, 게이트 로우 전압(VGL) 레벨로 입력되는 스캔펄스(SCAN)에 응답하여 제1 및 제2 스위치(ST1,ST2)는 동시에 턴 오프 된다.
제1 스위치(ST1)의 턴 오프에 의해, 메인 표시부(MP)의 제1 화소전극(Ep1)에 충전되어 있던 제1 화소전압(Vp1)은 킥백 전압의 영향으로 소정값만큼 쉬프트되고, 제1 스토리지 커패시터(Cst1)에 의해 이 쉬프트 된 값으로 유지된다. 제2 스위치(ST2)의 턴 오프에 의해, 보조 표시부(SP)의 제2 화소전극(Ep2)에 충전되어 있던 제2 화소전압(Vp2)은 방전제어 스위치(DST)를 경유하여 유출되는 방전 전류에 의해 소정 기간 내에 공통전압(Vcom) 레벨로 방전된다. 오프 상태를 갖는 제2 스위치(ST2)의 채널저항에 비해, 슬라이트-온 레벨의 온 상태를 갖는 방전제어 스위치(DST)의 채널저항은 훨씬 작다. 그 결과, 방전제어 스위치(DST)를 통해 제2 화소전극(Ep2)에 충전되어 있던 제2 화소전압(Vp2)은 서서히 방전되어 킥백 전압의 영향 없이 공통전압(Vcom) 레벨에 수렴된다.
한편, T1 및 T2 기간에서 메인 표시부(MP)의 제1 공통전극(Ec1)과 보조 표시부(SP)의 제2 공통전극(Ec2)에는 공통전압(Vcom)이 인가되고 있다. 제2 화소전압(Vp2)의 방전이 완료된 시점에서, 제1 화소전압(Vp1)과 공통전압(Vcom) 간 전압차와 달리, 제2 화소전압(Vp2)과 공통전압(Vcom) 간 전압차는 "0"이 된다. 그 결과, 도 15와 같은 전위차-투과율 특성에 따라, 메인 표시부(MP)는 도 17과 같이 특정 계조의 3D 영상을 표시하게 되고, 보조 표시부(SP)는 도 17과 같이 블랙 계조의 3D 영상을 표시하게 된다. 보조 표시부(SP)는 액티브 블랙 스트라이프로 기능을 한다.
보조 표시부(SP)에 표시되는 블랙 이미지는 도 18과 같이 수직으로 이웃한 3D 이미지들(즉, 좌안 이미지(L)와 우안 이미지(R)) 사이의 표시 간격(D)을 넓히는 역할을 한다. 이에 따라, 별도의 블랙 스트라이프 패턴 없이도 크로스토크(Crosstalk)가 발생되지 않는 3D 상하 시야각이 상기 블랙 이미지를 통해 넓게 확보될 수 있게 된다.
상술한 바와 같이, 본 발명에 따른 영상표시장치는 픽셀 각각을 메인 표시부와, 방전제어 스위치를 갖는 보조 표시부로 구성한다. 그리고, 3D 모드에서 이 방전제어 스위치의 방전 동작을 슬라이트 온 레벨의 제어전압을 통해 제어하여 킥백 전압의 영향없이 보조 표시부를 블랙 스트라이프로 기능시킨다. 그리고, 2D 모드에서 오프 레벨의 제어전압을 통해 방전제어 스위치의 방전 동작을 차단한다. 이에 따라, 본 발명은 2D 영상의 휘도를 저하시키지 않으면서 3D 영상의 상하 시야각을 넓게 확보할 수 있다.
나아가, 본 발명에 따른 영상표시장치는 3D 모드에서 방전제어 스위치에 주기적으로 오프 레벨의 제어전압을 인가하여, 슬라이트 온 레벨의 제어전압으로 인한 방전제어 스위치의 열화를 효과적으로 보상할 수 있다.
10 : 표시소자 11 : 표시패널
20 : 패턴드 리타더 30 : 콘트롤러
40 : 패널 구동회로 40A : 데이터 드라이버
40B : 게이트 드라이버 40C : 제어전압 발생회로
50 : 편광 안경 42 : 제1 제어전압 발생부
44 : 제2 제어전압 발생부 46 : 멀티플렉서
441 : 제1 지연부 442 : 배타적 논리합소자
443 : 인버터 444 : 분압부
445 : 아날로그-디지털 컨버터 446 : 제2 지연부
447 : 논리곱소자 450 : 레벨 쉬프터

Claims (12)

  1. 다수의 픽셀들을 포함하여 2D 영상과 3D 영상을 선택적으로 구현하는 표시패널;
    상기 표시패널로부터의 빛을 제1 편광과 제2 편광의 빛들로 분할하는 패턴드 리타더; 및
    오프 레벨로 2D용 제어전압을 발생하고, 상기 오프 레벨보다 높고 풀-온 레벨보다 낮은 슬라이트-온 레벨과 상기 오프 레벨을 주기적으로 교번시켜 3D용 제어전압을 발생하는 제어전압 발생부를 구비하고;
    상기 픽셀들 각각은,
    제1 스위치를 통해 데이터라인에 연결된 제1 화소전극, 및 상기 제1 화소전극과 대향되며 공통라인에 접속된 제1 공통전극을 포함한 메인 표시부와;
    제2 스위치를 통해 상기 데이터라인에 연결된 제2 화소전극, 상기 제2 화소전극과 대향되며 상기 공통라인에 접속된 제2 공통전극, 및 상기 2D용 제어전압과 3D용 제어전압에 응답하여 상기 제2 화소전극과 상기 공통라인을 선택적으로 연결하는 방전제어 스위치를 포함한 보조 표시부를 구비하고;
    상기 방전제어 스위치는, 상기 2D 영상 구현을 위한 2D 모드에서 상기 2D용 제어전압에 의해 계속해서 오프 상태로 유지되고, 상기 3D 영상 구현을 위한 3D 모드에서 상기 3D용 제어전압에 의해 슬라이트-온 상태와 오프 상태를 교번하는 것을 특징으로 하는 영상표시장치.
  2. 제 1 항에 있어서,
    상기 3D 모드에서 상기 방전제어 스위치는,
    3D 영상 프레임의 각 프레임에서 유효 비디오 데이터가 표시되는 표시구간에서 슬라이트-온 상태로 유지되고, 이웃한 표시구간들 사이의 비 표시구간에서 오프 상태로 유지되는 것을 특징으로 하는 영상표시장치.
  3. 제 2 항에 있어서,
    상기 비 표시구간은 수직 블랭크 기간으로 선택되는 것을 특징으로 하는 영상표시장치.
  4. 제 1 항에 있어서,
    상기 제어전압 발생부는 상기 픽셀들에 공급될 데이터전압의 극성을 제어하는 극성제어신호를 기초로 상기 3D용 제어전압을 발생하는 것을 특징으로 하는 영상표시장치.
  5. 제 4 항에 있어서,
    상기 제어전압 발생부는,
    입력 클럭신호에 기초하여 상기 극성제어신호를 지연시켜 제1 극성제어신호를 출력하는 제1 지연부;
    상기 극성제어신호와 상기 제1 극성제어신호를 배타적 논리합 연산하여 제1 연산신호를 출력하는 배타적 논리합소자;
    상기 제1 연산신호를 반전시켜 제2 연산신호를 출력하는 인버터; 및
    상기 제2 연산신호를 레벨 쉬프팅하여 상기 3D용 제어전압을 발생하는 레벨 쉬프터를 포함하는 것을 특징으로 하는 영상표시장치.
  6. 제 4 항에 있어서,
    상기 제어전압 발생부는,
    입력 클럭신호에 기초하여 상기 극성제어신호를 지연시켜 제1 극성제어신호를 출력하는 제1 지연부;
    상기 극성제어신호와 상기 제1 극성제어신호를 배타적 논리합 연산하여 제1 연산신호를 출력하는 배타적 논리합소자;
    상기 제1 연산신호를 반전시켜 제2 연산신호를 출력하는 인버터;
    하이 로직 전압을 분압하여 분압값을 출력하는 분압부;
    상기 분압값을 아날로그-디지털 컨버팅하여 딜레이 값을 출력하는 아날로그-디지털 컨버터;
    상기 제2 연산신호를 상기 딜레이 값만큼 지연시켜 제3 연산신호를 출력하는 제2 지연부;
    상기 제2 연산신호와 상기 제3 연산신호를 논리곱 연산하여 제4 연산신호를 출력하는 논리곱소자; 및
    상기 제4 연산신호를 레벨 쉬프팅하여 상기 3D용 제어전압을 발생하는 레벨 쉬프터를 포함하는 것을 특징으로 하는 영상표시장치.
  7. 제 6 항에 있어서,
    상기 제1 내지 제4 연산신호는 주기적으로 하이 로직 전압과 로우 로직 전압을 교번하며;
    상기 제4 연산신호는 상기 제2 연산신호에 비해 로우 로직 전압의 발생폭이 넓은 것을 특징으로 하는 영상표시장치.
  8. 제 1 항에 있어서,
    상기 표시패널에는 상기 2D용 제어전압과 3D용 제어전압이 선택적으로 인가되는 방전 제어라인이 더 구비되고;
    상기 방전제어 스위치는, 상기 방전 제어라인에 접속되는 게이트전극, 상기 제2 화소전극에 접속되는 소스전극, 및 공통전압으로 충전된 상기 공통라인에 접속되는 드레인전극을 갖는 것을 특징으로 하는 영상표시장치.
  9. 제 8 항에 있어서,
    상기 슬라이트-온 레벨의 3D용 제어전압은 상기 공통전압보다 높은 것을 특징으로 하는 영상표시장치.
  10. 제 1 항에 있어서,
    상기 제1 스위치와 제2 스위치는, 동일한 게이트라인에 접속되며, 상기 게이트라인에 인가되는 스캔펄스에 의해 동시에 턴 온 및 턴 오프 되는 것을 특징으로 하는 영상표시장치.
  11. 제 1 항에 있어서,
    상기 제1 화소전극과 제1 공통전극 간 전위차가 커질수록 상기 메인 표시부의 투과율은 상승하고;
    상기 제2 화소전극과 제2 공통전극 간 전위차가 커질수록 상기 보조 표시부의 투과율은 상승하는 것을 특징으로 하는 영상표시장치.
  12. 제 11 항에 있어서,
    상기 2D 모드에서, 상기 메인 표시부와 보조 표시부는 동일한 2D 이미지를 표시하고;
    상기 3D 모드에서, 상기 메인 표시부는 3D 이미지를 표시하고, 상기 보조 표시부는 블랙 이미지를 표시하는 것을 특징으로 하는 영상표시장치.
KR1020110070327A 2011-07-15 2011-07-15 영상표시장치 Expired - Fee Related KR101446381B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020110070327A KR101446381B1 (ko) 2011-07-15 2011-07-15 영상표시장치
TW101125005A TWI452343B (zh) 2011-07-15 2012-07-11 影像顯示裝置
US13/546,463 US8836692B2 (en) 2011-07-15 2012-07-11 Image display device capable of switching for 2D mode and 3D mode
CN201210241549.0A CN102881245B (zh) 2011-07-15 2012-07-12 图像显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110070327A KR101446381B1 (ko) 2011-07-15 2011-07-15 영상표시장치

Publications (2)

Publication Number Publication Date
KR20130009312A KR20130009312A (ko) 2013-01-23
KR101446381B1 true KR101446381B1 (ko) 2014-10-02

Family

ID=47482549

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110070327A Expired - Fee Related KR101446381B1 (ko) 2011-07-15 2011-07-15 영상표시장치

Country Status (4)

Country Link
US (1) US8836692B2 (ko)
KR (1) KR101446381B1 (ko)
CN (1) CN102881245B (ko)
TW (1) TWI452343B (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101878482B1 (ko) * 2011-10-06 2018-07-16 엘지디스플레이 주식회사 입체 영상 표시장치
US9171520B2 (en) * 2011-11-21 2015-10-27 Boe Technology Group Co., Ltd. Array substrate, method for controlling the same and display panel including the array substrate
TW201430803A (zh) * 2013-01-31 2014-08-01 Novatek Microelectronics Corp 降低電磁干擾的驅動方法及其相關裝置
US9667948B2 (en) 2013-10-28 2017-05-30 Ray Wang Method and system for providing three-dimensional (3D) display of two-dimensional (2D) information
KR102052317B1 (ko) * 2013-11-26 2019-12-05 엘지디스플레이 주식회사 유기발광표시장치 및 그 구동 방법
CN103676302B (zh) * 2013-12-31 2016-04-06 京东方科技集团股份有限公司 实现2d/3d显示切换的阵列基板、显示装置及方法
CN106297671B (zh) * 2016-10-10 2020-02-07 深圳市华星光电技术有限公司 显示面板及其扫描驱动电路
CN107526225B (zh) * 2017-09-29 2020-10-09 深圳市华星光电技术有限公司 液晶面板的放电方法及装置
US10699653B2 (en) * 2018-08-31 2020-06-30 Au Optronics Corporation Display panel and pixel circuit
CN113703176B (zh) * 2021-09-11 2023-05-30 成都航空职业技术学院 基于渐变复合狭缝光栅的3d显示装置
TWI828127B (zh) 2022-04-27 2024-01-01 元太科技工業股份有限公司 觸控顯示裝置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100105067A (ko) * 2009-03-20 2010-09-29 엘지디스플레이 주식회사 액정표시장치를 포함하는 다중 전면 화상 구현 시스템
KR20100123267A (ko) * 2009-05-15 2010-11-24 엘지디스플레이 주식회사 영상표시장치

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI419124B (zh) * 2009-03-06 2013-12-11 Au Optronics Corp 二維／三維影像顯示裝置
US20110058024A1 (en) * 2009-09-09 2011-03-10 Samsung Electronics Co., Ltd. Display apparatus and method of driving the same
JP2011076034A (ja) * 2009-10-02 2011-04-14 Sony Corp 画像表示装置およびその駆動方法
TWI424234B (zh) * 2009-10-26 2014-01-21 Au Optronics Corp 畫素陣列、聚合物穩定配向液晶顯示面板以及光電裝置
KR20110054834A (ko) * 2009-11-18 2011-05-25 엘지디스플레이 주식회사 입체영상표시장치와 이의 구동방법
US8519908B2 (en) * 2010-03-17 2013-08-27 Lg Display Co., Ltd. Image display device
TWI457674B (zh) * 2011-04-13 2014-10-21 Au Optronics Corp 畫素陣列、畫素結構及畫素結構的驅動方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100105067A (ko) * 2009-03-20 2010-09-29 엘지디스플레이 주식회사 액정표시장치를 포함하는 다중 전면 화상 구현 시스템
KR20100123267A (ko) * 2009-05-15 2010-11-24 엘지디스플레이 주식회사 영상표시장치

Also Published As

Publication number Publication date
KR20130009312A (ko) 2013-01-23
CN102881245B (zh) 2015-04-08
CN102881245A (zh) 2013-01-16
US20130016089A1 (en) 2013-01-17
TWI452343B (zh) 2014-09-11
TW201305609A (zh) 2013-02-01
US8836692B2 (en) 2014-09-16

Similar Documents

Publication Publication Date Title
KR101446381B1 (ko) 영상표시장치
KR101446379B1 (ko) 영상표시장치
US8890948B2 (en) Image display device and method for driving the same
KR101493555B1 (ko) 입체 영상 표시장치
KR101885801B1 (ko) 입체 영상 표시장치
KR20130037580A (ko) 입체 영상 표시장치
US9046695B2 (en) Image display device including auxiliary display units in pixels for improving 2D/3D image display
JP5583721B2 (ja) 立体映像表示装置
KR101924621B1 (ko) 영상표시장치
KR101818251B1 (ko) 입체 영상 표시장치
KR101797763B1 (ko) 영상표시장치 및 그의 구동방법
KR101957971B1 (ko) 입체 영상 표시장치
KR101803566B1 (ko) 영상표시장치 및 그의 구동방법
KR101820951B1 (ko) 영상표시장치
KR101780825B1 (ko) 입체 영상 표시장치

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20110715

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20130513

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20110715

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20140128

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20140708

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20140924

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20140924

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20170816

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20170816

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20180816

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20180816

Start annual number: 5

End annual number: 5

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20210705