KR101431880B1

KR101431880B1 - 출력 구동회로 및 트랜지스터 출력회로

Info

Publication number: KR101431880B1
Application number: KR1020110080760A
Authority: KR
Inventors: 허창재
Original assignee: 삼성전기주식회사
Priority date: 2011-08-12
Filing date: 2011-08-12
Publication date: 2014-08-27
Also published as: JP5497097B2; KR20130017983A; US20130038355A1; CN102931974B; EP2557690A1; CN102931974A; JP2013042474A

Abstract

본 발명은 출력 구동회로 및 트랜지스터 출력회로에 관한 것이다. 본 발명의 하나의 실시예에 따라, 제1 스위치의 온 동작에 따라 구동되어 출력 트랜지스터의 게이트에 고전압전원을 공급하는 제1 트랜지스터를 포함하는 제1 구동회로부; 제1 스위치와 상보적 동작하는 제2 스위치의 온 동작에 따라 생성된 원샷 펄스에 의해 구동되어 출력 트랜지스터의 게이트 충전전압을 방전시키는 제2 트랜지스터를 포함하는 제2 구동회로부; 및 제1 구동회로부와 병렬되도록 고전압전원단과 출력 트랜지스터의 게이트 사이에 배치되며 제2 스위치의 온 동작에 따라 충전된 출력 트랜지스터의 게이트 전위를 유지시키는 출력 구동전압 클램핑부; 를 포함하여 이루어지는 출력 구동회로가 제안된다. 또한, 그를 이용한 트랜지스터 출력회로가 제안된다.

Description

출력 구동회로 및 트랜지스터 출력회로{OUTPUT DRIVING CIRCUIT AND TRANSISTOR OUTPUT CIRCUIT}

본 발명은 출력 구동회로 및 트랜지스터 출력회로에 관한 것이다. 구체적으로는 출력 트랜지스터의 게이트에 소스-드레인 사이의 항복전압보다 작지만 게이트-소스간의 항복전압보다 큰 고전압이 인가되는 경우에 안정적으로 동작할 수 있는 출력 구동회로 및 트랜지스터 출력회로에 관한 것이다.

P채널 트랜지스터, 예컨대 P채널-LDMOS의 동작전압은 소스-드레인 간 항복전압 BVsd, 소스-게이트 간 항복전압 BVsg, 게이트-드레인 간 항복전압 BVgd에 의해 결정되는데, 이 중에서 소스-게이트 간 항복전압 BVsg가 제일 작다. 소스-게이트 간 항복전압 BVsg는 게이트 산화물의 두께에 의해 정해진다. 이는 산화물(Oxide) 두께에 의해 트랜지스터의 문턱전압 Vth, 소스-드레인 간 전류 Isd, 온 저항 Ron 등이 결정되므로 게이트 산화물의 두께를 무한정 두껍게 할 수가 없기 때문이다. 전원전압이 소스-드레인 간 항복전압 BVsd보다 작고 소스-게이트 간 항복전압 BVsg보다 큰 경우에, 소스 단자에 전원전압을 연결하고 드레인 단자에 저전위(접지 등)를 연결해도 문제가 없으나, 이러한 트랜지스터를 동작시키기 위해서 게이트 단자에 전원전압과 저전위(접지) 전압을 인가하면 소스-게이트 간 전압 Vsg에 전원전압이 걸리게 되고 이 전원전압은 소스-게이트 간 항복전압 BVsg보다 크므로 트랜지스터 소자가 파괴될 수 있다.

도 6은 종래의 출력 구동회로를 개략적으로 나타내는 도면이다.

도 6의 종래기술은 출력 트랜지스터 T1을 온 시키기 위해서 스위치 SW1을 닫으면, 전원전압 VDD와 출력 트랜지스터 T1의 게이트에 연결된 저항 R과 제너다이오드 Z1에 주어진 전류 I가 흐르고, 제너다이오드 Z1에 의해 출력 트랜지스터 T1의 소스-게이트 간의 전위를 소스-게이트 간 항복전압 BVsg보다 작고 문턱전압 Vth보다 크게 하여 출력 트랜지스터 T1을 구동시킨다. 반대로 출력 트랜지스터 T1을 오프시키기 위해서는 스위치 SW1은 열리고 출력 트랜지스터 T1의 게이트 전위는 전원전압 VDD와 출력 트랜지스터 T1의 게이트에 연결된 저항 R에 의해 전원전압 VDD까지 올라 출력 트랜지스터 T1이 오프된다.

한편, 비교적 높은 주파수에서 동작시키기 위해 도 6과 달리 출력 트랜지스터 T1을 오프시키는 수단을 저항 R이 아닌 커런트 미러(Current Mirror)를 사용하는 경우도 있다.

도 6의 종래기술은 출력 트랜지스터 T1의 게이트 커패시터를 저항을 통해 방전하고 전류원을 통해 충전하므로 비교적 높은 주파수에 대해 불리하고, 출력 트랜지스터 T1의 온 상태를 유지하기 위해 전류 I가 저항 R과 제너다이오드 Z1을 통해 계속해서 흐르므로 소비전류가 높은 단점이 있다.

또한, 비교적 높은 주파수에서 동작시키기 위해 출력 트랜지스터 T1을 오프시키는 수단으로 커런트 미러(Current Mirror)를 사용하는 경우에는 출력 트랜지스터 T1의 게이트 커패시터를 빠른 속도로 방전하기 위해 높은 커런트 미러(Current Mirror)비를 가져야 하고, 도 6과 마찬가지로 출력 트랜지스터 T1의 게이트 커패시터를 빠른 속도로 충전하기 위해 큰 전류 I가 필요하게 된다. 또한, 이 경우에도 도 6과 같이 출력 트랜지스터 T1의 온 상태를 유지하기 위해 큰 전류 I가 제너다이오드 Z1을 통해 계속해서 흐르므로 소비전류가 높은 단점은 가지고 있다.

본 발명에서는 전술한 문제를 해결하기 위한 것으로, 출력 트랜지스터의 게이트에 소스-드레인 사이의 항복전압보다 작지만 게이트-소스간의 항복전압보다 큰 고전압이 인가되는 경우에 안정적으로 동작할 수 있는 출력 구동회로 및 트랜지스터 출력회로를 제안하고자 한다.

또한, 높은 주파수동작에서도 안정적인 동작을 수행하고, 나아가 낮은 소비전류로도 안정적인 동작을 수행하는 출력 구동회로 및 트랜지스터 출력회로를 제안하고자 한다.

전술한 문제를 해결하기 위하여, 본 발명의 제1 실시예에 따라, 제1 스위치의 온 동작에 따라 구동되어 출력 트랜지스터의 게이트에 고전압전원을 공급하는 제1 트랜지스터를 포함하는 제1 구동회로부; 제1 스위치와 상보적 동작하는 제2 스위치의 온 동작에 따라 생성된 원샷 펄스에 의해 구동되어 출력 트랜지스터의 게이트 커패시터를 충전시키는 제2 트랜지스터를 포함하는 제2 구동회로부; 및 제1 구동회로부와 병렬되도록 고전압전원단과 출력 트랜지스터의 게이트 사이에 배치되며 제2 스위치의 온 동작에 따라 충전된 출력 트랜지스터의 게이트 전위를 유지시키는 출력 구동전압 클램핑부; 를 포함하여 이루어지는 출력 구동회로가 제안된다.
또 하나의 실시예에 따르면, 전술한 제1 구동회로부는 제1 스위치의 온 동작에 따라 고전압전원단으로부터 제1 트랜지스터의 게이트로 공급되는 구동전압을 클램핑하는 제1 트랜지스터 구동전압 클램핑부를 더 포함할 수 있다.
또 하나의 예에서, 제1 트랜지스터 구동전압 클램핑부는 고전압전원단과 제1 트랜지스터의 게이트 사이에 배치되되 서로 병렬 연결된 저항과 제1 제너다이오드를 포함하고 있다.
또한, 다른 하나의 예에서, 제1 트랜지스터 구동전압 클램핑부는 고전압전원단과 제1 트랜지스터의 게이트 사이에 배치된 제1 제너다이오드, 제1 제너다이오드에 병렬 연결된 커런트미러 및 제1 트랜지스터의 게이트 측의 맞은편인 상기 커런트미러의 하단에 연결되되 제1 스위치와 상보적으로 동작하는 제3 스위치를 포함하고 있다.

본 발명의 또 하나의 실시예에 따르면, 전술한 제2 구동회로부는 제2 스위치의 온 동작에 따라 제2 트랜지스터를 구동시키기 위한 원샷 펄스를 생성하는 펄스생성기를 더 포함하고, 제2 구동회로부의 제2 스위치는 제1 스위치와 상보적 동작하며 온 동작에 따라 출력 구동전압 클램핑부를 통해 흐르는 전류를 저전압전원단으로 빼내고, 제2 구동회로부의 제2 트랜지스터는 원샷 펄스에 의해 구동되며 출력 트랜지스터의 게이트 커패시터를 충전시키는 N채널 트랜지스터일 수 있다.
또한, 하나의 예에서, 제1 구동회로부의 제1 트랜지스터는 고전압전원단에 소스전극 연결되고 제1 스위치의 온 동작에 따라 구동되어 출력 트랜지스터의 게이트에 고전압전원을 공급하는 P채널 트랜지스터일 수 있다.

삭제

또 하나의 예에 따르면, 커런트미러는 고전압전원단에 소스전극이 연결된 제3 및 제4 트랜지스터의 미러구조로 이루어지되, 제3 및 제4 트랜지스터는 P채널 MOSFET 또는 P채널 LDMOS FET이고, 제4 트랜지스터의 드레인전극은 제1 트랜지스터의 게이트에 연결되고 제3 트랜지스터의 드레인전극은 제3 스위치, 및 제3 및 제4 트랜지스터의 게이트전극에 연결되어 있다. 이때, 제3 스위치는 N채널 MOSFET 또는 N채널 LDMOS FET으로 이루어질 수 있다.

또한, 본 발명의 하나의 실시예에 따르면, 출력 구동전압 클램핑부는 고전압전원단과 출력 트랜지스터의 게이트 사이에 배치된 제2 제너다이오드를 포함하고 있다.

또한, 본 발명의 하나의 실시예에 따르면, 제1 트랜지스터의 게이트-소스 커패시턴스가 출력 트랜지스터의 게이트-소스 커패시턴스보다 작다.

본 발명의 또 하나의 실시예에 따르면, 제1 및 제2 스위치는 N채널 MOSFET 또는 N채널 LDMOS FET으로 이루어질 수 있다.

그리고 본 발명의 또 하나의 실시예에 따르면, 출력 트랜지스터는 제2 구동회로부의 구동에 따라 구동되어 고전압전원을 출력하는 P채널 MOSFET 또는 P채널 LDMOS FET일 수 있다.

또한, 전술한 문제를 해결하기 위하여, 본 발명의 제2 실시예에 따라, 고전압전원단에 소스 전극이 연결되며 구동에 따라 드레인 전극을 통해 고전압전원을 출력하는 P채널 출력 트랜지스터; P채널 출력 트랜지스터와 상보적으로 동작하되, 구동에 따라 P채널 출력 트랜지스터의 드레인 전극과 연결된 드레인 전극으로부터 소스 전극이 연결된 저전압전원단으로 전원을 출력하는 N채널 출력 트랜지스터; 및 상보적 스위칭 동작에 따라 P채널 및 N채널 출력 트랜지스터 각각을 구동하는 전술한 실시예들 중의 어느 하나에 따른 출력 구동회로; 를 포함하여 이루어지는, 트랜지스터 출력회로가 제안된다.

본 발명의 또 하나의 실시예에 따르면, 출력 구동회로의 출력 구동전압 클램핑부는 고전압전원단과 P채널 출력 트랜지스터의 게이트 사이에 배치된 제2 제너다이오드를 포함할 수 있다.

또 하나의 실시예에 따르면, 출력 구동회로의 제1 및 제2 스위치는 N채널 MOSFET 또는 N채널 LDMOS FET으로 이루어질 수 있다.

본 발명의 실시예에 따라, 출력 트랜지스터의 게이트에 소스-드레인 사이의 항복전압보다 작지만 게이트-소스간의 항복전압보다 큰 고전압이 인가되는 경우에 안정적으로 동작할 수 있는 출력 구동회로 및 트랜지스터 출력회로를 얻을 수 있다.

또한, 본 발명의 실시예에 따라, 높은 주파수동작에서도 안정적인 동작을 수행하고, 나아가 낮은 소비전류로도 안정적인 동작을 수행하는 출력 구동회로 및 트랜지스터 출력회로를 얻을 수 있다.

본 발명의 다양한 실시예에 따라 직접적으로 언급되지 않은 다양한 효과들이 본 발명의 실시예들에 따른 다양한 구성들로부터 당해 기술분야에서 통상의 지식을 지닌 자에 의해 도출될 수 있음은 자명하다.

도 1은 본 발명의 하나의 실시예에 따른 출력 구동회로를 개략적으로 나타낸 블럭도이다.
도 2는 본 발명의 하나의 실시예에 따른 출력 구동회로를 포함하는 트랜지스터 출력회로를 나타내는 회로도이다.
도 3은 본 발명의 또 하나의 실시예에 따른 출력 구동회로를 포함하는 트랜지스터 출력회로를 나타내는 회로도이다.
도 4는 본 발명의 하나의 실시예에 따른 출력 구동회로의 시뮬레이션 결과를 나타내는 그래픽이다.
도 5는 본 발명의 하나의 실시예에 따른 원샷 펄스의 효과를 나타내는 그래픽이다.
도 6은 종래의 출력 구동회로를 개략적으로 나타내는 도면이다.

전술한 과제를 달성하기 위한 본 발명의 실시예들이 첨부된 도면을 참조하여 설명될 것이다. 본 설명에 있어서, 동일부호는 동일한 구성을 의미하고, 중복되거나 발명의 의미를 한정적으로 해석되게 할 수 있는 부가적인 설명은 생략될 수 있다.

구체적인 설명에 앞서, 본 명세서에서 하나의 구성요소가 다른 구성요소와 '직접 연결' 또는 '직접 결합' 등으로 언급되지 않는 이상, 단순히 '연결' 또는 '결합' 등으로 언급된 경우에는 '직접적으로' 연결 또는 결합될 수 있고, 나아가 그들 사이에 또 다른 구성요소가 삽입되어 연결 또는 결합되는 형태로도 존재할 수 있다.

본 명세서에 비록 단수적 표현이 기재되어 있을지라도, 발명의 개념에 반하지 않고 해석상 모순되거나 명백하게 다르게 해석되지 않는 이상 복수의 구성 전체를 대표하는 개념으로 사용될 수 있음에 유의하여야 한다.

본 명세서에서 '포함하는', '갖는', '구비하는', '포함하여 이루어지는' 등의 기재는 하나 또는 그 이상의 다른 특징이나 구성요소 또는 그들의 조합의 존재 또는 부가 가능성이 있는 것으로 이해되어야 한다.

우선, 본 발명의 제1 실시예에 따른 출력 구동회로를 도면을 참조하여 구체적으로 살펴본다.

도 1은 본 발명의 하나의 실시예에 따른 출력 구동회로를 개략적으로 나타낸 블럭도이고, 도 2는 본 발명의 하나의 실시예에 따른 출력 구동회로를 포함하는 트랜지스터 출력회로를 나타내는 회로도이고, 도 3은 본 발명의 또 하나의 실시예에 따른 출력 구동회로를 포함하는 트랜지스터 출력회로를 나타내는 회로도이다. 도 4는 본 발명의 하나의 실시예에 따른 출력 구동회로의 시뮬레이션 결과를 나타내는 그래픽이고, 도 5는 본 발명의 하나의 실시예에 따른 원샷 펄스의 효과를 나타내는 그래픽이다.

도 1, 2 또는/및 3을 참조하여, 본 발명의 실시예에 따른 출력 구동회로를 살펴본다. 도 1, 2 또는/및 3을 참조하면, 출력 구동회로(10)는 제1 구동회로부(110), 제2 구동회로부(130) 및 출력 구동전압 클램핑부(150)를 포함하여 이루어진다.

구체적으로, 제1 구동회로부(110)는 제1 스위치(113)의 온 동작에 따라 구동되어 출력 트랜지스터의 게이트에 고전압전원(Vdd)을 공급하는 제1 트랜지스터(111)를 포함하고 있다. 이때, 하나의 예에서, 출력 트랜지스터는 P채널 트랜지스터(30)일 수 있다. 나아가, 더 구체적인 하나의 예에서, 출력 트랜지스터는 P채널 MOSFET 또는 P채널 LDMOS(Lateral Double Diffused Metal Oxide Semiconductor) FET일 수 있다. 출력 트랜지스터가 P채널 트랜지스터인 경우에 제1 트랜지스터(111)의 구동에 따라 게이트에 소스 전극에 공급되는 고전압전원(Vdd)이 동일하게 공급되므로, 트랜지스터는 오프된다. 이때, 또한 하나의 예에서, 제1 트랜지스터(111)는 P채널 트랜지스터, 예컨대 P채널 MOSFET 또는 P채널 LDMOS FET일 수 있다. 또한, 이때 하나의 예에서, 제1 스위치(113)는 N채널 MOSFET 또는 N채널 LDMOS FET으로 이루어질 수 있다.

하나의 실시예에서, 도 2 또는/및 3을 참조하여, 보다 구체적으로 살펴보면, 제1 구동회로부(110)는 제1 스위치(113), 제1 트랜지스터(111) 및 제1 트랜지스터 구동전압 클램핑부(115)를 포함할 수 있다.

이때, 제1 트랜지스터(111)는 P채널 트랜지스터일 수 있고, P채널 트랜지스터는 고전압전원단(Vdd)에 소스전극 연결되고 제1 스위치(113)의 온 동작에 따라 구동된다. P채널 트랜지스터는 그의 구동에 의하여 출력 트랜지스터, 예컨대 P채널의 출력 트랜지스터의 게이트에 고전압전원(Vdd)을 공급한다. 이에 따라, 고전압전원(Vdd)을 게이트 전원으로 인가받은 P채널 출력 트랜지스터(30)는 오프 동작한다.

계속하여 도 2 또는/및 3을 참조하면, 제1 트랜지스터 구동전압 클램핑부(115)는 제1 스위치(113)의 온 동작에 따라 고전압전원단(Vdd)으로부터 제1 트랜지스터(111)의 게이트로 공급되는 구동전압을 클램핑한다. 이에 따라, 제1 트랜지스터(111)의 소스-게이트 간 전압이 항복전압(BVsg)을 넘지 않도록 제1 트랜지스터(111)가 보호된다.

보다 구체적으로, 도 2를 참조하여 하나의 예를 살펴보면, 제1 트랜지스터 구동전압 클램핑부(115)는 고전압전원단(Vdd)과 제1 트랜지스터(111)의 게이트 사이에 배치되되, 저항(1153)과 제1 제너다이오드(1151)를 포함하고 있다. 저항(1153)과 제1 제너다이오드(1151)는 고전압전원단(Vdd)과 제1 트랜지스터(111)의 게이트 사이에 배치되되 서로 병렬 연결되어 있다. 이때, 제1 스위치(113)의 온 동작에 따라, 저항(1153)과 제1 제너다이오드(1151)를 통해 흐르는 정전류 I1이 제1 스위치(113)를 통해 저전압전원(Vss), 예컨대 접지전원으로 빠져나가게 된다.

또한, 도 3을 참조하여, 다른 하나의 예를 구체적으로 살펴본다. 도 3을 참조하면, 제1 트랜지스터 구동전압 클램핑부(115)는 도 2의 저항(1153)을 커런트미러구조로 대체시킬 수 있다. 예컨대, 제1 트랜지스터 구동전압 클램핑부(115)는 고전압전원단(Vdd)과 제1 트랜지스터(111)의 게이트 사이에 배치된 제1 제너다이오드(1151), 제1 제너다이오드(1151)에 병렬 연결된 커런트미러 및 제1 트랜지스터(111)의 게이트 측의 맞은편인 커런트미러의 하단에 연결되되 제1 스위치(113)와 상보적으로 동작하는 제3 스위치(1157)를 포함할 수 있다. 도 3을 참조하여, 구체적인 또 하나의 예를 살펴보면, 커런트미러는 고전압전원단(Vdd)에 소스전극이 연결된 제3 및 제4 트랜지스터(1155, 1156)의 미러구조로 이루어진다. 제4 트랜지스터(1156)의 드레인전극은 제1 트랜지스터(111)의 게이트에 연결되고 제3 트랜지스터(1155)의 드레인전극은 제3 스위치(1157)와 제3 및 제4 트랜지스터(1155, 1156)의 게이트전극에 연결되어 있다. 이때, 제3 및 제4 트랜지스터(1155, 1156)는 P채널 MOSFET 또는 P채널 LDMOS FET일 수 있다. 또한, 이때, 제3 스위치(1157)는 N채널 MOSFET 또는 N채널 LDMOS FET으로 이루어질 수 있다.

다시 도 2 또는/및 3을 참조하여, 본 발명의 또 하나의 실시예를 살펴보면, 제1 트랜지스터(111)의 게이트-소스 커패시턴스가 출력 트랜지스터의 게이트-소스 커패시턴스보다 작다. 제1 트랜지스터(111)의 게이트-소스 커패시턴스를 출력 트랜지스터의 게이트-소스 커패시턴스보다 충분히 작게 함으로써, 제1 트랜지스터 구동전압 클램핑부(115)를 통한 방전속도를 빠르게 할 수 있다. 이때, 제1 트랜지스터(111)는 출력 트랜지스터보다 작은 사이즈로 형성될 수 있다. 예컨대, 제1 트랜지스터(111)가 예컨대 P채널 출력 트랜지스터(30) 보다 충분히 작은 경우, 예를 들어 1/20 정보로 작은 사이즈인 경우, 제1 트랜지스터(111)의 게이트-소스 커패시턴스가 P채널 출력 트랜지스터(30)의 게이트-소스 커패시턴스보다 충분히 작으므로, 제1 트랜지스터 구동전압 클램핑부(115)에서의 방전속도, 특히 제1 트랜지스터 구동전압 클램핑부의 저항(1153)에 의한 방전속도가 빠르게 될 수 있다. 이에 따라, 제1 스위치(113)의 온 동작에 따라 제1 트랜지스터 구동전압 클램핑부(115)를 통해 빠져나가는 전류원 I1이 작은 전류인 경우에도 P채널 제1 트랜지스터(111)를 충분히 빠른 속도로 오프시킬 수 있다. 따라서 전류원 I1을 작게 설계할 수 있어 소비전류도 줄이고 비교적 높은 주파수에서도 동작이 용이하도록 할 수 있다.

이때, 또 하나의 실시예에 따르면, 제1 스위치(113)는 N채널 트랜지스터, 예턴대 N채널 MOSFET 또는 N채널 LDMOS FET으로 이루어질 수 있다. 이때, N채널 트랜지스터는 게이트-소스간 항복전압(BVgs)은 예컨대 5V 정도로 낮으나 드레인-소스간 항복전압(BVds)은 고전압전원(Vdd) 상당의 높은 내압을 갖도록 할 수 있다.

도 2를 참조하여 하나의 예에 따른 제1 구동회로부(110)의 동작을 구체적으로 살펴본다. 도 2에서 제1 구동회로부(110)의 제1 스위치(113) A와 제2 구동회로부(130)의 제2 스위치(133) B는 서로 다른 위상을 가지고 동작하며 제1 스위치(113) A가 닫히면 제2 스위치(133) B는 열리고, 제1 스위치(113) A가 열리면 제2 스위치(133) B는 닫히게 된다. 이때, 제1 스위치(113) A가 닫히고 제2 스위치(133) B가 열리면 저항(1153) R과 제1 제너다이오드(1151) Z1에 전류원 I1의 전류가 흐르게 되고, 게이트 커패시터가 충전된 제1 트랜지스터(111) P1의 게이트 전위는 문턱전압 Vth보가 크고 소스-게이트 간 항복전압 BVsg보다 작게 되어 제1 트랜지스터(111) P1이 온(On) 동작한다. 제1 트랜지스터(111) P1이 온 동작하면 출력 트랜지스터 T1의 게이트-소스 커패시터가 빠르게 방전되어 출력 트랜지스터 T1을 오프(Off)시킨다.

또한, 도 3을 참조하여 하나의 예에 따른 제1 구동회로부(110)의 동작을 구체적으로 살펴본다. 도 3에서, 제1 구동회로부(110)의 제1 스위치(113) A와 제2 구동회로부(130)의 제2 스위치(133) B는 서로 다른 위상을 가지고 동작하고, 제1 구동회로부(110)의 제1 스위치(113) A와 제3 스위치(1157)

도 상보적으로 동작한다. 즉, 제1 스위치(113) A가 닫히면 제2 스위치(133) B와 제3 스위치(1157)는 열리고, 제1 스위치(113) A가 열리면 제2 스위치(133) B와 제3 스위치(1157)는 닫히게 된다. 이때, 제1 스위치(113) A가 열리고 제3 스위치(1157)가 닫히면, 커런트미러 구조의 제3 및 제4 트랜지스터(1155, 1156)에 의해 커런트미러비만큼 제4 트랜지스터(1156) P3에 전류가 흐르게 되고, 제1 트랜지스터(111) P1의 게이트 커패시터를 방전시켜 제1 트랜지스터(111) P1의 게이트 전위를 고전압전원(Vdd)가지 오르게 하여 제1 트랜지스터(111) P1을 오프시킨다. 반대로, 제1 스위치(113) A가 닫히고 제3 스위치(1157)가 열리면, 제1 스위치(113) A를 통해 전류원 I1이 흐르게 되고, 제1 트랜지스터(111) P1의 게이트 커패시터가 충전되어 제1 트랜지스터(111) P1의 게이트 전위는 문턱전압 Vth보가 크고 소스-게이트 간 항복전압 BVsg보다 작게 되어 제1 트랜지스터(111) P1이 온(On) 동작한다. 제1 트랜지스터(111) P1이 온 동작하면 출력 트랜지스터 T1의 게이트 커패시터가 빠르게 방전되어 출력 트랜지스터 T1을 오프(Off)시킨다. 도 3에서, 제1 트랜지스터(111) P1이 출력 트랜지스터(30) T1보다 훨씬 작기 때문에 I3의 작은 전류로도 빠른 스위칭을 할 수 있다.

다음으로, 도 1, 2 또는/및 3을 계속 참조하여 제2 구동회로부(130)를 살펴본다. 제2 구동회로부(130)는 제1 스위치(113)와 상보적 동작하는 제2 스위치(133)의 온 동작에 따라 생성된 원샷 펄스에 의해 구동되어 출력 트랜지스터(30)의 게이트 커패시터를 충전시키는 제2 트랜지스터(131)를 포함하고 있다. 본 발명에서, 게이트 커패시터라 함은 예컨대 P-MOSFET의 경우 게이트-소스 간 커패시터를 의미한다. 이때, 하나의 예에서, 제2 트랜지스터(131)는 N채널 트랜지스터, 예컨대 N채널 MOSFET 또는 N채널 LDMOS FET일 수 있다. 제2 트랜지스터(131)가 구동되면 드레인 전극에 연결된 출력 트랜지스터(30)의 게이트의 전압을 소스 전극에 연결되는 저전압전원, 예컨대 접지전원과 동일하게 유지시켜 급속하게 출력 트랜지스터(30)의 게이트 커패시터를 충전시킬 수 있다.

본 실시예에서, 출력 트랜지스터는 제2 구동회로부(130)의 구동에 따라 구동된다. 하나의 예에서, 출력 트랜지스터는 P채널 트랜지스터(30)일 수 있다. 나아가, 더 구체적인 하나의 예에서, 출력 트랜지스터는 제2 구동회로부(130)의 구동에 따라 고전압전원(Vdd)을 출력하는 P채널 MOSFET 또는 P채널 LDMOS FET일 수 있다.

하나의 실시예에서, 도 2를 참조하여, 보다 구체적으로 살펴보면, 제2 구동회로부(130)는 제2 스위치(133), 펄스 생성기(135), 제2 트랜지스터(131)를 포함하고 있다. 제2 스위치(133)는 제1 구동회로부(110)의 제1 스위치(113)와 상보적 동작한다. 제2 스위치(133)의 온 동작에 따라 출력 구동전압 클램핑부(150)를 통해 흐르는 전류를 저전압전원단(Vss)으로 빼낼 수 있다. 펄스 생성기(135)는 제2 스위치(133)의 온 동작에 따라 동작하며 제2 트랜지스터(131)를 구동시키기 위한 원샷 펄스를 생성한다. 그리고 제2 트랜지스터(131)는 N채널 트랜지스터일 수 있고, N채널의 제2 트랜지스터(131)는 펄스 생성기(135)에 의해 생성된 원샷 펄스를 게이트 전원으로 입력받아 구동된다. N채널의 제2 트랜지스터(131)의 구동에 따라 드레인 전극에 연결된 출력 트랜지스터(30)의 게이트 전극의 게이트 커패시터가 충전되도록 출력 트랜지스터(30)의 게이트 전위를 소스 전극에 연결된 저전압전원(Vss), 예컨대 접지전원과 같아지게 할 수 있다. N채널의 제2 트랜지스터(131)에 의해 출력 트랜지스터의 게이트 커패시터를 급속히 충전시킨 후 온 동작된 제2 스위치(133)를 통하여 출력 구동전압 클램핑부(150)를 통해 흐르는 전류를 저전압전원단으로 빼내면, 방전된 출력 트랜지스터(30)의 게이트 전위가 일정하게 유지될 수 있다. 이에 따라 출력 트랜지스터가 구동되며, P채널 출력 트랜지스터(30)에서 소스 전극의 고전압전원(Vdd)이 드레인 전극을 통해 출력된다.

이때, 또 하나의 실시예에 따르면, 제2 스위치(133)는 N채널 트랜지스터, 예턴대 N채널 MOSFET 또는 N채널 LDMOS FET으로 이루어질 수 있다. 이때, 제2 스위치(133)를 형성하는 N채널 트랜지스터는 게이트-소스간 항복전압(BVgs)은 예컨대 5V 정도로 낮으나 드레인-소스간 항복전압(BVds)은 고전압전원(Vdd) 상당의 높은 내압을 갖도록 할 수 있다.

도 2 또는/및 3을 참조하여 하나의 예에 따른 제2 구동회로부(130)의 동작을 구체적으로 살펴본다. 도 2 또는/및 3에서 제1 구동회로부(110)의 제1 스위치(113) A와 제2 구동회로부(130)의 제 2 스위치 B는 서로 다른 위상을 가지고 동작한다. 제1 스위치(113) A가 열리고 제2 스위치(133) B가 닫히면, 펄스 생성기(135)에서 생성된 원샷 펄스(One-shot pulse)에 의해 제2 트랜지스터(131) N1이 순간적으로 동작하여 출력 트랜지스터 T1의 게이트 커패시터를 빠르게 충전시킨다. 원샷 펄스에 의해 제2 트랜지스터(131) N1은 게이트 커패시터를 빠르게 충전시킨 후 오프(Off)된다. 이때, 출력 구동전압 클램핑부(150)의 제2 제너다이오드(151) Z2에는 전류원 I2의 전류가 흘러, 출력 트랜지스터 T1의 게이트 커패시터가 충전된 상태로 출력 트랜지스터 T1의 게이트 전위가 일정하게 유지되고, 출력 트랜지스터 T1이 동작된다. 출력 트랜지스터 T1의 구동에 따라 고전압전원(Vdd)이 소스 전극으로부터 드레인 전극을 통해 출력되게 된다.

이때, 출력 트랜지스터 T1을 온(On) 동작 유지시켜주는 전류원 I2도 원샷 펄스로 동작하는 제2 트랜지스터(131) N1이 먼저 출력 트랜지스터 T1의 게이트 커패시터를 충전시켜주기 때문에 작게 설계할 수 있다. 그에 따라, 소비전류도 줄이고 비교적 높은 주파수에서도 동작이 용이하게 된다.

다음으로, 도 1, 2 또는/및 3을 계속 참조하여 출력 구동전압 클램핑부(150)를 살펴본다. 출력 구동전압 클램핑부(150)는 제1 구동회로부(110)와 병렬되도록 고전압전원단(Vdd)과 출력 트랜지스터의 게이트 사이에 배치되며 제2 스위치(133)의 온 동작에 따라 충전된 출력 트랜지스터의 게이트 전위를 유지시킨다. 이에 따라 제2 구동회로부(130)의 구동으로, 보다 구체적으로는 제2 스위치(133)의 온 동작으로 출력 트랜지스터가 구동되고, 출력 트랜지스터를 통해 고전압전원(Vdd)이 출력될 수 있다.

도 2 또는/및 3을 참조하여, 구체적으로 살펴보면, 하나의 실시예에서, 출력 구동전압 클램핑부(150)는 고전압전원단(Vdd)과 출력 트랜지스터의 게이트 사이에 배치된 제2 제너다이오드(151)를 포함하고 있다. 제2 스위치(133)의 온 동작에 따라 제2 트랜지스터(131)가 원샷 펄스에 의해 구동되어 출력 트랜지스터의 게이트 커패시터를 순간적으로 충전시키고, 충전 후 제2 스위치(133)를 통해 제2 제너다이오드(151)를 통해 흐르는 정전류 전류원 I2가 접지전원으로 빠져나가게 된다. 이에 따라 출력 트랜지스터의 게이트 전위가 일정하게 유지되어 P채널의 출력 트랜지스터가 구동하게 된다. 출력 구동전압 클램핑부(150), 예컨대 도 2 또는/및 3의 제2 제너다이오드(151) Z2는 예컨대 P채널 출력 트랜지스터(30) T1의 소스-게이트 간 전압이 항복전압 BVsg를 넘지 않도록 하여 출력 트랜지스터터 T1을 보호한다.

도 4를 참조하여, 본 발명의 실시예에 따른 시뮬레이션결과를 살펴본다.

도 4는 도 2에서의 실시예에 따른 회로의 시뮬레이션 결과를 나타내는 파형이다. 고전압전원(Vdd)으로 Vdd = 20V를 인가하고, 출력 트랜지스터(30) T1의 정격작동전압(Recommended Operating Voltage)으로, 소스-게이트간 전압 Vsg ≤ 12V, 소스-드레인 간 전압 Vsd ≤ 50V 인 P채널-LDMOS로 구성된 회로를 시뮬레이션하였다.

파형 /A는 제1 스위치(113) A의 제어신호, 파형 /B는 제2 스위치(133) B의 제어신호, 파형 /One_shot은 원샷 펄스(One-shot pulse)의 출력파형, 파형 /N1/D는 원샷 펄스에 의해 제2 트랜지스터(131) N1의 드레인에 흐르는 전류, 파형 /D0/NEG는 제2 제너다이오드(151) Z2에 흐르는 전류, 파형 /Vg는 출력 트랜지스터 T1의 게이트 전위를 나타낸다.

제1 및 제2 스위치(113, 133) A, B는 시뮬레이션과 같이 0V/5V에 의해 컨트롤된다. 제1 스위치(113) A에 5V의 신호가 들어오면 제1 스위치(113) A는 닫히게 되고 실시예 회로의 제1 트랜지스터(111) P1이 온(On)되어 출력 트랜지스터 T1의 게이트 전위를 20V로 인가시키고 소스-게이트 간 전위를 0V로 만들어 출력 트랜지스터 T1을 오프시킨다. 반대로 제1 스위치(113) A에 0V의 신호가 인가되고, 제2 스위치(133) B에 5V의 신호가 인가되면, 제1 스위치(113) A는 열리고 제2 스위치(133) B는 닫히게 된다. 제2 스위치(133) B가 닫히게 되면 원샷 펄스에 의해 출력 트랜지스터 T1의 게이트 커패시터가 충전되고 전류원 I2와 제2 제너다이오드(151) Z2에 의해 출력 트랜지스터 T1의 게이트 전위 Vg는 8.687V로 유지되고, 소스-게이트 간 전위 Vsg는 Vsg = 20 - 8.687 = 11.723V 로 정격작동전압(Recommended Operating Voltage) 내의 전압을 가지고 정상적으로 온(On)이 된다. 제2 제너다이오드(151) Z2에 낮은 100uA가 흘러도 출력 트랜지스터 T1의 게이트 전위 Vg가 8.687V로 출력 트랜지스터 T1이 온 상태를 유지하는 것을 알 수 있다.

도 5를 참조하여, 원샷 펄스(One-shot pulse)에 의한 동작을 살펴본다. 이를 위해 도 4의 점선 구간 내의 시뮬레이션 파형을 도 5에서 확대해보았다.

원샷 펄스는 제2 스위치(133) B의 제어전압이 0V에서 5V로 변할 때 생성되는 펄스로 도 5의 시뮬레이션 결과와 같이 100ns의 펄스 신호가 생성됨을 알 수 있다. 이 신호에 의해 본 실시예에 따른 회로의 제2 트랜지스터(131) N1이 순간적으로 온(On)되고, 4mA의 전류로 출력 트랜지스터 T1의 게이트 커패시터를 충전시켜 출력 트랜지스터 T1의 게이트 전압 Vg의 폴링타임(falling time)이 25ns로 빠른 속도로 온(On)이 됨을 알 수 있다.

즉, 종래의 출력 구동회로에서는 도 5의 시뮬레이션 결과처럼 빠른 속도로 온시키고 온 상태를 유지하기 위해서는 4mA의 전류가 필요하지만, 본 실시예에 따른 회로는 원샷 펄스에 의해 신속히 온 시켜주고 100us의 전류로 온 상태를 유지하기 때문에 소비전류가 매우 작아질 수 있다.

다음으로 본 발명의 제2 실시예에 따른 트랜지스터 출력회로를 도면을 참조하여 살펴본다. 도 2는 본 발명의 하나의 실시예에 따른 트랜지스터 출력회로를 나타내는 회로도이고, 도 3은 본 발명의 또 하나의 실시예에 따른 출력 구동회로를 포함하는 트랜지스터 출력회로를 나타내는 회로도이다.

도 2 또는/및 3을 참조하면, 본 실시예에 따른 트랜지스터 출력회로는 P채널 출력 트랜지스터(30), N채널 출력 트랜지스터(40) 및 출력 구동회로(10)를 포함하고 있다. 도 2 또는/및 3에서 출력 구동회로(10)와 P채널 및 N채널 출력 트랜지스터(30, 40)의 연결은 출력 구동회로(10)가 상보적으로 P채널 및 N채널 출력 트랜지스터(30, 40)를 구동시키는 것을 나타내고 있다. 즉, P채널 출력 트랜지스터(30)를 구동시키는 신호는 D_T이고, N채널 출력 트랜지스터(40)는 P채널 출력 트랜지스터(30)의 구동신호 D_T와 상보적인 구동신호

에 의해 구동되는 나타내고 있다. 이때, 출력 구동회로(10)는 앞선 제1의 실시예에 따른 출력 구동회로(10)이다. 따라서 본 실시예들을 설명함에 있어서, 앞선 출력 구동회로(10)의 실시예들이 참조될 것이고, 그에 따라 중복되는 설명은 생략될 수 있다.

도 2 또는/및 3을 참조하면, P채널 출력 트랜지스터(30)는 고전압전원단(Vdd)에 소스 전극이 연결되며 구동에 따라 드레인 전극을 통해 고전압전원(Vdd)을 출력한다. 이때, 앞선 실시예에 따른 출력 구동회로(10)가 P채널 출력 트랜지스터(30)를 구동시킨다.

N채널 출력 트랜지스터(40)는 P채널 출력 트랜지스터(30)와 상보적으로 동작한다. N채널 출력 트랜지스터(40)는 그의 구동에 따라 P채널 출력 트랜지스터(30)의 드레인 전극과 연결된 드레인 전극으로부터 소스 전극이 연결된 저전압전원단으로 전원을 출력한다. 이때, 앞선 실시예에 따른 출력 구동회로(10)가 P채널 출력 트랜지스터(30)를 구동시키는 것과 상보적으로 N채널 출력 트랜지스터(40)를 구동시키게 된다.

이때, 출력 구동회로(10)의 제2 구동회로부(130)의 제2 스위치(133)의 온 동작에 따라 P채널 출력 트랜지스터(30)가 구동되고, 제2 스위치(133)와 상보적으로 동작하는 제1 스위치(113)의 온 동작에 따라 N채널 출력 트랜지스터(40)가 구동된다.

또한, 본 발명의 하나의 실시예에 따르면, 출력 구동회로(10)의 출력 구동전압 클램핑부(150)는 고전압전원단(Vdd)과 P채널 출력 트랜지스터(30)의 게이트 사이에 배치된 제2 제너다이오드(151)를 포함할 수 있다.

또 하나의 실시예에 따르면, 출력 구동회로(10)의 제1 및 제2 스위치(113, 133)는 N채널 MOSFET 또는 N채널 LDMOS FET으로 이루어질 수 있다.

이상에서, 전술한 실시예 및 첨부된 도면들은 본 발명의 범주를 제한하는 것이 아니라 본 발명에 대한 당해 기술분야에서 통상의 지식을 가진 자의 이해를 돕기 위해 예시적으로 설명된 것이다. 또한, 전술한 구성들의 다양한 조합에 따른 실시예들이 앞선 구체적인 설명들로부터 당업자에게 자명하게 구현될 수 있다. 따라서, 본 발명의 다양한 실시예는 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있고, 본 발명의 범위는 특허청구범위에 기재된 발명에 따라 해석되어야 하며, 당해 기술분야에서 통상의 지식을 가진 자에 의한 다양한 변경, 대안, 균등물들을 포함하고 있다.

10 : 출력 구동회로 30 : P채널 출력 트랜지스터
40 : N채널 출력 트랜지스터 110 : 제1 구동회로부
111 : 제1 트랜지스터 113 : 제1 스위치
115 : 제1 트랜지스터 구동전압 클램핑부
1151 : 제1 제너다이오드 1153 : 저항
1155 : 제3 트랜지스터 1156 : 제4 트랜지스터
1157 : 제3 스위치 130 : 제2 구동회로부
131 : 제2 트랜지스터 133 : 제2 스위치
135 : 펄스생성기 150 : 출력 구동전압 클램핑부
151 : 제2 제너다이오드

Claims

제1 스위치의 온 동작에 따라 구동되어 출력 트랜지스터의 게이트에 고전압전원을 공급하는 제1 트랜지스터를 포함하는 제1 구동회로부;
상기 제1 스위치와 상보적 동작하는 제2 스위치의 온 동작에 따라 생성된 원샷 펄스에 의해 구동되어 상기 출력 트랜지스터의 게이트 커패시터를 충전시키는 제2 트랜지스터를 포함하는 제2 구동회로부; 및
상기 제1 구동회로부와 병렬되도록 고전압전원단과 상기 출력 트랜지스터의 게이트 사이에 배치되며 상기 제2 스위치의 온 동작에 따라 충전된 상기 출력 트랜지스터의 게이트 전위를 유지시키는 출력 구동전압 클램핑부; 를 포함하여 이루어지고,
상기 제1 구동회로부는 상기 제1 스위치의 온 동작에 따라 상기 고전압전원단으로부터 상기 제1 트랜지스터의 게이트로 공급되는 구동전압을 클램핑하는 제1 트랜지스터 구동전압 클램핑부를 더 포함하고,
상기 제1 트랜지스터 구동전압 클램핑부는 상기 고전압전원단과 상기 제1 트랜지스터의 게이트 사이에 배치되되 서로 병렬 연결된 저항과 제1 제너다이오드를 포함하는 것을 특징으로 하는 출력 구동회로.
청구항 1에 있어서,
상기 제2 구동회로부는 상기 제2 스위치의 온 동작에 따라 상기 제2 트랜지스터를 구동시키기 위한 상기 원샷 펄스를 생성하는 펄스생성기를 더 포함하고,
상기 제2 구동회로부의 제2 스위치는 상기 제1 스위치와 상보적 동작하며 온 동작에 따라 상기 출력 구동전압 클램핑부를 통해 흐르는 전류를 저전압전원단으로 빼내고,
상기 제2 구동회로부의 제2 트랜지스터는 상기 원샷 펄스에 의해 구동되며 상기 출력 트랜지스터의 게이트 커패시터를 충전시키는 N채널 트랜지스터인 것을 특징으로 하는 출력 구동회로.
청구항 1 또는 2에 있어서,
상기 제1 구동회로부의 제1 트랜지스터는 상기 고전압전원단에 소스전극 연결되고 상기 제1 스위치의 온 동작에 따라 구동되어 상기 출력 트랜지스터의 게이트에 상기 고전압전원을 공급하는 P채널 트랜지스터인 것을 특징으로 하는 출력 구동회로.
제1 스위치의 온 동작에 따라 구동되어 출력 트랜지스터의 게이트에 고전압전원을 공급하는 제1 트랜지스터를 포함하는 제1 구동회로부;
상기 제1 스위치와 상보적 동작하는 제2 스위치의 온 동작에 따라 생성된 원샷 펄스에 의해 구동되어 상기 출력 트랜지스터의 게이트 커패시터를 충전시키는 제2 트랜지스터를 포함하는 제2 구동회로부; 및
상기 제1 구동회로부와 병렬되도록 고전압전원단과 상기 출력 트랜지스터의 게이트 사이에 배치되며 상기 제2 스위치의 온 동작에 따라 충전된 상기 출력 트랜지스터의 게이트 전위를 유지시키는 출력 구동전압 클램핑부; 를 포함하여 이루어지고,
상기 제1 구동회로부는 상기 제1 스위치의 온 동작에 따라 상기 고전압전원단으로부터 상기 제1 트랜지스터의 게이트로 공급되는 구동전압을 클램핑하는 제1 트랜지스터 구동전압 클램핑부를 더 포함하고,
상기 제1 트랜지스터 구동전압 클램핑부는 상기 고전압전원단과 상기 제1 트랜지스터의 게이트 사이에 배치된 제1 제너다이오드, 상기 제1 제너다이오드에 병렬 연결된 커런트미러 및 상기 제1 트랜지스터의 게이트측의 맞은편인 상기 커런트미러의 하단에 연결되되 상기 제1 스위치와 상보적으로 동작하는 제3 스위치를 포함하는 것을 특징으로 하는 출력 구동회로.
청구항 4에 있어서,
상기 제2 구동회로부는 상기 제2 스위치의 온 동작에 따라 상기 제2 트랜지스터를 구동시키기 위한 상기 원샷 펄스를 생성하는 펄스생성기를 더 포함하고,
상기 제2 구동회로부의 제2 스위치는 상기 제1 스위치와 상보적 동작하며 온 동작에 따라 상기 출력 구동전압 클램핑부를 통해 흐르는 전류를 저전압전원단으로 빼내고,
상기 제2 구동회로부의 제2 트랜지스터는 상기 원샷 펄스에 의해 구동되며 상기 출력 트랜지스터의 게이트 커패시터를 충전시키는 N채널 트랜지스터인 것을 특징으로 하는 출력 구동회로.
청구항 4 또는 5에 있어서,
상기 제1 구동회로부의 제1 트랜지스터는 상기 고전압전원단에 소스전극 연결되고 상기 제1 스위치의 온 동작에 따라 구동되어 상기 출력 트랜지스터의 게이트에 상기 고전압전원을 공급하는 P채널 트랜지스터인 것을 특징으로 하는 출력 구동회로.
청구항 6에 있어서,
상기 커런트미러는 상기 고전압전원단에 소스전극이 연결된 제3 및 제4 트랜지스터의 미러구조로 이루어지되, 상기 제3 및 제4 트랜지스터는 P채널 MOSFET 또는 P채널 LDMOS FET이고, 상기 제4 트랜지스터의 드레인전극은 상기 제1 트랜지스터의 게이트에 연결되고 상기 제3 트랜지스터의 드레인전극은 상기 제3 스위치 및 상기 제3 및 제4 트랜지스터의 게이트전극에 연결되고,
상기 제3 스위치는 N채널 MOSFET 또는 N채널 LDMOS FET으로 이루어지는,
출력 구동회로.
청구항 1, 2, 4, 5 중의 어느 하나의 청구항에 있어서,
상기 출력 구동전압 클램핑부는 상기 고전압전원단과 상기 출력 트랜지스터의 게이트 사이에 배치된 제2 제너다이오드를 포함하는,
출력 구동회로.
청구항 1, 2, 4, 5 중의 어느 하나의 청구항에 있어서,
상기 제1 트랜지스터의 게이트-소스 커패시턴스가 상기 출력 트랜지스터의 게이트-소스 커패시턴스보다 작은,
출력 구동회로.
청구항 1, 2, 4, 5 중의 어느 하나의 청구항에 있어서,
상기 제1 및 제2 스위치는 N채널 MOSFET 또는 N채널 LDMOS FET으로 이루어지는,
출력 구동회로.
청구항 1, 2, 4, 5 중의 어느 하나의 청구항에 있어서,
상기 출력 트랜지스터는 상기 제2 구동회로부의 구동에 따라 구동되어 상기 고전압전원을 출력하는 P채널 MOSFET 또는 P채널 LDMOS FET인,
출력 구동회로.
고전압전원단에 소스 전극이 연결되며 구동에 따라 드레인 전극을 통해 고전압전원을 출력하는 P채널 출력 트랜지스터;
상기 P채널 출력 트랜지스터와 상보적으로 동작하되, 구동에 따라 상기 P채널 출력 트랜지스터의 드레인 전극과 연결된 드레인 전극으로부터 소스 전극이 연결된 저전압전원단으로 전원을 출력하는 N채널 출력 트랜지스터; 및
상보적 스위칭 동작에 따라 상기 P채널 및 N채널 출력 트랜지스터 각각을 구동하는 청구항 1, 2, 4, 5 중의 어느 하나의 청구항에 따른 출력 구동회로; 를 포함하여 이루어지는,
트랜지스터 출력회로.
청구항 12에 있어서,
상기 출력 구동회로의 출력 구동전압 클램핑부는 상기 고전압전원단과 상기 P채널 출력 트랜지스터의 게이트 사이에 배치된 제2 제너다이오드를 포함하는,
트랜지스터 출력회로.
청구항 12에 있어서,
상기 출력 구동회로의 제1 및 제2 스위치는 N채널 MOSFET 또는 N채널 LDMOS FET으로 이루어지는,
트랜지스터 출력회로.