CN115083475B - 高速大电流脉冲电路、相变存储器的操作电路及操作方法 - Google Patents
高速大电流脉冲电路、相变存储器的操作电路及操作方法 Download PDFInfo
- Publication number
- CN115083475B CN115083475B CN202210650106.0A CN202210650106A CN115083475B CN 115083475 B CN115083475 B CN 115083475B CN 202210650106 A CN202210650106 A CN 202210650106A CN 115083475 B CN115083475 B CN 115083475B
- Authority
- CN
- China
- Prior art keywords
- current
- mos tube
- voltage
- mos
- phase change
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000015654 memory Effects 0.000 title claims abstract description 66
- 230000008859 change Effects 0.000 title claims abstract description 62
- 238000000034 method Methods 0.000 title claims description 13
- 230000008569 process Effects 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 4
- 239000000758 substrate Substances 0.000 claims description 3
- 238000009825 accumulation Methods 0.000 abstract description 6
- 230000001105 regulatory effect Effects 0.000 abstract description 3
- 238000011017 operating method Methods 0.000 abstract description 2
- 238000004088 simulation Methods 0.000 description 13
- 238000010586 diagram Methods 0.000 description 8
- 238000000137 annealing Methods 0.000 description 5
- 239000012782 phase change material Substances 0.000 description 5
- 230000003068 static effect Effects 0.000 description 4
- 230000000630 rising effect Effects 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0038—Power supply circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
- G11C2013/0078—Write using current through the cell
Landscapes
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Logic Circuits (AREA)
- Manipulation Of Pulses (AREA)
Abstract
本发明公开了一种高速大电流可调脉冲电路、相变存储器的操作电路及操作方法，该高速大电流可调脉冲电路通过设置钳位结构、电流镜像结构和漏电流关断结构，所述钳位结构包括钳位运放和第一MOS管，用于生成参考电流，电流镜像结构用于生成与参考电流成比例的输出电流，而漏电流关断结构则用于脉冲消失时关断电流镜像结构，减小漏电流，以此实现电流可调且减小漏电流，结合两个高速大电流可调脉冲电路分别作为第一电流源和第二电流源以为相变存储单元的两极分别施加调控后的电流，可以使脉冲电流的工作电压范围增大，达到VSS～VDD，从而快速实现能量积累。
Description
技术领域
本发明属于半导体集成电路技术领域，更具体地，涉及一种高速大电流可调脉冲电路、相变存储器的操作电路及操作方法。
背景技术
由相变材料制造的相变存储器是一种优越的非易失存储器件。相变材料通常有两种状态，晶态和非晶态。非晶态表现为高阻，晶态表现为低阻，两种状态阻值相差几个数量级，可以用其高低阻状态分别存储数据“0”和“1”。
相变存储器进行相变所施加的电流与电压取决于相变材料以及存储单元结构。现有的操作电路大多为针对特定相变器件设计的专用化操作电路。针对不同材料结构的相变存储单元，若采用统一的擦写操作电流，可能会导致单元操作失败的问题，从而影响信息存储的准确性。因此需要设计一种在一定范围内电流可调的相变存储器操作电路。
同时，由于存储器操作速度也要求越来越快，快速的脉冲下降沿以及较小的关断漏电流有助于相变存储单元的快速退火，完成reset操作。然而，大电流和高压电流脉冲在关断时漏电流问题明显，因此需要设计相应的电流脉冲关断电路解决该问题。
在操作时，对处于晶态的相变存储单元施加一个脉宽较窄的大电流脉冲(Reset)，相变材料从熔融状态快速退火，存储单元可以由晶态转变为非晶态。对处于非晶态的相变存储单元施加一个幅值比Reset脉冲小，但是脉宽更大的电流脉冲(Set)，相变材料经过缓慢结晶，存储单元可以由非晶态转变为晶态。期间，相变存储器的擦写操作依赖于热量的积累，使相变存储单元变为熔融态，进而实现相变。尤其是reset过程起始阶段需要电流脉冲达到高压才能实现热量积累，reset过程的结束阶段需要高速短暂的电流脉冲进行快速退火。因此相变存储器的操作电路需要提供高压、高速大电流脉冲。然而现有的普通CMOS工艺一般使用3.3V、1.8V等电压，更高的操作电压会导致MOS管的击穿，造成电路的损坏。因此需要针对相变存储器的高压操作要求设计相应的高压操作方案。
发明内容
针对现有技术的以上缺陷或改进需求，本发明提供了一种高速大电流可调脉冲电路、相变存储器的操作电路及操作方法，其目的在于实现电流可调且减小漏电流。
为实现上述目的，按照本发明的一个方面，提供了一种高速大电流可调脉冲电路，包括钳位结构、电流镜像结构和漏电流关断结构，其中，
所述钳位结构包括钳位运放和第一MOS管，其中，所述钳位运放的同向输入端用于接入操控脉冲电压、反向输入端通过参考电阻接地、输出端与第一MOS管的栅极相连，第一MOS管的源端与钳位运放的反向输入端相连；
电流镜像结构包括第二至第五MOS管，第四MOS管的源端接入电压源、漏端与第二MOS管的源端连接，第二MOS管的漏端与第一MOS管的漏端连接，第二MOS管的栅极和漏端相连，第四MOS管的栅极和漏端相连，第五MOS管的源端接入电压源、漏端与第三MOS管的源端连接，第三MOS管的漏端作为可调脉冲电路的输出端，第二MOS管的栅极和第三MOS管的栅极相连，第四MOS管的栅极和第五MOS管的栅极相连；
漏电流关断结构包括第六MOS管、第七MOS管和缓冲器，第六MOS管、第七MOS管的栅极分别通过缓冲器接入操控脉冲电压，第五MOS管的栅极通过第六MOS管接入电压源，第三MOS管的栅极通过第七MOS管接入电压源，所述缓冲器用于当出现操控脉冲时输出关断第六MOS管、第七MOS管的关断电压、当未出现操控脉冲时输出开通第六MOS管、第七MOS管的开启电压。
在其中一个实施例中，第六MOS管、第七MOS管为P型，当出现操控脉冲时，所述缓冲器用于输出高电平以关断第六MOS管、第七MOS管，当为出现操控脉冲时，所述缓冲器用于输出低电平以开通第六MOS管、第七MOS管。
在其中一个实施例中，第一MOS管为N型，第二至第五MOS管为P型，接入的操控脉冲电压为正电压，接入的电压源为正电压VDD；或者，第一MOS管为P型，第二至第五MOS管为N型，接入的操控脉冲电压为负电压，接入的电压源为负电压VSS。
在其中一个实施例中，所述电流镜像结构中，第五MOS管的宽长比是第四MOS管的宽长比的n倍，第三MOS管的宽长比是第二MOS管的宽长比的n倍。
按照本发明的另一方面，提供了一种相变存储器的操作电路，包括分别接入相变存储单元两极的第一电流源和第二电流源，其中，第一电流源和第二电流源均采用上述的高速大电流可调脉冲电路，
在第一电流源中，第一MOS管为N型，第二至第五MOS管为P型，接入的操控脉冲电压为正脉冲电压Vpulse1，接入的电压源为正电压VDD；
在第二电流源中，第一MOS管为P型，第二至第五MOS管为N型，接入的操控脉冲电压为负脉冲电压Vpulse2，接入的电压源为负电压VSS。
在其中一个实施例中，VSS＝-VDD，正脉冲电压Vpulse1和负脉冲电压Vpulse2的频率、幅值相等。
在其中一个实施例中，所述第一电流源和第二电流源集成于同一半导体衬底中，且第一电流源采用深N阱工艺。
在其中一个实施例中，对所述相变存储单元施加相对大电流脉冲时，所述相变存储单元由晶态转变为非晶态，对所述相变存储单元施加相对小电流脉冲时，所述相变存储单元由非晶态转变为晶态。
按照本发明的又一方面，提供了一种相变存储器的操作方法，包括：
将上述的相变存储器的操作电路接入相变存储器单元；
向第一电流源中的钳位运放的同向输入端接入正脉冲电压Vpulse1，并同时向第二电流源中的钳位运放的同向输入端接入负脉冲电压Vpulse2。
在其中一个实施例中，所述正脉冲电压和所述负脉冲电压的幅值相同、频率相同。
总体而言，通过本发明所构思的以上技术方案与现有技术相比，能够取得下列有益效果：
首先，本申请所设计的高速大电流可调脉冲电路，其包括钳位结构、电流镜像结构和漏电流关断结构，其中的钳位结构用于根据操控脉冲电压在第一MOS管的漏端产生参考电流。电流镜像结构能够根据参考电流生成成比例的输出电流，通过调节内部MOS管的长宽比，可以调节输出电流与参考电流的比例，从而实现输出电流可调。漏电流关断结构则通过第六MOS管和第七MOS管控制电流镜像结构的关断，当出现操控脉冲时，关闭第六、第七MOS管，电流镜像结构不受影响，正常工作并输出调控后的电流；当操控脉冲消失，则开通第六、第七MOS管，电流镜像结构中的各MOS管的栅极接入电压源，通过电压源开闭电流镜像结构中的各MOS管，从而减小脉冲消失时的漏电流，可以降低单元的静态功耗，同时加快脉冲的下降沿，有利于实现相变存储器的快速操作。
其次，本申请所设计的基于上述高速大电流可调脉冲电路的操作电路，结合两个高速大电流可调脉冲电路分别作为第一电流源和第二电流源以为相变存储单元的两极分别施加调控后的电流，除了具有电流可调且漏电流较小的优势外，通过使第一电流源接入正脉冲电压且接入正电压VDD，使第二电流源接入负脉冲电压且接入负电压VSS，如此可以使两部分电路结合到一起便可以使脉冲电流的工作电压范围增大，达到VSS～VDD。电压倍增可以使相变存储器在电流脉冲操作的起始阶段达到更高的电压，从而快速实现能量积累。
附图说明
图1为一实施例的高速大电流可调脉冲电路的电路图；
图2为一实施例的高速大电流可调脉冲电路在特定条件下的脉冲电流波形图；
图3为一实施例的高速大电流可调脉冲电路在另一特定条件下的脉冲电流波形图；
图4为一实施例的相变存储器的操作电路的电路图；
图5为一实施例的高压电路的仿真结果图；
图6为一实施例的相变存储器的操作电路的脉冲电流波形；
图7为一实施例的漏电流关断模块的仿真结果对比图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。此外，下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。
高速大电流可调脉冲电路包括钳位结构、电流镜像结构和漏电流关断结构。
其中，所述钳位结构包括钳位运放和第一MOS管，其中，所述钳位运放的同向输入端用于接入操控脉冲电压、反向输入端通过参考电阻接地、输出端与第一MOS管的栅极相连，第一MOS管的源端与钳位运放的反向输入端相连。
电流镜像结构包括第二至第五MOS管，第四MOS管的源端接入电压源、漏端与第二MOS管的源端连接，第二MOS管的漏端与第一MOS管的漏端连接，第五MOS管的源端接入电压源、漏端与第三MOS管的源端连接，第三MOS管的漏端作为可调脉冲电路的输出端，第二MOS管的栅极和第三MOS管的栅极相连，第四MOS管的栅极和第五MOS管的栅极相连，第二MOS管的栅极和漏端相连，第四MOS管的栅极和漏端相连。
漏电流关断结构包括第六MOS管、第七MOS管和缓冲器，第六MOS管、第七MOS管的栅极分别通过缓冲器接入操控脉冲电压，第五MOS管的栅极通过第六MOS管接入电压源，第三MOS管的栅极通过第七MOS管接入电压源，所述缓冲器用于当出现操控脉冲时输出关断第六MOS管、第七MOS管的关断电压、当未出现操控脉冲时输出开通第六MOS管、第七MOS管的开启电压。
上述高速大电流可调脉冲电路，当施加操控脉冲电压后，运算放大器的反相输入端电压被钳位至操控脉冲电压的同样大小，该钳位电压施加在参考电阻Rref上，产生参考电流Iref。由第二至第五MOS管栅端相连构成电流镜像结构，通过设置电流镜像结构内部MOS管的宽长比，可以使电流镜像结构的输出端输出的Iout与其输入端获取的参考电流Iref呈一定比例，实现电流可调。
同时，第六MOS管、第七MOS管和缓冲器Buffer构成的漏电流关断结构，当出现操控脉冲时，Buffer的输出关断电压，通过关断电压关闭第六MOS管、第七MOS管，电流镜像结构正常工作。当操控脉冲消失时，Buffer输出开启电压，通过开启电压开通第六MOS管、第七MOS管，第五MOS管与第三MOS管的栅端电压被拉至电压源，该电压源能够使第三MOS管和第五MOS管被关闭，因此可以极大的降低Iout端的静态电流，同时加快脉冲的下降沿，有助于相变存储单元的快速退火。
其中，上文所接的操控脉冲电压可以为正脉冲电压Vpulse1，也可以为负脉冲电压Vpulse2。当施加的操控脉冲电压为正脉冲电压Vpulse1，所接入的电压源为正电压源VDD，对应的第一MOS管为N型，第二至第五MOS管为P型。当施加的操控脉冲电压为负脉冲电压Vpulse2，所接入的电压源为负电压源VSS，对应的第一MOS管为P型，第二至第五MOS管为N型。
如图1所示为施加的操控脉冲电压为正脉冲电压Vpulse1，所接入的电压源为正电压源VDD，对应的第一MOS管M1为N型，第二至第五MOS管M2～M5为P型。当出现正脉冲电压Vpulse1时，第一MOS管M1的漏端产生参考电流Iref，缓冲器Buffer输出关断电压，第六MOS管M6、第七MOS管M7被关闭，电流镜像结构正常工作，根据参考电流Iref，由第三MOS管M3的漏端输出成比例的输出电流Iout1。当正脉冲电压Vpulse1消失时，缓冲器Buffer输出导通电压，第六MOS管M6、第七MOS管M7被导通，第三MOS管M3和第五MOS管M5的栅极被拉至电压源VDD而使MOS管关断，因此可以极大的降低Iout端的静态电流，同时加快脉冲的下降沿，有助于相变存储单元的快速退火。
同理，可以是施加的操控脉冲电压为负脉冲电压Vpulse2，所接入的电压源为负电压源VSS，对应的第一MOS管为P型，第二至第五MOS管为N型。当出现负脉冲电压Vpulse2时，第一MOS管的漏端产生参考电流Iref，缓冲器Buffer输出关断电压，第六MOS管、第七MOS管被关闭，电流镜像结构正常工作，根据参考电流Iref，由第三MOS管的漏端输出成比例的输出电流Iout2。当负脉冲电压Vpulse2消失时，缓冲器Buffer输出导通电压，第六MOS管、第七MOS管被导通，第三MOS管和第五MOS管的栅极被拉至电压源VSS而使MOS管关断，因此可以极大的降低Iout端的静态电流，有助于相变存储单元的快速退火。
在一实施例中，第六MOS管、第七MOS管为P型，此时，缓冲器Buffer输出的关断电压为高电平，而输出的开启电压则为低电平。当出现操控脉冲时，缓冲器Buffer输出高电平，第六MOS管、第七MOS管被关闭。当操控脉冲消失时，缓冲器Buffer输出低电平，第六MOS管、第七MOS管被导通。
在一实施例中，所述电流镜像结构中的第五MOS管的宽长比是第四MOS管的宽长比的n倍，第三MOS管的宽长比是第二MOS管的宽长比的n倍，如此可以使得输出电流是参考电流的n倍，改变n值，便能调节输出电流。
图2为本发明中图1所示的高速大电流可调脉冲电路在特定条件下的脉冲电流波形，其中，操控脉冲电压Vpulse的周期为200ns、幅值为2V、占空比为50％，参考电阻设置为2000Ω，第二MOS管M2的宽长比是第三MOS管的宽长比的3倍，第四MOS管M4的宽长比是第五MOS管的宽长比的3倍。电路仿真波形显示，参考电阻上的参考电流IRref为1mA，输出电流Iout为0.33mA，上升沿约为10ns。
图3为本发明中图1所示的高速大电流可调脉冲电路在另一特定条件下的脉冲电流波形，其中，操控脉冲电压Vpulse的周期为200ns、幅值2V、占空比50％、，参考电阻设置为400Ω，第二MOS管M2的宽长比是第三MOS管的宽长比的3倍，第四MOS管M4的宽长比是第五MOS管的宽长比的3倍。电路仿真波形显示，参考电阻上的参考电流IRref为5mA，输出电流Iout为1.67mA，上升沿约为4ns。该发明的实际使用中可以根据需求更改参考电阻与输入电压脉冲，从而实现不同占空比和电流幅值的脉冲电流输出。
相应的，本申请还涉及一种相变存储器的操作电路，如图4所示，包括分别接入相变存储单元PCM两极的第一电流源和第二电流源，其中，第一电流源和第二电流源均采用上文介绍的高速大电流可调脉冲电路。在第一电流源中，第一MOS管为N型，第二至第五MOS管为P型，接入的操控脉冲电压为正脉冲电压Vpulse1，接入的电压源为正电压VDD，输出电流Iout1；在第二电流源中，第一MOS管为P型，第二至第五MOS管为N型，接入的操控脉冲电压为负脉冲电压Vpulse2，接入的电压源为负电压VSS，输出电流Iout2。
为了便于区分，将第一电流源中的第一至第七MOS管依次标记为M1～M7，将第二电流源中的第一至第七MOS管依次标记为M8～M14。其中，M1为N型，M2～M5为P型，M8为P型，M9～M12为N型。在一实施例中，M6、M7、M13、M14为P型。在一实施例中，VDD＝-VSS，正脉冲电压Vpulse1与负脉冲电压Vpulse2的幅值相等、频率相同。在一实施例中，第一电流源和第二电流源集成于同一半导体衬底中，且第一电流源采用深N阱DNW工艺，以实现两电源的电隔离。
上述相变存储器的操作电路，左侧第一电流源的供电电压为VDD至GND，右侧第二电流源的供电电压为GND至VSS，两部分电路结合到一起便可以使脉冲电流的工作电压范围达到VSS～VDD。优先的，VSS电压的大小在数值上等于-VDD，在实际的使用中，第一电流源的输出端Iout1与第二电流源的输出端Iout2端连接相变存储器单元。通过对VDD电压进行合理的选取，可以保证该电路结构中所有的MOS管均处于正常工作的电压范围，与此同时相变存储器也可以获得较大的操作电压。
相应的，本申请还涉及一种相变存储器的操作方法，其包括：
将上文中的相变存储器的操作电路接入相变存储器单元；
向第一电流源中的钳位运放的同向输入端接入正脉冲电压Vpulse1，并同时向第二电流源中的钳位运放的同向输入端接入负脉冲电压Vpulse2。
如图5所示为本发明一实施例中高压电路的仿真结果，其中VDD和VSS分别设置为3.3V和-3.3V，Iout1端口和Iout2端口之间连接相变存储器单元。在Vpulse1端施加1V的脉冲电压，在Vpulse2端施加-1V的脉冲电压，电路中的两个参考电阻Rref均设定为5KΩ。对相变存储器的阻值作为变量进行电路仿真扫描，可以得到如图5中所示的仿真结果，Vout1表示Iout1端的输出电压，Vout2表示Iout2端的输出电压。其中当相变存储器在擦写操作的起始阶段时电阻较大，此时相变存储器上被施加了较大电压，电流值相对较小，处于热量累积阶段。当相变存储单元在热量累积后进入可变电阻区，此时相变存储器的阻值约为几百Ω，从仿真结果可以看到在该阻值范围，电路能够提供一个较为稳定的电流输出。
图6为本发明中一实施例中的操作电路的脉冲电流波形图。VDD和VSS分别设置为3.3V和-3.3V，Iout1端口和Iout2端口之间连接相变存储器单元。在Vpulse1端施加1V的脉冲电压，在Vpulse2端施加-1V的脉冲电压，电路中的两个参考电阻Rref均设定为5KΩ。M3/M2、M5/M4、M9/M10、M11/M12的宽长比设置为五倍。电流仿真波形显示，参考电阻上的参考电流IRref约为200uA，输出电流Iout约为1mA。上升沿约10ns，下降沿约4ns。
图7为本发明一实施例中漏电流关断结构的仿真结果对比图，图中实线为无漏电流关断模块的仿真结果，虚线为有漏电流关断模块的仿真结果。无漏电流关断模块下的仿真结果显示，其脉冲下降沿约为15ns，漏电流在uA级别；而加入漏电流关断机制后，脉冲下降沿可以缩短至约3.5ns。漏电流在pA级别。因此可以得知，该模块极大的加快了脉冲电流源的下降沿并将漏电流降低了6个数量级。因此很大程度上的解决了漏电大，脉冲下降沿较长的问题。解决了Reset操作中高幅值窄脉冲需求对操作电路设计带来的问题。
本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种高速大电流可调脉冲电路，其特征在于，包括钳位结构、电流镜像结构和漏电流关断结构，其中，
所述钳位结构包括钳位运放和第一MOS管，其中，所述钳位运放的同向输入端用于接入操控脉冲电压、反向输入端通过参考电阻接地、输出端与第一MOS管的栅极相连，第一MOS管的源端与钳位运放的反向输入端相连；
电流镜像结构包括第二至第五MOS管，第四MOS管的源端接入电压源、漏端与第二MOS管的源端连接，第二MOS管的漏端与第一MOS管的漏端连接，第二MOS管的栅极和漏端相连，第四MOS管的栅极和漏端相连，第五MOS管的源端接入电压源、漏端与第三MOS管的源端连接，第三MOS管的漏端作为可调脉冲电路的输出端，第二MOS管的栅极和第三MOS管的栅极相连，第四MOS管的栅极和第五MOS管的栅极相连；
漏电流关断结构包括第六MOS管、第七MOS管和缓冲器，第六MOS管、第七MOS管的栅极分别通过缓冲器接入操控脉冲电压，第五MOS管的栅极通过第六MOS管接入电压源，第三MOS管的栅极通过第七MOS管接入电压源，所述缓冲器用于当出现操控脉冲时输出关断第六MOS管、第七MOS管的关断电压、当未出现操控脉冲时输出开通第六MOS管、第七MOS管的开启电压。
2.如权利要求1所述的高速大电流可调脉冲电路，其特征在于，第六MOS管、第七MOS管为P型，当出现操控脉冲时，所述缓冲器用于输出高电平以关断第六MOS管、第七MOS管，当为出现操控脉冲时，所述缓冲器用于输出低电平以开通第六MOS管、第七MOS管。
3.如权利要求1所述的高速大电流可调脉冲电路，其特征在于，第一MOS管为N型，第二至第五MOS管为P型，接入的操控脉冲电压为正电压，接入的电压源为正电压VDD；或者，第一MOS管为P型，第二至第五MOS管为N型，接入的操控脉冲电压为负电压，接入的电压源为负电压VSS。
4.如权利要求1所述的高速大电流可调脉冲电路，其特征在于，所述电流镜像结构中，第五MOS管的宽长比是第四MOS管的宽长比的n倍，第三MOS管的宽长比是第二MOS管的宽长比的n倍。
5.一种相变存储器的操作电路，其特征在于，包括分别接入相变存储单元两极的第一电流源和第二电流源，其中，第一电流源和第二电流源均采用权利要求1或2所述的高速大电流可调脉冲电路，
在第一电流源中，第一MOS管为N型，第二至第五MOS管为P型，接入的操控脉冲电压为正脉冲电压Vpulse1，接入的电压源为正电压VDD；
在第二电流源中，第一MOS管为P型，第二至第五MOS管为N型，接入的操控脉冲电压为负脉冲电压Vpulse2，接入的电压源为负电压VSS。
6.如权利要求5所述的相变存储器的操作电路，其特征在于，VSS＝-VDD，正脉冲电压Vpulse1和负脉冲电压Vpulse2的频率和幅值均相等。
7.如权利要求5所述的相变存储器的操作电路，其特征在于，所述第一电流源和第二电流源集成于同一半导体衬底中，且第一电流源采用深N阱工艺。
8.如权利要求5所述的相变存储器的操作电路，其特征在于，对所述相变存储单元施加相对大电流脉冲时，所述相变存储单元由晶态转变为非晶态，对所述相变存储单元施加相对小电流脉冲时，所述相变存储单元由非晶态转变为晶态。
9.一种相变存储器的操作方法，其特征在于，包括：
将权利要求5～8任一项所述的相变存储器的操作电路接入相变存储器单元；
向第一电流源中的钳位运放的同向输入端接入正脉冲电压Vpulse1，并同时向第二电流源中的钳位运放的同向输入端接入负脉冲电压Vpulse2。
10.如权利要求9所述的相变存储器的操作方法，其特征在于，所述正脉冲电压和所述负脉冲电压的幅值相同且频率相同。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210650106.0A CN115083475B (zh) | 2022-06-09 | 2022-06-09 | 高速大电流脉冲电路、相变存储器的操作电路及操作方法 |
| US18/031,356 US20240371438A1 (en) | 2022-06-09 | 2022-07-07 | High-speed and large-current adjustable pulse circuit, operating circuit and operating method of phase-change memory |
| PCT/CN2022/104246 WO2023236304A1 (zh) | 2022-06-09 | 2022-07-07 | 高速大电流脉冲电路、相变存储器的操作电路及操作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210650106.0A CN115083475B (zh) | 2022-06-09 | 2022-06-09 | 高速大电流脉冲电路、相变存储器的操作电路及操作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115083475A CN115083475A (zh) | 2022-09-20 |
| CN115083475B true CN115083475B (zh) | 2024-09-10 |
Family
ID=83251840
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210650106.0A Active CN115083475B (zh) | 2022-06-09 | 2022-06-09 | 高速大电流脉冲电路、相变存储器的操作电路及操作方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20240371438A1 (zh) |
| CN (1) | CN115083475B (zh) |
| WO (1) | WO2023236304A1 (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104347113A (zh) * | 2014-11-21 | 2015-02-11 | 中国科学院上海微系统与信息技术研究所 | 一种相变存储器的读出电路及读出方法 |
| CN113345491A (zh) * | 2021-05-26 | 2021-09-03 | 华中科技大学 | 一种三维相变存储器的读写电路 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100574975B1 (ko) * | 2004-03-05 | 2006-05-02 | 삼성전자주식회사 | 상 변화 메모리 어레이의 셋 프로그래밍 방법 및 기입드라이버 회로 |
| CN101552603B (zh) * | 2009-05-08 | 2011-04-13 | 中国科学院上海微系统与信息技术研究所 | 相变存储单元的读写驱动电路 |
| CN102222891B (zh) * | 2011-06-20 | 2013-10-16 | 北京大学 | 利用电流镜的电源钳位esd保护电路 |
| KR101431880B1 (ko) * | 2011-08-12 | 2014-08-27 | 삼성전기주식회사 | 출력 구동회로 및 트랜지스터 출력회로 |
| CN102592671B (zh) * | 2012-02-17 | 2015-06-17 | 北京时代全芯科技有限公司 | 一种相变存储器的写入电路及写入方法 |
| KR102204678B1 (ko) * | 2014-12-11 | 2021-01-20 | 삼성전자주식회사 | 인버터 증폭기 기반의 이중 루프 레귤레이터 및 그에 따른 전압 레귤레이팅 방법 |
| CN113746454B (zh) * | 2021-08-30 | 2023-06-13 | 西安电子科技大学 | 一种对电源电压和温度变化不敏感的环形振荡电路 |
| CN114217105A (zh) * | 2022-02-22 | 2022-03-22 | 华中科技大学 | 一种波形可编程的超高速脉冲电流发生装置 |
-
2022
- 2022-06-09 CN CN202210650106.0A patent/CN115083475B/zh active Active
- 2022-07-07 US US18/031,356 patent/US20240371438A1/en active Pending
- 2022-07-07 WO PCT/CN2022/104246 patent/WO2023236304A1/zh unknown
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104347113A (zh) * | 2014-11-21 | 2015-02-11 | 中国科学院上海微系统与信息技术研究所 | 一种相变存储器的读出电路及读出方法 |
| CN113345491A (zh) * | 2021-05-26 | 2021-09-03 | 华中科技大学 | 一种三维相变存储器的读写电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115083475A (zh) | 2022-09-20 |
| WO2023236304A1 (zh) | 2023-12-14 |
| US20240371438A1 (en) | 2024-11-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109389927B (zh) | 移位寄存器及其驱动方法、栅极驱动电路 | |
| US7579821B2 (en) | Voltage generator | |
| CN110797063B (zh) | 忆阻器存储芯片及其操作方法 | |
| US11508428B2 (en) | Voltage supply circuit, memory cell arrangement, transistor arrangement, and methods thereof | |
| US20200051598A1 (en) | Device and method for data-writing | |
| US20230343391A1 (en) | Duo-level word line driver | |
| US9443569B2 (en) | Driver for a semiconductor memory and method thereof | |
| US20240233820A1 (en) | Rram circuit | |
| CN107005238B (zh) | 负高电压热切换电路 | |
| CN115083475B (zh) | 高速大电流脉冲电路、相变存储器的操作电路及操作方法 | |
| KR100493599B1 (ko) | 워드선활성화전압의안정화회로를가지는반도체기억장치 | |
| KR100314651B1 (ko) | 반도체메모리장치의전압발생회로 | |
| US9177622B2 (en) | Supply independent delayer | |
| JP2532662B2 (ja) | メモリ装置の供給電圧安定化回路 | |
| US12068019B2 (en) | Internal voltage generation circuit and semiconductor memory apparatus including the same | |
| CN110942787A (zh) | 提升存储器效率的电路与方法 | |
| JP2000030476A (ja) | 不揮発性半導体記憶装置および閾値電圧書込み方法 | |
| Zurla et al. | Enhanced multiple-output programmable current pulse generator | |
| CN114785325B (zh) | 一种方波削角电路及显示面板 | |
| US11257542B2 (en) | Memory driving device | |
| US6242972B1 (en) | Clamp circuit using PMOS-transistors with a weak temperature dependency | |
| TW514929B (en) | Method and apparatus thereof for burn-in testing of a static random access memory | |
| CN118824309A (zh) | 放大电路的时序控制方法与电子器件 | |
| CN117762181A (zh) | 电源电路、电源电压的提供方法及存储器 | |
| CN117375588A (zh) | 固定压差比较电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |