KR101395904B1 - 다층연성회로기판 제조방법 - Google Patents

Abstract

본 발명은 다층연성회로기판을 제조하는 방법에 관한 것으로, 더욱 상세하게는 (a) PI층을 중심으로 상기 PI층의 상,하측 양면에 각각 동박층이 적층해 내층기판부재를 준비하는 단계와, (b) 상기 (a)단계에 의해 준비된 내층기판부재의 상,하측 양면 상에 레이저를 지정 위치에 출사해 복수의 제1바이어홀을 형성하는 단계와, (c) 상기 (b)단계에 의해 복수의 제1바이어홀이 형성된 상기 내층기판부재의 표면을 동도금하여, 복수의 제1블라인드바이어와 제1동도금층을 형성하는 단계와, (d) 상기 (c)단계에 의해 상기 내층기판부재의 표면에 형성된 상기 제1동도금층과 동박층을 부분적으로 제거하여 회로패턴을 형성하는 단계와, (e) 상기 (d)단계에 의해 회로패턴이 형성된 상기 내층기판부재의 표면에 외층기판부재를 접합하는 단계와, (f) 상기 (e)단계에 의해 상기 내층기판부재의 표면에 접합된 외층기판부재의 면상에 레이저를 지정 위치에 출사해 복수의 제2바이어홀을 형성하는 단계와, (g) 상기 (f)단계에 의해 제2바이어홀이 형성된 외층기판부재의 표면을 동도금하여, 복수의 제2블라인드바이어와 제2동도금층이 형성되어, 연성회로기판을 완성하는 단계가 포함되어, 복수의 블라인드바이어홀을 내층기판부재를 이루는 상,하측 동박층 중 어느 한 측의 동박층을 기준으로 서로 대칭되게 스택(stack)으로 형성해 바이어홀을 생성하기 위한 랜드가 축소되고, HDI(High Density Interconnection) FPCB를 구현할 수 있고, 레이저에 의한 바이어홀 형성을 용이하게 실시할 수 있으며, 고밀도 배선 및 회로 구성을 도모할 수 있는 연성회로기판 제조방법을 제공한다.

Description

다층연성회로기판 제조방법{Manufacturing multilayer flexible printed circuit board}

본 발명은 다층연성회로기판을 제조하는 방법에 관한 것으로, 더욱 상세하게는 복수의 블라인드바이어홀을 내층기판부재를 이루는 상,하측 동박층 중 어느 한 측의 동박층을 기준으로 서로 대칭되게 스택(stack)으로 형성해 바이어홀을 생성하기 위한 랜드가 축소되고, HDI(High Density Interconnection) FPCB를 구현할 수 있는 다층연성회로기판 제조방법에 관한 것이다.

최근 전자제품이 소형화, 박판화, 고밀도화 추세에 따라 다층 인쇄회로기판 역시 설계 자유도 및 전자제품의 추세에 맞추어 원자재의 변경과 함께 회로의 층 구성이 복합화되고 있다. 아울러, 신호 처리의 고속화 및 소형화(경박단소) 대응하기 위해 고밀도 인쇄회로기판(PCB)의 층간 도전법의 개발이 요구되고 있다.

상기한 연성인쇄회로기판의 종류로는, 회로패턴이 형성된 위치와 그 수에 따라 단면, 양면 및 다층으로 대별된다.

이들 중 단면 연성인쇄회로기판은 회로패턴이 한쪽 면에만 형성된 것으로서, 부품의 실장밀도가 낮고제조방법이 간단하다.

양면 연성인쇄회로기판은 회로패턴이 상하 양면에 형성된 것으로서, 상하 회로는 관통홀을 통해 연결된다.

다층 연성인쇄회로기판은 내층회로와 외층회로를 갖는 입체구조의 회로기판으로서, 입체배선에 의한 고밀도 부품실장과 배선거리의 단축이 가능하다는 장점을 갖는다.

이러한 연성 인쇄회로기판(FPCB)의 제조과정은, 베이스필름에 동박이 형성된 동박적층판(FCCL)에 드라이필름(Dry film)을 라미네이팅(Laminating) 한 후 노광, 현상 및 에칭공정을 통하여 소정의 회로패턴을 형성하고, 이후 기판면의 회로 보호를 위해 커버레이필름 (Cover lay film)을 임시로 접합시킨다.

상기와 같이 커버레이필름이 접착된 각 동박적층판을 본딩시트를 이용하여 적층한 후 NC드릴을 사용하여 관통홀 또는 비아홀(Via hole)을 형성하고, 무전해도금과 전해도금공정을 거쳐 관통홀 및 동박층에 도금층을 형성하여 필요한 층끼리 전기적으로 연결한 후 커버레이 필름을 최외층 동박상에 접착하는 과정으로 다층 연성 회로기판을 제조하게 된다.

국내공개특허 제2007-0019199호(공개일 2007.02.15)에는 폴리이미드 수지에 동박층을 적층하여 형성된 동적층판을 순차적으로 노광, 현상, 에칭하여 회로패턴을 형성한 다음 커버레이 필름을 가접하고 적층하여 단면 또는 양면의 연성인쇄회로기판을 제조하거나, 층간접착제를 이용하여 회로패턴이 형성된 다수의 동적층판을 적층하여 다층의 연성인쇄회로기판을 제조하는 방법에 관한 것으로서, 커버레이 필름 및 층간접착제는 레이저가공부에서 조사되는 레이저 빔에 의해 불필요한 부분이 제거되는 것을 특징으로 하는 연성인쇄회로기판의 제조방법이 개시된 바 있다.

한편, 일반적인 연성인쇄회로기판의 제조과정은 회로가 형성된 기판은 두께가 27~43㎛로 극히 얇기 때문에 제조과정 중에서 기판이 구겨지거나 회로의 꺽임불량, 그리고 취급에 의한 기판표면에 이물불량이 발생할 수 있는 문제가 있었다.

또한, 노광과정에서 고가의 양면노광기가 필요하고, 각 공정을 전량 낱장 방식으로 진행함으로써, 생산성이 저하되고, 불량률이 상승되며, 결국 제조 원가가 상승하여 제품 경쟁력이 떨어지는 등의 어려움이 존재했다.

이에 따라, 빌드업 인쇄회로기판의 경우, 마이크로 비아홀, 즉, 블라인드 비아홀(Blind Via Hole)을 형성하여 층간의 선택적인 전기적 도통을 형성시키고 있는데, 다층연성회로기판에 있어서, 내층회로기판의 인너바이어(IVH) 위에 바로 블라인드 비아홀(BVH)를 가공하지 못해 추가적인 랜드를 형성한 후 블라인드 비아홀을 형성하는 문제점이 있었다.

본 발명은 복수의 블라인드바이어홀을 내층기판부재를 이루는 상,하측 동박층 중 어느 한 측의 동박층을 기준으로 서로 대칭되게 스택(stack)으로 형성해 바이어홀을 생성하기 위한 랜드가 축소되고, HDI(High Density Interconnection) FPCB를 구현할 수 있는 다층연성회로기판 제조방법을 제공한 것에 그 목적을 가진다.

본 발명에 따른 다층연성회로기판 제조방법은 (a)PI층을 중심으로 상기 PI층의 상,하측 양면에 각각 동박층을 적층하여 내층기판부재를 준비하는 단계 후, (b)상기 (a)단계에 의해 준비된 내층기판부재의 지정 위치에, 레이저로 상측 동박층에서 PI층 또는 하측동박층에서 PI층을 차례로 제거하여 내측향으로 갈수록 협소해지는 마름모 형태의 제1바이어홀을 복수로 형성하는 단계 후, (c)상기 (b)단계에 의해 복수의 제1바이어홀이 형성된 상기 내층기판부재의 표면에, 동도금하여 복수의 제1블라인드바이어와 제1동도금층을 형성하는 단계 후, (d)상기 (c)단계에 의해 상기 내층기판부재의 표면에 형성된 상기 제1동도금층과 동박층을 부분적으로 제거하여 회로패턴을 형성하는 단계 후, (e)상기 (d)단계에 의해 회로패턴이 형성된 상기 내층기판부재의 표면에, 강화섬유에 매트릭스 수지를 예비 함침한 층간접착제와, 상기 층간접착제의 외측면에 접합되는 구리호일로 이루어진 외층기판부재를 접합하는 단계 후, (f)상기 (e)단계에 의해 상기 내층기판부재의 표면에 접합된 외층기판부재에는 상기 제1블라인드바이어와 대향진 회로패턴이 노출되도록, 상기 외측기판부재를 레이저로 제거하여, 내측향으로 갈수록 협소해지는 마름모 형태인 제2바이어홀을 복수로 형성하는 단계 후, (g)상기 (f)단계에 의해 제2바이어홀이 형성된 외층기판부재의 표면에 동도금하여, 상기 내층기판부재를 이루는 상,하측 동박층 중 어느 한 측의 동박층을 기준으로 각각의 제1블라인드바이어와 서로 대칭되게 스택(stack)으로 제2블라인드바이어와, 제2동도금층을 형성하여 연성회로기판을 완성하는 단계로 이루어진다.

삭제

삭제

삭제

본 발명에 따른 다층연성회로기판을 제조방법은 다음과 같은 효과를 가진다.

첫째, 복수의 블라인드바이어홀을 내층기판부재를 이루는 상,하측 동박층 중 어느 한 측의 동박층을 기준으로 서로 대칭되게 스택(stack)으로 형성해 바이어홀을 생성하기 위한 랜드가 축소되고, HDI(High Density Interconnection) FPCB를 구현할 수 있는 효과가 있다.

둘째, 레이저에 의한 바이어홀 형성을 용이하게 실시할 수 있고, 고밀도 배선 및 회로 구성을 도모할 수 있다.

도 1은 종래의 실시 예에 따른 다층연성회로기판 제조 과정을 간략하게 보인 예시도이다.
도 2는 본 발명의 실시 예에 따른 다층연성회로기판 방법을 간략하게 보인 블록도이다.
도 3은 본 발명의 실시 예에 따른 다층연성회로기판 제조 과정을 간략하게 보인 예시도이다.

이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시 예를 상세히 설명하기로 한다. 이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니 되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여, 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다.

따라서 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 실시 예에 불과할 뿐이고, 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들은 대체할 수 있는 균등한 변형 예들이 있을 수 있음을 이해하여야 한다.

이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시 예를 상세히 설명하기로 한다.

도 1은 종래의 실시 예에 따른 다층연성회로기판 제조 과정을 간략하게 보인 예시도이고, 도 2는 본 발명의 실시 예에 따른 다층연성회로기판 방법을 간략하게 보인 블록도이며, 도 3은 본 발명의 실시 예에 따른 다층연성회로기판 제조 과정을 간략하게 보인 예시도이다.

본 발명은 다층연성회로기판을 제조하는 방법에 관한 것으로, 더욱 상세하게는 복수의 블라인드바이어홀을 내층기판부재를 이루는 상,하측 동박층 중 어느 한 측의 동박층을 기준으로 서로 대칭되게 스택(stack)으로 형성해 바이어홀을 생성하기 위한 랜드가 축소되고, HDI(High Density Interconnection) FPCB를 구현할 수 있는 다층연성회로기판 제조방법에 관한 것으로, 그 실시 예를 도 2 및 도 3을 참조하여 더욱 상세하게 살펴보면 다음과 같다.

먼저 (a)단계(S100)로,

PI층(11)을 중심으로 상기 PI층(11)의 상,하측 양면에 각각 동박층(12)이 적층되어, 내층기판부재(10)가 준비된다.

이때 상기 PI층(11)의 재질은 내열성이 뛰어나고, 온도차에 따른 특성의 변화가 적으며, 내충격성이 좋고, 치수안정성이 좋으며, 전기특성(절연성)이 뛰어난 폴리이미드(Polyimide)로 구성되는 것이 바람직하다.

그리고 (b)단계(S200)로,

상기 (a)단계(S100)에 의해 준비된 내층기판부재(10)의 지정 위치에, 레이저로 상측 동박층(12)에서 PI층(11) 또는 하측동박층(12)에서 PI층(11)을 차례로 제거하여 내측향으로 갈수록 협소해지는 마름모 형태의 제1바이어홀(H1)을 복수로 형성한다.

이때 상기 (b)단계에서 형성되는 제1바이어홀(Via hole)(H1)은 회로의 구성에 따라 그 갯수 및 가공되는 위치가 결정되기에 갯수 및 위치는 한정하지 않고, 상기 제1바이어홀(Via hole)(H1)은 레이저에 의해 내측향으로 갈수록 협소해지는 마름모 형태로 형성하는 것이 바람직하고, 일측면의 동박층(12)과 PI층(11)을 레이저로 제거해 이면에 위치한 동박층(12)이 노출되도록 한다.

일예로 상기 내층기판부재(10)의 상면에서 레이저로 제1바이어홀(Via hole)(H1)을 가공하면 상기 내층기판부재(10)의 중심에 위치되는 PI층(11)의 상면에 위치된 동박층(12)과 PI층(11)이 레이저에 의해 차례로 제거되어, 상기 PI층(11)의 저면에 위치된 동박층(12)의 상면이 상기 제1바이어홀(Via hole)(H1)을 통해 노출된다.

그리고 상기 동박층(12)의 표면은 레이저빔을 반사하기 때문에 선처리 작업으로, 가공할 바이어홀의 직경과 같은 크기로 상기 동박층(12)에 에칭법을 이용해 동박만을 제거하여 홀을 형성하고, 다음으로 같은 위치에 바이어홀과 같은 직경으로 레이저빔을 출사하여 PI층(11)에 홀을 가공하여 제1바이어홀(Via hole)(H1)을 완성할 수도 있다.

그리고 (c)단계(S300)로,

상기 (b)단계(S200)에 의해 복수의 제1바이어홀(Via hole)(H1)이 형성된 상기 내층기판부재(10)의 표면을 동도금하여, 복수의 제1블라인드바이어홀(BVH)(13)와 제1동도금층(20)을 형성한다.

이때 이루어지는 동도금은 전해 또는 무전해 중 어느 하나의 방법으로 행하여도 무방하고, 상기 제1바이어홀(Via hole)(H1)의 내주면에 동도금되어 제1블라인드바이어홀(BVH)(13)을 이룬다.

그리고 (d)단계(S400)로,

상기 (c)단계(S300)에 의해 상기 내층기판부재(10)의 표면에 형성된 상기 제1동도금층(20)과 동박층(12)을 부분적으로 제거하여 회로패턴(21)을 형성한다.

이때 상기 제1동도금층(20)과 동박층(12)은 서로 동일한 부분이 제거되는 것이 바람직하다.

그리고 (e)단계(S500)로,

상기 (d)단계(S400)에 의해 회로패턴(21)이 형성된 상기 내층기판부재(10)의 표면에, 강화섬유에 매트릭스 수지를 예비 함침한 층간접착제(31)와, 상기 층간접착제(31)의 외측면에 접합되는 구리호일(32)로 이루어진 외층기판부재(30)를 접합한다.

이때 상기 (e)단계(S500)에서 접합되는 외층기판부재(30)는 강화섬유에 매트릭스 수지를 예비 함침한 층간접착제(프리프레그)(31)와, 상기 층간접착제(31)의 외측면에 구리호일(32)이 접합되어 단일체로 구성된다.

따라서 회로패턴(21)이 형성된 상기 내층기판부재(10)의 표면에 상기 층간접착제(프리프레그)(31)가 적층된 후 상기 층간접착제(프리프레그)(31)의 상면에 구리호일(32)이 적층되는 구조를 이룬다.

그리고 (f)단계(S600)로,

상기 (e)단계(S500)에 의해 상기 내층기판부재(10)의 표면에 접합된 외층기판부재(30)에는 상기 제1블라인드바이어(13)와 대향진 회로패턴(21)이 노출되도록, 상기 외측기판부재(30)를 레이저로 제거하여, 내측향으로 갈수록 협소해지는 마름모 형태인 제2바이어홀(H2)을 복수로 형성한다.

이때 상기 (f)단계에서 형성되는 제2바이어홀(Via hole)(H2)은 레이저에 의해 내측향으로 갈수록 협소해지는 마름모 형태로 형성하는 것이 바람직하고, 일측면의 외층기판부재(30)를 레이저로 제거해 회로패턴(21)이 노출되도록 한다.

또한 상기 (f)단계에서 형성되는 제2바이어홀(Via hole)(H2)은 상기 (b)단계에서 형성된 제1바이어홀(Via hole)(H1)과 상기 내층기판부재(10)를 이루는 상,하측 동박층(12) 중 어느 한측의 동박층(12)을 기준으로 서로 대칭되어 스택(stack)으로 형성되는 것이 바람직하다.

그리고 (g)단계(S700)로,

상기 (f)단계(S600)에 의해 제2바이어홀(Via hole)(H2)이 형성된 상기 외층기판부재(30)의 표면을 동도금하여, 상기 내층기판부재(10)를 이루는 상,하측 동박층(12) 중 어느 한 측의 동박층(12)을 기준으로 각각의 제1블라인드바이어(13)와 서로 대칭되게 스택(stack)으로 제2블라인드바이어(41)와, 제2동도금층(40)을 형성하여 연성회로기판을 완성한다.

이때 상기 제2바이어홀(Via hole)(H2)을 동도금으로 완전히 메워져 제2블라인드바이어(41)로 형성되는 것이 바람직하다.

또한 상기한 (e)단계(S500) 내지 (g)단계(S700)를 연속반복적으로 수행하여 적어도 3층 이상의 다층연성회로기판을 제조할 수도 있다.

본 발명은 도면에 도시된 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시 예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.

H1: 제1바이어홀 H2: 제2바이어홀
10: 내층기판부재 11: PI층
12: 동박층 13: 제1블라인드바이어
20: 제1동도금층 21: 회로패턴
30: 외층기판부재 31: 층간접착제(프리프레그)
32: 구리호일 40: 제2동도금층
41: 제2블라인드바이어

Claims (4)

1. (a)PI층을 중심으로 상기 PI층의 상,하측 양면에 각각 동박층을 적층하여 내층기판부재를 준비하는 단계;
   (b)상기 (a)단계에 의해 준비된 내층기판부재의 지정 위치에, 레이저로 상측 동박층에서 PI층 또는 하측동박층에서 PI층을 차례로 제거하여 내측향으로 갈수록 협소해지는 마름모 형태의 제1바이어홀을 복수로 형성하는 단계;
   (c)상기 (b)단계에 의해 복수의 제1바이어홀이 형성된 상기 내층기판부재의 표면에, 동도금하여 복수의 제1블라인드바이어와 제1동도금층을 형성하는 단계;
   (d)상기 (c)단계에 의해 상기 내층기판부재의 표면에 형성된 상기 제1동도금층과 동박층을 부분적으로 제거하여 회로패턴을 형성하는 단계;
   (e)상기 (d)단계에 의해 회로패턴이 형성된 상기 내층기판부재의 표면에, 강화섬유에 매트릭스 수지를 예비 함침한 층간접착제와, 상기 층간접착제의 외측면에 접합되는 구리호일로 이루어진 외층기판부재를 접합하는 단계;
   (f)상기 (e)단계에 의해 상기 내층기판부재의 표면에 접합된 외층기판부재에는 상기 제1블라인드바이어와 대향진 회로패턴이 노출되도록, 상기 외측기판부재를 레이저로 제거하여, 내측향으로 갈수록 협소해지는 마름모 형태인 제2바이어홀을 복수로 형성하는 단계;
   (g)상기 (f)단계에 의해 제2바이어홀이 형성된 외층기판부재의 표면에 동도금하여, 상기 내층기판부재를 이루는 상,하측 동박층 중 어느 한 측의 동박층을 기준으로 각각의 제1블라인드바이어와 서로 대칭되게 스택(stack)으로 제2블라인드바이어와, 제2동도금층을 형성하여 연성회로기판을 완성하는 단계로 이루어지는 연성회로기판 제조방법.
2. 삭제
3. 삭제
4. 삭제

Images