[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR101375433B1 - 질화물 반도체 레이저 소자의 제조 방법 및 질화물 반도체레이저 소자 - Google Patents

질화물 반도체 레이저 소자의 제조 방법 및 질화물 반도체레이저 소자 Download PDF

Info

Publication number
KR101375433B1
KR101375433B1 KR1020070045528A KR20070045528A KR101375433B1 KR 101375433 B1 KR101375433 B1 KR 101375433B1 KR 1020070045528 A KR1020070045528 A KR 1020070045528A KR 20070045528 A KR20070045528 A KR 20070045528A KR 101375433 B1 KR101375433 B1 KR 101375433B1
Authority
KR
South Korea
Prior art keywords
nitride semiconductor
resonator
laser device
semiconductor laser
semiconductor layer
Prior art date
Application number
KR1020070045528A
Other languages
English (en)
Other versions
KR20070109918A (ko
Inventor
게이지 사까모또
미쯔히로 노나까
Original Assignee
니치아 카가쿠 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니치아 카가쿠 고교 가부시키가이샤 filed Critical 니치아 카가쿠 고교 가부시키가이샤
Publication of KR20070109918A publication Critical patent/KR20070109918A/ko
Application granted granted Critical
Publication of KR101375433B1 publication Critical patent/KR101375433B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0201—Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02581—Transition metal or rare earth elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/04—MOCVD or MOVPE
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0201—Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
    • H01S5/0202—Cleaving
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/028—Coatings ; Treatment of the laser facets, e.g. etching, passivation layers or reflecting layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/1003—Waveguide having a modified shape along the axis, e.g. branched, curved, tapered, voids
    • H01S5/1014—Tapered waveguide, e.g. spotsize converter
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/1082—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region with a special facet structure, e.g. structured, non planar, oblique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/1082—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region with a special facet structure, e.g. structured, non planar, oblique
    • H01S5/1085—Oblique facets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2201—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure in a specific crystallographic orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34333—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on Ga(In)N or Ga(In)P, e.g. blue laser

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Nanotechnology (AREA)
  • Biophysics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Geometry (AREA)
  • Semiconductor Lasers (AREA)

Abstract

절삭부 주변에서의 치핑(chipping) 및 칩의 파손을 유효하게 방지할 수 있으며, 분할 부분에서의 버어(burr)나 절삭 잔여물의 부착을 방지함과 함께, 그 후의 레이저 소자의 핸들링 프로세스를 원활하게 행하게 하여, 안정된 품질의 레이저 소자를 효율적으로 제조할 수 있는 질화물 반도체 레이저 소자의 제조 방법 및 질화물 반도체 레이저 소자를 제공할 수 있다.
도전형 질화물 반도체층, 활성층, 공진기, 유전체막, 적층체

Description

질화물 반도체 레이저 소자의 제조 방법 및 질화물 반도체 레이저 소자{METHOD FOR MANUFACTURING NITRIDE SEMICONDUCTOR LASER DEVICE AND NITRIDE SEMICONDUCTOR LASER DEVICE}
도 1은 본 발명의 질화물 반도체 레이저 소자의 제조 방법에 의해 형성하는 노출 영역 및 돌출 영역의 레이아웃을 도시하는 평면도.
도 2는 본 발명의 질화물 반도체 레이저 소자의 제조 방법에 의해 형성하는 노출 영역 및 돌출 영역의 다른 레이아웃을 도시하는 평면도.
도 3은 본 발명의 질화물 반도체 레이저 소자의 제조 방법에 의해 형성하는 노출 영역 및 돌출 영역의 또 다른 레이아웃을 도시하는 평면도 및 그들의 단면도.
도 4는 본 발명의 질화물 반도체 레이저 소자의 제조 방법에 의해 제조되는 레이저 소자의 개략 평면도 및 개략 단면도.
도 5는 도 4의 레이저 소자의 개략 단면 사시도.
도 6은 본 발명의 질화물 반도체 레이저 소자의 제조 방법에 의해 제조되는 레이저 소자의 개략 단면 사시도.
도 7은 본 발명의 질화물 반도체 레이저 소자의 제조 방법에 의해 형성하는 노출 영역 및 돌출 영역의 또 다른 레이아웃을 도시하는 평면도.
<도면의 주요부분에 대한 부호의 설명>
10 : 기판
11 : n형 반도체층
11a : 노출 영역
11b : 돌출 영역
12 : 활성층
13 : p형 반도체층
14 : 릿지
15 : 제1 보호막
20 : n전극
[특허 문헌1] 일본 특개 2000-164964호
[특허 문헌2] 일본 특개 2002-261370호
[특허 문헌3] 일본 특개 2003-46177호
[특허 문헌4] 일본 특개 2005-175056호 공보
[특허 문헌5] 일본 특개 2004-158500호 공보
[특허 문헌6] 일본 특개 2003-332244호 공보
본 발명은, 질화물 반도체 레이저 소자의 제조 방법 및 질화물 반도체 레이 저 소자에 관한 것으로, 보다 상세하게는, 재현성 좋게 칩화하는 질화물 반도체 레이저 소자의 제조 방법 및 질화물 반도체 레이저 소자에 관한 것이다.
질화물 반도체는, InxAlyGa1 -x- yN(0≤x, 0≤y, 0≤x+y≤1)의 화합물 반도체에 의해 형성되어 있고, 이것을 이용한 반도체 레이저 소자는, 차세대 DVD 등의 대용량·고밀도의 정보 기록·재생이 가능한 광 디스크 시스템에의 이용, 퍼스널 컴퓨터 등의 전자 기기에의 이용 등, 다양한 요구가 높아지고 있다. 이 때문에, 질화물 반도체를 이용한 반도체 레이저 소자를, 안정된 특성을 유지하면서, 효율적으로 제조하는 연구가 활발히 행해지고 있다.
예를 들면, 종래부터, 웨이퍼 상에 질화물 반도체층을 적층한 후, 얻어진 웨이퍼를 종횡으로 분할하여 개개의 칩을 형성하는 방법으로서, 우선, 웨이퍼를, 에칭 또는 벽개에 의해, 복수의 레이저 소자의 공진기면을 형성하도록 바 형상으로 분할하고, 임의로 공진기면에 유전체막을 형성하고, 그 후, 바 형상의 웨이퍼를, 공진기면에 교차하는 방향으로, 다이싱, 스크라이빙 등에 의해 분할하여, 1 단위의 칩을 얻는다고 하는 방법이 채용되고 있다(예를 들면, 특허 문헌1 등). 또한, 공진기면을 형성하기 위한 분할과, 그 후의 공진기면에 직교하는 방향으로의 분할을 역의 순서로 분할하는 방법도 행해지고 있다(예를 들면, 특허 문헌2 등). 또한, 스크라이빙의 방법으로서, 레이저를 이용하는 것이 제안되어 있다(예를 들면, 특허 문헌3 등).
그러나, 예를 들면, 전술한 방법에 의해 웨이퍼를 절단하는 경우에는, 절삭부 주변에 치핑이라고 하는 결함이 발생한다고 하는 문제가 있다.
또한, 스크라이버 또는 레이저를 이용해서 스크라이빙하는 방법에서는, 웨이퍼 표면에 생긴 흠집에 가압해서 블레이킹하기 때문에, 웨이퍼 또는 적층체의 결정계 등에 의해, 의도하지 않는 방향으로 블레이킹되어, 칩의 파손이 많아지는 경우가 있다.
또한, 이들 방법에서는, 분할의 방법에 따라서는, 분할 부분, 특히 칩의 엣지 부분에 불균일한 요철이 형성되어, 그 후의 핸들링 프로세스에 지장을 초래하는 경우가 있다.
또한, 분할 부분에 버어 또는 절삭 잔여물 등이 부착되어, 레이저 소자의 수율을 저감시키거나, 레이저 소자 자체의 성능에 악영향을 끼치는 경우가 있다.
본 발명은 상기 과제를 감안하여 이루어진 것으로, 절삭부 주변에서의 칩핑 및 칩의 파손을 유효하게 방지할 수 있어, 분할 부분에서의 버어나 절삭 잔여물의 부착을 방지함과 함께, 그 후의 레이저 소자의 핸들링 프로세스를 원활하게 행하게 하여, 안정된 품질의 레이저 소자를 효율적으로 제조할 수 있는 질화물 반도체 레이저 소자의 제조 방법 및 질화물 반도체 레이저 소자를 제공할 수 있다.
본 발명의 질화물 반도체 레이저 소자의 제조 방법은, 기판 상에, 제1 도전형 질화물 반도체층, 활성층 및 제2 도전형 질화물 반도체층을 갖고, 공진기를 구성하는 적층체를 구비하는 질화물 반도체 레이저 소자의 제조 방법으로서,
상기 적층체 표면에서의 레이저 소자를 형성하는 소자 영역의 공진기 방향의 양측에, 제2 도전형 질화물 반도체층측으로부터, 적어도 제2 도전형 질화물 반도체층, 활성층을 제거해서 상기 제1 도전형 질화물 반도체층을 노출시킨, 상기 레이저 소자의 공진기 방향으로 연장하는 노출 영역과, 그 노출 영역보다도 폭이 좁고 그 노출 영역으로부터 상기 공진기 방향으로 각각 돌출한 2개의 돌출 영역을 갖는 제1 보조 홈을 형성하고,
상기 노출 영역 내에, 상기 제1 보조 홈보다도, 기판 표면에 대한 법선 방향으로부터의 측면의 경사각이 큰 제2 보조 홈을 형성하고,
상기 제2 보조 홈을 이용해서 기판 및 적층체를 분할하는 것을 포함하는 것을 특징으로 한다.
이 질화물 반도체 레이저 소자의 제조 방법에서는, 소자 영역 및 노출 영역이, 적어도 공진기 방향으로 각각 복수 형성되고, 또한, 인접하는 제1 보조 홈이 서로 이격해서 배치되어 있는 것이 바람직하다.
또한, 소자 영역 및 노출 영역이, 적어도 공진기 방향과 직교하는 방향으로 각각 복수 형성되고, 또한, 노출 영역의 폭이 교대로 서로 다르게 배치되거나, 혹은, 매트릭스 형상으로 복수 형성되어 있는 것이 바람직하다.
또한, 제2 보조 홈을 형성한 후, 기판 및 적층체를, 공진기 방향으로 교차하는 방향으로 분리해서 공진기 단면을 형성하는 것이 바람직하다.
또한, 공진기 단면에 유전체막을 더 형성하거나, 그 후, 제2 보조 홈을 이용해서 기판 및 적층체를 분할하는 것이 바람직하다.
또한, 제1 보조 홈의 단부는, 공진기 단면보다도 내측에 배치되는 것이 바람직하다.
제2 보조 홈은, 제1 도전형 질화물 반도체층으로부터 기판에 미치는 깊이로 형성하거나, 그 저부에서 60°보다 작은 각도의 V홈으로 형성하거나, 상면의 폭:깊이가 1:1∼2로 되도록 형성하거나, 레이저 스크라이브에 의해 형성하는 것이 바람직하다.
또한, 본 발명의 질화물 반도체 레이저는, 기판 상에, 제1 도전형 질화물 반도체층, 활성층 및 제2 도전형 질화물 반도체층을 포함하고, 공진기를 구성하는 적층체를 구비하는 질화물 반도체 레이저 소자로서,
상기 적층체가, 공진기 방향으로 연장되는 상기 적층체의 측면에 대하여, 레이저 소자의 내측에 경사하는 가장자리부를 구비하거나, 상기 적층체 표면에서의 레이저 소자를 형성하는 소자 영역의 공진기 방향의 양측에, 적어도 상기 제1 도전형 질화물 반도체층이 노출되어 있고, 상기 레이저 소자의 공진기 방향으로 연장되는 노출 영역과, 그 노출 영역보다도 폭이 좁고 그 노출 영역으로부터 상기 공진기 방향으로 각각 돌출한 2개의 돌출 영역을 갖는 제1 보조 홈과, 상기 노출 영역 내에 배치되고, 상기 제1 보조 홈보다도 깊은 제2 보조 홈을 구비하는 것을 특징으로 한다.
이 질화물 반도체 레이저 소자에서는, 가장자리부의 경사가, 30°미만이거나, 표면으로부터 30㎛ 미만의 깊이 범위에 존재하는 것이 바람직하다.
또한, 제2 보조 홈의 측면은, 제1 보조 홈의 측면보다도 기판 표면에 대한 법선 방향으로부터의 경사각이 큰 것이 바람직하다.
<실시 형태>
본 발명의 질화물 반도체 레이저 소자의 제조법을 행하기 위해, 우선, 기판 상에, 제1 도전형 질화물 반도체층, 활성층 및 제2 도전형 질화물 반도체층이 형성된 적층체를 준비한다.
여기에서 이용하는 기판으로서는, C면, A면, R면 중 어느 하나를 주면으로 하는 사파이어나 첨정석(MgAl2O4)과 같은 절연성 기판, 또한 탄화 규소(6H, 4H, 3C), 실리콘, ZnS, ZnO, GaAs, 다이아몬드 및 질화물 반도체와 격자 접합하는 니오븀산 리튬, 갈륨산 네오디뮴 등의 산화물 기판을 예로 들 수 있지만, 질화물 반도체 기판(GaN, AlN 등)인 것이 바람직하다. 예를 들면, 제1 주면 및/또는 제2 주면에 0.03∼10° 정도의 오프각을 갖는 질화물 반도체 기판(GaN, AlN 등)인 것이 보다 바람직하다. 그 막 두께는 50㎛ 내지 10㎜ 정도를 예로 들 수 있다. 질화물 반도체 기판은, MOCVD법, HVPE법, MBE법 등의 기상 성장법, 초임계 유체 내에서 결정 육성시키는 수열 합성법, 고압법, 플럭스법, 용융법 등에 의해 형성할 수 있다. 또한, 시판의 것을 이용해도 된다. 또한, 기판 상에는, 레이저 소자로서 기능하는 적층체를 형성하기 전에, 버퍼층, 중간층 등(예를 들면, AlxGa1 - xN(0≤x≤1) 등)을 형성하는 것이 바람직하다.
이 기판의 제1 주면 상에 형성하는 적층체는, 질화물 반도체층으로 이루어지고, 일반식이 InxAlyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)으로 나타내어지는 것을 이용할 수 있다. 이 외에, III족 원소로서 B가 일부에 치환된 것을 이용해도 되고, V족 원소로서 N의 일부를 P, As로 치환된 것을 이용해도 된다. 제1 도전형 및 제2 도전형은, 어느 한쪽이 n형, 다른 쪽이 p형을 의미한다. n형 반도체층은, n형 불순물로서, Si, Ge, Sn, S, O, Ti, Zr, Cd 등의 IV족 원소 또는 VI족 원소 등의 1 이상을 함유하고 있다. 또한, p형 반도체층은, p형 불순물로서, Mg, Zn, Be, Mn, Ca, Sr 등을 함유하고 있다. 불순물은, 예를 들면, 5×1016/㎤∼1×1021/㎤ 정도의 농도 범위에서 함유되어 있는 것이 바람직하다. 또한, 제1 도전형 반도체층 및 제2 도전형 반도체층을 구성하는 반도체층 모두가 반드시 불순물을 함유하는 것은 아니어도 된다.
적층체는, 제1 도전형 반도체층과 제2 도전형 반도체층에 광의 도파로를 구성하는 광 가이드층을 갖고, 이 광 가이드층으로 활성층을 사이에 끼운 분리 광 가둠형 구조인 SCH(Separate Confinement Heterostructure) 구조로 하는 것이 바람직하다. 단, 광 가이드층은 제1 도전형 반도체층과 제2 도전형 반도체층의 어느 한쪽에만 존재하는 구조, 또한 쌍방에 광 가이드층을 갖는 경우이어도 되고 제1 도전형 반도체층의 광 가이드층과 제2 도전형 반도체층의 광 가이드층에서 조성 및 막 두께가 서로 다른 구조이어도 된다.
적층체는, 예를 들면, n형 반도체층, 활성층, p형 반도체층을, 이 순서로 성장시킨다. 또한, n형 반도체층, p형 반도체층은, 단일 막구조, 다층 막구조 또는 조성비가 서로 다른 2층으로 이루어지는 초격자 구조를 구비한 것으로 할 수 있다. 또한, 이들 층에 조성 경사층이나 농도 경사층을 구비한 것이어도 된다. 이들 적층체가, 활성층에서 발생한 광을 증폭, 공진시키도록 기능한다.
n형 반도체층은, 단층막이어도 되지만, 다층막으로 형성하는 것이 바람직하다. 예를 들면, 제1 n형 반도체층으로서는 AlxGa1 - xN(0≤x≤0.5), 바람직하게는 AlxGa1-xN(0<x≤0.3)이다. 구체적인 성장 조건으로서는, 반응로 내에서의 성장 온도를 1000℃ 이상, 압력을 600Torr 이하로 한다. 또한, 제1 n형 반도체층은 클래드층으로서 기능시킬 수 있다. 막 두께는 0.5∼5㎛ 정도가 적당하다. 제2 n형 반도체층은, 광 가이드층으로서 기능시킬 수 있으며, AlxGa1 - xN(0≤x≤0.3)에 의해 형성할 수 있다. 막 두께는 0.5∼5㎛가 적당하다. n형 반도체층은, 조성 및/또는 불순물 농도가 서로 다른 3층 구조이어도 된다.
활성층은, 다중 양자웰 구조 또는 단일 양자웰 구조 중 어느 것이어도 된다. 웰층은, 적어도 In을 함유하고 있는 일반식 InxAlyGa1 -x-yN(0<x≤1, 0≤y<1, 0<x+y≤1)을 갖는 것이 바람직하다. Al 함유량을 높게 함으로써 자외 영역의 발광이 가능하게 된다. 또한, 360㎚∼580㎚ 정도로, 장파장측의 발광도 가능하다. 활성층을 양자 웰 구조로 형성함으로써, 발광 효율을 향상시킬 수 있다.
활성층 상에 p형 반도체층을 적층한다. 제1 p형 반도체층으로서는 p형 불순물을 함유한 AlxGa1 - xN(0≤x≤0.5)으로 한다. 제1 p형 반도체층은 p측 전자 가둠층으로서 기능한다. 제2 p형 반도체층은, AlxGa1 - xN(0≤x≤0.3), 제3 p형 반도체층은, p형 불순물을 함유한 AlxGa1 - xN(0≤x≤0.5)으로 형성할 수 있다. 제3 p형 반도체층은 GaN과 AlGaN으로 이루어지는 초격자 구조인 것이 바람직하여, 클래드층으로서 기능한다. 제4 p형 반도체층은, p형 불순물을 함유한 AlxGa1 - xN(0≤x≤1)으로 형성할 수 있다. 이들 반도체층에 In을 혼정(混晶)시켜도 된다. 또한, 제1 p형 반도체층, 제2 p형 반도체층은 생략 가능하다. 각 층의 막 두께는, 3㎚∼5㎛ 정도가 적당하다. 또한, 막 두께가 2000Å 이하의 반도체층이면, p형 반도체층의 층 사이에 그 반도체층을 추가 형성하여도 된다.
질화물 반도체층의 성장 방법은, 특별히 한정되지 않지만, MOVPE(유기 금속 기상 성장법), MOCVD(유기 금속 화학 기상 성장법), HVPE(수소화 기상 성장법), MBE(분자선 에피택시법) 등, 질화물 반도체의 성장 방법으로서 알려져 있는 모든 방법을 이용할 수 있다. 특히, MOCVD는, 감압∼대기압의 조건에서, 결정성 좋게 성장시킬 수 있으므로 바람직하다.
적층체의 표면, 즉 제2 도전형 반도체층의 표면에는, 도파로 영역으로서 기능하는 릿지가 형성되어 있는 것이 바람직하다.
릿지의 폭은 1.0㎛∼50.0㎛ 정도가 적당하다. 또한, 빔 형상을 싱글 모드로 하는 경우에는 릿지의 폭은 1.0㎛∼3.0㎛ 정도가 바람직하다. 그 높이(에칭의 깊이)는, p형 반도체층을 구성하는 층의 막 두께, 재료 등에 의해 적절하게 조정할 수 있어, 예를 들면, 0.1∼2㎛를 예로 들 수 있다. 또한, 릿지는, 공진기의 연장 방향의 길이가 100㎛∼2000㎛ 정도로 되도록 설정하는 것이 바람직하다. 릿지는, 공진기의 연장 방향에서 전부 동일한 폭이 아니어도 되고, 그 측면이 수직이어도 되고, 60∼90° 정도의 각도를 갖는 테이퍼 형상이어도 된다.
릿지는, 질화물 반도체층 상에 마스크 패턴을 형성하고, 이 마스크 패턴을 이용해서 에칭함으로써 형성할 수 있다.
마스크 패턴은, 예를 들면, SiO2 등의 산화막, SiN 등의 질화막을, 예를 들면, CVD 장치 등을 이용해서 형성하고, 이 막을 포토리소그래피 및 에칭 공정 등의 공지의 방법을 이용하여, 원하는 형상으로 패터닝함으로써 형성할 수 있다. 마스크 패턴의 막 두께는, 릿지가 형성된 후에, 릿지 상에 잔존하는 마스크 패턴이, 후의 공정에서 리프트오프법에 의해 제거할 수 있는 막 두께인 것이 적당하다. 예를 들면, 0.1∼5.0㎛ 정도를 들 수 있다. 패터닝은, 예를 들면, RIE법 등을 이용하는 것이 바람직하고, 이 때의 에칭은, 할로겐계 가스를 이용해서 행하는 것이 바람직하다. 예를 들면, Cl2, CCl4, SiCl4 및/또는 BCl3 등과 같은 염소계의 가스, CF4, CHF3, SiF4 등과 같은 불소계 등의 가스를 이용해서 행하는 것이 바람직하다.
그 후, 마스크 패턴을 이용해서, 질화물 반도체층을 에칭함으로써 릿지를 형성한다. 에칭은, RIE법을 이용해서, 예를 들면, 염소계의 가스를 이용하는 것이 바람직하다. 또한, 에칭 시의 기판 온도는, 특별히 한정되지 않지만, 저온(예를 들면, 60∼200℃ 정도)으로 하는 것이 바람직하다.
또한, 본 발명의 레이저 소자는, 릿지가 형성되어 있지 않고, 전류 협착층이 형성된 구조이어도 된다. 이 경우, 우선, 제1 도전형 질화물 반도체층을 형성하 고, 폭 0.3∼20㎛ 정도, 바람직하게는 0.5∼3.0㎛ 정도의 스트라이프 형상의 개구를 갖는 막 두께 0.01㎛∼5㎛ 정도, 바람직하게는 300㎚ 정도 이하의 전류 협착층을 형성한다. 다음으로, 이 전류 협착층의 개구에 노출된 제1 도전형 반도체층 상에, 예를 들면, 양자 웰 구조를 한 활성층을 형성한다. 다음으로, 활성층 상에 제2 도전형 질화물 반도체층을 형성한다. 이와 같은 전류 협착층은, 예를 들면, i형의 질화물 반도체층 또는 SiO2, Al2O3 등의 절연 재료로 형성할 수 있다. 또한, 전류 협착층은, 제1 도전형 반도체층 또는 제2 도전형 반도체층을 형성하고, 그 표면에 전류 협착층을 성장시키고, 이 전류 협착층에 스트라이프 형상의 개구를 형성하고, 질화물 반도체층을 재성장시킴으로써 형성하여도 된다.
릿지 스트라이프를 형성한 후의 임의의 단계에서, 릿지의 양측면 및 제2 도전형 반도체층의 표면에, 제1 보호막을 형성하는 것이 바람직하다. 제1 보호막의 재료는 SiO2 또는 Ti, Zr, V, Nb, Hf, Ta 등의 산화물을 예로 들 수 있다. 제1 보호막의 형성 방법은, 그 분야에서 공지된, 예를 들면, CVD법, 증착법, ECR(전자 사이클로트론 공명 플라즈마) 스퍼터법, 마그네트론 스퍼터법 등과 같은 여러 가지의 방법에 의해 단층 또는 적층 구조로 형성할 수 있다. 또한, 단층의 막을, 1회 또는 2회 이상, 제조 방법 또는 조건을 변화시킴으로써, 조성은 동일하지만, 막질이 서로 다른 막으로서 형성하여도 된다. 제1 보호막을 형성하는 경우에는, 전술한 릿지의 형성 시에 이용한 마스크 패턴을 그대로 존재시킨 상태에서, 질화물 반도체층 상에 제1 보호막을 형성하는 것이 바람직하다.
또한, 임의의 단계에서, 제2 도전형 반도체층의 표면(릿지가 형성되어 있는 경우에는 그 표면)에, p전극을 형성하는 것이 바람직하다. p 전극으로서, 예를 들면, Ni와 Au로 이루어지는 2층 구조를 이용하는 경우에는, 우선, 제4 p형 반도체층 상에 Ni를 5∼20㎚ 정도의 막 두께로 형성하고, 다음으로, Au를 50∼300㎚ 정도의 막 두께로 형성한다. 또한, p전극을 3층 구조로 하는 경우에는 Ni-Au-Pt 또는 Ni-Au-Pd의 순으로 형성한다. Ni와 Au는 2층 구조와 동일한 막 두께이면 되고, 최종 층으로 되는 Pt, Pd는 50∼500㎚ 정도인 것이 적당하다.
p전극 상에는, 임의로 패드 전극을 형성하여도 된다. 패드 전극은, Ni, Ti, Au, Pt, Pd, W 등의 금속으로 이루어지는 적층막으로 하는 것이 바람직하다. 구체적으로는, p 전극측으로부터 W-Pd-Au 또는 Ni-Ti-Au, Ni-Pd-Au의 순으로 형성한 막을 예로 들 수 있다. 패드 전극의 막 두께는 특별히 한정되지 않지만, 최종층의 Au의 막 두께를 100㎚ 정도 이상으로 하는 것이 바람직하다.
임의의 단계에서, 예를 들면, p 전극을 형성한 후에는, 오믹 어닐링을 행하는 것이 바람직하다. 예를 들면, 질소 및/또는 산소 함유 분위기 하에서, 300℃ 정도 이상, 바람직하게는 500℃ 정도 이상의 어닐링 조건이 적당하다.
임의의 단계에서, 예를 들면, 제1 보호막을 형성한 후, 이 제1 보호막 상에, 제2 보호막을 형성하여도 된다. 제2 보호막은, 그 분야에서 공지의 방법에 의해 형성할 수 있으며, 전술한 제1 보호막과 마찬가지의 재료 중에서 선택할 수 있다.
임의의 단계에서, 예를 들면, p전극의 형성 전후에, 기판의 제2 주면에, 부분적 또는 전체면에, n전극을 형성하는 것이 바람직하다. n 전극은, 예를 들면, 스퍼터법, CVD, 증착 등으로 형성할 수 있다. n 전극의 형성에는, 리프트오프법을 이용하는 것이 바람직하고, n 전극을 형성한 후, 300℃ 정도 이상으로 어닐링을 행하는 것이 바람직하다. n 전극으로서는, 예를 들면, 총 막두께가 1㎛ 정도 이하이고, 기판측으로부터, V(막 두께 100Å)-Pt(막두께 2000Å)-Au(막두께 3000Å), Ti(100Å)-Al(5000Å), Ti(60Å)-Pt(1000Å)-Au(3000Å), Ti(60Å)-Mo(500Å)-Pt(1000Å)-Au(2100Å), Ti(60Å)-Hf(60Å)-Pt(1000Å)-Au(3000Å), Ti(60Å)-Mo(500Å)-Ti(500Å)-Pt(1000Å)-Au(2100Å), W-Pt-Au, W-Al-W-Au, 혹은, 질화물 반도체측으로부터 Hf-Al, Ti-W-Pt-Au, Ti-Pd-Pt-Au, Pd-Pt-Au, Ti-W-Ti-Pt-Au, Mo-Pt-Au, Mo-Ti-Pt-Au, W-Pt-Au, V-Pt-Au, V-Mo-Pt-Au, V-W-Pt-Au, Cr-Pt-Au, Cr-Mo-Pt-Au, Cr-W-Pt-Au 등의 막이 예시된다. 또한, n전극은, 후술하는 레이저 스크라이브 홈 상 및/또는 후술하는 공진기 단면 형성을 위한 벽개선 또는 스크라이브 영역 등을 제외하는 범위에 패턴을 붙여서 형성하는 것이 바람직하다.
또한, 임의로, n전극 상에 메탈라이즈 전극을 형성하여도 된다. 메탈라이즈 전극은, 예를 들면, Ti-Pt-Au-(Au/Sn), Ti-Pt-Au-(Au/Si), Ti-Pt-Au-(Au/Ge), Ti-Pt-Au-In, Au-Sn, In, Au-Si, Au-Ge 등에 의해 형성할 수 있다. 메탈라이즈 전극의 막 두께는, 특별히 한정되지 않는다.
계속해서, 제1 보조 홈을 형성한다. 제1 보조 홈은, 노출 영역과 2개의 돌출 영역으로 이루어진다. 단, 제1 보조 홈의 형성은, 전극의 형성 후뿐만 아니라, 전극의 형성보다 전에 행해도 된다. 예를 들면, 제1 보조 홈의 형성은, 제1 도전형 질화물 반도체층의 노출 영역(11a)을 형성하는 공정과 동시에 행해도 된다.
노출 영역과 돌출 영역은, 적층체 표면에서 레이저 소자를 형성하는 소자 영역의 양측, 즉, 공진기 방향과 대략 평행해서 인접되는 양측의 영역을, 제2 도전형 질화물 반도체층측으로부터, 적어도 제2 도전형 질화물 반도체층, 활성층, 임의로 제1 도전형 질화물 반도체층을 제거함으로써 형성할 수 있다. 이들 층의 제거는, 릿지의 형성과 마찬가지로, 원하는 마스터 패턴을 형성하고, 그것을 마스크로 하여 적층체의 두께 방향으로 에칭함으로써 실현할 수 있다.
노출 영역 및 돌출 영역에서는, 제1 도전형 질화물 반도체층이 노출되고 있으며, 통상적으로, 이들 깊이는, 거의 동일하다. 노출 영역은, 소자 영역과 마찬가지로, 공진기 방향으로 연장되어 배치되어 있고, 그 형상은 특별히 한정되지 않지만, 일반적으로, 레이저 소자의 평면 형상이, 사각형, 평행 사변형, 직사각형, 사각형 또는 이들 형상에 유사한 형상 등이기 때문에, 노출 영역의 평면 형상도, 레이저 소자와 마찬가지의 형상으로 하는 것이 바람직하다. 예를 들면, 도 1에 도시한 바와 같이, 레이저 소자의 소자 영역(통상적으로, X 및 Y선으로 분할한 영역)이, 평면 형상으로 대략 직사각형인 경우에는, 노출 영역(11a)도 대략 직사각형인 것이 적당하다. 노출 영역(11a)의 폭 B는 특별히 한정되지 않지만, 구체적으로는 1㎛∼200㎛, 바람직하게는 2㎛∼100㎛ 정도를 예로 들 수 있다. 길이 F는, 공진기 형상에 대응해서 적절히 결정할 수 있다.
기판 상에, 복수의 소자 영역이 형성되는 경우, 예를 들면, 공진기 방향과 직교하는 방향 또는 매트릭스 형상으로 각각 복수 형성되는 경우에는, 노출 영역(11a)도 복수 형성되게 된다. 이 경우, 도 2에 도시한 바와 같이, 노출 영 역(11a)의 폭 A, B가 각각 서로 다르게 배치하여도 된다. 노출 영역(11a)의 폭 A는 특별히 한정되지 않지만, 구체적으로는 1㎛∼500㎛, 바람직하게는 2㎛∼300㎛정도를 예로 들 수 있다.
이러한 노출 영역(11a)의 폭의 변화는, 기판으로서, 특정한 질화물 반도체 기판을 이용한 경우에 특히 유효하다. 예를 들면, 특허 문헌4, 특허 문헌5, 특허 문헌6 등에 기재된 바와 같이, 그 표면에서 전위의 수가 서로 다른 영역이 스트라이프 형상으로 교대로 배치하고 있는 기판, 기판 상에 래터럴 성장에 의해 반도체층을 형성하고, 이 반도체층을 기판으로서 이용함으로써, 결정 결함 밀도, 결정 방향 등이 서로 다른 영역이 스트라이프 형상으로 배치되는 기판 등이 존재한다. 또한, 극성이 서로 다른 영역이 존재하는 기판이어도 된다. 그 일례로서, (0001)면으로 구성되는 제1 영역과, (000-1)면에서 제2 영역이 교대로 스트라이프 형상으로 형성되어 있는 것 등을 예로 들 수 있다. 이러한 기판을 이용하는 경우에, 이들 제1 영역 및/또는 제2 영역 등의 배치, 또한, 전위 밀도, 결정 결함 밀도, 불순물 농도, 요철의 정도, 결정면 등의 차이에 대응하여, 기판 상에 형성되는 질화물 반도체층에 의한 적층체가 양호한 레이저 특성을 실현할 수 있도록, 노출 영역(11a)의 폭을 적절히 조정하고, 예를 들면, 도 2 또는 도 7에 도시한 바와 같이, 노출 영역의 폭(A 및 B)이, 교대로 서로 다르게 배치하는 것이 바람직하다.
제1 보조 홈은, 도 1 및 도 2, 도 7에 도시한 바와 같이, 노출 영역(11a)보다도 폭이 좁고, 이 노출 영역(11a)으로부터 공진기 방향으로 각각 돌출한 2개의 돌출 영역(11b)을 갖고 있다. 돌출 영역(11b) 자체의 형상은, 노출 영역(11a)과 마찬가지로, 사각형, 평행사변형, 직사각형, 사각형 또는 이들 형상에 유사한 형상인 것이 적당하다. 예를 들면, 레이저 소자가, 평면 형상에서 대략 직사각형인 경우에는, 도 1 및 도 2, 도 7에 도시한 바와 같이, 돌출 영역(11b)도, 노출 영역(11a)의 중앙 부분으로부터 돌출하는 대략 직사각형인 것이 적당하다. 돌출 영역(11b)의 폭 C는 특별히 한정되지 않지만, 예를 들면, 구체적으로는 0.5㎛∼20㎛정도를 들 수 있다. 또한, 도 7에 도시한 바와 같이, 노출 영역(11a)의 폭에 따라서, 돌출 영역(11b)의 폭 C'가 변화하여도 된다. 이 경우의 돌출 영역(11b)의 폭 C'는, 예를 들면, 1㎛∼50㎛ 정도를 예로 들 수 있다. 다른 관점으로부터, 노출 영역(11a)의 폭 A 또는 B는, 돌출 영역(11b)의 폭 C' 또는 C의 각각 2∼10배 정도가 적합하며, 3∼5배 정도가 바람직하다.
길이 D는, 예를 들면, 공진기 길이에 대하여 1/10 이하가 바람직하며, 구체적으로는, 0.5㎛∼200㎛ 정도를 예로 들 수 있다.
또한, 돌출 영역(11b)은, 도 3의 (a)∼(c)에 도시한 바와 같이, 이등변 삼각형, 단부가 뾰족한 돌출 형상, 노출 영역과 동일한 폭으로 선단이 뾰족한 형상 등, 다양한 형상이어도 된다.
또한, 도 3의 (d)에 도시한 바와 같이, 제1 보조 홈에서의 노출 영역(11a)의 측면의 경사각(기판 표면으로부터의 각도)은 70°보다 크고, 바람직하게는 80°이상인 것이 바람직하다. 다시 말해서, 노출 영역의 측면의 각도(기판 표면에 대한 법선 방향으로부터의 각도 β)는 20°이하, 바람직하게는 10°이하이다.
이러한 돌출 영역(11b)을 형성함으로써, 후술하는 제2 보조 홈의 배치를 수 반하여, 예상 외에도, 제2 보조 홈을 따라, 의도하는 방향으로의 레이저 소자의 분할을, 확실하게 또한 효율적으로 행할 수 있다.
기판 상에, 복수의 소자 영역이 형성되는 경우, 예를 들면, 공진기 방향 또는 매트릭스 형상으로 각각 복수 형성되는 경우에는, 노출 영역(11a)도 복수 형성되게 된다. 이 경우, 노출 영역(11a)으로부터 돌출하는 돌출 영역(11b)은, 인접하는 돌출 영역(11b)과 연속해서 배치되어 있어도 되지만, 서로 이격해서 배치되어 있는 것이 바람직하다. 즉, 얻어진 레이저 소자에서, 공진기 단면보다도, 제1 보조 홈의 단부(돌출 영역의 단부)가 내측에 배치되는 것이 바람직하다. 이에 의해, 공진기면을 드러내기 위한 공진 방향과 직교 또는 대략 직교하는 방향의 분할에 대하여, 노출 영역은 영향을 주지 않고, 공진기면용의 분할을 의도하는 방향으로 확실하게 행할 수 있어, 보다 한층 수율의 향상을 도모할 수 있다. 이격 거리 E는, 특별히 한정되지 않지만, 예를 들면, 노출 영역(11a)의 길이 D의 1/10∼1/2 정도, 구체적으로는, 1.0㎛∼20㎛ 정도가 적당하다.
또한, 제1 보조 홈에서의 노출 영역과 돌출 영역은, 동시에 형성하지 않아도 되고, 다른 공정으로 형성하여도 된다.
그 후 또는 임의의 단계에서, 반응 용기 내에서, 웨이퍼를 질소 분위기 속, 700℃ 정도 이상의 온도에서 어닐링하여, p형 반도체층을 저저항화하는 것이 바람직하다.
또한, 전술한 n전극의 형성을, 기판의 제2 주면이 아닌, 이 단계 또는 그 이후의 임의의 단계에서, 제1 도전형 반도체층의 노출 영역에 형성하여도 된다. 예 를 들면, 기판이 절연성 기판인 경우에는, 노출 영역에 n전극을 형성하는 것이 유효하다.
또한, 노출 영역 내에 제2 보조 홈을 형성한다.
제2 보조 홈은, 공지의 방법 중 어느 한쪽, 구체적으로는 레이저 스크라이버(DISCO사제 장치, 레이저 솔루션사제 장치, 옵트시스템사제 장치)에 의해 형성할 수 있다. 이 홈은, 적층체측으로부터, 즉, 제1 도전형 질화물 반도체층측으로부터 형성하는 것이 바람직하다. 제2 보조 홈 형성 시에는, 이용하는 레이저 광의 집광 스폿을, 입사하는 레이저 광의 크기, 전파 시에 발생하는 발산 각, 촛점 거리 등을 조정함과 함께, 초점 심도를, 파장, 집광 스폿 사이즈, 촛점 거리 등에 의해 적절하게 조정하는 것이 바람직하다. 일례로서, 이용하는 레이저 광의 파장을 150㎛∼600㎛ 정도, 에너지를 0.1W∼10W 정도로 하는 것을 예로 들 수 있다.
예를 들면, 제2 보조 홈은, 노출 영역 내에서 제1 도전형 질화물 반도체층으로부터 기판에 미치는 깊이로 형성하는 것이 바람직하다. 즉, 제1 보조 홈보다도 깊게 형성되어 있는 것이 바람직하다. 구체적으로는, 15∼30㎛ 정도, 또한 20∼25㎛ 정도의 깊이를 예로 들 수 있다. 또한, 제2 보조 홈은, 제1 보조 홈의 측면보다도, 기판 표면에 대한 법선 방향으로부터의 경사각(도 5 및 도 6 중, α 참조)이 크게 형성되어 있는(β<α) 것이 바람직하다. 통상적으로, 제1 보조 홈의 측면은, 그 형성 방법에 따르지만, 기판 표면에 대하여 대략 수직으로 형성된다. 이 경우, 제2 보조 홈은, 그 측면이, 기판 표면의 법선 방향에 대하여, 90°미만, 60°이하, 40°±10°, 20∼55° 정도, 또한 30∼45° 정도, 30°정도 미만으로 형성되어 있 어도 된다. 그 저부에서 100°이하, 60°이하, 40°±10°, 10∼55° 정도, 20∼55° 정도, 또한 30∼45° 정도의 꼭지각(도 3의 (d) 중, γ참조, γ는 대략 2α에 대응함)을 갖는 V홈으로 형성하는 것이 바람직하고, 그 V홈은, 저부의 꼭지각을 중심으로 대칭인 것이 보다 바람직하다. 또한, β<γ/2인 것이 바람직하다. 또, 저부는 평탄하여도 되고(도 3의 (e) 참조), 이 경우에도, 제2 보조 홈의 측면은, 상기 범위로 경사져 있는 것이 바람직하다(도 3의 (e) 중, γ/2 참조, γ/2는 대략 α에 대응함).
이러한 깊이 및/또는 형상을 선택함으로써, 그 후에서의 프로세스 중에서, 적절한 강도를 확보하여, 의도하지 않은 단계에서의 균열의 발생을 방지할 수 있음과 함께, 용이하고 또한 의도하는 대로의 소자 분할을 실현할 수 있다. 또한, 제2 보조 홈은, 상면의 폭:깊이가 1:1∼2 정도, 바람직하게는 1:1.3∼1.7 정도로 되는 형상으로 형성하는 것이 바람직하다. 제2 보조 홈의 공진 방향에서의 길이는, 노출 영역 내에 배치되는 것이라면 특별히 한정되는 것은 아니고, 돌출 영역에는 이르지 않는 길이인 것이 바람직하다. 반드시 노출 영역 내에 연속한 홈이 하나 형성될 뿐만 아니라, 복수로 분할되어, 파선 상태로 형성되어 있어도 된다. 이에 의해, 제2 보조 홈을 형성한 후, 분할할 때까지의 동안의 제조 공정에서, 적당한 기판 강도를 확보하여, 의도하지 않은 단계에서의 분할을 방지할 수 있다.
제2 보조 홈은, 기판(웨이퍼) 상에 레이저 소자의 소자 영역이, 공진 방향 또는 공진 방향에 직교하는 방향으로 혹은 매트릭스 형상으로 복수 형성되는 경우에는, 기판 전체에 걸쳐, 이 공정에서 한번에 형성하는 것이 바람직하다. 이와 같 이, 제2 보조 홈을 형성하는 경우에는, 웨이퍼 전체의 홈 형성 부분을, 웨이퍼 단위로 화상 인식할 수 있기 때문에, 일회의 조작에 의해, 웨이퍼 상의 전부의 소자 영역에 대하여 제2 보조 홈을 형성할 수 있으며, 가공 공정, 가공 속도, 가공 시간의 단축을 도모하는 것이 가능하게 된다.
임의로, 제2 보조 홈을 형성한 후, 세정을 행하는 것이 바람직하다. 즉, 제2 보조 홈을 형성한 후, 레이저 광의 에너지에 의해, 홈 내부의 표면 또는 홈 주변의 노출 영역의 표면에, 질화물 반도체층을 구성하는 금속 원소의 데브리(debris) 등이 부착되어 있는 경우가 있다. 따라서, 이러한 데브리 등을, 예를 들면, 질산, 불화 수소산, 황산, 염산, 아세트산, 과산화 수소 등의 산의 단독 또는 2종 이상의 혼합액, 암모니아 등의 알칼리의 단독 또는 암모니아와 과산화 수소 등의 혼합액, 각종 계면 활성제 등의 적당한 에천트(etchant)를 이용하여, 침지, 린싱, 초음파 세정 등, 공지의 방법에 의해, 세정하는 것이 바람직하다. 이 세정에 의해, 에천트를 이용해서 데브리 등의 제거를 확실하게 행할 수 있기 때문에, 이들 데브리 등에 기인하는 소자 특성의 저하를 회피할 수 있다. 덧붙여서, 이 단계에서는, 공진기면이 아직 형성되어 있지 않기 때문에, 공진기면을 에천트에 노출하지 않아서, 공진기면에 손상을 입히지 않고, 데브리를 유효하게 제거하는 것이 가능하게 된다.
임의로, 제2 보조 홈을 형성한 후에, 릿지에 수직한 방향으로서, 질화물 반도체층의 적층체에 공진기 단면을 형성하기 위해, 웨이퍼를 바 형상으로 분할하는 것이 바람직하다. 여기에서, 공진기 단면은, M면(1-100) 또는 A면(11-20)으로 하는 것이 바람직하다. 웨이퍼를 바 형상으로 분할하는 방법으로서는, 블레이드 브 레이크, 롤러 브레이크 또는 프레스 브레이크 등, 또한 RIE 등의 에칭 등, 다양한 방법을 이용할 수 있다.
또한, 임의로, 공진기 단면을 형성한 경우에는, 얻어진 공진기 단면, 즉, 공진기면의 광반사측 및/또는 광출사면에, 유전체막을 형성하는 것이 바람직하다. 유전체막은 SiO2, ZrO2, TiO2, Al2O3, Nb2O5, AlN, AlGaN 등으로 이루어지는 단층막 또는 다층막으로 하는 것이 바람직하다. 공진면이 벽개에 의해 형성된 경우에는, 유전체막을 재현성좋게 형성할 수 있다.
그 후, 제2 보조 홈을 이용해서 기판 및 적층체를 분할한다. 여기에서의 분할은, 공지의 방법에 의해 행할 수 있다. 예를 들면, 임의로, 제2 보조 홈을 형성한 것과 반대측, 즉 기판측에 원형 롤러 또는 날붙이 등을 대고, 제2 보조 홈에 응력을 집중함으로써, 기판 및 적층체를 벽개(劈開)해서 분할할 수 있다. 이에 의해, 반도체 레이저 소자의 1단위를 구성하는 칩을 얻을 수 있다.
또한, 본 발명의 질화물 반도체 레이저 소자는, 기판 상에 적층체를 구비해서 구성되고, 이 적층체의 공진기 방향으로 연장되는 적어도 1개의 가장자리부, 바람직하게는 양측의 가장자리부가, 공진기 방향으로 연장되는 적층체의 측면에 대하여, 레이저 소자의 내측에 경사져 있다. 또한, 다른 관점으로부터, 본 발명의 질화물 반도체 레이저 소자는, 적층체 표면에서의 레이저 소자를 형성하는 소자 영역의 공진기 방향의 양측에, 적어도 제1 도전형 질화물 반도체층이 노출되어 있고, 레이저 소자의 공진기 방향으로 연장되는 노출 영역과, 이 노출 영역보다도 폭이 좁고 노출 영역으로부터 공진기 방향으로 각각 돌출한 2개의 돌출 영역을 갖는 제1 보조 홈과, 노출 영역 내에 배치되고, 제1 보조 홈보다도 깊은 제2 보조 홈을 구비한다.
이 적층체의 가장자리부는, 예를 들면, 도 5에 도시한 바와 같이, 적층체에서의 제1 질화물 반도체층으로부터 기판에 이르는 깊이 G의 영역, 구체적으로는, 노출한 제1 질화물 반도체층 표면(도 5 중, 참조 부호 11a 참조)으로부터 30㎛ 미만의 깊이 범위, 바람직하게는 25㎛ 정도 이하의 범위가, 모따기된 것과 같은 형상으로 경사져 있다. 이 경사각 α는, 예를 들면, 기판 표면에 대한 법선 방향에 대하여 30°미만, 또한, 22.5°정도 이하인 것이 바람직하다.
또한, 예를 들면, 도 6에 도시한 바와 같이, 적층체에서의 제1 질화물 반도체층의 노출된 부위가, 계단 형상으로 형성되어 있고, 그곳에, 제2 보조 홈에 대응하는 홈(α°경사진 부분)이 기판에 이르는 깊이로 형성되어 있어도 된다. 이 경우, 제1 질화물 반도체층이 노출된 계단 형상의 부위(가장 낮은 부위, 도 6 중, 참조 부호 11a 참조)는, 전술한 노출 영역에 기인하는 것이어도 된다.
이와 같이, 적층체의 가장자리부에 경사를 갖고 있음으로써, 그 가장자리부의 요철이 해소되어, 매끄럽게 되고, 버어 또는 절삭 잔여물 등이 거의 완전하게 제거된 상태가 된다. 이에 의해, 그 후의 제조 공정에서, 적층체의 기판측의 측면을 파지하는 등의 경우에, 핸들링성을 향상시킬 수 있음과 함께, 버어나 절삭 잔여물 등에 기인하는 품질의 저하를 방지하여, 고품질의 레이저 소자를 얻을 수 있다.
이하에, 본 발명의 질화물 반도체 레이저 소자의 제조 방법 및 질화물 반도 체 레이저 소자의 실시예를 설명한다.
실시예 1
이 실시예의 레이저 소자의 제조 방법을 이하에 기재한다.
우선, n형 GaN으로 이루어지는 기판을 MOVPE 반응 용기 내에 세트하고, 트리메틸 알루미늄(TMA), 트리메틸 갈륨(TMG), 암모니아(NH3)를 이용하고, 불순물 가스에 실란 가스(SiH4)를 이용하여, Si를 0.8×1018/㎤ 도프한 n-Al0 .02Ga0 .98N으로 이루어지는 제1 버퍼층을 성장시킨다. 그 후, 승온해서 트리메틸 인듐(TMI), TMG, 암모니아를 이용하여, Si를 3×1018/㎤ 도프한 n-In0 .1Ga0 .9N으로 이루어지는 제2 버퍼층을 성장시킨다.
다음으로 암모니아와 TMG를 이용하여, Si를 1×1018/㎤ 도프한 Al0 .11Ga0 .89N으로 이루어지는 n형 클래드층을 성장시킨다.
계속해서, TMG 및 암모니아를 이용하여, 마찬가지의 온도에서, 언도프의 Al0.06Ga0.94N으로 이루어지는 n측 광 가이드층을 성장시킨다. 온도를 950℃로 해서, TMI, TMG 및 암모니아를 이용하여, Si를 5×1018/㎤ 도프한 Al0 .15Ga0 .85N으로 이루어지는 장벽층을 성장시킨다. 실란 가스를 멈추고, 언도프의 In0 .01Ga0 .99N으로 이루어지는 웰층을 성장시킨다. 또한, 동일 온도로 TMA를 이용하여, Al0 .15Ga0 .35N으로 이 루어지는 장벽층을 성장시켜서, 단일 양자웰(SQW)로 이루어지는 활성층을 성장시킨다.
다음으로, TMI를 멈추어, Cp2Mg을 흘리고, Mg을 1×1020/㎤ 도프한 p형Al0.30Ga0.70N으로 이루어지는 p형 캡층을 성장시킨다. 계속해서 Cp2Mg, TMA를 멈추어, 1050℃에서, 언도프 Al0 .06Ga0 .94N으로 이루어지는 p측 광 가이드층을 성장시킨다. 이 p측 광 가이드층은, 언도프로서 성장시키지만, p형 캡층으로부터의 Mg의 확산에 의해, Mg 농도가 5×1016/㎤로 되어 p형을 나타내는 경우가 있다. Cp2Mg를 멈추고, TMA를 흘려서, 1050℃에서 언도프 Al0 .13Ga0 .87N으로 이루어지는 층을 성장시키고, 계속해서 Cp2Mg를 흘려서, Mg 농도가 1×1019/㎤로 되는 Al0 .09Ga0 .91N으로 이루어지는 층을 성장시켜, 총 막두께 0.6㎛의 초격자층으로 이루어지는 p형 클래드층을 성장시킨다. 마지막으로, p형 클래드층 상에, Mg를 1×1020/㎤ 도프한 p형 GaN으로 이루어지는 p형 컨택트층을 성장시킨다.
기판 상에 질화물 반도체층을 적층시킨 웨이퍼를, 반응 용기로부터 취출하고, 최상층의 p측 컨택트층의 표면에, 폭 2.3㎛의 스트라이프로 이루어지는 SiO2로 이루어지는 마스크 패턴을 형성한다. 그 후, RIE(반응성 이온 에칭)를 이용하여, p형 클래드층과 p측 광 가이드층과의 계면 부근까지 에칭을 행하여, 스트라이프 형 상의 릿지를 형성한다.
다음으로, 마스크 패턴이 형성된 상태에서, 질화물 반도체층의 표면에 ECR스퍼터 장치를 이용하여, 막 두께 100㎚에서 ZrO2의 단층으로 이루어지는 제1 보호막을 형성한다. 그 후, p측 컨택트 층 상에 형성되어 있는 마스크 패턴을 용해 제거하고, 리프트오프법에 의해 SiO2로 이루어지는 마스터 패턴과 함께, p측 컨택트 층 상에 형성되어 있는 제1 보호막을 제거한다.
계속해서, p측 컨택트층의 릿지 최표면에, Ni와 Au로 이루어지는 p측 오믹 전극을 스트라이프 형상으로 형성하고, 그 위에, p측 오믹 전극과 전기적으로 접속한 p측 패드 전극을 형성한다.
또한, n측 오믹 전극을 n형 GaN 기판의 이면에 형성한다.
계속해서, p측 컨택트 층 상에 원하는 형상의 마스크 패턴을 형성하고, 이 마스크 패턴을 이용하여, p측 컨택트층측으로부터, n측 광 가이드층의 도중까지 에칭하고, n측 광 가이드층에 노출 영역 및 돌출 영역으로 이루어지는 제1 보조 홈을 형성한다. 여기에서는, 도 2에 도시한 바와 같이, 노출 영역(11a)의 길이 F를 약 550㎛, 폭이 넓은 노출 영역(11a)의 폭 A를 약 70㎛, 폭이 좁은 노출 영역(11a)의 폭 B를 약 30㎛, 돌출 영역(11b)의 폭 C를 약 2㎛, 돌출 영역(11b)의 길이 D를 약 23㎛, 인접하는 돌출 영역(11b)끼리의 이격 거리 E를 약 8㎛로 설정하였다.
계속해서, 노출 영역(11a) 내에, 촛점 거리를 just 포커스±10㎛, 전송 속도를 1㎛/sec∼200㎛/sec, 출력 0.1W∼10W로 하고 n 측 광 가이드층으로부터 기판에 이르는, V형의 레이저 스크라이브 홈(16)을, 제2 보조 홈으로서 형성했다. 이 경우의 레이저 스크라이브 홈의 최대 깊이는, 약 25㎛이며, n측 광 가이드층 표면의 폭은 약 15㎛이었다. 또한, 꼭지각은 약 40°이었다.
그 후, 산용액을 이용하여, 레이저 스크라이브 홈의 내부 및 표면을 초음파세정하고, 그곳에 부착되는 데브리 등을 제거했다.
계속해서, GaN 기판의 M면(질화물 반도체를 6각 기둥으로 나타낸 경우에 그 6각 기둥의 측면에 상당하는 면)에서 GaN을, 예를 들면, 도 4의 (a)의 X의 점선을 따라, 벽개해서 웨이퍼를 바 형상으로 하고, 그 바의 벽개면에 공진면을 제작했다.
공진면에, 유전체막을 형성한다. 프론트측은, Al2O3을 막 두께 120㎚로 형성한다. 리어측은, ZrO2 및 SiO2(총 막두께 700㎚)의 적층막으로 다층 유전체막을 형성한다. 그 후, 공진면에 수직한 방향으로(예를 들면, 도 4의 (a)의 Y의 점선을 따라), 먼저 형성한 레이저 스크라이브 홈을 따라, 바 형상의 웨이퍼를 분할해서 칩화하였다.
얻어진 반도체 레이저 소자는, 도 4의 (b)∼(f) 및 도 5에 도시한 바와 같이, 기판(10) 상에, n형 반도체층(11), 활성층(12), 표면에 릿지(14)가 형성된 p형 반도체층(13)이 적층되고, 릿지(14)의 양측에 제1 보호막(15)이 형성되어 구성된다. 또한, 릿지(14)에 전기적으로 접속하는 p전극(도시하지 않음)과, 기판(10)에 전기적으로 접속하는 n전극(20)이 형성되어 있다.
이 반도체 레이저 소자의 적층체의 가장자리부에는, 기판(10) 및 기판측의 제1 도전형 질화물 반도체층(11)의 측면에 대하여, α=20°에서 소자의 내측으로 경사지고, 깊이 G가 약 25㎛인 모따기가 형성되어 있다.
이 경사면에는, 요철이 없이, 매끄러워, 버어 등의 부착이 전혀 없었다.
이러한 반도체 레이저 소자를, 마찬가지의 방법으로 형성한 경우의 NG율을 산출했다. 그 결과, 12.0%이었다.
또한, 비교를 위해, 제1 보조 홈에서 돌출 영역을 형성하지 않는 것 이외 상기와 마찬가지의 방법으로 반도체 레이저 칩을 제작하고, 마찬가지로 NG율을 산출했다. 그 결과, 22.0%이었다.
이와 같이, 본 발명에서는, 레이저 스크라이브 홈을 이용한 웨이퍼의 분할에서, 돌출 영역을 형성함으로써, 의도하는 방향으로의 브레이크를 확실하게 행할 수 있어, 품질이 안정된 레이저 소자의 제조에서 수율을 향상시킬 수 있다. 특히, 돌출 영역이 연속하지 않고 형성되어 있는 경우에는, 예를 들면, 도 4의 (a)의 X의 점선을 따른 공진면의 제작 시에도, 제1 보조 홈 및 제2 보조 홈에 기인하는 의도하지 않는 웨이퍼의 균열 등이 발생하지 않아서, 질화물 반도체 레이저 소자의 일련의 제조에서, 수율의 향상을 도모할 수 있다.
또한, 공진기 단면에 손상을 입히지 않고, 데브리 등을 확실하게 세정하여 제거할 수 있기 때문에, 특성을 양호하게 유지할 수 있다.
또한, 레이저 스크라이브를 이용함으로써, 웨이퍼 단위로 레이저 스크라이브하는 부분을 인식하여, 가공할 수 있기 때문에, 가공 시간의 단축, 러닝 코스트를 저감할 수 있어, 물리적인 접촉을 수반하는 스크라이브법에서의 마모 부재의 교환 을 불필요로 하기 때문에, 보다 제조 코스트를 저감할 수 있다.
또한, 소자의 엣지부에서의 불균일한 요철 또는 버어 등을 유효하게 제거할 수 있다.
더구나, 버어 또는 절삭 잔여물의 부착에 의해 발생하는 그 후의 프로세스에서의 적층체 파지 등에서의 균열의 원인을 회피할 수 있음과 함께, 절삭 잔여물의 부착 등에 의한 쇼트 등의 특성에 관한 문제를 회피할 수 있어, 품질이 높은 레이저 소자를 얻을 수 있다.
실시예 2
돌출 영역의 이격 거리 E를 없애어, 인접하는 돌출 영역이 서로 연속하도록 돌출 영역을 형성한 것 이외에, 실질적으로 실시예 1과 마찬가지의 방법으로 반도체 레이저 칩을 제작했다.
이 제조 방법에 대해서, 마찬가지로 NG율을 산출했다. 그 결과, 6.3%였다.
이와 같이, 레이저 스크라이브 홈을 이용한 웨이퍼의 분할에서, 돌출 영역을 형성함으로써, 의도하는 방향으로의 브레이크를 확실하게 행할 수 있어, 품질이 안정된 레이저 소자의 제조에서 수율을 향상시킬 수 있음과 함께, 실시예 1과 마찬가지의 효과를 가질 수 있다.
실시예 3
돌출 영역의 이격 거리 E를 없애서, 인접하는 돌출 영역이 서로 연속하도록 돌출 영역을 형성하고, 또한, 돌출 영역의 폭 C를 약 8㎛로 한 것 이외에, 실질적으로 실시예 1과 마찬가지의 방법으로 반도체 레이저 칩을 제작했다.
이 제조 방법에 대해서, 마찬가지로 NG율을 산출했다. 그 결과, 7.0%이었다.
이와 같이, 레이저 스크라이브 홈을 이용한 웨이퍼의 분할에서, 돌출 영역을 형성함으로써, 의도하는 방향으로의 브레이크를 확실하게 행할 수 있어, 품질이 안정된 레이저 소자의 제조에서 수율을 향상시킬 수 있음과 함께, 실시예 1과 마찬가지의 효과를 가질 수 있다.
실시예 4
도 7에 도시한 바와 같이 노출 영역의 폭 A를 30㎛, 돌출 영역의 폭 C'를 10㎛, 노출 영역의 폭 B를 10㎛, 돌출 영역의 폭 C를 3㎛로 한 것 이외에, 실질적으로 실시예 1과 마찬가지의 방법으로 반도체 레이저 칩을 제작하였다.
이 제조 방법에 대해서, 마찬가지로 NG율을 산출했다. 그 결과, 실시예 1과거의 마찬가지였다.
이와 같이, 레이저 스크라이브 홈을 이용한 웨이퍼의 분할에서, 돌출 영역을 형성함으로써, 의도하는 방향으로의 브레이크를 확실하게 행할 수 있어, 품질이 안정된 레이저 소자의 제조에 있어서 수율을 향상시킬 수 있음과 함께, 실시예 1과 마찬가지의 효과를 가질 수 있다.
<산업상의 이용 가능성>
본 발명은, 레이저 소자뿐만 아니라, 발광 다이오드(LED) 등의 발광 소자, 태양 전지, 광 센서 등의 수광 소자, 혹은 트랜지스터 등의 반도체 디바이스의 제조 방법에 이용할 수 있다.
본 발명의 질화물 반도체 레이저 소자의 제조 방법에 따르면, 절삭부 주변에서의 치핑 및 칩의 파손을 유효하게 방지할 수 있어, 레이저 소자의 수율을 향상시킬 수 있다.
또한, 분할 부분에서의 버어나 절삭 잔여물의 부착을 방지함과 함께, 그 후의 레이저 소자의 핸들링 프로세스에 악영향을 줄 것 같은 엣지 부분의 요철을 매끄럽게 가공할 수 있어, 핸들링 프로세스를 원활하게 행하게 하여, 안정된 품질의 레이저 소자를 효율적으로 제조할 수 있다.
또한, 레이저 스크라이브를 이용함으로써, 웨이퍼 단위로 레이저 스크라이브하는 부분을 인식하여, 가공할 수 있기 때문에, 가공 시간의 단축, 러닝 코스트의 저감을 실현할 수 있음과 함께, 물리적인 접촉을 수반하는 스크라이브법에서의 마모 부재의 교환을 불필요로 하기 때문에, 보다 제조 코스트의 저감을 실현할 수 있다.
또한, 본 발명의 질화물 반도체 레이저 소자에 따르면, 소자의 엣지부에서의 불균일한 요철 또는 버어 등을 유효하게 제거할 수 있다. 덧붙여서, 버어 또는 절삭 잔여물의 부착에 의해 발생하는 그 후의 프로세스에서의 적층체의 파지 등에서의 균열의 원인을 회피할 수 있음과 함께, 절삭 잔여물의 부착 등에 의한 쇼트 등의 특성에 관한 문제를 회피할 수 있어, 품질이 높은 레이저 소자를 제공할 수 있다.

Claims (17)

  1. 질화물 반도체 기판 상에, 제1 도전형 질화물 반도체층, 활성층 및 제2 도전형 질화물 반도체층을 이 순서대로 가지고, 공진기를 구성하는 적층체를 구비하는 질화물 반도체 레이저 소자의 제조 방법으로서,
    상기 적층체 표면에서 볼 때, 레이저 소자의 공진기의 장방향(長方向)의 양측에, 제2 도전형 질화물 반도체층측으로부터, 제2 도전형 질화물 반도체층, 활성층을 제거해서 상기 제1 도전형 질화물 반도체층을 노출시킨, 상기 공진기의 장방향으로 연장되는 노출 영역과, 상기 노출 영역보다도 폭이 좁고 상기 노출 영역의 양단으로부터 상기 공진기의 장방향으로 각각 돌출한 2개의 돌출 영역을 갖는 제1 보조 홈을 형성하고,
    상기 노출 영역에서 노출된 제1 도전형 질화물 반도체층에, 상기 제1 보조 홈보다도, 기판 표면에 대한 법선 방향으로부터의 측면의 경사각이 큰 제2 보조 홈을 형성하고,
    상기 제2 보조 홈을 이용해서 기판 및 적층체를 분할하는
    것을 포함하는 질화물 반도체 레이저 소자의 제조 방법.
  2. 제1항에 있어서,
    소자 영역 및 노출 영역이, 적어도 공진기 방향으로 각각 복수 형성되고, 또한, 인접하는 제1 보조 홈이 서로 이격해서 배치되어 이루어지는 질화물 반도체 레이저 소자의 제조 방법.
  3. 제1항 또는 제2항에 있어서,
    소자 영역 및 노출 영역이, 적어도 공진기 방향과 직교하는 방향으로 각각 복수 형성되고, 또한, 노출 영역의 폭이 교대로 서로 다르게 배치되는 질화물 반도체 레이저 소자의 제조 방법.
  4. 제1항 또는 제2항에 있어서,
    소자 영역 및 노출 영역이, 매트릭스 형상으로 복수 형성되어 이루어지는 질화물 반도체 레이저 소자의 제조 방법.
  5. 제4항에 있어서,
    제2 보조 홈을 형성한 후, 기판 및 적층체를, 공진기 방향으로 교차하는 방향으로 분리해서 공진기 단면을 형성하는 질화물 반도체 레이저 소자의 제조 방법.
  6. 제5항에 있어서,
    공진기 단면에 유전체막을 더 형성하는 질화물 반도체 레이저 소자의 제조 방법.
  7. 제1항 또는 제2항에 있어서,
    공진기 단면보다도 제1 보조 홈의 단부가 내측에 배치되는 질화물 반도체 레이저 소자의 제조 방법.
  8. 제1항 또는 제2항에 있어서,
    공진기 단면에 유전체막을 형성한 후, 제2 보조 홈을 이용해서 기판 및 적층체를 분할하는 질화물 반도체 레이저 소자의 제조 방법.
  9. 제1항 또는 제2항에 있어서,
    제2 보조 홈은, 제1 도전형 질화물 반도체층으로부터 기판에 이르는 깊이로 형성하는 질화물 반도체 레이저 소자의 제조 방법.
  10. 제1항 또는 제2항에 있어서,
    제2 보조 홈을, 그 저부에서 60°보다 작은 각도의 V홈으로 형성하는 질화물 반도체 레이저 소자의 제조 방법.
  11. 제1항 또는 제2항에 있어서,
    제2 보조 홈은, 상면의 폭:깊이가 1:1∼2로 되도록 형성하는 질화물 반도체 레이저 소자의 제조 방법.
  12. 제1항 또는 제2항에 있어서,
    제2 보조 홈은, 레이저 스크라이브에 의해 형성되는 질화물 반도체 레이저 소자의 제조 방법.
  13. 질화물 반도체 기판 상에, 제1 도전형 질화물 반도체층, 활성층 및 제2 도전형 질화물 반도체층이 이 순서대로 적층되어, 공진기를 구성하는 적층체를 구비하는 질화물 반도체 레이저 소자로서,
    상기 적층체 표면에서 볼 때, 레이저 소자의 공진기의 장방향의 양측에, 상기 제1 도전형 질화물 반도체층이 노출되어 있고, 상기 공진기의 장방향으로 연장되는 노출 영역과, 상기 노출 영역보다도 폭이 좁고 상기 노출 영역의 양단으로부터 상기 공진기의 장방향으로 각각 돌출한 2개의 돌출 영역을 갖는 제1 보조 홈과,
    상기 노출 영역에서 노출된 제1 도전형 질화물 반도체층에 배치되고, 상기 제1 보조 홈보다도 깊은 제2 보조 홈을 구비하는 질화물 반도체 레이저 소자.
  14. 제13항에 있어서,
    상기 적층체가, 공진기의 장방향으로 연장되는 상기 적층체의 측면에, 레이저 소자의 내측으로 경사하는 가장자리부를 구비하는 질화물 반도체 레이저 소자.
  15. 제14항에 있어서,
    가장자리부의 경사가, 30°미만인 질화물 반도체 레이저 소자.
  16. 제14항에 있어서,
    가장자리부의 경사가, 표면으로부터 30㎛ 미만의 깊이 범위에 존재하는 질화물 반도체 레이저 소자.
  17. 제13항에 있어서,
    제2 보조 홈의 측면은, 제1 보조 홈의 측면보다도 기판 표면에 대한 법선 방향으로부터의 경사각이 큰 질화물 반도체 레이저 소자.
KR1020070045528A 2006-05-11 2007-05-10 질화물 반도체 레이저 소자의 제조 방법 및 질화물 반도체레이저 소자 KR101375433B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2006-00132477 2006-05-11
JP2006132477 2006-05-11
JPJP-P-2007-00113635 2007-04-24
JP2007113635A JP5056142B2 (ja) 2006-05-11 2007-04-24 窒化物半導体レーザ素子の製造方法及び窒化物半導体レーザ素子

Publications (2)

Publication Number Publication Date
KR20070109918A KR20070109918A (ko) 2007-11-15
KR101375433B1 true KR101375433B1 (ko) 2014-03-17

Family

ID=38685662

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070045528A KR101375433B1 (ko) 2006-05-11 2007-05-10 질화물 반도체 레이저 소자의 제조 방법 및 질화물 반도체레이저 소자

Country Status (3)

Country Link
US (1) US7649923B2 (ko)
JP (1) JP5056142B2 (ko)
KR (1) KR101375433B1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5121461B2 (ja) 2005-12-26 2013-01-16 パナソニック株式会社 窒化化合物半導体素子
JP5151400B2 (ja) 2007-11-04 2013-02-27 日亜化学工業株式会社 半導体素子の製造方法
JP5556657B2 (ja) * 2008-05-14 2014-07-23 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子の製造方法及びｉｉｉ族窒化物半導体発光素子、並びにランプ
US20100224880A1 (en) 2009-03-05 2010-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5573192B2 (ja) * 2010-01-22 2014-08-20 三菱電機株式会社 半導体装置の製造方法
JP5803457B2 (ja) * 2011-09-08 2015-11-04 三菱電機株式会社 レーザダイオード素子の製造方法
JP6135559B2 (ja) * 2014-03-10 2017-05-31 ソニー株式会社 半導体発光素子および半導体発光素子の製造方法ならびに半導体素子
JP6402549B2 (ja) 2014-09-10 2018-10-10 日亜化学工業株式会社 半導体レーザ素子及びその製造方法、並びに半導体レーザ装置の製造方法
JP2016149391A (ja) * 2015-02-10 2016-08-18 旭化成株式会社 窒化物半導体素子、窒化物半導体素子の移動方法及び半導体装置の製造方法
DE102015116712A1 (de) 2015-10-01 2017-04-06 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
DE102016120685A1 (de) 2016-10-28 2018-05-03 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterlasers und Halbleiterlaser
WO2018180952A1 (ja) 2017-03-29 2018-10-04 パナソニックＩｐマネジメント株式会社 窒化物半導体発光素子、窒化物半導体発光素子の製造方法及び窒化物半導体発光装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04206549A (ja) * 1990-11-30 1992-07-28 Hitachi Ltd 半導体チップの製造方法
JP2003086900A (ja) 2001-09-07 2003-03-20 Toshiba Electronic Engineering Corp 半導体レーザ装置、半導体レーザ装置の製造方法
JP2004031526A (ja) * 2002-06-24 2004-01-29 Toyoda Gosei Co Ltd ３族窒化物系化合物半導体素子の製造方法
KR20050009165A (ko) * 2003-07-11 2005-01-24 니치아 카가쿠 고교 가부시키가이샤 질화물 반도체 레이저 소자 및 그 제조 방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5914914B2 (ja) * 1979-11-15 1984-04-06 三菱電機株式会社 半導体レ−ザの製造方法
JPH0864906A (ja) * 1994-08-24 1996-03-08 Nippon Telegr & Teleph Corp <Ntt> 半導体装置の製法
US5629233A (en) * 1996-04-04 1997-05-13 Lucent Technologies Inc. Method of making III/V semiconductor lasers
JP2000164964A (ja) 1998-09-21 2000-06-16 Atr Adaptive Communications Res Lab 半導体レ―ザ装置の製造方法
JP4710148B2 (ja) * 2001-02-23 2011-06-29 パナソニック株式会社 窒化物半導体チップの製造方法
JP4644955B2 (ja) 2001-03-06 2011-03-09 ソニー株式会社 窒化物系半導体素子の作製方法
EP1406360B1 (en) * 2001-05-31 2010-11-03 Nichia Corporation Semiconductor laser element
JP2003046177A (ja) 2001-07-31 2003-02-14 Matsushita Electric Ind Co Ltd 半導体レーザの製造方法
JP3906739B2 (ja) 2002-05-13 2007-04-18 日亜化学工業株式会社 窒化物半導体基板の製造方法
JP4211358B2 (ja) 2002-11-01 2009-01-21 日亜化学工業株式会社 窒化物半導体、窒化物半導体素子及びそれらの製造方法
JP4665394B2 (ja) 2003-12-09 2011-04-06 日亜化学工業株式会社 窒化物半導体レーザ素子
WO2006095566A1 (en) * 2005-03-09 2006-09-14 Showa Denko K.K. Nitride semiconductor light-emitting device and method for fabrication thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04206549A (ja) * 1990-11-30 1992-07-28 Hitachi Ltd 半導体チップの製造方法
JP2003086900A (ja) 2001-09-07 2003-03-20 Toshiba Electronic Engineering Corp 半導体レーザ装置、半導体レーザ装置の製造方法
JP2004031526A (ja) * 2002-06-24 2004-01-29 Toyoda Gosei Co Ltd ３族窒化物系化合物半導体素子の製造方法
KR20050009165A (ko) * 2003-07-11 2005-01-24 니치아 카가쿠 고교 가부시키가이샤 질화물 반도체 레이저 소자 및 그 제조 방법

Also Published As

Publication number Publication date
JP5056142B2 (ja) 2012-10-24
US7649923B2 (en) 2010-01-19
KR20070109918A (ko) 2007-11-15
JP2007329459A (ja) 2007-12-20
US20070264802A1 (en) 2007-11-15

Similar Documents

Publication Publication Date Title
KR101375433B1 (ko) 질화물 반도체 레이저 소자의 제조 방법 및 질화물 반도체레이저 소자
CN111095483B (zh) 利用切割技术移除衬底的方法
JP3822976B2 (ja) 半導体装置およびその製造方法
JP4830315B2 (ja) 半導体レーザ素子
US8062959B2 (en) Method of manufacturing semiconductor element
JP5245904B2 (ja) 半導体レーザ素子の製造方法
KR100874077B1 (ko) 질화물 반도체 레이저 소자 및 그 제조 방법
JP4665394B2 (ja) 窒化物半導体レーザ素子
US7183585B2 (en) Semiconductor device and a method for the manufacture thereof
US8406264B2 (en) Nitride semiconductor laser element
JP4043087B2 (ja) 窒化物半導体素子の製造方法及び窒化物半導体素子
JP2006165407A (ja) 窒化物半導体レーザ素子
JP2000082867A (ja) 窒化物半導体レ―ザ素子の製造方法
JP4873116B2 (ja) 窒化物半導体レーザ素子、及びその製造方法
US20060209395A1 (en) Semiconductor laser and method for manufacturing the same
JP3604278B2 (ja) 窒化物半導体レーザー素子
JP4097343B2 (ja) 窒化物半導体レーザ素子の製造方法
JP2000058972A (ja) 窒化物半導体レーザ素子
JPH1027939A (ja) 窒化物半導体レーザ素子
JP5521352B2 (ja) 窒化物半導体レーザ素子の製造方法
KR101423340B1 (ko) 질화물 반도체 레이저 소자의 제조 방법 및 질화물 반도체레이저 소자
JP4224952B2 (ja) 窒化物半導体発光素子及びその製造方法
KR20240037325A (ko) 반도체 디바이스의 제조 방법 및 제조 장치
JP4321295B2 (ja) 窒化物半導体レーザ素子の製造方法
JP4964026B2 (ja) 窒化物系半導体レーザ素子の作製方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170220

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180219

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20200218

Year of fee payment: 7