KR101341024B1 - 박막 패턴의 제조 방법과 그를 가지는 평판 표시 소자 - Google Patents
박막 패턴의 제조 방법과 그를 가지는 평판 표시 소자 Download PDFInfo
- Publication number
- KR101341024B1 KR101341024B1 KR1020100055335A KR20100055335A KR101341024B1 KR 101341024 B1 KR101341024 B1 KR 101341024B1 KR 1020100055335 A KR1020100055335 A KR 1020100055335A KR 20100055335 A KR20100055335 A KR 20100055335A KR 101341024 B1 KR101341024 B1 KR 101341024B1
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- pattern
- photoresist
- mask
- patterns
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 226
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 28
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 75
- 238000000034 method Methods 0.000 claims abstract description 53
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 238000000059 patterning Methods 0.000 claims abstract description 3
- 239000010408 film Substances 0.000 claims description 16
- 239000000463 material Substances 0.000 claims description 16
- 238000003384 imaging method Methods 0.000 claims description 7
- 229910052750 molybdenum Inorganic materials 0.000 claims description 5
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 4
- 239000011733 molybdenum Substances 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 73
- 229910052751 metal Inorganic materials 0.000 description 24
- 239000002184 metal Substances 0.000 description 24
- 238000005530 etching Methods 0.000 description 20
- 239000004065 semiconductor Substances 0.000 description 7
- 238000002161 passivation Methods 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 5
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 3
- 229910001887 tin oxide Inorganic materials 0.000 description 3
- 229910004205 SiNX Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910001182 Mo alloy Inorganic materials 0.000 description 1
- 229910006404 SnO 2 Inorganic materials 0.000 description 1
- 230000001154 acute effect Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- -1 for example Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000000427 thin-film deposition Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
본 발명은 극미세 패턴을 형성할 수 있는 박막 패턴의 제조 방법과 그 박막 패턴을 가지는 평판 표시 소자를 제공하는 것이다.
본 발명에 따른 박막 패턴의 제조 방법은 기판 상에 제1 박막층, 제2 박막층 및 제3 박막층을 순차적으로 형성하는 단계와; 상기 제3 박막층 상에 제1 포토레지스트를 도포한 후 노광 및 현상 공정을 통해 제1 포토레지스트 패턴을 형성하는 단계와; 상기 제1 포토레지스트 패턴을 마스크로 이용하여 상기 제3 박막층을 식각하여 제2 박막 마스크 패턴을 형성한 다음, 상기 제2 박막층을 식각하여 상기 제2 박막 마스크 패턴보다 선폭이 좁은 제1 박막 마스크 패턴을 형성하는 단계와; 상기 제1 및 제2 박막 마스크 패턴이 형성된 기판 상에 상기 제1 박막 마스크 패턴의 측면과 제1 박막층을 덮도록 제2 포토레지스트를 형성하는 단계와; 상기 제1 포토레지스트 패턴과 상기 제2 포토레지스트를 전면 노광 및 현상 공정을 통해 상기 제1 포토레지스트 패턴을 제거하고 상기 제2 박막 마스크 패턴을 상기 전면 노광 공정시 마스크로 이용하여 상기 제2 포토레지스트를 패터닝함으로써, 상기 제1 박막층과 상기 제2 박막 마스크 패턴 사이에 위치하는 상기 제1 및 제2 박막 마스크 패턴이 비중첩되는 영역에 제2 포토레지스트 패턴을 형성하는 단계와; 상기 제1 및 제2 박막 마스크 패턴을 제거하는 단계와; 상기 제2 포토레지스트 패턴을 마스크로 상기 제1 박막층을 패터닝하여 동일 선폭의 다수의 박막 패턴을 형성하는 단계를 포함하며, 상기 박막 패턴은 인접한 박막 패턴과 박막 패턴군을 이루며, 상기 박막 패턴군과 인접한 박막 패턴군과 제1 간격으로 이격되며, 박막 패턴군 내의 상기 박막 패턴들은 제2 간격으로 이격되는 것을 특징으로 한다.
본 발명에 따른 박막 패턴의 제조 방법은 기판 상에 제1 박막층, 제2 박막층 및 제3 박막층을 순차적으로 형성하는 단계와; 상기 제3 박막층 상에 제1 포토레지스트를 도포한 후 노광 및 현상 공정을 통해 제1 포토레지스트 패턴을 형성하는 단계와; 상기 제1 포토레지스트 패턴을 마스크로 이용하여 상기 제3 박막층을 식각하여 제2 박막 마스크 패턴을 형성한 다음, 상기 제2 박막층을 식각하여 상기 제2 박막 마스크 패턴보다 선폭이 좁은 제1 박막 마스크 패턴을 형성하는 단계와; 상기 제1 및 제2 박막 마스크 패턴이 형성된 기판 상에 상기 제1 박막 마스크 패턴의 측면과 제1 박막층을 덮도록 제2 포토레지스트를 형성하는 단계와; 상기 제1 포토레지스트 패턴과 상기 제2 포토레지스트를 전면 노광 및 현상 공정을 통해 상기 제1 포토레지스트 패턴을 제거하고 상기 제2 박막 마스크 패턴을 상기 전면 노광 공정시 마스크로 이용하여 상기 제2 포토레지스트를 패터닝함으로써, 상기 제1 박막층과 상기 제2 박막 마스크 패턴 사이에 위치하는 상기 제1 및 제2 박막 마스크 패턴이 비중첩되는 영역에 제2 포토레지스트 패턴을 형성하는 단계와; 상기 제1 및 제2 박막 마스크 패턴을 제거하는 단계와; 상기 제2 포토레지스트 패턴을 마스크로 상기 제1 박막층을 패터닝하여 동일 선폭의 다수의 박막 패턴을 형성하는 단계를 포함하며, 상기 박막 패턴은 인접한 박막 패턴과 박막 패턴군을 이루며, 상기 박막 패턴군과 인접한 박막 패턴군과 제1 간격으로 이격되며, 박막 패턴군 내의 상기 박막 패턴들은 제2 간격으로 이격되는 것을 특징으로 한다.
Description
본 발명은 극미세 패턴을 형성할 수 있는 박막 패턴의 제조 방법과 그 박막 패턴을 가지는 평판 표시 소자에 관한 것이다.
최근 표시 소자의 시장은 대면적이 용이하고 경량화가 가능한 평판 표시 소자 위주로 급속히 변화하고 있다. 이러한 평판 표시 소자에는 액정 표시 장치(Liquid Crystal Display; LCD), 플라즈마 디스플레이 패널(Plasma Display Panel; PDP), 유기 발광 표시 장치(Organic Electro Luminescence Display; OLED) 등이 있다. 이 평판 표시 소자에 포함되는 다수의 박막 패턴은 박막 증착 공정, 노광 및 현상 공정을 포함하는 포토리소그래피 공정, 식각 공정 및 포토레지스트 박리 공정을 포함하는 마스크 공정을 통해 형성된다.
이러한 마스크 공정 중 포토리소그래피 공정을 통해 형성되는 포토레지스트 패턴의 최소 선폭은 약 4㎛이며, 포토레지스트 패턴 간의 최소 이격 거리는 약 3㎛이다. 이러한 포토레지스트 패턴을 이용한 식각 공정을 통해 형성되는 박막 패턴의 최소 선폭은 약 3㎛으로, 박막 패턴들 간의 최소 이격 거리는 약 4㎛로 형성된다.
따라서, 박막 패턴의 최소 선폭 이하의 해상력을 요구하는 박막 패턴의 형성 공정이 어려운 문제점이 있다.
상기와 같은 문제점을 해결하기 위하여, 본 발명은 극미세 박막 패턴을 형성할 수 있는 박막 패턴의 제조 방법 및 그 박막 패턴을 가지는 평판 표시 소자를 제공하는 것이다.
상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 박막 패턴의 제조 방법은 기판 상에 제1 박막층, 제2 박막층 및 제3 박막층을 순차적으로 형성하는 단계와; 상기 제3 박막층 상에 제1 포토레지스트를 도포한 후 노광 및 현상 공정을 통해 제1 포토레지스트 패턴을 형성하는 단계와; 상기 제1 포토레지스트 패턴을 마스크로 이용하여 상기 제3 박막층을 식각하여 제2 박막 마스크 패턴을 형성한 다음, 상기 제2 박막층을 식각하여 상기 제2 박막 마스크 패턴보다 선폭이 좁은 제1 박막 마스크 패턴을 형성하는 단계와; 상기 제1 및 제2 박막 마스크 패턴이 형성된 기판 상에 상기 제1 박막 마스크 패턴의 측면과 제1 박막층을 덮도록 제2 포토레지스트를 형성하는 단계와; 상기 제1 포토레지스트 패턴과 상기 제2 포토레지스트를 전면 노광 및 현상 공정을 통해 상기 제1 포토레지스트 패턴을 제거하고 상기 제2 박막 마스크 패턴을 상기 전면 노광 공정시 마스크로 이용하여 상기 제2 포토레지스트를 패터닝함으로써, 상기 제1 박막층과 상기 제2 박막 마스크 패턴 사이에 위치하는 상기 제1 및 제2 박막 마스크 패턴이 비중첩되는 영역에 제2 포토레지스트 패턴을 형성하는 단계와; 상기 제1 및 제2 박막 마스크 패턴을 제거하는 단계와; 상기 제2 포토레지스트 패턴을 마스크로 상기 제1 박막층을 패터닝하여 동일 선폭의 다수의 박막 패턴을 형성하는 단계를 포함하며, 상기 박막 패턴은 인접한 박막 패턴과 박막 패턴군을 이루며, 상기 박막 패턴군과 인접한 박막 패턴군과 제1 간격으로 이격되며, 박막 패턴군 내의 상기 박막 패턴들은 제2 간격으로 이격되는 것을 특징으로 한다.
여기서, 상기 제2 박막층은 무기 절연막 또는 수직 결상계 재질로 형성되며, 상기 제3 박막층은 광을 차단하는 불투명 재질로 형성되는 것을 특징으로 한다.
구체적으로, 상기 수직 결상계 재질은 몰리브덴인 것을 특징으로 한다.
한편, 상기 제1 박막 마스크 패턴의 테이퍼각은 직각 또는 둔각인 것을 특징으로 한다.
또한, 상기 제2 포토레지스트 패턴을 형성하는 단계는 상기 제1 및 제2 박막 마스크 패턴이 형성된 기판 상에 상기 제1 박막 마스크 패턴의 측면과 제1 박막층을 덮도록 제2 포토레지스트를 형성하는 단계와; 상기 제1 포토레지스트 패턴과 상기 제2 포토레지스트를 노광 및 현상함으로써 상기 제1 포토레지스트 패턴을 제거하고, 상기 제2 포토레지스트 패턴을 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 평판 표시 소자는 제1 간격으로 이격되며 각각 2개의 박막 패턴을 포함하는 다수의 박막 패턴군을 구비하며, 상기 2개의 박막 패턴 각각은 동일 선폭으로 형성되며, 제2 간격으로 이격되는 것을 특징으로 한다.
제1 및 제2 간격은 동일한 것을 특징으로 한다.
제1 및 제2 간격은 다른 것을 특징으로 한다.
상기 박막 패턴은 400nm~1000nm의 선폭을 가지는 것을 특징으로 한다.
본 발명은 불투명 재질로 형성된 최상층을 가지는 3개의 박막층을 이용하여 1㎛이하의 극미세 패턴을 형성할 수 있다. 그 극미세 패턴은 고해상력을 요구하는 패턴에 적용가능하다. 또한, 본 발명은 3개의 박막층 중 불투명 재질의 최상층을 마스크로 이용하여 전면 노광하게 되면, 제2 포토레지스트 패턴은 별도의 얼라인 공정없이 셀프 얼라인으로 기판 상에 형성된다.
도 1a 내지 도 1g는 본 발명에 따른 박막 패턴의 제조 방법을 설명하기 위한 단면도들이다.
도 2는 본 발명에 따른 박막 패턴이 적용된 박막트랜지스터 기판을 나타내는 단면도이다.
도 3은 도 1에서 선"Ⅰ-Ⅰ'"를 따라 절취한 박막트랜지스터 기판을 나타내는 단면도이다.
도 4a 및 도 4b는 도 2 및 도 3에 도시된 게이트 금속 패턴의 제조 방법을 설명하기 위한 평면도 및 단면도이다.
도 5a 내지 도 5f는 도 2 및 도 3에 도시된 게이트 금속 패턴의 제조 방법을 구체적으로 설명하기 위한 단면도이다.
도 6a 및 도 6b는 도 2 및 도 3에 도시된 반도체 패턴 및 데이터 금속 패턴의 제조 방법을 설명하기 위한 평면도 및 단면도이다.
도 7a 및 도 7b는 도 2 및 도 3에 도시된 화소 컨택홀 및 공통 컨택홀을 가지는 보호막의 제조 방법을 설명하기 위한 평면도 및 단면도이다.
도 8a 및 도 8b는 도 2 및 도 3에 도시된 투명 도전 패턴의 제조 방법을 설명하기 위한 평면도 및 단면도이다.
도 2는 본 발명에 따른 박막 패턴이 적용된 박막트랜지스터 기판을 나타내는 단면도이다.
도 3은 도 1에서 선"Ⅰ-Ⅰ'"를 따라 절취한 박막트랜지스터 기판을 나타내는 단면도이다.
도 4a 및 도 4b는 도 2 및 도 3에 도시된 게이트 금속 패턴의 제조 방법을 설명하기 위한 평면도 및 단면도이다.
도 5a 내지 도 5f는 도 2 및 도 3에 도시된 게이트 금속 패턴의 제조 방법을 구체적으로 설명하기 위한 단면도이다.
도 6a 및 도 6b는 도 2 및 도 3에 도시된 반도체 패턴 및 데이터 금속 패턴의 제조 방법을 설명하기 위한 평면도 및 단면도이다.
도 7a 및 도 7b는 도 2 및 도 3에 도시된 화소 컨택홀 및 공통 컨택홀을 가지는 보호막의 제조 방법을 설명하기 위한 평면도 및 단면도이다.
도 8a 및 도 8b는 도 2 및 도 3에 도시된 투명 도전 패턴의 제조 방법을 설명하기 위한 평면도 및 단면도이다.
이하, 첨부된 도면 및 실시 예를 통해 본 발명의 실시 예를 구체적으로 살펴보면 다음과 같다.
도 1a 내지 도 1g는 본 발명에 따른 박막 패턴의 제조 방법을 설명하기 위한 단면도이다.
도 1a에 도시된 바와 같이 기판(101) 상에 제1 내지 제3 박막층(152,154,156)이 순차적으로 적층된다.
제1 박막층(152)은 기판(101) 상에 형성될 박막 패턴의 재질층으로서, 금속, 절연막 또는 반도체층으로 형성된다.
제2 박막층(154)은 에칭 공정 후 테이퍼각(θ)이 둔각 또는 직각으로 형성되는 재질로 형성된다. 구체적으로, 제2 박막층(154)은 SiNx 또는 SiOx와 같은 무기절연막 또는 몰리브덴과 같은 수직 결상계 금속으로 형성된다.
제3 박막층(156)은 노광공정시 포토레지스트에 조사되는 광을 차단하는 불투명 재질, 예를 들어 Ni로 형성된다.
그런 다음, 도 1b에 도시된 바와 같이 제3 박막층(152) 상에 제1 포토레지스트를 도포한 후 노광 및 현상공정을 통해 제1 포토레지스트 패턴(158)을 형성한다. 이 제1 포토레지스트 패턴(158)을 마스크로 제3 박막층(156)을 식각한 다음, 제2 박막층(154)을 식각함으로써 제1 및 제2 박막 마스크 패턴(164,166)이 형성된다. 제1 박막 마스크 패턴(164)은 제2 박막 마스크 패턴(166)의 선폭보다 좁은 선폭으로 형성된다. 이 경우, 제1 박막 마스크 패턴(164)의 일측과 제2 박막 마스크 패턴(166)의 일측 사이의 거리(Sd1)는 제1 박막 마스크 패턴(164)의 타측과 제2 박막 마스크 패턴(166)의 타측 사이의 거리(Sd2)는 동일하다. 이 때, 제2 박막층의 식각정도에 따라서 제1 박막 마스크 패턴(164)의 일측과 제2 박막 마스크 패턴(166)의 일측 사이의 거리(Sd1)와 제1 박막 마스크 패턴(164)의 타측과 제2 박막 마스크 패턴(166)의 타측 사이의 거리(Sd2)값이 증감한다. 즉, 제2 박막층의 식각시간이 상대적으로 길어지면(짧아지면), 제2 박막층의 식각량이 상대적으로 증가(감소)하게 되어 제1 박막 마스크 패턴(164)의 일측과 제2 박막 마스크 패턴(166)의 일측 사이의 거리(Sd1)와 제1 박막 마스크 패턴(164)의 타측과 제2 박막 마스크 패턴(166)의 타측 사이의 거리(Sd2)는 상대적으로 길어진다(짧아진다).
한편, 제1 박막 마스크 패턴(164)의 일측과 제2 박막 마스크 패턴(166)의 일측 사이의 거리(Sd1)와 제1 박막 마스크 패턴(164)의 타측과 제2 박막 마스크 패턴(166)의 타측 사이의 거리(Sd2)값에 따라서 추후에 형성되는 제2 포토레지스트 패턴의 선폭이 조절된다.
또한, 제1 박막 마스크 패턴(164)의 테이퍼각(θ)은 둔각 또는 직각으로 형성된다. 구체적으로, 무기 절연막으로 형성되는 제2 박막층의 식각시 SF6의 식각가스의 함량을 예각으로 테이퍼각을 형성할 수 있는 SF6의 식각 가스의 함량(약, 1500sccm)보다 증가시키면, 제1 박막 마스크 패턴(164)의 테이퍼각(θ)은 둔각 또는 직각으로 형성된다. 직진성이 우수한 수직 결상계 재질로 형성된 제2 박막층(154)을 식각하게 되면, 제1 박막 마스크 패턴(164)의 테이퍼각(θ)은 직각으로 형성된다.
그런 다음, 도 1c에 도시된 바와 같이 제1 및 제2 박막 마스크 패턴들(164,166) 사이에 제2 포토레지스트(162)가 도포된다. 이 때, 제2 포토레지스트(162)는 액상 상태로 기판(101) 상에 도포되므로 제2 박막 마스크 패턴(166)과 역단차로 이루어진 제1 박막 마스크 패턴(164)의 측면에도 도포된다. 즉, 제2 포토레지스트(162)는 제1 박막 마스크 패턴(164)의 측면과 제1 박막 마스크 패턴들(164) 사이로 노출된 제1 박막층(152)을 덮도록 형성된다. 이 때, 제2 포토레지스트(162)의 최소 높이는 제1 박막 마스크 패턴(164)의 높이와 동일하다.
그런 다음, 전면 노광 공정 및 현상 공정을 통해 제1 포토레지스트 패턴(158)은 도 1d에 도시된 바와 같이 제거되고, 불투명 재질의 제2 박막 마스크 패턴(166)은 노광 공정시 마스크로 이용되므로 제2 박막 마스크 패턴(166) 하부에 위치하는 제2 포토레지스트(162)는 노광 및 현상 공정을 통해 패터닝되어 제2 포토레지스트 패턴(168)이 형성된다. 즉, 제2 포토레지스트 패턴(168)은 제1 박막층(152)과 상기 제2 박막 마스크 패턴(166) 사이에 위치하는 상기 제1 및 제2 박막 마스크 패턴(164,166)이 비중첩되는 영역에 형성된다. 이러한 제1 박막 마스크 패턴(164)을 사이에 두고 양측에 위치하는 제2 포토레지스트 패턴(168)과 제1 박막 마스크 패턴(164)의 선폭의 합은 제2 박막 마스크 패턴(166)의 선폭과 동일해진다.
그런 다음, 도 1e에 도시된 바와 같이 제2 박막 마스크 패턴(166)과 제1 박막 마스크 패턴(164)을 식각 공정을 통해 순차적으로 제거함으로써 제1 박막층(152) 상에는 제2 포토레지스트 패턴(168)이 남게 된다.
그런 다음, 도 1f에 도시된 바와 같이 제2 포토레지스트 패턴(168)을 마스크로 이용한 식각 공정을 통해 제1 박막층(152)을 식각함으로써 도 1g에 도시된 바와 같이 기판(101) 상에 박막 패턴(160)이 형성된다.
이 박막 패턴(160)은 그 박막 패턴(160)과 동일한 제1 포토레지스트 패턴(158)과 제1 및 제2 박막 마스크 패턴(164,166)을 통해 형성되는 인접한 박막 패턴(160)과 박막 패턴군(PG)을 이룬다. 여기서, 박막 패턴군(PG)은 인접한 박막 패턴군(PG)과 제1 간격(d1)으로 이격되며, 박막 패턴군(PG) 내의 박막 패턴들(160)은 제2 간격(d2)으로 이격되며, 동일 선폭(w)으로 형성된다. 박막 패턴(160)은 약 400~1000nm의 선폭으로 형성된다.
이와 같은 박막 패턴(160)은 도 2 및 도 3에 도시된 박막트랜지스터 기판의 화소 전극(122), 공통 전극(124), 데이터 라인(104), 게이트 라인(102), 공통 라인(126)에 적용될 수 있다. 여기서, 박막 패턴(160)이 데이터 라인(104), 게이트 라인(102), 공통 라인(126)과 같은 신호 라인에 적용될 경우, 신호 라인의 선폭이 종래보다 줄어드므로 신호 라인의 선폭이 줄어든 만큼 화소 영역이 증가하게 되므로 개구율이 향상된다.
도 2 및 도 3은 도 1a 내지 도 1g에 도시된 제조 방법에 의해 형성되는 박막 패턴을 가지는 박막트랜지스터 기판을 나타내는 평면도 및 단면도이다.
도 2 및 도 3에 도시된 박막 트랜지스터 기판은 게이트 라인(102) 및 데이터 라인(104) 각각과 접속된 박막 트랜지스터와, 그 교차 구조로 마련된 화소 영역에 형성된 화소 전극(122)을 구비한다.
박막 트랜지스터는 게이트 라인(102)에 공급되는 스캔 신호에 응답하여 데이터 라인(104)에 공급되는 화소 신호가 화소 전극(122)에 충전되어 유지되게 한다. 이를 위하여, 박막 트랜지스터는 게이트 전극(106), 소스 전극(108), 드레인 전극(110), 활성층(114) 및 오믹 접촉층(116)을 구비한다.
게이트 전극(106)은 게이트 라인(102)으로부터의 스캔 신호가 공급되도록 게이트 라인(102)과 접속된다. 소스 전극(108)은 데이터 라인(104)으로부터의 화소 신호가 공급되도록 데이터 라인(104)과 접속된다. 드레인 전극(110)은 활성층(114)의 채널부를 사이에 두고 소스 전극(108)과 마주하도록 형성되어 데이터 라인(104)으로부터의 화소 신호를 화소 전극(122)에 공급한다. 활성층(114)은 게이트 절연막(112)을 사이에 두고 게이트 전극(106)과 중첩되어 소스 및 드레인 전극(108,110) 사이의 채널부를 형성한다. 오믹 접촉층(116)은 소스 전극(108) 및 드레인 전극(110) 각각과 활성층(114) 사이, 즉 채널부를 제외한 활성층(114) 위에 형성된다. 이 오믹접촉층(116)은 소스 및 드레인 전극(108,110) 각각과 활성층(114) 사이의 전기 접촉 저항을 감소시키는 역할을 한다.
화소 전극(122)은 드레인 전극(110)과 화소 콘택홀(120)을 통해 접속된다. 이에 따라, 화소 전극(122)은 박막트랜지스터를 통해 데이터 라인(104)으로부터의 화소 신호가 공급된다. 이러한 화소 전극(122)은 게이트 라인(102)과 나란한 화소 수평부(122a)와, 화소 수평부(122a)에서 수직 방향으로 신장된 화소 수직부(122b)를 구비한다.
공통 전극(124)은 공통 라인(126)과 접속되어 공통 라인(126)을 통해 공통 전압이 공급된다. 이러한 공통 전극(124)은 화소 전극(122)과 동일 평면 상에 동일 재질로 형성되거나 화소 전극(122)과 다른 평면 상에 다른 재질 또는 같은 재질로 형성된다. 본 발명에서는, 공통 전극(124)이 화소 전극(122)과 동일한 평면인 보호막(118) 상에 동일 재질인 투명 도전막으로 형성되는 경우를 예로 들어 설명하기로 한다.
공통 전극(124)은 게이트 라인(102)과 나란한 공통 수평부(124a)와, 공통 수평부(124a)에서 수직 방향으로 신장된 공통 수직부(124b)를 구비한다. 여기서, 공통 수직부(124b)는 화소 전극(122)의 화소 수직부(122b)와 나란하게 형성된다. 이에 따라, 화소 전압 신호가 공급된 화소 전극(122)과 공통 전압이 공급된 공통 전극(124) 사이에는 수평 전계를 형성한다. 이 수평 전계에 의해 박막트랜지스터 기판과 컬러필터 기판(도시하지 않음) 사이에서 수평 방향으로 배열된 액정 분자들이 유전 이방성에 의해 회전하게 된다. 그리고, 액정 분자들의 회전 정도에 따라 서브 화소 영역을 투과하는 광 투과율이 달라지게 됨으로써 화상을 구현하게 된다.
도 4a 및 도 4b는 본 발명의 제1 실시 예에 따른 박막 트랜지스터 기판 제조 방법 중 게이트 금속 패턴의 제조 방법을 설명하기 위한 평면도 및 단면도를 도시한 것이다.
하부 기판(101) 상에 공통 라인(126)과 게이트 라인(102) 및 게이트 전극(106)을 포함하는 게이트 금속 패턴이 형성된다. 여기서, 게이트 금속 패턴은 도 1a 내지 도 1g에 도시된 제조 방법으로 형성되는 것을 도 5a 내지 도 5를 결부하여 예로 들어 설명하기로 한다.
구체적으로, 하부 기판(101) 상에 스퍼터링 방법 등의 증착 방법을 통해 도 5a에 도시된 바와 같이 제1 내지 제3 박막층이 순차적으로 적층된다. 제1 박막층은 Mo, Ti, Cu, AlNd, Al, Cr, Mo 합금, Cu 합금, Al 합금 등과 같이 금속 물질이 단일층으로 이용되거나, 상기 금속을 이용하여 이중층 이상이 적층된 구조로 이용된다. 제2 박막층(154)은 SiNx 또는 SiOx와 같은 무기절연막 또는 몰리브덴과 같은 수직 결상계 금속으로 형성된다. 제3 박막층(156)은 광을 차단하는 불투명 재질로 형성된다.
그런 다음, 도 5b에 도시된 바와 같이 제3 박막층(152) 상에 제1 포토레지스트를 도포한 후 노광 및 현상공정을 통해 제1 포토레지스트 패턴(158)을 형성한다. 이 제1 포토레지스트 패턴(158)을 마스크로 제3 박막층(156)을 식각한 다음, 제2 박막층(154)을 식각함으로써 제1 및 제2 박막 마스크 패턴(164,166)이 형성된다. 그런 다음, 도 5c에 도시된 바와 같이 제1 및 제2 박막 마스크 패턴들(164,166) 사이에 제2 포토레지스트(162)가 도포된다. 그런 다음, 전면 노광 공정 및 현상 공정을 통해 제1 포토레지스트 패턴(158)은 도 5d에 도시된 바와 같이 제거되고, 제2 박막 마스크 패턴(166)은 노광 공정시 마스크로 이용되므로 제2 박막 마스크 패턴(166) 하부에 위치하는 제2 포토레지스트(162)는 노광 및 현상 공정을 통해 패터닝되어 제2 포토레지스트 패턴(168)이 형성된다. 즉, 제2 포토레지스트 패턴(168)은 제1 박막층(152)과 상기 제2 박막 마스크 패턴(166) 사이에 위치하는 상기 제1 및 제2 박막 마스크 패턴(164,166)이 비중첩되는 영역에 형성된다. 이러한 제1 박막 마스크 패턴(164)을 사이에 두고 양측에 위치하는 제2 포토레지스트 패턴(168)과 제1 박막 마스크 패턴(164)의 선폭의 합은 제2 박막 마스크 패턴(168)의 선폭과 동일해진다.
그런 다음, 도 5e에 도시된 바와 같이 제2 박막 마스크 패턴(166)과 제1 박막 마스크 패턴(164)을 식각 공정을 통해 순차적으로 제거함으로써 제1 박막층(152) 상에는 제2 포토레지스트 패턴(168)이 남게 된다. 그 제2 포토레지스트 패턴(168)을 마스크로 이용한 식각 공정을 통해 제1 박막층(152)을 식각함으로써 도 5f에 도시된 바와 같이 기판(101) 상에 게이트 라인(102) 및 공통 라인(126)을 포함하는 게이트 금속 패턴이 형성된다.
도 6a 및 도 6b는 본 발명의 실시 예에 따른 박막 트랜지스터 기판 제조 방법 중 반도체 패턴 및 데이터 금속 패턴의 제조 방법을 설명하기 위한 평면도 및 단면도를 도시한 것이다.
게이트 금속 패턴이 형성된 하부 기판(101) 상에 게이트 절연막(112)이 형성되고, 그 위에 데이터 라인(104), 소스 전극(108) 및 드레인 전극(110)을 포함하는 데이터 금속 패턴과, 데이터 금속 패턴을 따라 그 아래에 중첩된 활성층(114) 및 오믹 접촉층(116)을 포함하는 반도체 패턴이 형성된다. 이러한 반도체 패턴과 데이터 금속 패턴은 슬릿 마스크 또는 하프 톤(Half Tone)를 이용한 하나의 마스크 공정으로 형성된다.
구체적으로 설명하면, 게이트 금속 패턴이 형성된 하부 기판(101) 상에 게이트 절연막(112), 비정질 실리콘층, 불순물(n+ 또는 p+)이 도핑된 비정질 실리콘층, 데이터 금속층이 순차적으로 형성된다. 그리고, 데이터 금속층 위에 포토레지스트가 도포된 다음, 슬릿 마스크를 이용한 포토리소그래피 공정으로 포토레지스트가 노광 및 현상됨으로써 단차를 갖는 포토레지스트 패턴이 형성된다.
단차를 갖는 포토레지스트 패턴을 이용한 식각 공정으로 데이터 금속층이 패터닝됨으로써 데이터 금속 패턴과, 그 아래의 반도체 패턴이 형성된다.
이어서, 산소(O2) 플라즈마를 이용한 애싱 공정으로 포토레지스트 패턴을 애싱한다. 애싱된 포토레지스트 패턴을 이용한 식각 공정으로 노출된 데이터 금속 패턴과, 그 아래의 오믹 접촉층(116)이 제거됨으로써 소스 전극(108)과 드레인 전극(110)은 분리되고 활성층(114)이 노출된다. 그런 다음, 데이터 금속 패턴 위에 잔존하던 포토레지스트 패턴은 스트립 공정으로 제거된다.
도 7a 및 도 7b는 본 발명의 실시 예에 따른 박막 트랜지스터 기판 제조 방법 중 화소 컨택홀 및 공통 컨택홀을 가지는 보호막의 제조 방법을 설명하기 위한 평면도 및 단면도이다.
데이터 금속 패턴과 반도체 패턴이 형성된 기판 상에 화소 컨택홀(120)과 공통 컨택홀을 가지는 보호막(118)이 형성된다. 구체적으로, 데이터 금속 패턴이 형성된 게이트 절연막(112) 상에 CVD, PECVD 등의 방법으로 보호막(118)이 증착된다. 된다. 보호막(118)으로는 CVD, PECVD 등의 방법으로 형성되는 게이트 절연막(112)과 같은 무기 절연 물질이 이용된다.
이어서, 포토리소그래피 공정 및 식각 공정으로 보호막(118)이 패터닝됨으로써 화소 컨택홀(120) 및 공통 컨택홀(128)이 형성된다.
도 8a 및 도 8b는 본 발명의 제1 실시 예에 따른 박막 트랜지스터 기판 제조 방법 중 투명 도전 패턴의 제조 방법을 설명하기 위한 평면도 및 단면도를 도시한 것이다.
보호막(118)이 형성된 하부 기판(101) 상에 화소 전극(122) 및 공통 전극(124)을 포함하는 투명 도전 패턴이 형성된다.
구체적으로, 보호막(118)이 형성된 하부 기판(101) 상에 스퍼터링 방법 등의 증착 방법을 통해 투명 도전막이 형성된다. 투명 도전막으로는 인듐 주석 산화물(Indium Tin Oxide : ITO)이나 주석 산화물(Tin Oxide : TO), 인듐 아연 산화물(Indium Zinc Oxide : IZO), SnO2 , 아몰퍼스-인듐 주석 산화물(a-ITO)등이 이용된다. 이어서, 포토리소그래피 공정 및 식각 공정으로 투명 도전막이 패터닝됨으로써 화소 전극(122) 및 공통 전극(124)을 포함하는 투명 도전 패턴이 형성된다.
한편, 본원 발명에 따른 박막 패턴이 박막트랜지스터 기판에 적용되는 경우를 예로 들어 설명하였지만 이외에도 액정 표시 소자의 컬러 필터 기판, 유기 전계 발광 소자, 입체 영상 표시 소자, 전자 잉크형 표시 소자와 같은 평판 표시 소자에도 적용가능하다.
이상에서 설명한 본 발명은 상술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 종래의 지식을 가진 자에게 있어 명백할 것이다.
101 : 기판 102 : 게이트 라인
104 : 데이터 라인 106 : 게이트 전극
108 : 소스 전극 110 : 드레인 전극
112 : 게이트 절연막 158, 168 : 포토레지스트 패턴
160 : 박막 패턴 164,166 : 박막 마스크 패턴
104 : 데이터 라인 106 : 게이트 전극
108 : 소스 전극 110 : 드레인 전극
112 : 게이트 절연막 158, 168 : 포토레지스트 패턴
160 : 박막 패턴 164,166 : 박막 마스크 패턴
Claims (9)
- 기판 상에 제1 박막층, 제2 박막층 및 제3 박막층을 순차적으로 형성하는 단계와;
상기 제3 박막층 상에 제1 포토레지스트를 도포한 후 노광 및 현상 공정을 통해 제1 포토레지스트 패턴을 형성하는 단계와;
상기 제1 포토레지스트 패턴을 마스크로 이용하여 상기 제3 박막층을 식각하여 제2 박막 마스크 패턴을 형성한 다음, 상기 제2 박막층을 식각하여 상기 제2 박막 마스크 패턴보다 선폭이 좁은 제1 박막 마스크 패턴을 형성하는 단계와;
상기 제1 및 제2 박막 마스크 패턴이 형성된 기판 상에 상기 제1 박막 마스크 패턴의 측면과 제1 박막층을 덮도록 제2 포토레지스트를 형성하는 단계와;
상기 제1 포토레지스트 패턴과 상기 제2 포토레지스트를 전면 노광 및 현상 공정을 통해 상기 제1 포토레지스트 패턴을 제거하고 상기 제2 박막 마스크 패턴을 상기 전면 노광 공정시 마스크로 이용하여 상기 제2 포토레지스트를 패터닝함으로써, 상기 제1 박막층과 상기 제2 박막 마스크 패턴 사이에 위치하는 상기 제1 및 제2 박막 마스크 패턴이 비중첩되는 영역에 제2 포토레지스트 패턴을 형성하는 단계와;
상기 제1 및 제2 박막 마스크 패턴을 제거하는 단계와;
상기 제2 포토레지스트 패턴을 마스크로 상기 제1 박막층을 패터닝하여 동일 선폭의 다수의 박막 패턴을 형성하는 단계를 포함하며,
상기 박막 패턴은 인접한 박막 패턴과 박막 패턴군을 이루며, 상기 박막 패턴군과 인접한 박막 패턴군과 제1 간격으로 이격되며, 박막 패턴군 내의 상기 박막 패턴들은 제2 간격으로 이격되는 것을 특징으로 하는 박막 패턴의 제조 방법. - 제 1 항에 있어서,
상기 제2 박막층은 무기 절연막 또는 수직 결상계 재질로 형성되며,
상기 제3 박막층은 광을 차단하는 불투명 재질로 형성되는 것을 특징으로 하는 박막 패턴의 제조 방법. - 제 2 항에 있어서,
상기 수직 결상계 재질은 몰리브덴인 것을 특징으로 하는 박막 패턴의 제조 방법. - 제 1 항에 있어서,
상기 제1 박막 마스크 패턴의 테이퍼각은 직각 또는 둔각인 것을 특징으로 하는 박막 패턴의 제조 방법. - 삭제
- 제1 간격으로 이격되며 각각 2개의 박막 패턴을 포함하는 다수의 박막 패턴군을 구비하며,
상기 2개의 박막 패턴 각각은 동일 선폭으로 형성되며, 제2 간격으로 이격되며,
상기 2개의 박막 패턴 각각은 상기 제1 항 내지 제 4항 중 어느 한 항에 기재된 제조 방법을 통해 형성되는 것을 특징으로 하는 평판 표시 소자. - 제 6 항에 있어서,
제1 및 제2 간격은 동일한 것을 특징으로 하는 평판 표시 소자. - 제 6 항에 있어서,
제1 및 제2 간격은 다른 것을 특징으로 하는 평판 표시 소자. - 제 6 항에 있어서,
상기 박막 패턴은 400nm~1000nm의 선폭을 가지는 것을 특징으로 하는 평판 표시 소자.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100055335A KR101341024B1 (ko) | 2010-06-11 | 2010-06-11 | 박막 패턴의 제조 방법과 그를 가지는 평판 표시 소자 |
| CN201110154262XA CN102280369B (zh) | 2010-06-11 | 2011-06-02 | 形成薄膜图案的方法以及具有该薄膜图案的平板显示器 |
| US13/157,363 US8703394B2 (en) | 2010-06-11 | 2011-06-10 | Method for forming thin film pattern and flat display device having the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100055335A KR101341024B1 (ko) | 2010-06-11 | 2010-06-11 | 박막 패턴의 제조 방법과 그를 가지는 평판 표시 소자 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20110135551A KR20110135551A (ko) | 2011-12-19 |
| KR101341024B1 true KR101341024B1 (ko) | 2013-12-13 |
Family
ID=45096436
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020100055335A KR101341024B1 (ko) | 2010-06-11 | 2010-06-11 | 박막 패턴의 제조 방법과 그를 가지는 평판 표시 소자 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8703394B2 (ko) |
| KR (1) | KR101341024B1 (ko) |
| CN (1) | CN102280369B (ko) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105514032A (zh) * | 2016-01-11 | 2016-04-20 | 深圳市华星光电技术有限公司 | Ips型tft-lcd阵列基板的制作方法及ips型tft-lcd阵列基板 |
| CN105549278B (zh) * | 2016-01-11 | 2018-03-06 | 深圳市华星光电技术有限公司 | Ips型tft‑lcd阵列基板的制作方法及ips型tft‑lcd阵列基板 |
| CN108073007B (zh) * | 2016-11-10 | 2021-08-13 | 元太科技工业股份有限公司 | 像素阵列 |
| KR102720682B1 (ko) * | 2017-01-16 | 2024-10-24 | 삼성디스플레이 주식회사 | 포토레지스트 박리 장치 및 이를 이용한 포토레지스트 박리 방법 및 박막 패턴 형성 방법 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990000089A (ko) * | 1997-06-02 | 1999-01-15 | 문정환 | 반도체소자의 미세패턴 형성방법 |
| US20030215749A1 (en) | 2002-04-24 | 2003-11-20 | Hirokazu Kato | Pattern forming method and method for manufacturing semiconductor device |
| KR100871967B1 (ko) | 2007-06-05 | 2008-12-08 | 주식회사 하이닉스반도체 | 반도체 소자의 미세 패턴 형성 방법 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0628315B2 (ja) * | 1984-12-24 | 1994-04-13 | 株式会社日立製作所 | 半導体装置 |
| DE10142590A1 (de) * | 2001-08-31 | 2003-04-03 | Infineon Technologies Ag | Verfahren zur Seitenwandverstärkung von Resiststrukturen und zur Herstellung von Strukturen mit reduzierter Strukturgröße |
| US7253113B2 (en) * | 2003-11-13 | 2007-08-07 | Macronix International Co., Ltd. | Methods for using a silylation technique to reduce cell pitch in semiconductor devices |
| US7097779B2 (en) * | 2004-07-06 | 2006-08-29 | Tokyo Electron Limited | Processing system and method for chemically treating a TERA layer |
-
2010
- 2010-06-11 KR KR1020100055335A patent/KR101341024B1/ko active IP Right Grant
-
2011
- 2011-06-02 CN CN201110154262XA patent/CN102280369B/zh active Active
- 2011-06-10 US US13/157,363 patent/US8703394B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990000089A (ko) * | 1997-06-02 | 1999-01-15 | 문정환 | 반도체소자의 미세패턴 형성방법 |
| US20030215749A1 (en) | 2002-04-24 | 2003-11-20 | Hirokazu Kato | Pattern forming method and method for manufacturing semiconductor device |
| KR100871967B1 (ko) | 2007-06-05 | 2008-12-08 | 주식회사 하이닉스반도체 | 반도체 소자의 미세 패턴 형성 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20110305882A1 (en) | 2011-12-15 |
| US8703394B2 (en) | 2014-04-22 |
| KR20110135551A (ko) | 2011-12-19 |
| CN102280369A (zh) | 2011-12-14 |
| CN102280369B (zh) | 2013-12-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI357590B (en) | Thin film transistor array panel and liquid crysta | |
| KR101298613B1 (ko) | 횡전계 방식 액정표시장치용 어레이기판 및 그 제조방법 | |
| JP4644179B2 (ja) | 液晶表示装置用アレイ基板及びその製造方法 | |
| WO2017166341A1 (zh) | Tft基板的制作方法及制得的tft基板 | |
| KR101942982B1 (ko) | 액정표시장치용 어레이 기판 및 이의 제조방법 | |
| WO2016029601A1 (zh) | 阵列基板及其制备方法、显示装置 | |
| US8339545B2 (en) | TFT-LCD array substrate and method of manufacturing the same | |
| KR101341024B1 (ko) | 박막 패턴의 제조 방법과 그를 가지는 평판 표시 소자 | |
| KR20080002202A (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| US8421941B2 (en) | TFT substrate and method of manufacturing the same | |
| KR101953832B1 (ko) | 액정표시장치용 어레이 기판의 제조방법 | |
| JP3706033B2 (ja) | 液晶用マトリクス基板の製造方法 | |
| US7397519B2 (en) | Liquid crystal display device and method of fabrication thereof having dummy layer and plurality of contact holes formed through ohmic contact, semiconductive and gate insulating layers | |
| KR20150046893A (ko) | 박막 트랜지스터 기판의 제조 방법 | |
| KR101848496B1 (ko) | 고투과 수평 전계형 액정표시장치 및 그 제조 방법 | |
| KR20020011574A (ko) | 액정 표시 장치용 어레이 기판 및 그 제조 방법 | |
| KR101126344B1 (ko) | 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 제조 방법 | |
| KR101023715B1 (ko) | 액정표시장치의 제조방법 | |
| KR102010393B1 (ko) | 횡전계형 액정표시장치용 어레이 기판 및 그 제조 방법 | |
| KR20130064262A (ko) | 박막트랜지스터 기판 및 그 제조 방법 | |
| KR101325976B1 (ko) | 박막트랜지스터와, 이를 포함하는 어레이기판 및 이의제조방법 | |
| KR101023319B1 (ko) | 액정 표시 장치용 어레이 기판 및 그 제조 방법 | |
| KR20090043213A (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR20080057034A (ko) | 액정표시장치 및 그 제조방법 | |
| KR20080049576A (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20161118 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20171116 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20181114 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20191113 Year of fee payment: 7 |