[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR101341011B1 - 발광표시장치 - Google Patents

발광표시장치 Download PDF

Info

Publication number
KR101341011B1
KR101341011B1 KR1020080045840A KR20080045840A KR101341011B1 KR 101341011 B1 KR101341011 B1 KR 101341011B1 KR 1020080045840 A KR1020080045840 A KR 1020080045840A KR 20080045840 A KR20080045840 A KR 20080045840A KR 101341011 B1 KR101341011 B1 KR 101341011B1
Authority
KR
South Korea
Prior art keywords
period
voltage
node
driving power
data
Prior art date
Application number
KR1020080045840A
Other languages
English (en)
Other versions
KR20090119810A (ko
Inventor
남우진
이정윤
김승태
임호민
백수진
김진형
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020080045840A priority Critical patent/KR101341011B1/ko
Priority to TW097148679A priority patent/TWI391894B/zh
Priority to US12/337,512 priority patent/US8232986B2/en
Priority to CN2008101872223A priority patent/CN101582235B/zh
Publication of KR20090119810A publication Critical patent/KR20090119810A/ko
Application granted granted Critical
Publication of KR101341011B1 publication Critical patent/KR101341011B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H01L29/93—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes
    • H10K10/84—Ohmic electrodes, e.g. source or drain electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 발광표시장치에 관한 것으로, 특히 구동용 스위칭소자의 문턱전압을 보상할 수 있는 발광표시장치에 대한 것이다.
발광표시장치, OLED, 휘도, 문턱전압, 가변 커패시터

Description

발광표시장치{LIGHT EMITTING DISPLAY}
본 발명은 발광표시장치에 관한 것으로, 특히 구동용 스위칭소자의 문턱전압을 보상할 수 있는 발광표시장치에 대한 것이다.
근래에 음극선관과 비교하여 무게와 부피가 작은 각종 평판 표시장치들이 개발되고 있으며 특히 발광효율, 휘도 및 시야각이 뛰어나며 응답속도가 빠른 발광 표시장치가 주목 받고 있다.
발광소자는 빛을 발산하는 박막인 발광층이 캐소드 전극과 애노드 전극 사이에 위치하는 구조를 갖고 발광층에 전자 및 정공을 주입하여 이들을 재결합시킴으로써 여기자가 생성되며 여기자가 낮은 에너지로 떨어지면서 발광하는 특성을 가지고있다.
이러한 발광소자는 발광층이 무기물 또는 유기물로 구성되며, 발광층의 종류에 따라 무기 발광소자와 유기 발광소자로 구분한다.
상기 발광소자에 흐르는 전류는 구동 트랜지스터의 문턱전압의 크기에 따라 달라진다.
그런데, 발광 표시장치는 제조공정에서 구동용 트랜지스터의 문턱전압의 편차가 발생하며, 이러한 구동용 트랜지스터의 문턱전압의 편차에 따른 발광소자에 흐르는 전류량의 불균일에 의해 휘도가 달라지는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하고자 안출한 것으로, 구동전원의 크기를 기간별로 조절하여 구동용 트랜지스터의 문턱전압을 검출하고 이를 보상함으로써 각 화소셀간의 휘도차를 방지할 수 있는 발광표시장치을 제공하는 데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 발광표시장치는 구동전원의 크기를 기간별로 조정하여 구동용 트랜지스터의 문턱전압을 보상한다.
본 발명에 따른 발광표시장치에는 다음과 같은 효과가 있다.
첫째, 제 1 및 제 2 구동전원의 크기를 기간별로 알맞게 조절하여 각 화소셀내의 구동용 트랜지스터의 문턱전압을 실 데이터의 입력 이전에 모두 검출하여 보상함으로써 각 화소셀간의 휘도차를 방지할 수 있다.
들째, 기생 커패시터의 커패시턴스 및 구동용 트랜지스터(Tr_D)의 채널 커패시턴스에 의한 제 1 노드의 전압의 변동을 방지할 수 있는 가변 커패시터를 구비함 으로써, 보상 특성을 향상시킬 수 있다.
도 1은 본 발명에 따른 발광 표시장치를 나타내는 도면이다.
도 1을 참조하면, 본 발명에 따른 발광표시장치는 데이터 전압(Data)이 공급되는 m(단, m은 자연수)개의 데이터 라인(DL1 내지 DLm)과, 스캔 신호가 공급되는 n(단, n은 m과 다른 자연수)개의 스캔 라인(SL1 내지 SLn)과, 제 1 구동전원(VDD)이 공급되는 제 1 구동전원(VDD) 라인(미도시)과, 제 2 구동전원(VSS)이 공급되는 제 2 구동전원 라인(미도시)과, 제어 신호(Vc)가 공급되는 제어신호 라인(미도시)과, 다수의 화소셀(PXL)들을 포함하는 표시부(100)와; 각 스캔 라인(SL1 내지 SLn)을 구동하기 위한 스캔 드라이버(200)와, 그리고 각 데이터 라인(DL1 내지 DLm)에 데이터 전압(Data)을 공급하기 위한 데이터 드라이버(300)를 포함하여 구성된다.
스캔 드라이버(200)는 도시하지 않은 스타트 펄스와 클럭신호를 이용하여 스캔 신호를 생성하고, 생성된 스캔 신호를 각 스캔 라인(SL1 내지 SLn)에 공급한다. 이들 스캔 신호의 특성에 대해서는 이후 좀 더 구체적으로 설명하기로 한다.
데이터 드라이버 (300)는 도시하지 않은 데이터 제어신호들에 따라 데이터 전압(Data)을 생성하여 각 데이터 라인(DL1 내지 DLm)에 공급한다. 이때, 데이터 드라이버(300)는 1 수평기간마다 1 수평라인 분씩의 데이터 전압(Data)을 각 데이터 라인(DL1 내지 DLm)에 공급한다.
한 수평라인내의 m개의 화소셀(PXL)들은 하나의 스캔 라인에 공통으로 접속됨과 아울러 m개의 데이터 라인에 개별적으로 접속된다. 예를 들어, 제 1 수평라 인(HL1)을 따라 배열된 제 1 내지 제 m 화소셀(PXL)들은 모두 제 1 스캔 라인(SL1)에 공통으로 접속됨과 아울러 제 1 내지 제 m 데이터 라인(DL1 내지 DLm)에 각각 개별적으로 접속된다. 다시 말하여, 제 1 수평라인(HL1)의 제 1 화소셀(PXL)은 제 1 데이터 라인(DL1)에 접속되며, 제 1 수평라인(HL1)의 제 2 화소셀(PXL)은 제 2 데이터 라인(DL2)에 접속되며, 제 1 수평라인(HL1)의 제 3 화소셀(PXL)은 제 3 데이터 라인(DL3)에 접속되며, ..., 그리고 제 1 수평라인(HL1)의 제 m 화소셀(PXL)은 제 m 데이터 라인(DLm)에 접속된다.
제 1 및 제 2 구동전원 라인, 그리고 제어 라인은 모든 화소셀(PXL)에 공통으로 접속된다.
여기서, 각 화소셀(PXL)의 구조를 좀 더 구체적으로 설명하면 다음과 같다.
도 2는 도 1의 임의의 화소셀(PXL)의 회로구성을 나타낸 도면이다.
화소셀(PXL)은, 도 2에 도시된 바와 같이, 다수의 트랜지스터들, 스캔 신호, 제 1 구동전원(VDD), 및 제 2 구동전원(VSS)을 이용하여 데이터 라인으로부터의 데이터 전압(Data)에 대응되는 구동전류를 출력하는 화소회로(PD)와, 상기 화소회로(PD)로부터의 구동전류에 의해 발광하는 발광소자(OLED)를 포함한다.
화소회로는 상술된 트랜지스터들 외에도 제 1 및 제 2 스토리지 커패시터(CPst1, CPst2)와 가변 커패시터(CPv)를 더 포함한다. 상기 트랜지스터들은, 스위칭용 트랜지스터(Tr_S), 제어용 트랜지스터(Tr_C), 및 구동용 트랜지스터(Tr_D)를 포함한다.
스위칭용 트랜지스터(Tr_S)는 스캔 라인으로부터 스캔 신호에 따라 턴-온/오 프되며, 턴-온시 데이터 라인과 제 1 노드(N1)간을 접속시킨다. 이를 위해, 스위칭용 트랜지스터(Tr_S)의 게이트전극은 스캔 라인에 접속되며, 소스전극(또는 드레인전극)는 데이터 라인에 접속되며, 그리고 소스전극(또는 드레인전극)는 제 1 노드(N1)에 접속된다.
제어용 트랜지스터(Tr_C)는 제어 라인으로부터의 제어신호에 따라 턴-온/오프되며, 턴-온시 제 2 노드(N2)와 제 3 노드(N3)간을 접속시킨다. 이를 위해, 제어용 트랜지스터(Tr_C)의 게이트전극은 제어 라인에 접속되며, 드레인전극(또는 소스전극)는 제 2 노드(N2)에 접속되며, 그리고 소스전극(또는 드레인전극)는 제 3 노드(N3)에 접속된다.
구동용 트랜지스터(Tr_D)는 제 2 노드(N2)의 전위에 따라 턴-온/오프되며, 턴-온시 제 3 노드(N3)와 제 2 구동전원 라인간을 접속시킨다. 이를 위해, 구동용 트랜지스터(Tr_D)의 게이트전극은 제 2 노드(N2)에 접속되며, 드레인전극(또는 소스전극)는 제 3 노드(N3)에 접속되며, 그리고 소스전극(또는 드레인전극)는 제 2 구동전원 라인에 접속된다.
제 1 스토리지 커패시터(CPst1)는 제 1 노드(N1)와 제 2 노드(N2)간에 접속된다. 이 제 1 스토리지 커패시터(CPst1)는 제 2 노드(N2)의 전압을 안정적으로 유지함과 아울러 제 2 노드(N2)의 전압과 제 1 노드(N1)의 전압이 서로 혼합되는 것을 방지한다.
제 2 스토리지 커패시터(CPst2)는 제 1 노드(N1)와 제 2 구동전원 라인간에 접속된다. 이 제 2 스토리지 커패시터(CPst2)는 스위칭용 트랜지스터(Tr_S)가 턴- 오프되어 제 1 노드(N1)가 플로팅 상태로 될 때, 제 1 노드(N1)의 전압이 변동되는 것을 방지한다.
가변 커패시터(CPv)는 제어 라인과 제 2 노드(N2)간에 접속된다. 이 가변 커패시터(CPv)는 각 트랜지스터의 기생 커패시터의 커패시턴스 및 구동용 트랜지스터(Tr_D)의 기생 성분인 기생 커패시턴스(Cgs, Cgd) 및 채널 커패시턴스가 화소의 보상 동작 중에 일으키는 에러 편차를 자신의 커패시턴스로 상쇄시킴으로써 제 1 노드(N1)의 전압의 변동을 방지한다. 결과적으로 보상 특성을 향상시키는데 기여한다.
발광소자(OLED)는 제 3 노드(N3)에 접속된 캐소드 전극과, 제 1 구동전원(VDD) 라인에 접속된 애노드 전극과, 캐소드 전극과 애노드 전극 사이에 형성된 발광층을 포함하여 구성된다. 발광층은 유기물의 발광층이거나 무기물의 발광층이 될 수 있다. 이러한, 발광소자(OLED)는 구동용 트랜지스터(Tr_D)로부터의 구동전류에 의해 발광한다.
이와 같이 구성된 화소셀(PXL)에 공급되는 스캔 신호, 데이터 전압(Data), 제 1 구동전원(VDD), 제 2 구동전원(VSS), 및 제어 신호(Vc)에 대하여 구체적으로 설명하면 다음과 같다.
제 1 실시예
도 3은 도 2와 같은 구조를 갖는 다수의 화소셀(PXL)들을 포함하는 표시부(100)에 공급되는 제 1 실시예의 각종 신호 파형을 나타낸 도면이다.
먼저, 본 발명에 따른 발광표시장치는, 도 3에 도시된 바와 같이, 제 1 초기 화 기간(D1), 문턱전압검출 준비 기간(D2), 문턱전압검출 기간(D3), 제 2 초기화 기간(D4), 실 데이터 입력 기간(D5), 및 발광 기간(D6)을 포함한다.
제 1 구동전원(VDD)은, 도 3에 도시된 바와 같이, 서로 다른 3단계의 레벨을 갖는 교류신호이다. 즉, 제 1 구동전원(VDD)은 상대적으로 높은 전압을 갖는 고전압(H), 상대적으로 낮은 전압을 갖는 저전압(L), 및 고전압(H)과 저전압(L) 사이의 값을 갖는 중간전압(M)을 갖는 신호로서, 이 제 1 구동전원(VDD)은 주기적으로 저전압(L), 중간전압(M) 및 고전압(H)을 나타낸다.
고전압(H)은 약 15[V], 중간전압(M)은 약 0[V], 그리고 저전압(L)은 약 -10[V] 수준으로 설정될 수 있으며, 이 값은 회로구성에 따라 얼마든지 가변될 수 있다.
제 1 구동전원(VDD)은 제 1 초기화 기간(D1) 및 문턱전압검출 준비 기간(D2)의 일부 기간동안 저전압(L) 상태로 유지되며, 문턱전압검출 기간(D3)의 나머지 일부 기간부터 실 데이터 입력 기간(D5)까지 중간전압(M)으로 유지된다. 또한 상기 제 1 구동전원(VDD)은 발광 기간(D6)동안 고전압(H)으로 유지된다.
제 2 구동전원(VSS)은, 도 3에 도시된 바와 같이, 모든 기간동안 저전압(L) 상태로 유지되는 직류신호이다.
제어 신호(Vc)는, 도 3에 도시된 바와 같이, 문턱전압검출 기간(D3)의 일부 기간동안 고전압(H)으로 유지되며, 나머지 기간동안 저전압(L)으로 유지된다. 제어 신호(Vc) 는 각 수평라인 별로 입력되는 스캔 신호(SC1 내지 SCn) 과는 달리, 제 1 구동전원(VDD) 및 제 2 구동전원(VSS) 처럼 표시부(100) 전체의 모든 화소셀(PXL) 들에에 공통으로 입력되는 신호이다.
각 스캔 신호는 제 1 초기화 기간(D1)의 일부 기간, 문턱전압검출 기간(D3), 및 제 2 초기화 기간(D4)동안 고전압(H)으로 유지되며, 또한 각 스캔 신호는 실 데이터 입력 기간(D5)동안 순차적으로 고전압(H)으로 유지된다. 즉, 도 3에 도시된 바와 같이, 제 1 스캔 신호(SC1)는 실 데이터 입력 기간(D5) 중 가장 앞선 제 10-1 기간(T10-1)동안 고전압(H)으로 유지되며, 제 2 스캔 신호(SC2)는 실 데이터 입력 기간(D5) 중 두 번째로 앞선 제 10-2 기간(T10-2)동안 고전압(H)으로 유지되며, 그리고 제 3 스캔 신호(SC3)는 실 데이터 입력 기간(D5) 중 세 번째로 앞선 제 10-3 기간(T10-3)동안 고전압(H)으로 유지된다.
데이터 전압(Data)은 제 1 초기화 기간(D1), 제 2 초기화 기간(D4) 및 실 데이터 입력 기간(D5)동안 고전압(H)으로 유지되고 나머지 기간동안 저전압(L)으로 유지된다.
상술된 각 신호간의 고전압(H)의 크기는 서로 동일한 값을 가질 수 도 있으며, 또는 서로 다른 값을 가질 수 도 있다. 마찬가지로, 각 신호간의 저전압(L)의 크기는 서로 동일한 값을 가질 수 도 있으며, 또는 서로 다른 값을 가질 수 도 있다.
이와 같은 신호들을 공급받는 화소셀(PXL)의 동작을 상세히 설명하면 다음과 같다.
도 4a 내지 도 4k는 본 발명의 제 1 실시예에 따른 발광표시장치의 동작을 설 명하기 위한 동작 순서도이다.
여기서, 모든 화소셀(PXL)의 동작은 동일하므로, 제 1 스캔 라인(SL1)과 제 1 데이터 라인(DL1)에 접속된 제 1 화소셀(PXL)의 동작을 대표적으로 설명하기로 한다.
도 4a 및 도 3을 참조하여 제 1 기간(T1)의 동작을 설명하면 다음과 같다.
제 1 기간(T1)에는, 도 3에 도시된 바와 같이, 데이터 전압(Data)만 고전압(H) 상태이고, 제 1 구동전원(VDD), 제 2 구동전원(VSS), 제어 신호(Vc), 및 스캔 신호가 모두 저전압(L) 상태이다. 상기 데이터 전압(Data)은, 도 4a에 도시된 바와 같이, 제 1 데이터 라인(DL1)에 공급되어 상기 제 1 데이터 라인(DL1)을 고전압(H)으로 충전시킨다. 이 제 1 기간(T1)에는 모든 트랜지스터들 및 발광소자(OLED)가 모두 턴-오프상태이다.
스위칭용 트랜지스터(Tr_S)가 턴-온되기전에 제 1 기간(T1)동안 제 1 데이터 라인(DL1)에 고전압(H)의 데이터가 공급됨으로 인해 상기 제 1 데이터 라인(DL1)이 이후 설명할 제 2 기간(T2)에 목표전압으로 충분히 충전된다.
한편, 이 제 1 기간(T1) 바로 이전 기간에는 제 1 구동전원(VDD)이 충분히 저전압(L)으로 유지되어 있는 상태였기 때문에, 이 기간 및 제 1 기간(T1)에서의 제 3 노드(N3)의 전압은 매우 낮은 상태이다. 즉, 제 1 구동전원(VDD)이 공급되는 제 1 전원라인과 제 3 노드(N3) 사이에 형성된 발광소자(OLED)의 기생 커패시터로 인해, 상기 제 1 구동전원(VDD)이 저전압(L)으로 하강될 때 상기 제 3 노드(N3)의 전압도 하강된다.
도 4b 및 도 3을 참조하여 제 2 기간(T2)의 동작을 설명하면 다음과 같다.
제 2 기간(T2)에는, 도 3에 도시된 바와 같이, 데이터 전압(Data) 및 모든 스캔 신호들이 고전압(H) 상태이고, 제 1 구동전원(VDD), 제 2 구동전원(VSS) 및 제어 신호(Vc)가 저전압(L) 상태이다. 즉, 제 2 기간(T2)에는 상기 스캔 신호들이 저전압(L)에서 고전압(H)으로 변경된다.
제 1 스캔 신호(SC1)를 포함한 모든 스캔 신호가 고전압(H) 상태이므로, 도 4b에 도시된 바와 같이, 상기 제 1 스캔 신호(SC1)를 게이트전극을 통해 공급받는 스위칭용 트랜지스터(Tr_S)가 턴-온된다. 그러면, 이 턴-온된 스위칭용 트랜지스터(Tr_S)를 통해 제 1 데이터 라인(DL1)으로부터의 데이터 전압(Data)(고전압(H) 상태의 데이터 전압(Data))이 제 1 노드(N1)에 공급된다. 이에 따라, 상기 제 1 노드(N1)가 고전압(H) 상태로 충전된다. 이때, 제 1 노드(N1)와 제 2 노드(N2) 사이에 접속된 제 1 스토리지 커패시터(CPst1)에 의해 제 2 노드(N2)의 전압이 상승된다. 이에 따라, 상기 제 2 노드(N2)에 게이트전극을 통해 접속된 구동용 트랜지스터(Tr_D)가 턴-온된다. 그러면, 이 턴-온된 구동용 트랜지스터(Tr_D)를 통해 저전압(L) 상태의 제 2 구동전원(VSS)이 제 3 노드(N3)에 공급된다. 이에 따라, 제 3 노드(N3)가 초기화 된다.
도 4c 및 도 3을 참조하여 제 3 기간(T3)의 동작을 설명하면 다음과 같다.
제 3 기간(T3)에는, 도 3에 도시된 바와 같이, 모든 스캔 신호들이 고전압(H) 상태이고, 데이터 전압(Data), 제 1 구동전원(VDD), 제 2 구동전원(VSS), 제어 신 호(Vc), 및 스캔 신호가 저전압(L) 상태이다. 즉, 이 제 3 기간(T3)에는 데이터 전압(Data)이 고전압(H)에서 저전압(L)으로 변경된다.
제 1 스캔 신호(SC1)를 포함한 모든 스캔 신호가 고전압(H) 상태이므로, 도 4c에 도시된 바와 같이, 상기 스위칭용 트랜지스터(Tr_S)는 턴-온 상태를 그대로 유지한다. 이 턴-온된 스위칭용 트랜지스터(Tr_S)를 통해 제 1 데이터 라인(DL1)으로부터의 데이터 전압(Data)(저전압(L) 상태의 데이터 전압(Data))이 제 1 노드(N1)에 공급된다. 이에 따라, 상기 제 1 노드(N1)가 저전압(L) 상태로 방전된다. 이때, 제 1 노드(N1)와 제 2 노드(N2) 사이에 접속된 제 1 스토리지 커패시터(CPst1)에 의해 제 2 노드(N2)의 전압도 하강된다. 이에 따라, 상기 제 2 노드(N2)에 게이트전극을 통해 접속된 구동용 트랜지스터(Tr_D)가 턴-오프된다.
이와 같이 제 1 내지 제 3 기간(T3)을 포함하는 제 1 초기화 기간(D1)동안, 제 3 노드(N3)가 저전압(L)으로 초기화된다. 즉, 제 3 노드(N3)는 제 2 구동전원(VSS)으로 초기화된다. 이 제 2 구동전원(VSS)은 약 0[V]의 전압으로 설정되며, 이에 따라 상기 제 3 노드(N3)는 부극성 전압에서 0[V]의 전압으로 상승된다.
도 4d 및 도 3을 참조하여 제 4 기간(T4)의 동작을 설명하면 다음과 같다.
제 4 기간(T4)에는, 도 3에 도시된 바와 같이, 제 2 구동전원(VSS), 제어 신호(Vc), 모든 스캔 신호들 및 데이터 전압(Data) 저전압(L) 상태이고, 제 1 구동전원(VDD)이 저전압(L)에서 중간전압(M)으로 변경된다.
제 1 스캔 신호(SC1)를 포함한 모든 스캔 신호가 저전압(L) 상태이므로, 도 4d에 도시된 바와 같이, 상기 스위칭용 트랜지스터(Tr_S)는 턴-오프된다. 이에 따라, 제 1 노드(N1)가 플로팅(floating) 상태로 된다.
한편, 상기 제 1 구동전원(VDD)이 저전압(L)에서 중간전압(M)으로 상승함에 따라 제 3 노드(N3)의 전압도 상승하게 된다. 즉, 제 1 구동전원(VDD)이 공급되는 제 1 전원라인과 제 3 노드(N3) 사이에 형성된 발광소자(OLED)의 기생 커패시터에 의해 제 3 노드(N3)의 전압이 상승된다. 이때, 상기 제 3 노드(N3)에는 고전압(H) 상태의 제 1 구동전원(VDD)으로부터 발광소자(OLED)의 문턱전압(Vth)을 뺀 전압이 걸린다.
이 제 3 노드(N3)는 구동용 트랜지스터(Tr_D)의 드레인전극으로서, 이 구동용 트랜지스터(Tr_D)의 게이트전극의 전압 및 드레인전극의 전압을 크게 하여야만 이후 상기 구동용 트랜지스터(Tr_D)의 문턱전압(Vth)을 검출하는데 있어서 유리하다. 따라서, 문턱전압검출 준비 기간(D2)인 제 4 기간(T4)동안 상기 제 1 구동전원(VDD)의 크기를 저전압(L)에서 중간전압(M)으로 상승시킴으로써 상기 구동용 트랜지스터(Tr_D)의 드레인전극의 전압을 상승시킬 수 있다.
여기서, 상기 제 1 노드(N1)가 플로팅된 상태에서 상기 구동용 트랜지스터(Tr_D)의 드레인전극의 전압이 소폭 상승하게 되면, 커플링 현상에 의해 상기 구동용 트랜지스터(Tr_D)의 게이트전극의 전압이 소폭 상승할 수 있다. 이러한 커플링 현상은 상기 구동용 트랜지스터(Tr_D)의 게이트전극과 드레인전극간에 형성된 기생 커패시터에 기인한다.
이와 같이 이 제 4 기간(T4)에는 제 2 및 제 3 노드(N3)의 전압이 상승된다.
도 4e 및 도 3을 참조하여 제 5 기간(T5)의 동작을 설명하면 다음과 같다.
제 5 기간(T5)에는, 도 3에 도시된 바와 같이, 제 1 구동전원(VDD)이 중간전압(M) 상태로 유지되고, 제 2 구동전원(VSS), 제어 신호(Vc) 및 데이터 전압(Data)이 저전압(L) 상태로 유지되는 반면, 모든 스캔 신호들이 저전압(L)에서 고전압(H)으로 변경된다.
제 1 스캔 신호(SC1)가 고전압(H)으로 상승됨에 따라, 도 4e에 도시된 바와 같이, 스위칭용 트랜지스터(Tr_S)가 턴-온된다. 그러면, 이 턴-온된 스위칭용 트랜지스터(Tr_S)를 통해 제 1 데이터 라인(DL1)으로부터의 데이터 전압(Data)(저전압(L) 상태의 데이터 전압(Data))이 제 1 노드(N1)에 공급된다. 이 제 1 노드(N1)는 이전 기간까지 플로팅(floating)된 상태에서 저전압(L) 상태의 데이터 전압(Data)으로 유지되어 있던 상태였기 때문에, 이 제 5 기간(T5)에 이 제 1 노드(N1) 및 제 2 노드(N2)의 전위는 변함이 없다.　
　　　
도 4f 및 도 3을 참조하여 제 6 기간(T6)의 동작을 설명하면 다음과 같다.
제 6 기간(T6)에는, 도 3에 도시된 바와 같이, 제 1 구동전원(VDD)이 중간전압(M) 상태로 유지되고, 제 2 구동전원(VSS) 및 데이터 전압(Data)이 저전압(L) 상태로 유지되고, 모든 스캔 신호들이 고전압(H) 상태로 유지되는 반면, 제어 신호(Vc)가 저전압(L)에서 고전압(H)으로 변경된다.
상기 제어 신호(Vc)가 고전압(H)으로 상승됨에 따라, 도 4f에 도시된 바와 같 이, 제어용 트랜지스터(Tr_C)가 턴-온된다. 그러면, 이 턴-온된 제어용 트랜지스터(Tr_C)를 통해 제 2 노드(N2)와 제 3 노드(N3)간이 서로 단락됨으로써, 결국 구동용 트랜지스터(Tr_D)의 게이트전극과 드레인전극간이 서로 단락된다. 이에 따라, 상기 제 2 노드(N2)의 전압과 제 3 노드(N3)의 전압이 서로 혼합되고, 이 혼합된 전압이 제 2 및 제 3 노드(N3)에 동일한 값으로 충전된다. 이 혼합된 전압은 구동용 트랜지스터(Tr_D)의 문턱전압(Vth)보다 높게 설정되어야 하는 바, 이를 위해서 이전 기간에서 제 2 노드(N2)의 전압과 제 3 노드(N3)의 전압을 상기 문턱전압(Vth)보다 크게 설정하였다.
게이트전극과 드레인전극이 서로 단락된 구동용 트랜지스터(Tr_D)는 턴-온되어 다이오드와 같은 동작을 하게 된다. 이때, 혼합된 전압은 상기 구동용 트랜지스터(Tr_D)의 문턱전압(Vth)을 향하여 서서히 감소하며, 이 혼합된 전압이 상기 문턱전압(Vth)과 동일하게 되는 순간 상기 구동용 트랜지스터(Tr_D)는 턴-오프된다. 결국, 이 구동용 트랜지스터(Tr_D)가 턴-오프되는 순간 제 2 및 제 3 노드(N3)에는 상기 구동용 트랜지스터(Tr_D)의 문턱전압(Vth)이 저장된다.
이와 같이 제 6 기간(T6)을 포함하는 문턱전압검출 기간(D3)동안 제 2 및 제 3 노드(N3)에는 구동용 트랜지스터(Tr_D)의 문턱전압(Vth)이 저장된다. 이 문턱전압(Vth) 검출 기간동안에는 모든 화소셀(PXL)의 각 제 2 및 제 3 노드(N3)에 해당 구동용 트랜지스터(Tr_D)의 문턱전압(Vth)이 저장된다. 각 화소셀(PXL)에 구비된 구동용 트랜지스터(Tr_D)간의 특성은 그 제조환경에 따라 서로 다를 수 있으므로, 각 화소셀(PXL)의 제 2 및 제 3 노드(N3)에 저장되는 문턱전압(Vth)의 크기는 서로 다를 수 있다.
도 4g 및 도 3을 참조하여 제 7 기간(T7)의 동작을 설명하면 다음과 같다.
제 7 기간(T7)에는, 도 3에 도시된 바와 같이, 제 1 구동전원(VDD)이 중간전압(M) 상태로 유지되고, 제 2 구동전원(VSS) 및 데이터 전압(Data)이 저전압(L) 상태로 유지되고, 모든 스캔 신호들이 고전압(H) 상태로 유지되는 반면, 제어 신호(Vc)가 고전압(H)에서 저전압(L)으로 변경된다.
상기 제어 신호(Vc)가 저전압(L)으로 하강됨에 따라, 도 4g에 도시된 바와 같이, 제어용 트랜지스터(Tr_C)가 턴-오프된다. 이 제 7 기간(T7)에도 상기 제 2 및 제 3 노드(N3)에는 각각 구동용 트랜지스터(Tr_D)의 문턱전압(Vth)이 저장된 상태이다.
도 4h 및 도 3을 참조하여 제 8 기간(T8)의 동작을 설명하면 다음과 같다.
제 8 기간(T8)에는, 도 3에 도시된 바와 같이, 제 1 구동전원(VDD)이 중간전압(M) 상태로 유지되고, 제 2 구동전원(VSS) 및 제어 신호(Vc)가 저전압(L) 상태로 유지되고, 모든 스캔 신호들이 고전압(H) 상태로 유지되는 반면, 데이터 전압(Data)이 저전압(L)에서 고전압(H)으로 변경된다.
이 데이터 전압(Data)이 고전압(H)으로 상승됨에 따라, 제 1 노드(N1)의 전압 및 제 2 노드(N2)의 전압이 모두 상승된다. 이에 따라, 구동용 트랜지스터(Tr_D)가 턴-온되고, 이 턴-온된 구동용 트랜지스터(Tr_D)를 통해 저전압(L) 상태의 제 2 구동전원(VSS)이 제 3 노드(N3)에 공급된다. 이에 따라 모든 화소셀(PXL)의 제 3 노드(N3)들이 모두 동일한 전압값으로 초기화된다.
이 제 8 기간(T8)은 실 데이터 입력에 의한 발광소자(OLED)의 구동을 준비하기 위하여, 상기 제 3 노드(N3)를 미리 초기화시키는 기간이다.
상술된 바와 같이, 각 화소셀(PXL)의 구동용 트랜지스터(Tr_D)의 문턱전압(Vth)은 서로 다를 수 있기 때문에 이러한 문턱전압(Vth)이 저장된 제 3 노드(N3)의 전압값이 각 화소셀(PXL)별로 모두 달라질 수 있다. 따라서, 제 8 기간(T8)에 모든 화소셀(PXL)에 고전압(H) 상태의 데이터를 공급함으로써, 모든 화소셀(PXL)내의 제 3 노드(N3)들을 모두 동일한 제 2 구동전원(VSS)으로 초기화시키는 것이 바람직하다.
도 4i 및 도 3을 참조하여 제 9 기간(T9)의 동작을 설명하면 다음과 같다.
제 9 기간(T9)에는, 도 3에 도시된 바와 같이, 제 1 구동전원(VDD)이 중간전압(M) 상태로 유지되고, 제 2 구동전원(VSS) 및 제어 신호(Vc)가 저전압(L) 상태로 유지되고, 모든 스캔 신호들이 고전압(H) 상태로 유지되는 반면, 데이터 전압(Data)이 고전압(H)에서 저전압(L)으로 변경된다.
이 데이터 전압(Data)이 저전압(L)으로 하강됨에 따라, 제 1 노드(N1)의 전압 및 제 2 노드(N2)의 전압이 모두 하강된다. 그리고, 제 2 노드(N2)는 이전에 설정되었던 문턱전압(Vth) 값으로 복귀한다. 이에 따라, 구동용 트랜지스터(Tr_D)가 턴-오프된다. 결과적으로 제 3 노드(N3)는 제 2 구동전원(VSS) 으로 초기화 되며, 제 2 노드(N2)는 문턱전압(Vth) 값을 저장하고 있다.
도 4j 및 도 3을 참조하여 제 10 기간(T10)의 동작을 설명하면 다음과 같다.
제 10 기간(T10)에는, 도 3에 도시된 바와 같이, 제 1 구동전원(VDD)이 중간전압(M) 상태로 유지되고, 제 2 구동전원(VSS) 및 제어 신호(Vc)가 저전압(L) 상태로 유지된다.
　그리고, 모든 스캔 신호들이 차례로 일정 기간동안 고전압(H) 상태로 유지된다. 즉, 상기 제 10 기간(T10)은 실 데이터 입력 기간(D5)으로서, 이 기간은 제 10-1 내지 제 10-n 기간(T10-1 내지 T10-n)을 포함한다. 제 10-1 내지 제 10-n 기간(T10-1 내지 T10-n)동안 제 1 내지 제 n 스캔 신호(SC1 내지 SCn)가 차례로 해당 기간동안 고전압(H) 상태로 유지된다. 또한, 이 제 10 기간(T10)동안 m개의 데이터 라인들에 공급되는 데이터는 실제 표현하고자 하는 실 데이터로서, 이 실 데이터들 각각은 이 제 10 기간(T10)동안 모두 0[V] 내지 수십[V]사이의 고전압(H) 상태를 유지한다.　
제 10-1 기간(T10-1)동안은 다수의 스캔 라인들 중 제 1 스캔 라인(SL1)만이 구동되며, 제 10-2 기간(T10-2)동안은 다수의 스캔 라인들 중 제 2 스캔 라인(SL2)만이 구동되며, 제 10-3 기간(T10-3)동안은 다수의 스캔 라인들 중 제 3 스캔 라인만이 구동되며, ..., 제 10-n 기간(T10-n)동안은 다수의 스캔 라인들 중 제 n 스캔 라인(SLn)만이 구동된다.
각 스캔 라인이 구동될 때, 해당 스캔 라인에 접속된 한 수평라인분의 화소셀(PXL)들이 모두 구동된다. 이에 따라, 하나의 스캔 라인이 구동될 때, 이 스캔 라인에 접속된 한 수평라인분의 화소셀(PXL)들에 실 데이터가 공급된다.
이 실 데이터가 공급되는 과정을 제 1 화소셀(PXL)을 예를 들어 설명하면 다 음과 같다.
이 제 1 화소셀(PXL)은 제 10-1 기간(T10-1)에 고전압(H) 상태의 데이터를 공급받는다. 이 데이터는 제 1 데이터 라인(DL1)을 통해 제 1 노드(N1)에 공급된다. 그러면, 상기 제 1 노드(N1)의 전압이 상기 데이터 전압(Data)으로 상승되며, 이 제 1 노드(N1)의 전압이 상승됨에 따라 제 2 노드(N2)의 전압도 상승한다. 즉, 제 1 노드(N1)와 제 2 노드(N2) 사이에 접속된 제 1 스토리지 커패시터(CPst1)에 의해 제 2 노드(N2)의 전압이 상승된다. 이때, 상기 제 2 노드(N2)의 전압은 상기 제 1 노드(N1)에 입력된 전압의 크기만큼 더 상승된다.
이를 좀 더 구체적으로 설명하면 다음과 같다. 여기서, 설명의 편의상 상기 제 1 노드(N1)에 공급되는 실 데이터의 도번을 Vdata로 표현하기로 한다.
즉, 제 2 노드(N2)에는 상술된 문턱전압검출 기간(D3)동안 검출된 구동용 트랜지스터(Tr_D)의 문턱전압(Vth)이 저장되어 있는 상태이므로, 상기 제 1 노드(N1)에 실 데이터가 인가됨에 따라 제 2 노드(N2)의 전압은 상기 실 데이터와 문턱전압(Vth)의 합으로 정의된다. 그러나, 상기 제 2 노드(N2)의 전압은 구동용 트랜지스터(Tr_D)에 존재하는 각종 기생 커패시터 및 제 1 스토리지 커패시터(CPst1)에 의해 영향을 받으므로, 이 제 2 노드(N2)의 전압은 다음의 제 1 수학식에 의해 정의된다.
Figure 112008035016186-pat00001
상기 제 1 수학식에서, Vn2는 제 2 노드(N2)의 전압을 의미하며, 제 1 Cst1은 제 1 스토리지 커패시터(CPst1)의 용량을 의미하며, Cgs는 구동용 트랜지스터(Tr_D)의 게이트전극과 소스전극간에 존재하는 기생 커패시터(Cgs)의 용량을 의미하며, Cgd는 구동용 트랜지스터(Tr_D)의 게이트전극과 드레인전극간에 존재하는 기생 커패시터(Cgd)의 용량을 의미한다.
이와 같이 이 기생 커패시터들(Cgs, Cgd)에 의해서 제 2 노드(N2)의 크기가 원래 의도하고자 했던 보상치(문턱전압(Vth)+실 데이터 전압(Data))와 달라져 문턱전압(Vth) 보상 능력이 다소 저하될 수 있으나, 이러한 문제점은 가변 커패시터(CPv)에 의해 해소될 수 있다. 즉, 상기 가변 커패시터(CPv)는 상기 상술된 기생 커패시터들(Cgs, Cgd)에 의해 발생된 기생 용량의 크기에 따라 발생하는 제 2 노드(N2)의 전압 편차분을 보상시키도록 적절한 크기로 설계되어 자신의 보상 용량을 가변시킨다. 구체적으로, 상기 가변 커패시터(CPv)는 상기 기생 용량을 이에 반대되는 보상 용량으로 상쇄시킴으로써 상기 기생 용량을 최소화한다.
이 실 데이터 입력 기간(D5)동안에는 모든 화소셀(PXL)의 각 제 2 노드(N2)에 해당 구동용 트랜지스터(Tr_D)의 문턱전압(Vth)과 실 데이터 전압(Data)간의 합에 해당하는 전압이 한 수평라인단위로 순차적으로 저장된다. 즉, 제 10-1 기간(T10-1)에는 제 1 수평라인(HL1)을 따라 배열된 m개의 화소셀(PXL)들 각각이 자신의 제 2 노드(N2)에 구동전압(구동용 트랜지스터(Tr_D)의 문턱전압(Vth)+실 데이터 전압(Vdata))을 저장하고, 이어서 제 10-2 기간(T10-2)에는 제 2 수평라인(HL2)을 따라 배열된 m개의 화소셀(PXL)들 각각이 자신의 제 2 노드(N2)에 구동전압을 저장하 고, 이어서 제 10-3 기간(T10-3)에는 제 3 수평라인(HL3)을 따라 배열된 m개의 화소셀(PXL)들 각각이 자신의 제 2 노드(N2)에 구동전압을 저장하고, ...., 이어서 제 10-n 기간(T10-n)에는 제 n 수평라인(HLn)을 따라 배열된 m개의 화소셀(PXL)들 각각이 자신의 제 2 노드(N2)에 구동전압을 저장한다. 이에 따라, 모든 화소셀(PXL)의 구동용 트랜지스터(Tr_D)들이 수평라인단위로 순차적으로 턴-온된다. 이때 제 1 구동전원(VDD)이 저전압(L) 상태이므로, 상기 구동용 트랜지스터(Tr_D)가 턴-온되더라도 구동전류는 생성되지 않는다. 그러므로, 이 제 10 기간(T10)에 상기 발광소자(OLED)는 발광되지 않는다.
도 4k 및 도 3을 참조하여 제 11 기간(T11)의 동작을 설명하면 다음과 같다.
제 11 기간(T11)에는, 도 3에 도시된 바와 같이, 제 2 구동전원(VSS), 제어 신호(Vc), 및 모든 스캔 신호들이 저전압(L)으로 유지되는 반면, 데이터 전압(Data)이 고전압(H)에서 저전압(L)으로 변경된다. 특히, 이 제 11 기간(T11)은 모든 화소셀(PXL)의 발광소자(OLED)를 발광시키는 발광 기간(D6)으로서, 이를 위해 이 제 11 기간(T11)에 상기 제 1 구동전원(VDD)이 중간전압(M)에서 고전압(H)으로 변경된다.
상기 제 1 구동전원(VDD)이 고전압(H)으로 상승됨에 따라, 모든 화소셀(PXL)의 턴-온된 구동용 트랜지스터(Tr_D)는 자신의 드레인전극 및 소스전극을 통해 구동전류를 흘리게 된다. 각 구동전류가 각 발광소자(OLED)의 애노드전극을 통해 캐소드전극으로 전해짐에 따라, 모든 화소셀(PXL)의 발광소자(OLED)들은 자신에게 공급된 구동전류의 크기에 따른 휘도로 발광한다.
이때, 각 발광소자(OLED)에 공급되는 구동전류는 다음의 제 2 수학식으로 정의된다.
Figure 112008035016186-pat00002
여기서, IOLED는 구동용 트랜지스터(Tr_D)의 드레인전극으로부터 소스전극을 향해 흐르는 전류를 의미하며, Vgs는 구동용 트랜지스터(Tr_D)의 게이트-소스전극간 전압을 의미하며, 그리고 β는 상수 값을 의미한다.
제 2 실시예
도 5는 도 2와 같은 구조를 갖는 다수의 화소셀(PXL)들을 포함하는 표시부(100)에 공급되는 제 2 실시예의 각종 신호 파형을 나타낸 도면이다.
본 발명에 따른 발광표시장치는, 도 5에 도시된 바와 같이, 제 1 초기화 기간(D1), 문턱전압검출 준비 기간(D2), 문턱전압검출 기간(D3), 제 2 초기화 기간(D4), 실 데이터 입력 기간(D5), 및 발광 기간(D6)을 포함한다.
제 1 구동전원(VDD)은, 도 5에 도시된 바와 같이, 서로 다른 2단계의 레벨을 갖는 교류신호이다. 즉, 제 1 구동전원(VDD)은 가장 높은 전압을 갖는 고전압(H) 및 가장 낮은 전압을 갖는 저전압(L)을 갖는 신호로서, 이 제 1 구동전원(VDD)은 주기적으로 저전압(L) 및　 고전압(H)을 나타낸다.
이 제 1 구동전원(VDD)의 고전압(H)은 약 15[V], 저전압(L)은 약 10[V] 수준으로 설정될 수 있으며, 이 값은 회로구성에 따라 얼마든지 가변될 수 있다.
제 1 구동전원(VDD)은 제 1 초기화 기간(D1)동안 저전압(L) 상태로 유지되는 반면, 발광 기간(D6)동안 고전압(H)으로 유지된다.
제 2 구동전원(VSS)은, 도 5에 도시된 바와 같이, 서로 다른 2단계의 레벨을 갖는 교류신호이다. 즉, 제 2 구동전원(VSS)은 상대적으로 높은 전압을 갖는 고전압(H) 및 상대적으로 낮은 전압을 갖는 저전압(L)을 갖는 신호로서, 이 제 1 구동전원(VDD)은 주기적으로 저전압(L) 및 고전압(H)을 나타낸다.
제 2 구동전원(VSS)의 고전압(H)은 약 15[V], 저전압(L)은 약 0[V] 수준으로 설정될 수 있으며, 이 값은 회로구성에 따라 얼마든지 가변될 수 있다.
제 2 구동전원(VSS)은 문턱전압검출 준비 기간(D2)동안만 고전압(H)으로 유지되며, 나머지 기간동안은 저전압(L)으로 유지된다.
제어 신호(Vc)는, 도 5에 도시된 바와 같이, 문턱전압검출 기간(D3) 중 고전압(H)으로 유지되며, 나머지 기간에는 저전압(L)으로 유지된다.
각 스캔 신호는 제 1 초기화 기간(D1), 문턱전압검출 준비 기간(D2), 및 제 2 초기화 기간(D4)동안 고전압(H)으로 유지되며, 또한 각 스캔 신호는 실 데이터 입력 기간(D5)동안 순차적으로 고전압(H)으로 유지된다. 즉, 도 5에 도시된 바와 같이, 제 1 스캔 신호(SC1)는 실 데이터 입력 기간(D5) 중 가장 앞선 제 13-1 기간(T13-1)동안 고전압(H)으로 유지되며, 제 2 스캔 신호(SC2)는 실 데이터 입력 기간(D5) 중 두 번째로 앞선 제 13-2 기간(T13-2)동안 고전압(H)으로 유지되며, 그리고 제 3 스캔 신호(SC3)는 실 데이터 입력 기간(D5) 중 세 번째로 앞선 제 13-3 기간(T13-3)동안 고전압(H)으로 유지된다.
데이터 전압(Data)은 제 1 초기화 기간(D1), 제 2 초기화 기간(D4) 및 실 데이터 입력 기간(D5)동안 고전압(H)으로 유지되고 나머지 기간동안 저전압(L)으로 유지된다.
상술된 각 신호간의 고전압(H)의 크기는 서로 동일한 값을 가질 수 도 있으며, 또는 서로 다른 값을 가질 수 도 있다. 마찬가지로, 각 신호간의 저전압(L)의 크기는 서로 동일한 값을 가질 수 도 있으며, 또는 서로 다른 값을 가질 수 도 있다.
이와 같은 신호들을 공급받는 화소셀(PXL)의 동작을 상세히 설명하면 다음과 같다.
도 6a 내지 도 6n은 본 발명의 제 2 실시예에 따른 발광표시장치의 동작을 설명하기 위한 동작 순서도이다.
여기서, 모든 화소셀(PXL)의 동작은 동일하므로, 제 1 스캔 라인(SL1)과 제 1 데이터 라인(DL1)에 접속된 제 1 화소셀(PXL)의 동작을 대표적으로 설명하기로 한다.
도 6a 및 도 5를 참조하여 제 1 기간(T1)의 동작을 설명하면 다음과 같다.
제 1 기간(T1)에는, 도 5에 도시된 바와 같이, 데이터 전압(Data)이 저전압(L)에서 고전압(H) 상태로 변경되고, 제 1 구동전원(VDD), 제 2 구동전원(VSS), 제어 신호(Vc), 및 스캔 신호가 모두 저전압(L) 상태이다. 상기 데이터 전압(Data)은, 도 6a에 도시된 바와 같이, 제 1 데이터 라인(DL1)에 공급되어 상기 제 1 데이 터 라인(DL1)을 고전압(H)으로 충전시킨다. 이 제 1 기간(T1)에는 모든 트랜지스터들 및 발광소자(OLED)가 모두 턴-오프상태이다.
스위칭용 트랜지스터(Tr_S)가 턴-온되기전에 제 1 기간(T1)동안 제 1 데이터 라인(DL1)에 고전압(H)의 데이터 전압(Data)이 공급됨으로 인해 상기 제 1 데이터 라인(DL1)이 이후 설명할 제 2 기간(T2)에 목표전압으로 충분히 충전된다.
도 6b 및 도 5를 참조하여 제 2 기간(T2)의 동작을 설명하면 다음과 같다.
제 2 기간(T2)에는, 도 5에 도시된 바와 같이, 데이터 전압(Data) 및 모든 스캔 신호들이 고전압(H) 상태이고, 제 1 구동전원(VDD), 제 2 구동전원(VSS) 및 제어 신호(Vc)가 저전압(L) 상태이다. 즉, 제 2 기간(T2)에는 상기 스캔 신호들이 저전압(L)에서 고전압(H)으로 변경된다.
제 1 스캔 신호(SC1)를 포함한 모든 스캔 신호가 고전압(H) 상태이므로, 도 6b에 도시된 바와 같이, 상기 제 1 스캔 신호(SC1)를 게이트전극을 통해 공급받는 스위칭용 트랜지스터(Tr_S)가 턴-온된다. 그러면, 이 턴-온된 스위칭용 트랜지스터(Tr_S)를 통해 제 1 데이터 라인(DL1)으로부터의 데이터 전압(Data)(고전압(H) 상태의 데이터 전압(Data))이 제 1 노드(N1)에 공급된다. 이에 따라, 상기 제 1 노드(N1)가 고전압(H) 상태로 충전된다. 이때, 제 1 노드(N1)와 제 2 노드(N2) 사이에 접속된 제 1 스토리지 커패시터(CPst1)에 의해 제 2 노드(N2)의 전압이 상승된다. 이에 따라, 상기 제 2 노드(N2)에 게이트전극을 통해 접속된 구동용 트랜지스터(Tr_D)가 턴-온된다. 그러면, 이 턴-온된 구동용 트랜지스터(Tr_D)를 통해 저전압(L) 상태의 제 2 구동전원(VSS)이 제 3 노드(N3)에 공급된다. 이에 따라, 제 3 노드(N3)가 초기화 된다. 이 제 2 구동전원(VSS)은 약 0[V]의 전압으로 설정되며, 이에 따라 상기 제 3 노드(N3)는 0[V]의 전압으로 유지된다.
도 6c 및 도 5를 참조하여 제 3 기간(T3)의 동작을 설명하면 다음과 같다.
제 3 기간(T3)에는, 도 5에 도시된 바와 같이, 제 1 구동전원(VDD), 제 2 구동전원(VSS), 및 제어 신호(Vc)가 저전압(L) 상태로 유지된다. 그리고 데이터 전압(Data)은 고전압(H)에서 저전압(L)으로 변경된다. 또한 모든 스캔 신호들이 고전압(H)에서 저전압(L)으로 변경된다.
제 1 스캔 신호(SC1)를 포함한 모든 스캔 신호가 저전압(L) 상태이므로, 도 6c에 도시된 바와 같이, 상기 스위칭용 트랜지스터(Tr_S)는 턴-오프된다. 이에 따라, 제 1 노드(N1)가 플로팅(floating) 상태로 된다. 따라서, 제 2 노드(N2)에는 고전압(H) 상태의 데이터 전압(Data)이 걸려있게 되고, 이에 의해서 구동용 트랜지스터(Tr_D)는 턴-온 상태로 유지된다.
도 6d 및 도 5를 참조하여 제 4 기간(T4)의 동작을 설명하면 다음과 같다.
제 4 기간(T4)에는, 도 5에 도시된 바와 같이, 제 1 구동전원(VDD), 제어 신호(Vc), 모든 스캔 신호들, 및 데이터 전압(Data)이 저전압(L) 상태로 유지된다. 그리고 제 2 구동전원(VSS)이 저전압(L)에서 고전압(H)으로 변경된다. 이에 따라, 제 1 노드(N1)의 전압이 제 2 스토리지 커패시터(CPst2)에 의해서 상승되고, 제 2 노드(N2)의 전압이 제 1 스토리지 커패시터(CPst1) 및 커플링 현상에 의해서 상승된다. 이 커플링 현상은 구동용 트랜지스터(Tr_D)의 게이트전극과 소스전극간의 기생 커패시터에 의해 발생된다. 이에 따라, 구동용 트랜지스터(Tr_D)는 턴-온 상태 를 유지한다. 이 턴-온된 구동용 트랜지스터(Tr_D)를 통해 고전압(H) 상태의 제 2 구동전원(VSS)이 제 3 노드(N3)에 공급되며, 이에 따라 상기 제 3 노드(N3)의 전압은 고전압(H) 상태의 제 2 구동전원(VSS)으로부터 구동용 트랜지스터(Tr_D)의 문턱전압(Vth)을 뺀 전압이 충전된다. 한편, 제 2 노드(N2)의 전압이 충분히 높다면, 상기 턴-온된 구동용 트랜지스터(Tr_D)를 통해 고전압(H) 상태의 제 2 구동전원(VSS)이 제 3 노드(N3)에 바로 공급될 수 있다.
도 6e 및 도 5를 참조하여 제 5 기간(T5)의 동작을 설명하면 다음과 같다.
제 5 기간(T5)에는, 도 5에 도시된 바와 같이, 제 1 구동전원(VDD), 제어 신호(Vc), 및 데이터 전압(Data)이 저전압(L) 상태로 유지되고, 제 2 구동전원(VSS)이 고전압(H) 상태로 유지된다. 반면, 모든 스캔 신호들이 저전압(L)에서 고전압(H)으로 변경된다.
제 1 스캔 신호(SC1)가 고전압(H)으로 상승됨에 따라, 도 6e에 도시된 바와 같이, 스위칭용 트랜지스터(Tr_S)가 턴-온된다. 그러면, 이 턴-온된 스위칭용 트랜지스터(Tr_S)를 통해 제 1 데이터 라인(DL1)으로부터의 데이터 전압(Data)(저전압(L) 상태의 데이터 전압(Data))이 제 1 노드(N1)에 공급된다. 이에 따라, 제 1 노드(N1)의 전압이 하강하고, 이때 제 1 스토리지 커패시터(CPst1)에 의해 제 2 노드(N2)의 전압도 하강된다. 이 제 2 노드(N2)의 전압이 하강된다는 것은 구동용 스위칭소자의 게이트전압이 하강됨을 의미한다. 결국, 이 제 5 기간(T5)에 상기 구동용 트랜지스터(Tr_D)의 게이트-소스전극간 전압이 부극성이 되면서, 상기 구동용 트랜지스터(Tr_D)는 턴-오프된다.
도 6f 및 도 5를 참조하여 제 6 기간(T6)의 동작을 설명하면 다음과 같다.
제 6 기간(T6)에는, 도 5에 도시된 바와 같이, 제 1 구동전원(VDD), 제어 신호(Vc), 및 데이터 전압(Data)이 저전압(L) 상태로 유지되고, 제 2 구동전원(VSS)이 고전압(H) 상태로 유지된다. 반면, 모든 스캔 신호들이 고전압(H)에서 저전압(L)으로 변경된다.
제 1 스캔 신호(SC1)를 포함한 모든 스캔 신호가 저전압(L) 상태이므로, 도 6f에 도시된 바와 같이, 상기 스위칭용 트랜지스터(Tr_S)는 턴-오프된다. 이에 따라, 제 1 노드(N1)가 다시 플로팅(floating) 상태로 된다. 따라서, 제 2 노드(N2)에는 저전압(L) 상태의 데이터 전압(Data)이 걸려있게 되고, 이에 의해서 구동용 트랜지스터(Tr_D)는 턴-오프 상태로 유지된다.
도 6g 및 도 5를 참조하여 제 7 기간(T7)의 동작을 설명하면 다음과 같다.
제 7 기간(T7)에는, 도 5에 도시된 바와 같이, 제 1 구동전원(VDD), 제어 신호(Vc), 모든 스캔 신호들, 및 데이터 전압(Data)이 저전압(L) 상태로 유지된다. 반면, 제 2 구동전원(VSS)이 고전압(H)에서 저전압(L)으로 변경된다.
상기 제 2 구동전원(VSS)이 저전압(L)으로 하강됨에 따라, 플로팅 상태인 제 1 노드(N1)의 전압이 제 2 스토리지 커패시터(CPst2)에 의해 저전압(L)으로 하강된다. 또한, 이 제 1 노드(N1)가 저전압(L)으로 하강됨에 따라, 제 2 노드(N2)의 전압이 제 2 스토리지 커패시터(CPst2) 및 커플링 현상에 의해 저전압(L)으로 하강된다. 이 커플링 현상은 구동용 트랜지스터(Tr_D)의 게이트전극과 소스전극간의 기생 커패시터에 의해 발생된다.
　이 제 6 기간(T6)에는 플로팅 상태로 불안정한 제 1 및 제 2 노드(N2)에 제 2 구동전원(VSS)의 저전압(L)이 공급됨으로써 제 1 및 제 2 노드(N2)의 전위 상태가 저전압(L)으로 향해 낮아지나, 제 3 노드(N3)는 고전압(H) 상태를 계속 유지한다.
도 6h 및 도 5를 참조하여 제 8 기간(T8)의 동작을 설명하면 다음과 같다.
제 8 기간(T8)에는, 도 5에 도시된 바와 같이, 제 1 구동전원(VDD), 제 2 구동전원(VSS), 제어 신호(Vc), 및 데이터 전압(Data)이 저전압(L) 상태로 유지된다. 반면, 모든 스캔 신호들이 저전압(L)에서 고전압(H)으로 변경된다.
제 1 스캔 신호(SC1)를 포함한 모든 스캔 신호가 고전압(H) 상태이므로, 도 6h에 도시된 바와 같이, 스위칭용 트랜지스터(Tr_S)가 턴-온된다. 그러면, 이 턴-온된 스위칭용 트랜지스터(Tr_S)를 통해 제 1 데이터 라인(DL1)으로부터의 데이터 전압(Data)(저전압(L) 상태의 데이터 전압(Data))이 제 1 노드(N1)에 공급된다. 이에 따라, 상기 제 1 노드(N1)의 전압이 제 7 기간(T7)보다 상승된다. 또한, 제 1 노드(N1)와 제 2 노드(N2) 사이에 접속된 제 1 스토리지 커패시터(CPst1)에 의해 제 2 노드(N2)의 전압이 제 7 기간(T7)보다 상승된다.
도 6i 및 도 5를 참조하여 제 9 기간(T9)의 동작을 설명하면 다음과 같다.
제 9 기간(T9)에는, 도 5에 도시된 바와 같이, 제 1 구동전원(VDD), 제 2 구동전원(VSS),　 및 데이터 전압(Data)이 저전압(L) 상태로 유지된다. 그리고, 모든 스캔 신호들이 고전압(H)으로 유지된다. 반면, 제어 신호(Vc)가 저전압(L)에서 고 전압(H)으로 변경된다.
상기 제어 신호(Vc)가 고전압(H)으로 상승됨에 따라, 도 6i에 도시된 바와 같이, 제어용 트랜지스터(Tr_C)가 턴-온된다. 그러면, 이 턴-온된 제어용 트랜지스터(Tr_C)를 통해 제 2 노드(N2)와 제 3 노드(N3)간이 서로 단락됨으로써, 결국 구동용 트랜지스터(Tr_D)의 게이트전극과 드레인전극간이 서로 단락된다. 이에 따라, 상기 제 2 노드(N2)의 전압과 제 3 노드(N3)의 전압이 서로 혼합되고, 이 혼합된 전압이 제 2 및 제 3 노드(N3)에 동일한 값으로 충전된다. 이 혼합된 전압은 구동용 트랜지스터(Tr_D)의 문턱전압(Vth)보다 높게 설정되어야 하는 바, 이를 위해서 이전 기간에서 제 2 노드(N2)의 전압과 제 3 노드(N3)의 전압을 상기 문턱전압(Vth)보다 크게 설정하였다.
게이트전극과 드레인전극이 서로 단락된 구동용 트랜지스터(Tr_D)는 턴-온되어 다이오드와 같은 동작을 하게 된다. 이때, 혼합된 전압은 상기 구동용 트랜지스터(Tr_D)의 문턱전압(Vth)을 향하여 서서히 감소하며, 이 혼합된 전압이 상기 문턱전압(Vth)과 동일하게 되는 순간 상기 구동용 트랜지스터(Tr_D)는 턴-오프된다. 결국, 이 구동용 트랜지스터(Tr_D)가 턴-오프되는 순간 제 2 및 제 3 노드(N3)에는 상기 구동용 트랜지스터(Tr_D)의 문턱전압(Vth)이 저장된다.
이와 같이 제 6 기간(T6)을 포함하는 문턱전압검출 기간(D3)동안 제 2 및 제 3 노드(N3)에는 구동용 트랜지스터(Tr_D)의 문턱전압(Vth)이 저장된다. 이 문턱전압(Vth) 검출 기간동안에는 모든 화소셀(PXL)의 각 제 2 및 제 3 노드(N3)에 해당 구동용 트랜지스터(Tr_D)의 문턱전압(Vth)이 저장된다. 각 화소셀(PXL)에 구비된 구동용 트랜지스터(Tr_D)간의 특성은 그 제조환경에 따라 서로 다를 수 있으므로, 각 화소셀(PXL)의 제 2 및 제 3 노드(N3)에 저장되는 문턱전압(Vth)의 크기는 서로 다를 수 있다.
도 6j 및 도 5를 참조하여 제 10 기간(T10)의 동작을 설명하면 다음과 같다.
제 10 기간(T10)에는, 도 5에 도시된 바와 같이, 제 1 구동전원(VDD), 제 2 구동전원(VSS),　및 데이터 전압(Data)이 저전압(L) 상태로 유지된다. 그리고, 모든 스캔 신호들이 고전압(H)으로 유지된다. 반면, 제어 신호(Vc)가 고전압(H)에서 저전압(L)으로 변경된다.
상기 제어 신호(Vc)가 저전압(L)으로 하강됨에 따라, 도 6j에 도시된 바와 같이, 제어용 트랜지스터(Tr_C)가 턴-오프된다.
도 6k 및 도 5를 참조하여 제 11 기간(T11)의 동작을 설명하면 다음과 같다.
제 11 기간(T11)에는, 도 5에 도시된 바와 같이, 제 1 구동전원(VDD), 제 2 구동전원(VSS), 및 제어 신호(Vc)가 저전압(L) 상태로 유지된다. 그리고, 모든 스캔 신호들이 고전압(H)으로 유지된다. 반면, 데이터 전압(Data)이 저전압(L)에서 고전압(H)으로 변경된다.
이 데이터 전압(Data)이 고전압(H)으로 상승됨에 따라, 제 1 노드(N1)의 전압 및 제 2 노드(N2)의 전압이 모두 상승된다. 이에 따라, 구동용 트랜지스터(Tr_D)가 턴-온되고, 이 턴-온된 구동용 트랜지스터(Tr_D)를 통해 저전압(L) 상태의 제 2 구동전원(VSS)이 제 3 노드(N3)에 공급된다. 이에 따라 모든 화소셀(PXL)의 제 3 노드(N3)들이 모두 동일한 전압값으로 초기화된다.
이 제 8 기간(T8)은 실 데이터 입력에 의한 발광소자(OLED)의 구동을 준비하기 위하여, 상기 제 3 노드(N3)를 미리 초기화시키는 기간이다.
상술된 바와 같이, 각 화소셀(PXL)의 구동용 트랜지스터(Tr_D)의 문턱전압(Vth)은 서로 다를 수 있기 때문에 이러한 문턱전압(Vth)이 저장된 제 3 노드(N3)의 전압값이 각 화소셀(PXL)별로 모두 달라질 수 있다. 따라서, 제 8 기간(T8)에 모든 화소셀(PXL)에 고전압(H) 상태의 데이터를 공급함으로써, 모든 화소셀(PXL)내의 제 3 노드(N3)들을 모두 동일한 제 2 구동전원(VSS)으로 초기화시키는 것이 바람직하다.
도 6l 및 도 5를 참조하여 제 12 기간(T12)의 동작을 설명하면 다음과 같다.
제 12 기간(T12)에는, 도 5에 도시된 바와 같이, 제 1 구동전원(VDD), 제 2 구동전원(VSS), 및 제어 신호(Vc)가 저전압(L) 상태로 유지된다. 그리고, 모든 스캔 신호들이 고전압(H)으로 유지된다. 반면, 데이터 전압(Data)이 고전압(H)에서 저전압(L)으로 변경된다.
이 데이터 전압(Data)이 저전압(L)으로 하강됨에 따라, 제 1 노드(N1)의 전압 및 제 2 노드(N2)의 전압이 모두 하강된다. 그리고, 제 2 노드(N2)는 이전에 설정되었던 문턱전압(Vth) 값으로 복귀한다. 이에 따라, 구동용 트랜지스터(Tr_D)가 턴-오프된다. 결과적으로 제 3 노드(N3)는 제 2 구동전원(VSS)으로 초기화 되며, 제 2 노드(N2)는 문턱전압(Vth) 값을 저장하고 있다.
도 6m 및 도 5를 참조하여 제 13 기간(T13)의 동작을 설명하면 다음과 같다.
제 13 기간(T13)에는, 도 5에 도시된 바와 같이, 제 1 구동전원(VDD), 제 2 구동전원(VSS), 및 제어 신호(Vc)가 저전압(L) 상태로 유지된다.
그리고, 모든 스캔 신호들이 차례로 일정 기간동안 고전압(H) 상태로 유지된다. 즉, 상기 제 13 기간(T13)은 실 데이터 입력 기간(D5)으로서, 이 기간은 제 13-1 내지 제 13-n 기간(T13-n)을 포함한다. 제 13-1 내지 제 13-n 기간(T13-n)동안 제 1 내지 제 n 스캔 신호(SC1 내지 SCn)가 차례로 해당 기간동안 고전압(H) 상태로 유지된다. 또한, 이 제 13 기간(T13)동안 m개의 데이터 라인들에 공급되는 데이터는 실제 표현하고자 하는 실 데이터로서, 이 실 데이터들 각각은 이 제 13 기간(T13)동안 모두 고전압(H) 상태를 유지한다.　
제 13-1 기간(T13-1)동안은 다수의 스캔 라인들 중 제 1 스캔 라인(SL1)만이 구동되며, 제 13-2 기간(T13-2)동안은 다수의 스캔 라인들 중 제 2 스캔 라인(SL2)만이 구동되며, 제 10-3 기간동안은 다수의 스캔 라인들 중 제 3 스캔 라인만이 구동되며, ..., 제 13-n 기간(T13-n)동안은 다수의 스캔 라인들 중 제 n 스캔 라인(SLn)만이 구동된다.
각 스캔 라인이 구동될 때, 해당 스캔 라인에 접속된 한 수평라인분의 화소셀(PXL)들이 모두 구동된다. 이에 따라, 하나의 스캔 라인이 구동될 때, 이 스캔 라인에 접속된 한 수평라인분의 화소셀(PXL)들에 실 데이터가 공급된다.
이 실 데이터가 공급되는 과정은 제 1 실시예에서의 그것과 동일하므로, 이에 대한 설명은 제 1 실시예를 참조하기로 한다.
이 제 13 기간(T13)에서의 각 화소셀(PXL)의 제 2 노드(N2)의 전압은 상술된 제 1 수학식에 의해 정의된다.
도 6n 및 도 5를 참조하여 제 14 기간(T14)의 동작을 설명하면 다음과 같다.
제 14 기간(T14)에는, 도 5에 도시된 바와 같이, 제 2 구동전원(VSS), 제어 신호(Vc), 및 모든 스캔 신호들이 저전압(L)으로 유지되는 반면, 데이터 전압(Data)이 고전압(H)에서 저전압(L)으로 변경된다. 특히, 이 제 14 기간(T14)은 모든 화소셀(PXL)의 발광소자(OLED)를 발광시키는 발광 기간(D6)으로서, 이를 위해 이 제 14 기간(T14)에 상기 제 1 구동전원(VDD)이 저전압(L)에서 고전압(H)으로 변경된다.
상기 제 1 구동전원(VDD)이 고전압(H)으로 상승됨에 따라, 모든 화소셀(PXL)의 턴-온된 구동용 트랜지스터(Tr_D)는 자신의 드레인전극 및 소스전극을 통해 구동전류를 흘리게 된다. 각 구동전류가 각 발광소자(OLED)의 애노드전극을 통해 캐소드전극으로 전해짐에 따라, 모든 화소셀(PXL)의 발광소자(OLED)들은 자신에게 공급된 구동전류의 크기에 따른 휘도로 발광한다.
이때, 각 발광소자(OLED)에 공급되는 구동전류는 상술된 제 2 수학식으로 정의된다.
제 3 실시예
도 7은 도 2와 같은 구조를 갖는 다수의 화소셀(PXL)들을 포함하는 표시부(100)에 공급되는 제 3 실시예의 각종 신호 파형을 나타낸 도면이다.
본 발명에 따른 발광표시장치는, 도 7에 도시된 바와 같이, 제 1 초기화 기간(D1), 문턱전압검출 준비 기간(D2), 문턱전압검출 기간(D3), 제 2 초기화 기 간(D4), 실 데이터 입력 기간(D5), 및 발광 기간(D6)을 포함한다.
제 1 구동전원(VDD)은, 도 7에 도시된 바와 같이, 서로 다른 2단계의 레벨을 갖는 교류신호이다. 즉, 제 1 구동전원(VDD)은 상대적으로 높은 전압을 갖는 고전압(H) 및 상대적으로 낮은 전압을 갖는 저전압(L)을 갖는 신호로서, 이 제 1 구동전원(VDD)은 주기적으로 저전압(L) 및 고전압(H)을 나타낸다.
이 제 1 구동전원(VDD)의 고전압(H)은 약 15[V], 저전압(L)은 약 10[V] 수준으로 설정될 수 있으며, 이 값은 회로구성에 따라 얼마든지 가변될 수 있다.
제 1 구동전원(VDD)은 제 1 초기화 기간(D1)동안 고전압(H) 상태로 유지되는 반면, 발광 기간(D6)동안 고전압(H)으로 유지된다.
제 2 구동전원(VSS)은, 도 5에 도시된 바와 같이, 서로 다른 2단계의 레벨을 갖는 교류신호이다. 즉, 제 2 구동전원(VSS)은 상대적으로 높은 전압을 갖는 고전압(H) 및 상대적으로 낮은 전압을 갖는 저전압(L)을 갖는 신호로서, 이 제 1 구동전원(VDD)은 주기적으로 저전압(L) 및 고전압(H)을 나타낸다.
제 2 구동전원(VSS)의 고전압(H)은 약 15[V], 저전압(L)은 약 0[V] 수준으로 설정될 수 있으며, 이 값은 회로구성에 따라 얼마든지 가변될 수 있다.
제 2 구동전원(VSS)은 제 1 초기화 기간(D1)의 일부 기간, 문턱전압검출 준비 기간(D2), 및 문턱전압검출 기간(D3)의 일부 기간동안 고전압(H)으로 유지되며, 나머지 기간동안 저전압(L)으로 유지된다.
제어 신호(Vc)는, 도 5에 도시된 바와 같이, 제 1 초기화 기간(D1)의 일부 기간 및 문턱전압검출 기간(D3)의 일부 기간 동안 고전압(H)으로 유지되며, 나머지 기간동안 저전압(L)으로 유지된다.
각 스캔 신호는 제 1 초기화 기간(D1), 문턱전압검출 준비 기간(D2), 및 제 2 초기화 기간(D4)동안 고전압(H)으로 유지되며, 또한 각 스캔 신호는 실 데이터 입력 기간(D5)동안 순차적으로 고전압(H)으로 유지된다. 즉, 도 5에 도시된 바와 같이, 제 1 스캔 신호(SC1)는 실 데이터 입력 기간(D5) 중 가장 앞선 제 13-1 기간(T13-1)동안 고전압(H)으로 유지되며, 제 2 스캔 신호(SC2)는 실 데이터 입력 기간(D5) 중 두 번째로 앞선 제 13-2 기간(T13-2)동안 고전압(H)으로 유지되며, 그리고 제 3 스캔 신호(SC3)는 실 데이터 입력 기간(D5) 중 세 번째로 앞선 제 13-3 기간(T13-3)동안 고전압(H)으로 유지된다.
데이터 전압(Data)은 제 1 초기화 기간(D1), 제 2 초기화 기간(D4) 및 실 데이터 입력 기간(D5)동안 고전압(H)으로 유지되고 나머지 기간동안 저전압(L)으로 유지된다.
상술된 각 신호간의 고전압(H)의 크기는 서로 동일한 값을 가질 수 도 있으며, 또는 서로 다른 값을 가질 수 도 있다. 마찬가지로, 각 신호간의 저전압(L)의 크기는 서로 동일한 값을 가질 수 도 있으며, 또는 서로 다른 값을 가질 수 도 있다.
이와 같은 신호들을 공급받는 화소셀(PXL)의 동작을 상세히 설명하면 다음과 같다.
도 8a 내지 도 8n은 본 발명의 제 3 실시예에 따른 발광표시장치의 동작을 설명하기 위한 동작 순서도이다.
여기서, 모든 화소셀(PXL)의 동작은 동일하므로, 제 1 스캔 라인(SL1)과 제 1 데이터 라인(DL1)에 접속된 제 1 화소셀(PXL)의 동작을 대표적으로 설명하기로 한다.
도 8a 및 도 7을 참조하여 제 1 기간(T1)의 동작을 설명하면 다음과 같다.
제 1 기간(T1)에는, 도 7에 도시된 바와 같이, 제 1 구동전원(VDD) 및 모든 스캔 신호들이 고전압(H)으로 유지된다. 그리고, 제 2 구동전원(VSS), 제어 신호(Vc), 및 데이터 전압(Data)이 저전압(L)으로 유지된다.
제 1 스캔 신호(SC1)가 고전압(H)으로 유지됨에 따라, 제 1 데이터 라인(DL1)으로부터의 데이터 신호(저전압(L) 상태의 데이터 신호)가 제 1 노드(N1)에 공급된다. 이에 따라 제 1 노드(N1)가 초기화된다.
도 8b 및 도 7을 참조하여 제 2 기간(T2)의 동작을 설명하면 다음과 같다.
제 2 기간(T2)에는, 도 7에 도시된 바와 같이, 제 1 구동전원(VDD) 및 모든 스캔 신호들이 고전압(H)으로 유지된다. 그리고, 제어 신호(Vc) 및 데이터 전압(Data)이 저전압(L)으로 유지된다. 반면, 제 2 구동전원(VSS)은 저전압(L)에서 고전압(H)으로 변경된다.
이 제 2 구동전원(VSS)이 고전압(H)으로 상승됨에 따라, 구동용 트랜지스터(Tr_D)의 게이트-소스전극간 전압이 부극성이 되면서 상기 구동용 트랜지스터(Tr_D)가 턴-오프된다. 이에 따라 제 3 노드(N3)의 전압이 제 1 구동전원(VDD)에 가까운 전압으로 상승된다. 즉, 제 1 구동전원(VDD)이 공급되는 제 1 전원라인과 제 3 노드(N3) 사이에 형성된 발광소자(OLED)의 기생 커패시터에 의해 제 3 노 드(N3)의 전압이 상승된다. 이때, 상기 제 3 노드(N3)에는 고전압(H) 상태의 제 1 구동전원(VDD)으로부터 발광소자(OLED)의 문턱전압(Vth)을 뺀 전압이 걸린다.
도 8c 및 도 7을 참조하여 제 3 기간(T3)의 동작을 설명하면 다음과 같다.
제 3 기간(T3)에는, 도 7에 도시된 바와 같이, 제 1 구동전원(VDD), 모든 스캔 신호들, 및 제 2 구동전원(VSS)이 고전압(H)으로 유지된다. 그리고, 데이터 전압(Data)은 저전압(L)으로 유지된다. 반면, 제어 신호(Vc)는 저전압(L)에서 고전압(H)으로 변경된다.
상기 제어 신호(Vc)가 고전압(H)으로 상승됨에 따라, 도 8c에 도시된 바와 같이, 제어용 트랜지스터(Tr_C)가 턴-온된다. 그러면, 이 턴-온된 제어용 트랜지스터(Tr_C)를 통해 제 2 노드(N2)와 제 3 노드(N3)간이 서로 단락됨으로써, 결국 구동용 트랜지스터(Tr_D)의 게이트전극과 드레인전극간이 서로 단락된다. 이에 따라, 상기 제 2 노드(N2)의 전압이 제 3 노드(N3)의 전압과 동일해진다. 즉, 상기 제 2 노드(N2)에는 고전압(H) 상태의 제 1 구동전원(VDD)으로부터 발광소자(OLED)의 문턱전압(Vth)을 뺀 전압이 걸린다. 이 제 3 기간(T3)에, 제 2 구동전원(VSS)이 제 2 노드(N2)의 전압보다 큰 고전압(H)으로 유지됨으로 인해 상기 구동용 스위칭소자의 게이트-소스전극간 전압이 부극성이 되어 상기 구동용 스위칭소자는 턴-오프 상태를 유지한다.
도 8d 및 도 7을 참조하여 제 4 기간(T4)의 동작을 설명하면 다음과 같다.
제 4 기간(T4)에는, 도 7에 도시된 바와 같이, 제 1 구동전원(VDD), 모든 스캔 신호들, 및 제 2 구동전원(VSS)이 고전압(H)으로 유지된다. 그리고, 데이터 전 압(Data)은 저전압(L)으로 유지된다. 반면, 제어 신호(Vc)는 고전압(H)에서 저전압(L)으로 변경된다.
이 제 4 기간(T4)에도 상기 제 2 노드(N2)의 전압과 제 3 노드(N3)의 전압은 동일하다.
도 8e 및 도 7을 참조하여 제 5 기간(T5)의 동작을 설명하면 다음과 같다.
제 5 기간(T5)에는, 도 7에 도시된 바와 같이, 제 2 구동전원(VSS) 및 모든 스캔 신호들이 고전압(H)으로 유지된다. 그리고, 데이터 전압(Data)이 저전압(L)으로 유지된다. 반면, 제 1 구동전원(VDD)은 고전압(H)에서 저전압(L)으로 변경된다.
상기 제 1 구동전원(VDD)이 저전압(L)으로 하강함에 따라, 발광소자(OLED)의 기생 커패시터에 의해 제 3 노드(N3)의 전압이 하강한다. 이에 따라, 제 2 노드(N2)의 전압이 제 3 노드(N3)의 전압보다 높아지고, 이에 의해 구동용 트랜지스터(Tr_D)가 턴-온된다. 이 턴-온된 구동용 트랜지스터(Tr_D)를 통해 고전압(H) 상태의 제 2 구동전원(VSS)이 상기 제 3 노드(N3)에 공급된다. 이때, 상기 제 3 노드(N3)의 전압이 제 2 노드(N2)의 전압과 구동용 트랜지스터(Tr_D)의 문턱전압(Vth)간의 차전압에 대응되는 값으로 회복되는 순간 상기 구동용 트랜지스터(Tr_D)는 다시 턴-오프된다.
도 8f 및 도 7을 참조하여 제 6 기간(T6)의 동작을 설명하면 다음과 같다.
제 6 기간(T6)에는, 도 7에 도시된 바와 같이, 제 2 구동전원(VSS) 및 모든 스캔 신호들이 고전압(H)으로 유지된다. 그리고, 제 1 구동전원(VDD)은 저전압(L)으로 유지된다. 반면, 데이터 전압(Data)이 저전압(L)에서 고전압(H)으로 변경된 다.
이 데이터 전압(Data)이 고전압(H)으로 상승됨에 따라, 제 1 노드(N1)의 전압 및 제 2 노드(N2)의 전압이 모두 상승된다. 이에 따라, 구동용 트랜지스터(Tr_D)가 턴-온되고, 이 턴-온된 구동용 트랜지스터(Tr_D)를 통해 저전압(L) 상태의 제 2 구동전원(VSS)이 제 3 노드(N3)에 공급된다. 이에 따라 제 3 노드(N3)가 고전압(H) 상태의 제 2 구동전원(VSS)으로 완전히 충전된다.
도 8g 및 도 7을 참조하여 제 7 기간(T7)의 동작을 설명하면 다음과 같다.
제 7 기간(T7)에는, 도 7에 도시된 바와 같이, 제 2 구동전원(VSS), 제어 신호(Vc), 및 모든 스캔 신호들이 고전압(H)으로 유지된다. 그리고, 제 1 구동전원(VDD) 및 제어 신호(Vc)는 저전압(L)으로 유지된다. 반면, 데이터 전압(Data)은 고전압(H)에서 저전압(L)으로 변경된다.
이 데이터 전압(Data)이 저전압(L)으로 하강됨에 따라, 제 1 노드(N1)의 전압 및 제 2 노드(N2)의 전압이 모두 하강된다. 제 2 노드(N2)의 전위는 비록 이전 기간보다 하강하지만 여전히 비교적 높은 값을 유지하게 된다. 제 3 노드(N3)의 전위는 여전히 고전압 수준을 유지한다.이에 따라, 구동용 트랜지스터(Tr_D)가 턴-오프된다.
도 8h 및 도 7을 참조하여 제 8 기간(T8)의 동작을 설명하면 다음과 같다.
제 8 기간(T8)에는, 도 7에 도시된 바와 같이, 제 2 구동전원(VSS) 및 모든 스캔 신호들이 고전압(H)으로 유지된다. 그리고, 제 1 구동전원(VDD) 및 데이터 전압(Data)은 저전압(L)으로 유지된다. 반면, 제어 신호(Vc)는 저전압(L)에서 고전 압(H)으로 변경된다.
상기 제어 신호(Vc)가 고전압(H)으로 상승됨에 따라, 도 8h에 도시된 바와 같이, 제어용 트랜지스터(Tr_C)가 턴-온된다. 그러면, 이 턴-온된 제어용 트랜지스터(Tr_C)를 통해 제 2 노드(N2)와 제 3 노드(N3)간이 서로 단락됨으로써, 결국 구동용 트랜지스터(Tr_D)의 게이트전극과 드레인전극간이 서로 단락된다. 이에 따라, 상기 제 2 노드(N2)의 전압이 제 3 노드(N3)의 전압과 동일해지면서 이전 상태보다 좀 더 높은 고전압 상태를 갖게 된다. 즉, 상기 제 3 노드(N3)는 이전 기간보다 제 1 구동전원(VDD)에 더 가까운 전위를 갖는다. 이 제 8 기간(T8)에, 제 2 구동전원(VSS)이 제 2 노드(N2)의 전압보다 큰 고전압(H)으로 유지됨으로 인해 상기 구동용 스위칭소자의 게이트-소스전극간 전압이 부극성이 되어 상기 구동용 스위칭소자는 턴-오프 상태를 유지한다.
도 8i 및 도 7을 참조하여 제 9 기간(T9)의 동작을 설명하면 다음과 같다.
제 8 기간(T8)에는, 도 7에 도시된 바와 같이, 제어 신호(Vc), 및 모든 스캔 신호들이 고전압(H)으로 유지된다. 그리고, 제 1 구동전원(VDD) 및 데이터 전압(Data)은 저전압(L)으로 유지된다. 반면, 제 2 구동전원(VSS)은 고전압(H)에서 저전압(L)으로 변경된다.
이 제 2 구동전원(VSS)이 저전압(L)으로 하강됨에 따라, 제 2 노드(N2)의 전압이 상기 제 2 구동전원(VSS)보다 더 큰 값을 갖게된다. 이에 따라 구동용 트랜지스터(Tr_D)의 게이트-소스전극간 전압이 정극성이 되어 상기 구동용 트랜지스터(Tr_D)가 턴-온된다.
또한, 제 7 기간(T7)에서 설정되었듯이, 상기 제 2 노드(N2)의 전압과 제 3 노드(N3) 전압은 구동용 트랜지스터(Tr_D)의 문턱전압(Vth)보다 높게 설정되어야 하는 바, 이를 위해서 이전 기간에서 제 2 노드(N2)의 전압과 제 3 노드(N3)의 전압을 상기 문턱전압(Vth)보다 크게 설정하였다.
게이트전극과 드레인전극이 서로 단락된 구동용 트랜지스터(Tr_D)는 턴-온되어 다이오드와 같은 동작을 하게 된다. 이때, 혼합된 전압은 상기 구동용 트랜지스터(Tr_D)의 문턱전압(Vth)을 향하여 서서히 감소하며, 이 혼합된 전압이 상기 문턱전압(Vth)과 동일하게 되는 순간 상기 구동용 트랜지스터(Tr_D)는 턴-오프된다. 결국, 이 구동용 트랜지스터(Tr_D)가 턴-오프되는 순간 제 2 및 제 3 노드(N3)에는 상기 구동용 트랜지스터(Tr_D)의 문턱전압(Vth)이 저장된다.
이와 같이 제 9 기간(T9)을 포함하는 문턱전압검출 기간(D3)동안 제 2 및 제 3 노드(N3)에는 구동용 트랜지스터(Tr_D)의 문턱전압(Vth)이 저장된다. 이 문턱전압(Vth) 검출 기간동안에는 모든 화소셀(PXL)의 각 제 2 및 제 3 노드(N3)에 해당 구동용 트랜지스터(Tr_D)의 문턱전압(Vth)이 저장된다. 각 화소셀(PXL)에 구비된 구동용 트랜지스터(Tr_D)간의 특성은 그 제조환경에 따라 서로 다를 수 있으므로, 각 화소셀(PXL)의 제 2 및 제 3 노드(N3)에 저장되는 문턱전압(Vth)의 크기는 서로 다를 수 있다.
도 8j 및 도 7을 참조하여 제 10 기간(T10)의 동작을 설명하면 다음과 같다.
제 10 기간(T10)에는, 도 7에 도시된 바와 같이, 제 1 구동전원(VDD), 제 2 구동전원(VSS) 및 데이터 전압(Data)이 저전압(L)으로 유지된다. 그리고, 모든 스 캔 신호들이 고전압(H)으로 유지된다. 반면, 제어 신호(Vc)는 고전압(H)에서 저전압(L)으로 변경된다.
상기 제어 신호(Vc)가 저전압(L)으로 하강됨에 따라, 도 8j에 도시된 바와 같이, 제어용 트랜지스터(Tr_C)가 턴-오프된다.
도 8k 및 도 7을 참조하여 제 11 기간(T11)의 동작을 설명하면 다음과 같다.
제 11 기간(T11)에는, 도 7에 도시된 바와 같이, 제 1 구동전원(VDD), 제 2 구동전원(VSS) 및 제어 신호(Vc)가 저전압(L)으로 유지된다. 그리고, 모든 스캔 신호들이 고전압(H)으로 유지된다. 반면, 데이터 전압(Data)은 저전압(L)에서 고전압(H)으로 변경된다.
이 데이터 전압(Data)이 고전압(H)으로 상승됨에 따라, 제 1 노드(N1)의 전압 및 제 2 노드(N2)의 전압이 모두 상승된다. 이에 따라, 구동용 트랜지스터(Tr_D)가 턴-온되고, 이 턴-온된 구동용 트랜지스터(Tr_D)를 통해 저전압(L) 상태의 제 2 구동전원(VSS)이 제 3 노드(N3)에 공급된다. 이에 따라 모든 화소셀(PXL)의 제 3 노드(N3)들이 모두 동일한 전압값으로 초기화된다.
이 제 11 기간(T11)은 실 데이터 입력에 의한 발광소자(OLED)의 구동을 준비하기 위하여, 상기 제 3 노드(N3)를 미리 초기화시키는 기간이다.
상술된 바와 같이, 각 화소셀(PXL)의 구동용 트랜지스터(Tr_D)의 문턱전압(Vth)은 서로 다를 수 있기 때문에 이러한 문턱전압(Vth)이 저장된 제 3 노드(N3)의 전압값이 각 화소셀(PXL)별로 모두 달라질 수 있다. 따라서, 제 11 기간(T11)에 모든 화소셀(PXL)에 고전압(H) 상태의 데이터를 공급함으로써, 모든 화 소셀(PXL)내의 제 3 노드(N3)들을 모두 동일한 제 2 구동전원(VSS)으로 초기화시키는 것이 바람직하다.
도 8l 및 도 7을 참조하여 제 12 기간(T12)의 동작을 설명하면 다음과 같다.
제 12 기간(T12)에는, 도 7에 도시된 바와 같이, 제 1 구동전원(VDD), 제 2 구동전원(VSS) 및 제어 신호(Vc)가 저전압(L)으로 유지된다. 그리고, 모든 스캔 신호들이 고전압(H)으로 유지된다. 반면, 데이터 전압(Data)은 고전압(H)에서 저전압(L)으로 변경된다.
이 데이터 전압(Data)이 저전압(L)으로 하강됨에 따라, 제 1 노드(N1)의 전압 및 제 2 노드(N2)의 전압이 모두 하강된다. 그리고, 제 2 노드(N2)는 이전에 설정되었던 문턱전압(Vth) 값으로 복귀한다. 이에 따라, 구동용 트랜지스터(Tr_D)가 턴-오프된다. 결과적으로 제 3 노드(N3)는 제 2 구동전원(VSS)으로 초기화 되며, 제 2 노드(N2)는 문턱전압(Vth) 값을 저장하고 있다.
도 8m 및 도 7을 참조하여 제 13 기간(T13)의 동작을 설명하면 다음과 같다.
제 13 기간(T13)에는, 도 7에 도시된 바와 같이, 제 1 구동전원(VDD), 제 2 구동전원(VSS) 및 제어 신호(Vc)가 저전압(L)으로 유지된다. 그리고, 모든 스캔 신호들이 고전압(H)으로 유지된다. 반면, 데이터 전압(Data)은 고전압(H)에서 저전압(L)으로 변경된다.
제 13 기간(T13)에는, 도 7에 도시된 바와 같이, 제 1 구동전원(VDD), 제 2 구동전원(VSS), 및 제어 신호(Vc)가 저전압(L) 상태로 유지된다.
그리고, 모든 스캔 신호들이 차례로 일정 기간동안 고전압(H) 상태로 유지된 다. 즉, 상기 제 13 기간(T13)은 실 데이터 입력 기간(D5)으로서, 이 기간은 제 13-1 내지 제 13-n 기간(T13-n)을 포함한다. 제 13-1 내지 제 13-n 기간(T13-n)동안 제 1 내지 제 n 스캔 신호(SC1 내지 SCn)가 차례로 해당 기간동안 고전압(H) 상태로 유지된다. 또한, 이 제 13 기간(T13)동안 m개의 데이터 라인들에 공급되는 데이터는 실제 표현하고자 하는 실 데이터로서, 이 실 데이터들 각각은 이 제 13 기간(T13)동안 모두 고전압(H) 상태를 유지한다.
제 13-1 기간(T13-1)동안은 다수의 스캔 라인들 중 제 1 스캔 라인(SL1)만이 구동되며, 제 13-2 기간(T13-2)동안은 다수의 스캔 라인들 중 제 2 스캔 라인(SL2)만이 구동되며, 제 10-3 기간동안은 다수의 스캔 라인들 중 제 3 스캔 라인만이 구동되며, ..., 제 13-n 기간(T13-n)동안은 다수의 스캔 라인들 중 제 n 스캔 라인(SLn)만이 구동된다.
각 스캔 라인이 구동될 때, 해당 스캔 라인에 접속된 한 수평라인분의 화소셀(PXL)들이 모두 구동된다. 이에 따라, 하나의 스캔 라인이 구동될 때, 이 스캔 라인에 접속된 한 수평라인분의 화소셀(PXL)들에 실 데이터가 공급된다.
이 실 데이터가 공급되는 과정은 제 1 실시예에서의 그것과 동일하므로, 이에 대한 설명은 제 1 실시예를 참조하기로 한다.
이 제 13 기간(T13)에서의 각 화소셀(PXL)의 제 2 노드(N2)의 전압은 상술된 제 1 수학식에 의해 정의된다.
도 8n 및 도 7을 참조하여 제 14 기간(T14)의 동작을 설명하면 다음과 같다.
제 14 기간(T14)에는, 도 7에 도시된 바와 같이, 제 2 구동전원(VSS), 제어 신호(Vc), 및 모든 스캔 신호들이 저전압(L)으로 유지되는 반면, 데이터 전압(Data)이 고전압(H)에서 저전압(L)으로 변경된다. 특히, 이 제 14 기간(T14)은 모든 화소셀(PXL)의 발광소자(OLED)를 발광시키는 발광 기간(D6)으로서, 이를 위해 이 제 14 기간(T14)에 상기 제 1 구동전원(VDD)이 저전압(L)에서 고전압(H)으로 변경된다.
상기 제 1 구동전원(VDD)이 고전압(H)으로 상승됨에 따라, 모든 화소셀(PXL)의 턴-온된 구동용 트랜지스터(Tr_D)는 자신의 드레인전극 및 소스전극을 통해 구동전류를 흘리게 된다. 각 구동전류가 각 발광소자(OLED)의 애노드전극을 통해 캐소드전극으로 전해짐에 따라, 모든 화소셀(PXL)의 발광소자(OLED)들은 자신에게 공급된 구동전류의 크기에 따른 휘도로 발광한다.
이때, 각 발광소자(OLED)에 공급되는 구동전류는 상술된 제 2 수학식으로 정의된다.
한편, 제 2 실시예 및 제 3 실시예에서는 제 2 구동전원(VSS)이 구동용 트랜지스터(Tr_D)의 게이트전극의 전압보다 높게 설정되는 기간이 존재한다. 즉, 제 2 실시예에서는 제 4 기간(T4)이 이에 해당하며, 제 3 실시예에서는 제 2 기간(T2)이 이에 해당한다. 이 제 4 및 제 2 기간(T2, T4)에 구동용 트랜지스터(Tr_D)의 게이트전극(제 2 노드(N2))에 상대적으로 낮은 전압(예를 들면 0[V]의 데이터 전압(Data))를 인가하게 되면 구동용 트랜지스터(Tr_D_에는 부극성 바이어스(negative bias)가 걸리게 된다. 이 제 4 및 제 2 기간(T2, T4)의 시간을 알맞게 조절함으로써 구동용 트랜지스터(Tr_D)의 열화를 방지할 수 있다.
도 9는 본 발명의 가변 커패시터의 등가회로를 나타낸 도면이다.
도 9에 도시된 바와 같이, 가변 커패시터(CPv)는 소스전극 및 드레인전극이 서로 단락된 형태의 트랜지스터로 나타낼 수 있다. 이 가변 커패시터(CPv)는 상기 상술된 기생 커패시터들(Cgs, Cgd)에 의해 발생된 기생 용량의 크기를 보상시킬 수 있도록 자신의 가변 용량을 설계한다. 구체적으로, 상기 가변 커패시터(CPv)는 상기 기생 용량을 이에 반대되는 보상 용량으로 상쇄시킴으로써 상기 기생 용량에 의한 보상 편차를 최소화한다.
도 10은 본 발명의 가변 커패시터의 게이트 바이어스에 의한 커패시턴스의 변화를 나타낸 그래프이다. 도 10의 그래프는 실제 소자의 측정값이며, 커패시턴스를 이루는 소자의 면적은 785,000 um2 이다.
상술된 바와 같이 가변 커패시터(CPv)는 구동용 트랜지스터(Tr_D)의 문턱전압(Vth)에 대한 보상능력을 향상시키기 위해서 사용된다. 이러한 구동용 트랜지스터(Tr_D)를 포함한 각 트랜지스터(Tr_S, Tr_C)는 아몰퍼스 실리콘(a-Si) TFT(Thin Film Transistor)인데, 이 아몰퍼스 실리콘 TFT는 기본적으로 게이트전극이 소스전극 및 드레인전극의 하측에 형성되는 바텀 게이트(bottom gate) 구조를 갖는다. 이 바텀 게이트 구조에 따르면, 상기 게이트전극과 소스전극이 일부 중첩하고 있으며, 또한 게이트전극과 드레인전극이 일부 중첩하고 있다. 따라서, 이러한 아몰퍼스 실리콘 TFT의 기생 커패시터의 용량이 클 수 밖에 없으며, 이로 인해 아몰퍼스 실리콘 TFT의 스위칭 동작시 기생 커패시터에 의한 커플링 현상이 발생하여 피드 쓰루(feed-through)가 발생한다. 또한, 아몰퍼스 실리콘 TFT의 스위칭시 소자의 턴-온/오프에 의한 채널 전하의 변동(charge injection)으로 인해, 제 2 노드(N2)에 본래의 문턱전압(Vth) 값을 저장하더라도 최종적으로 이는 왜곡된 값이 된다. 이와 같이 기생 커패시터는 회로의 보상능력을 저하시킨다.
본 발명에서는 MIS(Metal/ Insulator/Silicon) 구조의 가변 커패시터(CPv)를 적용하여 변동 편차(도 10에서의 턴-온시의 커패시턴스와 턴-오프시의 커패시턴스간의 차) 성분을 보상한다. 도 10에 도시된 바와 같이, 게이트전극, 아몰퍼스 실리콘, 소스전극/드레인전극이 적층된 MIS구조의 가변 커패시터(CPv)는 양단 바이어스에 의해 커패시턴스가 가변되는 특성을 가지게 된다. 즉, 게이트전극의 전압이 0[V]보다 낮은 부극성일 때는 아몰퍼스 실리콘의 채널이 형성되지 않으므로 커패시턴스가 낮게 된다. 반면, 게이트전극의 전압이 0[V] 이상으로 증가하면서 채널이 형성되면 채널 커패시턴스가 반영되어 상기 커패시턴스가 증가한다. 이와 같이, 게이트 바이어스에 따라 커패시턴스가 변화되는 가변 커패시터의 특성을 활용하여 상술된 변동 편차 성분을 보상할 수 있다.
도 11은 구동용 트랜지스터의 문턱전압의 변화에 따른 발광소자의 전류값의 변화량을 측정한 그래프이고, 도 12는 도 11의 결과로부터 초기 전류값 대비 전류 유지율(CHR; Current Holding Ratio)을 측정한 그래프이다.
도 11 및 도 12는 제안된 발광표시장치에 대하여 SPICE 시뮬레이션을 수행한 결과이다.
도 11은 구동용 트랜지스터(Tr_D) 의 문턱전압(Vth)을 1[V] 부터 7[V] 까지 변화시키면서, 이때의 OLED 전류를 분석한 결과이다. 여기서 문턱전압을 1V 부터 7V 까지 변화시킨 의미는 화소셀간 구동용 트랜지스터(Tr_D) 편차 내지는 장시간 구동에 따른 구동용 트랜지스터(Tr_D)의 열화를 의미한다.
또한 가변 커패시터(CPv) 적용의 경우 보상 능력이 어떻게 변화하는지 확인하기 위해, 본 시뮬레이션에서는 MIS 구조의 가변 커패시터(CPv)를 그 면적에 따라 3가지로 구분하고 커패시턴스를 측정하였다. 측정 결과, 채널이 형성되었을 때의 가변 커패시터(CPv)의 커패시턴스는 약 20 fF, 40 fF, 60 fF 이었다. 여기서 커패시턴스 값은 도 10에서 도시한 경우에 비추어 설명하면 턴-온시의 커패시턴스를 의미한다.
도 11 및 도 12는 앞서 설명된 제 1 내지 제 3 실시예 중에서 제 1 실시예의 구조에 따른 발광표시장치에 대한 결과를 나타낸 그래프이다. 도 11은 구동용 트랜지스터(Tr_D)의 문턱전압(Vth) 값을 변화시켜가며 발광소자(OLED)의 전류값의 변화를 관찰한 것이고, 도 12는 도 11의 결과로부터 초기 전류값 대비 전류 유지율 (CHR, current holding ratio)를 계산한 결과를 보여준다.
커패시턴스가 20 fF 인 경우, 문턱전압(Vth)이 1V 일 때 발광소자(OLED)의 전류는 1270 nA 이고 Vth=7V 일 때는 1000 nA 으로써, 문턱전압(Vth)이 6V 정도 쉬프트(shift)되면 보상 회로를 적용하더라도 전류는 약 21% 편차가 발생한다. 이에 반해 커패시턴스가 40 fF 인 경우, 전류 편차는 10% 수준으로 감소하여 보상 능력이 향상됨을 확인할 수 있다. 만약 커패시턴스가 60 fF 으로 더 증가하면 전류 편차는 역으로 증가하는 현상을 보인다. 즉, 보상 능력을 향상시키는 가변 커패시터(CPv) 의 커패시턴스의 최적값이 있음을 의미한다.
따라서, 회로구성에 따라 실험을 통해 최적의 커패시턴스 값을 갖는 가변 커패시터를 선택하고, 이 선택된 가변 커패시터를 회로에 적용함으로써 회로의 보상 능력을 최적화시킬 수 있다.
이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
도 1 본 발명에 따른 발광 표시장치를 나타내는 도면
도 2는 도 1의 임의의 화소셀의 회로구성을 나타낸 도면
도 3은 도 2와 같은 구조를 갖는 다수의 화소셀들을 포함하는 표시부에 공급되는 제 1 실시예의 각종 신호 파형을 나타낸 도면
도 4a 내지 도 4k는 본 발명의 제 1 실시예에 따른 발광표시장치의 동작을 설명하기 위한 동작 순서도
도 5는 도 2와 같은 구조를 갖는 다수의 화소셀들을 포함하는 표시부에 공급되는 제 2 실시예의 각종 신호 파형을 나타낸 도면
도 6a 내지 도 6n은 본 발명의 제 2 실시예에 따른 발광표시장치의 동작을 설명하기 위한 동작 순서도
도 7은 도 2와 같은 구조를 갖는 다수의 화소셀(PXL)들을 포함하는 표시부(100)에 공급되는 제 3 실시예의 각종 신호 파형을 나타낸 도면이다.
도 8a 내지 도 8n은 본 발명의 제 3 실시예에 따른 발광표시장치의 동작을 설명하기 위한 동작 순서도
도 9는 본 발명의 가변 커패시터의 등가회로를 나타낸 도면
도 10은 본 발명의 가변 커패시터의 게이트 바이어스에 의한 커패시턴스의 변화를 나타낸 그래프
도 11은 구동용 트랜지스터의 문턱전압의 변화에 따른 발광소자의 전류값의 변화량을 측정한 그래프
도 12는 도 11의 결과로부터 초기 전류값 대비 전류 유지율(CHR; Current Holding Ratio)을 측정한 그래프

Claims (8)

  1. 스캔 신호, 제 1 구동전원 및 제 2 구동전원을 이용하여 데이터 라인으로부터의 데이터 전압에 대응되는 구동전류를 출력하는 화소회로;
    상기 화소회로로부터의 구동전류에 의해 발광하는 발광소자를 포함하며;
    상기 화소회로는,
    스캔 라인으로부터의 스캔 신호에 따라 턴-온 또는 턴-오프되며, 턴-온시 데이터 라인과 제 1 노드간을 접속시키는 스위치용 트랜지스터;
    제어 라인으로부터의 제어 신호에 따라 턴-온 또는 턴-오프되며, 턴-온시 제 2 노드와 제 3 노드간을 접속시키는 제어용 트랜지스터;
    제 2 노드의 전위에 따라 턴-온 또는 턴-오프되며, 턴-온시 제 3 노드와 상기 제 2 구동전원을 전송하는 제 2 구동전원 라인간을 접속시키는 구동용 트랜지스터;
    상기 제 1 노드와 제 2 노드간에 접속된 제 1 스토리지 커패시터; 및,
    상기 제 1 노드와 상기 제 2 구동전원 라인간에 접속된 제 2 스토리지 커패시터를 포함하며;
    발광표시장치는 제 1 초기화 기간, 문턱전압검출 준비 기간, 문턱전압검출 기간, 제 2 초기화 기간, 실 데이터 입력 기간, 및 발광 기간 별로 나누어 구동되며;
    상기 제 1 구동전원은 제 1 초기화 기간 및 문턱전압검출 준비 기간의 일부 기간동안 저전압 상태로 유지되고, 문턱전압검출 기간의 나머지 일부 기간부터 실 데이터 입력 기간까지 중간전압으로 유지되고, 발광 기간동안 고전압으로 유지되며;
    상기 제 2 구동전원은 모든 기간동안 저전압 상태로 유지되며;
    상기 제어 신호는 문턱전압검출 기간의 일부 기간동안 고전압으로 유지되고, 나머지 기간동안 저전압으로 유지되며;
    상기 스캔 신호는 제 1 초기화 기간의 일부 기간, 문턱전압검출 기간, 및 제 2 초기화 기간, 실 데이터 입력 기간동안 고전압으로 유지되고, 나머지 기간동안 저전압으로 유지되며; 그리고,
    상기 데이터 전압은 제 1 초기화 기간의 일부 기간, 제 2 초기화 기간 및 실 데이터 입력 기간의 일부 기간동안 고전압으로 유지되고, 나머지 기간동안 저전압으로 유지되는 것을 특징으로 하는 발광표시장치.
  2. 삭제
  3. 스캔 신호, 제 1 구동전원 및 제 2 구동전원을 이용하여 데이터 라인으로부터의 데이터 전압에 대응되는 구동전류를 출력하는 화소회로;
    상기 화소회로로부터의 구동전류에 의해 발광하는 발광소자를 포함하며;
    상기 화소회로는,
    스캔 라인으로부터의 스캔 신호에 따라 턴-온 또는 턴-오프되며, 턴-온시 데이터 라인과 제 1 노드간을 접속시키는 스위치용 트랜지스터;
    제어 라인으로부터의 제어 신호에 따라 턴-온 또는 턴-오프되며, 턴-온시 제 2 노드와 제 3 노드간을 접속시키는 제어용 트랜지스터;
    제 2 노드의 전위에 따라 턴-온 또는 턴-오프되며, 턴-온시 제 3 노드와 상기 제 2 구동전원을 전송하는 제 2 구동전원 라인간을 접속시키는 구동용 트랜지스터;
    상기 제 1 노드와 제 2 노드간에 접속된 제 1 스토리지 커패시터; 및,
    상기 제 1 노드와 상기 제 2 구동전원 라인간에 접속된 제 2 스토리지 커패시터를 포함하며;
    발광표시장치는 제 1 초기화 기간, 문턱전압검출 준비 기간, 문턱전압검출 기간, 제 2 초기화 기간, 실 데이터 입력 기간, 및 발광 기간 별로 나누어 구동되며;
    상기 제 1 구동전원은 제 1 초기화 기간동안 저전압 상태로 유지되는 반면, 발광 기간동안 고전압으로 유지되며;
    상기 제 2 구동전원은 문턱전압검출 준비 기간동안 고전압으로 유지되며, 나머지 기간동안은 저전압으로 유지되며;
    상기 제어 신호는 문턱전압검출 기간 중 고전압으로 유지되며, 나머지 기간에는 저전압으로 유지되며;
    상기 스캔 신호는 제 1 초기화 기간의 일부 기간, 문턱전압검출 준비 기간의 일부 기간, 문턱전압검출 기간의 일부 기간 및 제 2 초기화 기간, 실 데이터 입력 기간동안 고전압으로 유지되고, 나머지 기간동안 저전압으로 유지되며; 그리고,
    상기 데이터 전압은 제 1 초기화 기간의 일부 기간, 제 2 초기화 기간의 일부 기간 및 실 데이터 입력 기간의 일부 기간동안 고전압으로 유지되고, 나머지 기간동안 저전압으로 유지되는 것을 특징으로 하는 발광표시장치.
  4. 스캔 신호, 제 1 구동전원 및 제 2 구동전원을 이용하여 데이터 라인으로부터의 데이터 전압에 대응되는 구동전류를 출력하는 화소회로;
    상기 화소회로로부터의 구동전류에 의해 발광하는 발광소자를 포함하며;
    상기 화소회로는,
    스캔 라인으로부터의 스캔 신호에 따라 턴-온 또는 턴-오프되며, 턴-온시 데이터 라인과 제 1 노드간을 접속시키는 스위치용 트랜지스터;
    제어 라인으로부터의 제어 신호에 따라 턴-온 또는 턴-오프되며, 턴-온시 제 2 노드와 제 3 노드간을 접속시키는 제어용 트랜지스터;
    제 2 노드의 전위에 따라 턴-온 또는 턴-오프되며, 턴-온시 제 3 노드와 상기 제 2 구동전원을 전송하는 제 2 구동전원 라인간을 접속시키는 구동용 트랜지스터;
    상기 제 1 노드와 제 2 노드간에 접속된 제 1 스토리지 커패시터; 및,
    상기 제 1 노드와 상기 제 2 구동전원 라인간에 접속된 제 2 스토리지 커패시터를 포함하며;
    발광표시장치는 제 1 초기화 기간, 문턱전압검출 준비 기간, 문턱전압검출 기간, 제 2 초기화 기간, 실 데이터 입력 기간, 및 발광 기간 별로 나누어 구동되며;
    상기 제 1 구동전원은 제 1 초기화 기간동안 고전압 상태로 유지되는 반면, 발광 기간동안 고전압으로 유지되며;
    상기 제 2 구동전원은 제 1 초기화 기간의 일부 기간, 문턱전압검출 준비 기간, 및 문턱전압검출 기간의 일부 기간동안 고전압으로 유지되고, 나머지 기간동안 저전압으로 유지되며;
    상기 제어 신호는 제 1 초기화 기간의 일부 기간 및 문턱전압검출 기간동안 고전압으로 유지되고, 나머지 기간동안 저전압으로 유지되며;
    상기 스캔 신호는 제 1 초기화 기간, 문턱전압검출 준비 기간, 및 제 2 초기화 기간, 실 데이터 입력 기간동안 고전압으로 유지되고, 나머지 기간동안 저전압으로 유지되며; 그리고,
    상기 데이터 전압은 제 1 초기화 기간, 제 2 초기화 기간 및 실 데이터 입력 기간동안 고전압으로 유지되고, 나머지 기간동안 저전압으로 유지되는 것을 특징으로 하는 발광표시장치.
  5. 제 1 항, 제 3 항 및 제 4 항 중 어느 한 항에 있어서,
    상기 제어 라인과 제 2 노드간에 접속된 가변 커패시터를 더 포함함을 특징으로 하는 발광표시장치.
  6. 삭제
  7. 삭제
  8. 삭제
KR1020080045840A 2008-05-17 2008-05-17 발광표시장치 KR101341011B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020080045840A KR101341011B1 (ko) 2008-05-17 2008-05-17 발광표시장치
TW097148679A TWI391894B (zh) 2008-05-17 2008-12-12 發光顯示器
US12/337,512 US8232986B2 (en) 2008-05-17 2008-12-17 Light emitting display and method for driving the same
CN2008101872223A CN101582235B (zh) 2008-05-17 2008-12-18 发光显示器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080045840A KR101341011B1 (ko) 2008-05-17 2008-05-17 발광표시장치

Publications (2)

Publication Number Publication Date
KR20090119810A KR20090119810A (ko) 2009-11-20
KR101341011B1 true KR101341011B1 (ko) 2013-12-13

Family

ID=41315722

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080045840A KR101341011B1 (ko) 2008-05-17 2008-05-17 발광표시장치

Country Status (4)

Country Link
US (1) US8232986B2 (ko)
KR (1) KR101341011B1 (ko)
CN (1) CN101582235B (ko)
TW (1) TWI391894B (ko)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4844634B2 (ja) * 2009-01-06 2011-12-28 ソニー株式会社 有機エレクトロルミネッセンス発光部の駆動方法
KR20110013693A (ko) * 2009-08-03 2011-02-10 삼성모바일디스플레이주식회사 유기 전계발광 표시장치 및 그의 구동방법
KR101056281B1 (ko) * 2009-08-03 2011-08-11 삼성모바일디스플레이주식회사 유기 전계발광 표시장치 및 그의 구동방법
KR20110041107A (ko) * 2009-10-15 2011-04-21 삼성모바일디스플레이주식회사 유기전계발광표시장치 및 그의 제조 방법
KR101525881B1 (ko) * 2009-11-24 2015-06-03 엘지디스플레이 주식회사 유기전계발광 표시장치 및 그 구동방법
KR101073281B1 (ko) 2010-05-10 2011-10-12 삼성모바일디스플레이주식회사 유기전계발광 표시장치 및 그의 구동방법
KR101082234B1 (ko) * 2010-05-13 2011-11-09 삼성모바일디스플레이주식회사 유기전계발광 표시장치 및 그의 구동방법
KR101666589B1 (ko) * 2010-07-02 2016-10-14 엘지디스플레이 주식회사 유기 발광 다이오드 표시장치와 그의 구동방법
KR101645404B1 (ko) * 2010-07-06 2016-08-04 삼성디스플레이 주식회사 유기 전계발광 표시장치
WO2012053462A1 (ja) * 2010-10-21 2012-04-26 シャープ株式会社 表示装置およびその駆動方法
KR101374477B1 (ko) * 2010-10-22 2014-03-14 엘지디스플레이 주식회사 유기발광다이오드 표시장치
KR20120065716A (ko) * 2010-12-13 2012-06-21 삼성모바일디스플레이주식회사 표시 장치 및 그 구동 방법
KR101950819B1 (ko) * 2011-07-15 2019-04-26 엘지디스플레이 주식회사 발광표시장치
KR101966910B1 (ko) * 2011-11-18 2019-08-14 삼성디스플레이 주식회사 표시장치 및 그 구동 방법
JP2013110282A (ja) * 2011-11-21 2013-06-06 Canon Inc 発光素子の駆動回路および発光装置
CN103366654B (zh) * 2012-03-26 2015-12-16 群康科技(深圳)有限公司 感测电路与感测并补偿晶体管的临界电压偏移的方法
CN103366671A (zh) * 2012-04-06 2013-10-23 联胜（中国）科技有限公司 发光元件显示画素
KR20140024155A (ko) * 2012-08-20 2014-02-28 삼성디스플레이 주식회사 화소 및 이를 이용한 유기전계발광 표시장치
KR101975489B1 (ko) * 2012-09-10 2019-05-08 삼성디스플레이 주식회사 표시장치 및 그 구동 방법
TWI460705B (zh) * 2012-09-17 2014-11-11 Innocom Tech Shenzhen Co Ltd 顯示裝置及其調光方法
KR101411621B1 (ko) * 2012-12-24 2014-07-02 엘지디스플레이 주식회사 유기 발광 다이오드 표시장치 및 그 구동 방법
CN103165080B (zh) * 2013-03-21 2015-06-17 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置
US9673267B2 (en) 2013-03-26 2017-06-06 Lg Display Co., Ltd. Organic light emitting diode display device having a capacitor with stacked storage electrodes and method for manufacturing the same
US9570005B2 (en) * 2013-04-15 2017-02-14 Chengdu Boe Optoelectronics Technology Co., Ltd. Pixel circuit, driving method therefor and display device
JP2015043008A (ja) * 2013-08-26 2015-03-05 株式会社ジャパンディスプレイ 有機ｅｌ表示装置
US9083320B2 (en) * 2013-09-20 2015-07-14 Maofeng YANG Apparatus and method for electrical stability compensation
KR101702429B1 (ko) * 2013-12-13 2017-02-03 엘지디스플레이 주식회사 보상 화소 구조를 갖는 유기발광표시장치
CN103680408B (zh) * 2013-12-19 2016-07-06 中国科学院上海高等研究院 Amoled像素驱动电路、驱动方法及阵列驱动系统
CN103839520B (zh) * 2014-02-28 2017-01-18 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板和显示装置
CN104318897B (zh) * 2014-11-13 2017-06-06 合肥鑫晟光电科技有限公司 一种像素电路、有机电致发光显示面板及显示装置
CN104715723B (zh) * 2015-03-19 2017-08-29 北京大学深圳研究生院 显示装置及其像素电路和驱动方法
KR102460302B1 (ko) * 2015-12-31 2022-10-27 엘지디스플레이 주식회사 유기발광소자 표시장치 및 이의 구동방법
US11081057B2 (en) * 2016-04-22 2021-08-03 Sony Corporation Display apparatus and electronic device
KR102485572B1 (ko) * 2016-05-18 2023-01-09 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
DE102017104908A1 (de) * 2017-03-08 2018-09-13 Osram Opto Semiconductors Gmbh Anordnung zum Betreiben strahlungsemittierender Bauelemente, Verfahren zur Herstellung der Anordnung und Ausgleichsstruktur
KR102402567B1 (ko) * 2017-12-29 2022-05-25 엘지디스플레이 주식회사 유기 발광 다이오드 표시장치
KR102500205B1 (ko) * 2018-01-24 2023-02-15 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
US10699635B2 (en) * 2018-07-26 2020-06-30 Novatek Microelectronics Corp. Power management device, power management method, and pixel circuit
CN110060630B (zh) * 2019-05-06 2021-03-16 深圳市华星光电半导体显示技术有限公司 像素驱动电路及显示面板
CN110491326A (zh) * 2019-08-28 2019-11-22 深圳市华星光电半导体显示技术有限公司 像素电路、显示面板及显示装置
US20210125575A1 (en) * 2019-10-25 2021-04-29 Sharp Kabushiki Kaisha Display device and drive method thereof
KR20220050301A (ko) * 2020-10-15 2022-04-25 삼성디스플레이 주식회사 표시장치 및 표시장치의 구동방법
CN114830216B (zh) * 2020-10-23 2024-01-05 京东方科技集团股份有限公司 像素电路、显示面板及显示装置
TWI745229B (zh) * 2020-11-10 2021-11-01 友達光電股份有限公司 可拉伸顯示器的畫素亮度補償結構
CN115312003A (zh) * 2022-08-19 2022-11-08 武汉天马微电子有限公司 显示面板和显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040009285A (ko) * 2002-07-23 2004-01-31 삼성에스디아이 주식회사 유기 전계발광 표시장치 및 그의 구동방법
KR20060022799A (ko) * 2004-09-08 2006-03-13 삼성에스디아이 주식회사 발광 표시장치
US20060139253A1 (en) 2004-12-24 2006-06-29 Choi Sang M Pixel and light emitting display
KR20060081582A (ko) * 2005-01-10 2006-07-13 삼성에스디아이 주식회사 발광제어구동부 및 그를 이용한 발광 표시장치

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI233077B (en) * 2003-07-18 2005-05-21 Wintek Corp Driving circuit for active organic electro-luminescence display
TW595028B (en) * 2003-08-20 2004-06-21 Au Optronics Corp Display unit of the active matrix organic light emitting diode
JP5137299B2 (ja) * 2004-08-31 2013-02-06 エルジー ディスプレイ カンパニー リミテッド 画像表示装置
JP4151714B2 (ja) * 2006-07-19 2008-09-17 ソニー株式会社 表示装置及びその駆動方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040009285A (ko) * 2002-07-23 2004-01-31 삼성에스디아이 주식회사 유기 전계발광 표시장치 및 그의 구동방법
KR20060022799A (ko) * 2004-09-08 2006-03-13 삼성에스디아이 주식회사 발광 표시장치
US20060139253A1 (en) 2004-12-24 2006-06-29 Choi Sang M Pixel and light emitting display
KR20060081582A (ko) * 2005-01-10 2006-07-13 삼성에스디아이 주식회사 발광제어구동부 및 그를 이용한 발광 표시장치

Also Published As

Publication number Publication date
TWI391894B (zh) 2013-04-01
CN101582235A (zh) 2009-11-18
KR20090119810A (ko) 2009-11-20
TW200949799A (en) 2009-12-01
US20090284519A1 (en) 2009-11-19
CN101582235B (zh) 2012-05-23
US8232986B2 (en) 2012-07-31

Similar Documents

Publication Publication Date Title
KR101341011B1 (ko) 발광표시장치
CN107424563B (zh) 有机发光二极管显示装置
KR101351416B1 (ko) 액티브 매트릭스 유기 발광 다이오드 표시 장치의 전압 보상형 화소 회로
KR101985933B1 (ko) 유기발광다이오드 표시장치
US7358941B2 (en) Image display apparatus using current-controlled light emitting element
US8144081B2 (en) Electronic circuit, electronic device, method of driving electronic device, electro-optical device, and electronic apparatus
JP4133339B2 (ja) 自発光型表示装置
US11282444B2 (en) Light emitting display apparatus and method for driving thereof
KR101419244B1 (ko) 유기발광다이오드 표시장치 및 이의 구동방법
US7642997B2 (en) Active matrix display compensation
US20050007357A1 (en) Pixel circuit, display device, and driving method of pixel circuit
WO2018157442A1 (zh) 像素补偿电路及驱动方法、显示装置
CN113223461A (zh) 显示设备和驱动该显示设备的方法
WO2007060898A1 (ja) 画像表示装置およびその駆動方法
KR20130075429A (ko) 액티브 매트릭스 유기 발광 다이오드 표시 장치의 전압 보상 화소 회로
US11610549B2 (en) Pixel driving circuit and driving method therefor, display panel and display device
KR20050049686A (ko) 유기전계발광표시장치의 픽셀구동회로
KR20120064975A (ko) 액티브 매트릭스 유기 발광 다이오드 표시 장치의 전압 보상 화소 회로
KR102203776B1 (ko) 유기 발광 다이오드 소자의 열화 센싱 장치 및 방법
KR102498274B1 (ko) 표시 장치 및 이의 구동 방법
KR20100072509A (ko) 유기발광다이오드표시장치 및 그 구동방법
US11211003B2 (en) Display device having at least two emission enable periods per image frame and method of driving the same
KR101474023B1 (ko) 유기발광다이오드 표시장치
KR20160007898A (ko) 유기발광다이오드 표시장치와 그 구동방법
KR102171042B1 (ko) 유기 발광 다이오드 표시 장치와 이의 구동 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161118

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171116

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20181114

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20191113

Year of fee payment: 7