[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR101340998B1 - 액정표시장치와 그 구동방법 - Google Patents

액정표시장치와 그 구동방법 Download PDF

Info

Publication number
KR101340998B1
KR101340998B1 KR1020070036034A KR20070036034A KR101340998B1 KR 101340998 B1 KR101340998 B1 KR 101340998B1 KR 1020070036034 A KR1020070036034 A KR 1020070036034A KR 20070036034 A KR20070036034 A KR 20070036034A KR 101340998 B1 KR101340998 B1 KR 101340998B1
Authority
KR
South Korea
Prior art keywords
storage
electrode
liquid crystal
voltage
pixel electrode
Prior art date
Application number
KR1020070036034A
Other languages
English (en)
Other versions
KR20080092570A (ko
Inventor
박광순
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020070036034A priority Critical patent/KR101340998B1/ko
Publication of KR20080092570A publication Critical patent/KR20080092570A/ko
Application granted granted Critical
Publication of KR101340998B1 publication Critical patent/KR101340998B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 스토리지 캐패시터를 조정할 수 있는 액정표시장치와 그 구동방법에 관한 것이다.
이 액정표시장치는 화소전극과 공통전극 사이의 전계에 의해 구동되는 액정셀, 상기 화소전극에 접속된 박막 트랜지스터, 및 상기 액정셀의 전압을 유지시키기 위한 스토리지 캐패시터를 포함하는 액정표시패널; 상기 공통전극에 공통전압을 공급하는 공통전압 공급부; 및 상기 스토리지 캐패시터의 스토리지전극에 스토리지전압을 공급하는 스토리지전압 공급부를 구비하며, 상기 스토리지 캐패시터는, 상기 화소전극, 상기 화소전극과 대향한 스토리지전극, 및 상기 화소전극과 상기 스토리지전극 사이에 형성된 반도체층을 포함하며, 상기 스토리지 전극은 상기 공통 전극과의 교차부에서 분리되도록 형성되며, 상기 분리되도록 형성된 스토리지 전극은 상기 박막트랜지스터의 소스 및 드레인 전극과 함게 형성되는 보조 스토리지 전극을 통해 서로 도통되는 것을 특징으로 한다.

Description

액정표시장치와 그 구동방법{LIQUID CRYSTAL DISPLAY DEVICE AND DRIVING METHOD THEREOF}
도 1은 종래의 액정표시장치를 간략하게 도시한 도면.
도 2는 종래 액정표시장치에서 데이터전압의 파형을 도시한 도면.
도 3은 종래 스토리지전압(Vst)에 따른 스토리지 캐패시터(Cst)의 크기를 나타내는 도면.
도 4는 본 발명의 제1 실시 예에 따른 액정표시장치를 나타내는 도면.
도 5는 본 발명의 제1 실시 예에 따른 액정표시장치에서 박막 트랜지스터 어레이 기판의 일부를 도시한 평면도.
도 6은 도 5의 Ⅰ-Ⅰ'선 및 Ⅱ-Ⅱ'선을 절취하여 도시한 단면도.
도 7은 본 발명의 제2 실시 예에 따른 액정표시장치를 나타내는 도면.
도 8은 본 발명의 제2 실시 예에 따른 액정표시장치에서 박막 트랜지스터 어레이 기판의 일부를 도시한 평면도.
도 9는 도 8의 Ⅲ-Ⅲ'선 및 Ⅳ-Ⅳ'선을 절취하여 도시한 단면도.
도 10은 반도체층이 형성된 스토리지 캐패시터를 도시한 단면도.
도 11은 본 발명에서 스토리지전압(Vst)에 따른 스토리지 캐패시터(Cst)의 크기를 나타내는 도면.
<도면의 주요 부분에 대한 부호의 간단한 설명>
50, 70 : 액정표시패널 52, 72 : 데이터 구동회로
54, 74 : 게이트 구동회로 56, 76 : 공통전압 공급부
58, 78 : 스토리지전압 공급부 102, 202 : 게이트라인
104, 204 : 데이터라인 106, 206 : TFT
108, 208 : 게이트전극 110, 210 : 드레인전극
112, 212 : 소스전극 113, 213, 119, 219 : 접촉홀
114, 214 : 화소전극 116, 216 : 공통전극
118, 218, 226 : 스토리지전극 120, 220 : 보조 스토리지전극
122, 222, 228 : 스토리지 캐패시터
144, 244 : 기판 146, 246 : 게이트 절연막
148, 248 : 활성층 150, 250 : 오믹접촉층
151 : 반도체층 152, 252 : 보호막
본 발명은 스토리지 캐패시터를 조정할 수 있는 액정표시장치와 그 구동방법 에 관한 것이다.
액정표시장치는 사무기기의 표시소자부터 컴퓨터의 모니터, 나아가 최근의 공정기술과 구동기술의 발전에 힘입어 대화면의 텔레비전(Television)에 이르기까지 광범위하게 이용되고 있는 평판 표시장치이다. 이러한 액정표시장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하게 된다.
도 1은 종래의 액정표시장치를 간략하게 도시한 도면이다.
도 1을 참조하면, 종래의 액정표시장치는 서로 교차되는 데이터라인(DL) 및 게이트라인(GL)과, 데이터라인(DL)과 게이트라인(GL)의 교차로 인해 마련된 액정셀을 구비한다. 액정셀에는 박막 트랜지스터(Thin Film Transistor : TFT), 화소전극(Ep), 액정층, 공통전극(Ec), 스토리지전극(Est) 등이 형성된다.
TFT의 게이트전극은 게이트라인(GL)에 접속되고, 드레인전극은 데이터라인(DL)에 접속되며, 소스전극은 화소전극(Ep)에 접속된다. 이러한 TFT는 게이트라인(GL)의 스캔펄스에 응답하여 데이터라인(DL)을 통해 공급된 액정전압을 화소전극(Ep)에 공급하게 된다.
공통전극(Ec)은 화소전극(Ep)과 대향하도록 형성되고, 공통전극(Ec)과 화소전극(Ep) 사이에는 액정층이 배치되어 액정 캐패시터(Clc)를 형성한다. 액정층은 공통전극(Ec)과 화소전극(Ep)의 전압차로 인해 형성된 전계를 통해 구동되어 광 투과율을 조절하게 된다.
스토리지 캐패시터(Cst)는 화소전극(Ep)과 스토리지전극(Est) 사이에 형성되어 액정셀에 충전된 데이터전압을 일정하게 유지시킨다.
공통전극(Ec)과 스토리지 캐패시터(Cst)는 도시되지 않은 공통전압 공급부를 통해 공통전압(Vcom)을 공급받는다.
TFT의 게이트전극과 드레인전극 사이, 게이트전극과 소스전극 사이에는 각각의 기생 캐패시터(Cgd, Cgs)가 발생된다.
종래의 액정표시장치는 게이트라인(GL)에 스캔펄스를 공급하는 게이트 드라이브 집적회로와, 데이터라인(DL)에 데이터전압을 공급하는 데이터 드라이브 집적회로를 더 구비한다.
이러한 액정표시장치는 액정의 열화와 잔상을 줄이기 위하여 데이터전압의 극성을 도 2와 같이 주기적으로 반전시키는 인버젼 방식으로 구동되고 있다.
도 2를 참조하면, n 번째 프레임기간(Fn)의 스캔기간(1 수평기간) 동안 특정 액정셀에 정극성 데이터전압이 공급된 후, n+1 번째 프레임기간(Fn+1)의 스캔기간 동안 동일한 액정셀에 부극성 데이터전압이 공급된다. n 번째 프레임기간(Fn) 동안, 액정셀은 데이터 드라이브 집적회로(Data Drive IC, D-IC)로부터 출력되는 정극성 데이터전압만큼 충전된 후, 상술한 TFT의 기생 캐패시터 등에 의해 충전전압보다 ΔVp만큼 절대치 전압이 낮은 정극성 전압(Vp(+))을 유지한다. 반면에, n+1 번째 프레임기간(Fn+1) 동안, 액정셀의 전압은 D-IC로부터 출력되는 부극성 데이터전압만큼 충전된 후, TFT의 기생 캐패시터 등에 의해 충전전압보다 ΔVp만큼 절대치 전압이 높은 부극성 전압(Vp(-))을 유지한다. 따라서, 동일한 계조의 데이터전압을 액정셀에 공급한다 하더라도, 액정셀의 휘도는 정극성 데이터전압에 비하여 부극성 데이터전압에서 더 높아진다.
액정셀의 정극성 전압 Vp(+)는 정극성 데이터전압(Vdata(+))과 공통전압(Vcom)의 차전압, 즉 Vp(+)=│Vdata(+)-Vcom│이다. 그리고 액정셀의 부극성 전압 Vp(-)는 부극성 데이터전압(Vdata(-))과 공통전압(Vcom)의 차전압, 즉 Vp(-)=│Vdata(-)-Vcom│이다.
이렇게 동일 계조의 데이터에서도 데이터전압의 극성이 매 프레임기간마다 반전되면 프레임기간 단위로 휘도가 변동하게 되고 그 결과, 관찰자는 주기적으로 화면이 깜빡이는 플리커 현상을 느끼게 된다. 또한, 이렇게 데이터전압의 극성에 따라 액정셀에 충전되는 전압이 달라지면 데이터의 비대칭성으로 인하여 화면에 잔상이 나타나게 되므로 표시품질이 더 떨어진다.
Vp(+)와 Vp(-)를 동일하게 설정하기 위하여, 공통전압(Vcom)의 크기를 조절하는 방법이 있지만, 이 경우 각 액정셀마다 액정 캐패시터(Clc)가 다르므로 ΔVp를 완전히 보상할 수 없다.
이러한 ΔVp는 동일 계조의 데이터뿐만 아니라 다른 계조의 데이터에서도 잔상 등의 품질저하를 일으키는 원인이 된다. 특히, 화이트계조와 블랙계조 같이 계조차가 큰 데이터에서 화질에 더 큰 악영향을 미친다.
아래 식은 ΔVp의 크기를 계산하는 식으로, 여기서 ΔVg는 스캔펄스의 하이전압과 로우전압 차의 절대값을 의미한다.
Figure 112007028077443-pat00001
수학식 1을 참조하면, ΔVp는 스토리지 캐패시터(Cst) 및 액정 캐패시터(Clc)와 반비례함을 알 수 있다. 즉, 스토리지 캐패시터(Cst) 또는 액정 캐패시터(Clc)의 크기가 클수록 ΔVp가 작고, 스토리지 캐패시터(Cst) 또는 액정 캐패시터(Clc)의 크기가 작을수록 ΔVp가 크다.
종래의 액정표시장치는 도 1에 도시된 바와 같이 스토리지 캐패시터(Cst)와 액정 캐패시터(Clc)가 동일한 공통전압(Vcom)을 공급받으므로, 액정 캐패시터(Clc)는 스토리지 캐패시터(Cst)와 동일한 크기가 된다. 따라서, 액정 캐패시터(Clc)가 작은 계조에서는 스토리지 캐패시터(Cst)도 작고, 액정 캐패시터(Clc)가 큰 계조에서는 스토리지 캐패시터(Cst)도 크기 때문에 계조가 다른 경우 ΔVp에 더 큰 차이가 발생한다.
도 3은 노멀리 블랙 모드(Nomally black mode)의 액정표시장치에서 스토리지전압(Vst)에 따른 스토리지 캐패시터(Cst)의 크기를 나타내는 도면이다. 여기서 스토리지전압(Vst)은 공통전압(Vcom)을 의미한다. A 지점은 화이트계조에 대한 정극성의 데이터전압이 공급되는 지점을, B 지점은 화이트계조에 대한 부극성의 데이터전압이 공급되는 지점을, C 지점은 블랙계조에 대한 정극성의 데이터전압이 공급되는 지점을, D 지점은 블랙계조에 대한 부극성의 데이터전압이 공급되는 지점을 각각 도시하고 있다.
도 3을 참조하면, 정극성 데이터전압이 공급될 때와 부극성 데이터전압이 공급될 때 스토리지 캐패시터(Cst)에 차이가 발생함을 알 수 있다. 또한, 블랙계조에서 정극성 데이터전압이 공급될 때와 부극성 데이터전압이 공급될 때의 평균 스 토리지 캐패시터(Cst)가 화이트계조에서 정극성 데이터전압이 공급될 때와 부극성 데이터전압이 공급될 때의 평균 스토리지 캐패시터(Cst)보다 작다. 노멀리 블랙 모드에서는 블랙계조에서보다 화이트계조에서 데이터전압이 크기 때문에 화이트계조에서 액정 캐패시터(Clc)의 크기가 더 크다. 즉, 블랙계조에서 평균 스토리지 캐패시터(Cst)과 액정 캐패시터(Clc)의 합은 화이트계조에서 평균 스토리지 캐패시터(Cst)와 액정 캐패시터(Clc)의 합보다 작아, ΔVp의 크기에 차이가 발생한다. 상술한 바와 같이, 다른 계조에서도 이러한 ΔVp 크기의 차는 화질저하를 발생시킨다.
수학식 1을 참조하면, 액정 캐패시터(Clc)의 크기가 다르더라도 스토리지 캐패시터(Cst)의 크기를 액정 캐패시터(Clc)의 차이만큼 보상하는 경우, ΔVp의 크기가 균일하게 조정됨을 알 수 있다.
하지만, 종래의 액정표시장치는 액정 캐패시터(Clc)와 스토리지 캐패시터(Cst)가 동일한 공통전압(Vcom)을 공급받음으로써 스토리지 캐패시터(Cst)를 액정 캐패시터(Clc)와 다르게 조정할 수 없는 문제점이 있다.
따라서, 본 발명의 목적은 스토리지 캐패시터를 조정할 수 있는 액정표시장치와 그 구동방법을 제공함에 있다.
상기 목적을 달성하기 위하여, 본 발명의 제1 실시 예에 따른 액정표시장치는 화소전극과 공통전극 사이의 전계에 의해 구동되는 액정셀, 상기 화소전극에 접속된 박막 트랜지스터, 및 상기 액정셀의 전압을 유지시키기 위한 스토리지 캐패시터를 포함하는 액정표시패널; 상기 공통전극에 공통전압을 공급하는 공통전압 공급부; 및 상기 스토리지 캐패시터의 스토리지전극에 스토리지전압을 공급하는 스토리지전압 공급부를 구비하며, 상기 스토리지 캐패시터는, 상기 화소전극, 상기 화소전극과 대향한 스토리지전극, 및 상기 화소전극과 상기 스토리지전극 사이에 형성된 반도체층을 포함하며, 상기 스토리지 전극은 상기 공통 전극과의 교차부에서 분리되도록 형성되며, 상기 분리되도록 형성된 스토리지 전극은 상기 박막트랜지스터의 소스 및 드레인 전극과 함게 형성되는 보조 스토리지 전극을 통해 서로 도통되는 것을 특징으로 한다.
삭제
상기 박막 트랜지스터는 활성층과 오믹접촉층을 포함한 반도체층을 포함하고; 상기 스토리지 캐패시터의 반도체층은 상기 활성층만을 포함한다.
본 발명의 제2 실시 예에 따른 액정표시장치는 화소전극과 공통전극 사이의 전계에 의해 구동되는 액정셀, 상기 화소전극에 접속된 박막 트랜지스터, 상기 공통전극에 접속되어 상기 액정셀의 전압을 유지시키기 위한 제1 스토리지 캐패시터, 및 상기 공통전극과 분리되어 상기 액정셀의 전압을 유지시키기 위한 제2 스토리지 캐패시터를 포함한 액정표시패널; 상기 공통전극과 상기 제1 스토리지 캐패시터에 공통전압을 공급하는 공통전압 공급부; 및 상기 제2 스토리지 캐패시터에 스토리지전압을 공급하는 스토리지전압 공급부를 구비하며, 상기 제1 스토리지 캐패시터는, 상기 화소전극, 및 상기 화소전극과 대향한 제1 스토리지전극을 포함하며, 상기 제2 스토리지 캐패시터는, 상기 화소전극, 상기 화소전극과 대향한 제2 스토리지전극, 및 상기 화소전극과 상기 제2 스토리지전극 사이에 형성된 반도체층을 포함하며, 상기 제2 스토리지 전극은 상기 공통 전극과의 교차부에서 분리되도록 형성되며, 상기 분리되도록 형성된 제2 스토리지 전극은 상기 박막트랜지스터의 소스 및 드레인 전극과 함게 형성되는 보조 스토리지 전극을 통해 서로 도통되는 것을 특징으로 한다.
삭제
삭제
상기 박막 트랜지스터는 활성층과 오믹접촉층을 포함한 반도체층을 포함하고; 상기 제2 스토리지 캐패시터의 반도체층은 상기 활성층만을 포함한다.
본 발명의 제1 실시 예에 따른 액정표시장치의 구동방법은 화소전극과 공통전극 사이의 전계에 의해 구동되는 액정셀, 상기 화소전극에 접속된 박막 트랜지스터, 및 상기 액정셀의 전압을 유지시키기 위한 스토리지 캐패시터를 포함한 액정표시장치의 구동방법에 있어서, 상기 공통전극에 공통전압을 공급하는 단계; 및 상기 스토리지 캐패시터의 스토리지전극에 스토리지전압을 공급하는 단계를 포함하고, 상기 공통전압과 상기 스토리지전압은 서로 다르며, 상기 스토리지 전극은 상기 공통 전극과의 교차부에서 분리되도록 형성되며, 상기 분리되도록 형성된 스토리지 전극은 상기 박막트랜지스터의 소스 및 드레인 전극과 함게 형성되는 보조 스토리지 전극을 통해 서로 도통되는 것을 특징으로 한다.
본 발명의 제2 실시 예에 따른 액정표시장치의 구동방법은 화소전극과 공통전극 사이의 전계에 의해 구동되는 액정셀, 상기 화소전극에 접속된 박막 트랜지스터, 상기 공통전극에 접속되어 상기 액정셀의 전압을 유지시키기 위한 제1 스토리지 캐패시터를 포함한 액정표시장치의 구동방법에 있어서, 상기 화소전극에 접속되고 상기 공통전극과 분리되어 상기 액정셀의 전압을 유지시키기 위한 제2 스토리지 캐패시터를 포함한 액정표시패널을 형성하는 단계; 상기 공통전극과 상기 제1 스토리지 캐패시터에 공통전압을 공급하는 단계; 및 상기 제2 스토리지 캐패시터에 스토리지전압을 공급하는 단계를 포함하고; 상기 공통전압과 상기 스토리지전압은 서로 다르며, 상기 제1 스토리지 캐패시터는, 상기 화소전극, 및 상기 화소전극과 대향한 제1 스토리지전극을 포함하며, 상기 제2 스토리지 캐패시터는, 상기 화소전극, 상기 화소전극과 대향한 제2 스토리지전극, 및 상기 화소전극과 상기 제2 스토리지전극 사이에 형성된 반도체층을 포함하며, 상기 제2 스토리지 전극은 상기 공통 전극과의 교차부에서 분리되도록 형성되며, 상기 분리되도록 형성된 제2 스토리지 전극은 상기 박막트랜지스터의 소스 및 드레인 전극과 함게 형성되는 보조 스토리지 전극을 통해 서로 도통되는 것을 특징으로 한다.
상기 목적 외에 본 발명의 다른 목적 및 이점들은 첨부 도면을 참조한 본 발 명의 바람직한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 본 발명의 바람직한 실시 예들을 도 4 내지 도 11을 통해 상세하게 설명하기로 한다.
도 4는 본 발명의 제1 실시 예에 따른 액정표시장치를 나타내는 도면이다.
도 4를 참조하면, 본 발명의 제1 실시 예에 따른 액정표시장치는 다수의 데이터라인(DL) 및 다수의 게이트라인(GL)이 교차되며, 그 교차로 인해 마련된 액정셀들이 매트릭스 타입으로 배열되고, 액정셀 내에 박막 트랜지스터(TFT)가 형성된 액정표시패널(50), 데이터라인들(DL)에 데이터전압을 공급하는 데이터 구동회로(52), 게이트라인들(GL)에 스캔펄스를 공급하는 게이트 구동회로(54), 공통전극(Ec)에 공통전압(Vcom)을 공급하는 공통전압 공급부(56) 및 스토리지전극(Est)에 스토리지전압(Vst)을 공급하는 스토리지전압 공급부(58)를 구비한다.
액정표시패널(50)은 박막 트랜지스터 어레이가 형성된 박막 트랜지스터 어레이 기판과 컬러필터 어레이가 형성된 컬러필터 어레이 기판이 액정층을 사이에 두고 합착되어 형성된다.
이 액정표시패널(50)의 박막 트랜지스터 어레이 기판에 형성된 데이터라인들(DL)과 게이트라인들(GL)은 상호 직교된다. 데이터라인들(DL)과 게이트라인들(GL)의 교차부에 접속된 TFT는 게이트라인(GL)의 스캔펄스에 응답하여 데이터라인(DL)을 통해 공급된 데이터전압을 액정셀의 화소전극(Ep)에 공급하게 된다.
액정표시패널(50)은 IPS(In Plane Switching) 모드, FFS(Fringe Field Switching) 모드 같은 수평 전계 구동방식의 액정표시패널과 TN(Twisted Nematic) 모드, VA(Vertical Alignment) 모드 같은 수직 전계 구동방식 액정표시패널로 대별된다.
액정표시패널(50)이 수평 전계 구동방식인 경우, 박막 트랜지스터 어레이 기판에는 공통전극(Ec)이 더 형성되고, 컬러필터 어레이 기판에는 블랙 매트릭스 및 컬러필터 등이 형성된다. 화소전극(Ep)과 공통전극(Ec) 사이의 액정층에는 액정 캐패시터(Clc)가 형성되며, 화소전극(Ep)에 공급된 데이터전압과 공통전극(Ec)에 공급된 공통전압(Vcom)과의 전위차에 의한 수평 전계를 통해 유전 이방성을 갖는 액정이 회전하여 광 투과율을 조절하게 된다.
액정표시패널(50)이 수직 전계 구동방식인 경우, 컬러필터 어레이 기판에는 블랙 매트릭스, 컬러필터 및 공통전극(Ec) 등이 형성된다. 화소전극(Ep)과 공통전극(Ec) 사이의 액정층에는 액정 캐패시터(Clc)가 형성되며, 화소전극(Ep)에 공급되는 데이터전압과 컬러필터 어레이 기판에 위치한 공통전극(Ec)에 공급되는 공통전압(Vcom)과의 전위차에 의한 수직 전계를 통해 유전 이방성을 갖는 액정이 회전하여 광 투과율을 조절하게 된다.
이와 같은 액정표시패널(50)의 박막 트랜지스터 어레이 기판과 컬러필터 어레이 기판상에는 광축이 직교하는 편광판이 부착되고, 액정층과 접하는 내측면상에는 액정의 프리틸트각을 결정하는 배향막이 더 형성된다. 또한, 액정셀 각각의 박막 트랜지스터 어레이 기판에는 스토리지 캐패시터(Cst)가 더 형성된다. 스토리지 캐패시터(Cst)는 데이터전압이 공급된 화소전극(Ep)과 스토리지전압 공급부(58)로부터 스토리지전압(Vst)이 공급된 스토리지전극(Est) 사이에 형성되어 액정셀에 충 전된 데이터전압을 일정하게 유지시킨다.
데이터 구동회로(52)는 감마 전압을 이용하여 입력된 디지털 비디오 데이터를 아날로그 데이터전압으로 변환하고 이 아날로그 데이터전압을 데이터라인들(DL)에 공급한다.
게이트 구동회로(54)는 스캔펄스를 게이트라인들(GL)에 순차적으로 공급하여 데이터전압이 공급될 액정셀의 수평 라인을 선택한다. 다시 말해, 게이트 구동회로(54)는 게이트라인들(GL)에 순차적으로 스캔펄스를 공급함으로써 각 게이트라인들(GL)에 접속된 화소 스위칭소자(TFT)를 턴-온 또는 턴-오프시킨다. 턴-온된 화소 스위칭소자(TFT)는 데이터라인들(DL)과 화소전극(Ep)을 도통시킴으로써 화소전극(Ep)으로 데이터전압이 공급될 수 있도록 한다.
공통전압 공급부(56)는 공통전압(Vcom)을 발생하여 공통전극(Ec)에 공급하고, 스토리지전압 공급부(58)는 스토리지전압(Vst)을 발생하여 스토리지전극(Est)에 공급한다. 즉, 본 발명의 제1 실시 예에 따른 액정표시장치는 스토리지전극(Est)에 스토리지전압(Vst)을 공급하는 스토리지전압 공급부(58)가 별도로 형성됨으로써, 공통전압(Vcom)과는 관계없이 스토리지전압(Vst)을 조정할 수 있다. 따라서, 본 발명의 제1 실시 예에 따른 액정표시장치는 스토리지 캐패시터(Cst)를 원하는 크기로 조정함으로써 ΔVp를 조정할 수 있다. 스토리지전압(Vst)은 별도의 스토리지전압 공급부(58)를 형성하지 않고, 소스 인쇄회로기판에서 게이트 구동회로(54)로 공급되는 게이트 하이전압 또는 게이트 로우전압을 사용할 수도 있다.
도 5는 본 발명의 제1 실시 예에 따른 액정표시장치에서 박막 트랜지스터 어 레이 기판의 일부를 도시한 평면도이고, 도 6은 도 5의 Ⅰ-Ⅰ'선 및 Ⅱ-Ⅱ'선을 절취하여 도시한 단면도이다. 도 5 및 도 6에서는 수평 전계 구동방식의 박막 트랜지스터 어레이 기판을 예로 하고 있으나, 본 발명의 제1 실시 예는 수직 전계 구동방식에도 적용 가능하다.
도 5 및 도 6을 통해, 본 발명의 제1 실시 예에 따른 박막 트랜지스터 어레이 기판의 구조를 상세히 설명하도록 한다.
도 5 및 도 6을 참조하면, 본 발명의 제1 실시 예에 따른 박막 트랜지스터 어레이 기판은 하부 기판(144) 위에 게이트 절연막(146)을 사이에 두고 교차하게 형성된 게이트라인(102) 및 데이터라인(104)과, 그 교차부마다 형성된 TFT(106)와, 그 교차 구조로 마련된 액정셀에 수평 전계를 형성하도록 형성된 화소전극(114) 및 공통전극(116)과, 화소전극(114)과의 중첩부에 형성되어 스토리지 캐패시터(122)를 형성하는 스토리지전극(118)을 구비한다.
박막 트랜지스터(106)는 게이트라인(102)의 스캔펄스에 응답하여 데이터라인(104)의 데이터전압이 화소전극(114)에 공급될 수 있도록 한다. 이를 위하여, 박막 트랜지스터(106)는 게이트라인(102)에 접속된 게이트전극(108)과, 데이터라인(104)에 접속된 드레인전극(110)과 화소전극(114)에 접속된 소스전극(112)을 구비한다. 또한, 박막 트랜지스터(106)는 게이트전극(108)과 게이트 절연막(146)을 사이에 두고 중첩되는 반도체층을 더 구비한다. 반도체층은 활성층(148)과 오믹접촉층(150)을 포함한다. 활성층(148)은 드레인전극(110)과 소스전극(112) 사이에 채널을 형성하며, 데이터라인(104)과도 중첨되게 형성된다. 오믹접촉층(150)은 활 성층(148) 위에 형성되어, 데이터라인(104), 드레인전극(110) 및 소스전극(112)을 오믹접촉시킨다.
화소전극(114)은 보호막(152)을 관통하는 제1 접촉홀(113)을 통해 박막 트랜지스터(106)의 소스전극(112)과 접속되어 액정셀에 형성된다.
스토리지전극(118)은 게이트라인(102), 게이트전극(108), 및 공통전극(116)과 동시에 형성되며 화소전극(114)의 일부와 게이트 절연막(146) 및 보호막(152)을 사이에 두고 중첩된다. 이러한 스토리지전극(118)은 화소전극(114)과 스토리지 캐패시터(122)를 형성한다. 스토리지 캐패시터(122)는 화소전극(114)으로 공급되어 충전된 데이터전압이 다음 데이터전압이 공급될 때까지 안정적으로 유지되게 한다.
공통전극(116)과 스토리지전극(118)은 개별적으로 공통전압과 스토리지전압을 공급받기 때문에 서로 접속되지 않고 절연된다. 따라서, 공통전극(116)과 스토리지전극(118)이 교차되는 경우, 절연된 구조를 가진다. 공통전극(116)과 스토리지전극(118)의 교차부(124)에서 공통전극(116)과 스토리지전극(118) 중 하나는 분리되어 형성된다. 도 5 및 도 6에서는 스토리지전극(118)을 분리 형성한 구조를 도시하고 있다. 먼저, 스토리지전극(118)이 게이트라인(102), 게이트전극(108), 및 공통전극(116)과 동시에 형성되며, 이때, 공통전극(116)과의 교차부(124)에서는 분리되게 형성된다. 이후, 데이터라인(104), 드레인전극(110) 및 소스전극(112)과 함께 보조 스토리지전극(120)이 형성된다. 보조 스토리지전극(120)은 제2 접촉홀들(119)을 통해 스토리지전극(120)에 접속되어 분리된 스토리지전극(118)을 도통시킨다.
도 7은 본 발명의 제2 실시 예에 따른 액정표시장치를 나타내는 도면이다.
도 7을 참조하면, 본 발명의 제2 실시 예에 따른 액정표시장치는 다수의 데이터라인(DL) 및 다수의 게이트라인(GL)이 교차되며, 그 교차로 인해 마련된 액정셀들이 매트릭스 타입으로 배열되고, 액정셀 내에 박막 트랜지스터(TFT)가 형성된 액정표시패널(70), 데이터라인들(DL)에 데이터전압을 공급하는 데이터 구동회로(72), 게이트라인들(GL)에 스캔펄스를 공급하는 게이트 구동회로(74), 공통전극(Ec)과 제1 스토리지전극(Cst1)에 공통전압(Vcom)을 공급하는 공통전압 공급부(76) 및 제2 스토리지전극(Est2)에 스토리지전압(Vst)을 공급하는 스토리지전압 공급부(78)를 구비한다.
액정표시패널(70)은 박막 트랜지스터 어레이가 형성된 박막 트랜지스터 어레이 기판과 컬러필터 어레이가 형성된 컬러필터 어레이 기판이 액정층을 사이에 두고 합착되어 형성된다.
이 액정표시패널(70)의 박막 트랜지스터 어레이 기판에 형성된 데이터라인들(DL)과 게이트라인들(GL)은 상호 직교된다. 데이터라인들(DL)과 게이트라인들(GL)의 교차부에 접속된 TFT는 게이트라인(GL)의 스캔펄스에 응답하여 데이터라인(DL)을 통해 공급된 데이터전압을 액정셀의 화소전극(Ep)에 공급하게 된다.
액정표시패널(70)은 IPS(In Plane Switching) 모드, FFS(Fringe Field Switching) 모드 같은 수평 전계 구동방식의 액정표시패널과 TN(Twisted Nematic) 모드, VA(Vertical Alignment) 모드 같은 수직 전계 구동방식 액정표시패널로 대별된다.
액정표시패널(70)이 수평 전계 구동방식인 경우, 박막 트랜지스터 어레이 기판에는 공통전극(Ec)이 더 형성되고, 컬러필터 어레이 기판에는 블랙 매트릭스 및 컬러필터 등이 형성된다. 화소전극(Ep)과 공통전극(Ec) 사이의 액정층에는 액정 캐패시터(Clc)가 형성되며, 화소전극(Ep)에 공급된 데이터전압과 공통전극(Ec)에 공급된 공통전압(Vcom)과의 전위차에 의한 수평 전계를 통해 유전 이방성을 갖는 액정이 회전하여 광 투과율을 조절하게 된다.
액정표시패널(70)이 수직 전계 구동방식인 경우, 컬러필터 어레이 기판에는 블랙 매트릭스, 컬러필터 및 공통전극(Ec) 등이 형성된다. 화소전극(Ep)과 공통전극(Ec) 사이의 액정층에는 액정 캐패시터(Clc)가 형성되며, 화소전극(Ep)에 공급되는 데이터전압과 컬러필터 어레이 기판에 위치한 공통전극(Ec)에 공급되는 공통전압(Vcom)과의 전위차에 의한 수직 전계를 통해 유전 이방성을 갖는 액정이 회전하여 광 투과율을 조절하게 된다.
이와 같은 액정표시패널(70)의 박막 트랜지스터 어레이 기판과 컬러필터 어레이 기판상에는 광축이 직교하는 편광판이 부착되고, 액정층과 접하는 내측면상에는 액정의 프리틸트각을 결정하는 배향막이 더 형성된다. 또한, 액정셀 각각의 박막 트랜지스터 어레이 기판에는 제1 및 제2 스토리지 캐패시터(Cst1, Cst2)가 더 형성된다. 제1 스토리지 캐패시터(Cst1)는 데이터전압이 공급된 화소전극(Ep)과 공통전압(Vcom)이 공급된 제1 스토리지전극(Est1) 사이에 형성되고, 제2 스토리지 캐패시터(Cst2)는 데이터전압이 공급된 화소전극(Ep)과 스토리지전압 공급부(78)로부터 스토리지전압(Vst)이 공급된 제2 스토리지전극(Est2) 사이에 형성된다. 이러 한 제1 및 제2 스토리지 캐패시터(Cst1, Cst2)는 액정셀에 충전된 데이터전압을 일정하게 유지시킨다.
데이터 구동회로(72)는 감마 전압을 이용하여 입력된 디지털 비디오 데이터를 아날로그 데이터전압으로 변환하고 이 아날로그 데이터전압을 데이터라인들(DL)에 공급한다.
게이트 구동회로(74)는 스캔펄스를 게이트라인들(GL)에 순차적으로 공급하여 데이터전압이 공급될 액정셀의 수평 라인을 선택한다. 다시 말해, 게이트 구동회로(74)는 게이트라인들(GL)에 순차적으로 스캔펄스를 공급함으로써 각 게이트라인들(GL)에 접속된 화소 스위칭소자(TFT)를 턴-온 또는 턴-오프시킨다. 턴-온된 화소 스위칭소자(TFT)는 데이터라인들(DL)과 화소전극(Ep)을 도통시킴으로써 화소전극(Ep)으로 데이터전압이 공급될 수 있도록 한다.
공통전압 공급부(76)는 공통전압(Vcom)을 발생하여 공통전극(Ec)과 제1 스토리지전극(Est1)에 공급하고, 스토리지전압 공급부(78)는 스토리지전압(Vst)을 발생하여 제2 스토리지전극(Est)에 공급한다. 즉, 본 발명의 제1 실시 예에 따른 액정표시장치는 두 개의 스토리지전극을 형성하여 스토리지 캐패시터의 용량을 증가시켜 액정표시장치가 안정적으로 구동될 수 있도록 한다. 뿐만 아니라 제2 스토리지전극(Est2)에 스토리지전압(Vst)을 공급하는 스토리지전압 공급부(78)를 별도로 형성함으로서, 공통전압(Vcom)과는 관계없이 스토리지전압(Vst)을 조정할 수 있다. 따라서, 본 발명의 제2 실시 예에 따른 액정표시장치는 제2 스토리지 캐패시터(Cst2)를 원하는 크기로 조정함으로써 ΔVp를 조정할 수 있다. 스토리지전 압(Vst)은 별도의 스토리지전압 공급부(78)를 형성하지 않고, 소스 인쇄회로기판에서 게이트 구동회로(74)로 공급되는 게이트 하이전압 또는 게이트 로우전압을 사용할 수도 있다.
도 8은 본 발명의 제2 실시 예에 따른 액정표시장치에서 박막 트랜지스터 어레이 기판의 일부를 도시한 평면도이고, 도 9는 도 8의 Ⅲ-Ⅲ'선 및 Ⅳ-Ⅳ'선을 절취하여 도시한 단면도이다. 도 8 및 도 9에서는 수평 전계 구동방식의 박막 트랜지스터 어레이 기판을 예로 하고 있으나, 본 발명의 제2 실시 예는 수직 전계 구동방식에도 적용 가능하다.
도 8 및 도 9를 통해, 본 발명의 제2 실시 예에 따른 박막 트랜지스터 어레이 기판의 구조를 상세히 설명하도록 한다.
도 8 및 도 9를 참조하면, 본 발명의 제2 실시 예에 따른 박막 트랜지스터 어레이 기판은 하부 기판(244) 위에 게이트 절연막(246)을 사이에 두고 교차하게 형성된 게이트라인(202) 및 데이터라인(204)과, 그 교차부마다 형성된 TFT(206)와, 그 교차 구조로 마련된 액정셀에 수평 전계를 형성하도록 형성된 화소전극(214) 및 공통전극(216)과, 화소전극(214)과의 중첩부에 형성되어 제1 스토리지 캐패시터(228)를 형성하는 제1 스토리지전극(226)과, 화소전극(214)과의 중첩부에 형성되어 제2 스토리지 캐패시터(222)를 형성하는 제2 스토리지전극(218)을 구비한다.
박막 트랜지스터(206)는 게이트라인(202)의 스캔펄스에 응답하여 데이터라인(204)의 데이터전압이 화소전극(214)에 공급될 수 있도록 한다. 이를 위하여, 박막 트랜지스터(206)는 게이트라인(202)에 접속된 게이트전극(208)과, 데이터라 인(204)에 접속된 드레인전극(210)과 화소전극(214)에 접속된 소스전극(212)을 구비한다. 또한, 박막 트랜지스터(206)는 게이트전극(208)과 게이트 절연막(246)을 사이에 두고 중첩되는 반도체층을 더 구비한다. 반도체층은 활성층(248)과 오믹접촉층(250)을 포함한다. 활성층(248)은 드레인전극(210)과 소스전극(212) 사이에 채널을 형성하며, 데이터라인(204)과도 중첨되게 형성된다. 오믹접촉층(250)은 활성층(248) 위에 형성되어, 데이터라인(204), 드레인전극(210) 및 소스전극(212)을 오믹접촉시킨다.
화소전극(214)은 보호막(252)을 관통하는 제1 접촉홀(213)을 통해 박막 트랜지스터(206)의 소스전극(212)과 접속되어 액정셀에 형성된다.
제1 및 제2 스토리지전극(226, 218)은 게이트라인(202), 게이트전극(208), 및 공통전극(216)과 동시에 형성되며 화소전극(214)의 일부와 게이트 절연막(246) 및 보호막(252)을 사이에 두고 중첩된다. 이러한 제1 및 제2 스토리지전극(228, 218)은 화소전극(214)과 제1 및 제2 스토리지 캐패시터(228, 222)를 형성한다. 제1 및 제2 스토리지 캐패시터(228, 222)는 화소전극(214)으로 공급되어 충전된 데이터전압이 다음 데이터전압이 공급될 때까지 안정적으로 유지되게 한다.
제1 스토리지전극(226)은 공통전극(216)과 접속되어 공통전압을 공급받지만, 제2 스토리지전극(218)은 공통전극(216)과는 개별적으로 스토리지전압을 공급받기 때문에 서로 접속되지 않고 절연된다. 따라서, 제2 스토리지전극(218)이 공통전극(216) 또는 제1 스토리지전극(226)과 교차되는 경우, 절연된 구조를 가진다. 공통전극(216)과 제2 스토리지전극(218)의 교차부(224)에서 공통전극(216)과 제2 스 토리지전극(218) 중 하나는 분리되어 형성된다. 도 8 및 도 9에서는 제2 스토리지전극(218)을 분리 형성한 구조를 도시하고 있다. 먼저, 제2 스토리지전극(218)이 게이트라인(202), 게이트전극(208), 공통전극(216), 및 제1 스토리지전극(226)과 동시에 형성되며, 이때 공통전극(216)과의 교차부(224)에서는 분리되게 형성된다. 이후, 데이터라인(204), 드레인전극(210) 및 소스전극(212)과 함께 보조 스토리지전극(220)이 형성된다. 보조 스토리지전극(220)은 제2 접촉홀들(219)을 통해 제2 스토리지전극(218)에 접속되어 분리된 제2 스토리지전극(218)을 도통시킨다.
도 10은 반도체층(151)이 형성된 스토리지 캐패시터(122)를 도시한 단면도로써, 도 6에 도시된 스토리지 캐패시터(122), 즉 화소전극(114)과 스토리지전극(118) 사이에 반도체층(151)이 형성된 예를 나타내고 있다. 도 10에서 보호막(152)은 화소전극(114)과 스토리지전극(118)이 중첩되는 영역에 개구부를 가지고 있으며, 게이트 절연막(146)도 보호막(152)과 같이 화소전극(114)과 스토리지전극(118)이 중첩되는 영역에 개구부를 가질 수 있다. 이러한 반도체층(151)은 아모퍼스 실리콘 등으로 형성된 활성층을 포함하며, 보호막(152) 및 게이트 절연막(146)에 비해 유전율이 높아 스토리지 캐패시터(122)의 용량을 높여준다. 도 10에서는 본 발명의 제1 실시 예에 따른 액정표시장치를 예로 하여 설명하고 있으나, 반도체층(151)은 본 발명의 제2 실시 예에 따른 액정표시장치의 스토리지 캐패시터에도 적용 가능하다.
도 11은 노멀리 블랙 모드(Nomally black mode)의 액정표시장치에서 스토리지전압(Vst)에 따른 스토리지 캐패시터(Cst)의 크기를 나타내는 도면으로, 도 3의 그래프에 비해 스토리지전압(Vst)을 높게 설정한 경우를 나타낸다. A' 지점은 화이트계조에 대한 정극성의 데이터전압이 공급되는 지점을, B' 지점은 화이트계조에 대한 부극성의 데이터전압이 공급되는 지점을, C' 지점은 블랙계조에 대한 정극성의 데이터전압이 공급되는 지점을, D' 지점은 블랙계조에 대한 부극성의 데이터전압이 공급되는 지점을 각각 도시하고 있다.
도 11을 참조하면, 블랙계조에서 정극성일 때와, 부극성일 때 모두 스토리지 캐패시터(Cst)의 크기가 커졌음을 알 수 있다. 또한, 블랙계조에서 정극성 데이터전압이 공급될 때와 부극성 데이터전압이 공급될 때의 평균 스토리지 캐패시터(Cst)의 크기가 화이트계조에서 정극성 데이터전압이 공급될 때와 부극성 데이터전압이 공급될 때의 평균 스토리지 캐패시터(Cst)의 크기보다 크다. 노멀리 블랙 모드에서는 블랙계조에서보다 화이트계조에서 데이터전압이 크기 때문에 화이트계조에서 액정 캐패시터(Clc)의 크기가 더 크다. 즉, 본 발명에 따르면 스토리지 캐패시터(Cst)의 크기 조정이 가능하기 때문에 블랙계조에서 액정 캐패시터(Clc)의 크기가 작은만큼 스토리지 캐패시터(Cst)의 크기를 크게 조정하여 화이트계조일 때와 블랙계조일 때의 ΔVp를 동일하게 조정할 수 있다. 또한, 스토리지 캐패시터(Cst)의 크기 조정이 가능하기 때문에, ΔVp의 크기를 줄여 화질을 향상시킬 수 있다.
상술한 바와 같이, 본 발명의 실시 예에 따른 액정표시장치와 그 구동방법은 스토리지전극에 스토리지전압을 공급하는 스토리지전압 공급부와, 공통전극에 공통전압을 공급하는 공통전압 공급부를 구비하고, 각각 다른 전압을 스토리지전극과 공통전극에 공급함으로써, 스토리지 캐패시터를 조정할 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (9)

  1. 화소전극과 공통전극 사이의 전계에 의해 구동되는 액정셀, 상기 화소전극에 접속된 박막 트랜지스터, 및 상기 액정셀의 전압을 유지시키기 위한 스토리지 캐패시터를 포함하는 액정표시패널;
    상기 공통전극에 공통전압을 공급하는 공통전압 공급부; 및
    상기 스토리지 캐패시터의 스토리지전극에 스토리지전압을 공급하는 스토리지전압 공급부를 구비하며,
    상기 스토리지 캐패시터는,
    상기 화소전극, 상기 화소전극과 대향한 스토리지전극, 및 상기 화소전극과 상기 스토리지전극 사이에 형성된 반도체층을 포함하며,
    상기 스토리지 전극은 상기 공통 전극과의 교차부에서 분리되도록 형성되며,
    상기 분리되도록 형성된 스토리지 전극은 상기 박막트랜지스터의 소스 및 드레인 전극과 함게 형성되는 보조 스토리지 전극을 통해 서로 도통되는 것을 특징으로 하는 액정표시장치.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 박막 트랜지스터는 활성층과 오믹접촉층을 포함한 반도체층을 포함하고;
    상기 스토리지 캐패시터의 반도체층은 상기 활성층만을 포함하는 것을 특징으로 하는 액정표시장치.
  4. 화소전극과 공통전극 사이의 전계에 의해 구동되는 액정셀, 상기 화소전극에 접속된 박막 트랜지스터, 상기 공통전극에 접속되어 상기 액정셀의 전압을 유지시키기 위한 제1 스토리지 캐패시터, 및 상기 공통전극과 분리되어 상기 액정셀의 전압을 유지시키기 위한 제2 스토리지 캐패시터를 포함한 액정표시패널;
    상기 공통전극과 상기 제1 스토리지 캐패시터에 공통전압을 공급하는 공통전압 공급부; 및
    상기 제2 스토리지 캐패시터에 스토리지전압을 공급하는 스토리지전압 공급부를 구비하며,
    상기 제1 스토리지 캐패시터는,
    상기 화소전극, 및 상기 화소전극과 대향한 제1 스토리지전극을 포함하며,
    상기 제2 스토리지 캐패시터는,
    상기 화소전극, 상기 화소전극과 대향한 제2 스토리지전극, 및 상기 화소전극과 상기 제2 스토리지전극 사이에 형성된 반도체층을 포함하며,
    상기 제2 스토리지 전극은 상기 공통 전극과의 교차부에서 분리되도록 형성되며,
    상기 분리되도록 형성된 제2 스토리지 전극은 상기 박막트랜지스터의 소스 및 드레인 전극과 함게 형성되는 보조 스토리지 전극을 통해 서로 도통되는 것을 특징으로 하는 액정표시장치.
  5. 삭제
  6. 삭제
  7. 제 4 항에 있어서,
    상기 박막 트랜지스터는 활성층과 오믹접촉층을 포함한 반도체층을 포함하고;
    상기 제2 스토리지 캐패시터의 반도체층은 상기 활성층만을 포함하는 것을 특징으로 하는 액정표시장치.
  8. 화소전극과 공통전극 사이의 전계에 의해 구동되는 액정셀, 상기 화소전극에 접속된 박막 트랜지스터, 및 상기 액정셀의 전압을 유지시키기 위한 스토리지 캐패시터를 포함한 액정표시장치의 구동방법에 있어서,
    상기 공통전극에 공통전압을 공급하는 단계; 및
    상기 스토리지 캐패시터의 스토리지전극에 스토리지전압을 공급하는 단계를 포함하고,
    상기 공통전압과 상기 스토리지전압은 서로 다르며,
    상기 스토리지 전극은 상기 공통 전극과의 교차부에서 분리되도록 형성되며,
    상기 분리되도록 형성된 스토리지 전극은 상기 박막트랜지스터의 소스 및 드레인 전극과 함게 형성되는 보조 스토리지 전극을 통해 서로 도통되는 것을 특징으로 하는 액정표시장치의 구동방법.
  9. 화소전극과 공통전극 사이의 전계에 의해 구동되는 액정셀, 상기 화소전극에 접속된 박막 트랜지스터, 상기 공통전극에 접속되어 상기 액정셀의 전압을 유지시키기 위한 제1 스토리지 캐패시터를 포함한 액정표시장치의 구동방법에 있어서,
    상기 화소전극에 접속되고 상기 공통전극과 분리되어 상기 액정셀의 전압을 유지시키기 위한 제2 스토리지 캐패시터를 포함한 액정표시패널을 형성하는 단계;
    상기 공통전극과 상기 제1 스토리지 캐패시터에 공통전압을 공급하는 단계; 및
    상기 제2 스토리지 캐패시터에 스토리지전압을 공급하는 단계를 포함하고;
    상기 공통전압과 상기 스토리지전압은 서로 다르며,
    상기 제1 스토리지 캐패시터는,
    상기 화소전극, 및 상기 화소전극과 대향한 제1 스토리지전극을 포함하며,
    상기 제2 스토리지 캐패시터는,
    상기 화소전극, 상기 화소전극과 대향한 제2 스토리지전극, 및 상기 화소전극과 상기 제2 스토리지전극 사이에 형성된 반도체층을 포함하며,
    상기 제2 스토리지 전극은 상기 공통 전극과의 교차부에서 분리되도록 형성되며,
    상기 분리되도록 형성된 제2 스토리지 전극은 상기 박막트랜지스터의 소스 및 드레인 전극과 함게 형성되는 보조 스토리지 전극을 통해 서로 도통되는 것을 특징으로 하는 액정표시장치의 구동방법.
KR1020070036034A 2007-04-12 2007-04-12 액정표시장치와 그 구동방법 KR101340998B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070036034A KR101340998B1 (ko) 2007-04-12 2007-04-12 액정표시장치와 그 구동방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070036034A KR101340998B1 (ko) 2007-04-12 2007-04-12 액정표시장치와 그 구동방법

Publications (2)

Publication Number Publication Date
KR20080092570A KR20080092570A (ko) 2008-10-16
KR101340998B1 true KR101340998B1 (ko) 2013-12-13

Family

ID=40153520

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070036034A KR101340998B1 (ko) 2007-04-12 2007-04-12 액정표시장치와 그 구동방법

Country Status (1)

Country Link
KR (1) KR101340998B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102188976B1 (ko) 2014-01-09 2020-12-10 삼성디스플레이 주식회사 표시 패널 및 이의 구동 방법
KR102207037B1 (ko) * 2014-09-17 2021-01-26 엘지디스플레이 주식회사 액정 표시장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040016185A (ko) * 2002-08-16 2004-02-21 엘지.필립스 엘시디 주식회사 액정표시패널 및 그 구동방법
KR20050064368A (ko) * 2003-12-23 2005-06-29 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 구동방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040016185A (ko) * 2002-08-16 2004-02-21 엘지.필립스 엘시디 주식회사 액정표시패널 및 그 구동방법
KR20050064368A (ko) * 2003-12-23 2005-06-29 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 구동방법

Also Published As

Publication number Publication date
KR20080092570A (ko) 2008-10-16

Similar Documents

Publication Publication Date Title
US7916108B2 (en) Liquid crystal display panel with color washout improvement and applications of same
JP3639830B2 (ja) 液晶表示装置
US7898607B2 (en) Liquid crystal display and driving method thereof
US6166714A (en) Displaying device
KR101243789B1 (ko) 액정표시장치 및 그의 구동 방법
KR101497494B1 (ko) 액정 표시 장치 및 그의 구동 방법
KR101623593B1 (ko) 액정표시장치
US8810491B2 (en) Liquid crystal display with color washout improvement and method of driving same
KR20080023015A (ko) 어레이 기판, 이를 갖는 표시장치 및 표시장치의 구동방법
US20100045884A1 (en) Liquid Crystal Display
KR101752780B1 (ko) 액정표시장치 및 그 구동방법
US20070146291A1 (en) Active matrix liquid crystal display and driving method
US6961100B2 (en) Liquid crystal display and driving device thereof
KR101340998B1 (ko) 액정표시장치와 그 구동방법
KR20020022318A (ko) 액정 표시소자
US8766888B2 (en) In plane switching mode liquid crystal display device
KR102270257B1 (ko) 표시장치 및 이를 이용한 표시장치의 구동방법
US20160035322A1 (en) Liquid crystal display device and driving method thereof
KR20180002967A (ko) 광 밸브 패널과 이를 이용한 액정표시장치
KR101123075B1 (ko) 킥백전압 보상방법과 이를 이용한 액정표시장치
US7253870B2 (en) Liquid crystal display having a bimetal layer allowing the first substrate to selectively make contact with the ITO layer
KR20120114108A (ko) 박막트랜지스터 어레이 기판
US20060145988A1 (en) Active matrix liquid crystal display
KR100922296B1 (ko) 액정표시장치
KR20060029101A (ko) 박막 트랜지스터 어레이 기판

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161118

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171116

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20181114

Year of fee payment: 6