[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR101300318B1 - 인쇄회로기판 및 인쇄회로기판 제조 방법 - Google Patents

인쇄회로기판 및 인쇄회로기판 제조 방법 Download PDF

Info

Publication number
KR101300318B1
KR101300318B1 KR1020110121031A KR20110121031A KR101300318B1 KR 101300318 B1 KR101300318 B1 KR 101300318B1 KR 1020110121031 A KR1020110121031 A KR 1020110121031A KR 20110121031 A KR20110121031 A KR 20110121031A KR 101300318 B1 KR101300318 B1 KR 101300318B1
Authority
KR
South Korea
Prior art keywords
layer
solder resist
metal pad
surface treatment
circuit board
Prior art date
Application number
KR1020110121031A
Other languages
English (en)
Other versions
KR20130055335A (ko
Inventor
이오희
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020110121031A priority Critical patent/KR101300318B1/ko
Publication of KR20130055335A publication Critical patent/KR20130055335A/ko
Application granted granted Critical
Publication of KR101300318B1 publication Critical patent/KR101300318B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 인쇄회로기판 및 인쇄회로기판 제조 방법에 관한 것이다.
본 발명의 실시 예에 따르면, 내층 회로층이 형성된 베이스 기판, 베이스 기판 및 내층 회로층 상부에 형성되며 외층 접속 패드 및 외층 회로 패턴을 포함하는 외층 회로층, 외층 회로층 상부에 형성되며, 외층 접속 패드를 노출시키는 개구부를 포함하는 솔더 레지스트, 외층 접속 패드 상부 및 개구부에 형성되는 금속 패드, 금속 패드 상부에 형성되는 표면처리층 및 표면 처리층 및 솔더 레지스트 상부에 형성되는 범프를 포함하는 인쇄회로기판이 제공된다.

Description

인쇄회로기판 및 인쇄회로기판 제조 방법{PRINTED CIRCUIT BOARD AND METHOD OF MANUFACTURING A PRINTED CIRCUIT BOARD}
본 발명은 인쇄회로기판 및 인쇄회로기판 제조 방법에 관한 것이다.
인쇄회로기판에는 반도체 칩 등과 같은 외부 장치가 실장 될 수 있다. 이와 같이 외부 장치를 인쇄회로기판에 실장 하기 위해서, 인쇄회로기판의 최외층에는 외부 장치를 실장 하기 위한 접속 패드와 접속 패드 상부가 노출되도록 형성된 솔더 레지스트가 형성될 수 있다. 이와 같이 노출된 접속 패드에 범프가 형성되며, 범프에 의해서 인쇄회로기판에 외부 장치가 실장 되며, 전기적으로 연결될 수 있다.(일본 공개특허공보 제2004-345904호)
이때, 범프가 형성되는 개구부의 깊이가 깊은 경우, 범프 형성을 위한 솔더 페이스트를 인쇄할 때 기공이 유입될 수 있다. 이후 범프 형성을 위해 고온의 리플로우 과정에서 유입된 기공이 개구부의 접속 패드와 범프 사이에서 팽창하게 된다. 기공이 팽창하게 되면서, 범프가 접속 패드로부터 이탈되는 현상이 발생할 수 있다. 특히, 접속 패드 상부에 저가의 표면 처리 방법인 무전해주석 도금 및 유기막 코팅 방법으로 표면 처리층을 형성하는 경우, 표면 처리층의 두께가 0.1~2um정도로 형성된다. 반면, 고가의 니켈 또는 금 도금에 의한 표면처리층은 5~20um 정도로 두껍게 형성된다. 즉, 저가의 무전해 주석 도금 및 유기막 코팅에 의한 표면 처리층은 고가의 니켈 또는 금 도금에 의한 표면 처리층에 비해 얇으므로, 상대적으로 더 두꺼운 범프를 형성해야 된다. 따라서, 저가의 표면 처리층을 형성하는 경우 고가의 표면 처리층에 비해 범프의 이탈 문제가 심각해 질 수 있다.
본 발명은 금속 패드를 두껍게 형성함으로써, 범프의 이탈을 방지할 수 있는 인쇄회로기판 및 인쇄회로기판 제조 방법을 제공하는 데 있다.
본 발명은 회로 패턴을 선택적으로 두껍게 형성함으로써, 고용량 전류를 통전할 수 있는 인쇄회로기판 및 인쇄회로기판 제조 방법을 제공하는 데 있다.
본 발명은 솔더 레지스트를 두껍게 형성함으로써, 솔더 레지스트의 평탄도를 확보할 수 있는 인쇄회로기판 및 인쇄회로기판 제조 방법을 제공하는 데 있다.
본 발명은 솔더 레지스트의 평탄도를 확보함으로써, 외부 장치의 실장 불량을 방지할 수 있는 인쇄회로기판 및 인쇄회로기판 제조 방법을 제공하는 데 있다.
본 발명의 일 측면에 따르면, 내층 회로층이 형성된 베이스 기판, 베이스 기판 및 내층 회로층 상부에 형성되며 외층 접속 패드 및 외층 회로 패턴을 포함하는 외층 회로층, 외층 회로층 상부에 형성되며, 외층 접속 패드를 노출시키는 개구부를 포함하는 솔더 레지스트, 외층 접속 패드 상부 및 개구부에 형성되는 금속 패드, 금속 패드 상부에 형성되는 표면처리층 및 표면 처리층 및 솔더 레지스트 상부에 형성되는 범프를 포함하는 인쇄회로기판이 제공된다.
금속 패드의 상부는 개구부 내부에 형성될 수 있다.
금속 패드는 구리로 형성될 수 있다.
표면처리층은 OSP(Organic Solder ability Preservative) 또는 무전해주석(Immersion Tin or Immersion Sn)으로 형성될 수 있다.
본 발명의 다른 측면에 따르면, 내층 회로층이 형성된 베이스 기판, 베이스 기판 및 내층 회로층 상부에 형성되며 외층 접속 패드 및 외층 회로 패턴을 포함하는 외층 회로층, 외층 회로층 상부에 형성되며, 외층 접속 패드를 노출시키는 제1 개구부가 형성된 제1 솔더 레지스트, 외층 접속 패드 상부 및 제1 개구부 형성되며, 제1 솔더 레지스트 상부로부터 돌출되도록 형성되는 제1 금속 패드, 제1 금속 패드 상부에 형성되는 표면처리층, 제1 솔더 레지스트 상부에 형성되며, 표면 처리층을 노출시키는 제2 개구부가 형성된 제2 솔더 레지스트 및 표면 처리층 및 제2 솔더 레지스트 상부에 형성되는 범프를 포함하는 인쇄회로기판이 제공된다.
제1 금속 패드는 구리로 형성될 수 있다.
표면처리층은 OSP(Organic Solder ability Preservative) 또는 무전해주석(Immersion Tin or Immersion Sn)으로 형성될 수 있다.
외층 회로 패턴 상부에 형성되는 제2 금속 패드를 더 포함할 수 있다.
제2 금속 패드는 구리로 형성될 수 있다.
본 발명의 또 다른 측면에 따르면, 내층 회로층이 형성된 베이스 기판을 준비하는 단계, 내층 회로층 상부에 외층 접속 패드 및 외층 회로 패턴을 포함하는 외층 회로층을 형성하는 단계, 외층 회로층 상부에 솔더 레지스트를 형성하는 단계, 외층 접속 패드의 상부가 노출되도록 솔더 레지스트에 개구부를 형성하는 단계, 노출된 외층 접속 패드 상부에 금속 패드를 형성하는 단계, 금속 패드 상부에 표면 처리층을 형성하는 단계 및 표면 처리층 상부에 범프를 형성하는 단계를 포함하는 인쇄회로기판 제조 방법이 제공된다.
금속 패드를 형성하는 단계에서, 금속 패드는 구리로 형성될 수 있다.
표면 처리층을 형성하는 단계에서, 표면 처리층은 OSP(Organic Solder ability Preservative) 또는 무전해주석(Immersion Tin or Immersion Sn)으로 형성될 수 있다.
본 발명의 또 다른 측면에 따르면, 내층 회로층이 형성된 베이스 기판을 준비하는 단계, 내층 회로층 상부에 외층 접속 패드 및 외층 회로 패턴을 포함하는 외층 회로층을 형성하는 단계, 외층 회로층 상부에 제1 솔더 레지스트를 형성하는 단계, 외층 접속 패드 상부가 노출되도록 제1 솔더 레지스트에 제1 개구부를 형성하는 단계, 노출된 외층 접속 패드 상부에 형성되며, 제1 솔더 레지스트로부터 돌출되는 제1 금속 패드를 형성하는 단계, 제1 솔더 레지스트 상부에 제2 솔더 레지스트를 형성하는 단계, 제1 금속 패드 상부가 노출되도록 제2 솔더 레지스트에 제2 개구부를 형성하는 단계, 노출된 제1 금속 패드 상부에 표면 처리층을 형성하는 단계 및 표면 처리층 상부에 범프를 형성하는 단계를 포함하는 인쇄회로기판 제조 방법이 제공된다.
제1 금속 패드를 형성하는 단계에서, 제1 금속 패드는 구리로 형성될 수 있다.
표면 처리층을 형성하는 단계에서, 표면 처리층은 OSP(Organic Solder ability Preservative) 또는 무전해주석(Immersion Tin or Immersion Sn)으로 형성될 수 있다.
제1 솔더 레지시트를 형성하는 단계 이후에, 외층 회로 패턴 상부가 노출되도록 제1 솔더 레지스트에 제2 개구부를 형성하는 단계를 더 포함할 수 있다.
제2 개구부를 형성하는 단계 이후에, 노출된 외층 회로 패턴 상부에 형성되며, 제1 솔더 레지스트로부터 돌출되는 제2 금속 패드를 형성하는 단계를 더 포함할 수 있다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.
이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니 되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
본 발명의 실시 예에 따른 인쇄회로기판 및 인쇄회로기판 제조 방법은 범프의 이탈을 방지할 수 있다.
또한, 본 발명의 실시 예에 따른 인쇄회로기판 및 인쇄회로기판 제조 방법은 선택적으로 회로 패턴을 두껍게 형성함으로써, 고용량 전류를 통전할 수 있다.
또한, 본 발명의 실시 예에 따른 인쇄회로기판 및 인쇄회로기판 제조 방법은 두꺼운 솔더 레지스트를 형성함으로써, 솔더 레지스트의 평탄도를 확보할 수 있다.
또한, 본 발명의 실시 예에 따른 인쇄회로기판 및 인쇄회로기판 제조 방법은 솔더 레지스트의 평탄도를 확보함으로써, 외부 장치의 실장 불량을 방지할 수 있다.
도1은 본 발명의 실시 예에 따른 인쇄회로기판을 나타낸 예시도이다.
도2 내지 도8은 본 발명의 실시 예에 따른 인쇄회로기판 제조 방법을 나타낸 예시도이다.
도9는 본 발명의 다른 실시 예에 따른 인쇄회로기판을 나타낸 예시도이다.
도10 내지 도18 본 발명의 다른 실시 예에 따른 인쇄회로기판 제조 방법을 나타낸 예시도이다.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되는 이하의 상세한 설명과 실시 예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다.
또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서에서, 제1, 제2 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예에 따른 인쇄회로기판 및 인쇄회로기판 제조 방법에 관하여 상세히 설명하기로 한다.
도1은 본 발명의 실시 예에 따른 인쇄회로기판을 나타낸 예시도이다.
본 발명의 실시 예에 따른 인쇄회로기판은 베이스 기판(110), 제1 내층 회로층(123), 제2 내층 회로층(126), 제1 절연층(131), 제2 절연층(132), 제1 외층 회로층(143) 제2 외층 회로층(146), 제1 솔더 레지스트(151), 제2 솔더 레지스트(152), 제1 금속 패드(161), 제2 금속 패드(162), 제1 표면 처리층(171), 제2 표면 처리층(172) 및 범프(180)를 포함할 수 있다.
베이스 기판(110)은 베이스 기판(110)은 빌드업 되는 인쇄회로기판을 지지할 수 있는 경질의 소재로 이루어 질 수 있다. 예를 들어, 베이스 기판(110)은 금속판 또는 절연재가 될 수 있다. 여기서, 금속판은 동박이 될 수 있으며, 절연재는 복합 고분자 수지로 이루어 질 수 있다. 또는 베이스 기판(110)은 ABF(Ajinomoto Build up Film)를 채용하여 미세회로를 용이하게 구현하거나 프리프레그를 채용하여 인쇄회로기판을 얇게 제작할 수 있다. 다만, 이에 한정되는 것은 아니고, 베이스 기판(110)은 에폭시 수지 또는 개질 된 에폭시 수지, 비스페놀 A 수지, 에폭시-노볼락 수지, 아라미드 강화되거나 유리 섬유 강화되거나 종이 강화된 에폭시 수지를 포함한 경질의 절연재로 형성될 수 있다.
베이스 기판(110)은 관통 비아(111)를 포함할 수 있다. 관통 비아(111)는 베이스 기판(110) 양면에 형성된 제1 내층 회로층(123) 및 제2 내층 회로층(126) 간의 전기적 연결을 수행하기 위해 형성될 수 있다. 관통 비아(111)는 전해 도금으로 도금되어 형성될 수 있다. 또는 관통 비아(111)는 통상의 도전성 페이스트로 충전되어 형성될 수 있다.
제1 내층 회로층(123)은 베이스 기판(110) 상부에 형성될 수 있다. 제1 내층 회로층(123)은 전도성 금속을 포함하여 형성될 수 있으며, 예를 들어, 금, 은, 니켈, 알루미늄, 구리 및 이들의 합금 중 적어도 하나를 포함하여 형성될 수 있다. 제1 내층 회로층(123)은 제1 내층 회로 패턴(121) 및 제1 내층 접속 패드(122)를 포함할 수 있다. 여기서, 제1 내층 접속 패드(122)는 관통 비아(111) 상부에 형성되어 관통 비아(111)와 전기적으로 연결될 수 있다.
제2 내층 회로층(126)은 베이스 기판(110) 하부에 형성될 수 있다. 제2 내층 회로층(126)은 제1 내층 회로층(123)과 마찬가지로 전도성 금속으로 형성될 수 있다. 제2 내층 회로층(126)은 제2 내층 회로 패턴(124) 및 제2 내층 접속 패드(125)를 포함할 수 있다. 여기서, 제2 내층 접속 패드(125)는 관통 비아(111) 하부에 형성되어 관통 비아(111)와 전기적으로 연결될 수 있다.
제1 절연층(131)은 제1 내층 회로층(123) 상부에 형성될 수 있다. 제1 절연층(131)은 제1 내층 접속 패드(122)가 노출되도록 제1 내층 접속 패드(122) 상부에 형성된 개구부를 포함하도록 형성될 수 있다. 제1 절연층(131)은 통상의 복합 고분자 수지로 형성될 수 있다. 즉, 제1 절연층(131)은 통상의 에폭시계 수지 또는 불소계 수지로 형성될 수 있다.
제2 절연층(132)은 제2 내층 회로층(126) 상부에 형성될 수 있다. 제2 절연층(132)은 제2 내층 접속 패드(125)가 노출되도록 제2 내층 접속 패드(125) 상부에 형성된 개구부를 포함하도록 형성될 수 있다. 제2 절연층(132)은 통상의 복합 고분자 수지로 형성될 수 있다. 즉, 제2 절연층(132)은 통상의 에폭시계 수지 또는 불소계 수지로 형성될 수 있다.
제1 외층 회로층(143)은 제1 절연층(131) 상부에 형성될 수 있다. 제1 외층 회로층(143)은 제1 외층 회로 패턴(141) 및 제1 외층 비아(142)를 포함할 수 있다. 여기서, 제1 외층 비아(142)는 제1 내층 회로층(123)과 제1 외층 회로층(143) 간의 전기적 접속을 위해서 형성될 수 있다. 즉, 제1 외층 비아(142)는 제1 절연층(131)에 형성된 개구부에 형성됨으로써, 제1 내층 접속 패드(122) 상부에 형성될 수 있다. 제1 외층 회로층(143)은 전해 도금을 수행함으로써 형성될 수 있다. 제1 외층 회로층(143)은 전도성 금속을 포함하여 형성될 수 있다. 예를 들어, 제1 외층 회로층(143)은 금, 은, 니켈, 알루미늄, 구리 및 이들의 합금 중 적어도 하나를 포함하여 형성될 수 있다.
제2 외층 회로층(146)은 제2 절연층(132) 상부에 형성될 수 있다. 제2 외층 회로층(146)은 제2 외층 회로 패턴(144) 및 제2 외층 접속 패드(145)를 포함할 수 있다. 제2 외층 회로층(146)은 전해 도금을 수행함으로써 형성될 수 있다. 제2 외층 회로층(146)은 전도성 금속을 포함하여 형성될 수 있다.
제1 솔더 레지스트(151)는 제1 외층 회로층(143) 상부에 형성될 수 있다.
제1 솔더 레지스트(151)는 제1 외층 회로층(143)을 땜납 등과 같은 외부 물질 등으로부터 보호하며, 산화되는 것을 방지하기 위해 형성할 수 있다. 제1 솔더 레지스트(151)는 땜납이 수행될 제1 외층 비아(142)가 노출되도록 형성될 수 있다. 즉, 제1 솔더 레지스트(151)는 제1 외층 회로층(143)을 커버하도록 형성되되, 제1 외층 비아(142) 상부에 형성되는 개구부를 포함하도록 형성될 수 있다.
제2 솔더 레지스트(152)는 제2 외층 회로층(146) 상부에 형성될 수 있다.
제2 솔더 레지스트(152)는 제2 외층 회로층(146)을 땜납 등과 같은 외부 물질 등으로부터 보호하며, 산화되는 것을 방지하기 위해 형성할 수 있다. 제2 솔더 레지스트(152)는 제2 외층 접속 패드(145)가 노출되도록 형성될 수 있다. 즉, 제2 솔더 레지스트(152)는 제2 외층 회로층(146)을 커버하도록 형성되되, 제2 외층 접속 패드(145) 상부에 형성되는 개구부를 포함하도록 형성될 수 있다.
제1 금속 패드(161)는 제1 외층 비아(142) 상에 형성될 수 있다. 제1 금속 패드(161)는 전도성 금속을 포함하여 형성될 수 있다. 예를 들어, 제1 금속 패드(161)는 금, 은, 니켈, 알루미늄, 구리 및 이들의 합금 중 적어도 하나를 포함하여 형성될 수 있다. 본 발명의 실시 예에서는 제1 금속 패드(161)는 구리로 형성될 수 있다. 예를 들어, 제1 금속 패드(161)는 전해 도금을 통해서, 1~20um의 두께를 갖도록 형성될 수 있다. 이와 같이 1~20um의 두께를 갖는 제1 금속 패드(161)는 제1 솔더 레지스트(151) 외부로 돌출되지 않도록 형성될 수 있다.
제2 금속 패드(162)는 제2 외층 접속 패드(145) 상에 형성될 수 있다. 제2 금속 패드(162)는 전도성 금속을 포함하여 형성될 수 있다. 또한, 제2 금속 패드(162)는 예를 들어, 전해 도금을 통해서, 1~20um의 두께를 갖도록 형성될 수 있다. 이와 같이 1~20um의 두께를 갖는 제2 금속 패드(162)는 제2 솔더 레지스트(152) 외부로 돌출되지 않도록 형성될 수 있다.
제1 표면 처리층(171)은 제1 금속 패드(161) 상부에 형성될 수 있다. 제1 표면 처리층(171)은 제1 금속 패드(161)가 산화되는 것을 방지하기 위해서 형성될 수 있다. 제1 표면 처리층(171)은 무전해주석(Immersion Tin or Immersion Sn)으로 형성될 수 있다. 이때 제1 표면 처리층(171)은 무전해 도금 방법으로 형성될 수 있다. 또한, 제1 표면 처리층(171)은 유기막 코팅(Organic Solder ability Preservative; OSP) 방법으로 형성될 수 있다. 유기막 코팅 방법은 알킬 이미다졸(Alkyl Imidazole) 형태의 유기 화합물을 제1 금속 패드(161) 상부에 피막을 형성시키는 방법이다.
제2 표면 처리층(172)은 제2 금속 패드(162) 상부에 형성될 수 있다. 제2 표면 처리층(172)은 제2 금속 패드(162)가 산화되는 것을 방지하기 위해서 형성될 수 있다. 제2 표면 처리층(172)은 무전해주석(Immersion Tin or Immersion Sn)으로 형성될 수 있다. 이때 제2 표면 처리층(172)은 무전해주석 도금 방법으로 형성될 수 있다. 또한, 제2 표면 처리층(172)은 유기막 코팅(Organic Solder ability Preservative; OSP) 방법으로 형성될 수 있다.
범프(180)는 제1 표면 처리층(171) 상부에 형성될 수 있다. 범프(180)는 인쇄회로기판에 반도체 칩 등과 같은 외부 장치를 실장 또는 전기적 접속을 위해서 형성될 수 있다. 범프(180)는 솔더 페이스트가 도포된 후, 고온의 리플로우 공정을 수행함으로써 형성될 수 있다.
도2 내지 도8은 본 발명의 실시 예에 따른 인쇄회로기판 제조 방법을 나타낸 예시도이다.
도2를 참조하면, 내층 회로층(123, 126)이 형성된 베이스 기판(110)이 제공된다.
베이스 기판(110)은 빌드업 되는 인쇄회로기판을 지지할 수 있는 경질의 소재로 이루어 질 수 있다. 예를 들어, 베이스 기판(110)은 금속판 또는 절연재가 될 수 있다. 여기서, 금속판은 동박이 될 수 있으며, 절연재는 복합 고분자 수지로 이루어 질 수 있다. 또는 베이스 기판(110)은 ABF(Ajinomoto Build up Film)를 채용하여 미세회로를 용이하게 구현하거나 프리프레그를 채용하여 인쇄회로기판을 얇게 제작할 수 있다. 다만, 이에 한정되는 것은 아니고, 베이스 기판(110)은 에폭시 수지 또는 개질 된 에폭시 수지, 비스페놀 A 수지, 에폭시-노볼락 수지, 아라미드 강화되거나 유리 섬유 강화되거나 종이 강화된 에폭시 수지를 포함한 경질의 절연재로 형성될 수 있다.
베이스 기판(110)은 관통 비아(111)를 포함할 수 있다. 관통 비아(111)는 베이스 기판(110) 양면에 형성된 내층 회로층(123, 126) 간의 전기적 연결을 수행하기 위해 형성될 수 있다. 관통 비아(111)는 전해 도금으로 도금되어 형성될 수 있다. 또는 관통 비아(111)는 통상의 도전성 페이스트로 충전되어 형성될 수 있다.
베이스 기판(110) 상부에는 제1 내층 회로층(123)이 형성될 수 있다. 제1 내층 회로층(123)은 전해 도금을 수행함으로써 형성될 수 있다. 제1 내층 회로층(123)은 전도성 금속을 포함하여 형성될 수 있으며, 예를 들어, 금, 은, 니켈, 알루미늄, 구리 및 이들의 합금 중 적어도 하나를 포함하여 형성될 수 있다. 제1 내층 회로층(123)은 제1 내층 회로 패턴(121) 및 제1 내층 접속 패드(122)를 포함할 수 있다. 여기서, 제1 내층 접속 패드(122)는 관통 비아(111) 상부에 형성되어 관통 비아(111)와 전기적으로 연결될 수 있다.
또한, 베이스 기판(110) 하부에는 제2 내층 회로층(126)이 형성될 수 있다. 제2 내층 회로층(126)은 제2 내층 회로 패턴(124) 및 제2 내층 접속 패드(125)를 포함할 수 있다. 여기서 제2 내층 접속 패드(125)는 관통 비아(111) 하부에 형성되어 관통 비아(111)와 전기적으로 연결될 수 있다. 제2 내층 회로층(126)은 제1 내층 회로층(123)과 동일한 방법으로 형성될 수 있다.
이와 같이 베이스 기판(110) 상부에 제1 내층 회로층(123)이 형성되고, 하부에는 제2 내층 회로층(126)이 형성된 후, 제1 절연층(131) 및 제2 절연층(132)이 형성될 수 있다.
즉, 제1 내층 회로층(123) 상부에는 제1 절연층(131)이 형성되며, 제2 내층 회로층(126) 상부에는 제2 절연층(132)이 형성될 수 있다.
제1 절연층(131) 및 제2 절연층(132)은 통상의 복합 고분자 수지로 형성될 수 있다. 즉, 제1 절연층(131) 및 제2 절연층(132)은 통상의 에폭시계 수지 또는 불소계 수지로 형성될 수 있다.
도3을 참고하면, 절연층(131, 132) 상부에 외층 회로층(143, 146)이 형성될 수 있다.
제1 절연층(131) 상부에 제1 외층 회로층(143)이 형성될 수 있다. 제1 외층 회로층(143)은 제1 외층 회로 패턴(141) 및 제1 외층 비아(142)를 포함할 수 있다. 여기서, 제1 외층 비아(142)는 제1 내층 회로층(123)과 제1 외층 회로층(143) 간의 전기적 접속을 위해서 형성될 수 있다. 즉, 제1 외층 비아(142)는 제1 절연층(131)을 관통하여 제1 내층 접속 패드(122) 상부에 형성될 수 있다. 제1 외층 회로층(143)은 전해 도금을 수행함으로써 형성될 수 있다. 제1 외층 회로층(143)은 전도성 금속을 포함하여 형성될 수 있다. 예를 들어, 제1 외층 회로층(143)은 금, 은, 니켈, 알루미늄, 구리 및 이들의 합금 중 적어도 하나를 포함하여 형성될 수 있다.
제2 절연층(132) 상부에 제2 외층 회로층(146)이 형성될 수 있다. 제2 외층 회로층(146)은 제2 외층 회로 패턴(144) 및 제2 외층 접속 패드(145)를 포함할 수 있다. 제2 외층 회로층(146)은 제1 외층 회로층(143)과 동일한 방법으로 형성될 수 있다.
도4를 참조하면, 외층 회로층(143, 146) 상부에 솔더 레지스트(151, 152)를 형성할 수 있다. 제1 외층 회로층(143) 상부에는 제1 외층 회로층(143)을 둘러싸도록 제1 솔더 레지스트(151)가 형성될 수 있다. 또한, 제2 외층 회로층(146) 상부에는 제2 외층 회로층(146)을 둘러 싸도록 제2 솔더 레지스트(152)가 형성될 수 있다.
도5를 참조하면, 솔더 레지스트(151, 152)에 개구부(153, 154)가 형성될 수 있다.
제1 외층 회로층(143) 상부에 형성된 제1 솔더 레지스트(151)에 제1 개구부(153)가 형성될 수 있다. 제1 개구부(153)는 제1 외층 회로층(143)의 제1 외층 비아(142) 상부가 노출되도록 형성될 수 있다. 제1 개구부(153)는 기계적 드릴 또는 레이저 드릴 등을 이용하여 형성될 수 있다.
또한, 제2 외층 회로층(146) 상부에 형성된 제2 솔더 레지스트(152)에 제2 개구부(154)가 형성될 수 있다. 제2 개구부(154)는 제2 외층 회로층(146)의 제2 외층 접속 패드(145) 상부가 노출되도록 형성될 수 있다. 제2 개구부(154)는 제1 개구부(153)와 마찬가지로 기계적 드릴 또는 레이저 드릴 등을 이용하여 형성될 수 있다.
도6을 참조하면, 외층 회로층(143, 146) 상부에 금속 패드(161, 162)가 형성될 수 있다.
제1 개구부(153)에 의해서 노출된 제1 외층 비아(142) 상부에 제1 금속 패드(161)가 형성될 수 있다. 제1 금속 패드(161)는 전도성 금속을 포함하여 형성될 수 있다. 예를 들어, 제1 금속 패드(161)는 금, 은, 니켈, 알루미늄, 구리 및 이들의 합금 중 적어도 하나를 포함하여 형성될 수 있다. 본 발명의 실시 예에서는 제1 금속 패드(161)는 구리로 형성될 수 있다. 여기서, 제1 금속 패드(161)는 전해 도금으로 형성될 수 있다. 또한, 제1 금속 패드(161)는 예를 들어, 1~20um의 두께를 갖도록 형성될 수 있다. 이와 같이 1~20um의 두께를 갖는 제1 금속 패드(161)는 제1 개구부(153) 내부에 형성되는 것으로 제1 솔더 레지스트(151) 외부로 돌출되지 않는다.
제2 개구부(154)에 의해서 노출된 제2 외층 접속 패드(145) 상부에 제2 금속 패드(162)가 형성될 수 있다. 제2 금속 패드(162) 역시 제1 금속 패드(161)와 동일한 방법으로 형성될 수 있다.
도7을 참조하면, 금속 패드(161, 162) 상부에 표면 처리층(171, 172)이 형성될 수 있다. 표면 처리층(171, 172)은 금속 패드(161, 162)가 산화되는 것을 방지하기 위해서 형성된다.
제1 금속 패드(161) 상부에 제1 표면 처리층(171)이 형성될 수 있다. 제1 표면 처리층(171)은 무전해주석(Immersion Tin or Immersion Sn)으로 형성될 수 있다. 이때 제1 표면 처리층(171)은 무전해 도금 방법으로 형성될 수 있다. 또한, 제1 표면 처리층(171)은 유기막 코팅(Organic Solder ability Preservative; OSP) 방법으로 형성될 수 있다. 유기막 코팅 방법은 알킬 이미다졸(Alkyl Imidazole) 형태의 유기 화합물을 제1 금속 패드(161) 상부에 피막을 형성시키는 방법이다.
제2 금속 패드(162) 상부에 제2 표면 처리층(172)이 형성될 수 있다. 제2 표면 처리층(172)도 제1 표면 처리층(171)과 동일하게 주석을 이용한 무전해 도금 방법 또는 유기막 코팅 방법을 이용하여 형성될 수 있다.
도8을 참조하면, 금속 패드(161, 162) 상부에 범프(180)가 형성될 수 있다. 범프(180)는 제1 금속 패드(161) 상부에 솔더 페이스트를 도포 한 후, 리플로우 공정을 수행함으로써, 형성될 수 있다. 범프(180)는 인쇄회로기판에 반도체 칩 등과 같은 외부 장치를 실장 또는 전기적 접속을 위해서 형성될 수 있다.
본 발명의 실시 예에 따르면, 접속 패드 또는 외층 비아 상부에 금속 패드를 두껍게 형성함으로써, 범프 탈락 현상을 방지할 수 있다. 또한, 본 발명의 실시 예에 따르면, 접속 패드 또는 외층 비아 상부에 형성된 표면 처리층이 얇게 형성되는 경우에도, 범프 탈락 현상을 방지할 수 있다.
도9는 본 발명의 다른 실시 예에 따른 인쇄회로기판을 나타낸 예시도이다.
본 발명의 다른 실시 예에 따른 인쇄회로기판은 베이스 기판(210), 제1 내층 회로층(223), 제2 내층 회로층(225), 제1 절연층(231), 제2 절연층(232), 제1 외층 회로층(243) 제2 외층 회로층(246), 제1 솔더 레지스트(251), 제2 솔더 레지스트(252), 제1 금속 패드(261), 제2 금속 패드(262), 제3 금속 패드(263), 제1 표면 처리층(281), 제2 표면 처리층(282), 제3 솔더 레지스트(271), 제4 솔더 레지스트(272) 제1 범프(291) 및 제2 범프(292)를 포함할 수 있다.
베이스 기판(210)은 베이스 기판(210)은 빌드업 되는 인쇄회로기판을 지지할 수 있는 경질의 소재로 이루어 질 수 있다. 예를 들어, 베이스 기판(210)은 금속판 또는 절연재가 될 수 있다. 여기서, 금속판은 동박이 될 수 있으며, 절연재는 복합 고분자 수지로 이루어 질 수 있다. 또는 베이스 기판(210)은 ABF(Ajinomoto Build up Film)를 채용하여 미세회로를 용이하게 구현하거나 프리프레그를 채용하여 인쇄회로기판을 얇게 제작할 수 있다. 다만, 이에 한정되는 것은 아니고, 베이스 기판(210)은 에폭시 수지 또는 개질 된 에폭시 수지, 비스페놀 A 수지, 에폭시-노볼락 수지, 아라미드 강화되거나 유리 섬유 강화되거나 종이 강화된 에폭시 수지를 포함한 경질의 절연재로 형성될 수 있다.
베이스 기판(210)은 관통 비아(211)를 포함할 수 있다. 관통 비아(211)는 베이스 기판(210) 양면에 형성된 제1 내층 회로층(223) 및 제2 내층 회로층(225) 간의 전기적 연결을 수행하기 위해 형성될 수 있다. 관통 비아(211)는 전해 도금으로 도금되어 형성될 수 있다. 또는 관통 비아(211)는 통상의 도전성 페이스트로 충전되어 형성될 수 있다.
제1 내층 회로층(223)은 베이스 기판(210) 상부에 형성될 수 있다. 제1 내층 회로층(223)은 전도성 금속을 포함하여 형성될 수 있으며, 예를 들어, 금, 은, 니켈, 알루미늄, 구리 및 이들의 합금 중 적어도 하나를 포함하여 형성될 수 있다. 제1 내층 회로층(223)은 제1 내층 회로 패턴(221) 및 제1 내층 접속 패드(222)를 포함할 수 있다. 여기서, 제1 내층 접속 패드(222)는 관통 비아(211) 상부에 형성되어 관통 비아(211)와 전기적으로 연결될 수 있다.
제2 내층 회로층(225)은 베이스 기판(210) 하부에 형성될 수 있다. 제2 내층 회로층(225)은 제1 내층 회로층(223)과 마찬가지로 전도성 금속으로 형성될 수 있다. 제2 내층 회로층(225)은 제2 내층 회로 패턴(224) 및 제2 내층 접속 패드(225)를 포함할 수 있다. 여기서, 제2 내층 접속 패드(225)는 관통 비아(211) 하부에 형성되어 관통 비아(211)와 전기적으로 연결될 수 있다.
제1 절연층(231)은 제1 내층 회로층(223) 상부에 형성될 수 있다. 제1 절연층(231)은 제1 내층 접속 패드(222)가 노출되도록 제1 내층 접속 패드(222) 상부에 형성된 개구부를 포함하도록 형성될 수 있다. 제1 절연층(231)은 통상의 복합 고분자 수지로 형성될 수 있다. 즉, 제1 절연층(231)은 통상의 에폭시계 수지 또는 불소계 수지로 형성될 수 있다.
제2 절연층(232)은 제2 내층 회로층(225) 상부에 형성될 수 있다. 제2 절연층(232)은 제2 내층 접속 패드(225)가 노출되도록 제2 내층 접속 패드(225) 상부에 형성된 개구부를 포함하도록 형성될 수 있다. 제2 절연층(232)은 통상의 복합 고분자 수지로 형성될 수 있다. 즉, 제2 절연층(232)은 통상의 에폭시계 수지 또는 불소계 수지로 형성될 수 있다.
제1 외층 회로층(243)은 제1 절연층(231) 상부에 형성될 수 있다. 제1 외층 회로층(243)은 제1 외층 회로 패턴(241) 및 제2 외층 비아(242)를 포함할 수 있다. 여기서, 제2 외층 비아(242)는 제1 내층 회로층(223)과 제1 외층 회로층(243) 간의 전기적 접속을 위해서 형성될 수 있다. 즉, 제2 외층 비아(242)는 제1 절연층(231)에 형성된 개구부에 형성됨으로써, 제1 내층 접속 패드(222) 상부에 형성될 수 있다. 제1 외층 회로층(243)은 전해 도금을 수행함으로써 형성될 수 있다. 제1 외층 회로층(243)은 전도성 금속을 포함하여 형성될 수 있다. 예를 들어, 제1 외층 회로층(243)은 금, 은, 니켈, 알루미늄, 구리 및 이들의 합금 중 적어도 하나를 포함하여 형성될 수 있다.
제2 외층 회로층(246)은 제2 절연층(232) 상부에 형성될 수 있다. 제2 외층 회로층(246)은 제2 외층 회로 패턴(244) 및 제2 외층 접속 패드(245)를 포함할 수 있다. 제2 외층 회로층(246)은 전해 도금을 수행함으로써 형성될 수 있다. 제2 외층 회로층(246)은 전도성 금속을 포함하여 형성될 수 있다.
제1 솔더 레지스트(251)는 제1 외층 회로층(243) 상부에 형성될 수 있다.
제1 솔더 레지스트(251)는 제2 외층 비아(242)가 노출되도록 형성될 수 있다. 즉, 제1 솔더 레지스트(251)는 제1 외층 회로층(243)을 커버하도록 형성되되, 제2 외층 비아(242) 상부에 형성되는 개구부를 포함하도록 형성될 수 있다.
제2 솔더 레지스트(252)는 제2 외층 회로층(246) 상부에 형성될 수 있다.
제2 솔더 레지스트(252)는 제2 외층 접속 패드(245)가 노출되도록 형성될 수 있다. 또한, 제2 솔더 레지스트(252)는 제2 외층 회로 패턴(244)이 노출 되도록 형성될 수 있다. 여기서, 제2 외층 회로 패턴(244)은 대용량 전기 신호가 통전되는 회로 패턴이 될 수 있다.
제1 금속 패드(261)는 제2 외층 비아(242) 상에 형성될 수 있다. 제1 금속 패드(261)는 전도성 금속을 포함하여 형성될 수 있다. 예를 들어, 제1 금속 패드(261)는 금, 은, 니켈, 알루미늄, 구리 및 이들의 합금 중 적어도 하나를 포함하여 형성될 수 있다. 본 발명의 실시 예에서는 제1 금속 패드(261)는 구리로 형성될 수 있다. 예를 들어, 제1 금속 패드(261)는 전해 도금을 통해서, 1~100um의 두께를 갖도록 형성될 수 있다. 이와 같이 1~100um의 두께를 갖는 제1 금속 패드(261)는 제1 솔더 레지스트(251) 외부로 돌출되도록 형성될 수 있다.
제2 금속 패드(262)는 제2 외층 접속 패드(245) 상에 형성될 수 있다. 제2 금속 패드(262)는 전도성 금속을 포함하여 형성될 수 있다. 예를 들어, 제2 금속 패드(262)는 전해 도금을 통해서, 1~100um의 두께를 갖도록 형성될 수 있다. 이와 같이 1~100um의 두께를 갖는 제2 금속 패드(262)는 제2 솔더 레지스트(252) 외부로 돌출되도록 형성될 수 있다.
제3 금속 패드(263)는 제2 외층 회로 패턴(244) 상에 형성될 수 있다. 제3 금속 패드(263)는 전도성 금속을 포함하여 형성될 수 있다. 예를 들어, 제3 금속 패드(263)는 전해 도금을 통해서, 1~100um의 두께를 갖도록 형성될 수 있다. 이와 같이 1~100um의 두께를 갖는 제3 금속 패드(263)는 제3 솔더 레지스트(271) 외부로 돌출되도록 형성될 수 있다.
제1 표면 처리층(281)은 제1 금속 패드(261) 상부에 형성될 수 있다. 제1 표면 처리층(281)은 제1 금속 패드(261)가 산화되는 것을 방지하기 위해서 형성될 수 있다. 제1 표면 처리층(281)은 무전해주석(Immersion Tin or Immersion Sn)으로 형성될 수 있다. 이때 제1 표면 처리층(281)은 무전해 도금 방법으로 형성될 수 있다. 또한, 제1 표면 처리층(281)은 유기막 코팅(Organic Solder ability Preservative; OSP) 방법으로 형성될 수 있다. 유기막 코팅 방법은 알킬 이미다졸(Alkyl Imidazole) 형태의 유기 화합물을 제1 금속 패드(261) 상부에 피막을 형성시키는 방법이다.
제2 표면 처리층(282)은 제2 금속 패드(262) 상부에 형성될 수 있다. 제2 표면 처리층(282)은 제2 금속 패드(262)가 산화되는 것을 방지하기 위해서 형성될 수 있다. 제2 표면 처리층(282)은 무전해주석(Immersion Tin or Immersion Sn)으로 형성될 수 있다. 이때 제2 표면 처리층(282)은 무전해주석 도금 방법으로 형성될 수 있다. 또한, 제2 표면 처리층(282)은 유기막 코팅(Organic Solder ability Preservative; OSP) 방법으로 형성될 수 있다.
제3 솔더 레지스트(271)는 제1 솔더 레지스트(251) 및 제1 표면 처리층(281) 상부에 형성될 수 있다.
제1 솔더 레지스트(251) 상부에 제3 솔더 레지스트(271)를 형성함으로써, 두꺼운 솔더 레지스트를 형성할 수 있다. 이와 같이 두꺼운 솔더 레지스트에 의해서 추후 형성되는 제1 범프(291)가 안정적으로 형성될 수 있다. 또한, 제1 외층 회로층(243)에 의한 도체 면적에 따라 불균일 해질 수 있는 제1 솔더 레지스트(251) 상부에 제3 솔더 레지스트(271)를 형성함으로써, 솔더 레지스트의 평탄도를 확보할 수 있다. 이에 따라, 반도체 칩 등의 외부 장치의 실장 불량을 최소화 할 수 있다.
제4 솔더 레지스트(272)는 제2 솔더 레지스트(252) 및 제2 표면 처리층(282) 상부에 형성될 수 있다.
제2 솔더 레지스트(252) 상부에 제4 솔더 레지스트(272)를 형성함으로써, 두꺼운 솔더 레지스트를 형성할 수 있다. 이와 같이 두꺼운 솔더 레지스트에 의해서 추후 형성되는 제2 범프(292)가 안정적으로 형성될 수 있다. 또한, 제2 외층 회로층(246)에 의한 도체 면적에 따라 불균일 해질 수 있는 제2 솔더 레지스트(252) 상부에 제4 솔더 레지스트(272)를 형성함으로써, 솔더 레지스트의 평탄도를 확보할 수 있다. 이에 따라, 반도체 칩 등의 외부 장치의 실장 불량을 최소화 할 수 있다. 또한, 제4 솔더 레지스트(272)는 제3 금속 패드(263) 상부에 형성됨으로써, 제2 솔더 레지스트(252) 외부로 돌출되도록 형성되는 제3 금속 패드(263)를 땜납 등과 같은 외부 물질 등으로부터 보호하며, 산화되는 것을 방지할 수 있다.
제1 범프(291)는 제1 표면 처리층(281) 상부에 형성될 수 있다. 제1 범프(291)는 인쇄회로기판에 반도체 칩 등과 같은 외부 장치를 실장 또는 전기적 접속을 위해서 형성될 수 있다. 제1 범프(291)는 솔더 페이스트가 도포된 후, 고온의 리플로우 공정을 수행함으로써 형성될 수 있다.
제2 범프(292)는 제2 표면 처리층(282) 상부에 형성될 수 있다. 제2 범프(292)는 인쇄회로기판에 반도체 칩 등과 같은 외부 장치를 실장 또는 전기적 접속을 위해서 형성될 수 있다. 제2 범프(292)는 솔더 페이스트가 도포된 후, 고온의 리플로우 공정을 수행함으로써 형성될 수 있다.
도10 내지 도18 본 발명의 다른 실시 예에 따른 인쇄회로기판 제조 방법을 나타낸 예시도이다.
도10을 참조하면, 내층 회로층(223, 226)이 형성된 베이스 기판(210)이 제공된다.
베이스 기판(210)은 빌드업 되는 인쇄회로기판을 지지할 수 있는 경질의 소재로 이루어 질 수 있다. 예를 들어, 베이스 기판(210)은 금속판 또는 절연재가 될 수 있다. 여기서, 금속판은 동박이 될 수 있으며, 절연재는 복합 고분자 수지로 이루어 질 수 있다. 또는 베이스 기판(210)은 ABF(Ajinomoto Build up Film)를 채용하여 미세회로를 용이하게 구현하거나 프리프레그를 채용하여 인쇄회로기판을 얇게 제작할 수 있다. 다만, 이에 한정되는 것은 아니고, 베이스 기판(210)은 에폭시 수지 또는 개질 된 에폭시 수지, 비스페놀 A 수지, 에폭시-노볼락 수지, 아라미드 강화되거나 유리 섬유 강화되거나 종이 강화된 에폭시 수지를 포함한 경질의 절연재로 형성될 수 있다.
베이스 기판(210)은 관통 비아(211)를 포함할 수 있다. 관통 비아(211)는 베이스 기판(210) 양면에 형성된 내층 회로층(223, 226) 간의 전기적 연결을 수행하기 위해 형성될 수 있다. 관통 비아(211)는 전해 도금으로 도금되어 형성될 수 있다. 또는 관통 비아(211)는 통상의 도전성 페이스트로 충전되어 형성될 수 있다.
베이스 기판(210) 상부에는 제1 내층 회로층(223)이 형성될 수 있다. 제1 내층 회로층(223)은 전해 도금을 수행함으로써 형성될 수 있다. 제1 내층 회로층(223)은 전도성 금속을 포함하여 형성될 수 있으며, 예를 들어, 금, 은, 니켈, 알루미늄, 구리 및 이들의 합금 중 적어도 하나를 포함하여 형성될 수 있다. 제1 내층 회로층(223)은 제1 내층 회로 패턴(221) 및 제1 내층 접속 패드(222)를 포함할 수 있다. 여기서, 제1 내층 접속 패드(222)는 관통 비아(211) 상부에 형성되어 관통 비아(211)와 전기적으로 연결될 수 있다.
또한, 베이스 기판(210) 하부에는 제2 내층 회로층(225)이 형성될 수 있다. 제2 내층 회로층(225)은 제2 내층 회로 패턴(224) 및 제2 내층 접속 패드(225)를 포함할 수 있다. 여기서 제2 내층 접속 패드(225)는 관통 비아(211) 하부에 형성되어 관통 비아(211)와 전기적으로 연결될 수 있다. 제2 내층 회로층(225)은 제1 내층 회로층(223)과 동일한 방법으로 형성될 수 있다.
이와 같이 베이스 기판(210) 상부에 제1 내층 회로층(223)이 형성되고, 하부에는 제2 내층 회로층(225)이 형성된 후, 제1 절연층(231) 및 제2 절연층(232)이 형성될 수 있다.
즉, 제1 내층 회로층(223) 상부에는 제1 절연층(231)이 형성되며, 제2 내층 회로층(225) 상부에는 제2 절연층(232)이 형성될 수 있다.
제1 절연층(231) 및 제2 절연층(232)은 통상의 복합 고분자 수지로 형성될 수 있다. 즉, 제1 절연층(231) 및 제2 절연층(232)은 통상의 에폭시계 수지 또는 불소계 수지로 형성될 수 있다.
도11을 참고하면, 절연층(231, 232) 상부에 외층 회로층(243, 246)이 형성될 수 있다.
제1 절연층(231) 상부에 제1 외층 회로층(243)이 형성될 수 있다. 제1 외층 회로층(243)은 제1 외층 회로 패턴(241) 및 제2 외층 비아(242)를 포함할 수 있다. 여기서, 제2 외층 비아(242)는 제1 내층 회로층(223)과 제1 외층 회로층(243) 간의 전기적 접속을 위해서 형성될 수 있다. 즉, 제2 외층 비아(242)는 제1 절연층(231)을 관통하여 제1 내층 접속 패드(222) 상부에 형성될 수 있다. 제1 외층 회로층(243)은 전해 도금을 수행함으로써 형성될 수 있다. 제1 외층 회로층(243)은 전도성 금속을 포함하여 형성될 수 있다. 예를 들어, 제1 외층 회로층(243)은 금, 은, 니켈, 알루미늄, 구리 및 이들의 합금 중 적어도 하나를 포함하여 형성될 수 있다.
제2 절연층(232) 상부에 제2 외층 회로층(246)이 형성될 수 있다. 제2 외층 회로층(246)은 제2 외층 회로 패턴(244) 및 제2 외층 접속 패드(245)를 포함할 수 있다. 제2 외층 회로층(246)은 제1 외층 회로층(243)과 동일한 방법으로 형성될 수 있다.
도12를 참조하면, 제1 외층 회로층(243) 상부에는 제1 외층 회로층(243)을 둘러싸도록 제1 솔더 레지스트(251)가 형성될 수 있다. 또한, 제2 외층 회로층(246) 상부에는 제2 외층 회로층(246)을 둘러 싸도록 제2 솔더 레지스트(252)가 형성될 수 있다.
도13을 참조하면, 제1 외층 회로층(243) 상부에 형성된 제1 솔더 레지스트(251)에 제1 개구부(253)가 형성될 수 있다. 제1 개구부(253)는 제1 외층 회로층(243)의 제2 외층 비아(242) 상부가 노출되도록 형성될 수 있다. 제1 개구부(253)는 기계적 드릴 또는 레이저 드릴 등을 이용하여 형성될 수 있다.
또한, 제2 외층 회로층(246) 상부에 형성된 제2 솔더 레지스트(252)에 제2 개구부(254) 및 제3 개구부(255)가 형성될 수 있다. 제2 개구부(254)는 제2 외층 회로층(246)의 제2 외층 접속 패드(245) 상부가 노출되도록 형성될 수 있다. 또한, 제3 개구부(255)는 제2 외층 회로 패턴(244) 상부가 노출되도록 형성될 수 있다. 제2 개구부(254) 및 제3 개구부(255)는 제1 개구부(253)와 마찬가지로 기계적 드릴 또는 레이저 드릴 등을 이용하여 형성될 수 있다.
도14를 참조하면, 외층 회로층(243, 246) 상부에 금속 패드(261, 262, 263)가 형성될 수 있다.
제1 개구부(253)에 의해서 노출된 제2 외층 비아(242) 상부에 제1 금속 패드(261)가 형성될 수 있다. 제1 금속 패드(261)는 전도성 금속을 포함하여 형성될 수 있다. 예를 들어, 제1 금속 패드(261)는 금, 은, 니켈, 알루미늄, 구리 및 이들의 합금 중 적어도 하나를 포함하여 형성될 수 있다. 본 발명의 실시 예에서는 제1 금속 패드(261)는 구리로 형성될 수 있다. 여기서, 제1 금속 패드(261)는 전해 도금으로 형성될 수 있다. 또한, 제1 금속 패드(261)는 예를 들어, 1~100um의 두께를 갖도록 형성될 수 있다. 이와 같이 1~100um의 두께를 갖는 제1 금속 패드(261)는 제1 솔더 레지스트(251) 외부로 돌출되도록 형성될 수 있다.
제2 개구부(254)에 의해서 노출된 제2 외층 접속 패드(245) 상부에 제2 금속 패드(262)가 형성될 수 있다. 제2 금속 패드(262) 역시 제1 금속 패드(261)와 동일한 방법으로 형성될 수 있다. 또한, 제2 금속 패드(262)는 예를 들어, 1~100um의 두께를 가지며, 제2 솔더 레지스트(252) 외부로 돌출 되도록 형성될 수 있다.
제3 개구부(255)에 의해서 노출된 제2 외층 회로 패턴(244) 상부에 제3 금속 패드(263)가 형성될 수 있다. 제3 금속 패드(263) 역시 제1 금속 패드(261)와 동일한 방법으로 형성될 수 있다. 또한, 제3 금속 패드(263)는 예를 들어, 1~100um의 두께를 가지며, 제2 솔더 레지스트(252) 외부로 돌출 되도록 형성될 수 있다.
도15를 참조하면, 제1 금속 패드(261) 및 제1 솔더 레지스트(251) 상부에 제3 솔더 레지스트(271)가 형성될 수 있다. 또한, 제2 금속 패드(262), 제3 금속 패드(263) 및 제2 솔더 레지스트(252) 상부에 제4 솔더 레지스트(272)가 형성될 수 있다.
도16을 참조하면, 제1 솔더 레지스트(251)에 제4 개구부(273)가 형성될 수 있다. 제4 개구부(273)는 제1 금속 패드(261)가 노출되도록 제1 금속 패드(261) 상부에 형성될 수 있다. 또한, 제2 솔더 레지스트(252)에 제5 개구부(274)가 형성될 수 있다. 제5 개구부(274)는 제2 금속 패드(262)가 노출되도록 제2 금속 패드(262) 상부에 형성될 수 있다. 제4 개구부(273) 및 제5 개구부(274)는 기계적 드릴 또는 레이저 드릴 등에 의해서 형성될 수 있다.
도17을 참조하면, 제1 금속 패드(261) 상부에 제1 표면 처리층(281)이 형성될 수 있다. 제1 표면 처리층(281)은 무전해주석(Immersion Tin or Immersion Sn)으로 형성될 수 있다. 이때 제1 표면 처리층(281)은 무전해 도금 방법으로 형성될 수 있다. 또한, 제1 표면 처리층(281)은 유기막 코팅(Organic Solder ability Preservative; OSP) 방법으로 형성될 수 있다. 유기막 코팅 방법은 알킬 이미다졸(Alkyl Imidazole) 형태의 유기 화합물을 제1 금속 패드(261) 상부에 피막을 형성시키는 방법이다.
제2 금속 패드(262) 상부에 제2 표면 처리층(282)이 형성될 수 있다. 제2 표면 처리층(282)도 제1 표면 처리층(281)과 동일하게 주석을 이용한 무전해 도금 방법 또는 유기막 코팅 방법을 이용하여 형성될 수 있다.
도18을 참조하면, 제1 금속 패드(261) 상부에 제1 범프(291)가 형성될 수 있다. 제1 범프(291)는 제1 표면 처리층(281)이 형성된 제1 금속 패드(261) 상부에 솔더 페이스트를 도포 한 후, 리플로우 공정을 수행함으로써 형성될 수 있다. 또한, 제2 표면 처리층(281)이 형성된 제2 금속 패드(262) 상부에 제2 범프(292)가 형성될 수 있다. 제2 범프(292) 역시, 제2 금속 패드(262) 상부에 솔더 페이스트를 도포 한 후, 리플로우 공정을 수행함으로써 형성될 수 있다.
제1 범프(291) 및 제2 범프(292)는 인쇄회로기판에 반도체 칩 등과 같은 외부 장치를 실장 또는 전기적 접속을 위해서 형성될 수 있다.
이와 같은 본 발명의 실시 예에 따르면, 외층 접속 패드 또는 외층 비아 상부에 금속 패드를 두껍게 형성함으로써, 범프 탈락 현상을 방지할 수 있다. 또한, 본 발명의 실시 예에 따르면, 접속 패드 또는 외층 비아 상부에 형성된 표면 처리층이 얇게 형성되는 경우에도, 범프 탈락 현상을 방지할 수 있다. 또한, 외층 회로 패턴 상부에도 두꺼운 금속 패드를 형성함으로써, 고용량의 전기 신호가 통전할 수 있다. 또한, 솔더 레지스트가 두껍게 형성 됨으로써, 솔더 레지스트의 평탄화를 확보 할 수 있다. 이에 따라 반도체 칩 등의 외부 장치를 안정적으로 실장 할 수 있다.
즉, 본 발명의 실시 예에 따른 인쇄회로기판 및 인쇄회로 제조 방법에 의하면, 범프가 형성되는 금속 패드를 두껍게 형성함으로써, 상대적으로 범프를 두껍게 형성하지 않아도 되므로, 범프 탈락 현상을 방지할 수 있다. 또한, 고용량 전기 신호가 통전되어야 할 회로 패턴을 선택하여 두꺼운 금속 패드를 형성함으로써, 고용량 전기 신호가 통전 될 수 있다. 또한, 솔더 레지스트가 두껍게 형성되는 경우, 솔더 레지스트의 평탄화를 확보 할 수 있으며, 이에 따라 인쇄회로기판에 외부 장치를 안정적으로 실장 할 수 있다.
이상 본 발명을 실시 예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 인쇄회로기판 및 인쇄회로기판 제조 방법이 이에 한정되지 않으며, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.
110, 210: 베이스 기판 111, 211: 관통 비아
121, 221: 제1 내층 회로 패턴 122, 222: 제1 내층 접속 패드
123, 223: 제1 내층 회로층 124, 224: 제2 내층 회로 패턴
125, 225: 제2 내층 접속 패드 126, 226: 제2 내층 회로층
131, 231: 제1 절연층 132, 232: 제2 절연층
141, 241: 제1 외층 접속 패드 142, 242: 제1 외층 비아
143, 243: 제1 외층 회로층 144. 244: 제2 외층 회로 패턴
145, 245: 제2 외층 접속 패드 146, 246: 제2 외층 회로층
151, 251: 제1 솔더 레지스트 152, 252: 제2 솔더 레지스트
153, 253: 제1 개구부 154, 254: 제2 개구부
255: 제3 개구부 161, 261: 제1 금속 패드
162, 262: 제2 금속 패드 263: 제3 금속 패드
171, 281: 제1 표면 처리층 172, 282: 제2 표면 처리층
180: 범프 271: 제3 솔더 레지스트
272: 제4 솔더 레지스트 273: 제4 개구부
274: 제5 개구부 291: 제1 범프
292: 제2 범프

Claims (17)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 내층 회로층이 형성된 베이스 기판;
    상기 베이스 기판 및 상기 내층 회로층 상부에 형성되며 외층 접속 패드 및 외층 회로 패턴을 포함하는 외층 회로층;
    상기 외층 회로층 상부에 형성되며, 상기 외층 접속 패드를 노출시키는 제1 개구부가 형성된 제1 솔더 레지스트;
    상기 외층 접속 패드 상부 및 상기 제1 개구부 형성되며, 상기 제1 솔더 레지스트 상부로부터 돌출되도록 형성되는 제1 금속 패드;
    상기 제1 금속 패드 상부에 형성되는 표면처리층;
    상기 제1 솔더 레지스트 상부에 형성되며, 상기 표면 처리층을 노출시키는 제2 개구부가 형성된 제2 솔더 레지스트; 및
    상기 표면 처리층 및 상기 제2 솔더 레지스트 상부에 형성되는 범프;
    를 포함하는 인쇄회로기판.
  6. 청구항5에 있어서,
    상기 제1 금속 패드는 구리로 형성되는 인쇄회로기판.
  7. 청구항5에 있어서,
    상기 표면처리층은 OSP(Organic Solder ability Preservative) 또는 무전해주석(Immersion Tin or Immersion Sn)으로 형성되는 인쇄회로기판.
  8. 청구항5에 있어서,
    상기 외층 회로 패턴 상부에 형성되는 제2 금속 패드를 더 포함하는 인쇄회로기판.
  9. 제8항에 있어서,
    상기 제2 금속 패드는 구리로 형성되는 인쇄회로기판.
  10. 삭제
  11. 삭제
  12. 삭제
  13. 내층 회로층이 형성된 베이스 기판을 준비하는 단계;
    상기 내층 회로층 상부에 외층 접속 패드 및 외층 회로 패턴을 포함하는 외층 회로층을 형성하는 단계;
    상기 외층 회로층 상부에 제1 솔더 레지스트를 형성하는 단계;
    상기 외층 접속 패드 상부가 노출되도록 상기 제1 솔더 레지스트에 제1 개구부를 형성하는 단계;
    상기 노출된 외층 접속 패드 상부에 형성되며, 상기 제1 솔더 레지스트로부터 돌출되는 제1 금속 패드를 형성하는 단계;
    상기 제1 솔더 레지스트 상부에 제2 솔더 레지스트를 형성하는 단계;
    상기 제1 금속 패드 상부가 노출되도록 상기 제2 솔더 레지스트에 제2 개구부를 형성하는 단계;
    상기 노출된 제1 금속 패드 상부에 표면 처리층을 형성하는 단계; 및
    상기 표면 처리층 상부에 범프를 형성하는 단계;
    를 포함하는 인쇄회로기판 제조 방법.
  14. 청구항13에 있어서,
    상기 제1 금속 패드를 형성하는 단계에서,
    상기 제1 금속 패드는 구리로 형성되는 인쇄회로기판 제조 방법.
  15. 청구항13에 있어서,
    상기 표면 처리층을 형성하는 단계에서,
    상기 표면 처리층은 OSP(Organic Solder ability Preservative) 또는 무전해주석(Immersion Tin or Immersion Sn)으로 형성되는 인쇄회로기판 제조 방법.
  16. 청구항 13에 있어서,
    상기 제1 솔더 레지시트를 형성하는 단계 이후에,
    상기 외층 회로 패턴 상부가 노출되도록 상기 제1 솔더 레지스트에 제2 개구부를 형성하는 단계를 더 포함하는 인쇄회로기판 제조 방법.
  17. 청구항 16에 있어서,
    상기 제2 개구부를 형성하는 단계 이후에,
    상기 노출된 외층 회로 패턴 상부에 형성되며, 상기 제1 솔더 레지스트로부터 돌출되는 제2 금속 패드를 형성하는 단계를 더 포함하는 인쇄회로기판 제조 방법.
KR1020110121031A 2011-11-18 2011-11-18 인쇄회로기판 및 인쇄회로기판 제조 방법 KR101300318B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110121031A KR101300318B1 (ko) 2011-11-18 2011-11-18 인쇄회로기판 및 인쇄회로기판 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110121031A KR101300318B1 (ko) 2011-11-18 2011-11-18 인쇄회로기판 및 인쇄회로기판 제조 방법

Publications (2)

Publication Number Publication Date
KR20130055335A KR20130055335A (ko) 2013-05-28
KR101300318B1 true KR101300318B1 (ko) 2013-08-28

Family

ID=48663852

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110121031A KR101300318B1 (ko) 2011-11-18 2011-11-18 인쇄회로기판 및 인쇄회로기판 제조 방법

Country Status (1)

Country Link
KR (1) KR101300318B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101530130B1 (ko) * 2013-11-28 2015-06-18 주식회사 심텍 접속용 플러그를 부분적으로 노출시키는 솔더 레지스트층을 구비하는 인쇄회로기판의 제조 방법
KR102399236B1 (ko) 2015-12-14 2022-05-19 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조방법
KR102544563B1 (ko) 2016-08-18 2023-06-16 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조방법
KR102689105B1 (ko) * 2016-09-30 2024-07-29 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
KR102691318B1 (ko) 2016-12-16 2024-08-05 삼성전기주식회사 인쇄회로기판, 패키지 및 인쇄회로기판의 제조방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100658974B1 (ko) * 2006-01-12 2006-12-19 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP2009099730A (ja) * 2007-10-16 2009-05-07 Phoenix Precision Technology Corp パッケージ基板の半田ボール配置側表面構造およびその製造方法
JP2011129808A (ja) * 2009-12-21 2011-06-30 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
JP2011187792A (ja) * 2010-03-10 2011-09-22 Toppan Printing Co Ltd 半導体パッケージおよび半導体パッケージの製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100658974B1 (ko) * 2006-01-12 2006-12-19 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP2009099730A (ja) * 2007-10-16 2009-05-07 Phoenix Precision Technology Corp パッケージ基板の半田ボール配置側表面構造およびその製造方法
JP2011129808A (ja) * 2009-12-21 2011-06-30 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
JP2011187792A (ja) * 2010-03-10 2011-09-22 Toppan Printing Co Ltd 半導体パッケージおよび半導体パッケージの製造方法

Also Published As

Publication number Publication date
KR20130055335A (ko) 2013-05-28

Similar Documents

Publication Publication Date Title
US8835773B2 (en) Wiring board and method of manufacturing the same
JP7074409B2 (ja) 素子内蔵型印刷回路基板
US8785789B2 (en) Printed circuit board and method for manufacturing the same
KR102186148B1 (ko) 임베디드 기판 및 임베디드 기판의 제조 방법
KR102026389B1 (ko) 계층화된 기판 상의 매립 패드를 이용하여 집적회로를 패키징하는 시스템 및 그 제조방법
JP2016201529A (ja) 印刷回路基板、その製造方法、及び電子部品モジュール
KR101300318B1 (ko) 인쇄회로기판 및 인쇄회로기판 제조 방법
JP2012054295A (ja) 配線基板およびその製造方法
KR20130057314A (ko) 인쇄회로기판 및 인쇄회로기판 제조 방법
JP6798076B2 (ja) エンベデッド基板及びエンベデッド基板の製造方法
US20160225706A1 (en) Printed circuit board, semiconductor package and method of manufacturing the same
JP5599860B2 (ja) 半導体パッケージ基板の製造方法
JP6107021B2 (ja) 配線基板の製造方法
KR20120120789A (ko) 인쇄회로기판의 제조방법
KR101154739B1 (ko) 인쇄회로기판 및 그의 제조 방법
JP2009212160A (ja) 配線基板およびその製造方法
JP4238242B2 (ja) 配線基板
JP2005229138A (ja) 配線基板
JP2023179985A (ja) 配線基板
KR101199167B1 (ko) 인쇄회로기판 및 그의 제조 방법
JP4139185B2 (ja) 配線基板の製造方法
KR101730468B1 (ko) 범프가 포함된 인쇄회로기판 및 그 제조방법
KR101197783B1 (ko) 매립형 인쇄회로기판 및 그 제조방법
JP5997197B2 (ja) 配線基板
KR101154742B1 (ko) 인쇄회로기판 및 그의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160701

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170703

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180702

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190701

Year of fee payment: 7