[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR101307961B1 - 횡전계형 액정표시장치용 어레이 기판 - Google Patents

횡전계형 액정표시장치용 어레이 기판 Download PDF

Info

Publication number
KR101307961B1
KR101307961B1 KR1020060119064A KR20060119064A KR101307961B1 KR 101307961 B1 KR101307961 B1 KR 101307961B1 KR 1020060119064 A KR1020060119064 A KR 1020060119064A KR 20060119064 A KR20060119064 A KR 20060119064A KR 101307961 B1 KR101307961 B1 KR 101307961B1
Authority
KR
South Korea
Prior art keywords
electrode
layer
common
drain
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020060119064A
Other languages
English (en)
Other versions
KR20080048721A (ko
Inventor
윤중민
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020060119064A priority Critical patent/KR101307961B1/ko
Publication of KR20080048721A publication Critical patent/KR20080048721A/ko
Application granted granted Critical
Publication of KR101307961B1 publication Critical patent/KR101307961B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G1/00—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data
    • G09G1/06—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using single beam tubes, e.g. three-dimensional or perspective representation, rotation or translation of display pattern, hidden lines, shadows
    • G09G1/14—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using single beam tubes, e.g. three-dimensional or perspective representation, rotation or translation of display pattern, hidden lines, shadows the beam tracing a pattern independent of the information to be displayed, this latter determining the parts of the pattern rendered respectively visible and invisible
    • G09G1/146—Flicker reduction circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Remote Sensing (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Abstract

본 발명은 개구율의 저하없이 스토리지 커패시터의 용량을 최대화하여 화소전압 변화량(ΔVp)을 최소화함으로써 플리커(flicker)의 발생을 억제하며, 나아가 종래의 횡전계형 액정표시장치 대비 개구율을 향상시키는 구조의 횡전계형 액정표시장치용 어레이 기판을 제공한다.
횡전계, 어레이 기판, 스토리지 커패시터, 화소전압 변화량, 플리커

Description

횡전계형 액정표시장치용 어레이 기판{Array substrate for In-Plane Switching mode LCD}
도 1은 일반적인 횡전계형 액정표시장치의 일부를 개략적으로 도시한 단면도.
도 2a, 2b는 일반적인 횡전계형 액정표시장치의 오프(off), 온(on)상태의 동작을 각각 도시한 단면도.
도 3은 종래의 일반적인 횡전계형 액정표시장치용 어레이 기판의 일부를 도시한 평면도.
도 4는 본 발명의 실시예에 따른 횡전계형 액정표시장치용 어레이 기판의 하나의 화소영역을 도시한 평면도.
도 5는 도 4를 절단선 Ⅴ-Ⅴ를 따라 절단한 부분에 대한 단면도.
도 6은 도 4를 절단선 Ⅵ-Ⅵ를 따라 절단한 부분에 대한 단면도.
도 7a 내지 도 7g는 도 4를 절단선 Ⅴ-Ⅴ를 따라 절단한 부분에 대한 제조 단계별 공정 단면도.
도 8a 내지 8g는 도 4를 절단선 Ⅵ-Ⅵ를 따라 절단한 부분에 대한 제조 단계별 공정 단면도.
<도면의 주요부분에 대한 간단한 설명>
101 : (어레이)기판 105 : 게이트 배선
108 : 게이트 전극 110 : 공통배선
113 : 제 1 스토리지 전극 140 : 데이터 배선
143 : 소스 전극 146 : 드레인 전극
149 : 제 2 스토리지 전극 158 : 드레인 콘택홀
161 : 공통배선 콘택홀 165 : 제 1 연결패턴
168 : 제 2 연결패턴 171 : 제 3 스토리지 전극
175 : 화소전극 179 : 공통전극
P : 화소영역 StgC1, StgC2 : 제 1, 2 스토리지 전극
Tr : 박막트랜지스터
본 발명은 액정표시장치(Liquid Crystal Display Device)에 관한 것으로 특히, 고개구율을 구현하면서도 스토리지 용량을 최대화함으로써 ΔVp(화소전압 변화량)을 최소화하여 플리커(flicker) 발생을 저감시키는 횡전계형 액정표시장치용 어레이 기판에 관한 것이다.
일반적으로, 액정표시장치의 구동원리는 액정의 광학적 이방성과 분극성질을 이용한다. 상기 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 가지고 있으며, 인위적으로 액정에 전기장을 인가하여 분자배열의 방향을 제어할 수 있다.
따라서, 상기 액정의 분자배열 방향을 임의로 조절하면, 액정의 분자배열이 변하게 되고, 광학적 이방성에 의해 상기 액정의 분자배열 방향으로 빛이 굴절하여 화상정보를 표현할 수 있다.
현재에는 박막트랜지스터와 상기 박막트랜지스터에 연결된 화소전극이 행렬방식으로 배열된 능동행렬 액정표시장치(AM-LCD : Active Matrix LCD 이하, 액정표시장치로 약칭함)가 해상도 및 동영상 구현능력이 우수하여 가장 주목받고 있다.
상기 액정표시장치는 공통전극이 형성된 컬러필터 기판과 화소전극이 형성된 어레이 기판과, 상기 두 기판 사이에 개재된 액정으로 이루어지는데, 이러한 액정표시장치에서는 공통전극과 화소전극이 상하로 걸리는 전기장에 의해 액정을 구동하는 방식으로 투과율과 개구율 등의 특성이 우수하다.
그러나, 상하로 걸리는 전기장에 의한 액정구동은 시야각 특성이 우수하지 못한 단점을 가지고 있다.
따라서, 상기의 단점을 극복하기 위해 시야각 특성이 우수한 횡전계형 액정표시장치가 제안되었다.
도 1은 일반적인 횡전계형 액정표시장치의 단면을 도시한 도면이다.
도시한 바와 같이, 컬러필터 기판인 상부기판(9)과 어레이 기판인 하부기판(10)이 서로 이격되어 대향하고 있으며, 이 상부 및 하부기판(9, 10)사이에는 액 정층(11)이 개재되어 있다.
상기 하부기판(10)상에는 공통전극(17)과 화소전극(30)이 동일 평면상에 형성되어 있으며, 이때, 상기 액정층(11)은 상기 공통전극(17)과 화소전극(30)에 의한 수평전계(L)에 의해 작동된다.
도 2a와 2b는 일반적인 횡전계형 액정표시장치의 온(on), 오프(off) 상태의 동작을 각각 도시한 단면도이다.
우선, 전압이 인가된 온(on)상태에서의 액정의 배열상태를 도시한 도 2a를 참조하면, 상기 공통전극(17) 및 화소전극(30)과 대응하는 위치의 액정(11a)의 상변이는 없지만 공통전극(17)과 화소전극(30)사이 구간에 위치한 액정(11b)은 이 공통전극(17)과 화소전극(30)사이에 전압이 인가됨으로써 형성되는 수평전계(L)에 의하여, 상기 수평전계(L)와 같은 방향으로 배열하게 된다. 즉, 상기 횡전계형 액정표시장치는 액정이 수평전계에 의해 이동하므로, 시야각이 넓어지는 특성을 띠게 된다.
그러므로, 상기 횡전계형 액정표시장치를 정면에서 보았을 때, 상/하/좌/우방향으로 약 80∼85o방향에서도 반전현상 없이 가시 할 수 있다.
다음, 도 2b를 참조하면, 상기 액정표시장치에 전압이 인가되지 않은 오프상태이므로 상기 공통전극과 화소전극 간에 수평전계가 형성되지 않으므로 액정층(11)의 배열 상태가 변하지 않는다.
도 3은 종래의 일반적인 횡전계형 액정표시장치용 어레이 기판의 일부를 개 략적으로 구성한 평면도이다.
도시한 바와 같이, 종래의 일반적인 횡전계형 액정표시장치용 어레이 기판(10)은 소정간격 이격되어 평행하게 일 방향으로 구성된 다수의 게이트 배선(12)과, 상기 게이트 배선(12)에 근접하여 평행하게 일 방향으로 구성된 Vcom 배선(16)과, 상기 두 배선(12, 16)과 교차하며 특히 게이트 배선(12)과는 화소영역(P)을 정의하는 데이터 배선(24)이 구성된다.
상기 게이트 배선(12)과 데이터 배선(24)의 교차지점에는 게이트 전극(14)과 액티브층(20)과 소스 전극(26)및 드레인 전극(28)을 포함하는 박막트랜지스터(Tr)가 구성되며, 상기 소스 전극(26)은 상기 데이터 배선(24)과 연결되고, 상기 게이트 전극(14)은 상기 게이트 배선(12)의 일부로써 구성된다.
상기 화소영역(P)의 상부에는 상기 드레인 전극(28)과 연결되는 다수의 화소전극(30)과, 상기 다수의 화소전극(30)과 평행하게 구성되고, 상기 Vcom배선(16)으로부터 분기한 다수의 공통전극(17a, 17b)이 구성된다.
한편, 상기 다수의 공통전극(17a, 17b)은 상기 Vcom배선(16)에서 아래로 수직하게 연장되고, 상기 다수의 화소전극(30)과 엇갈려 구성되고 있으며, 나아가 상기 다수의 공통전극(17a, 17b)은 그 일끝단이 모두 연결되어 구성되고 있다.
하지만, 전술한 구조를 갖는 일반적인 횡전계형 액정표시장치용 어레이 기판(10)은 횡전계 방식의 특성 상 상기 데이터 배선(24)에 인가되는 신호전압의 간섭에 의해 발생하는 수직 크로스토크(cross-talk) 현상을 최소화하기 위해서 데이터 배선(24) 주위로 그 폭이 10㎛ 이상이 되며 화소영역의 중앙부에 형성된 중앙부 공통전극(17a)의 폭보다 두껍게 최외각 공통전극(17b)을 형성하고 있는 바, 화소영역(P)내의 개구율을 감소시키는 문제가 발생하고 있다.
또한 이러한 구조를 갖는 횡전계형 액정표시장치를 포함하여 모든 액정표시장치는 액정의 DC잔류 전압에 의한 발생하는 잔상을 억제하고자 즉 상기 DC잔류 전압을 최소화하고자 액정층에 걸리는 전압의 극성을 매 프레임마다 교대로 걸어주게 되는데, 이때 화소전극에 걸리는 화소전압은 다음 신호가 인가될 동안 동일하게 유지되어야 하는 것이 바람직하지만, 게이트 배선에 인가되는 게이트 전압이 하이(High)에서 로우(Low)로 떨어질 때 화소전압 변화량 ΔVp이 발생하게 됨으로써 소정량 변하게 되며 이로 인해 상기 화소전극과 공통전극 사이에 전압이 변화함으로써 이들 두 전극 사이에 위치한 액정층에 미소 변화가 발생하여 화상에 있어 밝기차가 생겨 화상이 깜빡거리는 플리커(flicker) 현상이 발생하게 된다.
이러한 화소전압 변화량 ΔVp을 최소화하려면 스토리지 커패시터 용량을 되도록 크게 형성하는 것이 바람직하다.
하지만, 상기 스토리지 커패시터 용량을 크게 하기 위해서는 상기 스토리지 커패시터 영역의 면적을 넓게 해야 하는데, 이를 넓게 형성하면 화소영역 내에 개구율이 작아지게 되어 휘도를 저하시키는 문제가 발생하게 된다.
본 발명은 전술한 바와 같은 문제를 해결하기 위해 안출된 것으로, 개구율의 저하없이 스토리지 커패시터의 용량을 최대화하여 ΔVp를 최소화함으로써 플리커의 발생을 억제하며, 나아가 종래의 횡전계형 액정표시장치대비 개구율을 향상시키는 구조의 횡전계형 액정표시장치용 어레이 기판을 제공하는 것을 그 목적으로 한다.
전술한 바와 같은 목적을 달성하기 위한 본 발명에 따른 횡전계형 액정표시장치용 어레이 기판은, 화소영역이 정의된 기판 상에 일방향으로 연장 형성된 게이트 배선과; 상기 게이트 배선과 나란하게 일정간격 이격하여 형성되며, 상기 화소영역 내에서 그 자체로 제 1 스토리지 전극을 이루는 공통배선과; 상기 게이트 및 공통배선 위로 전면에 형성된 게이트 절연막과; 상기 게이트 절연막 위로 상기 게이트 배선과 교차하여 상기 화소영역을 이루며 형성된 데이터 배선과; 상기 게이트 배선과 데이터 배선과 연결되며, 서로 이격하는 소스 및 드레인 전극을 가지며 형성된 박막트랜지스터와; 상기 게이트 절연막 위로 상기 제 1 스토리지 전극과 중첩하며 상기 드레인 전극과 연결되며 형성된 제 2 스토리지 전극과; 상기 데이터 배선과 박막트랜지스터 및 제 2 스토리지 전극 위로 상기 드레인 전극 일부를 노출시키는 드레인 콘택홀과 상기 공통배선 일부를 노출시키는 공통배선 콘택홀을 가지며 형성된 보호층과; 상기 화소영역 내측의 보호층 위로 상기 드레인 콘택홀을 통해 상기 드레인 전극과 연결되며 서로 이격하며 형성된 다수의 화소전극과; 상기 화소영역 내측의 보호층 위로 상기 공통배선 콘택홀을 통해 상기 공통배선과 연결되며 상기 다수의 화소전극과 나란하게 교대하며 형성된 다수의 공통전극을 포함하며 상기 다수의 공통전극 중 최외각 공통전극은 상기 제 2 스토리지 전극과 상기 보호층을 사이에 두고 중첩함으로써 제 3 스토리지 전극을 이루며, 상기 다수의 화소전극과 이와 교대하는 다수의 공통전극은 상기 게이트 배선과 나란하게 형성된 것을 특징으로 한다.
이때, 상기 다수의 화소전극은 상기 드레인 콘택홀을 통해 상기 드레인 전극과 접촉하는 제 1 연결패턴에서 분기하는 형태로 형성되며, 상기 다수의 공통전극은 상기 공통배선 콘택홀을 통해 상기 공통배선과 접촉하며 상기 제 1 연결패턴과 마주하는 형태로 형성된 제 2 연결패턴에서 분기하는 형태로 형성된다. 또한, 상기 제 1, 2 연결패턴과 상기 다수의 화소전극 및 공통전극은 동일한 층에 동일한 물질로 형성된 것이 특징이며, 상기 제 1, 2 연결패턴은 각각 상기 화소영역 내측에 상기 데이터 배선을 따라 이와 이격하며 형성된 것이 특징이다.
또한, 상기 게이트 배선과 공통배선은 동일한 층에 동일한 물질로 형성된 것이 특징이다.
또한, 상기 박막트랜지스터는, 상기 게이트 배선을 일부로 하는 게이트 전극과; 상기 게이트 전극 위로 형성된 상기 게이트 절연막과; 상기 게이트 절연막 위로 형성된 반도체층과; 상기 반도체층 위로 서로 이격하는 상기 소스 및 드레인 전극으로 구성된다.
본 발명에 따른 횡전계형 액정표시장치용 어레이 기판의 제조 방법은, 화소영역이 정의된 기판 상에 일방향으로 연장하는 게이트 배선과, 상기 화소영역 내에서 그 일부가 제 1 스토리지 전극을 이루며 상기 게이트 배선과 이격하여 나란하게 연장하는 공통배선을 형성하는 단계와; 상기 게이트 배선과 공통배선 위로 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막 위로 상기 게이트 배선과 교차하여 상기 화소영역을 정의하는 데이터 배선과, 상기 데이터 배선과 연결된 소스 전극과, 상기 소스 전극과 이격하며 상기 제 1 스토리지 전극과 중첩함으로써 그 일부가 제 2 스토리지 전극을 이루는 드레인 전극을 형성하는 단계와; 상기 데이터 배선과 소스 및 드레인 전극 위로 상기 드레인 전극 일부를 노출시키는 드레인 콘택홀과 상기 공통배선 일부를 노출시키는 공통배선 콘택홀을 갖는 보호층을 형성하는 단계와; 상기 보호층 위로 상기 드레인 콘택홀을 통해 상기 드레인 전극과 연결되며 상기 게이트 배선과 나란하게 다수의 서로 이격하는 화소전극을 형성하고, 동시에 상기 공통배선 콘택홀을 통해 상기 공통배선과 연결되며 상기 다수의 화소전극과 나란하게 교대하는 다수의 공통전극을 형성하는 단계를 포함하며, 상기 다수의 공통전극 중 하나의 최외각 공통전극은 상기 제 2 스토리지 전극과 중첩하도록 형성함으로써 제 3 스토리지 전극을 이루도록 하는 것을 특징으로 한다.
이때, 상기 다수의 화소전극과 공통전극을 형성하는 단계는, 상기 다수의 화소전극과 연결되며 상기 드레인 콘택홀을 통해 상기 드레인 전극과 접촉하는 제 1 연결패턴을 형성하는 단계와; 상기 다수의 공통전극과 연결되며 상기 공통배선 콘택홀을 통해 상기 공통배선과 접촉하는 제 2 연결패턴을 형성하는 단계를 포함하며, 상기 다수의 화소전극과 공통전극 및 제 1, 2 연결패턴은 투명 도전성 물질로써 동일한 층에 동시에 형성하는 것이 특징이다.
또한, 상기 데이터 배선과, 서로 이격하는 소스 및 드레인 전극을 형성하는 단계는, 상기 데이터 배선 하부로 이중층 구조의 반도체 패턴과, 상기 소스 및 드레인 전극 하부로 서로 이격하는 오믹콘택층과, 상기 오믹콘택층 하부로 액티브층 을 형성하는 단계를 더욱 포함하며, 이때, 상기 데이터 배선과 소스 및 드레인 전극을 형성하는 단계는, 상기 게이트 절연막 위로 순수 비정질 실리콘층과 불순물 비정질 실리콘층과 금속층 및 포토레지스트층을 순차적으로 형성하는 단계와; 상기 포토레지스트층을 노광하는 단계와; 상기 노광된 포토레지스트층을 현상함으로써 제 1 두께의 제 1 포토레지스트 패턴과 제 1 두께보다 얇은 제 2 두께의 제 2 포토레지스트 패턴을 형성하는 단계와; 상기 제 1, 2 포토레지스트 패턴 외부로 노출된 상기 금속층과 그 하부의 불순물 비정질 실리콘과 순수 비정질 실리콘층을 1차 식각하여 상기 데이터 배선과, 연결된 상태의 소스 드레인 패턴과, 상기 데이터 배선 하부로 이중층 구조의 반도체 패턴과, 상기 소스 드레인 패턴 하부로 이와 동일한 형태의 불순물 비정질 실리콘패턴 및 상기 액티브층을 형성하는 단계와; 상기 제 2 포토레지스트 패턴을 제거하는 단계와; 상기 제 2 포토레지스트 패턴이 제거됨으로써 노출된 상기 소스 드레인 패턴과 그 하부의 불순물 비정질 실리콘 패턴을 순차적으로 식각하는 단계를 포함한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명한다.
도 4는 본 발명의 실시예에 따른 횡전계형 액정표시장치용 어레이 기판의 하나의 화소영역을 도시한 평면도이다.
도시한 바와 같이, 본 발명의 실시예에 의한 횡전계형 액정표시장치용 어레이 기판(101)은 일 방향으로 다수의 게이트 배선(105)이 연장하며 형성되어 있으며, 상기 다수의 게이트 배선(105)과 이격하며 평행하게 다수의 공통배선(110)이 형성되어 있다.
또한, 상기 게이트 배선(105)과 교차하여 화소영역(P)을 정의하며 다수의 데이터 배선(140)이 형성되어 있다.
한편, 상기 게이트 배선(105)과 데이터 배선(140)이 교차하는 부근에는 이들 두 배선(105, 140)과 연결되며 게이트 전극(108)과, 게이트 절연막(미도시)과, 반도체층(미도시)과 소스 및 드레인 전극(143, 146)으로 이루어지는 박막트랜지스터(Tr)가 형성되어 있으며, 상기 화소영역(P) 내에는 상기 박막트랜지스터(Tr)의 드레인 전극(146)과 연결된 다수의 화소전극(175)과 상기 공통배선(110)과 연결된 다수의 공통전극(179)이 서로 엇갈려 교대하며 형성되고 있다. 이때 상기 화소영역(P) 내에 형성된 상기 다수의 화소전극(175)과 공통전극(179)은 상기 게이트 배선(105)과 평행하게 형성되고 있는 것이 특징이다.
조금 더 상세히 화소영역(P) 내에서의 구성요소의 형태에 대해 설명하면, 상기 박막트랜지스터(Tr)의 드레인 전극(146)과 드레인 콘택홀(158)을 통해 전기적으로 연결되며 상기 데이터 배선(140)과 나란하게 상기 화소영역(P)의 최좌측에 제 1 연결패턴(165)이 형성되어 있으며, 상기 제 1 연결패턴(165)에서 분기하여 상기 게이트 배선(105)과 나란하게 서로 일정간격 이격하며 다수의 화소전극(175)이 형성되어 있다.
또한, 상기 화소영역(P) 내에 상기 제 1 연결패턴(165)과 마주하며 즉 상기 화소영역(P) 내의 최우측에 상기 데이터 배선(168)과 나란하게 상기 공통배선(110)과 공통배선 콘택홀(161)을 통해 전기적으로 연결되며 제 2 연결패턴(168)이 형성 되어 있으며, 상기 제 2 연결패턴(168)에서 분기하여 서로 이격하며 형성된 상기 다수의 화소전극(175) 사이의 영역에 상기 화소전극과 나란하게 교대하며 다수의 공통전극(179)이 형성되어 있다.
이러한 구조를 통해 상기 화소영역(P)의 최외각에 위치한 공통전극 및 화소전극 사이에 형성되는 횡전계가 종래의 횡전계형 액정표시장치와는 달리 데이터 배선에 대한 간섭을 거의 받지 않게 됨을 알 수 있으며, 따라서 상기 데이터 배선을 따라 타 공통전극과 달리 두꺼운 폭을 갖도록 공통배선을 형성하지 않아도 되는 바, 개구율을 향상시킬 수 있게 된다.
한편, 상기 화소영역(P) 내에는 스토리지 커패시터(StgC)가 구성되고 있는데, 이때 상기 스토리지 커패시터의 구조가 본 발명의 또 다른 특징적인 것이 되고 있다.
상기 스토리지 커패시터(StgC)의 구조에 대해 살펴보면, 우선 상기 화소영역 내의 상기 게이트 배선(105)과 나란하게 이와 이격하며 형성된 공통배선(110) 부분이 제 1 스토리지 전극(113)을 이루며, 그 상부로 더욱 정확히는 상기 제 1 스토리지 전극(113)에 대응하는 게이트 절연막(미도시) 위로 상기 드레인 전극(146)이 상기 공통배선(110)을 따라 길게 중첩하여 연장하여 제 2 스토리지 전극(149)을 이룸으로써 이들 제 1 스토리지 전극(113)과 제 2 스토리지 전극(149) 및 이들 두 전극(113, 149) 사이에 위치한 게이트 절연막(미도시)이 제 1 스토리지 커패시터(StgC1)를 형성하고 있으며, 상기 2 스토리지 전극(149)과 중첩하며 보호층(미도시) 위로 상기 공통배선(110)과 공통배선 콘택홀(161)을 통해 전기적으로 연결되며 제 3 스토리지 전극(171)이 형성됨으로써 상기 보호층(미도시)을 사이로 형성된 제 2, 3 스토리지 전극(149, 171)이 제 2 스토리지 커패시터(StgC2)를 형성하고 있는 것이 특징이다.
따라서, 단일층 구조의 스토리지 커패시터를 갖는 종래의 횡전계형 액정표시장치용 어레이 기판 대비 그 용량은 최소한 1.5배 이상이 되면서 그 면적은 동일하게 형성함으로써 개구율의 저하없이 스토리지 커패시터(StgC1 + StgC2)의 용량을 향상시켜 최종적으로는 ΔVp를 작게하여 플리커(flicker) 발생을 최소화하도록 하고 있다.
다음, 도 5 및 도 6을 참고하여 본 발명에 따른 횡전계형 액정표시장치용 어레이 기판의 단면구조에 대해 설명한다.
도 5는 도 4를 절단선 Ⅴ-Ⅴ를 따라 절단한 부분에 대한 단면도이며, 도 6은 도 4를 절단선 Ⅵ-Ⅵ를 따라 절단한 부분에 대한 단면도이다. 이때 설명의 편의를 위해 스위칭 소자인 박막트랜지스터(Tr)가 형성되는 영역을 스위칭 영역(TrA), 그리고 상기 제 1, 2 스토리지 커패시터(StgC1, StgC2)가 형성되는 영역을 스토리지 영역(StgA)이라 정의한다.
도시한 바와 같이, 기판(101) 상에 게이트 배선(105)과 이와 이격하며 공통배선(110)이 형성되어 있으며, 스위칭 영역(TrA)에 있어서는 게이트 전극(108)이, 그리고 스토리지 영역(StgA)에 있어서는 제 1 스토리지 전극(113)이 형성되어 있다.
이때, 도면에 있어서는 상기 게이트 배선(105)과 게이트 전극(108)이 분리되 어 형성된 것처럼 보이고 있으나, 상기 게이트 배선(105)은 일부가 그 자체로써 상기 게이트 전극(108)을 이루고 있으며, 상기 공통배선(110) 또한 그 자체로써 각 화소영역(P) 내에서 상기 제 1 스토리지 전극(113)을 이루고 있다.
다음, 상기 게이트 및 공통 배선(105, 110)과 상기 게이트 전극(108) 및 제 1 스토리지 전극(113) 위로 전면에 게이트 절연막(115)이 형성되어 있다.
또한 상기 게이트 절연막(115) 위로는 상기 게이트 배선(105)과 교차하여 상기 각 화소영역(P)을 정의하는 데이터 배선(미도시)이 형성되어 있으며, 스위칭 영역(TrA)에 있어서는 상기 데이터 배선(미도시)에서 분기하며 소스 전극(143)이 형성되어 있으며, 상기 소스 전극(143)과 이격하며 드레인 전극(146)이 형성되어 있다.
이때, 비록 도면에 있어서는 서로 분리된 것처럼 도시되고 있지만, 상기 드레인 전극(146)은 그 일부가 상기 스토리지 영역(StgA)까지 연장하여 상기 제 1 스토리지 전극(113)과 중첩하며 제 2 스토리지 전극(149)을 형성하고 있다. 따라서 상기 제 1, 2 스토리지 전극(113, 149)은 이들 두 전극(113, 149) 사이에 개재된 상기 게이트 절연막(115)을 유전체층으로 하여 제 1 스토리지 커패시터(StgC1)를 이루고 있다.
한편, 스위칭 영역(TrA)에 있어서는 서로 이격하며 형성된 상기 소스 및 드레인 전극(143, 146) 하부로 반도체층(125)이 더욱 형성되어 있다. 이때 상기 반도체층(125)은 서로 이격하며 불순물 비정질 실리콘으로 이루어진 오믹콘택층(123)과, 상기 오믹콘택층(123) 하부로 상기 서로 이격하는 오믹콘택층(123) 사이의 영 역을 포함하여 연결된 상태로 순수 비정질 실리콘으로 이루어진 액티브층(120)으로 구성되고 있다.
이때, 본 발명의 특징 상, 상기 소스 및 드레인 전극(143, 146)과 그 하부의 반도체층(125)은 동일 공정에서 형성되며, 더욱이 상기 데이터 배선(미도시) 및 제 2 스토리지 전극(149)은 상기 소스 및 드레인 전극(143, 146)과 동일한 공정에 의해 형성되고 있는 바, 상기 데이터 배선(미도시) 및 상기 제 2 스토리지 전극(149) 하부에도 상기 반도체층(125)을 이루는 동일한 물질로 즉 순순 비정질 실리콘의 제 1 패턴(128)과 불순물 비정질 실리콘의 제 2 패턴(131)의 이중층 구조의 반도체 패턴(134)이 더욱 형성되어 있다.
다음, 상기 데이터 배선(미도시)과 소스 및 드레인 전극(143, 146)과 제 2 스토리지 전극(149) 위로는 전면에 보호층(155)이 형성되어 있으며, 상기 보호층(155)은 상기 스위칭 영역(TrA)에 있어서 상기 드레인 전극(146) 일부에 대해서는 제거됨으로써 드레인 콘택홀(158)을 구비하고 있으며, 상기 스토리지 영역(StgA)에 있어서도 상기 공통배선(110) 일부를 노출시키는 공통배선 콘택홀(161)을 구비하고 있다. 이때 상기 공통배선 콘택홀(161)은 상기 보호층(155)과 그 하부의 게이트 절연막(115)까지 제거됨으로써 상기 공통배선(113)을 노출시키고 있음을 알 수 있다.
다음, 상기 보호층(155) 위로는 투명 도전성 물질로써 상기 드레인 콘택홀(158)을 통해 상기 드레인 전극(146)과 접촉하며 상기 데이터 배선(미도시)을 따라 상기 화소영역(P) 내에 제 1 연결패턴(165)을 형성하고 있으며, 상기 제 1 연결 패턴(165)에서 분기하여 상기 게이트 배선(105)과 나란하게 일정간격 이격하며 다수의 화소전극(175)이 형성되어 있다.
또한 화소영역(P)에는 상기 보호층(155) 위로 상기 투명 도전성 물질로써 상기 공통배선 콘택홀(161)을 통해 상기 공통배선(110)과 접촉하며 상기 제 1 연결패턴(175)과 나란하게 제 2 연결패턴(171)이 형성되어 있으며, 상기 제 2 연결패턴(171)에서 분기하여 상기 다수의 화소전극(175)과 교대하며 다수의 공통전극(179)이 형성되어 있다. 이때 상기 화소영역(P)내의 최외각 공통전극 중 하나는 상기 제 2 스토리지 전극(149)과 중첩하도록 형성되고 있으며, 그 자체로써 제 3 스토리지 전극(171)을 이루고 있다.
이때, 상기 제 2 스토리지 전극(149)과 상기 보호층(155)과 상기 제 3 스토리지 전극(171)은 상기 제 1 스토리지 커패시터(StgC1)와 중첩하며 제 2 스토리지 커패시터(StgC2)를 이루고 있다.
따라서 본 발명에 따른 횡전계형 액정표시장치용 어레이 기판(101)은 전술한 바와같이 실질적인 스토리지 영역(StgA)의 확장없이 이중층 구조의 제 1, 2 스토리지 커패시터(StgC1, StgC2)를 형성함으로써 스토리지 용량을 증대시키는 구조가 됨을 알 수 있다.
이후에는 전술한 구조를 갖는 횡전계형 액정표시장치용 어레이 기판의 제조 방법에 대해 설명한다.
도 7a 내지 도 7g는 도 4를 절단선 Ⅴ-Ⅴ를 따라 절단한 부분에 대한 제조 단계별 공정 단면도이며, 도 8a 내지 8g는 도 4를 절단선 Ⅵ-Ⅵ를 따라 절단한 부 분에 대한 제조 단계별 공정 단면도이다
우선, 도 7a 와 도 8a에 도시한 바와 같이, 투명한 기판 상에 제 1 금속물질 예를들면 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금, 몰리브덴(Mo) 중에서 선택된 하나의 물질을 증착하여 제 1 금속층을 형성한 후, 이를 패터닝함으로써 일방향으로 연장하는 게이트 배선(105)과 이와 이격하여 나란하게 공통배선(110)을 형성한다. 이때, 스위칭 영역(TrA)에 있어서는 상기 게이트 배선(105)과 연결된 게이트 전극(108)을 동시에 형성하고 스토리지 영역(StgA)에 있어서는 상기 공통배선(110)과 연결된 제 1 스토리지 전극(113)을 형성한다. 이때, 본 실시예에 있어서는 상기 게이트 배선(105)의 일부가 실질적으로 게이트 전극(108)을 이루며 상기 공통배선(110)이 그 자체로써 화소영역(P) 내에서 제 1 스토리지 전극(113)을 이루도록 형성한다.
다음, 도 7b 와 도 8b에 도시한 바와 같이, 상기 게이트 및 공통배선(105, 110)과 게이트 전극(108) 및 제 1 스토리지 전극(113) 위로 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)를 증착하여 게이트 절연막(115)을 형성하고, 연속하여 상기 게이트 절연막(115) 위로 순수 비정질 실리콘과 불순물 비정질 실리콘 및 제 2 금속물질 예를들면 몰리브덴(Mo)을 연속 증착하여 순수 비정질 실리콘층(118)과, 불순물 비정질 실리콘층(121)과 제 2 금속층(137)을 형성한다.
다음, 상기 제 2 금속층(137) 위로 포토레지스트를 도포하여 포토레지스트층(191)을 형성하고, 상기 포토레지스트층(191) 위로 빛의 투과영역(TA)과, 차단영 역(BA) 및 상기 투광영역(TA)의 빛의 투과량의 40~70% 정도를 갖는 반투과영역(HTA)을 갖는 노광 마스크(195)를 위치시킨 후, 상기 노광 마스크(195)를 통해 상기 포토레지스트층(191)에 노광을 실시한다.
이때, 본 실시예에 있어서는 상기 포토레지스트층(191)은 빛을 받으면 현상 시 남게되는 네가티브 타입(negative type)의 포토레지스트를 이용한 것을 일례로 설명하지만, 반대 특성을 갖는 포토레지스트를 이용할 수도 있으며, 이 경우 상기 본 실시예에 이용되는 노광 마스크(191)의 투과영역(TA)과 차단영역(BA)의 위치를 뒤 바꾼 또 다른 노광 마스크를 이용하여 노광 및 현상을 진행하면 동일한 결과를 얻을 수 있다.
한편, 상기 노광 마스크(195)는 상기 포토레지스트층(191) 위로 상기 어레이 기판(101) 상의 데이터 배선이 형성되어야 할 부분과, 상기 스위칭 영역(TrA) 중 소스 및 드레인 전극이 형성되어야 할 부분과, 상기 스토리지 영역(StgA) 중 제 1 스토리지 전극(113)에 대응해서는 투과영역(TA)이 위치하도록, 상기 스위칭 영역(TrA)의 상기 게이트 전극(108)과 중첩하도록 하며, 상기 소스 및 드레인 전극(미도시) 사이로 노출되는 채널영역이 형성될 부분에 대응해서는 반투과영역(HTA)이 대응하도록, 그리고 그 외의 영역에 대해서는 차단영역(BA)이 대응되도록 위치시킨 후, 노광을 실시한다.
다음, 도 7c 및 도 8c에 도시한 바와 같이, 상기 노광된 포토레지스트층(도 7b 및 8b의 191)을 현상하면, 상기 노광 마스크(195)의 투과영역(TA)에 대응된 부분에는 제 1 두께(t1)를 갖는 제 1 포토레지스트 패턴(191a)이 형성되고, 상기 노 광 마스크(195)의 반투과영역(HTA)에 대응된 부분에 대해서는 상기 제 1 두께(t1)보다 얇은 제 2 두께(t2)를 갖는 제 2 포토레지스트 패턴(191b)이 형성되고, 상기 노광 마스크(195)의 차단영역(BA)에 대응된 부분에는 대해서는 상기 포토레지스트층(도 7b 및 8b의 191)이 현상 시 모두 제거되어 상기 제 2 금속층(137)을 노출시키게 된다.
다음, 도 7d와 도 8d에 도시한 바와 같이, 상기 제 1 및 제 2 포토레지스트 패턴(191a, 191b) 외부로 노출된 제 2 금속층(도 7c 및 8c의 137)과, 그 하부의 불순물 비정질 실리콘층(도 7c 및 8c의 121) 및 순수 비정질 실리콘층(도 7c 및 8c의 118)을 순차적으로 식각함으로써 상기 게이트 절연막(115) 위로 상기 게이트 배선(105)과 교차하여 각 화소영역(P)을 정의하는 데이터 배선(미도시)을 형성하고, 동시에 스위칭 영역(TrA)에 있어서는 상기 데이터 배선(미도시)과 연결된 소스 드레인 패턴(138)을 형성하며, 상기 스토리지 영역(StgA)에 있어서는 상기 소스 드레인 패턴(138)과 연결된 제 2 스토리지 전극(149)을 한다. 이때, 상기 소스 드레인 패턴(138) 하부에는 연결된 상태로 불순물 비정질 실리콘 패턴(122)과 순수 비정질 실리콘의 액티브층(120)이 형성되며, 상기 제 2 금속층(도 7c 및 8c의 137)과 그 하부의 불순물 및 순수 비정질 실리콘층(도 7c 및 8c의 121, 118)을 동시에 식각하는 바, 상기 데이터 배선(미도시) 및 상기 제 2 스토리지 전극(149) 하부에도 각각 불순불 비정질 실리콘의 제 2 패턴(131)과 순수 비정질 실리콘의 제 1 패턴(128)으로 이루어진 이중층 구조의 반도체 패턴(134)이 형성된다.
다음, 도 7e 및 8e에 도시한 바와 같이, 상기 데이터 배선(미도시)과 소스 드레인 패턴(도 7d 및 8d의 138)이 형성한 기판(101)에 대해 애싱(ashing)을 진행함으로써 상기 제 2 두께(도 7d 및 8d의 t2)의 제 2 포토레지스트 패턴(도 7d 및 8d의 191b)을 제거하여 상기 소스 드레인 패턴(도 7d 및 8d의 138) 일부를 노출시킨다. 이때, 상기 애싱(ashing)에 의해 제 1 포토레지스트 패턴(191a) 또한 그 두께가 얇아지게 되지만 여전히 기판(101) 상에 남아있게 된다.
다음, 상기 새롭게 노출된 소스 드레인 패턴(도 7d 및 8d의 138)과 그 하부의 불순물 비정질 실리콘 패턴(도 7d 및 8d의 122)을 순차적으로 식각함으로써 상기 스위칭 영역(TrA)에 있어서는 서로 이격하는 소스 및 드레인 전극(143, 146) 및 그 하부로 서로 이격하는 불순물 비정질 실리콘의 오믹콘택층(123)을 형성한다. 이때, 상기 서로 이격하는 소스 및 드레인 전극(143, 146) 사이로 순수 비정질 실리콘으로 이루어진 상기 액티브층(120)이 노출되며, 상기 액티브층(120)과 오믹콘택층(123)은 반도체층(125)을 이루게 된다. 이때 상기 소스 전극(143)은 상기 데이터 배선(미도시)과 연결된 상태가 되며, 상기 드레인 전극(146)은 상기 제 2 스토리지 전극(149)과 연결된 상태가 된다.
다음, 도 7f 및 8f에 도시한 바와 같이, 상기 소스 및 드레인 전극(143, 146)과 데이터 배선(미도시) 및 제 2 스토리지 전극(149) 상부에 남아있는 제 1 포토레지스트 패턴(도 7e 및 8e의 191a)을 애싱(ashing) 또는 스트립(strip)을 진행하여 제거한 후, 상기 소스 및 드레인 전극(143, 146)과 데이터 배선(미도시) 및 제 2 스토리지 전극(149) 위로 전면에 유기절연물질 예를들면 벤조사이클로부텐(BCB) 또는 포토아크릴(photo acryl)을 도포하거나 또는 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)을 증착함으로써 보호층(155)을 형성하고, 이를 마스크 공정을 진행하여 패터닝함으로써 상기 스위칭 영역(TrA)에 있어서는 상기 드레인 전극(146) 일부를 노출시키는 드레인 콘택홀(158)을 형성하고, 스토리지 영역(StgA)에 있어서는 상기 공통배선(110) 일부를 노출시키는 공통배선 콘택홀(161)을 형성한다. 이때 상기 공통배선 콘택홀(161)은 상기 보호층(155) 및 그 하부에 위치한 게이트 절연막(115)까지 함께 패터닝되어 제거됨으로써 상기 공통배선(110)을 노출시키게 된다.
다음, 도 7g 및 8g에 도시한 바와 같이, 상기 드레인 콘택홀(158)과 스토리지 콘택홀(161)을 갖는 보호층(155) 위로 투명 도전성 물질 예를들면 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)를 증착하여 투명 도전성 물질층을 형성하고 이를 패터닝함으로써 상기 드레인 콘택홀(158)을 통해 상기 드레인 전극(146)과 접촉하는 제 1 연결패턴(165)과 상기 제 1 연결패턴(165)에서 분기하여 서로 일정간격 이격하는 다수의 화소전극(175)을 상기 화소영역(P)별로 형성하고, 동시에 상기 공통배선 콘택홀(110)을 통해 상기 공통배선(110)과 접촉하며 상기 제 2 스토리지 전극(149)과 중첩하는 제 3 스토리지 전극(171)과 상기 제 3 스토리지 전극(171)과 연결되며 상기 데이터 배선(미도시)을 따라 연장하는 제 2 연결패턴(171)과, 상기 제 2 연결패턴(171)에서 분기하여 상기 다수의 화소전극(175)과 엇갈려 교대하는 다수의 공통전극(179)을 형성함으로써 본 발명에 따른 횡전계형 액정표시장치용 어레이 기판(101)을 완성한다.
본 발명에 따른 횡전계형 액정표시장치용 어레이 기판은 이중층 구조로 스토리지 커패시터를 구성하게 됨으로써 스토리지 영역의 증가없이 스토리지 용량을 향상시키게 되는 바, 개구율 저하없이 ΔVp를 줄여 플리커를 억제하는 효과가 있다.
또한 화소전극과 공통전극이 게이트 배선이 연장한 방향으로 화소영역 내에서 형성되는 바, 데이터 배선에 의한 횡전계에의 영향이 거의 발생하지 않는 바 데이터 배선 주위로 넓은 폭을 갖는 공통전극을 형성하지 않아도 되므로 결과적으로 개구율을 더욱 향상시키는 효과를 갖는다.

Claims (13)

  1. 화소영역이 정의된 기판 상에 일방향으로 연장 형성된 게이트 배선과;
    상기 게이트 배선과 나란하게 일정간격 이격하여 형성되며, 상기 화소영역 내에서 그 자체로 제 1 스토리지 전극을 이루는 공통배선과;
    상기 게이트 및 공통배선 위로 전면에 형성된 게이트 절연막과;
    상기 게이트 절연막 위로 상기 게이트 배선과 교차하여 상기 화소영역을 이루며 형성된 데이터 배선과;
    상기 게이트 배선과 데이터 배선과 연결되며, 서로 이격하는 소스 및 드레인 전극을 가지며 형성된 박막트랜지스터와;
    상기 게이트 절연막 위로 상기 제 1 스토리지 전극과 중첩하며 상기 드레인 전극과 연결되며 형성된 제 2 스토리지 전극과;
    상기 데이터 배선과 박막트랜지스터 및 제 2 스토리지 전극 위로 상기 드레인 전극 일부를 노출시키는 드레인 콘택홀과 상기 공통배선 일부를 노출시키는 공통배선 콘택홀을 가지며 형성된 보호층과;
    상기 화소영역 내측의 보호층 위로 상기 드레인 콘택홀을 통해 상기 드레인 전극과 연결되며 서로 이격하며 형성된 다수의 화소전극과;
    상기 화소영역 내측의 보호층 위로 상기 공통배선 콘택홀을 통해 상기 공통배선과 연결되며 상기 다수의 화소전극과 나란하게 교대하며 형성된 다수의 공통전극
    을 포함하며 상기 다수의 공통전극 중 최외각 공통전극은 상기 제 2 스토리지 전극과 상기 보호층을 사이에 두고 중첩함으로써 제 3 스토리지 전극을 이루며, 상기 다수의 화소전극과 이와 교대하는 다수의 공통전극은 상기 게이트 배선과 나란하게 형성된 것을 특징으로 하는 횡전계형 액정표시장치용 어레이 기판.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 다수의 화소전극은 상기 드레인 콘택홀을 통해 상기 드레인 전극과 접촉하는 제 1 연결패턴에서 분기하는 형태로 형성된 횡전계형 액정표시장치용 어레이 기판.
  4. 제 3 항에 있어서,
    상기 다수의 공통전극은 상기 공통배선 콘택홀을 통해 상기 공통배선과 접촉하며 상기 제 1 연결패턴과 마주하는 형태로 형성된 제 2 연결패턴에서 분기하는 형태로 형성된 횡전계형 액정표시장치용 어레이 기판.
  5. 제 4 항에 있어서,
    상기 제 1, 2 연결패턴과 상기 다수의 화소전극 및 공통전극은 동일한 층에 동일한 물질로 형성된 것이 특징인 횡전계형 액정표시장치용 어레이 기판.
  6. 제 4 항에 있어서,
    상기 제 1, 2 연결패턴은 각각 상기 화소영역 내측에 상기 데이터 배선을 따라 이와 이격하며 형성된 것이 특징인 횡전계형 액정표시장치용 어레이 기판.
  7. 제 1 항에 있어서,
    상기 게이트 배선과 공통배선은 동일한 층에 동일한 물질로 형성된 것이 특징인 횡전계형 액정표시장치용 어레이 기판.
  8. 제 1 항에 있어서,
    상기 박막트랜지스터는,
    상기 게이트 배선을 일부로 하는 게이트 전극과;
    상기 게이트 전극 위로 형성된 상기 게이트 절연막과;
    상기 게이트 절연막 위로 형성된 반도체층과;
    상기 반도체층 위로 서로 이격하는 상기 소스 및 드레인 전극
    으로 구성된 횡전계형 액정표시장치용 어레이 기판.
  9. 화소영역이 정의된 기판 상에 일방향으로 연장하는 게이트 배선과, 상기 화소영역 내에서 그 일부가 제 1 스토리지 전극을 이루며 상기 게이트 배선과 이격하여 나란하게 연장하는 공통배선을 형성하는 단계와;
    상기 게이트 배선과 공통배선 위로 게이트 절연막을 형성하는 단계와;
    상기 게이트 절연막 위로 상기 게이트 배선과 교차하여 상기 화소영역을 정의하는 데이터 배선과, 상기 데이터 배선과 연결된 소스 전극과, 상기 소스 전극과 이격하며 상기 제 1 스토리지 전극과 중첩함으로써 그 일부가 제 2 스토리지 전극을 이루는 드레인 전극을 형성하는 단계와;
    상기 데이터 배선과 소스 및 드레인 전극 위로 상기 드레인 전극 일부를 노출시키는 드레인 콘택홀과 상기 공통배선 일부를 노출시키는 공통배선 콘택홀을 갖는 보호층을 형성하는 단계와;
    상기 보호층 위로 상기 드레인 콘택홀을 통해 상기 드레인 전극과 연결되며 상기 게이트 배선과 나란하게 다수의 서로 이격하는 화소전극을 형성하고, 동시에 상기 공통배선 콘택홀을 통해 상기 공통배선과 연결되며 상기 다수의 화소전극과 나란하게 교대하는 다수의 공통전극을 형성하는 단계
    를 포함하며, 상기 다수의 공통전극 중 하나의 최외각 공통전극은 상기 제 2 스토리지 전극과 중첩하도록 형성함으로써 제 3 스토리지 전극을 이루도록 하는 것을 특징으로 하는 횡전계형 액정표시장치용 어레이 기판의 제조 방법.
  10. 제 9 항에 있어서,
    상기 다수의 화소전극과 공통전극을 형성하는 단계는,
    상기 다수의 화소전극과 연결되며 상기 드레인 콘택홀을 통해 상기 드레인 전극과 접촉하는 제 1 연결패턴을 형성하는 단계와;
    상기 다수의 공통전극과 연결되며 상기 공통배선 콘택홀을 통해 상기 공통배선과 접촉하는 제 2 연결패턴을 형성하는 단계
    를 포함하는 횡전계형 액정표시장치용 어레이 기판의 제조 방법.
  11. 제 10 항에 있어서,
    상기 다수의 화소전극과 공통전극 및 제 1, 2 연결패턴은 투명 도전성 물질로써 동일한 층에 동시에 형성하는 것이 특징인 횡전계형 액정표시장치용 어레이 기판의 제조 방법.
  12. 제 9 항에 있어서,
    상기 데이터 배선과, 서로 이격하는 소스 및 드레인 전극을 형성하는 단계는,
    상기 데이터 배선 하부로 이중층 구조의 반도체 패턴과, 상기 소스 및 드레인 전극 하부로 서로 이격하는 오믹콘택층과, 상기 오믹콘택층 하부로 액티브층을 형성하는 단계
    를 더욱 포함하는 횡전계형 액정표시장치용 어레이 기판의 제조 방법.
  13. 제 12 항에 있어서,
    상기 데이터 배선과 소스 및 드레인 전극을 형성하는 단계는,
    상기 게이트 절연막 위로 순수 비정질 실리콘층과 불순물 비정질 실리콘층과 금속층 및 포토레지스트층을 순차적으로 형성하는 단계와;
    상기 포토레지스트층을 노광하는 단계와;
    상기 노광된 포토레지스트층을 현상함으로써 제 1 두께의 제 1 포토레지스트 패턴과 제 1 두께보다 얇은 제 2 두께의 제 2 포토레지스트 패턴을 형성하는 단계와;
    상기 제 1, 2 포토레지스트 패턴 외부로 노출된 상기 금속층과 그 하부의 불순물 비정질 실리콘과 순수 비정질 실리콘층을 1차 식각하여 상기 데이터 배선과, 연결된 상태의 소스 드레인 패턴과, 상기 데이터 배선 하부로 이중층 구조의 반도체 패턴과, 상기 소스 드레인 패턴 하부로 이와 동일한 형태의 불순물 비정질 실리콘패턴 및 상기 액티브층을 형성하는 단계와;
    상기 제 2 포토레지스트 패턴을 제거하는 단계와;
    상기 제 2 포토레지스트 패턴이 제거됨으로써 노출된 상기 소스 드레인 패턴과 그 하부의 불순물 비정질 실리콘 패턴을 순차적으로 식각하는 단계
    를 포함하는 횡전계형 액정표시장치용 어레이 기판의 제조 방법.
KR1020060119064A 2006-11-29 2006-11-29 횡전계형 액정표시장치용 어레이 기판 Active KR101307961B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060119064A KR101307961B1 (ko) 2006-11-29 2006-11-29 횡전계형 액정표시장치용 어레이 기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060119064A KR101307961B1 (ko) 2006-11-29 2006-11-29 횡전계형 액정표시장치용 어레이 기판

Publications (2)

Publication Number Publication Date
KR20080048721A KR20080048721A (ko) 2008-06-03
KR101307961B1 true KR101307961B1 (ko) 2013-09-26

Family

ID=39804778

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060119064A Active KR101307961B1 (ko) 2006-11-29 2006-11-29 횡전계형 액정표시장치용 어레이 기판

Country Status (1)

Country Link
KR (1) KR101307961B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101237790B1 (ko) * 2008-06-13 2013-03-04 엘지디스플레이 주식회사 횡전계형 액정표시장치용 어레이 기판
KR101903604B1 (ko) * 2011-11-10 2018-11-23 엘지디스플레이 주식회사 횡전계형 액정표시장치용 어레이 기판
KR101885804B1 (ko) * 2011-11-11 2018-08-07 엘지디스플레이 주식회사 횡전계형 액정표시장치용 어레이 기판
KR101981584B1 (ko) * 2011-11-16 2019-08-29 엘지디스플레이 주식회사 횡전계형 액정표시장치용 어레이 기판 및 이의 제조 방법
KR101988926B1 (ko) * 2013-01-10 2019-06-13 엘지디스플레이 주식회사 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조 방법
KR102207621B1 (ko) * 2014-12-15 2021-01-26 엘지디스플레이 주식회사 액정표시장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000060801A (ko) * 1999-03-19 2000-10-16 윤종용 액정 표시 장치 및 그 제조 방법
KR20040031341A (ko) * 2002-10-04 2004-04-13 엘지.필립스 엘시디 주식회사 횡전계방식 액정 표시 소자 및 그 제조방법
KR20040096424A (ko) * 2003-04-25 2004-11-16 엔이씨 엘씨디 테크놀로지스, 엘티디. 고 콘트라스트비를 갖는 ｌｃｄ 디바이스
KR20060000806A (ko) * 2004-06-29 2006-01-06 엘지.필립스 엘시디 주식회사 수평전계방식 액정표시소자 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000060801A (ko) * 1999-03-19 2000-10-16 윤종용 액정 표시 장치 및 그 제조 방법
KR20040031341A (ko) * 2002-10-04 2004-04-13 엘지.필립스 엘시디 주식회사 횡전계방식 액정 표시 소자 및 그 제조방법
KR20040096424A (ko) * 2003-04-25 2004-11-16 엔이씨 엘씨디 테크놀로지스, 엘티디. 고 콘트라스트비를 갖는 ｌｃｄ 디바이스
KR20060000806A (ko) * 2004-06-29 2006-01-06 엘지.필립스 엘시디 주식회사 수평전계방식 액정표시소자 및 그 제조방법

Also Published As

Publication number Publication date
KR20080048721A (ko) 2008-06-03

Similar Documents

Publication Publication Date Title
KR101250319B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판과 그 제조방법
KR101246719B1 (ko) 횡전계형 액정표시장치용 어레이 기판 및 이의 제조 방법
KR101294232B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및이의 제조 방법
US8803147B2 (en) Array substrate for fringe field switching mode liquid crystal display device and method of manufacturing the same
KR101269002B1 (ko) 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법
KR101694151B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판
KR20030048489A (ko) 횡전계형 액정표시장치
KR101278558B1 (ko) 횡전계형 액정표시장치용 어레이 기판
KR20110048333A (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판
KR101307961B1 (ko) 횡전계형 액정표시장치용 어레이 기판
KR101237790B1 (ko) 횡전계형 액정표시장치용 어레이 기판
KR20110105612A (ko) 횡전계형 액정표시장치용 어레이 기판 및 이의 제조 방법
KR101725424B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조방법
KR101407635B1 (ko) 횡전계형 액정표시장치용 어레이 기판 및 이의 제조 방법
KR20090091250A (ko) 액정표시장치용 어레이 기판
KR20110031597A (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판과 그 제조방법
KR20130067442A (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
KR20100021152A (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조방법
KR101189143B1 (ko) 횡전계형 액정표시장치
KR101609826B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판
KR20050123357A (ko) 횡전계형 액정표시장치용 어레이 기판 및 그 제조 방법
KR101392203B1 (ko) 횡전계형 액정표시장치용 어레이 기판의 제조 방법
KR20110067369A (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조방법
KR20120058231A (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판
KR101142886B1 (ko) 횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20061129

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20111116

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20061129

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20130227

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20130830

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20130906

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20130906

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20160816

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20160816

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20170816

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20170816

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20180816

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20180816

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20190814

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20190814

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20210818

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20220816

Start annual number: 10

End annual number: 10