[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR101286541B1 - 액정표시장치 - Google Patents

액정표시장치 Download PDF

Info

Publication number
KR101286541B1
KR101286541B1 KR1020080046348A KR20080046348A KR101286541B1 KR 101286541 B1 KR101286541 B1 KR 101286541B1 KR 1020080046348 A KR1020080046348 A KR 1020080046348A KR 20080046348 A KR20080046348 A KR 20080046348A KR 101286541 B1 KR101286541 B1 KR 101286541B1
Authority
KR
South Korea
Prior art keywords
image data
driving frequency
frequency
liquid crystal
data
Prior art date
Application number
KR1020080046348A
Other languages
English (en)
Other versions
KR20090120359A (ko
Inventor
정현기
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020080046348A priority Critical patent/KR101286541B1/ko
Priority to CN2008101741119A priority patent/CN101587691B/zh
Priority to US12/318,050 priority patent/US8330687B2/en
Publication of KR20090120359A publication Critical patent/KR20090120359A/ko
Application granted granted Critical
Publication of KR101286541B1 publication Critical patent/KR101286541B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/08—Details of image data interface between the display device controller and the data line driver circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/14—Use of low voltage differential signaling [LVDS] for display data communication

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 60Hz 또는 120Hz 구동 방식에 따라 시스템 보드 및 타이밍 컨트롤 보드를 변형시키지 않고 공용으로 사용이 가능한 액정표시장치에 관한 것이다.
본 발명에 액정표시장치는 영상 데이터의 구동주파수를 식별하고 상기 구동주파수에 따라 제 1 구동주파수 또는 제 2 구동주파수로 상기 영상 데이터를 공급하는 시스템 보드와; 상기 영상 데이터를 처리하고 제어신호를 출력하는 타이밍 컨트롤러가 실장되고 상기 각 구동주파수에 따라 상기 영상 데이터 및 제어신호를 출력하는 타이밍 컨트롤 보드; 및 상기 타이밍 컨트롤 보드로부터 공급된 영상 데이터 및 제어신호에 따라 화상을 표시하는 액정패널을 포함하여 구성된다.
이러한 구성에 의하여 본 발명은 외부에서 입력되는 영상 데이터를 구동하고자하는 구동주파수에 따라 시스템 보드에서 처리하여 타이밍 컨트롤 보드에 공급하고, 공급된 영상데이터에 구동주파수를 식별한 타이밍 컨트롤 보드는 식별된 구동주파수에 따라 처리된 영상데이터를 액정패널에 공급하는 것으로 구동주파수에 따라 시스템 보드 및 타이밍 컨트롤 보드를 변경시키지 않고 공용으로 사용함으로써, 제조비 절감 및 생산 효율을 향상시킬 수 있다.
LVDS, mini-LVDS, High Frequency, 체배

Description

액정표시장치{LIQUID CRYSTAL DISPLAY}
본 발명은 액정표시장치에 관한 것으로, 특히 60Hz 또는 120Hz 구동 방식에 따라 시스템 보드 및 타이밍 컨트롤 보드를 변형시키지 않고 공용으로 사용이 가능한 액정표시장치에 관한 것이다.
일반적으로, 최근, 음극선관(Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각종 평판 표시장치들이 대두되고 있다. 이러한 평판 표시장치로는 액정표시장치(Liquid Crystal Display), 전계방출 표시장치(Field Emission Display), 플라즈마 표시 패널(Plasma Display Panel) 및 발광 표시장치(Light Emitting Device) 등이 있다.
이중, 액정 표시장치는 영상 신호에 따라 액정셀들의 광투과율을 조절하여 영상을 표시하게 된다. 액정셀마다 스위칭 소자가 형성된 액티브 매트릭스(Active Matrix) 타입의 액정 표시장치는 동영상을 표시하기에 적합하다. 액티브 매트릭스 타입의 액정 표시장치에 사용되는 스위칭 소자로는 주로 박막 트랜지스터(Thin Film Transistor; 이하 "TFT"라 함)가 이용되고 있다.
도 1은 종래의 120Hz로 구동되는 액정표시장치를 개략적으로 나타낸 도면이 다.
도 1을 참조하면, 종래의 액정표시장치는 n개의 게이트 라인(GL1 내지 GLn)과 m개의 데이터 라인(DL1 내지 DLm)에 의해 정의되는 영역마다 형성된 액정셀을 포함하는 액정패널(2)와, 데이터 라인들(DL1 내지 DLm)에 아날로그 영상 신호를 공급하기 위한 데이터 드라이버(4)와, 게이트 라인들(GL1 내지 GLn)에 스캔신호를 공급하기 위한 게이트 드라이버(6)와, 외부 영상시스템(10)으로부터 입력되는 데이터(RGB)를 정렬하여 데이터 드라이버(4)에 공급하며 데이터 제어신호(DCS)를 생성하여 데이터 드라이버(4)를 제어함과 동시에 게이트 제어신호(GCS)를 생성하여 게이트 드라이버(6)를 제어하는 타이밍 컨트롤러(8)를 구비한다.
액정패널(2)은 서로 대향하여 합착된 트랜지스터 어레이 기판 및 컬러필터 어레이 기판과, 두 어레이 기판 사이에서 셀갭을 일정하게 유지시키기 위한 스페이서와, 스페이서에 의해 마련된 액정공간에 채워진 액정을 구비한다.
이러한, 액정패널(2)은 n개의 게이트 라인(GL1 내지 GLn)과 m개의 데이터 라인(DL1 내지 DLm)에 의해 정의되는 영역에 형성된 TFT와, TFT에 접속되는 액정셀들을 구비한다. TFT는 게이트 라인(GL1 내지 GLn)으로부터의 스캔신호에 응답하여 데이터 라인(DL1 내지 DLm)으로부터의 아날로그 영상 신호를 액정셀로 공급한다. 액정셀은 액정을 사이에 두고 대면하는 공통전극과 TFT에 접속된 화소전극으로 구성되므로 등가적으로 액정 커패시터(Clc)로 표시될 수 있다. 이러한 액정셀은 액정 커패시터(Clc)에 충전된 아날로그 영상 신호를 다음 아날로그 영상 신호가 충전될 때까지 유지시키기 위하여 이전단 게이트 라인에 접속된 스토리지 커패시터(Cst)를 포함한다.
타이밍 컨트롤러(8)는 외부 시스템 보드(10)로부터 입력되는 데이터(RGB)를 액정패널(2)의 구동에 알맞도록 정렬하여 데이터 드라이버(4)에 공급한다. 또한, 타이밍 컨트롤러(8)는 외부로부터 입력되는 도트클럭(DCLK), 데이터 인에이블 신호(DE), 수평 및 수직 동기신호(Hsync, Vsync)를 이용하여 데이터 제어신호(DCS)와 게이트 제어신호(GCS)를 생성하여 데이터 드라이버(4)와 게이트 드라이버(6) 각각의 구동 타이밍을 제어한다.
게이트 드라이버(6)는 타이밍 컨트롤러(8)로부터의 게이트 제어신호(GCS) 중 게이트 스타트 펄스(GSP)와 게이트 쉬프트 클럭(GSC)에 응답하여 스캔신호 즉, 게이트 하이신호를 순차적으로 발생하는 쉬프트 레지스터를 포함한다. 이러한, 게이트 드라이버(6)는 게이트 하이신호를 액정패널(2)의 게이트 라인들(GL)을 순차적으로 공급하여 게이트 라인(GL)에 접속된 TFT를 턴-온시키게 된다.
데이터 드라이버(4)는 타이밍 컨트롤러(8)로부터 공급되는 데이터 제어신호(DCS)에 따라 타이밍 컨트롤러(8)로부터 정렬된 데이터 신호(Data)를 아날로그 영상 신호로 변환하고, 게이트 라인(GL)에 스캔신호가 공급되는 1수평 주기마다 1수평 라인분의 아날로그 영상 신호를 데이터 라인들(DL)에 공급한다. 즉, 데이터 드라이버(4)는 데이터 신호(Data)의 계조 값에 따라 소정 레벨을 가지는 감마전압을 선택하고, 선택된 감마전압을 데이터 라인들(DL1 내지 DLm)로 공급한다. 이때, 데이터 드라이버(4)는 극성 제어신호(POL)에 응답하여 데이터 라인들(DL)에 공급되는 아날로그 영상 신호의 극성을 반전시키게 된다.
이와 같이, 구성된 액정 표시 장치는 고품질 영상을 표시하기 위하여 고해상도화 및 대형화되면서 데이터의 전송량이 증가하고 있다. 이로 인하여, 데이터의 전송 주파수가 높아지고 데이터의 전송라인 수가 증가됨으로써 전자기적 간섭(Electromagnetic Interference; 이하, EMI라 함)이 많이 발생되는 문제점이 있다. 특히, EMI 문제는 액정 표시 장치의 타이밍 컨트롤러와 다수의 데이터 IC(Integrated Circuit) 사이의 디지털 인터페이스에서 주로 발생되어서 액정 표시 장치의 불안정한 구동을 초래한다.
따라서, 최근 액정 표시 장치는 상기와 같은 문제점을 해결하기 위해 데이터의 고속 전송시 EMI 및 소비 전력을 감소시키기 위하여 다양한 데이터 인터페이스 방법을 채택하고 있다. 예를 들면, 액정 표시 장치는 데이터 인터페이스 방법으로 차동 전압을 이용한 LVDS(Low Voltage Differential Signal), 미니(Mini)-LVDS, RSDS(Reduced Swing Differential Signal) 등을 이용하고 있다.
한편, 60Hz 또는 120Hz로 구동되는 액정표시장치에 구성인 시스템 보드, 타이밍 컨트롤 보드 및 액정패널 사이에서 데이터가 전송되는 인터페이스부를 비교해보면, 먼저, 60Hz 구동의 액정표시장치는 시스템보드와, 타이밍 컨트롤보드 사이에 구성된 2개의 LVDS 포트와, 타이밍 컨트롤 보드와 액정패널 사이에 8개의 Mini-LVDS 포트로 구성된다. 그리고, 120Hz 구동의 액정표시장치는 시스템보드와, 타이밍 컨트롤보드 사이에 구성된 4개의 LVDS 포트와, 타이밍 컨트롤 보드와 액정패널 사이에 8개의 Mini-LVDS 포트로 구성된다.
이와 같이, 120Hz로 구동하는 액정표시장치는 60Hz로 구동하는 액정표시장치 에 비하여 데이터 처리양이 2배로 증가하게 되기 때문에 각 구동주파수에 따라 입력신호의 접속핀 수, 구동방법 및 제어신호의 특징이 서로 상이하여 실제 데이터를 처리하는 타이밍 컨트롤러의 종류가 각 모델에 따라 다르게 구성되어야 하는 문제점이 발생하게 된다.
상기와 같은 문제점을 해결하기 위하여, 본 발명은 60Hz 또는 120Hz 구동 방식에 따라 시스템 보드 및 타이밍 컨트롤 보드를 변형시키지 않고 공용으로 사용이 가능한 액정표시장치를 제공하는데 있다.
본 발명에 따른 액정표시장치는 영상 데이터의 구동주파수를 식별하고 상기 구동주파수에 따라 제 1 구동주파수 또는 제 2 구동주파수로 상기 영상 데이터를 공급하는 시스템 보드와; 상기 영상 데이터를 처리하고 제어신호를 출력하는 타이밍 컨트롤러가 실장되고 상기 각 구동주파수에 따라 상기 영상 데이터 및 제어신호를 출력하는 타이밍 컨트롤 보드; 및 상기 타이밍 컨트롤 보드로부터 공급된 영상 데이터 및 제어신호에 따라 화상을 표시하는 액정패널을 포함하여 구성된다.
상기 제 1 구동주파수 또는 제 2 구동주파수는 60Hz 또는 120Hz인 것을 특징으로 한다.
상기 시스템 보드는 외부로부터 입력된 상기 영상 데이터를 제 1 또는 제 2 구동주파수에 따라 상기 영상 데이터를 처리하는 영상처리부와; 상기 영상처리부에 서 처리된 영상 데이터를 전송하는 제 1 인터페이스부를 포함하여 구성된다.
상기 영상처리부는 처리하고자하는 구동주파수에 따라 상기 제 1 구동주파수 또는 제 2 구동주파수로 체배하여 공급하는 주파수 체배부를 포함하여 구성되는 것을 특징으로 한다.
상기 제 1 인터페이스부는 LVDS 인터페이스 방식으로 상기 영상 데이터를 전송하는 것을 특징으로 한다.
상기 타이밍 컨트롤 보드는 상기 제 1 인터페이스부로부터 공급된 상기 영상 데이터를 수신하는 제 2 인터페이스부와; 상기 영상 데이터의 상기 제 1 구동주파수 또는 제 2 구동주파수를 식별하는 주파수 식별부와; 상기 주파수 식별부에서 식별된 주파수가 상기 제 1 구동주파수인 경우 이에따라 상기 영상 데이터 처리에 적합한 설정값을 출력하는 제 1 구동주파수 옵션 설정부와; 상기 주파수 식별부에서 식별된 주파수가 상기 제 2 구동주파수인 경우 이에 따라 상기 영상 데이터 처리에 적합한 설정값을 출력하는 제 2 구동주파수 옵션 설정부와; 상기 제 1 및 제 2 구동주파수 옵션 설정부에서 공급된 설정값에 따라 상기 제 2 인터페이스부에서 수신된 상기 영상 데이터 및 제어신호를 처리하는 타이밍 컨트롤러; 및 상기 타이밍 컨트롤러에서 처리된 상기 영상 데이터를 전송하는 제 3 인터페이스부를 포함하여 구성된다.
상기 제 1 및 제 2 인터페이스부는 2개의 출력포트로 구성된 것을 특징으로 한다.
상기 제 3 인터페이스부는 좌우 각각에 2개의 출력포트로 구성된 것을 특징 으로 한다.
상기 제 3 인터페이스부는 mini-LVDS 방식으로 상기 영상 데이터를 전송하는 것을 특징으로 한다.
본 발명에 따른 액정표시장치는 외부에서 입력되는 영상 데이터를 구동하고자하는 구동주파수에 따라 시스템 보드에서 처리하여 타이밍 컨트롤 보드에 공급하고, 공급된 영상데이터에 구동주파수를 식별한 타이밍 컨트롤 보드는 식별된 구동주파수에 따라 처리된 영상데이터를 액정패널에 공급하는 것으로 구동주파수에 따라 시스템 보드 및 타이밍 컨트롤 보드를 변경시키지 않고 공용으로 사용함으로써, 제조비 절감 및 생산 효율을 향상시킬 수 있다.
이하, 첨부된 도면 및 실시 예를 통해 본 발명의 실시 예를 구체적으로 살펴보면 다음과 같다.
도 2 및 도 3은 본 발명의 실시 예에 따른 액정표시장치를 나타낸 도면이다.
도 2 및 도 3을 참조하면, 본 발명의 실시 예에 따른 액정표시장치는 영상 데이터의 구동주파수를 식별하고 구동주파수에 따라 제 1 구동주파수 또는 제 2 구동주파수로 상기 영상 데이터를 공급하는 시스템 보드(120)와, 영상 데이터를 처리하고 제어신호를 출력하는 타이밍 컨트롤러(104)가 실장되고 각 구동주파수에 따라 영상 데이터 및 제어신호를 출력하는 타이밍 컨트롤 보드(130)와, 타이밍 컨트롤 보드(130)에서 출력되는 영상 데이터 및 제어신호를 전달하는 제 1 및 제 2 인쇄회 로기판(114A, 114B)과, 제 1 및 제 2 인쇄회로기판(114A, 114B)에 전달된 영상 데이터 및 제어신호가 액정패널(102)에 공급될 수 있도록 처리하는 데이터 드라이버(106A, 106B)가 실장된 복수의 연성회로기판(112A, 112B) 및 복수의 연성회로기판(112A, 112B)을 통해 타이밍 컨트롤 보드(130)로부터 공급된 영상 데이터 및 제어신호에 따라 화상을 표시하는 액정패널(102)을 포함하여 구성된다.
액정패널(102)은 타이밍 컨트롤 보드(130)로부터 공급된 영상 데이터 및 제어신호에 따라 화상을 표시하고, 서로 대향하여 합착된 하부기판 및 상부기판으로 이루어진다. 이때, 하부기판 및 상부기판 사이에는 이들의 간격을 일정하게 유지시키는 스페이서(미도시) 및 액정층(미도시)을 포함하여 구성된다.
하부기판은 서로 교차하도록 형성된 복수의 데이터 라인(DL1 내지 DLm)과 복수의 게이트 라인(GL1 내지 GLn)과, 데이터 라인들(DL)과 게이트 라인들(GL)이 교차되어 정의되는 액정셀 영역마다 형성된 박막 트랜지스터(Thin Film Transistor; TFT) 및 박막 트랜지스터(TFT)에 접속된 액정셀(Clc)의 화소전극을 포함하여 구성된다. 이때, 박막 트랜지스터(TFT)는 게이트 라인(GL)으로부터의 게이트 펄스에 응답하여 데이터 라인(DL)으로부터의 화상신호를 액정셀(Clc)로 공급한다.
액정셀(CLc)은 액정층을 사이에 두고 대면하는 공통전극(Vcom)과 박막 트랜지스터(TFT)에 접속된 화소전극으로 구성되므로 등가적으로 액정 커패시터로 표현될 수 있다. 또한, 액정셀은 액정 커패시터에 충전된 화상신호를 다음 화상신호가 충전될 때까지 유지시키기 위한 스토리지 커패시터(Cst)를 포함한다.
상부기판은 적색, 녹색 및 청색을 포함하는 적어도 3개의 컬러필터, 각 컬러 필터의 분리함과 아울러 화소셀을 정의하는 블랙 매트릭스 및 공통전압이 공급되는 공통전극(Vcom) 등을 포함하여 구성된다. 여기서, 공통전극은 TN(Twisted Nematic) 모드와 VA(Vertical Alignment) 모드와 같은 수직전계 구동방식에서 상부 유리기판 상에 형성되며, IPS(In Plane Switching) 모드와 FFS(Fringe Field Switching) 모드와 같은 수평전계 구동방식에서 화소전극과 함께 하부 유리기판 상에 형성된다. 액정패널(102)의 상부 유리기판과 하부 유리기판 상에는 광축이 직교하는 편광판이 부착되고 액정과 접하는 내면에 액정의 프리틸트각을 설정하기 위한 배향막이 형성된다.
시스템 보드(120)는 영상 데이터를 공급하는 퍼스널 컴퓨터(미도시)와 같은 구동 시스템으로부터 입력되는 영상 데이터(RGB) 및 도트클럭(DCLK), 수평동기신호(H_sync), 수직동기신호(V_sync) 및 데이터 인에이블(DE) 신호 등의 제어신호를 입력받아 타이밍 컨트롤 보드(130)로 전송한다. 이러한, 시스템 보드(120)는 구동 시스템으로부터 데이터 및 제어신호 전송을 위해서 저전압 차동 신호(Low Voltage Differential Signal; 이하 'LVDS'이라 함) 인터페이스와 트랜지스터 트랜지스터 로직(Transister Transister Logic; 이하 'TTL'이라 함)인터페이스 등이 사용된다.
이때, 시스템 보드(120)는, 도 4에 도시된 바와 같이, 외부로부터 입력된 상기 영상 데이터(R, G, B)를 제 1 또는 제 2 구동주파수에 따라 처리하는 영상처리부(122)와, 영상처리부(122)에서 처리된 영상 데이터((R, G, B)를 전송하는 제 1 인터페이스부(124)를 포함하여 구성되는 것을 특징으로 하는 액정표시장치.
영상처리부(122)는 외부에서 입력된 영상 데이터(R, G, B) 및 제어신 호(DCLK, DE, V_sync, H_sync)를 처리하여 제 1 인터페이스부(124)에 공급한다. 여기서, 영상처리부(122)는 입력된 영상데이터 및 제어신호를 출력하고자하는 제 1 또는 제 2 구동주파수에 따라 변조시켜 제 1 인터페이스부(124)에 전달한다.
다시 말해서, 영상처리부(122)는 처리하고자 하는 제 1 구동주파수가 60Hz인 경우, 영상처리부(122)는 60Hz 구동주파수로 영상 데이터(R, G, B) 및 제어신호(DCLK, DE, V_sync, H_sync)로 처리하여 타이밍 컨트롤 보드(120)에 공급한다. 그리고, 영상처리부(122)에서 처리하고자 하는 제 2 구동주파수가 120Hz인 경우, 영상처리부(122)는 일반적으로 60Hz로 공급된 영상 데이터(R, G, B) 및 제어신호(DCLK, DE, V_sync, H_sync)를 주파수 체배부(126)에 의해 구동주파수를 120Hz로 체배시켜 처리된 영상 데이터(R, G, B) 및 제어신호(DCLK, DE, V_sync, H_sync)를 타이밍 컨트롤 보드(120)에 공급한다.
이러한, 영상처리부(122)는 처리하고자하는 구동주파수에 따라 입력된 영상데이터를 제 1 구동주파수 또는 제 2 구동주파수로 체배하여 고주파수(High Frequency)로 공급하기 위한 주파수 체배부(126)를 포함하여 구성된다.
제 1 인터페이스부(124)는 영상처리부(122)에서 처리된 영상데이터 및 제어신호를 처리하여 타이밍 컨트롤 보드(130)에 공급한다. 여기서, 제 1 인터페이스부(124)는 영상처리부(122)에서 선택된 제 1 및 제 2 구동주파수에 따라 영상 데이터(R, G, B) 및 제어신호(DCLK, DE, V_sync, H_sync)를 2개의 포트를 통해 타이밍 컨트롤 보드(130)에 공급한다. 다시 말해서, 제 1 인터페이스부(124)는 영상처리부(122)에서 선택된 제 1 또는 제 2 구동주파수에 따라 처리된 영상 데이터(R, G, B) 및 제어신호(DCLK, DE, V_sync, H_sync)를 LVDS 인터페이스 방식을 이용하여 타이밍 컨트롤 보드(130)에 전송한다. 이때, 제 1 인터페이스부(124)에 전송하는 영상데이터(R, G, B) 및 제어신호(DCLK, DE, V_sync, H_sync)에 전송 주파수는 74Mhz 내지 148MHz로 설정될 수 있다.
타이밍 컨트롤 보드(130)는 제 1 인터페이스부(124)로부터 공급되는 영상 데이터(R, G, B) 및 제어신호(DCLK, DE, V_sync, H_sync)를 처리하여 액정패널(102)에 공급한다. 이때, 타이밍 컨트롤 보드(130)는 제 1 인터페이스부(124)로부터 공급된 영상 데이터를 수신하는 제 2 인터페이스부(132)와, 제 2 인터페이스부(132)에서 수신된 영상 데이터 및 제어신호를 처리하는 타이밍 컨트롤러(104)와, 타이밍 컨트롤러(104)에서 처리된 영상 데이터를 전송하는 제 3 인터페이스부(134)를 포함하여 구성된다.
또한, 타이밍 컨트롤 보드(130)는 영상 데이터의 상기 제 1 구동주파수 또는 제 2 구동주파수를 식별하는 주파수 식별부(212)와, 주파수 식별부(21)에서 식별된 구동주파수가 제 1 구동주파수인 경우 이에 따라 영상 데이터 처리에 적합한 타이밍 제어신호 및 설정값를 설정하고 출력하는 제 1 구동주파수 옵션 설정부(214)와, 주파수 식별부(212)에서 식별된 주파수가 제 2 구동주파수인 경우 이에 따라 영상 데이터 처리에 적합한 타이밍 제어신호 및 설정값를 설정하고 출력하는 제 2 구동주파수 옵션 설정부(216)를 포함하여 구성하는 것을 특징으로 하는 액정표시장치.
제 2 인터페이스부(132)는 제 1 인터페이스부(124)로부터 전송된 영상 데이터(R,G,B) 및 제어신호(DCLK, DE, V_sync, H_sync)를 2개의 포트를 통해 수신하도 록 구비된다. 여기서, 제 2 인터페이스부(132)는 제 1 LVDS 인테페이스부(124)로부터 전송된 영상 데이터(R,G,B) 및 제어신호(DCLK, DE, V_sync, H_sync)를 수신하여 타이밍 컨트롤러(104)에 전송한다.
주파수 식별부(212)는 제 2 인터페이스부(132)를 통해 시스템 보드(120)에 공급된 영상 데이터에 구동주파수가 제 1 또는 제 2 구동주파수인지 여부를 식별한다. 이때, 제 1 또는 제 2 구동주파수는 60Hz 또는 120Hz로 구성될 수 있다.
제 1 구동주파수 옵션 설정부(214)는 주파수 식별부(212)에서 식별된 구동주파수가 제 1 구동주파수인 경우 시스템보드(120)에서 공급된 영상 데이터를 처리하기 위한 설정값들을 타이밍 컨트롤러(104)에 제공한다. 이때, 제 1 구동주파수 옵션 설정부(214)의 설정값들은 제 1 구동주파수 옵션 설정부(214)에 룩 업 테이블(Look-up table)화하여 저장된 후 타이밍 컨트롤러(104)에 공급된다.
제 2 구동주파수 옵션 설정부(216)는 주파수 식별부(212)에서 식별된 구동주파수가 제 2 구동주파수인 경우 시스템보드(120)에서 공급된 영상 데이터를 처리하기 위한 설정값들을 타이밍 컨트롤러(104)에 제공한다. 이때, 제 2 구동주파수 옵션 설정부(216)의 설정값들은 제 2 구동주파수 옵션 설정부(216)에 룩 업 테이블(Look-up table)화하여 저장된 후 타이밍 컨트롤러(104)에 공급된다.
타이밍 컨트롤러(104)는 시스템 보드(120)로부터 공급된 영상 데이터(R, G, B)를 액정패널(102)의 구동에 알맞은 데이터 신호(Data)로 정렬하고, 정렬된 데이터 신호(Data)를 데이터 드라이버(106)에 공급한다. 또한, 타이밍 컨트롤러(104)는 외부로부터 입력되는 메인클럭(DCLK), 데이터 인에이블 신호(DE), 수평 및 수직 동 기신호(Hsync, Vsync)를 이용하여 데이터 제어신호(DCS)와 게이트 제어신호(GCS)를 생성하여 데이터 드라이버(106)와 게이트 드라이버(108) 각각의 구동 타이밍을 제어한다. 이때, 데이터 제어신호(DSC)는 소스 스타트 펄스(SSP), 소스 쉬프트 클럭(SSC), 소스 출력 인에이블(SOE) 등을 포함하고, 게이트 제어신호(GCS)는 게이트 스타트 펄스(Gate Start Pulse : GSP), 게이트 출력 인에이블신호(Gate Output Enable : GOE) 및 복수의 게이트 쉬프트 클럭(Gate Shift Clock : GSC)을 포함한다.
여기서, 게이트 스타트 펄스(GSP)는 한 화면이 표시되는 1 수직기간 중에서 스캔이 시작되는 시작 수평라인을 지시한다. 게이트 쉬프트 클럭신호(GSC)는 게이트 구동회로 내의 쉬프트 레지스터에 입력되어 게이트 스타트 펄스(GSP)를 순차적으로 쉬프트시키기 위한 타이밍 제어신호로써 박막 트랜지스터(TFT)의 온(ON) 기간에 대응하는 펄스폭으로 발생된다. 게이트 출력 신호(GOE)는 게이트 드라이버(108)의 출력을 지시한다.
또한, 타이밍 제어신호들은 소스 샘플링 클럭(Source Sampling Clock : SSC), 소스 출력 인에이블신호(SOE), 극성제어신호(POL) 등을 포함한 데이터 타이밍 제어신호들을 포함한다. 소스 샘플링 클럭(SSC)은 라이징(Rising) 또는 폴링(Falling) 에지에 기준하여 데이터 드라이버(106) 내에서 데이터의 래치동작을 지시한다. 소스 출력 인에이블신호(Source Output Enable : SOE)는 데이터 드라이버(106)의 출력을 지시한다. 극성제어신호(Polarity : POL)는 액정패널(102)의 액정셀들(Clc)에 공급될 데이터전압의 극성을 지시한다.
또한, 타이밍 컨트롤러(104)는 데이터의 전송경로 상에서 EMI와 데이터전압의 스윙폭을 줄이기 위하여, 타이밍 컨트롤러(104)는 데이터를 mini LVDS(low-voltage differential signaling) 방식 또는 RSDS(Reduced Swing Differential Signaling) 방식으로 변조하여 데이터 드라이버(106)에 공급한다.
제 3 인터페이스부(134)는 타이밍 컨트롤러(104)로부터 공급된 디지털 영상 데이터를 기수 화소 데이터들(RGBodd)과 우수 화소 데이터들(RGBeven)을 데이터 드라이버(106)에 전송한다. 여기서, 제 3 인터페이스부(134)는 주파수 식별부(212)에서 식별된 제 1 또는 제 2 구동주파수에 따라 데이터 드라이버(106)에 공급된 디지털 영상 데이터를 데이터 드라이버(106)에 전송한다.
게이트 드라이버(108)는 타이밍 컨트롤러(104)로부터 공급되는 게이트구동 제어신호(GOE, GSP, GSC)에 응답하여 스캔펄스 즉, 게이트펄스를 순차적으로 발생하여 복수의 게이트 라인(GL1 내지 GLn)에 공급한다. 이때, 게이트 드라이버(108)에는 전원공급부에서 전원전압(Vdd)이 공급된다. 이에 따라, 게이트 드라이버(108)는 전원전압(Vdd)을 이용하여 게이트 하이 전압(VGH) 및 게이트 로우 전압(VGL)을 생성한다.
게이트 드라이버(108)는 쉬프트 레지스터, 쉬프트 레지스터의 출력신호를 액정셀의 박막 트랜지스터(TFT) 구동에 적합한 스윙폭으로 변환하기 위한 레벨 쉬프터 및 레벨 쉬프터와 게이트라인(GL1 내지 GLn) 사이에 접속되는 출력 버퍼를 각각 포함하여 구성된다. 이러한, 게이트 드라이버(108)는 스캔펄스들을 순차적으로 출력한다. 이때, 게이트 드라이버(108)는 COF 또는 TCP에 실장되어 ACF(anisotropic conductive film)로 액정패널(102)의 하부기판에 형성된 게이트 패드들에 접속된다.
또한, 게이트 드라이버(108)는 게이트 인 패널(Gate In Panel) 공정을 이용하여 화소 어레이에 형성된 복수의 데이터 라인(DL1 내지 DLm), 게이트 라인(GL1 내지 GLn) 및 박막 트랜지스터(TFT)들과 동시에 액정패널(102)의 하부 유리기판 상에 직접 형성될 수 있다. 또한, 게이트 드라이버(108)는 칩온글래스(Ghip On Galss) 방식으로 액정패널(102)의 하부 유리기판 상에 직접 접착될 수도 있다.
데이터 드라이버(106)는 타이밍 컨트롤러(104)의 제어 하에 디지털 영상 데이터(RGBodd, RGBeven)를 래치한다. 그리고, 데이터 구동부(106)는 디지털 영상 데이터를 극성제어신호(POL)에 따라 아날로그 정극성/부극성 감마보상전압으로 변환하여 정극성/부극성 아날로그 데이터전압을 발생하고 그 데이터전압을 복수의 데이터 라인(DL1 내지 DLm)에 공급한다.
다시, 도 3에 도시된 본 발명의 실시 예에 따른 액정표시장치의 구성인 시스템 보드(120), 타이밍 컨트롤 보드(130), 제 1 및 제 2 인쇄회로기판(114A,114B) 및 액정패널(102)과의 연결 관계를 설명하면 다음과 같다.
먼저, 복수의 데이터 드라이버 IC(106A, 106B)는 연성 회로기판(112A, 112B)에 각각 실장 된다. 연성회로기판(112A, 112B)은 COF, 또는 TCP(Tape Carrier Package)등으로 형성될 수 있다.
연성 회로기판(112A, 112B)은 두 개로 분할된 제 1 및 제 2 인쇄 회로기판(114A, 114B)에 나누어 연결된다. 다시 말해서, 액정패널(102)의 우측에 형성된 데이터 라인들에 데이터를 공급하기 위한 연성 회로기판들(112A)은 제 1 인쇄회로기판(114A)에 연결되고, 액정패널의 좌측에 형성된 데이터 라인들에 데이터를 공급하기 위한 연성 회로기판들(112B)은 제 2 인쇄회로기판(114A)에 연결된다. 이때, 각 연성 회로기판(112A, 112B)의 입력단자들은 제 1 및 제 2 인쇄 회로기판(114A, 114B)의 출력단자들에 전기적으로 접속되고, 연성회로기판(112A, 112B)의 출력단자들은 ACF를 통해 액정패널(102)의 하부기판에 형성된 데이터 패드들(미도시)에 전기적으로 접속된다. 데이터 패드들은 도시되지 않은 데이터 링크 배선을 경유하여 데이터라인들(DL1 내지 DLm)에 연결된다.
제 1 및 제 2 인쇄 회로기판(114A, 114B)은 타이밍 컨트롤 보드(130)로부터 공급되는 디지털 영상 데이터들(RGBodd, RGBeven)이 전송되는 버스배선들, 데이터 타이밍 제어신호들이 전송되는 버스배선들, 구동전압들이 전송되는 버스배선들이 형성된다. 이때, 제 1 인쇄 회로기판(114A)의 입력단자들은 제 1 FFC(Flexible Flat Cable)(116A)를 경유하여 타이밍 컨트롤 보드(130) 상에 형성된 연결 배선들(118A)에 전기적으로 접속된다. 제 2 인쇄 회로기판(114B)의 입력단자들은 제 2 FFC(Flexible Flat Cable)(116B)를 경유하여 타이밍 컨트롤 보드(130) 상에 형성된 연결 배선들(118B)에 전기적으로 접속된다.
따라서, 제 1 및 제 2 인쇄 회로기판(112, 114)은 타이밍 컨트롤 보드(130)에 형성된 연결배선들(118A, 118B)을 경유하여 타이밍 컨트롤러(104)의 좌/우 양측으로 분리된 2개의 포트로부터 디지털 영상 데이터(RGBodd, RGBeven), 데이터 타이밍 신호 및 구동전압들을 공급받는다.
타이밍 컨트롤 보드(130)에는 타이밍 컨트롤러(104),액정패널(102)의 구동전압을 발생하기 위한 직류-직류 변환기(DC-DC Converter) 등의 회로와 함께 연결 배선들(118A, 118B)이 형성된다. 직류-직류 변환기에서 생성되는 구동전압은 게이트하이전압(Vgh), 게이트로우전압(Vgl), 공통전압(Vcom), 고전위전원전압(Vdd), 저전위전원전압(Vss), 고전위전원전압(Vdd)과 저전위전원전압(Vss) 사이에서 분압되는 다수의 감마기준전압(Gamma reference voltages) 등을 포함한다. 감마기준전압들은 디지털 영상 데이터들(RGBodd, RGBeven)의 비트수로 표현 가능한 계조 수 만큼 데이터 IC들(32a) 내에서 각 계조에 해당하는 아날로그 감마보상전압으로 세분화된다. 게이트하이전압(Vgh), 게이트로우전압(Vgl)은 스캔펄스의 스윙전압이다.
타이밍 컨트롤 보드(130)에 형성된 연결 배선들(118A, 118B)은 타이밍 컨트롤러(104)의 양측으로 분리된 2개의 출력포트(208, 210)를 FFC(116A, 116B)에 연결한다. 이 연결 배선들(118A, 118B)을 통해 타이밍 컨트롤러(104)로부터 생성된 디지털 영상 데이터들(RGBodd, RGBeven) 및 타이밍 제어신호들과, 직류-직류 변환기로부터 생성된 구동전압들이 FFC(116A, 116B)에 전달된다. 이때, 타이밍 컨트롤러(104)에 구성을 구체적으로 설명하면, 도 5에 도시된 바와 같이, 좌/우 데이터 분리부(202), 2 포트 확장부(204) 및 데이터 변조부(206)를 포함하여 구성된다.
좌/우 데이터 분리부(202)는 프레임 메모리를 이용하여 구동주파수(f)에 따라 제 2 인터페이스부(132)로 수신된 디지털 영상 데이터(R, G, B)를 좌측 데이터(RGB1), 우측 데이터(RGB2)로 분리한다. 좌/우 데이터 분리부(202)로부터 출력되는 데이터들(RGB1, RGB2)은 구동주파수의 1/2 주파수(f/2)로 2 포트 확장부(204)에 공급된다.
2 포트 확장부(204)는 좌/우 데이터 분리부(202)로부터 1/2 주파수(f/2)로 입력되는 좌/우 데이터들(RGB1, RGB2)을 기수 화소 데이터(RGB1odd, RGB2odd)와 우수 화소 데이터(RGB1even, RGB2even)로 분리하여 그 데이터들(RGBodd, RGBeven)을 1/4 주파수(f/4)로 데이터 변조부(206)에 공급한다.
데이터 변조부(206)는 mini LVDS 방식으로 데이터를 변조하는 경우에 2 포트 확장부(204)로부터 공급된 데이터들(RGB1odd, RGB2odd, RGB1even, RGB2even)의 주파수를 높여 구동주파수와 같은 주파수(f)로 우측 데이터(RGB1odd, RGB1even)와 좌측 데이터(RGB2odd, RGB2even)를 제 3 인터페이스부(134)를 통해 서로 다른 4개의 출력포트(208, 210)로 분할 출력한다.
시스템 보드(120)는 타이밍 컨트롤 보드(130)의 입력포트와 연결된 연결 배선들(118C)과 제 3 FFC(128)를 이용하여 연결한다. 따라서, 시스템 보드(120)는 외부로부터 입력된 영상 데이터(R, G, B) 및 제어신호(DCLK, DE, V_sync, H_sync)를 제 3 FFC(128)를 통해 타이밍 컨트롤 보드(130)에 전달한다.
다시 말해서, 시스템 보드(120)에 입력된 우측 데이터(RGB1odd, RGB1even)는 타이밍 컨트롤러(104)의 제1 출력포트(210), 제 1 연결배선(118A), 및 제 1 FFC(116A)를 경유하여 제 1 인쇄회로기판(114A)에 전송된다. 시스템 보드(120)에서 입력된 좌측 데이터(RGB2odd, RGB2even)는 타이밍 컨트롤러(104)의 제2 출력포트(208), 제 2 연결배선(118B), 및 제 2 FFC(116B)를 경유하여 제 2 인쇄회로기판(114B)에 전송된다.
이와 같이 구성된 액정표시장치는 외부에서 입력되는 영상 데이터(R, G, B)를 구동하고자하는 구동주파수에 따라 시스템 보드(120)에서 처리하여 타이밍 컨트롤 보드(130)에 공급하고, 공급된 영상데이터에 구동주파수를 식별한 타이밍 컨트롤 보드(130)는 식별된 구동주파수에 따라 처리된 영상데이터를 액정패널(102)에 공급하는 것으로 구동주파수에 따라 시스템 보드 및 타이밍 컨트롤 보드(120, 130)를 변경시키지 않고 공용으로 사용함으로써, 제조비 절감 및 생산 효율을 향상시킬 수 있다.
이상에서 설명한 본 발명은 상술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 종래의 지식을 가진 자에게 있어 명백할 것이다.
도 1은 종래의 120Hz로 구동되는 액정표시장치를 개략적으로 나타낸 도면.
도 2는 본 발명의 실시 예에 따른 액정표시장치를 나타낸 도면.
도 3은 본 발명의 실시 예에 따른 액정표시장치를 나타낸 도면.
도 4는 본 발명의 실시 예에 따른 시스템 보드 및 타이밍 컨트롤 보드를 나타낸 도면.
도 5는 본 발명의 실시 예에 따른 타이밍 컨트롤러의 내부 구성을 나타낸 도면.
<도면의 주요 부분에 대한 부호의 설명>
120 : 시스템 보드 122 : 영상처리부
124 : 제 1 인터페이스부 126 : 주파수 체배부
130 : 타이밍 컨트롤 보드 132 : 제 2 인터페이스부
134 : 제 3 인터페이스부 212 : 구동주파수 식별부
214, 216 : 제 1 및 제 2 구동 주파수 옵션 설정부

Claims (9)

  1. 영상 데이터의 구동주파수를 식별하고 상기 구동주파수에 따라 제 1 구동주파수 또는 제 2 구동주파수로 상기 영상 데이터를 공급하는 시스템 보드와;
    상기 영상 데이터를 처리하고 제어신호를 출력하는 타이밍 컨트롤러가 실장되고 상기 각 구동주파수에 따라 상기 영상 데이터 및 제어신호를 출력하는 타이밍 컨트롤 보드; 및
    상기 타이밍 컨트롤 보드로부터 공급된 영상 데이터 및 제어신호에 따라 화상을 표시하는 액정패널을 포함하며,
    상기 시스템 보드는
    외부로부터 입력된 상기 영상 데이터를 상기 제 1 또는 제 2 구동주파수에 따라 처리하는 영상처리부와,
    상기 영상처리부에서 처리된 영상 데이터를 전송하는 제 1 인터페이스부를 포함하여 구성되는 것을 특징으로 하는 액정표시장치.
  2. 제 1 항에 있어서,
    상기 제 1 구동주파수 또는 제 2 구동주파수는 60Hz 또는 120Hz인 것을 특징으로 하는 액정표시장치.
  3. 삭제
  4. 제 2 항에 있어서,
    상기 영상처리부는 처리하고자하는 구동주파수에 따라 상기 제 1 구동주파수 또는 제 2 구동주파수로 체배하여 공급하는 주파수 체배부를 포함하여 구성되는 것을 특징으로 하는 액정표시장치.
  5. 제 2 항에 있어서,
    상기 제 1 인터페이스부는 LVDS 인터페이스 방식으로 상기 영상 데이터를 전송하는 것을 특징으로 하는 액정표시장치.
  6. 제 2 항에 있어서,
    상기 타이밍 컨트롤 보드는,
    상기 제 1 인터페이스부로부터 공급된 상기 영상 데이터를 수신하는 제 2 인터페이스부와;
    상기 영상 데이터의 상기 제 1 구동주파수 또는 제 2 구동주파수를 식별하는 주파수 식별부와;
    상기 주파수 식별부에서 식별된 주파수가 상기 제 1 구동주파수인 경우 상기 제 1 구동주파수에 따라 상기 영상 데이터를 처리하기 위한 설정값을 출력하는 제 1 구동주파수 옵션 설정부와;
    상기 주파수 식별부에서 식별된 주파수가 상기 제 2 구동주파수인 경우 상기 제 2 구동주파수에 따라 상기 영상 데이터를 처리하기 위한 설정값을 출력하는 제 2 구동주파수 옵션 설정부와;
    상기 제 1 및 제 2 구동주파수 옵션 설정부에서 공급된 설정값에 따라 상기 제 2 인터페이스부에서 수신된 상기 영상 데이터 및 제어신호를 처리하는 타이밍 컨트롤러; 및
    상기 타이밍 컨트롤러에서 처리된 상기 영상 데이터를 전송하는 제 3 인터페이스부를 포함하여 구성되는 것을 특징으로 하는 액정표시장치.
  7. 제 6 항에 있어서,
    상기 제 1 및 제 2 인터페이스부는 2개의 출력포트로 구성된 것을 특징으로 하는 액정표시장치.
  8. 제 6 항에 있어서,
    상기 제 3 인터페이스부는 좌우 각각에 2개의 출력포트로 구성된 것을 특징으로 하는 액정표시장치.
  9. 제 6 항에 있어서,
    상기 제 3 인터페이스부는 mini-LVDS 방식으로 상기 영상 데이터를 전송하는 것을 특징으로 하는 액정표시장치.
KR1020080046348A 2008-05-19 2008-05-19 액정표시장치 KR101286541B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020080046348A KR101286541B1 (ko) 2008-05-19 2008-05-19 액정표시장치
CN2008101741119A CN101587691B (zh) 2008-05-19 2008-11-07 液晶显示器
US12/318,050 US8330687B2 (en) 2008-05-19 2008-12-19 Liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080046348A KR101286541B1 (ko) 2008-05-19 2008-05-19 액정표시장치

Publications (2)

Publication Number Publication Date
KR20090120359A KR20090120359A (ko) 2009-11-24
KR101286541B1 true KR101286541B1 (ko) 2013-07-23

Family

ID=41315686

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080046348A KR101286541B1 (ko) 2008-05-19 2008-05-19 액정표시장치

Country Status (3)

Country Link
US (1) US8330687B2 (ko)
KR (1) KR101286541B1 (ko)
CN (1) CN101587691B (ko)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8780093B2 (en) * 2009-03-25 2014-07-15 Himax Technologies Limited Method for transmitting image data through RSDS transmission interfaces
US20110025697A1 (en) * 2009-07-28 2011-02-03 Ying-Lieh Chen Method for transmitting image data through rsds transmission interfaces
KR101685590B1 (ko) 2010-05-18 2016-12-13 삼성디스플레이 주식회사 입체 영상 표시 장치
KR101320075B1 (ko) * 2010-06-18 2013-10-18 엘지디스플레이 주식회사 ｉＤＰ 인터페이스 기반의 픽셀 클럭 복원 방법과 이를 이용한 표시장치
KR101281026B1 (ko) * 2010-10-13 2013-07-09 엘지디스플레이 주식회사 엘이디 어셈블리 및 이를 포함하는 액정표시장치
KR101279351B1 (ko) * 2010-12-02 2013-07-04 엘지디스플레이 주식회사 타이밍 컨트롤러 및 이를 이용한 액정표시장치
KR101817939B1 (ko) * 2011-03-28 2018-01-15 삼성디스플레이 주식회사 3차원 영상 데이터 처리 방법 및 이를 수행하는 표시 장치
KR101859219B1 (ko) 2011-07-25 2018-05-18 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR101418141B1 (ko) 2011-12-13 2014-07-11 엘지디스플레이 주식회사 표시장치
KR101874429B1 (ko) * 2012-02-02 2018-08-03 삼성디스플레이 주식회사 표시장치 및 그 제조방법
KR101945445B1 (ko) 2012-04-24 2019-04-18 삼성디스플레이 주식회사 화상 표시장치 및 그의 구동방법
KR102015771B1 (ko) * 2013-01-24 2019-08-30 삼성디스플레이 주식회사 표시 장치 및 그것의 구동 방법
KR102106005B1 (ko) * 2013-08-22 2020-05-04 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
CN103760700A (zh) * 2013-12-25 2014-04-30 深圳市华星光电技术有限公司 一种液晶显示阵列基板、源极驱动电路及断线修复方法
US20150179678A1 (en) * 2013-12-25 2015-06-25 Shenzhen China Star Optoelectronics Technology Co., Ltd. Liquid crystal display array substrate, source driving circuit and broken line repairing method
KR102160814B1 (ko) 2014-02-24 2020-09-29 삼성디스플레이 주식회사 유기전계발광 표시장치 및 그의 구동방법
CN103997335B (zh) * 2014-05-13 2017-04-05 合肥鑫晟光电科技有限公司 时序控制器的信号频率的设定装置、方法以及显示设备
CN106098017B (zh) * 2016-08-25 2019-02-22 深圳市华星光电技术有限公司 一种降低电磁干扰的驱动方法及驱动装置
KR102420998B1 (ko) * 2017-08-04 2022-07-13 엘지디스플레이 주식회사 통신 방법과 이를 이용한 표시장치
KR102511344B1 (ko) * 2018-04-02 2023-03-20 삼성디스플레이 주식회사 표시장치 및 그의 구동방법
US20190049781A1 (en) * 2018-10-05 2019-02-14 Intel Corporation High efficiency quantum dot liquid crystal displays
CN109686307B (zh) * 2019-01-04 2020-06-23 京东方科技集团股份有限公司 伽马基准电压的生成方法及装置、显示面板、显示装置
EP3985657A4 (en) * 2019-06-25 2022-08-10 Xianyang Caihong Optoelectronics Technology Co., Ltd DISPLAY DEVICE
CN110767188B (zh) * 2019-10-12 2022-05-31 Tcl华星光电技术有限公司 显示面板驱动系统
CN113539194B (zh) * 2020-04-22 2023-05-02 咸阳彩虹光电科技有限公司 显示装置
CN114648967B (zh) * 2022-03-16 2023-07-25 Tcl华星光电技术有限公司 液晶显示面板及显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08248925A (ja) * 1995-03-10 1996-09-27 Sharp Corp 電子機器
KR20050031626A (ko) * 2003-09-30 2005-04-06 엘지.필립스 엘시디 주식회사 평판 표시장치의 구동장치 및 구동방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100815893B1 (ko) * 2001-09-12 2008-03-24 엘지.필립스 엘시디 주식회사 액정표시장치의 구동방법 및 장치
JP3985736B2 (ja) * 2003-06-18 2007-10-03 株式会社日立製作所 表示装置
US20060012714A1 (en) * 2004-07-16 2006-01-19 Greenforest Consulting, Inc Dual-scaler architecture for reducing video processing requirements
KR101201317B1 (ko) * 2005-12-08 2012-11-14 엘지디스플레이 주식회사 액정 표시장치의 구동장치 및 구동방법
KR20070098419A (ko) * 2006-03-30 2007-10-05 엘지.필립스 엘시디 주식회사 액정 표시장치의 구동 장치 및 방법
KR101251352B1 (ko) * 2006-12-13 2013-04-05 삼성디스플레이 주식회사 콘트롤러 보드 및 이를 갖는 표시장치
US8134640B2 (en) * 2006-12-26 2012-03-13 Broadcom Corporation Video processor architecture and method for frame rate conversion

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08248925A (ja) * 1995-03-10 1996-09-27 Sharp Corp 電子機器
KR20050031626A (ko) * 2003-09-30 2005-04-06 엘지.필립스 엘시디 주식회사 평판 표시장치의 구동장치 및 구동방법

Also Published As

Publication number Publication date
US8330687B2 (en) 2012-12-11
KR20090120359A (ko) 2009-11-24
US20090284455A1 (en) 2009-11-19
CN101587691A (zh) 2009-11-25
CN101587691B (zh) 2013-01-23

Similar Documents

Publication Publication Date Title
KR101286541B1 (ko) 액정표시장치
KR100874639B1 (ko) 액정표시장치
US8593440B2 (en) Liquid crystal display
US8344984B2 (en) Liquid crystal display and method of driving the same
US8009130B2 (en) Liquid crystal display device and method of driving the same
KR100864926B1 (ko) 액정표시장치
US8421779B2 (en) Display and method thereof for signal transmission
KR20070121318A (ko) 액정표시장치 및 이의 구동방법
GB2469887A (en) Method of driving a liquid crystal display device
KR101361956B1 (ko) 액정표시장치
KR101585687B1 (ko) 액정표시장치
KR101696458B1 (ko) 액정표시장치
KR101389205B1 (ko) 액정표시장치와 그 구동방법
KR101633103B1 (ko) 액정표시장치
KR101615765B1 (ko) 액정표시장치와 그 구동 방법
KR100870498B1 (ko) 액정표시장치
KR102009891B1 (ko) 액정표시 장치
KR101588897B1 (ko) 액정표시장치
KR100855502B1 (ko) 액정표시장치와 그 구동방법
KR102406704B1 (ko) 액정 표시 장치 및 그 구동 방법
KR100864976B1 (ko) 액정표시장치
KR101502370B1 (ko) 액정표시장치
KR20090109767A (ko) 액정표시장치
KR20040077174A (ko) 액정표시장치의 구동장치 및 방법
KR20080029306A (ko) 액정 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160630

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190617

Year of fee payment: 7