[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR101273707B1 - Thin film transistor and method for producing the same - Google Patents

Thin film transistor and method for producing the same Download PDF

Info

Publication number
KR101273707B1
KR101273707B1 KR1020110030354A KR20110030354A KR101273707B1 KR 101273707 B1 KR101273707 B1 KR 101273707B1 KR 1020110030354 A KR1020110030354 A KR 1020110030354A KR 20110030354 A KR20110030354 A KR 20110030354A KR 101273707 B1 KR101273707 B1 KR 101273707B1
Authority
KR
South Korea
Prior art keywords
titanium oxide
gate electrode
electrode
dielectric layer
target
Prior art date
Application number
KR1020110030354A
Other languages
Korean (ko)
Other versions
KR20110111255A (en
Inventor
김한기
박용석
최광혁
최윤영
Original Assignee
경희대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 경희대학교 산학협력단 filed Critical 경희대학교 산학협력단
Publication of KR20110111255A publication Critical patent/KR20110111255A/en
Application granted granted Critical
Publication of KR101273707B1 publication Critical patent/KR101273707B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 모든 구성 요소가 저렴한 산화티타늄(Ti-O)으로 이루어진 투명 박막 트랜지스터 및 그 제조방법을 제공하기 위한 것으로, 본 발명에 의한 투명 박막 트랜지스터는, 금속 물질(M)이 도핑된 산화티타늄(M:Ti2O3)으로 이루어진 게이트 전극, 게이트 전극과 접하고 유전체 특성을 갖는 산화티타늄(TiO2)으로 이루어진 유전층, 유전층에 의해 게이트 전극과 이격되고 게이트 전극과 산화티타늄(M:Ti2O3)으로 이루어진 소스 전극, 유전층에 의해 게이트 전극과 이격되고 소스 전극과 이격되도록 배치되며 게이트 전극과 같은 산화티타늄(M:Ti2O3)으로 이루어진 드레인 전극, 소스 전극과 드레인 전극을 연결하고 금속 물질(M)이 도핑된 산화티타늄(M:TiO2)으로 이루어진 반도체층을 포함한다. 본 발명에 의한 투명 박막 트랜지스터는 모든 구성 요소가 산화티타늄으로 이루어짐으로써, 제조 공정이 단순하고 저비용으로 제조가 가능하다.The present invention is to provide a transparent thin film transistor and a method of manufacturing the transparent thin film transistor consisting of all the components of inexpensive titanium oxide (Ti-O), the transparent thin film transistor according to the present invention, titanium oxide doped with a metal material (M) A gate electrode made of M: Ti 2 O 3 ), a dielectric layer made of titanium oxide (TiO 2 ) in contact with the gate electrode and having a dielectric property, and spaced apart from the gate electrode by a dielectric layer, the gate electrode and titanium oxide (M: Ti 2 O 3) Source electrode, which is spaced apart from the gate electrode by the dielectric layer, and spaced apart from the source electrode, the drain electrode made of titanium oxide (M: Ti 2 O 3 ), such as the gate electrode, connects the source electrode and the drain electrode, And a semiconductor layer made of titanium oxide (M: TiO 2 ) doped with (M). In the transparent thin film transistor according to the present invention, since all components are made of titanium oxide, the manufacturing process is simple and can be manufactured at low cost.

Description

투명 박막 트랜지스터 및 그 제조방법{Thin film transistor and method for producing the same}Transparent thin film transistor and its manufacturing method {Thin film transistor and method for producing the same}

본 발명은 투명 박막 트랜지스터에 관한 것으로, 더욱 상세하게는 모든 구성 요소가 산화티타늄(Ti-O)으로 이루어진 투명 박막 트랜지스터 및 그 제조방법에 관한 것이다.The present invention relates to a transparent thin film transistor, and more particularly, to a transparent thin film transistor made of titanium oxide (Ti-O) and a method of manufacturing the same.

최근 더욱 밝고 선명한 영상을 보고 싶어하는 사람들의 갈망을 충족시킬 수 있는 평판 디스플레이의 시장이 크게 성장하고 있다. 평판 디스플레이는 브라운관 디스플레이에 비해 두께가 획기적으로 얇을 뿐만 아니라 소형에서부터 대형까지 다양한 크기의 화면을 만들 수 있는 장점이 있다.The market for flat-panel displays, which can meet the desire of people who want to see brighter and clearer images in recent years, is growing rapidly. Flat panel displays are not only significantly thinner than CRT displays, but they also have the advantage of creating a variety of sizes from small to large.

평판 디스플레이의 구동소자로는 주로 박막 트랜지스터(thin film transistor, TFT)가 이용되고 있다. 박막 트랜지스터는 전계효과 트랜지스터의 한 종류이다. 전계효과 트랜지스터는 금속 전극, 절연층, 반도체를 포함하는 캐패시터 구조를 갖는 것으로, 절연층을 사이에 두고 금속 전극(게이트 전극)에 양전압을 인가하여 반대쪽의 반도체에 음전하(전자) 또는 음전압을 인가하여 양전하(정공)를 절연체와 반도체 계면에 끌어당겨 전하층을 만들 수 있고 전하량도 전압의 크기로 조절할 수 있다. 이렇게 형성된 전하층 양단에 금속 전극(소스와 드레인 전극)을 붙이면 하나의 저항체가 되는데, 이 저항체는 게이트 전극에 인가되는 전압과 소스-드레인 전압의 크기로 조절할 수 있는 일종의 가변 저항이 된다. 박막 트랜지스터는 소스와 드레인 전극으로 도핑 영역을 사용하지 않고 반도체층에 금속 전극을 부착하며 반도체층을 얇은 박막으로 제작한 것이다.As a driving device of a flat panel display, a thin film transistor (TFT) is mainly used. Thin film transistors are a kind of field effect transistors. The field effect transistor has a capacitor structure including a metal electrode, an insulating layer, and a semiconductor, and applies a positive voltage to a metal electrode (gate electrode) with an insulating layer interposed therebetween, so that a negative charge (electron) or negative voltage is applied to the semiconductor on the opposite side. When applied, positive charges (holes) can be attracted to the insulator and semiconductor interfaces to form a charge layer, and the amount of charge can also be adjusted to the magnitude of the voltage. Attaching metal electrodes (source and drain electrodes) to both ends of the charge layer thus formed becomes a resistor, which becomes a kind of variable resistor that can be controlled by the magnitude of the voltage applied to the gate electrode and the source-drain voltage. In the thin film transistor, a metal electrode is attached to a semiconductor layer without using a doped region as a source and a drain electrode, and the semiconductor layer is manufactured as a thin film.

종래 박막 트랜지스터는 In-Ga-Zn-O, Zn-Sn-O, ZnO, SnO, InZnO, InO, Al-Zn-Sn-O를 채널층으로, 금속(Ti, Al, Mo, Pt, Au) 박막을 Source/Drain/Gate 전극으로, 산화물(SiO2, SiON, SiN, Al2O3, Y2O3) 박막을 절연체로 사용한다.Conventional thin film transistors include In-Ga-Zn-O, Zn-Sn-O, ZnO, SnO, InZnO, InO, Al-Zn-Sn-O as channel layers, and metals (Ti, Al, Mo, Pt, Au) The thin film is used as a source / drain / gate electrode, and an oxide (SiO 2 , SiON, SiN, Al 2 O 3 , Y 2 O 3 ) thin film is used as an insulator.

그런데 In-Ga-Zn-O계 산화물 트랜지스터의 경우, 높은 인듐 가격으로 인한 고가의 생산비, 수소 플라즈마에 대한 취약성, 유연성 부족, 고온 공정 등의 어려움이 있다. 최근 고가의 인듐을 대체할 수 있는 투명 전극 재료에 대한 연구가 활발하게 이루어지고 있으며, 매장량이 풍부한 산화티타늄(Ti-O)이 주목받고 있다.However, in the case of In-Ga-Zn-O-based oxide transistors, high production costs due to high indium prices, vulnerability to hydrogen plasma, lack of flexibility, and high temperature processes are difficult. Recently, researches on transparent electrode materials that can replace expensive indium have been actively conducted, and titanium oxide (Ti-O) having abundant reserves has attracted attention.

산화티타늄(Ti-O)는 절연물이므로 도전체 특성을 갖기 위해서는 금속 물질의 도핑이 필수적이다. 그런데 금속 물질의 도핑량이 증가하면 전기 전도도는 향상되나 투명성이 떨어지는 문제가 생긴다. 따라서, 산화티타늄(Ti-O)을 투명 전도막 (transparent conductive oxide: TCO)으로 이용하기 위해서는 금속 물질의 적은 도핑량으로 금속에 가까운 전도성을 얻어야 하며, 이를 위해서는 산화티타늄(Ti-O)을 결정 구조로 만들 필요가 있다.Since titanium oxide (Ti-O) is an insulator, doping of a metal material is essential to have conductor characteristics. However, when the doping amount of the metal material is increased, the electrical conductivity is improved, but the transparency is inferior. Therefore, in order to use titanium oxide (Ti-O) as a transparent conductive oxide (TCO), it is necessary to obtain conductivity close to the metal with a small doping amount of the metal material, and for this, titanium oxide (Ti-O) is determined. Need to be structured.

결정질의 산화티타늄 투명 전도막을 얻기 위해서 종래에는 La-Al-O 기판과 같은 방향성 기판 위에 산화티타늄을 에픽택셜(epitaxial)하게 성장시키고, 이를 500℃ ~ 700℃의 온도에서 2 ~ 3시간 동안 열처리해야 했다. 이와 같이 종래에는 고가의 방향성 기판 사용과 장시간의 열처리로 인해, 제조 시간이 길고, 수율이 떨어지며, 제조 단가가 높은 문제점이 있었다.In order to obtain a crystalline titanium oxide transparent conductive film, conventionally, titanium oxide is epitaxially grown on a directional substrate such as a La-Al-O substrate and heat-treated at a temperature of 500 ° C to 700 ° C for 2 to 3 hours. did. As described above, due to the use of expensive directional substrates and heat treatment for a long time, manufacturing time is long, yields are low, and manufacturing costs are high.

본 발명은 이러한 점을 감안하여 안출된 것으로, 본 발명의 목적은 유리 기판과 같은 방향성을 갖지 않는 저가의 다양한 기판에서 짧은 열처리를 통해 아나타제(anatase) 결정 구조를 갖는 산화티타늄(Ti-O)을 성장시킬 수 있으며, 아나타제 결정 구조의 산화티타늄(Ti-O)이 도전체의 전기 전도도와 투명 전도막으로 사용할 수 있는 투명도를 갖는다는 연구 결과에 따라 모든 구성요소가 산화티타늄(Ti-O)으로 이루어지며, 성막 공정을 통해 간단한 제조 공정과 저렴한 제조 비용으로 제조할 수 있는 투명 박막 트랜지스터 및 그 제조방법을 제공하는 것이다.The present invention has been devised in view of this point, and an object of the present invention is to obtain titanium oxide (Ti-O) having an anatase crystal structure through a short heat treatment on various low-cost substrates having no directivity as a glass substrate. According to the results of research showing that titanium oxide (Ti-O) of anatase crystal structure has the transparency which can be used as the electrical conductivity of the conductor and the transparent conductive film, all components are converted to titanium oxide (Ti-O). The present invention provides a transparent thin film transistor and a method of manufacturing the same, which can be manufactured by a simple manufacturing process and low manufacturing cost through a film forming process.

본 발명의 다른 목적은 공정의 단순화와 저가화를 통해 평판 디스플레이 구동소자의 가격 경쟁력 확보 및 이를 통한 디스플레이 기술의 경쟁력 강화할 수 있는 투명 박막 트랜지스터 및 그 제조방법을 제공하는 것이다.Another object of the present invention is to provide a transparent thin film transistor and a method of manufacturing the same, which can secure a price competitiveness of a flat panel display driving device and thereby enhance the competitiveness of a display technology by simplifying and lowering a process.

상기 목적을 달성하기 위한 본 발명에 의한 투명 박막 트랜지스터는, 금속 물질(M)이 도핑되어 도체 수준의 자유전자 농도를 갖는 결정질의 산화티타늄(M:Ti2O3)으로 이루어진 게이트 전극, 상기 게이트 전극과 접하고 유전체 특성을 갖는 비정질의 산화티타늄(TiO2)으로 이루어진 유전층, 상기 유전층에 의해 상기 게이트 전극과 이격되고 상기 게이트 전극과 같은 도체 특성을 갖는 결정질의 산화티타늄(M:Ti2O3)으로 이루어진 소스 전극, 상기 유전층에 의해 상기 게이트 전극과 이격되고 상기 소스 전극과 이격되도록 배치되며 상기 게이트 전극과 같은 도체 특성을 갖는 결정질의 산화티타늄(M:Ti2O3)으로 이루어진 드레인 전극, 상기 소스 전극과 상기 드레인 전극을 연결하고 상기 게이트 전극보다 상기 금속 물질(M)이 적게 도핑되어 반도체 수준의 자유전자 농도를 갖는 비정질 또는 결정질의 산화티타늄(M:TiO2)으로 이루어진 반도체층을 포함한다.A transparent thin film transistor according to the present invention for achieving the above object is a gate electrode made of crystalline titanium oxide (M: Ti 2 O 3 ) having a metal-level (M) doped to have a free electron concentration of the conductor level, the gate A dielectric layer made of amorphous titanium oxide (TiO 2 ) in contact with an electrode and having dielectric properties, and a crystalline titanium oxide (M: Ti 2 O 3 ) spaced apart from the gate electrode by the dielectric layer and having the same conductor characteristics as the gate electrode A source electrode consisting of a crystalline titanium oxide (M: Ti 2 O 3 ), the dielectric layer being spaced apart from the gate electrode by the dielectric layer and spaced apart from the source electrode, and having the same conductor characteristics as the gate electrode; The semiconductor electrode is connected to the source electrode and the drain electrode, and less doped with the metal material M than the gate electrode. And a semiconductor layer made of amorphous or crystalline titanium oxide (M: TiO 2 ) having a free electron concentration.

상기 게이트 전극, 상기 소스 전극, 상기 드레인 전극은 아나타제형 결정 구조를 가질 수 있다.The gate electrode, the source electrode, and the drain electrode may have an anatase crystal structure.

상기 게이트 전극은 상기 유전층 하부에 배치되고, 상기 소스 전극과 상기 드레인 전극과 상기 반도체층은 상기 유전층 상부에 배치될 수 있다.The gate electrode may be disposed under the dielectric layer, and the source electrode, the drain electrode, and the semiconductor layer may be disposed on the dielectric layer.

상기 게이트 전극은 상기 유전층 상부에 배치되고, 상기 소스 전극과 상기 드레인 전극과 상기 반도체층은 상기 유전층 하부에 배치될 수 있다.The gate electrode may be disposed above the dielectric layer, and the source electrode, the drain electrode, and the semiconductor layer may be disposed below the dielectric layer.

상기 게이트 전극, 상기 소스 전극, 상기 드레인 전극 및 상기 반도체층에 도핑되는 금속 물질(M)은 니오븀(Nb)일 수 있다.The metal material M doped in the gate electrode, the source electrode, the drain electrode, and the semiconductor layer may be niobium (Nb).

상기 목적을 달성하기 위한 본 발명에 의한 투명 박막 트랜지스터의 제조방법은, (a) 산화티타늄(Ti2O3)으로 이루어진 산화티타늄(Ti2O3) 타겟과, 금속 물질(M)로 이루어지는 금속 타겟을 동시에 스퍼터링하여, 상기 금속 물질(M)이 도핑된 결정질의 산화티타늄(M:Ti2O3)으로 이루어진 게이트 전극을 형성하는 단계, (b) 산화티타늄(TiO2)으로 이루어진 산화티타늄(TiO2) 타겟을 스퍼터링하여 유전체 특성을 갖는 산화티타늄(TiO2)으로 이루어진 유전층을 형성하는 단계, (c) 상기 산화티타늄(Ti2O3) 타겟과 상기 금속 타겟을 동시에 스퍼터링하여, 상기 금속 물질(M)이 도핑된 결정질의 산화티타늄(Ti2O3)으로 이루어진 소스 전극 및 드레인 전극을 각각 형성하는 단계, (d) 상기 산화티타늄(TiO2) 타겟과 상기 금속 타겟을 동시에 스퍼터링하되, 상기 금속 물질(M)이 상기 게이트 전극의 금속 물질(M)보다 적게 도핑된 산화티타늄(M:TiO2)으로 이루어진 비정질 또는 결정질의 반도체층을 형성하는 단계를 포함하고, 상기 게이트 전극과 상기 소스 전극, 상기 드레인 전극, 상기 반도체층 사이에 상기 유전층을 배치하고, 상기 소스 전극과 상기 드레인 전극을 상기 반도체층을 통해 연결한다.Production method of the transparent thin-film transistor according to the present invention for achieving the above object, (a) titanium oxide (Ti 2 O 3) titanium oxide consisting of (Ti 2 O 3) a metal comprising the target and the metal material (M) Simultaneously sputtering a target to form a gate electrode made of crystalline titanium oxide (M: Ti 2 O 3 ) doped with the metal material (M), (b) titanium oxide (TiO 2 ) TiO 2 ) sputtering a target to form a dielectric layer made of titanium oxide (TiO 2 ) having a dielectric property, (c) simultaneously sputtering the titanium oxide (Ti 2 O 3 ) target and the metal target to form the metal material. (D) forming a source electrode and a drain electrode each made of crystalline titanium oxide (Ti 2 O 3 ) doped, (d) simultaneously sputtering the titanium oxide (TiO 2 ) target and the metal target, metal The gate electrode, and forming a semiconductor layer of amorphous or crystalline consisting of: (TiO 2 M) and the source electrode, the quality (M) wherein the gate electrode metal material of titanium of less doped than the oxidation (M) The dielectric layer is disposed between the drain electrode and the semiconductor layer, and the source electrode and the drain electrode are connected through the semiconductor layer.

상기 (a) 단계는 상기 산화티타늄(Ti2O3) 타겟과 상기 금속 타겟을 동시에 스퍼터링한 후, 상기 산화티타늄(M:Ti2O3)으로 이루어진 게이트 전극을 급속 열처리할 수 있다.In the step (a), after sputtering the titanium oxide (Ti 2 O 3 ) target and the metal target at the same time, the gate electrode made of titanium oxide (M: Ti 2 O 3 ) may be rapidly heat-treated.

상기 급속 열처리 온도는 500℃ 이상인 것이 좋다.The rapid heat treatment temperature is preferably 500 ℃ or more.

상기 (c) 단계는 상기 산화티타늄(Ti2O3) 타겟과 상기 금속 타겟을 동시에 스퍼터링한 후, 상기 산화티타늄(Ti2O3)으로 이루어진 소스 전극 및 드레인 전극을 각각 급속 열처리할 수 있다.In the step (c), after sputtering the titanium oxide (Ti 2 O 3 ) target and the metal target at the same time, the source electrode and the drain electrode made of titanium oxide (Ti 2 O 3 ) may be rapidly heat-treated, respectively.

상기 산화티타늄(Ti2O3)으로 이루어진 상기 게이트 전극, 상기 소스 전극 및 상기 드레인 전극은 아나타제형(anatase) 결정 구조를 갖는 것이 좋다.The gate electrode, the source electrode and the drain electrode made of titanium oxide (Ti 2 O 3 ) may have an anatase crystal structure.

본 발명에 의한 투명 박막 트랜지스터의 제조방법은, 상기 (a) 단계를 먼저 수행하여 기판 위에 상기 게이트 전극을 형성하고, 상기 (b) 단계를 수행하여 상기 게이트 전극 위에 상기 유전층을 형성하고, 상기 (d) 단계를 수행하여 상기 반도체층을 상기 유전층 위에 형성하고, 상기 (c) 단계를 수행하여 상기 소스 전극 및 상기 드레인 전극을 상기 반도체층을 통해 연결되도록 상기 유전층 위에 형성할 수 있다.In the method of manufacturing a transparent thin film transistor according to the present invention, the step (a) is first performed to form the gate electrode on the substrate, and the step (b) is performed to form the dielectric layer on the gate electrode and the ( The semiconductor layer may be formed on the dielectric layer by performing step d), and the source electrode and the drain electrode may be formed on the dielectric layer to be connected through the semiconductor layer by performing step (c).

본 발명에 의한 투명 박막 트랜지스터의 제조방법은, 상기 (c) 단계를 먼저 수행하여 상기 소스 전극 및 상기 드레인 전극을 기판 위에 상호 이격되게 형성하고, 상기 (d) 단계를 수행하여 상기 반도체층을 상기 소스 전극과 상기 드레인 전극을 연결하도록 상기 기판 위에 형성하고, 상기 (b) 단계를 수행하여 상기 반도체층 위에 상기 유전층을 형성하고, 상기 (a) 단계를 수행하여 상기 유전층 위에 상기 게이트 전극을 형성할 수 있다.In the method of manufacturing a transparent thin film transistor according to the present invention, the step (c) is first performed to form the source electrode and the drain electrode spaced apart on a substrate, and the step (d) is performed to form the semiconductor layer. A source electrode and a drain electrode are formed on the substrate, the step (b) is performed to form the dielectric layer on the semiconductor layer, and the step (a) is performed to form the gate electrode on the dielectric layer. Can be.

본 발명은 방향성을 갖지 않는 저가의 다양한 기판에서 짧은 열처리를 통해 도전체의 전기 전도도와 투명 전도막으로 사용할 수 있는 투명도를 갖는 아나타제 결정 구조의 산화티타늄(M:Ti2O3)을 성장시킬 수 있으며, 간단한 제조 공정과 저렴한 제조 비용으로 모든 구성 요소가 산화티타늄으로 이루어진 투명 박막 트랜지스터를 구현할 수 있다.The present invention can grow titanium oxide (M: Ti 2 O 3 ) of the anatase crystal structure having a transparency that can be used as a transparent conductive film and the electrical conductivity of the conductor through a short heat treatment on a variety of low-cost non-oriented substrates In addition, a simple manufacturing process and low manufacturing cost enable a transparent thin film transistor in which all components are made of titanium oxide.

또한 본 발명은 모든 구성 요소를 산화티타늄을 이용한 스퍼터 공정을 통해 제조할 수 있기 때문에, 기존의 스퍼터 장비를 이용한 대면적 투명 박막 트랜지스터 제작이 가능하다.In addition, since the present invention can manufacture all the components through a sputtering process using titanium oxide, it is possible to manufacture a large-area transparent thin film transistor using a conventional sputtering equipment.

또한 본 발명은 공정의 단순화와 저가화를 통해 평판 디스플레이 구동 소자의 가격 경쟁력 확보 및 이를 통한 디스플레이 기술의 경쟁력 강화를 이룰 수 있다.In addition, the present invention can achieve a price competitiveness of the flat panel display driving device and simplify the display technology by simplifying the process and lowering the cost.

도 1은 본 발명에 따른 투명 박막 트랜지스터를 나타낸 것이다.
도 2는 산화티타늄(Ti2O3)과 니오븀(Nb)을 이용하여 유리 기판 위에 산화티타늄(Nb:Ti2O3)막을 형성하고 이를 급속 열처리한 후 전도체로의 특성을 알아보기 위한 hall measurement 분석 결과를 나타낸 것이다.
도 3은 유리 기판 위에 형성된 산화티타늄(Nb:Ti2O3)막의 Transmission Electron Microscope를 이용한 급속 열처리 전후의 단면 이미지를 나타낸 것이다.
도 4는 산화티타늄(Ti2O3)과 니오븀(Nb)을 이용하여 유리 기판 위에 산화티타늄(Nb:Ti2O3)막을 형성하고 이를 급속 열처리한 후 Synchrotron X-Ray Diffraction 분석한 결과를 나타낸 것이다.
도 5는 산화티타늄(Ti2O3)과 니오븀(Nb)을 이용하여 유리 기판 위에 산화티타늄(Nb:Ti2O3)막을 형성하고 이를 급속 열처리한 후 투과율 분석(UV/Vis. Spectrometry)한 결과를 나타낸 것이다.
도 6은 본 발명의 실시예에 의한 투명 박막 트랜지스터의 전기적 특성을 나타낸 것이다.
도 7은 투명 박막 트랜지스터를 제조하기 위한 스퍼터 공정에 이용될 수 있는 스퍼터 장치를 나타낸 것이다.
도 8은 본 발명에 따른 투명 박막 트랜지스터의 변형예를 나타낸 것이다.1 shows a transparent thin film transistor according to the present invention.
FIG. 2 is a hall measurement for forming a titanium oxide (Nb: Ti 2 O 3 ) film on a glass substrate using titanium oxide (Ti 2 O 3 ) and niobium (Nb), and then rapidly heat-treating them to determine the characteristics of the conductor. The analysis results are shown.
Figure 3 shows a cross-sectional image before and after rapid heat treatment using a Transmission Electron Microscope of a titanium oxide (Nb: Ti 2 O 3 ) film formed on a glass substrate.
Figure 4 shows the results of the Synchrotron X-Ray Diffraction analysis after the titanium oxide (Ti 2 O 3 ) and niobium (Nb) to form a titanium oxide (Nb: Ti 2 O 3 ) film on the glass substrate and rapid heat treatment will be.
FIG. 5 shows a titanium oxide (Nb: Ti 2 O 3 ) film formed on a glass substrate using titanium oxide (Ti 2 O 3 ) and niobium (Nb), followed by rapid heat treatment, followed by transmittance analysis (UV / Vis. Spectrometry). The results are shown.
6 illustrates electrical characteristics of a transparent thin film transistor according to an exemplary embodiment of the present invention.
7 shows a sputter apparatus that can be used in a sputtering process for manufacturing a transparent thin film transistor.
8 shows a modification of the transparent thin film transistor according to the present invention.

이하에서는 첨부된 도면을 참조하여 본 발명에 의한 투명 박막 트랜지스터 및 그 제조방법에 대하여 상세히 설명한다.Hereinafter, a transparent thin film transistor and a method of manufacturing the same according to the present invention will be described in detail with reference to the accompanying drawings.

본 발명을 설명함에 있어서, 도면에 도시된 구성 요소의 크기나 형상 등은 설명의 명료성과 편의를 위해 과장되거나 단순화되어 나타날 수 있다. 또한 본 발명의 구성 및 작용을 고려하여 특별히 정의된 용어들은 사용자, 운용자의 의도 또는 관례에 따라 달라질 수 있다. 이러한 용어들은 본 명세서 전반에 걸친 내용을 토대로 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야 한다.In describing the present invention, the size or shape of the components shown in the drawings may be exaggerated or simplified for clarity and convenience of description. In addition, terms that are specifically defined in consideration of the configuration and operation of the present invention may vary depending on the intention or custom of the user or operator. These terms are to be construed in accordance with the meaning and concept consistent with the technical idea of the present invention based on the contents throughout the present specification.

도 1은 기판 위에 형성된 본 발명에 의한 투명 박막 트랜지스터를 나타낸 것이다.1 shows a transparent thin film transistor according to the present invention formed on a substrate.

도 1에 도시된 것과 같이, 본 발명에 의한 투명 박막 트랜지스터(10)는, 기판(20) 위에 형성된 게이트 전극(11), 게이트 전극(11) 위에 형성된 유전층(12), 유전층(12) 위에 상호 이격되도록 형성된 소스 전극(13) 및 드레인 전극(14), 유전층(12) 위에 형성되어 소스 전극(13)과 드레인 전극(14)을 연결하는 반도체층(15)을 포함한다. 이들 투명 박막 트랜지스터(10)를 구성하는 게이트 전극(11), 유전층(12), 소스 전극(13), 드레인 전극(14) 및 반도체층(15)은 모두 산화티타늄(Ti-O)을 기반으로 형성된다.As shown in FIG. 1, the transparent thin film transistor 10 according to the present invention includes a gate electrode 11 formed on the substrate 20, a dielectric layer 12 formed on the gate electrode 11, and a dielectric layer 12 formed on each other. A source electrode 13 and a drain electrode 14 formed to be spaced apart from each other, and a dielectric layer 12 formed on the semiconductor layer 15 to connect the source electrode 13 and the drain electrode (14). The gate electrode 11, the dielectric layer 12, the source electrode 13, the drain electrode 14, and the semiconductor layer 15 constituting the transparent thin film transistor 10 are all based on titanium oxide (Ti-O). Is formed.

게이트 전극(11), 소스 전극(13) 및 드레인 전극(14)은 금속 물질(M)이 도핑되어 도체 수준의 자유전자 농도를 갖는 결정질(crystalline)의 산화티타늄(M:Ti2O3)으로 이루어진다. 유전층(12)은 유전체 특성을 갖는 비정질(amorphous)의 산화티타늄(TiO2) 또는 금속 물질이 도핑된 비정질의 산화티타늄(M:TiO2)으로 이루어진다. 그리고 반도체층(15)은 금속 물질 도핑되어 반도체 수준의 자유전자 농도를 갖는 비정질 또는 결정질의 산화티타늄(M:TiO2)으로 이루어진다. 반도체층(15)은 금속 물질의 도핑량이 게이트 전극(11), 소스 전극(13) 및 드레인 전극(14)의 도핑량보다는 작고 유전층(12)의 도핑량보다는 크다.The gate electrode 11, the source electrode 13, and the drain electrode 14 are made of crystalline titanium oxide (M: Ti 2 O 3 ) that is doped with a metal material (M) and has a free electron concentration at the conductor level. Is done. The dielectric layer 12 is made of amorphous titanium oxide (TiO 2 ) having amorphous dielectric properties or amorphous titanium oxide (M: TiO 2 ) doped with a metal material. The semiconductor layer 15 is made of amorphous or crystalline titanium oxide (M: TiO 2 ) having a metal-doped metal concentration. The semiconductor layer 15 has a doping amount of the metal material smaller than that of the gate electrode 11, the source electrode 13, and the drain electrode 14 and larger than the doping amount of the dielectric layer 12.

산화티타늄(Ti-O)을 구성하는 티타늄(Ti)은 매장량이 풍부하고 저가이며, 큰 굴절률(n = 2.3 ~ 2.5)과 물리적, 화학적으로 안정된 특성을 가지고 있고 가시광선과 근적외선 영역에서 매우 우수한 투과성을 나타내어 저가의 투명전극을 구현하는데 적합하다. 금속물질이 도핑된 산화티타늄은 기존의 s-전자 궤도를 이용하는 ITO와 달리 d-전자 궤도를 통한 전도를 이용하며, ITO의 밴드갭(3.70eV)과 유사한 밴드갭(3.6 ~ 3.8eV)을 가지고 있어 ITO를 대체하기에 충분한 90% 이상의 높은 투과도를 나타낸다.Titanium (Ti), which constitutes titanium oxide (Ti-O), has abundant reserves and low cost, has a large refractive index (n = 2.3 to 2.5), physical and chemically stable characteristics, and has excellent transmittance in the visible and near infrared region. It is suitable for realizing low cost transparent electrode. Titanium oxide doped with metal materials uses conduction through d-electron orbits, unlike ITO, which uses conventional s-electron orbits, and has a bandgap (3.6 to 3.8 eV) similar to that of ITO. High permeability of at least 90%, sufficient to replace ITO.

본 발명에 의한 투명 박막 트랜지스터(10)의 게이트 전극(11), 소스 전극(13) 및 드레인 전극(14)을 구성하는 산화티타늄(M:Ti2O3)은 결정 구조를 갖는 것이 좋다. 산화티타늄(Ti-O)는 절연물이므로 도전체 특성을 갖기 위해서는 금속 물질의 도핑이 필수적이다. 그런데 금속 물질의 도핑량이 증가하면 전기 전도도는 향상되나 투명성이 떨어지는 문제가 생긴다. 따라서, 산화티타늄(Ti-O)으로 투명 전극을 만들기 위해서는 금속 물질의 적은 도핑량으로 금속에 가까운 전도성을 얻어야 하며, 이를 위해서는 산화티타늄(Ti-O)을 결정 구조, 특히 아나타제형 결정 구조로 만드는 것이 좋다. 결정질의 산화티타늄(Ti-O)은 성막 후 열처리를 통해 얻을 수 있다.The titanium oxide (M: Ti 2 O 3 ) constituting the gate electrode 11, the source electrode 13 and the drain electrode 14 of the transparent thin film transistor 10 according to the present invention preferably has a crystal structure. Since titanium oxide (Ti-O) is an insulator, doping of a metal material is essential to have conductor characteristics. However, when the doping amount of the metal material is increased, the electrical conductivity is improved, but the transparency is inferior. Therefore, in order to make a transparent electrode with titanium oxide (Ti-O), it is necessary to obtain conductivity close to the metal with a small doping amount of a metal material, and for this purpose, titanium oxide (Ti-O) is made into a crystal structure, especially an anatase crystal structure. It is good. Crystalline titanium oxide (Ti-O) can be obtained through heat treatment after film formation.

게이트 전극(11), 소스 전극(13) 및 드레인 전극(14)을 구성하는 산화티타늄(Ti2O3)은 반도체층(15)이나 유전층(12)을 구성하는 산화티타늄(TiO2)과 조성면에서 차이가 있다. 산화티타늄(Ti-O)은 조성에 따라 결정화를 위한 열처리 조건이 달라질 수 있는데, 'Ti2O3'의 조성을 갖는 산화티타늄(Ti-O)은 'TiO2'의 조성을 갖는 산화티타늄(Ti-O)보다 결정화하기 용이하다. 즉 'TiO2' 조성의 산화티타늄(Ti-O)을 이용하는 경우 성막후 긴 열처리 과정을 거쳐야 결정화가 가능하지만, 'Ti2O3' 조성의 산화티타늄(Ti-O)을 이용할 경우 방향성을 갖지 않은 저가의 기판에 성막후 급속 열처리를 통해 결정화할 수 있어 산화티타늄(Ti-O) 전극의 제조 시간 및 제조 비용을 크게 줄일 수 있다.Titanium oxide (Ti 2 O 3 ) constituting the gate electrode 11, the source electrode 13, and the drain electrode 14 is composed of titanium oxide (TiO 2 ) and the composition surface constituting the semiconductor layer 15 or the dielectric layer 12. There is a difference. Heat treatment conditions for crystallization may vary depending on the composition of titanium oxide (Ti-O), and titanium oxide (Ti-O) having a composition of 'Ti 2 O 3 ' is a titanium oxide (Ti-O) having a composition of 'TiO 2 '. It is easier to crystallize than O). That is, in case of using TiO 2 of 'TiO 2 ' composition, crystallization is possible through long heat treatment process after film formation, but it has no directionality when using titanium oxide (Ti-O) of 'Ti 2 O 3 ' composition. It can be crystallized by rapid heat treatment after film formation on an inexpensive substrate, which can significantly reduce the manufacturing time and manufacturing cost of the titanium oxide (Ti-O) electrode.

도 2 내지 도 5는 산화티타늄(Ti2O3)과 니오븀(Nb)을 이용하여 유리 기판 위에 산화티타늄(Nb:Ti2O3)막을 형성하고 이를 급속 열처리한 후 투명 전극으로서의 각종 특성을 분석하여 나타낸 것이다.2 to 5 show the formation of a titanium oxide (Nb: Ti 2 O 3 ) film on a glass substrate using titanium oxide (Ti 2 O 3 ) and niobium (Nb) and rapid thermal treatment to analyze various characteristics as transparent electrodes. It is shown.

먼저, 도 2는 전도체로의 특성을 알아보기 위한 hall measurement 분석 결과를 나타낸 것이다. 도 2를 보면, 종래의 La-Al-O 기판을 이용한 에픽택셜 성장(epitaxial growth)을 하지 않더라도 산화티타늄(Ti2O3)을 사용할 경우, 유리 기판에서 500℃ 이상의 급속 열처리를 통해 전도체 특성을 확보할 수 있음을 알 수 있다.First, Figure 2 shows the results of the hall measurement analysis to determine the characteristics of the conductor. Referring to FIG. 2, even when epitaxial growth using a conventional La-Al-O substrate is performed, when the titanium oxide (Ti 2 O 3 ) is used, the conductor characteristics are obtained through rapid heat treatment of 500 ° C. or higher on a glass substrate. It can be seen that it can be secured.

도 3은 Transmission Electron Microscope를 이용한 급속 열처리 전후의 산화티타늄(Nb:Ti2O3)막의 단면 이미지를 나타낸 것이다. 도 3에 나타난 두 개의 이미지를 비교하여 보면, 도 3 (a)의 급속 열처리 전의 산화티타늄(Nb:Ti2O3)막이 비정질 특성을 보이는데 반해, 도 3 (b)의 급속 열처리 후의 산화티타늄(Nb:Ti2O3)막은 결정질 특성을 나타냄을 확인할 수 있다.3 shows a cross-sectional image of a titanium oxide (Nb: Ti 2 O 3 ) film before and after rapid heat treatment using a Transmission Electron Microscope. Comparing the two images shown in FIG. 3, the titanium oxide (Nb: Ti 2 O 3 ) film before the rapid heat treatment of FIG. 3 (a) shows amorphous characteristics, whereas the titanium oxide after the rapid heat treatment of FIG. It can be seen that the Nb: Ti 2 O 3 ) film exhibits crystalline characteristics.

도 4는 Synchrotron X-Ray Diffraction 분석 결과를 나타낸 것이다. 도 4를 보면, 종래의 La-Al-O 기판을 이용한 에픽택셜 성장을 하지 않더라도 산화티타늄(Ti2O3)을 사용할 경우, 유리 기판에서 500℃ 이상의 급속 열처리를 통해 결정질의 특성을 확보할 수 있음을 알 수 있다. Synchrotron X-Ray Diffraction 분석에서 피크(peak)가 있으면 결정질 특성을 갖는 것이고, 피크가 없으면 비정질 특성을 갖는 것인데, 500℃ 이상의 급속 열처리시 피크가 나타남을 알 수 있다. 또한 피크의 위치를 분석한 결과 만들어진 산화티타늄(Nb:Ti2O3)막이 아나타제형 결정 구조를 갖는 것을 확인할 수 있다.Figure 4 shows the Synchrotron X-Ray Diffraction analysis results. Referring to FIG. 4, even without epitaxial growth using a conventional La-Al-O substrate, when titanium oxide (Ti 2 O 3 ) is used, crystalline characteristics may be secured through rapid heat treatment of 500 ° C. or higher on a glass substrate. It can be seen that. In the Synchrotron X-Ray Diffraction analysis, if there is a peak, it has crystalline characteristics. If there is no peak, it has an amorphous characteristic. In addition, it can be confirmed that the titanium oxide (Nb: Ti 2 O 3 ) film produced by analyzing the position of the peak has an anatase crystal structure.

도 5는 투과율 분석(UV/Vis. Spectrometry) 결과를 나타낸 것이다. 도 5를 살펴보면, 500℃ 이상의 급속 열처리시 투명 전극으로 적용 가능한 투과율을 가짐을 확인할 수 있다.5 shows the results of transmittance analysis (UV / Vis. Spectrometry). Looking at Figure 5, it can be seen that has a transmittance that can be applied to the transparent electrode during rapid heat treatment of 500 ℃ or more.

본 발명에 의한 투명 박막 트랜지스터(10)의 게이트 전극(11), 유전층(12), 유전층(12), 소스 전극(13), 드레인 전극(14) 및 반도체층(15)을 구성하는 산화티타늄(Ti-O)에 도핑되는 금속 물질은 5족 전이금속인 니오븀(Nb), 바나듐(V), 탄탈럼(Ta), 지르코늄(Zr) 중에서 선택된다. 산화티타늄(Ti-O)은 금속 물질(M)의 도핑을 통해 도체, 반도체, 유전체(부도체)의 특성을 나타낼 수 있다. 도체, 반도체, 유전체의 구분은 자유전자 농도에 의해 결정된다. 즉 자유전자 농도가 1020 ~ 1021cm3 일 때 도체 특성이 나타나고, 자유전자 농도가 1014 ~ 1019cm3 일 때 반도체 특성이 나타나며, 자유전자 농도가 1012cm3 이하일 때 유전체의 특성이 나타난다.Titanium oxide constituting the gate electrode 11, the dielectric layer 12, the dielectric layer 12, the source electrode 13, the drain electrode 14, and the semiconductor layer 15 of the transparent thin film transistor 10 according to the present invention ( The metal material doped in Ti-O) is selected from niobium (Nb), vanadium (V), tantalum (Ta) and zirconium (Zr), which are Group 5 transition metals. Titanium oxide (Ti-O) may exhibit characteristics of a conductor, a semiconductor, and a dielectric (non-conductor) through the doping of the metal material (M). The division of conductor, semiconductor and dielectric is determined by free electron concentration. Free electron concentration is 10 20 ~ 10 21 cm 3 Conductor characteristics and free electron concentration of 10 14 ~ 10 19 cm 3 The semiconductor characteristics are shown when, and the characteristics of the dielectric when the free electron concentration is 10 12 cm 3 or less.

본 출원인은 실험을 통해, 금속 물질이 5wt% 이상 10wt% 이하로 도핑된 산화티타늄(Ti-O)이 자유전자 농도 1020 ~ 1021cm3의 수준을 갖고, 금속 물질이 3wt% 이상 5wt% 미만으로 도핑된 산화티타늄(Ti-O)이 자유전자 농도 1014 ~ 1019cm3의 수준을 가지며, 금속 물질은 도핑되지 않거나 3wt% 미만으로 도핑된 산화티타늄(Ti-O)이 자유전자 농도 1012cm3 이하의 수준을 갖는 것을 확인하였다.Applicants have experimented, the titanium oxide (Ti-O) doped with a metal material of more than 5wt% 10wt% has a level of free electron concentration 10 20 ~ 10 21 cm 3 , the metal material 3wt% or more 5wt% Titanium oxide (Ti-O) doped below has a level of free electron concentration of 10 14 to 10 19 cm 3 , and metal oxide is undoped or titanium oxide (Ti-O) doped to below 3 wt% is free electron concentration. It was confirmed that it has a level of 10 12 cm 3 or less.

도 6은 본 발명의 실험예에 의한 투명 박막 트랜지스터의 전기적 특성을 나타낸 것이다. 실험예에 의한 투명 박막 트랜지스터는 도 1과 같은 구조를 갖는 것으로, 니오븀(Nb)이 도핑된 아나타세형 결정 구조의 산화티타늄(Nb:Ti2O3)으로 이루어진 게이트 전극, 소스 전극, 드레인 전극, 니오븀(Nb)이 도핑된 결정질의 산화티타늄(Nb:TiO2)으로 이루어진 반도체층 및 비정질의 산화티타늄(TiO2)으로 이루어진 유전층을 갖는 것이다.6 shows the electrical characteristics of the transparent thin film transistor according to the experimental example of the present invention. The transparent thin film transistor according to the experimental example has a structure as shown in FIG. 1, and includes a gate electrode, a source electrode, and a drain electrode made of titanium oxide (Nb: Ti 2 O 3 ) having an anatase crystal structure doped with niobium (Nb). And a semiconductor layer made of crystalline titanium oxide (Nb: TiO 2 ) doped with niobium (Nb) and a dielectric layer made of amorphous titanium oxide (TiO 2 ).

도 6을 보면, 유전층의 경우 자유전자 농도가 현저히 작기 때문에 전류가 거의 흐르지 않는 것을 알 수 있고, 게이트 전극, 소스 전극 및 드레인 전극 등 전도층(conductor)의 경우 자유전자 농도가 커 1A 정도의 전류가 흐르는 것을 알 수 있다. 그리고 반도체층(Semi-conductor)의 경우 전자의 이동이 음의 전압(Vgs<0)에서는 발생되지 않다가 양의 전압이 인가되면(0<Vgs) 전류가 급격히 상승되는 특성을 확인할 수 있다. 이러한 스위칭(전류의 on/off) 특성은 각종 디스플레이의 트랜지스터로 이용되기에 충분한 것이다.Referring to FIG. 6, since the free electron concentration is significantly small in the dielectric layer, the current hardly flows. In the conductive layer such as the gate electrode, the source electrode, and the drain electrode, the free electron concentration is large and the current is about 1 A. You can see that flows. In the case of a semi-conductor, electrons do not move at a negative voltage (Vgs <0), but when a positive voltage is applied (0 <Vgs), a current is rapidly increased. Such switching (on / off current) characteristics are sufficient to be used as transistors in various displays.

이러한 본 발명에 의한 투명 박막 트랜지스터는 AMLCD용 백플레인(backplane) 트랜지스터, AMOLED용 백플레인 트랜지스터, E-ink용 백플레인 트랜지스터, 메모리 소자, 플렉서블 디스플레이용 트랜지스터, 투명 디스플레이용 트랜지스터 등 다양한 전자소자에 이용될 수 있다.The transparent thin film transistor according to the present invention can be used in various electronic devices such as backplane transistor for AMLCD, backplane transistor for AMOLED, backplane transistor for E-ink, memory device, flexible display transistor, and transparent display transistor. .

본 발명에 의한 투명 박막 트랜지스터는 스퍼터(sputter) 공정 등 각종 성막 방법을 이용하여 제조할 수 있다.The transparent thin film transistor according to the present invention can be manufactured using various film forming methods such as a sputtering process.

이하에서는, 도 7을 참조하여 스퍼터 공정을 이용하여 본 발명에 의한 투명 박막 트랜지스터를 제조하는 방법에 대해 설명한다. 도 7은 투명 박막 트랜지스터를 제조하기 위한 스퍼터 공정에 이용될 수 있는 스퍼터 장치를 나타낸 것이다.Hereinafter, a method of manufacturing a transparent thin film transistor according to the present invention using a sputtering process will be described with reference to FIG. 7. 7 shows a sputter apparatus that can be used in a sputtering process for manufacturing a transparent thin film transistor.

스퍼터 장치는 진공 챔버(30)와 기판(20)을 향해 배치되는 제 1 스퍼터건(31) 및 제 2 스퍼터건(32)을 포함한다. 제 1 스퍼터건(31)은 산화티타늄(Ti-O)으로 이루어지는 산화티타늄(Ti-O) 타겟(33)을 구비하고, 제 2 스퍼터건(32)은 금속 물질로 이루어지는 금속 타겟(34)을 구비한다.The sputter apparatus includes a vacuum chamber 30 and a first sputter gun 31 and a second sputter gun 32 disposed toward the substrate 20. The first sputter gun 31 has a titanium oxide (Ti-O) target 33 made of titanium oxide (Ti-O), and the second sputter gun 32 has a metal target 34 made of a metal material. Equipped.

먼저, 게이트 전극(11)을 형성하는 과정을 설명한다. 진공 챔버(30)를 공정 압력으로 만든 후 공정 가스를 진공 챔버(30)에 주입한다. 그리고 제 1 전원공급장치(35)를 통해 산화티타늄(Ti2O3)으로 이루어진 산화티타늄(Ti2O3) 타겟(33)에 전원을 인가하여 산화티타늄(Ti2O3) 타겟(33)에 플라즈마를 유도하고, 제 2 전원공급장치(36)를 통해 금속 타겟(34)에 전원을 인가하여 금속 타겟(34)에 플라즈마를 유도한다. 이때, 산화티타늄(Ti2O3) 타겟(33)에서 스퍼터링된 산화티타늄(Ti2O3) 입자와 금속 타겟(34)에서 스퍼터링된 금속 입자가 기판(20)에 적층되어 금속 물질이 도핑된 산화티타늄(M:Ti2O3)으로 이루어지는 게이트 전극(11)이 형성된다.First, the process of forming the gate electrode 11 will be described. After the vacuum chamber 30 is made at the process pressure, process gas is injected into the vacuum chamber 30. The titanium oxide (Ti 2 O 3 ) target 33 is applied by applying power to the titanium oxide (Ti 2 O 3 ) target 33 made of titanium oxide (Ti 2 O 3 ) through the first power supply device 35. Induces a plasma to the metal target 34, and induces plasma to the metal target 34 by applying power to the metal target 34 through the second power supply 36. In this case, the titanium oxide (Ti 2 O 3 ) particles sputtered at the titanium oxide (Ti 2 O 3 ) target 33 and the metal particles sputtered at the metal target 34 are stacked on the substrate 20 to be doped with a metal material. A gate electrode 11 made of titanium oxide (M: Ti 2 O 3 ) is formed.

게이트 전극(11)의 금속 물질 도핑량은 산화티타늄(Ti2O3) 타겟(33)에 인가하는 전원의 크기와 금속 타겟(34)에 인가하는 전원 크기의 조절을 통해 5wt% 이상 10wt% 이하로 맞출 수 있다. 즉 공정 압력, 공정가스 종류, 각 타겟(33)(34)과 기판(20) 사이의 거리, 기판(20)의 회전 조건 등을 일정하게 할 경우, 금속 타겟(34)에 인가하는 전원 크기를 산화티타늄(Ti2O3) 타겟(33)에 인가하는 전원 크기의 일정 수준으로 할 경우 금속 물질의 도핑량을 조절할 수 있다. 구체적으로, 금속 타겟(34)에 인가하는 전원 크기를 산화티타늄(Ti2O3) 타겟(33)에 인가하는 전원 크기의 8% 이상 15% 이하의 수준으로 함으로써 5wt% 이상 10wt% 이하의 금속 도핑량을 얻을 수 있음을 실험적으로 확인하였다.Doping amount of the metal material of the gate electrode 11 is 5wt% or more and 10wt% or less by controlling the size of the power applied to the titanium oxide (Ti 2 O 3 ) target 33 and the size of the power applied to the metal target 34. Can be adjusted to That is, when the process pressure, the type of process gas, the distance between each target 33 and 34 and the substrate 20, the rotation conditions of the substrate 20, and the like are constant, the size of the power applied to the metal target 34 is determined. When the amount of power applied to the titanium oxide (Ti 2 O 3 ) target 33 is set to a predetermined level, the doping amount of the metal material may be adjusted. Specifically, the metal size of 5wt% or more and 10wt% or less by setting the power size applied to the metal target 34 to a level of 8% or more and 15% or less of the size of the power supply applied to the titanium oxide (Ti 2 O 3 ) target 33. It was experimentally confirmed that the doping amount can be obtained.

다음으로, 유전층(12)을 형성하는 과정을 설명한다. 게이트 전극(11)의 형성 후, 산화티타늄(TiO2)으로 이루어진 산화티타늄(TiO2) 타겟(33)과 금속 타겟(34)에 전원을 인가하여 금속 물질이 도핑된 산화티타늄(M:TiO2)으로 이루어지는 유전층(12)을 형성한다. 실험을 통한 결과, 금속 타겟(34)에 인가하는 전원 크기를 산화티타늄(TiO2) 타겟(33)에 인가하는 전원 크기의 3% 미만으로 할 때, 금속 물질이 3wt% 미만으로 도핑된 유전체 특성을 갖는 산화티타늄(M:TiO2)을 형성할 수 있다. 유전층(12)의 형성에 있어서, 금속 타겟(34)에 전원을 인가하지 않고 산화티타늄(TiO2) 타겟(33)에만 전원을 인가하여 산화티타늄(TiO2)으로 이루어진 유전층(12)을 형성할 수도 있다.Next, the process of forming the dielectric layer 12 will be described. After formation of the gate electrode 11, a titanium oxide (TiO 2) of titanium oxide consisting of (TiO 2) the target 33 and the metal target 34 applied to the metal material is doped titanium oxide power to (M: TiO 2 To form a dielectric layer (12). As a result of the experiment, when the power source size applied to the metal target 34 is less than 3% of the power source size applied to the titanium oxide (TiO 2 ) target 33, the dielectric material doped to less than 3wt% metal material It is possible to form titanium oxide (M: TiO 2 ) having. In the formation of the dielectric layer 12, the dielectric layer 12 made of titanium oxide (TiO 2 ) may be formed by applying power only to the titanium oxide (TiO 2 ) target 33 without applying power to the metal target 34. It may be.

다음으로, 반도체층(15)을 형성하는 과정에 대해 설명한다. 유전층(12)의 형성 후, 산화티타늄(TiO2)으로 이루어진 산화티타늄(TiO2) 타겟(33)과 금속 타겟(34)에 전원을 인가하여 금속 물질이 도핑된 산화티타늄(M:TiO2)으로 이루어지는 반도체층(15)을 형성할 수 있다. 실험을 통한 결과, 금속 타겟(34)에 인가하는 전원 크기를 산화티타늄(TiO2) 타겟(33)에 인가하는 전원 크기의 3% 이상 8% 미만의 수준으로 하면 금속 물질이 3wt% 이상 5wt% 미만으로 함유된 반도체 특성을 갖는 산화티타늄(M:TiO2)을 형성할 수 있다.Next, the process of forming the semiconductor layer 15 is demonstrated. After formation of dielectric layer 12, a titanium oxide (TiO 2) of titanium oxide consisting of (TiO 2) the target 33 and the metal target 34 applied to the metal material is doped titanium oxide power to (M: TiO 2) The semiconductor layer 15 which consists of these can be formed. As a result of the experiment, when the power source size applied to the metal target 34 is 3% or more and less than 8% of the power source size applied to the titanium oxide (TiO 2 ) target 33, the metal material is 3wt% or more and 5wt%. It is possible to form titanium oxide (M: TiO 2 ) having less than the semiconductor properties contained.

다음으로, 소스 전극(13) 및 드레인 전극(14)를 형성하는 과정을 설명한다. 반도체층(15)의 형성 후, 산화티타늄(Ti2O3)으로 이루어진 산화티타늄(Ti2O3) 타겟(33)과 금속 타겟(34)에 전원을 인가하여 금속 물질이 도핑된 산화티타늄(M:Ti2O3)으로 이루어지는 소스 전극(13) 및 드레인 전극(14)을 각각 형성할 수 있다. 소스 전극(13) 및 드레인 전극(14)의 형성 방법은 상술한 게이트 전극(11)의 형성 방법과 같으므로, 이에 대한 상세한 설명은 생략한다.Next, a process of forming the source electrode 13 and the drain electrode 14 will be described. After the formation of the semiconductor layer 15, titanium oxide (Ti 2 O 3) with titanium oxide (Ti 2 O 3), a target 33 and a metal target 34 applied to the titanium oxide doped with a metal material to power the made ( M: Ti 2 O 3) to form the source electrode 13 and drain electrode 14 made, respectively. Since the formation method of the source electrode 13 and the drain electrode 14 is the same as the formation method of the gate electrode 11 mentioned above, the detailed description is abbreviate | omitted.

이러한 스퍼터 공정을 이용한 투명 박막 트랜지스터의 제조에 있어서, 게이트 전극(11), 유전층(12), 소스 전극(13), 드레인 전극(14), 반도체층(15) 각각의 특정 자유전자 농도를 확보하고 결정질의 산화티타늄(Ti-O)을 얻기 위해 열처리 공정이 추가될 수 있다. 열처리 공정은 스퍼터링 공정 중에 함께 진행될 수도 있고, 스퍼터링 공정 후에 진행될 수도 있다. 열처리 공정은 N2, Ar, O2 등의 가스를 공급하면서 진행된다. 열처리 공정이 추가될 경우, 각 구성 요소에 대한 스퍼터링 조건이 달라질 수 있다.In the manufacture of the transparent thin film transistor using the sputtering process, the specific free electron concentration of each of the gate electrode 11, the dielectric layer 12, the source electrode 13, the drain electrode 14, and the semiconductor layer 15 is ensured. Heat treatment may be added to obtain crystalline titanium oxide (Ti-O). The heat treatment process may proceed together during the sputtering process, or may proceed after the sputtering process. The heat treatment step proceeds while supplying gases such as N 2 , Ar, and O 2 . If a heat treatment process is added, the sputtering conditions for each component may vary.

즉 열처리 공정이 추가될 경우, 게이트 전극(11), 소스 전극(13), 드레인 전극(14)의 형성 시, 금속 타겟(34)에 인가하는 전원 크기를 산화티타늄(Ti2O3) 타겟(33)에 인가하는 전원 크기의 5% 이상 10% 이하의 수준으로 함으로써, 5wt% 이상 10wt% 이하의 금속 도핑량을 갖는 산화티타늄(M:Ti2O3)을 얻을 수 있다.That is, when the heat treatment process is added, the size of the power applied to the metal target 34 when the gate electrode 11, the source electrode 13, and the drain electrode 14 is formed is a titanium oxide (Ti 2 O 3 ) target ( By setting the level of 5% or more and 10% or less of the size of the power source applied to 33), titanium oxide (M: Ti 2 O 3 ) having a metal doping amount of 5 wt% or more and 10 wt% or less can be obtained.

그리고 열처리 공정이 추가되면, 유전층(12) 형성 시 금속 타겟(34)에 인가하는 전원 크기를 산화티타늄(TiO2) 타겟(33)에 인가하는 전원 크기의 1% 이상 2% 미만의 수준으로 하면, 3wt% 미만의 금속 도핑량을 갖는 산화티타늄(M:TiO2)을 얻을 수 있고, 반도체층(15) 형성 시 금속 타겟(34)에 인가하는 전원 크기를 산화티타늄(TiO2) 타겟(33)에 인가하는 전원 크기의 2% 이상 5% 미만의 수준으로 함으로써, 3wt% 이상 5wt% 미만의 금속 도핑량을 갖는 산화티타늄(M:TiO2)을 얻을 수 있다.When the heat treatment process is added, the power source size applied to the metal target 34 when the dielectric layer 12 is formed is set to a level of 1% or more and less than 2% of the power source size applied to the titanium oxide (TiO 2 ) target 33. , Titanium oxide (M: TiO 2 ) having a metal doping amount of less than 3wt%, and a power source size applied to the metal target 34 when the semiconductor layer 15 is formed may be a titanium oxide (TiO 2 ) target 33 By setting the level of 2% or more and less than 5% of the size of the power source to be applied), titanium oxide (M: TiO 2 ) having a metal doping amount of 3 wt% or more and less than 5 wt% can be obtained.

상술한 것과 같은 스퍼터 공정 이외에 본 발명에 의한 투명 박막 트랜지스터(10)는 다양한 성막 공정을 통해 제조될 수 있다.In addition to the sputter process as described above, the transparent thin film transistor 10 according to the present invention may be manufactured through various film forming processes.

한편, 도 8은 본 발명의 다른 실시예에 의한 투명 박막 트랜지스터를 나타낸 것이다.8 illustrates a transparent thin film transistor according to another exemplary embodiment of the present invention.

도 8에 도시된 투명 박막 트랜지스터는 기판(20) 위에 소스 전극(13) 및 드레인 전극(14)이 상호 이격되도록 형성되고, 기판(20) 위에 반도체층(15)이 소스 전극(13)과 드레인 전극(14)을 연결하도록 형성되며, 그 위에 유전층(12) 및 게이트 전극(11)이 차례로 형성된 것이다. 이러한 투명 박막 트랜지스터(10)는, 도 1에 도시된 투명 박막 트랜지스터와 비교해서, 구성 요소의 위치만 일부 변경된 것일 뿐, 각 구성 요소의 구체적인 조성이나 제조방법은 동일하다.The transparent thin film transistor illustrated in FIG. 8 is formed such that the source electrode 13 and the drain electrode 14 are spaced apart from each other on the substrate 20, and the semiconductor layer 15 is disposed on the substrate 20 with the source electrode 13 and the drain. It is formed to connect the electrode 14, the dielectric layer 12 and the gate electrode 11 is formed on it in turn. Compared with the transparent thin film transistor shown in FIG. 1, the transparent thin film transistor 10 is only partially changed in position of the components, and the specific composition and manufacturing method of each component are the same.

앞에서 설명되고, 도면에 도시된 본 발명의 실시예는, 본 발명의 기술적 사상을 한정하는 것으로 해석되어서는 안 된다. 본 발명의 보호범위는 특허청구범위에 기재된 사항에 의해서만 제한되고, 본 발명의 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상을 다양한 형태로 개량 및 변경하는 것이 가능하다. 따라서, 이러한 개량 및 변경은 해당 기술분야에서 통상의 지식을 가진 자에게 자명한 것인 한 본 발명의 보호범위에 속하게 될 것이다.The embodiments of the present invention described above and shown in the drawings should not be construed as limiting the technical idea of the present invention. The scope of protection of the present invention is limited only by the matters described in the claims, and those skilled in the art can improve and modify the technical idea of the present invention in various forms. Accordingly, these modifications and variations are intended to fall within the scope of the present invention as long as it is obvious to those skilled in the art.

10, 40 : 투명 박막 트랜지스터 11 : 게이트 전극
12 : 유전층 13 : 소스 전극
14 : 드레인 전극 15 : 반도체층
20 : 기판 30 : 진공 챔버10, 40: transparent thin film transistor 11: gate electrode
12 dielectric layer 13 source electrode
14 drain electrode 15 semiconductor layer
20 substrate 30 vacuum chamber

Claims (14)

금속 물질(M)이 도핑되어 도체 특성을 갖는 결정질의 산화티타늄(M:Ti2O3)으로 이루어진 게이트 전극;
상기 게이트 전극과 접하고, 유전체 특성을 갖는 비정질의 산화티타늄(TiO2)으로 이루어진 유전층;
상기 유전층에 의해 상기 게이트 전극과 이격되고, 상기 게이트 전극과 같은 도체 특성을 갖는 결정질의 산화티타늄(M:Ti2O3)으로 이루어진 소스 전극;
상기 유전층에 의해 상기 게이트 전극과 이격되고, 상기 소스 전극과 이격되도록 배치되며, 상기 게이트 전극과 같은 도체 특성을 갖는 결정질의 산화티타늄(M:Ti2O3)으로 이루어진 드레인 전극; 및
상기 소스 전극과 상기 드레인 전극을 연결하고, 상기 게이트 전극보다 상기 금속 물질(M)이 적게 도핑되어 반도체 특성을 갖는 비정질 또는 결정질의 산화티타늄(M:TiO2)으로 이루어진 반도체층;을 포함하는 것을 특징으로 하는 투명 박막 트랜지스터.A gate electrode made of crystalline titanium oxide (M: Ti 2 O 3 ) doped with a metal material (M) to have conductor properties;
A dielectric layer made of amorphous titanium oxide (TiO 2 ) in contact with the gate electrode and having a dielectric property;
A source electrode spaced apart from the gate electrode by the dielectric layer and made of crystalline titanium oxide (M: Ti 2 O 3 ) having the same conductor characteristics as the gate electrode;
A drain electrode spaced apart from the gate electrode by the dielectric layer and spaced apart from the source electrode, and formed of crystalline titanium oxide (M: Ti 2 O 3 ) having the same conductor characteristics as the gate electrode; And
And a semiconductor layer which connects the source electrode and the drain electrode and is made of amorphous or crystalline titanium oxide (M: TiO 2 ) having a semiconductor property by doping the metal material (M) less than the gate electrode. Transparent thin film transistor. 제 1 항에 있어서,
상기 게이트 전극, 상기 소스 전극, 상기 드레인 전극은 아나타제형(anatase) 결정 구조를 갖는 것을 특징으로 하는 투명 박막 트랜지스터.The method of claim 1,
And the gate electrode, the source electrode, and the drain electrode have an anatase crystal structure. 제 1 항에 있어서,
상기 게이트 전극은 상기 유전층 하부에 배치되고, 상기 소스 전극과 상기 드레인 전극과 상기 반도체층은 상기 유전층 상부에 배치되는 것을 특징으로 하는 투명 박막 트랜지스터.The method of claim 1,
The gate electrode is disposed under the dielectric layer, and the source electrode, the drain electrode, and the semiconductor layer are disposed on the dielectric layer. 제 1 항에 있어서,
상기 게이트 전극은 상기 유전층 상부에 배치되고, 상기 소스 전극과 상기 드레인 전극과 상기 반도체층은 상기 유전층 하부에 배치되는 것을 특징으로 하는 투명 박막 트랜지스터.The method of claim 1,
And the gate electrode is disposed above the dielectric layer, and the source electrode, the drain electrode, and the semiconductor layer are disposed below the dielectric layer. 제 1 항에 있어서,
상기 게이트 전극, 상기 소스 전극, 상기 드레인 전극 및 상기 반도체층에 도핑되는 금속 물질(M)은 니오븀(Nb)인 것을 특징으로 하는 투명 박막 트랜지스터.The method of claim 1,
The metal material (M) doped into the gate electrode, the source electrode, the drain electrode, and the semiconductor layer is niobium (Nb). (a) 산화티타늄(Ti2O3)으로 이루어진 산화티타늄(Ti2O3) 타겟과, 금속 물질(M)로 이루어지는 금속 타겟을 동시에 스퍼터링하여, 상기 금속 물질(M)이 도핑된 결정질의 산화티타늄(M:Ti2O3)으로 이루어진 게이트 전극을 형성하는 단계;
(b) 산화티타늄(TiO2)으로 이루어진 산화티타늄(TiO2) 타겟을 스퍼터링하여 유전체 특성을 갖는 산화티타늄(TiO2)으로 이루어진 유전층을 형성하는 단계;
(c) 상기 산화티타늄(Ti2O3) 타겟과 상기 금속 타겟을 동시에 스퍼터링하여, 상기 금속 물질(M)이 도핑된 결정질의 산화티타늄(Ti2O3)으로 이루어진 소스 전극 및 드레인 전극을 각각 형성하는 단계; 및
(d) 상기 산화티타늄(TiO2) 타겟과 상기 금속 타겟을 동시에 스퍼터링하되, 상기 금속 물질(M)이 상기 게이트 전극의 금속 물질(M)보다 적게 도핑된 산화티타늄(M:TiO2)으로 이루어진 비정질 또는 결정질의 반도체층을 형성하는 단계;를 포함하고,
상기 게이트 전극과 상기 소스 전극, 상기 드레인 전극, 상기 반도체층 사이에 상기 유전층을 배치하고, 상기 소스 전극과 상기 드레인 전극을 상기 반도체층을 통해 연결하는 것을 특징으로 하는 투명 박막 트랜지스터의 제조방법.(a) titanium oxide (Ti 2 O 3) titanium oxide (Ti 2 O 3) by sputtering a target and a metal target made of a metal material (M) at the same time, oxidation of the metal material (M) is a doped polycrystalline consisting of Forming a gate electrode made of titanium (M: Ti 2 O 3 );
(b) forming a dielectric layer made by sputtering a titanium oxide (TiO 2) Titanium oxide (TiO 2) a target consisting of a titanium oxide (TiO 2) having dielectric properties;
(c) by sputtering the titanium oxide (Ti 2 O 3 ) target and the metal target at the same time, respectively, a source electrode and a drain electrode made of crystalline titanium oxide (Ti 2 O 3 ) doped with the metal material (M), respectively. Forming; And
(d) sputtering the titanium oxide (TiO 2 ) target and the metal target simultaneously, wherein the metal material (M) is made of titanium oxide (M: TiO 2 ) doped less than the metal material (M) of the gate electrode. Forming an amorphous or crystalline semiconductor layer;
The dielectric layer is disposed between the gate electrode, the source electrode, the drain electrode, and the semiconductor layer, and the source electrode and the drain electrode are connected through the semiconductor layer. 제 6 항에 있어서,
상기 (a) 단계는 상기 산화티타늄(Ti2O3) 타겟과 상기 금속 타겟을 동시에 스퍼터링한 후, 상기 산화티타늄(M:Ti2O3)으로 이루어진 게이트 전극을 급속 열처리하는 것을 특징으로 하는 투명 박막 트랜지스터의 제조방법.The method according to claim 6,
In the step (a), the sputtering of the titanium oxide (Ti 2 O 3 ) target and the metal target at the same time, and then the rapid heat treatment of the gate electrode made of titanium oxide (M: Ti 2 O 3 ) Method of manufacturing thin film transistor. 삭제delete 제 6 항 또는 제 7 항에 있어서,
상기 (c) 단계는 상기 산화티타늄(Ti2O3) 타겟과 상기 금속 타겟을 동시에 스퍼터링한 후, 상기 산화티타늄(Ti2O3)으로 이루어진 소스 전극 및 드레인 전극을 각각 급속 열처리하는 것을 특징으로 하는 투명 박막 트랜지스터의 제조방법.The method according to claim 6 or 7,
In the step (c), after sputtering the titanium oxide (Ti 2 O 3 ) target and the metal target at the same time, the source electrode and the drain electrode made of titanium oxide (Ti 2 O 3 ) are respectively heat-treated. Method of manufacturing a transparent thin film transistor. 삭제delete 제 6 항에 있어서,
상기 산화티타늄(Ti2O3)으로 이루어진 상기 게이트 전극, 상기 소스 전극 및 상기 드레인 전극은 아나타제형(anatase) 결정 구조를 갖는 것을 특징으로 하는 투명 박막 트랜지스터의 제조방법.The method according to claim 6,
The gate electrode, the source electrode and the drain electrode made of titanium oxide (Ti 2 O 3 ) has an anatase crystal structure, characterized in that the manufacturing method of the transparent thin film transistor. 제 6 항에 있어서,
상기 (a) 단계를 먼저 수행하여 기판 위에 상기 게이트 전극을 형성하고, 상기 (b) 단계를 수행하여 상기 게이트 전극 위에 상기 유전층을 형성하고, 상기 (d) 단계를 수행하여 상기 반도체층을 상기 유전층 위에 형성하고, 상기 (c) 단계를 수행하여 상기 소스 전극 및 상기 드레인 전극을 상기 반도체층을 통해 연결되도록 상기 유전층 위에 형성하는 것을 특징으로 하는 투명 박막 트랜지스터의 제조방법.The method according to claim 6,
Step (a) is performed first to form the gate electrode on the substrate, step (b) is performed to form the dielectric layer on the gate electrode, and step (d) is performed to form the semiconductor layer as the dielectric layer. And forming the source electrode and the drain electrode on the dielectric layer so as to be connected through the semiconductor layer by performing the step (c). 제 6 항에 있어서,
상기 (c) 단계를 먼저 수행하여 상기 소스 전극 및 상기 드레인 전극을 기판 위에 상호 이격되게 형성하고, 상기 (d) 단계를 수행하여 상기 반도체층을 상기 소스 전극과 상기 드레인 전극을 연결하도록 상기 기판 위에 형성하고, 상기 (b) 단계를 수행하여 상기 반도체층 위에 상기 유전층을 형성하고, 상기 (a) 단계를 수행하여 상기 유전층 위에 상기 게이트 전극을 형성하는 것을 특징으로 하는 투명 박막 트랜지스터의 제조방법.The method according to claim 6,
Step (c) is performed first to form the source electrode and the drain electrode spaced apart from each other on the substrate, and step (d) is performed on the substrate to connect the source layer and the drain electrode. And forming the dielectric layer on the semiconductor layer by performing step (b), and forming the gate electrode on the dielectric layer by performing step (a). 제 6 항에 있어서,
상기 게이트 전극, 상기 소스 전극, 상기 드레인 전극 및 상기 반도체층에 도핑되는 금속 물질(M)은 니오븀(Nb)인 것을 특징으로 하는 투명 박막 트랜지스터의 제조방법.The method according to claim 6,
The metal material (M) doped into the gate electrode, the source electrode, the drain electrode and the semiconductor layer is niobium (Nb).
KR1020110030354A 2010-04-02 2011-04-01 Thin film transistor and method for producing the same KR101273707B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020100030319 2010-04-02
KR20100030319 2010-04-02

Publications (2)

Publication Number Publication Date
KR20110111255A KR20110111255A (en) 2011-10-10
KR101273707B1 true KR101273707B1 (en) 2013-06-12

Family

ID=45027494

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110030354A KR101273707B1 (en) 2010-04-02 2011-04-01 Thin film transistor and method for producing the same

Country Status (1)

Country Link
KR (1) KR101273707B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102090289B1 (en) 2013-05-30 2020-04-16 삼성디스플레이 주식회사 Oxide sputtering target, thin film transistor using the same and method for manufacturing thin film transistor
KR102309880B1 (en) * 2014-12-08 2021-10-06 삼성전자주식회사 Electrically conductive thin films

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100930057B1 (en) 2007-03-29 2009-12-08 한국과학기술원 Fabrication method and structure thereof of thin film transistor having titanium oxide as active layer
US20100059755A1 (en) 2007-04-20 2010-03-11 Imperial Innovations Limited Improved oxide-based field-effect transistors

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100930057B1 (en) 2007-03-29 2009-12-08 한국과학기술원 Fabrication method and structure thereof of thin film transistor having titanium oxide as active layer
US20100059755A1 (en) 2007-04-20 2010-03-11 Imperial Innovations Limited Improved oxide-based field-effect transistors

Also Published As

Publication number Publication date
KR20110111255A (en) 2011-10-10

Similar Documents

Publication Publication Date Title
TWI639717B (en) Method of making oxide thin film transistor array, and device incorporating the same
US9991135B2 (en) Method for fabricating a metal oxide thin film transistor
TWI740552B (en) Semiconductor device
JP6227287B2 (en) Semiconductor device
US20110141076A1 (en) Semiconductor device, method for manufacturing semiconductor device, transistor substrate, light emitting device and display device
EP2741335A1 (en) Transistors, methods of manufacturing transistors, and electronic devices including transistors
TW202119640A (en) Semiconductor device
US9893173B2 (en) Method for fabricating a metallic oxide thin film transistor
CN103187262A (en) Semiconductor device and method for manufacturing the same
CN102522429A (en) Thin film transistor on basis of metal oxide and preparation method and application thereof
WO2015119385A1 (en) Thin-film transistor having active layer made of molybdenum disulfide, method for manufacturing same, and display device comprising same
CN101567390A (en) Transparent oxide semiconductor thin film transistor and manufacturing method thereof
WO2013127337A1 (en) Oxide semiconductor thin film transistor and method for manufacturing same and display device
US9368639B2 (en) Oxide semiconductor thin film, production method thereof, and thin film transistor
WO2020228180A1 (en) Array substrate and preparation method for array substrate
Lee et al. Characterization of ZnO–SnO2 nanocomposite thin films deposited by pulsed laser ablation and their field effect electronic properties
KR101273707B1 (en) Thin film transistor and method for producing the same
CN107104151A (en) A kind of double grid electrode metal oxide thin-film transistor and preparation method thereof
CN105009298A (en) Oxynitride semiconductor thin film
CN104900707A (en) Double-active layer structured zinc oxide-based thin film transistor and preparation method thereof
KR20120132130A (en) thin film transistor and forming method of the same
CN109148375A (en) Film transistor device manufacturing method and film transistor device
CN104934482B (en) A kind of thin film transistor (TFT), array substrate and preparation method thereof, display device
JP6252903B2 (en) Thin film transistor and manufacturing method thereof
Wang et al. Double active layer InZnO: N/InZnSnO thin film transistors with high mobility at low annealing temperature

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160518

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170327

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee