[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR101259991B1 - Method for fabricating a compound semiconductor device - Google Patents

Method for fabricating a compound semiconductor device Download PDF

Info

Publication number
KR101259991B1
KR101259991B1 KR1020060026881A KR20060026881A KR101259991B1 KR 101259991 B1 KR101259991 B1 KR 101259991B1 KR 1020060026881 A KR1020060026881 A KR 1020060026881A KR 20060026881 A KR20060026881 A KR 20060026881A KR 101259991 B1 KR101259991 B1 KR 101259991B1
Authority
KR
South Korea
Prior art keywords
substrate
layer
semiconductor layer
compound semiconductor
laser
Prior art date
Application number
KR1020060026881A
Other languages
Korean (ko)
Other versions
KR20070096438A (en
Inventor
남기범
Original Assignee
서울옵토디바이스주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울옵토디바이스주식회사 filed Critical 서울옵토디바이스주식회사
Priority to KR1020060026881A priority Critical patent/KR101259991B1/en
Publication of KR20070096438A publication Critical patent/KR20070096438A/en
Application granted granted Critical
Publication of KR101259991B1 publication Critical patent/KR101259991B1/en

Links

Images

Classifications

    • EFIXED CONSTRUCTIONS
    • E04BUILDING
    • E04HBUILDINGS OR LIKE STRUCTURES FOR PARTICULAR PURPOSES; SWIMMING OR SPLASH BATHS OR POOLS; MASTS; FENCING; TENTS OR CANOPIES, IN GENERAL
    • E04H1/00Buildings or groups of buildings for dwelling or office purposes; General layout, e.g. modular co-ordination or staggered storeys
    • E04H1/12Small buildings or other erections for limited occupation, erected in the open air or arranged in buildings, e.g. kiosks, waiting shelters for bus stops or for filling stations, roofs for railway platforms, watchmen's huts or dressing cubicles
    • E04H1/1205Small buildings erected in the open air
    • E04H1/1211Waiting shelters for bus stops
    • FMECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21LIGHTING
    • F21SNON-PORTABLE LIGHTING DEVICES; SYSTEMS THEREOF; VEHICLE LIGHTING DEVICES SPECIALLY ADAPTED FOR VEHICLE EXTERIORS
    • F21S9/00Lighting devices with a built-in power supply; Systems employing lighting devices with a built-in power supply
    • F21S9/02Lighting devices with a built-in power supply; Systems employing lighting devices with a built-in power supply the power supply being a battery or accumulator
    • F21S9/03Lighting devices with a built-in power supply; Systems employing lighting devices with a built-in power supply the power supply being a battery or accumulator rechargeable by exposure to light
    • F21S9/032Lighting devices with a built-in power supply; Systems employing lighting devices with a built-in power supply the power supply being a battery or accumulator rechargeable by exposure to light the solar unit being separate from the lighting unit

Landscapes

  • Engineering & Computer Science (AREA)
  • Architecture (AREA)
  • Civil Engineering (AREA)
  • Structural Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • General Engineering & Computer Science (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)

Abstract

본 발명에 따른 화합물 반도체 소자 제조 방법은, 기판을 준비하는 제 1 단계와, 상기 기판위에 Si 중간층을 형성하는 제 2 단계와, 상기 Si 중간층위에 제 1 도전성 반도체층, 활성층 및 제 2 도전성 반도체층으로 이루어지는 화합물 반도체층을 형성하는 제 3 단계와, 상기 기판에 레이저를 조사하여 상기 Si 중간층을 분해하여 상기 화합물 반도체층으로부터 상기 기판을 분리하는 제 4 단계를 포함한다.The method for manufacturing a compound semiconductor device according to the present invention includes a first step of preparing a substrate, a second step of forming an Si intermediate layer on the substrate, and a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer on the Si intermediate layer. And a fourth step of forming the compound semiconductor layer, and a fourth step of separating the substrate from the compound semiconductor layer by decomposing the Si intermediate layer by irradiating a laser to the substrate.

본 발명에 의하면, 화합물 반도체 소자의 제조시에 기판과 화합물 반도체층사이에 낮은 에너지 밴드갭을 가지는 Si 중간층을 삽입하고 레이저를 통해 그 Si 중간층을 분해함으로써, 종래에 비하여 다양한 파장 범위의 레이저를 사용하여 화합물 반도체층으로부터 기판을 용이하게 분리할 수 있다.According to the present invention, a laser having a different wavelength range is used in the manufacture of a compound semiconductor device by inserting a Si intermediate layer having a low energy band gap between the substrate and the compound semiconductor layer and decomposing the Si intermediate layer through a laser. The substrate can be easily separated from the compound semiconductor layer.

질화물 반도체, 사파이어, 기판분리, LLO, 파장 Nitride Semiconductors, Sapphire, Substrate Separation, LLO, Wavelength

Description

화합물 반도체 소자 제조 방법{METHOD FOR FABRICATING A COMPOUND SEMICONDUCTOR DEVICE}METHODS FOR FABRICATING A COMPOUND SEMICONDUCTOR DEVICE

도 1은 본 발명의 일 실시예에 따른 화합물 반도체 소자의 제조 공정을 설명하기 위한 공정 순서도.1 is a process flowchart illustrating a manufacturing process of a compound semiconductor device according to an embodiment of the present invention.

도 2 내지 도 4는 도 1의 제조 공정에 따른 공정 단면도.2 to 4 are cross-sectional views of the manufacturing process of FIG. 1.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

100 : 기판 200 : Si 중간층100 substrate 200 Si interlayer

300 : 질화물 반도체층 310 : 버퍼층300: nitride semiconductor layer 310: buffer layer

320 : 언도프트 GaN 반도체층 330 : 제 1 전도성 반도체층320: undoped GaN semiconductor layer 330: first conductive semiconductor layer

340 : 활성층 350 : 제 2 전도성 반도체층340 active layer 350 second conductive semiconductor layer

400 : 투명 전극 500 : 반사층400: transparent electrode 500: reflective layer

600a, 600b : 전극패드600a, 600b: electrode pad

본 발명은 화합물 반도체 소자 제조에 관한 것으로, 상세하게는 화합물 반도체 소자의 제조시에 기판과 화합물 반도체층의 버퍼층사이에 버퍼층보다 에너지 밴드갭이 작은 Si 중간층을 형성하여 에너지가 낮은 레이저를 통해 기판을 분리하여 화합물 반도체 소자를 제조하는 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to the manufacture of a compound semiconductor device. In detail, in the fabrication of a compound semiconductor device, a silicon intermediate layer having an energy band gap smaller than that of the buffer layer is formed between the substrate and the buffer layer of the compound semiconductor layer. It is related with the method of manufacturing a compound semiconductor element separately.

III-V족 화합물 반도체는 고속 및 고온 전자제품들, 광 방출기 및 광 검출기 등의 응용제품들에서 우수한 성능을 제공한다. 특히, 질화물 화합물 반도체에 포함되어 있는 갈륨 나이트라이드(GaN)는 청색 레이저 및 청색 파장의 스펙트럼을 방출하는 발광 다이오드에 요구되는 밴드갭을 가지고 있어, 이에 대한 연구가 많이 진행되어 왔으며, 그 사용이 증가하고 있다. 또한, 알루미늄 나이트라이드(AlN), 인디움 나이트라이드(InN) 및 갈륨 나이트라이드(GaN)의 얼로이(alloy)는 가시영역 전범위에 걸친 스펙트럼을 제공하여 다양한 발광소자에 사용된다.Group III-V compound semiconductors provide superior performance in applications such as high speed and high temperature electronics, light emitters and photo detectors. In particular, gallium nitride (GaN) included in nitride compound semiconductors has a bandgap required for a blue laser and a light emitting diode emitting a blue wavelength spectrum. Doing. In addition, alloys of aluminum nitride (AlN), indium nitride (InN), and gallium nitride (GaN) are used in various light emitting devices by providing a spectrum over the entire visible region.

일반적으로, 발광소자는 제 1 도전형 반도체층과 제 2 도전형 반도체층 및 이들 반도체층 사이에 개재된 활성층을 갖는 발광 다이오드를 구비한다. 활성층에서 전자와 정공의 재결합에 의해 광이 발생되어 외부로 방출된다.In general, a light emitting device includes a light emitting diode having a first conductive semiconductor layer, a second conductive semiconductor layer, and an active layer interposed between these semiconductor layers. Light is generated by the recombination of electrons and holes in the active layer and emitted to the outside.

최근, 전자와 정공의 재결합 거리를 단축하여 발광 다이오드 내에서 에너지 손실을 감소시키기 위한 수직형 발광소자(vertical LED)가 개시된 바 있다.Recently, vertical LEDs have been disclosed to shorten the recombination distance between electrons and holes to reduce energy loss in light emitting diodes.

종래에 이러한 수직형 발광소자를 제작하기 위해서는 기판위에 버퍼층, 제 1 반도체층, 활성층, 제 2 반도체층을 차례대로 형성한 다음, LLO(Laser lift Off) 기법에 의해 기판에 레이저를 조사함으로써 버퍼층을 분해하여 기판을 분리해내고, 제 1 반도체층과 제 2 반도체층에 각각 전극을 형성한다.Conventionally, in order to manufacture such a vertical light emitting device, a buffer layer, a first semiconductor layer, an active layer, and a second semiconductor layer are sequentially formed on a substrate, and then the buffer layer is formed by irradiating a laser to the substrate by a laser lift off (LLO) technique. The substrate is separated to separate the substrate, and electrodes are formed in the first semiconductor layer and the second semiconductor layer, respectively.

제 1 반도체층이 AlN 또는 AlGaN인 경우 버퍼층은 GaN 또는 InGaN이 사용된다.When the first semiconductor layer is AlN or AlGaN, GaN or InGaN is used as the buffer layer.

따라서, 기판에 레이저를 조사하여 GaN 또는 InGaN의 버퍼층을 분해하기 위해서는 조사되는 레이저가 GaN 또는 InGaN 버퍼층의 에너지 밴드갭에 비해 큰 에너지를 가져야 한다. 예를 들어, 파장이 360㎚보다 작은 355nm 또는 248nm의 파장을 갖는 레이저가 사용된다. 이와 같이 종래에는 사용 가능한 레이저의 파장 영역이 360㎚이하로 제한되는 문제점이 있다.Therefore, in order to decompose a buffer layer of GaN or InGaN by irradiating a laser to the substrate, the irradiated laser must have a large energy compared to the energy band gap of the GaN or InGaN buffer layer. For example, a laser having a wavelength of 355 nm or 248 nm whose wavelength is less than 360 nm is used. As such, there is a problem in that the wavelength range of the laser that can be used is limited to 360 nm or less.

본 발명이 이루고자 하는 기술적 과제는, 화합물 반도체 소자의 제조시, 종래에 기판을 분리하기 위해 사용되던 355nm 또는 248nm의 파장과 같이 360㎚보다 작은 파장의 레이저 뿐만 아니라 360㎚보다 더 긴 파장 범위의 레이저를 사용하는 경우에도 기판으로부터 화합물 반도체층을 분리할 수 있게 하는데 있다.SUMMARY OF THE INVENTION The technical problem to be solved by the present invention is not only a laser having a wavelength longer than 360 nm but also a laser having a wavelength smaller than 360 nm, such as a wavelength of 355 nm or 248 nm, which is conventionally used to separate a substrate in manufacturing a compound semiconductor device. In this case, the compound semiconductor layer can be separated from the substrate.

이러한 기술적 과제를 달성하기 위한 본 발명의 일측면에 의하면, 기판을 준비하는 제 1 단계와, 상기 기판위에 Si 중간층을 형성하는 제 2 단계와, 상기 Si 중간층위에 제 1 도전성 반도체층, 활성층 및 제 2 도전성 반도체층으로 이루어지는 화합물 반도체층을 형성하는 제 3 단계와, 상기 기판에 레이저를 조사하여 상기 Si 중간층을 분해하여 상기 화합물 반도체층으로부터 상기 기판을 분리하는 제 4 단계를 포함하는 것을 특징으로 화합물 반도체 소자 제조 방법을 제공한다.According to an aspect of the present invention for achieving the above technical problem, a first step of preparing a substrate, a second step of forming a Si intermediate layer on the substrate, and a first conductive semiconductor layer, an active layer and a first layer on the Si intermediate layer And a fourth step of forming a compound semiconductor layer comprising two conductive semiconductor layers and a fourth step of separating the substrate from the compound semiconductor layer by decomposing the Si intermediate layer by irradiating a laser to the substrate. A semiconductor device manufacturing method is provided.

상기 기판은, 사파이어(Al2O3), 스피넬(spinel), 탄화실리콘(SiC), 산화아연(ZnO), 갈륨비소(GaAs), 갈륨인(GaP), 리튬-알루미나(LiAl2O3), 질화붕소(BN), 질화알루미늄(AlN) 또는 질화갈륨(GaN) 기판중에서 선택될 수 있다.The substrate may include sapphire (Al 2 O 3), spinel (spinel), silicon carbide (SiC), zinc oxide (ZnO), gallium arsenide (GaAs), gallium phosphorus (GaP), lithium-alumina (LiAl 2 O 3), boron nitride (BN) , Aluminum nitride (AlN) or gallium nitride (GaN) substrate.

상기 화합물 반도체층은, 갈륨 나이트라이드(GaN), 인디움 나이트라이드(InN), 알루미늄 나이트라이드(AlN) 또는 이들의 얼로이(alloy)들 중에서 선택된 반도체층들의 적층일 수 있다.The compound semiconductor layer may be a stack of semiconductor layers selected from gallium nitride (GaN), indium nitride (InN), aluminum nitride (AlN), or alloys thereof.

상기 제 3 단계는, 상기 Si 중간층위에 버퍼층을 형성하는 단계와, 상기 버퍼층에 상기 화합물 반도체층을 형성하는 단계를 포함할 수 있다.The third step may include forming a buffer layer on the Si intermediate layer, and forming the compound semiconductor layer on the buffer layer.

상기 레이저는, 상기 기판 및 버퍼층의 에너지 밴드갭 보다 작은 에너지를 갖고, 상기 Si 중간층의 에너지 밴드갭보다 큰 에너지를 가지도록 선택된다.The laser is selected to have an energy less than the energy bandgap of the substrate and the buffer layer, and to have an energy greater than the energy bandgap of the Si interlayer.

상기 제 4단계에 의해 상기 기판이 분리된 화합물 반도체층의 상하면에 각각 전극을 형성하는 제 5단계를 더 포함하여 수직 발광 다이오드를 제작할 수 있다.The method may further include a fifth step of forming electrodes on the upper and lower surfaces of the compound semiconductor layer in which the substrate is separated by the fourth step.

이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되어지는 것이다. 따라서, 본 발명은 이하 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 층 및 영역의 길이, 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. The following embodiments are provided by way of example so that those skilled in the art can fully understand the spirit of the present invention. Therefore, the present invention is not limited to the embodiments described below, but may be embodied in other forms. In the drawings, lengths, thicknesses, and the like of layers and regions may be exaggerated for convenience. Like numbers refer to like elements throughout.

도 1은 본 발명의 일 실시예에 따른 화합물 반도체 소자의 제조 공정을 설명 하기 위한 공정 순서도이고, 도 2 내지 도 4는 그 제조 공정에 따른 공정 단면도이다. 여기에서는 화합물 반도체 소자중에서 질화물 반도체 소자를 제조 공정을 설명하도록 한다.1 is a process flowchart illustrating a manufacturing process of a compound semiconductor device according to an embodiment of the present invention, Figures 2 to 4 is a cross-sectional view according to the manufacturing process. Here, the manufacturing process of the nitride semiconductor device among the compound semiconductor devices will be described.

도 1 및 도 2를 참조하면, 질화물 반도체층을 형성하기 위한 공정 챔버(미도시됨)내에 기판(100)을 준비한다(S1). 기판(100)은 그 위에 형성될 질화물 반도체층과 유사한 격자상수를 갖는다. 1 and 2, a substrate 100 is prepared in a process chamber (not shown) for forming a nitride semiconductor layer (S1). The substrate 100 has a lattice constant similar to that of the nitride semiconductor layer to be formed thereon.

기판(100)은 기판(100)위에 형성되는 Si 중간층(200)의 에너지 밴드갭보다 큰 에너지 밴드갭을 가지는 기판이면 가능하다.The substrate 100 may be any substrate having an energy band gap larger than the energy band gap of the Si intermediate layer 200 formed on the substrate 100.

예를 들면, 사파이어(Al2O3), 스피넬(spinel), 탄화실리콘(SiC), 산화아연(ZnO), 갈륨비소(GaAs), 갈륨인(GaP), 리튬-알루미나(LiAl2O3), 질화붕소(BN), 질화알루미늄(AlN) 또는 질화갈륨(GaN) 기판일 수 있으며, 기판(21) 상에 형성될 반도체층의 물질에 따라 선택될 수 있다. 질화갈륨계 반도체층을 형성할 경우, 상기 기판은 사파이어 또는 탄화실리콘(SiC) 기판이 주로 사용되고 있다.For example, sapphire (Al 2 O 3), spinel (spinel), silicon carbide (SiC), zinc oxide (ZnO), gallium arsenide (GaAs), gallium phosphorus (GaP), lithium-alumina (LiAl 2 O 3), boron nitride (BN) It may be an aluminum nitride (AlN) or gallium nitride (GaN) substrate, and may be selected according to the material of the semiconductor layer to be formed on the substrate 21. When forming a gallium nitride based semiconductor layer, a sapphire or silicon carbide (SiC) substrate is mainly used as the substrate.

그 후, 기판(100)위에 Si 중간층(200)을 형성한다(S2). Thereafter, the Si intermediate layer 200 is formed on the substrate 100 (S2).

기판(100)에 Si 중간층(200)을 형성하기 위하여 화학 증기 증착법(Chemical Vapor Deposition)이 사용될 수 있다. Si 중간층(200)은 공정챔버내에 있는 기판(100)을 1000℃의 온도로 가열하고 실란을 가스유입부재를 통하여 공정챔버에 도입시켜 증착시킨다. 이에 따라 Si 중간층(200)이 실리콘 단결정의 형태로 기판(100)위에 증착되어 성장된다. Si 중간층(200)의 두께는 20 nm 내지 50 nm 정도 일 수 있다.Chemical vapor deposition (Chemical Vapor Deposition) may be used to form the Si interlayer 200 on the substrate 100. The Si interlayer 200 heats the substrate 100 in the process chamber to a temperature of 1000 ° C. and introduces silane into the process chamber through the gas inlet member to deposit it. Accordingly, the Si intermediate layer 200 is deposited on the substrate 100 in the form of silicon single crystal and grown. The thickness of the Si intermediate layer 200 may be about 20 nm to about 50 nm.

기판(100)과 버퍼층(310) 사이에 Si 중간층(200)을 형성하는 이유는 기판(100)위에 다층의 질화물 반도체층(300)을 형성한 후에 기판(100)을 분리해낼 때 분리작업을 용이하게 하기 위한 것이다.The reason for forming the Si interlayer 200 between the substrate 100 and the buffer layer 310 is to facilitate the separation operation when the substrate 100 is separated after the multilayer nitride semiconductor layer 300 is formed on the substrate 100. It is to let.

즉, 종래의 기술에서는 다층의 질화물 반도체층(300)을 형성하기 위한 AlN 또는 GaN 버퍼층을 기판중에 형성하고, 기판 분리시에 기판에 파장이 355nm 또는 248nm의 파장과 같이 360㎚보다 작은 파장의 레이저를 사용하는 경우에만 버퍼층을 분해할 수 있었다.That is, in the prior art, an AlN or GaN buffer layer for forming the multilayer nitride semiconductor layer 300 is formed in the substrate, and when the substrate is separated, a laser having a wavelength smaller than 360 nm, such as a wavelength of 355 nm or 248 nm, on the substrate. The buffer layer could be disassembled only when using.

그러나, 본 발명에서는 다층의 질화물 반도체층(300)을 형성하기 위한 AlN 또는 GaN 버퍼층(310)을 분해시키지 않고, 그 버퍼층(310)의 에너지 밴드갭보다 낮은 1.1eV의 에너지 밴드갭을 가지는 Si 중간층을 삽입함으로써 기판을 분리하기 위한 레이저가 종래의 경우와 같이 굳이 360㎚보다 작은 레이저일 필요는 없고, 예를 들어 436nm와 같이 360nm보다 더 긴 파장을 갖는 레이저를 사용하여도 가능하다. 따라서, 기판을 분리하기 위해서 사용하는 레이저의 파장 선택범위를 넓게 할 수 있다. Si 중간층의 밴드갭 에너지가 1.1eV임에 따라 최대 1128nm의 파장을 가지는 레이저까지 가능하다.However, in the present invention, the Si intermediate layer having an energy bandgap of 1.1 eV lower than the energy bandgap of the buffer layer 310 without decomposing the AlN or GaN buffer layer 310 for forming the multilayer nitride semiconductor layer 300. It is not necessary for the laser for separating the substrate by inserting the laser to be a laser smaller than 360 nm as in the conventional case, and it is also possible to use a laser having a wavelength longer than 360 nm, for example, 436 nm. Therefore, the wavelength selection range of the laser used for separating the substrate can be widened. The bandgap energy of the Si interlayer is 1.1 eV, allowing lasers with wavelengths up to 1128 nm.

즉, 여기에서는 436nm보다 더 긴 파장을 가지는 레이저를 이용하여 Si 중간층(200)을 분해하는 것으로 설명하고 있지만, 360㎚보다 작은 레이저를 사용하는 경우에는 Si 중간층(200) 및 버퍼층(310)을 분해하여 기판(100)을 분리할 수 있게 된다.In other words, although it is described here as decomposing the Si intermediate layer 200 using a laser having a wavelength longer than 436 nm, when using a laser smaller than 360 nm, the Si intermediate layer 200 and the buffer layer 310 are decomposed. Thus, the substrate 100 can be separated.

그 후, Si 중간층(200)상에 버퍼층(310)을 형성한다(S3). Thereafter, a buffer layer 310 is formed on the Si intermediate layer 200 (S3).

버퍼층(310)은 그 상부에 형성될 반도체층들과 기판(100) 사이의 격자 불일치를 완화하기 위해 사용된다. 버퍼층(310)은 예를 들어 AlN 또는 GaN 층일 수 있으며 저온, 예를 들어 약 400 내지 약 700 ℃의 온도와 50 Torr 내지 700 Torr의 압력 아래서 20 nm 내지 50 nm의 두께로 성장될 수 있다.The buffer layer 310 is used to mitigate the lattice mismatch between the semiconductor layers to be formed thereon and the substrate 100. The buffer layer 310 may be, for example, an AlN or GaN layer and may be grown to a thickness of 20 nm to 50 nm at a low temperature, for example, at a temperature of about 400 to about 700 ° C. and a pressure of 50 Torr to 700 Torr.

그 후, 버퍼층(310)상에 언도프트 GaN 반도체층(320)을 형성한다(S4). Thereafter, an undoped GaN semiconductor layer 320 is formed on the buffer layer 310 (S4).

언도프트 GaN 반도체층(320)은 버퍼층과 제 1 도전성 반도체층(330) 사이에 개재되고 언도프트(undoped) GaN으로 이루어진다. The undoped GaN semiconductor layer 320 is interposed between the buffer layer and the first conductive semiconductor layer 330 and is made of undoped GaN.

언도프트 GaN 반도체층(320)은 그 위에 GaN 계 물질로 구성되는 제 1 도전성 반도체층(330)을 고품질로 효과적으로 형성시킬 수 있도록 하기 위해 품질이 좋은 GaN 반도체층을 제공한다. The undoped GaN semiconductor layer 320 provides a high quality GaN semiconductor layer so that the first conductive semiconductor layer 330 made of GaN-based material can be effectively formed at high quality.

버퍼층(310) 및 언도프트 GaN 반도체층(320)은 금속 유기 화학 기상 증착법(metal organic chemical vapor deposition, MOCVD), 수소화물 기상 성장법(hydride vapor phase epitaxy, HVPE) 또는 분자선 성장법(molecular beam epitaxy, MBE) 등을 사용하여 형성할 수 있다.The buffer layer 310 and the undoped GaN semiconductor layer 320 may include metal organic chemical vapor deposition (MOCVD), hydride vapor phase epitaxy (HVPE), or molecular beam epitaxy. , MBE) and the like.

도 1 및 도 3을 참조하여 설명하면, 언도프트 GaN 반도체층(320) 위에 제 1 도전성 반도체층(330), 활성층(340) 및 제 2 도전성 반도체층(350)으로 이루어지는 화합물 반도체층을 차례로 형성한다(S5). Referring to FIGS. 1 and 3, a compound semiconductor layer including a first conductive semiconductor layer 330, an active layer 340, and a second conductive semiconductor layer 350 is sequentially formed on the undoped GaN semiconductor layer 320. (S5).

제 1 도전성 반도체층(330)은 N형 AlxInyGa1 -x- yN(0≤x,y,x+y≤1)으로 형성될 수 있으며, N형 클래드층을 포함할 수 있다. 제 1 전도성 반도체층(330)은 실리콘 (Si)을 도우핑하여 형성할 수 있다. The first conductive semiconductor layer 330 may be formed of N-type Al x In y Ga 1 -x- y N (0≤x, y, x + y≤1), may include a N-type clad layer . The first conductive semiconductor layer 330 may be formed by doping silicon (Si).

활성층(340)은 전자 및 정공이 재결합되는 영역으로서, InGaN을 포함하여 이루어진다. 활성층(340)을 이루는 물질의 종류에 따라 발광 다이오드에서 방출되는 발광 파장이 결정된다. 활성층(340)은 양자우물층과 장벽층이 반복적으로 형성된 다층막일 수 있다. 장벽층과 우물층은 일반식 AlxInyGa1-x-yN(0≤x,y,x+y≤1)으로 표현되는 2 원 내지 4 원 화합물 반도체층일 수 있다. The active layer 340 is a region where electrons and holes are recombined, and includes InGaN. The emission wavelength emitted from the light emitting diode is determined by the type of material constituting the active layer 340. The active layer 340 may be a multilayer film in which a quantum well layer and a barrier layer are repeatedly formed. The barrier layer and the well layer may be binary to quaternary compound semiconductor layers represented by general formula Al x In y Ga 1-xy N (0 ≦ x, y, x + y ≦ 1).

제 2 도전성 반도체층(350)은 P형 AlxInyGa1 -x- yN(0≤x,y,x+y≤1)으로 형성될 수 있으며, P형 클래드층을 포함할 수 있다. 제 2 도전성 반도체층(350)은 아연(Zn) 또는 마그네슘(Mg)을 도우핑하여 형성할 수 있다. A second conductive semiconductor layer 350 may be formed of P-type Al x In y Ga 1 -x- y N (0≤x, y, x + y≤1), may include a P-type clad layer . The second conductive semiconductor layer 350 may be formed by doping zinc (Zn) or magnesium (Mg).

그 후, 제 2 도전성 반도체층(350)위에 투명 전극(400)을 형성한다(S6). Thereafter, the transparent electrode 400 is formed on the second conductive semiconductor layer 350 (S6).

그 후, 기판(100) 방향으로 레이저를 조사하여 기판(100)을 Si 중간층(200)으로부터 분리한다(S7).Thereafter, the laser beam is irradiated toward the substrate 100 to separate the substrate 100 from the Si intermediate layer 200 (S7).

이때, 레이저는 기판 및 질화물 반도체층의 에너지 밴드갭 보다 작은 에너지를 갖고, Si층의 에너지 밴드갭보다 큰 에너지를 갖도록 선택된다. 이때, 레이저는 기판(100) 및 질화물 반도체층(300) 보다 Si 중간층(200)에 의해 더 강하게 흡수되는 에너지를 갖는다. 따라서, 레이저는 종래기술과 같이 355nm 또는 248nm의 파장을 갖는 레이저에 한정되지 않으며, 예를 들어 436nm와 같이 더 긴 파장을 갖는 레이저일 수 있으며, Si 중간층의 밴드갭 에너지가 1.1eV임에 따라 최대 1128nm의 파장을 가지는 레이저까지 가능하다.At this time, the laser is selected to have an energy smaller than the energy band gap of the substrate and the nitride semiconductor layer, and to have an energy larger than the energy band gap of the Si layer. In this case, the laser has energy absorbed more strongly by the Si intermediate layer 200 than the substrate 100 and the nitride semiconductor layer 300. Thus, the laser is not limited to a laser having a wavelength of 355 nm or 248 nm as in the prior art, but may be a laser having a longer wavelength such as, for example, 436 nm, and the maximum as the band gap energy of the Si interlayer is 1.1 eV. Lasers with wavelengths up to 1128 nm are possible.

기판(100)쪽에서 레이저를 조사하면 기판(100)이 투광성 기판이므로, 기판(100)과 Si 중간층(200)의 계면에서 흡수된 에너지에 의해 Si 중간층(200)이 분해(decomposition)되어 질화물 반도체층(300)으로부터 기판(100)이 분리된다. 분리된 질화물 반도체층(300)의 하부면은 세정될 수 있다. 이에 따라, 질화물 반도체층(300)로부터 기판(100)의 분리가 완료된다. When the laser is irradiated from the substrate 100, since the substrate 100 is a light transmissive substrate, the Si intermediate layer 200 is decomposed by the energy absorbed at the interface between the substrate 100 and the Si intermediate layer 200, thereby forming a nitride semiconductor layer. The substrate 100 is separated from the 300. The lower surface of the separated nitride semiconductor layer 300 may be cleaned. Accordingly, separation of the substrate 100 from the nitride semiconductor layer 300 is completed.

도 1 및 도 4를 참조하여 설명하면, 기판(100)이 분리된 후, 버퍼층(310) 및 언도프트 GaN 반도체층(320)을 식각하여 제 1 도전성 반도체층(330)의 일면을 노출시킨다(S8). Referring to FIGS. 1 and 4, after the substrate 100 is separated, the buffer layer 310 and the undoped GaN semiconductor layer 320 are etched to expose one surface of the first conductive semiconductor layer 330 ( S8).

그 후, 제 1 도전성 반도체층(330)의 노출된 일면에 반사층(500)을 형성한다(S9).Thereafter, the reflective layer 500 is formed on one exposed surface of the first conductive semiconductor layer 330 (S9).

반사층(500)은 예를 들어 Ag 및/또는 Al으로 형성될 수 있고, 활성층(340)에서 발광된 빛을 위로 반사시켜 발광 다이오드의 발광 효율을 증대시킨다. The reflective layer 500 may be formed of Ag and / or Al, for example, and reflects the light emitted from the active layer 340 upward to increase the luminous efficiency of the light emitting diode.

그 후, 투명 전극(400) 및 반사층(500)위에 각각 제 1 및 제 2 전극 패드(600a,600b)를 형성한다(S10). 전극 패드들(600a,600b)은 리프트 오프 방식에 의해 형성될 수 있다. Thereafter, first and second electrode pads 600a and 600b are formed on the transparent electrode 400 and the reflective layer 500, respectively (S10). The electrode pads 600a and 600b may be formed by a lift off method.

이상의 본 발명은 상기에 기술된 실시예들에 의해 한정되지 않고, 당업자들에 의해 다양한 변형 및 변경을 가져올 수 있으며, 이는 첨부된 청구항에서 정의되는 본 발명의 취지와 범위에 포함된다.The invention being thus described, it will be obvious that the same way may be varied in many ways. Such modifications are intended to be within the spirit and scope of the invention as defined by the appended claims.

예를 들어, 본 발명의 실시예에서는 제 1 도전성 반도체층이 N형 반도체층이고 제 2 도전성 반도체층이 P형 반도체층인 경우로 설명하였으나, 제 1 도전성 반 도체층이 P형 반도체층이고 제 2 도전성 반도체층이 N형 반도체인 경우에도 얼마든지 적용가능하다.For example, in the exemplary embodiment of the present invention, the first conductive semiconductor layer is an N-type semiconductor layer and the second conductive semiconductor layer is a P-type semiconductor layer. However, the first conductive semiconductor layer is a P-type semiconductor layer. 2 can be applied even when the conductive semiconductor layer is an N-type semiconductor.

본 발명에 의하면, 기판과 화합물 반도체층의 버퍼층 사이에 버퍼보다 낮은 에너지 밴드갭을 가지는 Si 중간층을 삽입하고 레이저를 통해 Si 중간층을 분해함으로써, 기존에 버퍼층을 분해하여 기판을 분리하는데 사용되던 파장의 레이저 뿐 아니라 기존에 버퍼층을 분해하여 기판을 분리하는데 사용하는 파장보다도 긴 파장을 이용하여서도 기판으로부터 질화물 반도체층을 분리할 수 있음에 따라 다양한 파장 범위의 레이저를 사용하여 기판으로부터 질화물 반도체층을 분리할 수 있다.According to the present invention, a silicon intermediate layer having a lower energy bandgap than a buffer is inserted between the substrate and the buffer layer of the compound semiconductor layer, and the silicon intermediate layer is decomposed through a laser, thereby decomposing the buffer layer to separate the substrate. Since the nitride semiconductor layer can be separated from the substrate using a wavelength longer than the wavelength used to separate the substrate by separating the buffer layer as well as the laser, the nitride semiconductor layer is separated from the substrate by using a laser having various wavelength ranges. can do.

Claims (6)

기판을 준비하는 제 1 단계와,A first step of preparing a substrate, 상기 기판위에 Si 중간층을 형성하는 제 2 단계와,Forming a Si intermediate layer on the substrate; 상기 Si 중간층위에 제 1 도전성 반도체층, 활성층 및 제 2 도전성 반도체층을 포함하는 화합물 반도체층을 형성하는 제 3 단계와,Forming a compound semiconductor layer including a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer on the Si intermediate layer; 상기 기판에 레이저를 조사하여 상기 Si 중간층을 분해하여 상기 화합물 반도체층으로부터 상기 기판을 분리하는 제 4 단계를 포함하되,Irradiating the substrate with a laser to decompose the Si intermediate layer to separate the substrate from the compound semiconductor layer, 상기 레이저는 상기 기판 및 상기 화합물 반도체층의 에너지 밴드갭보다 작은 에너지를 갖고, 상기 Si 중간층의 에너지 밴드갭보다 큰 에너지를 가지는 것을 특징으로 화합물 반도체 소자 제조 방법.And said laser has an energy smaller than an energy band gap of said substrate and said compound semiconductor layer and having an energy greater than an energy band gap of said Si intermediate layer. 청구항 1에 있어서, 상기 기판은,The method according to claim 1, wherein the substrate, 사파이어(Al2O3), 스피넬(spinel), 탄화실리콘(SiC), 산화아연(ZnO), 갈륨비소(GaAs), 갈륨인(GaP), 리튬-알루미나(LiAl2O3), 질화붕소(BN), 질화알루미늄(AlN) 또는 질화갈륨(GaN) 기판중에서 선택된 것을 특징으로 하는 화합물 반도체 소자 제조 방법.Sapphire (Al2O3), spinel, silicon carbide (SiC), zinc oxide (ZnO), gallium arsenide (GaAs), gallium phosphorus (GaP), lithium-alumina (LiAl2O3), boron nitride (BN), aluminum nitride ( AlN) or gallium nitride (GaN) substrate, characterized in that the method for producing a compound semiconductor device. 청구항 1에 있어서, 상기 화합물 반도체층은,The method of claim 1, wherein the compound semiconductor layer, 갈륨 나이트라이드(GaN), 인디움 나이트라이드(InN), 알루미늄 나이트라이드 (AlN) 또는 이들의 얼로이(alloy)들 중에서 선택된 반도체층들의 적층인 것을 특징으로 하는 화합물 반도체 소자 제조 방법.A method for manufacturing a compound semiconductor device, characterized in that the stack of semiconductor layers selected from gallium nitride (GaN), indium nitride (InN), aluminum nitride (AlN) or alloys thereof. 청구항 1에 있어서, 상기 제 3 단계는,The method of claim 1, wherein the third step, 상기 제1 도전성 반도체층을 형성하기 전에,Before forming the first conductive semiconductor layer, 상기 Si 중간층위에 버퍼층을 형성하는 단계를 포함하는 것을 특징으로 하는 화합물 반도체 소자 제조 방법.Forming a buffer layer on the Si intermediate layer, characterized in that it comprises a compound semiconductor device manufacturing method. 청구항 4에 있어서, 상기 레이저는,The method according to claim 4, wherein the laser, 상기 버퍼층의 에너지 밴드갭 보다 작은 에너지를 가지는 것을 특징으로 하는 특징으로 하는 화합물 반도체 소자 제조 방법.And having an energy smaller than an energy band gap of the buffer layer. 청구항 1에 있어서, The method according to claim 1, 상기 기판이 분리된 후,After the substrate is separated, 상기 제1 도전성 반도체층 및 상기 제2 도전성 반도체층에 각각 전기적으로 접속되는 전극을 형성하는 제 5 단계를 더 포함하는 것을 특징으로 하는 화합물 반도체 소자 제조 방법.And a fifth step of forming an electrode electrically connected to the first conductive semiconductor layer and the second conductive semiconductor layer, respectively.
KR1020060026881A 2006-03-24 2006-03-24 Method for fabricating a compound semiconductor device KR101259991B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060026881A KR101259991B1 (en) 2006-03-24 2006-03-24 Method for fabricating a compound semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060026881A KR101259991B1 (en) 2006-03-24 2006-03-24 Method for fabricating a compound semiconductor device

Publications (2)

Publication Number Publication Date
KR20070096438A KR20070096438A (en) 2007-10-02
KR101259991B1 true KR101259991B1 (en) 2013-05-06

Family

ID=38803277

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060026881A KR101259991B1 (en) 2006-03-24 2006-03-24 Method for fabricating a compound semiconductor device

Country Status (1)

Country Link
KR (1) KR101259991B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101662037B1 (en) 2009-12-02 2016-10-05 삼성전자 주식회사 Light Emitting Device and method for manufacturing the same
KR20140014625A (en) * 2012-07-25 2014-02-06 서울바이오시스 주식회사 Method of fabricating gallium nitrded based semiconductor device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004072052A (en) 2002-08-09 2004-03-04 Matsushita Electric Ind Co Ltd Semiconductor device and manufacturing method thereof
WO2005004231A1 (en) 2003-06-24 2005-01-13 Osram Opto Semiconductors Gmbh Method for the production of semi-conductor chips
JP2005032661A (en) * 2003-07-09 2005-02-03 Nichia Chem Ind Ltd Light source device and vehicular headlight using the same
US20050247950A1 (en) * 2004-05-06 2005-11-10 Cree, Inc. Lift-off process for GaN films formed on SiC substrates and devices fabricated using the method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004072052A (en) 2002-08-09 2004-03-04 Matsushita Electric Ind Co Ltd Semiconductor device and manufacturing method thereof
WO2005004231A1 (en) 2003-06-24 2005-01-13 Osram Opto Semiconductors Gmbh Method for the production of semi-conductor chips
JP2005032661A (en) * 2003-07-09 2005-02-03 Nichia Chem Ind Ltd Light source device and vehicular headlight using the same
US20050247950A1 (en) * 2004-05-06 2005-11-10 Cree, Inc. Lift-off process for GaN films formed on SiC substrates and devices fabricated using the method

Also Published As

Publication number Publication date
KR20070096438A (en) 2007-10-02

Similar Documents

Publication Publication Date Title
JP5849215B2 (en) Ultraviolet semiconductor light emitting device
TWI497753B (en) Iii-nitride light emitting device incorporating boron
KR100969131B1 (en) Method for fabricating of light emitting device
WO2010100844A1 (en) Nitride semiconductor element and method for manufacturing same
US9978905B2 (en) Semiconductor structures having active regions comprising InGaN and methods of forming such semiconductor structures
KR20130111577A (en) Iii-nitride light emitting device
TWI678815B (en) Semiconductor light emitting element and method for manufacturing semiconductor light emitting element
KR102147587B1 (en) Ⅲ-nitride light-emitting device grown on a relaxed layer
KR101261629B1 (en) Method for fabricating a compound semiconductor device
US20130056747A1 (en) Nitride semiconductor light emitting device and manufacturing method thereof
KR20060075539A (en) Semiconductor emitting device and manufacturing method for the same
TWI437731B (en) Semiconductor optoelectronic device with enhanced light extraction efficiency and fabricating method thereof
KR20100049274A (en) Nitride semiconductor light emitting device and method of manufacturing the same
KR101259991B1 (en) Method for fabricating a compound semiconductor device
KR101337615B1 (en) GaN-BASED COMPOUND SEMICONDUCTOR AND THE FABRICATION METHOD THEREOF
KR100728132B1 (en) Light-emitting diode using current spreading layer
KR100730755B1 (en) Method for fabricating a vertical light emitting device and vertical light emitting device thereby
JP2015043468A (en) Ultraviolet semiconductor light-emitting element
KR20090121812A (en) Method of manufacturing an ultraviolet light emitting device
KR101321936B1 (en) LIGHT EMITTING DIODE HAVING ZnO LAYER P-TYPED AND THE METHOD OF FABRICATING THE LIGHT EMITTING DIODE
KR101381985B1 (en) Method for fabricating a vertical light emitting device
KR101140679B1 (en) GaN-BASED COMPOUND SEMICONDUCTOR
KR20100109630A (en) Method for fabricating light emitting diode
KR100730752B1 (en) Compound semiconductor having supper lattice layer and light emitting diode using the same and method for fabricating the ligth emitting diode
KR20070118849A (en) Light emitting device and the fabrication method thereof

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170308

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee