[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR100730752B1 - Compound semiconductor having supper lattice layer and light emitting diode using the same and method for fabricating the ligth emitting diode - Google Patents

Compound semiconductor having supper lattice layer and light emitting diode using the same and method for fabricating the ligth emitting diode Download PDF

Info

Publication number
KR100730752B1
KR100730752B1 KR1020060012432A KR20060012432A KR100730752B1 KR 100730752 B1 KR100730752 B1 KR 100730752B1 KR 1020060012432 A KR1020060012432 A KR 1020060012432A KR 20060012432 A KR20060012432 A KR 20060012432A KR 100730752 B1 KR100730752 B1 KR 100730752B1
Authority
KR
South Korea
Prior art keywords
layer
semiconductor layer
conductive semiconductor
superlattice
emitting diode
Prior art date
Application number
KR1020060012432A
Other languages
Korean (ko)
Inventor
오덕환
이상준
Original Assignee
서울옵토디바이스주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울옵토디바이스주식회사 filed Critical 서울옵토디바이스주식회사
Priority to KR1020060012432A priority Critical patent/KR100730752B1/en
Application granted granted Critical
Publication of KR100730752B1 publication Critical patent/KR100730752B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/42Transparent materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0016Processes relating to electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages
    • H01L2933/0058Processes relating to semiconductor body packages relating to optical field-shaping elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

A compound semiconductor having a super lattice layer, a light emitting diode using the same, and a manufacturing method thereof are provided to implement a high quality GaN-based conductive semiconductor layer by sequentially forming the super lattice layer and an undoped GaN semiconductor layer on a buffer layer. A buffer layer(210) is disposed on a substrate(100). A super lattice layer(220) is disposed on the cuffer layer. A GaN layer and a GaNP layer are stacked in turn on the super lattice layer as pre-set numbers. A first conductive semiconductor layer(310) is located on the super lattice layer. An active layer(320) is located on a partial region of the first conductive semiconductor layer. A second conductive semiconductor layer(330) is located on the active layer. An undoped GaN semiconductor layer(230) is disposed between the super lattice layer and the first conductive semiconductor layer.

Description

초격자층을 갖는 화합물 반도체, 이를 이용한 발광 다이오드 및 이의 제조 방법{compound semiconductor having supper lattice layer and light emitting diode using the same and method for fabricating the ligth emitting diode}Compound semiconductor having a superlattice layer, a light emitting diode using the same, and a method of manufacturing the same {compound semiconductor having supper lattice layer and light emitting diode using the same and method for fabricating the ligth emitting diode}

도 1은 본 발명의 일 실시예에 따른 발광 다이오드의 단면도이다. 1 is a cross-sectional view of a light emitting diode according to an embodiment of the present invention.

도 2는 본 발명의 일 실시예에 따른 발광 다이오드(1)의 제조 방법의 순서도이다. 2 is a flowchart of a method of manufacturing a light emitting diode 1 according to an embodiment of the present invention.

도 3a 내지 도 3c는 본 발명의 일 실시예에 따른 발광 다이오드의 제조 방법을 설명하기 위한 단면도들이다. 3A to 3C are cross-sectional views illustrating a method of manufacturing a light emitting diode according to an embodiment of the present invention.

도 4는 본 발명의 다른 실시예에 따른 발광 다이오드(2)의 제조 방법의 순서도이다. 4 is a flowchart of a method of manufacturing a light emitting diode 2 according to another embodiment of the present invention.

도 5a 내지 도 5c는 본 발명의 다른 실시예에 따른 발광 다이오드(2)의 제조 방법을 설명하기 위한 단면도들이다. 5A to 5C are cross-sectional views illustrating a method of manufacturing a light emitting diode 2 according to another embodiment of the present invention.

<도면 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

1,2: 발광 다이오드 100: 기판1,2: light emitting diode 100: substrate

210: 저온 버퍼층 220: 초격자층210: low temperature buffer layer 220: superlattice layer

230: 언도프트 GaN 반도체층 310: 제1 도전성 반도체층230: undoped GaN semiconductor layer 310: first conductive semiconductor layer

320: 활성층 330: 제2 도전성 반도체층320: active layer 330: second conductive semiconductor layer

400: 투명전극 500a,500b,700a,700b: 전극패드400: transparent electrode 500a, 500b, 700a, 700b: electrode pad

600: 반사층600: reflective layer

본 발명은 초격자층을 갖는 화합물 반도체, 이를 이용한 발광 다이오드 및 이의 제조 방법에 관한 것으로, 특히 버퍼층 위에 초격자층을 순자적으로 형성하여 고품질의 도전성 반도체층을 형성할 수 있도록 한 화합물 반도체, 이를 이용한 발광 다이오드 및 이의 제조 방법에 관한 것이다. The present invention relates to a compound semiconductor having a superlattice layer, a light emitting diode using the same, and a method of manufacturing the same. In particular, a compound semiconductor capable of forming a high quality conductive semiconductor layer by sequentially forming a superlattice layer on a buffer layer, It relates to a light emitting diode used and a method of manufacturing the same.

발광 다이오드는 N형 반도체와 P형 반도체가 서로 접합된 구조를 가지는 광전 변환 반도체 소자로서, 전자와 정공의 재결합에 의하여 빛을 발산한다. 이러한 발광 다이오드는 표시 소자 및 백라이트로 널리 이용되고 있다. 또한, 발광 다이오드는 기존의 전구 또는 형광등에 비해 소모 전력이 작고 수명이 길어, 백열 전구 및 형광등을 대체하여 일반 조명 용도로서 그 사용 영역을 넓히고 있다. A light emitting diode is a photoelectric conversion semiconductor device having a structure in which an N-type semiconductor and a P-type semiconductor are bonded to each other, and emit light by recombination of electrons and holes. Such light emitting diodes are widely used as display devices and backlights. In addition, the light emitting diode consumes less power and has a longer life compared to a conventional light bulb or a fluorescent lamp, thereby replacing the incandescent bulb and the fluorescent lamp, thereby expanding its use area as a general lighting application.

발광 다이오드에는 베이스를 이루는 기판으로서 안정성이 좋은 사파이어 기판이 많이 사용되며 그 위에는 AlxInyGa1 -x- yN(0≤x,y,x+y≤1) 반도체층, 즉 GaN 계 반도체층이 성장된다. 특히 녹색 및 파란색 발광 다이오드의 경우, 높은 밴드 갭을 갖는 GaN 계 반도체층을 이용한 발광 다이오드가 많다. A light emitting diode is used as a substrate forming the base sapphire substrate lot of good reliability are those above the Al x In y Ga 1 -x- y N (0≤x, y, x + y≤1) semiconductor layer, that is, the GaN-based semiconductor The layer is grown. In particular, in the case of green and blue light emitting diodes, there are many light emitting diodes using GaN-based semiconductor layers having a high band gap.

그러나 GaN 계 반도체층과 기판 간의 격자 불일치 때문에, 기판 위에 성장된 GaN 계 반도체층은 높은 결함 밀도를 가지는 문제점이 있으며, 이는 발광 다이오드의 신뢰성, 생산성 및 전기적 특성의 저하 등의 문제점을 유발한다. However, due to the lattice mismatch between the GaN-based semiconductor layer and the substrate, the GaN-based semiconductor layer grown on the substrate has a problem of high defect density, which causes problems such as deterioration of reliability, productivity, and electrical properties of the light emitting diode.

이를 해결하기 위해 종래의 발광 다이오드는 기판 위에 GaN 계 버퍼층을 성장시키고, 그 위에 도우핑된 GaN 계 도전성 반도체층을 성장시키는 방법을 채용하여 제조된다. In order to solve this problem, a conventional light emitting diode is manufactured by employing a method of growing a GaN buffer layer on a substrate and growing a doped GaN conductive semiconductor layer thereon.

그러나 종래의 발광 다이오드는 기판과 기판 위에 성장된 GaN 계 버퍼층 간의 격자 상수의 차이로 인해 GaN 계 버퍼층은 높은 결함 밀도를 갖게 되고 이 위에 성장된 도우핑된 GaN 계 도전성 반도체층 또한 높은 스트레스로 인해 높은 결함 밀도를 갖는 문제점이 있다. However, in the conventional light emitting diode, the GaN buffer layer has a high defect density due to the difference in lattice constant between the substrate and the GaN buffer layer grown on the substrate, and the doped GaN conductive semiconductor layer grown thereon is also high due to high stress. There is a problem with a defect density.

특히, 수직형 발광 다이오드(vertical LED, VLED)의 경우, 기판 위에 버퍼층을 성장시키고 그 위에 GaN계 도전성 반도체층을 형성한 이후에 기판 및 버퍼층을 식각하여 제거하게 된다. 이때 GaN계 도전성 반도체층의 결함밀도가 높으면 식각 공정 중 GaN계 도전성 반도체층 상의 활성층이 노출되는 등 그 시각이 용이하지 않은 문제점이 있다. In particular, in the case of a vertical LED (VLED), after the growth of the buffer layer on the substrate and forming a GaN-based conductive semiconductor layer thereon, the substrate and the buffer layer is etched and removed. In this case, when the defect density of the GaN-based conductive semiconductor layer is high, the active layer on the GaN-based conductive semiconductor layer is exposed during the etching process.

이를 해결하기 위해 버퍼층을 두껍게 하는 방법이 있으나 추가적인 제조 시간 및 재료가 소요되는 문제점이 있다. To solve this problem, there is a method of thickening the buffer layer, but there is a problem in that additional manufacturing time and material are required.

본 발명의 목적은, 상기 문제점을 해결하기 위한 것으로, 제조 시간 및 재료 소요량의 증가 없이 격자 상수가 다른 기판 상부에 결함 밀도가 낮은 고품질의 GaN 계 반도체층을 성장시킬 수 있도록 함에 있다. SUMMARY OF THE INVENTION An object of the present invention is to solve the above problems, and to provide a high-quality GaN-based semiconductor layer having a low defect density on top of a substrate having a different lattice constant without increasing manufacturing time and material requirements.

상기 목적을 달성하기 위한 본 발명의 일측면에 따르면, 버퍼층; 상기 버퍼층 상에 위치하고, GaN 막 및 GaNP 막이 미리 설정된 수만큼 교대로 적층되는 초격자층; 상기 초격자층 상에 위치하는 (Al,In,Ga)N 반도체층;을 포함하는 화합물 반도체인 것을 특징으로 한다. According to an aspect of the present invention for achieving the above object, a buffer layer; A superlattice layer disposed on the buffer layer, in which GaN films and GaNP films are alternately stacked by a predetermined number; And a (Al, In, Ga) N semiconductor layer located on the superlattice layer.

상기 목적을 달성하기 위한 본 발명의 다른 측면에 따르면, 기판; 상기 기판 상에 위치하는 버퍼층; 상기 버퍼층 상에 위치하고, GaN 막 및 GaNP 막이 미리 설정된 수만큼 교대로 적층되는 초격자층; 상기 초격자층 상에 위치하는 제1 도전성 반도체층; 상기 제1 도전성 반도체층 상의 일부 영역 상에 위치하는 활성층; 및 상기 활성층 상에 위치하는 제2 도전성 반도체층을 포함하는 발광 다이오드인 것을 특징으로 한다.According to another aspect of the present invention for achieving the above object, a substrate; A buffer layer on the substrate; A superlattice layer disposed on the buffer layer, in which GaN films and GaNP films are alternately stacked by a predetermined number; A first conductive semiconductor layer on the superlattice layer; An active layer on a portion of the first conductive semiconductor layer; And a second conductive semiconductor layer on the active layer.

바람직하게는 상기 초격자층과 상기 제1 도전성 반도체층 사이에 개재된 언도프트(undoped) GaN 반도체층;을 더 포함한다. Preferably, the semiconductor layer further comprises an undoped GaN semiconductor layer interposed between the superlattice layer and the first conductive semiconductor layer.

더욱 바람직하게는 상기 초격자층은 상기 GaN 막 및 GaNP 막이 5 내지 50 쌍으로 적층된 것이다. More preferably, the superlattice layer is formed by stacking 5 to 50 pairs of the GaN film and the GaNP film.

상기 목적을 달성하기 위한 본 발명의 또 다른 측면에 따르면, 기판을 준비하고, 상기 기판 상에 버퍼층을 형성하고, 상기 버퍼층 상에 GaN 막 및 GaNP 막을 미리 설정된 수만큼 교대로 적층하여 초격자층을 형성하고, 상기 초격자층 상에 제 1 도전성 반도체층, 활성층 및 제2 도전성 반도체층을 형성하는 것을 포함하는 발광 다이오드 제조 방법인 것을 특징으로 한다. According to another aspect of the present invention for achieving the above object, a superlattice layer is prepared by preparing a substrate, forming a buffer layer on the substrate, and alternately stacking a GaN film and a GaNP film on the buffer layer by a predetermined number. And forming a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer on the superlattice layer.

바람직하게는 상기 제1 도전성 반도체층을 형성하기 전, 언도프트(undoped) GaN 반도체층을 상기 초격자층 상에 형성하는 것을 더 포함한다. Preferably, the method further includes forming an undoped GaN semiconductor layer on the superlattice layer before forming the first conductive semiconductor layer.

더욱 바람직하게는 상기 초격자층은 상기 GaN 막 및 GaNP 막이 5 내지 50 쌍으로 적층된 것이다. More preferably, the superlattice layer is formed by stacking 5 to 50 pairs of the GaN film and the GaNP film.

더욱 바람직하게는 상기 제2 도전성 반도체층 상에 투명 전극을 형성하고, More preferably, a transparent electrode is formed on the second conductive semiconductor layer,

상기 기판 및 상기 초격자층을 제거하여 상기 제1 도전성 반도체층의 일면을 노출시키고, 상기 제1 도전성 반도체층의 노출된 일면 상에 반사층을 형성하고, 상기 투명 전극 및 상기 반사층의 일부 영역 상에 전극 패드를 형성하는 것을 더 포함한다. The substrate and the superlattice layer are removed to expose one surface of the first conductive semiconductor layer, a reflective layer is formed on an exposed surface of the first conductive semiconductor layer, and a portion of the transparent electrode and the reflective layer is formed. It further comprises forming an electrode pad.

더욱 바람직하게는 상기 제2 도전성 반도체층 상에 투명 전극을 형성하고, 상기 기판, 상기 초격자층, 및 상기 언도프트 GaN 반도체층을 제거하여 상기 제1 도전성 반도체층의 일면을 노출시키고, 상기 제1 도전성 반도체층의 노출된 일면 상에 반사층을 형성하고, 상기 투명 전극 및 상기 반사층의 일부 영역 상에 전극 패드를 형성하는 것을 더 포함한다. More preferably, a transparent electrode is formed on the second conductive semiconductor layer, the substrate, the superlattice layer, and the undoped GaN semiconductor layer are removed to expose one surface of the first conductive semiconductor layer. The method may further include forming a reflective layer on an exposed surface of the conductive semiconductor layer and forming an electrode pad on a portion of the transparent electrode and the reflective layer.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 일 실시예에 따른 발광 다이오드의 단면도이다. 1 is a cross-sectional view of a light emitting diode according to an embodiment of the present invention.

도 1을 참조하여 설명하면, 본 발명의 일 실시예에 따른 발광 다이오드(1)는 기판(100), 버퍼층(210), 초격자층(220), 언도프트(undoped) GaN 반도체층(230), 제1 도전성 반도체층(310), 활성층(320), 제2 도전성 반도체층(330), 투명 전극(400) 및 제1 및 제2 전극 패드(500a,500b)을 포함한다. Referring to FIG. 1, a light emitting diode 1 according to an embodiment of the present invention may include a substrate 100, a buffer layer 210, a superlattice layer 220, and an undoped GaN semiconductor layer 230. And a first conductive semiconductor layer 310, an active layer 320, a second conductive semiconductor layer 330, a transparent electrode 400, and first and second electrode pads 500a and 500b.

상기 기판(100)은 사파이어, 스피넬(spinel), Si, SiC 등과 같은 소재로 이루어질 수 있다. The substrate 100 may be made of a material such as sapphire, spinel, Si, SiC, or the like.

상기 버퍼층(210)은 그 상부에 형성될 반도체층들과 상기 기판(100) 사이의 격자 불일치를 완화하기 위해 사용된다. 상기 버퍼층(210)은 예를 들어 AlN 또는 GaN 층일 수 있으며 저온, 예를 들어 약 400 내지 약 700 도(℃)에서 성장될 수 있다. The buffer layer 210 is used to mitigate the lattice mismatch between the semiconductor layers to be formed thereon and the substrate 100. The buffer layer 210 may be, for example, an AlN or GaN layer and may be grown at a low temperature, for example, about 400 to about 700 degrees Celsius.

상기 버퍼층(210)은 저품질의 GaN계 반도체층으로서 상기 기판(100)과의 격자 상수의 차이로 인해 디스로케이션(dislocation) 등 결함이 많이 존재한다. 즉, 상기 버퍼층(210)은 결함 밀도가 높아 상기 버퍼층(210) 상에 직접 상기 GaN 계 반도체층인 상기 제1 도전성 반도체층(310)을 형성할 경우 상기 제1 도전성 반도체층(310) 또한 높은 결함 밀도를 가지게 되며, 이에 따라 상기 발광 다이오드(1)의 발광 효율 등 전기적 특성이 저하된다. 이 저하되게 된다. The buffer layer 210 is a low-quality GaN-based semiconductor layer, and there are many defects such as dislocations due to a difference in lattice constant from the substrate 100. That is, when the first conductive semiconductor layer 310, which is the GaN based semiconductor layer, is directly formed on the buffer layer 210, the buffer layer 210 has a high defect density. It has a defect density, thereby deteriorating the electrical characteristics such as the luminous efficiency of the light emitting diode (1). This will fall.

상기 버퍼층의 두께는, 예를 들어 약 20 nm 내지 약 50 nm일 수 있다. The thickness of the buffer layer may be, for example, about 20 nm to about 50 nm.

이를 해결하기 위해 상기 초격자층(220) 및 상기 언도프트 GaN 반도체층(230)을 상기 버퍼층(210)위에 순차적으로 형성한다. To solve this problem, the superlattice layer 220 and the undoped GaN semiconductor layer 230 are sequentially formed on the buffer layer 210.

상기 초격자층(220)은 상기 버퍼층(210) 상에 위치하고, GaN 막 및 GaNP 막이 미리 설정된 수만큼, 예를 들어 5 내지 50 쌍으로 교대로 적층된다. The superlattice layer 220 is disposed on the buffer layer 210, and a GaN film and a GaNP film are alternately stacked by a predetermined number, for example, 5 to 50 pairs.

상기 초격자층(220)은 결함 밀도가 낮고 결정성이 좋은 고품질의 상기 언도프트 GaN 반도체층(230)을 성장시키기 위해 제공되는 반도체층이다. 즉, 상기 GaNP 막의 P 원자들이 기존의 결함들로 이동하여 결함들을 없애게 되고, 이에 따라 상기 초격자층(220) 위에 두께가 얇으면서도 품질이 좋은 상기 언도프트 GaN 반도체층(230)을 형성할 수 있다. The superlattice layer 220 is a semiconductor layer provided to grow the undoped GaN semiconductor layer 230 of high quality with low defect density and good crystallinity. That is, the P atoms of the GaNP film move to the existing defects to eliminate the defects, thereby forming the thin undoped GaN semiconductor layer 230 with high quality on the superlattice layer 220. Can be.

상기 초격자층(220)에 포함된 각 GaN 막 및 GaNP 막의 두께는 예를 들어 약 5.5 nm 이하일 수 있으며 상기 초격자층(220)의 두께는 예를 들어 약 50nm 이하일 수 있다. The thickness of each GaN film and GaNP film included in the superlattice layer 220 may be about 5.5 nm or less, for example, and the thickness of the superlattice layer 220 may be about 50 nm or less.

상기 언도프트 GaN 반도체층(230)은 상기 초격자층과 상기 제1 도전성 반도체층(310) 사이에 개재되고 언도프트(undoped) GaN으로 이루어진다. The undoped GaN semiconductor layer 230 is interposed between the superlattice layer and the first conductive semiconductor layer 310 and is made of undoped GaN.

상기 언도프트 GaN 반도체층(230)은 그 위에 GaN 계 물질로 구성되는 상기 제1 도전성 반도체층(310)을 고품질로 효과적으로 형성시킬 수 있도록 하기 위해 품질이 좋은 GaN 반도체층을 제공한다. The undoped GaN semiconductor layer 230 provides a high quality GaN semiconductor layer so as to effectively form the first conductive semiconductor layer 310 made of GaN-based material thereon with high quality.

상기 언도프트 GaN 반도체층(230)의 두께는 예를 들어 약 1 μm 이하일 수 있다. 상기 초격자층(220)이 상기 버퍼층(210)과 상기 언도프트 GaN 반도체층(230) 사이에 개재되지 않는 경우, 상기 초격자층(220)이 개재되는 경우와 비교해 동일한 품질의 언도프트 GaN 반도체층(230)을 얻으려면 상기 언도프트 GaN 반도체층(230)의 두께는 예를 들어 약 2 μm의 두께로 형성되어야 한다. The undoped GaN semiconductor layer 230 may have a thickness of about 1 μm or less, for example. When the superlattice layer 220 is not interposed between the buffer layer 210 and the undoped GaN semiconductor layer 230, the undoped GaN semiconductor of the same quality as compared with the case where the superlattice layer 220 is interposed. In order to obtain the layer 230, the thickness of the undoped GaN semiconductor layer 230 should be, for example, about 2 μm thick.

상기 초격자층(220)을 상기 버퍼층(210)과 상기 언도프트 GaN 반도체층(230) 사이에 개재시킴으로 인해 고품질의 상기 언도프트 GaN 반도체층(230)을 보다 빨리 적은 재료를 사용하여 성장시킬 수 있다. Since the superlattice layer 220 is interposed between the buffer layer 210 and the undoped GaN semiconductor layer 230, the high quality undoped GaN semiconductor layer 230 can be grown faster using less material. have.

상기 제1 도전성 반도체층(310)은 N형 AlxInyGa1 -x- yN(0≤x,y,x+y≤1)으로 형성될 수 있으며, N형 클래드층을 포함할 수 있다. 상기 제1 전도성 반도체층(310)은 실리콘(Si)을 도우핑하여 형성할 수 있다. The first conductive semiconductor layer 310 may be formed of N-type Al x In y Ga 1 -x- y N (0≤x, y, x + y≤1), may include the N-type clad layer have. The first conductive semiconductor layer 310 may be formed by doping silicon (Si).

상기 활성층(320)은 전자 및 정공이 재결합되는 영역으로서, InGaN을 포함하여 이루어진다. 상기 활성층(320)을 이루는 물질의 종류에 따라 상기 발광 다이오드(1)에서 방출되는 발광 파장이 결정된다. 상기 활성층(320)은 양자우물층과 장벽층이 반복적으로 형성된 다층막일 수 있다. 상기 장벽층과 우물층은 일반식 AlxInyGa1-x-yN(0≤x,y,x+y≤1)으로 표현되는 2원 내지 4원 화합물 반도체층일 수 있다. The active layer 320 is an area where electrons and holes are recombined and includes InGaN. The emission wavelength emitted from the light emitting diode 1 is determined according to the type of material constituting the active layer 320. The active layer 320 may be a multilayer film in which a quantum well layer and a barrier layer are repeatedly formed. The barrier layer and the well layer may be binary to quadruple compound semiconductor layers represented by general formula Al x In y Ga 1-xy N (0 ≦ x, y, x + y ≦ 1).

상기 제2 도전성 반도체층(330)은 P형 AlxInyGa1 -x- yN(0≤x,y,x+y≤1)으로 형성될 수 있으며, P형 클래드층을 포함할 수 있다. 상기 제2 도전성 반도체층(330)은 아연(Zn) 또는 마그네슘(Mg)을 도우핑하여 형성할 수 있다. The second conductive semiconductor layer 330 may be formed of P-type Al x In y Ga 1 -x- y N (0≤x, y, x + y≤1), may include a P-type clad layer have. The second conductive semiconductor layer 330 may be formed by doping zinc (Zn) or magnesium (Mg).

상기 발광 다이오드(1)는 제1 도전성 반도체층(310), 활성층(320) 및 제2 도전성 반도체층(330)이 연속적으로 적층된 구조를 이룬다. 상기 활성층(320)은 상기 제1 도전성 반도체층(310)의 일부 영역상에 형성되며, 상기 활성층(320) 위로는 상기 제2 도전성 반도체층(330)이 형성된다. 따라서, 상기 제1 도전성 반도체층(310)의 상면 일부 영역은 상기 활성층(320)과 접합되어 있으며, 상면의 일부 영역은 외부로 노출된다. The light emitting diode 1 has a structure in which the first conductive semiconductor layer 310, the active layer 320, and the second conductive semiconductor layer 330 are sequentially stacked. The active layer 320 is formed on a portion of the first conductive semiconductor layer 310, and the second conductive semiconductor layer 330 is formed on the active layer 320. Therefore, a portion of the upper surface of the first conductive semiconductor layer 310 is bonded to the active layer 320, and a portion of the upper surface of the first conductive semiconductor layer 310 is exposed to the outside.

상기 투명 전극(400)은 상기 제2 도전성 반도체층(330) 상에 형성된다. 상기 투명전극(400)은 판상 형태로서 상기 활성층(320)에서 방출되는 빛을 외부로 투과시킨다. 상기 투명전극(400)은 Ni/Au 또는 인디움틴산화막(ITO)와 같은 투명물질로 형성될 수 있다. 상기 투명전극(400)은 상기 전극패드(500a)를 통해 입력되는 전류를 골고루 분산시켜 발광효율을 높이는 역할도 수행한다. The transparent electrode 400 is formed on the second conductive semiconductor layer 330. The transparent electrode 400 has a plate shape and transmits light emitted from the active layer 320 to the outside. The transparent electrode 400 may be formed of a transparent material such as Ni / Au or indium tin oxide (ITO). The transparent electrode 400 evenly distributes the current input through the electrode pad 500a to increase the luminous efficiency.

상기 제1 및 제 전극 패드(500a,500b)는 상기 투명전극(400) 위 및 상기 제1 도전성 반도체층(310) 위에 형성된다. 상기 전극패드(500a, 500b)는 와이어(wire)에 의해 리드(lead)(미도시)와 연결되어 외부전원으로부터 전원을 공급받는다. The first and first electrode pads 500a and 500b are formed on the transparent electrode 400 and on the first conductive semiconductor layer 310. The electrode pads 500a and 500b are connected to a lead (not shown) by a wire to receive power from an external power source.

도 2는 본 발명의 일 실시예에 따른 발광 다이오드(1)의 제조 방법의 순서도이고, 도 3a 내지 도 3c는 본 발명의 일 실시예에 따른 발광 다이오드(1)의 제조 방법을 설명하기 위한 단면도들이다. 2 is a flowchart illustrating a method of manufacturing the light emitting diode 1 according to an embodiment of the present invention, and FIGS. 3A to 3C are cross-sectional views illustrating a method of manufacturing the light emitting diode 1 according to an embodiment of the present invention. admit.

도 2 및 도 3a를 참조하여 설명하면, 기판(100)을 준비한다(S100). 상기 기판(100)은 사파이어, 스피넬(spinel), Si, SiC 등과 같은 소재로 이루어진 기판일 수 있다. 2 and 3A, the substrate 100 is prepared (S100). The substrate 100 may be a substrate made of a material such as sapphire, spinel, Si, SiC, or the like.

그 후, 상기 기판(100) 상에 버퍼층(210)을 형성한다(S110). 상기 버퍼층(210)은 예를 들어, 약 400 도 내지 약 1300 도의 온도 및 50 Torr 내지 700 Torr의 압력 아래서 20 nm 내지 50 nm의 두께로 성장될 수 있다. Thereafter, a buffer layer 210 is formed on the substrate 100 (S110). For example, the buffer layer 210 may be grown to a thickness of 20 nm to 50 nm under a temperature of about 400 degrees to about 1300 degrees and a pressure of 50 Torr to 700 Torr.

그 후, 상기 버퍼층(210) 상에 GaNP 막 및 GaN 막을 교대로 적층하여 초격자층(220)을 형성한다(S120). 상기 초격자층(220)은 예를 들어, 약 400 도 내지 약 1300 도의 온도 및 50 Torr 내지 700 Torr의 압력 아래서 약 50 nm 이하의 두께로 성장될 수 있다. Thereafter, a GaNP film and a GaN film are alternately stacked on the buffer layer 210 to form a superlattice layer 220 (S120). The superlattice layer 220 may be grown to a thickness of about 50 nm or less, for example, under a temperature of about 400 degrees to about 1300 degrees and a pressure of 50 Torr to 700 Torr.

그 후, 상기 초격자층(220) 상에 언도프트 GaN 반도체층(230)을 형성한다(S130). 상기 초격자층(220)은 예를 들어, 약 800 도 내지 약 1300 도의 온도 및 50 Torr 내지 700 Torr의 압력 아래서 약 1 μm 이하의 두께로 성장될 수 있다. Thereafter, an undoped GaN semiconductor layer 230 is formed on the superlattice layer 220 (S130). The superlattice layer 220 may be grown to a thickness of about 1 μm or less, for example, at a temperature of about 800 degrees to about 1300 degrees and a pressure of 50 Torr to 700 Torr.

상기 버퍼층(210), 초격자층(220) 및 언도프트 GaN 반도체층(230)은 금속 유기 화학 기상 증착법(metal organic chemical vapor deposition, MOCVD), 수소화물 기상 성장법(hydride vapor phase epitaxy, HVPE) 또는 분자선 성장법(molecular beam epitaxy, MBE) 등을 사용하여 형성할 수 있다. The buffer layer 210, the superlattice layer 220, and the undoped GaN semiconductor layer 230 may include metal organic chemical vapor deposition (MOCVD) and hydride vapor phase epitaxy (HVPE). Alternatively, it may be formed using a molecular beam epitaxy (MBE) or the like.

도 2 및 도 3b를 참조하여 설명하면, 상기 언도프트 GaN 반도체층(230) 상에 제1 도전성 반도체층(310), 활성층(320) 및 제2 도전성 반도체층(330)을 차례로 형성한다(S140). Referring to FIGS. 2 and 3B, the first conductive semiconductor layer 310, the active layer 320, and the second conductive semiconductor layer 330 are sequentially formed on the undoped GaN semiconductor layer 230 (S140). ).

상기 반도체층들(310,320,330)은 금속 유기 화학 기상 증착법(MOCVD), 수소화물 기상 성장법(HVPE) 또는 분자선 성장법(MBE) 등을 사용하여 형성할 수 있다. 또한, 상기 반도체층들(310,320,330)은 동일한 공정 챔버에서 연속적으로 형성될 수 있다. The semiconductor layers 310, 320, and 330 may be formed using metal organic chemical vapor deposition (MOCVD), hydride vapor deposition (HVPE), molecular beam growth (MBE), or the like. In addition, the semiconductor layers 310, 320, and 330 may be continuously formed in the same process chamber.

그 후, 상기 제2 도전성 반도체층(330) 상에 투명 전극(400)을 형성한다(S150). Thereafter, the transparent electrode 400 is formed on the second conductive semiconductor layer 330 (S150).

도 2 및 도 3c를 참조하여 설명하면, 사진 및 식각 공정을 사용하여 상기 투명전극(400), 상기 제2 도전성 반도체층(330) 및 상기 활성층(320)을 패터닝 또는 식각하여 상기 제1 도전성 반도체층(310)의 상부의 일부 영역이 노출되도록 한다 (S160). Referring to FIGS. 2 and 3C, the transparent electrode 400, the second conductive semiconductor layer 330, and the active layer 320 are patterned or etched using a photolithography and etching process to form the first conductive semiconductor. A portion of the upper portion of the layer 310 is exposed (S160).

그 후, 상기 투명 전극(400) 및 상기 노출된 제1 도전성 반도체층(310)의 상면에 각각 제1 및 제2 전극 패드(500a,500b)를 형성한다(S170). 상기 전극 패드들(500a,500b)은 리프트 오프(lift off) 방식을 사용해 형성할 수 있다. Thereafter, first and second electrode pads 500a and 500b are formed on upper surfaces of the transparent electrode 400 and the exposed first conductive semiconductor layer 310, respectively (S170). The electrode pads 500a and 500b may be formed using a lift off method.

도 4는 본 발명의 다른 실시예에 따른 발광 다이오드(2)의 제조 방법의 순서도이고, 도 5a 내지 도 5c는 본 발명의 다른 실시예에 따른 발광 다이오드(2)의 제조 방법을 설명하기 위한 단면도들이다. 4 is a flowchart of a method of manufacturing a light emitting diode 2 according to another embodiment of the present invention, and FIGS. 5A to 5C are cross-sectional views illustrating a method of manufacturing a light emitting diode 2 according to another embodiment of the present invention. admit.

도 4 및 도 5a를 참조하여 설명하면, 기판(100)을 준비한다(S200). 상기 기판(100)은 사파이어와 같은 투광성 소재로 이루어진 기판인 것이 바람직하다. Referring to FIGS. 4 and 5A, the substrate 100 is prepared (S200). The substrate 100 is preferably a substrate made of a light transmissive material such as sapphire.

그 후, 상기 기판(100) 상에 버퍼층(210)을 형성한다(S210). Thereafter, a buffer layer 210 is formed on the substrate 100 (S210).

그 후, 상기 버퍼층(210) 상에 GaNP 막 및 GaN 막을 미리 설정된 수만큼, 예를 들어 5 내지 50 쌍으로 교대로 적층하여 초격자층(220)을 형성한다(S220). Subsequently, a superlattice layer 220 is formed by alternately stacking GaNP films and GaN films on the buffer layer 210 by a predetermined number, for example, 5 to 50 pairs (S220).

그 후, 상기 초격자층(220) 상에 언도프트 GaN 반도체층(230)을 형성한다(S230). Thereafter, an undoped GaN semiconductor layer 230 is formed on the superlattice layer 220 (S230).

상기 버퍼층(210), 초격자층(220) 및 언도프트 GaN 반도체층(230)의 형성 방법은 상기 도 3a와 관련된 설명에 자세히 나와 있으며, 상기 언도프트 GaN 반도체층(230)은 낮은 결함밀도를 갖는다. Methods of forming the buffer layer 210, the superlattice layer 220, and the undoped GaN semiconductor layer 230 are described in detail with reference to FIG. 3A, and the undoped GaN semiconductor layer 230 has a low defect density. Have

도 4 및 도 5b를 참조하여 설명하면, 상기 언도프트 GaN 반도체층(230) 상에 제1 도전성 반도체층(310), 활성층(320) 및 제2 도전성 반도체층(330)을 차례로 형성한다(S240). Referring to FIGS. 4 and 5B, a first conductive semiconductor layer 310, an active layer 320, and a second conductive semiconductor layer 330 are sequentially formed on the undoped GaN semiconductor layer 230 (S240). ).

상기 제1 도전성 반도체층(310)은 낮은 결함밀도를 갖는 고품질의 언도프트 GaN 반도체층(230) 위에 형성되기 때문에, 디스로케이션 등 결함이 적고 좋음 품질을 갖는다. Since the first conductive semiconductor layer 310 is formed on the high-quality undoped GaN semiconductor layer 230 having a low defect density, defects such as dislocations and the like have good quality.

그 후, 상기 제2 도전성 반도체층(330) 상에 투명 전극(400)을 형성한다(S250). Thereafter, the transparent electrode 400 is formed on the second conductive semiconductor layer 330 (S250).

그 후, 상기 기판(100) 방향으로 레이저를 조사하여 상기 기판(100)을 상기 초격자층(220)으로부터 분리한다(S260). Thereafter, the laser beam is irradiated toward the substrate 100 to separate the substrate 100 from the superlattice layer 220 (S260).

레이저를 사용할 경우, 상기 기판(100)은, 사파이어 기판과 같이, 레이저 광을 투광시키는 투광성 기판인 것이 바람직하다. 상기 기판(100) 쪽에서 레이저를 조사하며, 상기 레이저는 예를 들어 KrF(248nm) 레이저일 수 있다. 기판(100)이 투광성 기판이므로, 상기 기판(100)과 상기 저온 버퍼층(210)의 계면에서 상기 흡수된 에너지에 의해 상기 저온 버퍼층(210) 계면이 분해(decomposition)되어, 상기 기판(100)이 분리된다. When using a laser, it is preferable that the said board | substrate 100 is a translucent board which transmits a laser beam like a sapphire board | substrate. The substrate 100 is irradiated with a laser, which may be, for example, a KrF (248 nm) laser. Since the substrate 100 is a light transmissive substrate, the low temperature buffer layer 210 interface is decomposed by the absorbed energy at the interface between the substrate 100 and the low temperature buffer layer 210, so that the substrate 100 is decomposed. Are separated.

상기 기판(100)은 레이저를 사용하는 대신, 예들 들어 연마, 건식 식각 또는 습식 식각 기술을 사용하여 분리될 수 있다. The substrate 100 may be separated using, for example, polishing, dry etching or wet etching techniques instead of using a laser.

도 4 및 도 5c를 참조하여 설명하면, 상기 기판(100)이 분리된 후, 상기 초격자층(220) 및 상기 언도프트 GaN 반도체층(230)을 식각하여 상기 제1 도전성 반도체층(310)의 일면을 노출시킨다(S270). Referring to FIGS. 4 and 5C, after the substrate 100 is separated, the superlattice layer 220 and the undoped GaN semiconductor layer 230 are etched to form the first conductive semiconductor layer 310. Expose one surface of (S270).

상기 제1 도전성 반도체층(310)은 낮은 결함 밀도를 가지고 표면 특성이 좋아 식각이 용이하다. 상기 제1 도전성 반도체층(310)의 품질이 낮은 경우 상기 언 도프트 GaN 반도체층(230)을 식각시 상기 활성층(320)이 노출될 위험이 있으나 본 발명에 따라 성장된 제1 도전성 반도체층(310)은 이러한 문제점을 가지지 않는다. The first conductive semiconductor layer 310 has a low defect density and good surface properties for easy etching. When the quality of the first conductive semiconductor layer 310 is low, the active layer 320 may be exposed when the undoped GaN semiconductor layer 230 is etched, but the first conductive semiconductor layer grown according to the present invention ( 310 does not have this problem.

그 후, 상기 제1 도전성 반도체층(310)의 노출된 일면에 반사층(600)을 형성한다(S280). Thereafter, the reflective layer 600 is formed on the exposed surface of the first conductive semiconductor layer 310 (S280).

상기 반사층(600)은 예를 들어 Ag 및/또는 Al으로 형성될 수 있고, 상기 활성층(320)에서 발광된 빛을 위로 반사시켜 상기 발광 다이오드(2)의 발광 효율을 증대시킨다. The reflective layer 600 may be formed of, for example, Ag and / or Al, and reflects light emitted from the active layer 320 upward to increase the luminous efficiency of the light emitting diode 2.

그 후, 상기 투명 전극(400) 및 상기 반사층(600) 상에 각각 제1 및 제2 전극 패드(500a,500b)를 형성한다(S290). 상기 전극 패드들(500a,500b)은 리프트 오프 방식에 의해 형성될 수 있다. Thereafter, first and second electrode pads 500a and 500b are formed on the transparent electrode 400 and the reflective layer 600 (S290). The electrode pads 500a and 500b may be formed by a lift off method.

상기 버퍼층(210) 위에 초격자층(220) 및 언도프트 GaN 반도체층(230)이 순차적으로 형성된 화합물 반도체는 상기 발광 다이오드들(1,2) 뿐만 아니라 레이저 등 다른 반도체 장치들의 제조에 당업자에 의해 용이하게 사용될 수 있음은 물론이다. The compound semiconductor in which the superlattice layer 220 and the undoped GaN semiconductor layer 230 are sequentially formed on the buffer layer 210 may be prepared by those skilled in the art for manufacturing not only the light emitting diodes 1 and 2 but also other semiconductor devices such as a laser. Of course, it can be used easily.

이상의 본 발명은 상기에 기술된 실시예들에 의해 한정되지 않고, 당업자들에 의해 다양한 변형 및 변경을 가져올 수 있으며, 이는 첨부된 청구항에서 정의되는 본 발명의 취지와 범위에 포함된다.The present invention is not limited to the embodiments described above, and various modifications and changes can be made by those skilled in the art, which are included in the spirit and scope of the present invention as defined in the appended claims.

본 발명의 목적은, 상기 문제점을 해결하기 위한 것으로, 버퍼층 위에 초격자층 및 언도프트 GaN 반도체층을 순차적으로 형성하여, 제조 시간 및 재료 소요량 의 증가 없이 격자 상수가 다른 기판 상부에 결함 밀도가 낮은 고품질의 GaN 계 도전성 반도체층을 형성할 수 있는 효과가 있다.SUMMARY OF THE INVENTION An object of the present invention is to solve the above problems, by sequentially forming a superlattice layer and an undoped GaN semiconductor layer on a buffer layer, so that the defect density is low on top of a substrate having a different lattice constant without increasing manufacturing time and material requirements. There is an effect that a high quality GaN-based conductive semiconductor layer can be formed.

Claims (9)

버퍼층; Buffer layer; 상기 버퍼층 상에 위치하고, GaN 막 및 GaNP 막이 미리 설정된 수만큼 교대로 적층되는 초격자층; A superlattice layer disposed on the buffer layer, in which GaN films and GaNP films are alternately stacked by a predetermined number; 상기 초격자층 상에 위치하는 (Al,In,Ga)N 반도체층; A (Al, In, Ga) N semiconductor layer on the superlattice layer; 을 포함하는 화합물 반도체.Compound semiconductor comprising a. 기판, Board, 상기 기판 상에 위치하는 버퍼층, A buffer layer on the substrate, 상기 버퍼층 상에 위치하고, GaN 막 및 GaNP 막이 미리 설정된 수만큼 교대로 적층되는 초격자층; A superlattice layer disposed on the buffer layer, in which GaN films and GaNP films are alternately stacked by a predetermined number; 상기 초격자층 상에 위치하는 제1 도전성 반도체층; A first conductive semiconductor layer on the superlattice layer; 상기 제1 도전성 반도체층 상의 일부 영역 상에 위치하는 활성층; 및An active layer on a portion of the first conductive semiconductor layer; And 상기 활성층 상에 위치하는 제2 도전성 반도체층을 포함하는 발광 다이오드.A light emitting diode comprising a second conductive semiconductor layer on the active layer. 청구항 2에 있어서, The method according to claim 2, 상기 초격자층과 상기 제1 도전성 반도체층 사이에 개재된 언도프트(undoped) GaN 반도체층; An undoped GaN semiconductor layer interposed between the superlattice layer and the first conductive semiconductor layer; 을 더 포함하는 발광 다이오드.Light emitting diodes further comprising. 청구항 2에 있어서, 상기 초격자층은 상기 GaN 막 및 GaNP 막이 5 내지 50 쌍으로 적층된 것임을 특징으로 하는 발광 다이오드.The light emitting diode of claim 2, wherein the superlattice layer is formed by stacking 5 to 50 pairs of the GaN film and the GaNP film. 기판을 준비하고, Prepare the substrate, 상기 기판 상에 버퍼층을 형성하고, Forming a buffer layer on the substrate, 상기 버퍼층 상에 GaN 막 및 GaNP 막을 미리 설정된 수만큼 교대로 적층하여 초격자층을 형성하고, Alternately stacking a GaN film and a GaNP film on the buffer layer by a predetermined number to form a superlattice layer, 상기 초격자층 상에 제1 도전성 반도체층, 활성층 및 제2 도전성 반도체층을 형성하는 것을 포함하는 발광 다이오드 제조 방법.Forming a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer on the superlattice layer. 청구항 5에 있어서, The method according to claim 5, 상기 제1 도전성 반도체층을 형성하기 전, 언도프트(undoped) GaN 반도체층을 상기 초격자층 상에 형성하는 것을 더 포함하는 발광 다이오드 제조 방법.And forming an undoped GaN semiconductor layer on the superlattice layer prior to forming the first conductive semiconductor layer. 청구항 5에 있어서, 상기 초격자층은 상기 GaN 막 및 GaNP 막이 5 내지 50 쌍으로 적층된 것임을 특징으로 하는 발광 다이오드 제조 방법.The method of claim 5, wherein the superlattice layer comprises 5 to 50 pairs of the GaN film and the GaNP film. 청구항 5에 있어서, The method according to claim 5, 상기 제2 도전성 반도체층 상에 투명 전극을 형성하고, Forming a transparent electrode on the second conductive semiconductor layer, 상기 기판 및 상기 초격자층을 제거하여 상기 제1 도전성 반도체층의 일면을 노출시키고, Removing the substrate and the superlattice layer to expose one surface of the first conductive semiconductor layer, 상기 제1 도전성 반도체층의 노출된 일면 상에 반사층을 형성하고, Forming a reflective layer on the exposed one surface of the first conductive semiconductor layer, 상기 투명 전극 및 상기 반사층의 일부 영역 상에 전극 패드를 형성하는 것을 더 포함하는 발광 다이오드 제조 방법.And forming an electrode pad on a portion of the transparent electrode and the reflective layer. 청구항 6에 있어서, The method according to claim 6, 상기 제2 도전성 반도체층 상에 투명 전극을 형성하고, Forming a transparent electrode on the second conductive semiconductor layer, 상기 기판, 상기 초격자층, 및 상기 언도프트 GaN 반도체층을 제거하여 상기 제1 도전성 반도체층의 일면을 노출시키고, Removing the substrate, the superlattice layer, and the undoped GaN semiconductor layer to expose one surface of the first conductive semiconductor layer, 상기 제1 도전성 반도체층의 노출된 일면 상에 반사층을 형성하고, Forming a reflective layer on the exposed one surface of the first conductive semiconductor layer, 상기 투명 전극 및 상기 반사층의 일부 영역 상에 전극 패드를 형성하는 것을 더 포함하는 발광 다이오드 제조 방법.And forming an electrode pad on a portion of the transparent electrode and the reflective layer.
KR1020060012432A 2006-02-09 2006-02-09 Compound semiconductor having supper lattice layer and light emitting diode using the same and method for fabricating the ligth emitting diode KR100730752B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060012432A KR100730752B1 (en) 2006-02-09 2006-02-09 Compound semiconductor having supper lattice layer and light emitting diode using the same and method for fabricating the ligth emitting diode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060012432A KR100730752B1 (en) 2006-02-09 2006-02-09 Compound semiconductor having supper lattice layer and light emitting diode using the same and method for fabricating the ligth emitting diode

Publications (1)

Publication Number Publication Date
KR100730752B1 true KR100730752B1 (en) 2007-06-21

Family

ID=38372982

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060012432A KR100730752B1 (en) 2006-02-09 2006-02-09 Compound semiconductor having supper lattice layer and light emitting diode using the same and method for fabricating the ligth emitting diode

Country Status (1)

Country Link
KR (1) KR100730752B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110289342A (en) * 2019-07-17 2019-09-27 厦门乾照半导体科技有限公司 A kind of large-power light-emitting diodes and preparation method thereof

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100511530B1 (en) 1997-07-25 2005-11-24 니치아 카가쿠 고교 가부시키가이샤 The nitride semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100511530B1 (en) 1997-07-25 2005-11-24 니치아 카가쿠 고교 가부시키가이샤 The nitride semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110289342A (en) * 2019-07-17 2019-09-27 厦门乾照半导体科技有限公司 A kind of large-power light-emitting diodes and preparation method thereof
CN110289342B (en) * 2019-07-17 2024-02-27 厦门乾照半导体科技有限公司 High-power light-emitting diode and manufacturing method thereof

Similar Documents

Publication Publication Date Title
KR100756841B1 (en) Light emitting diode having graded buffer layer and fabrication method thereof
US8847199B2 (en) Nanorod light emitting device and method of manufacturing the same
JP5189106B2 (en) Semiconductor light emitting device configured to emit light of a plurality of wavelengths
TWI520371B (en) Iii-nitride light emitting device with reduced strain light emitting layer
KR101125025B1 (en) Light emitting device and method for manufacturing the same
JP6934812B2 (en) Light emitting element and light emitting element array including it
KR20090101604A (en) Group 3 nitride-based semiconductor light emitting diodes and methods to fabricate them
KR20070088006A (en) Light emitting diode havigng nanostructures for light extraction and method of fabricating the same
TWI493747B (en) Light emitting diodes and manufacture thereof
KR101081129B1 (en) Light emitting device and fabrication method thereof
KR101747349B1 (en) Semiconductor light emitting device
JP5165668B2 (en) Semiconductor light emitting device and manufacturing method thereof
KR20090076163A (en) Menufacturing method of nitride semiconductor light emitting device and nitride semiconductor light emitting device by the same
KR100730752B1 (en) Compound semiconductor having supper lattice layer and light emitting diode using the same and method for fabricating the ligth emitting diode
KR101459770B1 (en) group 3 nitride-based semiconductor devices
KR100648812B1 (en) Galium-nitride light emitting diode and method of fabricating the same
KR20080082326A (en) Light emitting diode and method of fabricating the same
KR20090112854A (en) Group 3 nitride-based semiconductor light emitting diodes and methods to fabricate them
KR101333332B1 (en) Light emitting diode and method of manufacturing the same
KR100781660B1 (en) Light emitting device having light emitting band and the method therefor
KR101363432B1 (en) Nitride semiconductor light emitting device and method for manufacturing thereof
US20230238485A1 (en) Light emitting device and method of manufacturing the same
KR100730755B1 (en) Method for fabricating a vertical light emitting device and vertical light emitting device thereby
KR101417051B1 (en) A light emitting diode and a method of fabricating the same
KR101349550B1 (en) Method of fabricating light emitting diode

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120328

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130318

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee