[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR101157226B1 - Liquid crystal display and method for manufacturing lcd - Google Patents

Liquid crystal display and method for manufacturing lcd Download PDF

Info

Publication number
KR101157226B1
KR101157226B1 KR1020040038840A KR20040038840A KR101157226B1 KR 101157226 B1 KR101157226 B1 KR 101157226B1 KR 1020040038840 A KR1020040038840 A KR 1020040038840A KR 20040038840 A KR20040038840 A KR 20040038840A KR 101157226 B1 KR101157226 B1 KR 101157226B1
Authority
KR
South Korea
Prior art keywords
electrode
common
gate
pixel
liquid crystal
Prior art date
Application number
KR1020040038840A
Other languages
Korean (ko)
Other versions
KR20050113746A (en
Inventor
조흥렬
남승희
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020040038840A priority Critical patent/KR101157226B1/en
Publication of KR20050113746A publication Critical patent/KR20050113746A/en
Application granted granted Critical
Publication of KR101157226B1 publication Critical patent/KR101157226B1/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136231Active matrix addressed cells for reducing the number of lithographic steps

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Liquid Crystal (AREA)
  • Geometry (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)

Abstract

본 발명은 액정표시장치의 화소 영역에서 콘택 영역(contact area)의 단차를 최소화함으로써, 빛샘을 방지하고 콘트라스트 비(Contrast Ratio)를 향상시킨 액정표시장치 및 그 제조방법을 개시한다. 개시된 본 발명은 투명성 절연 기판 상에 금속막을 증착하고 식각하여 게이트 전극, 게이트 배선, 공통 배선, 제 1 공통 전극 및 제 1 스토리지 전극을 형성하는 단계; 상기 게이트 전극 등이 형성된 절연 기판 상에 게이트 절연막, 반도체막 및 금속막을 차례로 도포 및 증착한 다음, 이를 식각하여 소스/드레인 전극, 데이터 배선, 제 2 스토리지 전극 및 채널층을 형성하는 단계; 상기 소스/드레인 전극 등이 형성된 절연 기판 상에 보호막을 도포한 다음, 감광막을 도포하여 노광 및 현상하여 상기 보호막 상에 콘택홀을 형성하기 위한 감광막 패턴을 형성하는 단계; 및 상기 감광막 패턴을 따라 콘택홀을 형성한 다음, 감광막 패턴이 형성된 보호막 상에 투명 금속막을 증착한 다음, 리프트 오프 공정에 따라 화소 전극, 콘택부 및 제 2 공통 전극을 형성하는 단계;를 포함하는 것을 특징으로 한다.The present invention discloses a liquid crystal display device and a method of manufacturing the same, which prevent light leakage and improve contrast ratio by minimizing a step difference of a contact area in a pixel area of a liquid crystal display device. The disclosed invention includes depositing and etching a metal film on a transparent insulating substrate to form a gate electrode, a gate wiring, a common wiring, a first common electrode and a first storage electrode; Sequentially applying and depositing a gate insulating film, a semiconductor film, and a metal film on the insulating substrate on which the gate electrode and the like are formed, and etching the same to form a source / drain electrode, a data line, a second storage electrode, and a channel layer; Forming a photoresist pattern for forming a contact hole on the passivation layer by applying a passivation layer on the insulating substrate on which the source / drain electrodes and the like are formed, and then exposing and developing the photoresist layer; And forming a contact hole along the photoresist pattern, depositing a transparent metal film on the protective film on which the photoresist pattern is formed, and then forming a pixel electrode, a contact portion, and a second common electrode according to a lift-off process. It is characterized by.

액정표시장치, IPS, 슬릿, 단차, 빛샘LCD, IPS, Slit, Step, Light Leaks

Description

액정표시장치 및 그 제조방법{LIQUID CRYSTAL DISPLAY AND METHOD FOR MANUFACTURING LCD}Liquid crystal display and its manufacturing method {LIQUID CRYSTAL DISPLAY AND METHOD FOR MANUFACTURING LCD}

도 1은 종래 기술에 따른 횡전계 방식 액정표시장치 화소 구조를 도시한 도면.1 is a diagram illustrating a pixel structure of a transverse electric field type liquid crystal display device according to the related art.

도 2는 상기 도 1의 A-A' 영역을 절단한 단면도.2 is a cross-sectional view taken along the line AA ′ of FIG. 1.

도 3은 본 발명에 따른 횡전계 방식 액정표시장치 화소 구조를 도시한 도면.3 is a diagram illustrating a pixel structure of a transverse electric field type liquid crystal display device according to an exemplary embodiment of the present invention.

도 4는 상기 도 3의 I-I' 영역을 절단한 단면도.4 is a cross-sectional view taken along the line II ′ of FIG. 3.

도 5는 상기 도 3의 I-I" 영역을 절단한 단면도.5 is a cross-sectional view taken along the line II ′ of FIG. 3;

도 6은 상기 도 3의 K-K' 영역을 절단한 단면도.6 is a cross-sectional view taken along the line K-K ′ of FIG. 3.

*도면의 주요 부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *

100: 유리 기판 101: 게이트 전극100: glass substrate 101: gate electrode

102: 게이트 절연막 103: 공통 배선102: gate insulating film 103: common wiring

103a: 제 1 공통 전극 103b: 제 2 공통 전극103a: first common electrode 103b: second common electrode

104: 채널층 105a: 소스 전극104: channel layer 105a: source electrode

105b: 드레인 전극 106: 오믹 콘택층105b: drain electrode 106: ohmic contact layer

107: 제 1 스토리지 전극 107a: 화소 전극107: first storage electrode 107a: pixel electrode

107b: 제 2 스토리지 전극 109: 보호막 107b: second storage electrode 109: protective film                 

112: 콘택부112: contact portion

본 발명은 액정표시장치(LCD: Liquid Crystal Display)에 관한 것으로, 보다 구체적으로는 액정표시장치의 화소 영역에서 콘택 영역(contact area)의 단차를 최소화함으로써, 빛샘을 방지하고 콘트라스트 비(Contrast Ratio)를 향상시킨 액정표시장치 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display (LCD), and more particularly, by minimizing a step difference in a contact area in a pixel area of a liquid crystal display, preventing light leakage and contrast ratio. The present invention relates to a liquid crystal display device and a method of manufacturing the same.

일반적으로 현대사회가 정보 사회화로 변해 감에 따라 정보표시장치의 하나인 액정표시장치 모듈의 중요성이 점차로 증가되어 가고 있다. 지금까지 가장 널리 사용되고 있는 CRT(cathode ray tube)는 성능이나 가격적인 측면에서 많은 장점을 갖고 있지만, 소형화 또는 휴대성 측면에서 많은 단점을 갖고 있다.In general, as the modern society changes to the information socialization, the importance of the liquid crystal display module, which is one of the information display devices, is gradually increasing. Cathode ray tube (CRT), which is widely used so far, has many advantages in terms of performance and cost, but has many disadvantages in terms of miniaturization or portability.

이와 같이 CRT의 단점을 보안하기 위해서 경박단소, 고휘도, 대화면, 저소비전력 및 저가격화를 실현할 수 액정표시장치가 개발되었다.In order to secure the shortcomings of the CRT, liquid crystal displays have been developed that can realize light and small, high brightness, large screen, low power consumption and low cost.

상기 액정표시장치(LCD: Liquid Crystal Display)는 표시 해상도가 다른 평판 표시 장치보다 뛰어나고, 동화상을 구현할 때 그 품질이 브라운관에 비할 만큼 응답 속도가 빠른 특성을 나타내고 있다.The liquid crystal display (LCD) has excellent display resolution than other flat panel display devices and exhibits a response speed that is higher than that of a CRT when implementing a moving image.

일반적으로 액정표시장치의 구동원리는 액정의 광학적 이방성과 분극성질을 이용한다.In general, the driving principle of the liquid crystal display device uses the optical anisotropy and polarization of the liquid crystal.

상기 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 가지고 있 으며, 인위적으로 액정에 전기장을 인가하여 분자배열의 방향을 제어할 수 있다.Since the liquid crystal is thin and long in structure, the liquid crystal has directivity in the arrangement of molecules, and the direction of the molecular arrangement can be controlled by artificially applying an electric field to the liquid crystal.

상기 액정의 분자배열 방향을 임의로 조절하면, 액정의 분자배열이 변하게 되고, 광학적 이방성에 의하여 편광된 빛이 임의로 변조되어 화상정보를 표현할 수 있다.When the molecular alignment direction of the liquid crystal is arbitrarily adjusted, the molecular arrangement of the liquid crystal is changed, and light polarized by optical anisotropy may be arbitrarily modulated to express image information.

현재에는 박막트랜지스터와 상기 박막트랜지스터에 연결된 화소 전극이 행렬방식으로 배열된 능동행렬 액정표시장치(AM-LCD : Active Matrix LCD 이하, 액정표시장치로 약칭함)가 해상도 및 동영상 구현능력이 우수하여 가장 주목받고 있다.Currently, an active matrix liquid crystal display device (AM-LCD: below Active Matrix LCD, abbreviated as liquid crystal display device) in which a thin film transistor and pixel electrodes connected to the thin film transistor are arranged in a matrix manner has the best resolution and video performance. It is attracting attention.

상기 액정 표시 장치는 공통 전극이 형성된 컬러 필터 기판과 화소 전극이 형성된 어레이 기판과, 두 기판 사이에 충진된 액정으로 이루어지는데, 현재 주로 사용되고 있는 능동행렬 액정 표시 장치 중 하나로 트위스트 네마틱(TN : twisted nematic) 방식의 액정 표시 장치를 들 수 있다. 상기 트위스트 네마틱 방식은 두 기판에 각각 전극을 설치하고 액정 방향자가 90°트위스트 되도록 배열한 다음 전극에 전압을 가하여 액정 방향자를 구동하는 방식이다.The liquid crystal display includes a color filter substrate on which a common electrode is formed, an array substrate on which a pixel electrode is formed, and a liquid crystal filled between two substrates. The liquid crystal display is one of active matrix liquid crystal display devices that are mainly used and are twisted nematic (TN). nematic) type liquid crystal display device. The twisted nematic method is a method of driving the liquid crystal director by installing electrodes on two substrates, arranging the liquid crystal directors to be twisted by 90 °, and then applying a voltage to the electrodes.

그러나, 상기 TN방식(twisted nematic mode) 액정 표시 장치는 시야각이 좁다는 큰 단점이 있다.However, the TN (twisted nematic mode) liquid crystal display has a big disadvantage that the viewing angle is narrow.

그래서, 최근에 상기 협소한 시야각 문제를 해결하기 위하여 여러 가지 새로운 방식을 채용한 액정 표시 장치에 대한 연구가 활발하게 진행되고 있는데, 상기 방식으로 횡전계 방식(IPS:in-plane switching mode) 또는 OCB방식(optically compensated birefrigence mode) 등이 있다.Recently, researches on liquid crystal displays employing various new methods have been actively conducted to solve the narrow viewing angle problem. In this method, an in-plane switching mode (IPS) or an OCB is used. Optically compensated birefrigence mode.

이 가운데 상기 횡전계 방식 액정 표시 장치는 액정 분자를 기판에 대해서 수평을 유지한 상태로 구동시키기 위하여 2개의 전극을 동일한 기판 상에 형성하고, 상기 2개의 전극 사이에 전압을 인가하여 기판에 대해서 수평방향으로 전계를 발생시킨다. 즉, 액정 분자의 장축이 기판에 대하여 일어서지 않게 된다. Among these, the transverse electric field type liquid crystal display includes two electrodes formed on the same substrate in order to drive the liquid crystal molecules in a horizontal state with respect to the substrate, and a voltage is applied between the two electrodes so as to be horizontal with respect to the substrate. Generate an electric field in the direction. In other words, the long axis of the liquid crystal molecules does not stand on the substrate.

이 때문에, 시각방향에 대한 액정의 복굴절율의 변화가 작아 종래의 TN방식 액정 표시 장치에 비해 시야각 특성이 월등하게 우수하다.For this reason, the change of the birefringence of the liquid crystal with respect to the visual direction is small, and the viewing angle characteristic is much superior to the conventional TN type liquid crystal display device.

이하, 첨부된 도면을 참조로 하여 종래 기술에 따른 횡전계 방식 액정 표시 장치의 구조를 구체적으로 설명한다.Hereinafter, a structure of a transverse electric field type liquid crystal display device according to the related art will be described in detail with reference to the accompanying drawings.

도 1은 종래 기술에 따른 횡전계 방식 액정표시장치 화소 구조를 도시한 도면이다.1 is a diagram illustrating a pixel structure of a transverse electric field type liquid crystal display device according to the related art.

도 1에 도시된 바와 같이, 구동신호를 인가하는 게이트 배선(11)과 데이터 신호를 인가하는 데이터 배선(13)이 수직으로 교차 배열되어 단위 화소 영역을 정의하고 있다.As shown in FIG. 1, the gate line 11 applying the driving signal and the data line 13 applying the data signal are vertically intersected to define a unit pixel area.

상기 단위 화소 영역 상에는 공통 신호를 인가하는 공통 배선(3)으로부터 슬릿(slit) 형태로 분기된 복수개의 공통 전극(3a)과, 상기 공통 배선(3)과 함께 스토리지 커패시턴스를 형성하는 스토리지 전극(7)으로부터 슬릿 형태로 분기된 복수개의 화소 전극(7a)이 소정의 간격을 두고, 교대로 얼갈려 배치되어 있다.On the unit pixel area, a plurality of common electrodes 3a branched in a slit form from a common wiring 3 to which a common signal is applied, and a storage electrode 7 forming a storage capacitance together with the common wiring 3. The plurality of pixel electrodes 7a branched in the slit form are alternately arranged alternately at predetermined intervals.

그리고 상기 게이트 배선(11)과 데이터 배선(13)이 수직으로 교차하는 영역 상에는 스위칭 소자인 박막 트랜지스터(TFT)가 배치되어 있다.The thin film transistor TFT, which is a switching element, is disposed on an area where the gate line 11 and the data line 13 vertically intersect.

상기 박막 트랜지스터는 상기 게이트 배선(11)으로부터 분기되는 게이트 전극(1)과, 상기 게이트 전극(1) 상부에 위치하면서 상기 데이터 배선(13)으로부터 분기되는 소스 전극(5a)과, 상기 소스 전극(5a)과 대향하면서, 상기 화소 전극(7a)과 전기적으로 콘택 되어 있는 드레인 전극(5b)으로 구성되어 있다.The thin film transistor may include a gate electrode 1 branched from the gate line 11, a source electrode 5a branched from the data line 13 while positioned above the gate electrode 1, and the source electrode ( It is composed of a drain electrode 5b which is in electrical contact with the pixel electrode 7a while facing 5a).

상기와 같은 구조를 갖는 IPS 모드 액정표시장치는 상기 슬릿(slit) 구조를 갖는 화소 전극(7a)과 공통 전극(3a)이 교대로 하부 기판 상에 배치되어, 횡전계를 형성하고, 상기 화소 전극(7a)과 공통 전극(3a) 사이에 형성된 횡전계 방향에 따라 수평으로 액정 분자가 배열된다.In the IPS mode LCD having the above structure, the pixel electrode 7a having the slit structure and the common electrode 3a are alternately disposed on the lower substrate to form a transverse electric field, and the pixel electrode The liquid crystal molecules are arranged horizontally in accordance with the transverse electric field direction formed between the 7a and the common electrode 3a.

이와 같이 수평으로 액정 분자들이 배열되기 때문에 시야각 특성이 우수해 우수한 화상을 디스플레이 한다.Since the liquid crystal molecules are arranged horizontally as described above, the viewing angle characteristic is excellent and an excellent image is displayed.

도 2는 상기 도 1의 A-A' 영역을 절단한 단면도이다.FIG. 2 is a cross-sectional view taken along the line AA ′ of FIG. 1.

도 2에 도시된 바와 같이, 투명성 절연 기판으로된 유리 기판(10)상에 금속막을 증착한 다음, 포토리소그라피(photolithography) 공정에 따라 금속막을 식각하여 게이트 전극(1), 슬릿 형태의 공통 전극(3a)을 동시에 형성한다.As shown in FIG. 2, a metal film is deposited on a glass substrate 10 made of a transparent insulating substrate, and then the metal film is etched by a photolithography process to form a gate electrode 1 and a slit common electrode ( Simultaneously form 3a).

상기 게이트 전극(1)과 공통 전극(3a)이 형성된 유리 기판(10) 상에 게이트 절연막(2)을 도포하고, 계속해서 상기 게이트 절연막(2) 상에 비정질 실리콘과 도핑된 비정질 실리콘을 도포한 다음, 포토리소그라피 공정을 진행하여 채널층(6)을 형성한다.The gate insulating film 2 is coated on the glass substrate 10 on which the gate electrode 1 and the common electrode 3a are formed, and then amorphous silicon and doped amorphous silicon are coated on the gate insulating film 2. Next, a photolithography process is performed to form the channel layer 6.

그런 다음, 상기 채널층(6)이 형성된 유리 기판(10) 상에 금속막을 증착하고 식각하여 소스/드레인 전극(5a, 5b) 및 데이터 배선(미도시)을 형성한다.Then, a metal film is deposited and etched on the glass substrate 10 on which the channel layer 6 is formed to form source / drain electrodes 5a and 5b and a data line (not shown).

상기 소스/드레인 전극(5a, 5b)에 형성된 유리 기판(10) 상에 제 1 보호막(8)을 도포한 다음, 이를 식각하여 콘택홀을 형성한다. The first passivation layer 8 is coated on the glass substrate 10 formed on the source / drain electrodes 5a and 5b and then etched to form a contact hole.                         

상기 콘택홀이 형성된 유리 기판(10) 상에 투명성 금속막(ITO)을 증착하고 이를 식각하여 슬릿 형태의 화소 전극(7a)을 형성한 다음, 계속해서 제 2 보호막(9)을 상기 유리 기판(10)의 전 영역 상에 도포한다.A transparent metal film (ITO) is deposited on the glass substrate 10 having the contact hole and is etched to form a slit pixel electrode 7a, and then a second passivation layer 9 is formed on the glass substrate ( Apply on the whole area of 10).

그러나, 상기와 같은 구조를 갖는 IPS 구조를 갖는 액정표시장치는 5번 또는 4번의 마스크 공정을 진행하여 어레이 기판을 제조하기 때문에 제조 비용이 높아지는 단점이 있다.However, the liquid crystal display device having the IPS structure having the above structure has a disadvantage in that the manufacturing cost is increased because the array substrate is manufactured by performing the mask process 5 or 4 times.

또한, 상기 종래의 횡전계 방식의 화소 전극과 공통 전극은 슬릿 형태로 교대로 배치되어 있기 때문에, 단위 화소 영역에서 상부와 하부에 배향된 액정 분자가 대칭을 이루지 않아 빛샘을 유발하는 단점이 있다.In addition, since the conventional transverse electric field type pixel electrode and the common electrode are alternately arranged in a slit form, there is a disadvantage in that the liquid crystal molecules oriented at the top and the bottom of the unit pixel area are not symmetrical, causing light leakage.

본 발명은, 횡전계 방식 액정표시장치를 3마스크 공정에 따라 제조하면서, 단위 화소 영역에 형성되는 공통 전극과 화소 전극을 꺽임 구조로 형성하였다.According to the present invention, a common electrode and a pixel electrode formed in a unit pixel region are formed in a folded structure while a transverse electric field type liquid crystal display device is manufactured according to a three mask process.

아울러, 배선들과 전극들의 콘택 영역의 단차를 최소가 되도록 하여 제조 단가를 낮추고, 빛샘 불량을 개선한 액정표시장치 및 그 제조방법을 제공함에 그 목적이 있다.In addition, it is an object of the present invention to provide a liquid crystal display device and a method of manufacturing the same, which reduces manufacturing costs by minimizing the level difference between the contact areas of the wirings and the electrodes and improves light leakage defects.

상기한 목적을 달성하기 위한, 본 발명에 따른 액정표시장치 제조방법은,In order to achieve the above object, the liquid crystal display device manufacturing method according to the present invention,

투명성 절연 기판 상에 금속막을 증착하고 식각하여 게이트 전극, 게이트 배선, 공통 배선, 제 1 공통 전극 및 제 1 스토리지 전극을 형성하는 단계;Depositing and etching a metal film on the transparent insulating substrate to form a gate electrode, a gate wiring, a common wiring, a first common electrode, and a first storage electrode;

상기 게이트 전극 등이 형성된 절연 기판 상에 게이트 절연막, 반도체막 및 금속막을 차례로 도포 및 증착한 다음, 이를 식각하여 소스/드레인 전극, 데이터 배선, 제 2 스토리지 전극 및 채널층을 형성하는 단계;Sequentially applying and depositing a gate insulating film, a semiconductor film, and a metal film on the insulating substrate on which the gate electrode and the like are formed, and etching the same to form a source / drain electrode, a data line, a second storage electrode, and a channel layer;

상기 소스/드레인 전극 등이 형성된 절연 기판 상에 보호막을 도포한 다음, 감광막을 도포하여 노광 및 현상하여 상기 보호막 상에 콘택홀을 형성하기 위한 감광막 패턴을 형성하는 단계; 및Forming a photoresist pattern for forming a contact hole on the passivation layer by applying a passivation layer on the insulating substrate on which the source / drain electrodes and the like are formed, and then exposing and developing the photoresist layer; And

상기 감광막 패턴을 따라 콘택홀을 형성한 다음, 감광막 패턴이 형성된 보호막 상에 투명 금속막을 증착한 다음, 리프트 오프 공정에 따라 화소 전극, 콘택부 및 제 2 공통 전극을 형성하는 단계;를 포함하는 것을 특징으로 한다.Forming a contact hole along the photoresist pattern, depositing a transparent metal film on the passivation layer on which the photoresist pattern is formed, and then forming a pixel electrode, a contact portion, and a second common electrode according to a lift-off process; It features.

여기서, 상기 소스/드레인 전극, 데이터 배선, 제 2 스토리지 전극 및 채널층은 회절 노광 공정에 따라 형성하고, 상기 화소 전극, 콘택부 및 제 2 공통 전극은 투명 금속이며, 상기 콘택부는 상기 드레인 전극과 제 1 스토리지 전극을 전기적으로 연결시키도록 형성하는 것을 특징으로 한다.The source / drain electrode, the data line, the second storage electrode, and the channel layer may be formed by a diffraction exposure process, and the pixel electrode, the contact portion, and the second common electrode may be transparent metal, and the contact portion may be formed of the drain electrode. The first storage electrode is formed to be electrically connected.

본 발명에 따른 액정표시장치는,In the liquid crystal display device according to the present invention,

기판;Board;

상기 기판 상에 교차 배열되어 단위 화소 영역을 정의 하는 데이터 배선과 게이트 배선 및 공통 배선;Data lines, gate lines, and common lines intersected on the substrate to define a unit pixel area;

상기 데이터 배선과 게이트 배선이 교차하는 영역에 배치되어 있는 스위칭 소자;A switching element disposed in an area where the data line and the gate line cross each other;

상기 공통 배선으로부터 분기되고, 상기 데이터 배선에 인접하면서 평행한 방향으로 형성되어 있는 제 1 공통 배선; First common wiring branched from the common wiring and formed in a direction parallel to the data wiring;                     

상기 단위 화소 영역 상에 소정의 간격을 두고 교대로 배치되어 있는 화소 전극과 제 2 공통 전극;A pixel electrode and a second common electrode which are alternately disposed on the unit pixel area at predetermined intervals;

상기 스위칭 소자의 드레인 전극과 연결되면서 형성되어 있는 제 1 스토리지 전극; 및A first storage electrode connected to the drain electrode of the switching element; And

상기 제 1 스토리지 전극과 절연층을 사이에 두고 오버랩 되어 있는 제 2 스토리지 전극;을 포함하는 것을 특징으로 한다.And a second storage electrode overlapping the first storage electrode with the insulating layer interposed therebetween.

여기서, 상기 화소 전극과 제 2 공통 전극은 슬릿 구조이고, 상기 화소 전극과 제 2 공통 전극은 투명성 금속이며, 상기 스위칭 소자의 드레인 전극과 제 1 스토리지 전극을 전기적으로 연결하는 콘택부를 더 포함하는 것을 특징으로 한다.Here, the pixel electrode and the second common electrode is a slit structure, the pixel electrode and the second common electrode is a transparent metal, and further comprising a contact portion electrically connecting the drain electrode and the first storage electrode of the switching element. It features.

그리고 상기 제 2 스토리지 전극은 상기 제 2 공통 전극중 어느 하나와 전기적으로 연결되어 있고, 상기 화소 전극은 제 1 스토리지 전극과 전기적으로 연결되어 있는 것을 특징으로 한다.The second storage electrode is electrically connected to any one of the second common electrodes, and the pixel electrode is electrically connected to the first storage electrode.

본 발명에 의하면, 횡전계 방식 액정표시장치를 3마스크 공정에 따라 제조하면서, 단위 화소 영역에 형성되는 공통 전극과 화소 전극을 꺽임 구조로 형성하였다.According to the present invention, the common electrode and the pixel electrode formed in the unit pixel region are formed in a bent structure while the transverse electric field type liquid crystal display device is manufactured according to the three mask process.

아울러, 배선들과 전극들의 콘택 영역의 단차를 최소가 되도록 하여 제조 단가를 낮추고, 빛샘 불량을 개선하였다.In addition, the manufacturing cost is lowered and the light leakage defect is improved by minimizing the step difference between the contact areas of the wirings and the electrodes.

이하, 첨부한 도면에 의거하여 본 발명의 바람직한 실시 예를 자세히 설명하도록 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 3은 본 발명에 따른 횡전계 방식 액정표시장치 화소 구조를 도시한 도면 이다.3 is a diagram illustrating a pixel structure of a transverse electric field type liquid crystal display device according to an exemplary embodiment of the present invention.

도 3에 도시된 바와 같이, 구동신호를 인가하는 게이트 배선(111)과 데이터 신호를 인가하는 데이터 배선(113)이 수직으로 교차 배열되어 단위 화소 영역을 정의하고 있다.As illustrated in FIG. 3, the gate line 111 applying the driving signal and the data line 113 applying the data signal are vertically intersected to define a unit pixel area.

여기서, 본 발명에서는 상기 데이터 배선(113)이 단위 화소 영역 내의 중심 영역에서 소정의 각도로 꺽임(절곡) 구조를 갖도록 형성하였는데, 이것은 액정 분자의 배향 방향이 상하 대칭을 이루어 광시야각을 구현하기 위해서이다.Here, in the present invention, the data line 113 is formed to have a bent structure at a predetermined angle in the center region in the unit pixel region. This is because the alignment direction of the liquid crystal molecules is vertically symmetrical to realize a wide viewing angle. to be.

상기 단위 화소 영역 상에는 공통 신호를 인가하는 공통 배선(103)이 상기 게이트 배선(111)과 대향하면서 평행한 방향으로 형성되어 있다. 그리고 상기 공통 배선(103)으로부터 분기된 두개의 제 1 공통 전극(103a)중 하나는 상기 데이터 배선(113)과 평행한 방향으로 형성되어 있고, 다른 하나는 인접한 데이터 배선과 인접한 영역에서 평행한 방향으로 형성되어 있다.On the unit pixel area, a common wiring 103 for applying a common signal is formed in a parallel direction while facing the gate wiring 111. One of the two first common electrodes 103a branched from the common line 103 is formed in a direction parallel to the data line 113, and the other is a direction parallel to an area adjacent to the data line 113. It is formed.

또한, 상기 게이트 배선(111)과 인접한 단위 화소 영역에는 스토리지 커패시터의 제 1 스토리지 전극(107)이 상기 게이트 배선(111)과 평행한 방향에 형성 배치되어 있고, 상기 제 1 스토리지 전극(107)과 오버랩 되면서 스토리지 커패시터를 형성하는 제 2 스토리지 전극(107b)이 형성되어 있다.In addition, a first storage electrode 107 of a storage capacitor is formed in a direction parallel to the gate wiring 111 in a unit pixel area adjacent to the gate wiring 111, and the first storage electrode 107 is disposed in the unit pixel region. The second storage electrode 107b overlapping with each other to form a storage capacitor is formed.

상기 제 2 스토리지 전극(107b)은 상기 데이터 배선(113)을 형성할 때, 함께 형성한다.The second storage electrode 107b is formed together when the data line 113 is formed.

그리고 상기 데이터 배선(113)과 게이트 배선(111)이 수직으로 교차하는 영역 상에는 스위칭 소자인 박막 트랜지스터(TFT)가 배치되어 있다. The thin film transistor TFT, which is a switching element, is disposed on an area where the data line 113 and the gate line 111 vertically cross each other.                     

상기 박막 트랜지스터는 상기 게이트 배선(111)으로부터 분기되는 게이트 전극(101)과, 상기 게이트 전극(101) 상부에 위치하면서, 상기 데이터 배선(113)으로 분기하는 소스 전극(105a)과, 상기 소스 전극(105a)에 대향하면서, 상기 제 1 스토리지 전극(107)과 전기적으로 콘택하는 드레인 전극(105b)으로 구성되어 있다.The thin film transistor includes a gate electrode 101 branched from the gate line 111, a source electrode 105a positioned above the gate electrode 101, and branched to the data line 113, and the source electrode. It is comprised by the drain electrode 105b which electrically contacts with the said 1st storage electrode 107, facing 105a.

상기 제 1 스토리지 전극(107)에는 슬릿(slit) 구조로 단위 화소 영역에 다수개 배치되어 있는 화소 전극(107a)과 전기적으로 콘택되어 있다.The first storage electrode 107 is electrically contacted with a plurality of pixel electrodes 107a disposed in a unit pixel area in a slit structure.

상기 화소 전극(107a)들과 소정의 간격을 두고 교대로 배치되면서, 상기 공통 배선(103) 및 제 1 공통 전극(103a)과 전기적으로 콘택되어 있는 제 2 공통 전극(103b)들이 단위 화소 영역에 형성되어 있다.The second common electrodes 103b electrically contacting the common wiring 103 and the first common electrode 103a are alternately arranged at a predetermined interval with the pixel electrodes 107a in the unit pixel area. Formed.

그리고 상기 박막 트랜지스터의 드레인 전극(105b)은 상기 제 1 스토리지 전극(107)과 콘택부(112)에 의해서 전기적으로 연결되어, 상기 데이터 배선(113)으로 부터 인가되는 데이터 신호를 슬릿 구조를 갖는 화소 전극(107a)에 인가한다.In addition, the drain electrode 105b of the thin film transistor is electrically connected to the first storage electrode 107 and the contact portion 112, and has a slit structure for a data signal applied from the data line 113. It applies to the electrode 107a.

즉, 상기 제 1 스토리지 전극(107)은 화소 전극(107a) 역할을 한다고 볼 수 있다.That is, the first storage electrode 107 may be regarded as a pixel electrode 107a.

또한, 상기 제 1 공통 전극(103a)과 전기적으로 연결되어 있는 제 2 공통 전극(103b)중 하나는 상기 제 2 스토리지 전극(107b)과 전기적으로 콘택되어 있어, 상기 제 1 스토리지 전극(107)과 함께 스토리지 커패시턴스를 형성한다.In addition, one of the second common electrodes 103b electrically connected to the first common electrode 103a may be in electrical contact with the second storage electrode 107b, so that the first storage electrode 107 Together they form a storage capacitance.

즉, 상기 제 2 스토리지 전극(107a)은 공통 신호를 인가 받는다.That is, the second storage electrode 107a receives a common signal.

도 4는 상기 도 3의 I-I' 영역을 절단한 단면도이다.4 is a cross-sectional view taken along the line II ′ of FIG. 3.

도 4에 도시된 바와 같이, 투명성 절연 기판인 유리 기판(100) 상에 게이트 금속막을 증착하고, 포토리소그라피 공정에 따라 금속막을 식각하여 게이트 배선, 게이트 전극(101), 공통 배선, 제 1 공통 전극 및 제 1 스토리지 전극(107)을 형성한다.As shown in FIG. 4, a gate metal film is deposited on the glass substrate 100, which is a transparent insulating substrate, and the metal film is etched by a photolithography process to form a gate wiring, a gate electrode 101, a common wiring, and a first common electrode. And a first storage electrode 107.

이때, 상기 제 1 스토리지 전극(107)은 상기 공통 배선 및 제 1 공통 전극과 전기적으로 콘택되지 않는 독립된 형태로 형성된다.In this case, the first storage electrode 107 is formed in an independent form not electrically contacted with the common wiring and the first common electrode.

상기와 같이 유리 기판(100) 상에 게이트 전극(101)이 형성되면, 게이트 절연막(102), 비정질 실리콘막, 도핑된 비정질 실리콘막 및 소스/드레인 금속막을 연속으로 증착한 다음, 회절 노광 공정에 따라, 채널층(104), 오믹 콘택층(106), 소스/드레인 전극(105a, 105b), 데이터 배선, 제 2 스토리지 전극을 동시에 형성한다.When the gate electrode 101 is formed on the glass substrate 100 as described above, the gate insulating film 102, the amorphous silicon film, the doped amorphous silicon film, and the source / drain metal film are successively deposited and then subjected to the diffraction exposure process. Accordingly, the channel layer 104, the ohmic contact layer 106, the source / drain electrodes 105a and 105b, the data line, and the second storage electrode are simultaneously formed.

이때, 3 마스크 공정에 따라 화소 전극(107a)을 형성하기 위해서 화소 영역 상에 형성된 상기 채널층(104: 도핑된 비정질 실리콘, 비정질 실리콘)을 연속해서 제거하여 게이트 절연막(102)을 노출시킨다.In this case, in order to form the pixel electrode 107a according to the three mask process, the channel layer 104 formed on the pixel region is successively removed to expose the gate insulating layer 102.

상기와 같이 유리 기판(100) 상에 소스/드레인 전극(105a, 105b)이 형성되면, 상기 유리 기판(100)의 전 영역 상에 보호막(109)을 도포하고, 상기 드레인 전극(105b)의 일부를 노출시킨다.When the source / drain electrodes 105a and 105b are formed on the glass substrate 100 as described above, the protective film 109 is coated on the entire area of the glass substrate 100 and a part of the drain electrode 105b is formed. Expose

또한, 상기 화소 영역 상에 화소 전극(107a)을 형성하기 위해서 채널층(104: 비정질 실리콘과 도핑된 비정질 실리콘)을 제거하여 상기 게이트 절연막(102)을 노출한 영역을 식각하여 상기 유리 기판(100)이 외부로 노출되도록 한다.In addition, in order to form the pixel electrode 107a on the pixel area, the glass layer 100 is etched by removing the channel layer 104 (amorphous silicon and doped amorphous silicon) to expose the gate insulating layer 102. ) To the outside.

상기와 같이 보호막(109) 상에 콘택홀이 형성되면, 리프트 오프(lift-off) 공정에 따라 상기 보호막(109) 상에 형성된 감광막(photoresist)을 제거하지 않는 상태에서 ITO 투명 금속막을 증착한다.When the contact hole is formed on the passivation layer 109 as described above, the ITO transparent metal layer is deposited without removing the photoresist formed on the passivation layer 109 according to a lift-off process.

상기 보호막(109) 상에 패터닝된 감광막 위에 증착된 투명 금속은 리프트 오프 공정에 따라 에천트 용액이 침투하여 상기 감광막과 함께 투명 금속이 분리되고, 화소 영역에 패터닝된 화소 전극(107a)만 남게 된다.In the transparent metal deposited on the photoresist patterned on the passivation layer 109, an etchant solution penetrates through the lift-off process to separate the transparent metal together with the photoresist, leaving only the pixel electrode 107a patterned in the pixel region. .

상기와 같이 3 마스크 공정에 따라 리프트 오프 공정이 진행되면 도면에 도시된 바와 같이, 드레인 전극(105b)과 제 1 스토리지 전극(107)은 투명성 금속인 콘택부(112)에 의해서 전기적으로 연결된다.When the lift-off process is performed according to the three mask process as described above, as shown in the drawing, the drain electrode 105b and the first storage electrode 107 are electrically connected by the contact portion 112 which is a transparent metal.

또한, 상기 보호막(109)의 콘택홀 공정에서 게이트 절연막(102)이 제거되어 상기 유리 기판(100)이 노출된 영역에는 투명 금속막이 증착되어 화소 전극(107a)이 형성된다.In addition, in the contact hole process of the passivation layer 109, the gate insulating layer 102 is removed to form a pixel electrode 107a by depositing a transparent metal layer in an area where the glass substrate 100 is exposed.

상기 콘택부(112)는 게이트 전극(101)과 함께 유리 기판(100) 상에 형성된 제 1 스토리지 전극(107)과 상기 드레인 전극(105b)을 전기적으로 연결시켜, 상기 소스 전극(105a)으로부터 인가되는 데이터 신호가 상기 제 1 스토리지 전극(107)에 인가되도록 한다.The contact portion 112 electrically connects the first storage electrode 107 and the drain electrode 105b formed on the glass substrate 100 together with the gate electrode 101 to be applied from the source electrode 105a. The data signal to be applied is applied to the first storage electrode 107.

그리고 상기 제 1 스토리지 전극(107) 들은 투명 금속으로 형성된 상기 화소 전극(107a)과 전기적으로 연결되어 있는데, 본 발명에서는 화소 전극(107a)과 제 1 스토리지 전극(107)이 전기적으로 연결되는 부분의 단차를 최소화함으로써, 액정 배향 불량을 방지할 수 있도록 하였다.The first storage electrodes 107 are electrically connected to the pixel electrode 107a formed of a transparent metal. In the present invention, the pixel electrode 107a and the first storage electrode 107 are electrically connected to each other. By minimizing the step, it was possible to prevent the liquid crystal alignment failure.

상기 화소 전극(107a)과 인접한 영역에는 투명 금속으로 형성된 제 2 공통 전극(103b)이 게이트 절연막(102)과 보호막(109)층을 사이에 두고 형성되어 있다.In the region adjacent to the pixel electrode 107a, a second common electrode 103b formed of a transparent metal is formed with the gate insulating layer 102 and the passivation layer 109 therebetween.

즉, 본 발명에서는 화소 전극(107a)과 함께 전계를 형성하는 제 2 공통 전극(103b)이 투명 금속으로 형성된다.That is, in the present invention, the second common electrode 103b forming the electric field together with the pixel electrode 107a is formed of a transparent metal.

일반적으로 3마스크 공정에 따라 액정표시장치의 어레이 기판을 형성할 경우에는 박막 트랜지스터와 전기적으로 연결되는 화소 전극, 스토리지 커패시턴스를 형성하기 위해서 공통 배선 상부에 형성되는 스토리지 전극들이 하부에 형성된 배선들과의 큰 단차가 발생하는데, 본 발명에서는 화소 구조를 변경함으로써 단차를 최소화하였다.In general, in the case of forming an array substrate of a liquid crystal display according to a three-mask process, a pixel electrode electrically connected to the thin film transistor and storage electrodes formed on the common wiring to form a storage capacitance are formed on the lower portion of the common wiring. A large step occurs. In the present invention, the step is minimized by changing the pixel structure.

특히, 큰 단차가 형성되는 전기적 콘택 영역에서는 액정 배향 불량이 빈번하게 발생하여, 빛샘 불량의 원인이 되는 문제를 본 발명에서는 이와 같은 불량을 최소화하였다.In particular, the liquid crystal alignment defect frequently occurs in the electrical contact region where a large step is formed, thereby minimizing such defects in the present invention.

도 5는 상기 도 3의 I-I" 영역을 절단한 단면도이다.FIG. 5 is a cross-sectional view taken along the line II ′ of FIG. 3.

도 5에 도시된 바와 같이, 상기 도 3에서의 박막 트랜지스터 영역과 제 2 스토리지 전극(107b)과 제 2 공통 전극(103b) 및 제 1 공통 전극(103a)의 콘택 영역의 단면도를 도시하였다.As illustrated in FIG. 5, a cross-sectional view of the thin film transistor region, the contact region of the second storage electrode 107b, the second common electrode 103b, and the first common electrode 103a in FIG. 3 is illustrated.

상기 박막 트랜지스터 영역에는 게이트 전극(101), 게이트 절연막(102), 채널층(104), 오믹 콘택층(106), 소스/드레인 전극(105a, 105b) 및 보호막(109) 상에 형성된 콘택홀이 3마스크 공정에 따라 형성되어 있다.In the thin film transistor region, contact holes formed on the gate electrode 101, the gate insulating layer 102, the channel layer 104, the ohmic contact layer 106, the source / drain electrodes 105a and 105b and the passivation layer 109 are formed. It is formed according to the 3 mask process.

여기서, 상기 드레인 전극(105b)은 유리 기판(100) 상에 형성된 제 1 스토리지 전극(107)과 콘택부(112)에 의해서 전기적으로 연결되어 있다. Here, the drain electrode 105b is electrically connected to the first storage electrode 107 and the contact portion 112 formed on the glass substrate 100.                     

그리고 상기 제 1 스토리지 전극 상부에는 게이트 절연막(102), 채널층(104) 및 제 2 스토리지 전극(107b)이 형성되어 있어, 상기 제 1 스토리지 전극(107)과 함께 스토리지 커패시턴스를 형성하도록 되어 있다.The gate insulating layer 102, the channel layer 104, and the second storage electrode 107b are formed on the first storage electrode to form a storage capacitance together with the first storage electrode 107.

상기 제 2 스토리지 전극(107b) 상에는 보호막(109)이 형성되어 있는데, 상기 보호막(109)의 콘택홀 공정에서 상기 제 2 스토리지 전극(107b)의 일측을 노출시켜, 상기 제 2 공통 전극(103b)과 전기적으로 연결되도록 하였다.The passivation layer 109 is formed on the second storage electrode 107b, and one side of the second storage electrode 107b is exposed in the contact hole process of the passivation layer 109 to expose the second common electrode 103b. And electrical connection.

그리고 상기 제 2 공통 전극(103b)은 상기 제 1 공통 전극(103a)과 전기적으로 연결되어 있다.The second common electrode 103b is electrically connected to the first common electrode 103a.

즉, 공통 배선으로부터 인가되는 공통 신호는 상기 제 1 공통 전극(103a)과 제 2 공통 전극(103b)을 거쳐서 상기 제 2 스토리지 전극(107b)에 인가되기 때문에 상기 제 2 스토리지 전극(107b)는 상기 제 1 스토리지 전극(107)과 함께 스토리지 커패시턴스를 형성한다.That is, since the common signal applied from the common wiring is applied to the second storage electrode 107b via the first common electrode 103a and the second common electrode 103b, the second storage electrode 107b is the same. The storage capacitance is formed together with the first storage electrode 107.

도 6은 상기 도 3의 K-K' 영역을 절단한 단면도로서, 도 3에 도시된 바와 같이, 공통 배선(103)과 전기적으로 연결되면서, 화소 영역으로 분기된 제 2 공통 전극(103b)와의 콘택 영역을 절단한 단면도이다.FIG. 6 is a cross-sectional view of the region of KK ′ of FIG. 3, and is illustrated in FIG. 3. The contact region of the second common electrode 103b electrically connected to the common line 103 and branched to the pixel region is illustrated in FIG. 3. This is a cross-sectional view cut.

상기 공통 배선(103)은 상기 유리 기판(100) 상에 형성되어 있고, 상기 공통 배선(103) 상부에는 게이트 절연막(102)과 보호막(109)이 형성되어 있다.The common wiring 103 is formed on the glass substrate 100, and a gate insulating film 102 and a protective film 109 are formed on the common wiring 103.

그리고 제 2 공통 전극(103b)과 전기적으로 연결시키기 위해서 상기 보호막(109) 상에 콘택홀을 형성하는 공정에서 상기 공통 배선(103)의 일부를 노출 시켰다. In order to electrically connect with the second common electrode 103b, a part of the common wiring 103 is exposed in the process of forming a contact hole on the passivation layer 109.                     

이와 같이 공통 배선(103)의 일부가 노출된 영역으로 투명 금속이 증착되면서, 상기 화소 영역에 슬릿 형태로 제 2 공통 전극(103b)이 형성된다.As described above, the transparent metal is deposited in an area where a part of the common wiring 103 is exposed, and thus the second common electrode 103b is formed in the slit form in the pixel area.

따라서, 본 발명에서는 3 마스크 공정에 따라 어레이 기판이 형성되어도 상기 공통 배선(103)과 제 2 공통 전극(103b)의 단차가 거의 없어, 러빙포에 의해서 액정을 배향할 때, 배향 불량이 발생하지 않게 된다.Therefore, in the present invention, even if the array substrate is formed in accordance with the three mask process, there is almost no step difference between the common wiring 103 and the second common electrode 103b, so that alignment failure does not occur when the liquid crystal is aligned by the rubbing cloth. Will not.

따라서, 본 발명에서는 리프트 오프 공정에 따라 3마스크 공정으로 어레이 기판을 형성하면서, 콘택 영역에서 발생되는 단차를 최소화하여 액정 러빙 불량을 제거하였다.Therefore, in the present invention, while forming the array substrate in a three-mask process according to the lift-off process, the liquid crystal rubbing defect is eliminated by minimizing the step difference generated in the contact region.

이상에서 자세히 설명된 바와 같이, 본 발명은 횡전계 방식 액정표시장치를 3마스크 공정에 따라 제조하여 제조 공정을 단순화시키면서, 단위 화소 영역에 형성되는 공통 전극과 화소 전극을 꺽임 구조로 형성하여 시야각을 개선한 효과가 있다.As described in detail above, the present invention simplifies the manufacturing process by manufacturing the transverse electric field type liquid crystal display device according to a three mask process, while forming a common electrode and a pixel electrode formed in the unit pixel region in a bent structure to improve the viewing angle. It has an improved effect.

아울러, 배선들과 전극들의 콘택 영역의 단차를 최소가 되도록 하여 빛샘 불량 방지와 콘트라스트 비(contrast ratio)가 저하되는 문제점을 개선한 효과가 있다.In addition, it is possible to minimize the step difference between the contact areas of the wirings and the electrodes, thereby improving the problem of preventing light leakage defects and reducing the contrast ratio.

본 발명은 상기한 실시 예에 한정되지 않고, 이하 청구 범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능할 것이다.The present invention is not limited to the above-described embodiments, and various changes can be made by those skilled in the art without departing from the gist of the present invention as claimed in the following claims.

Claims (10)

투명성 절연 기판 상에 금속막을 증착하고 식각하여 게이트 전극, 게이트 배선, 공통 배선, 제 1 공통 전극 및 제 1 스토리지 전극을 형성하는 단계;Depositing and etching a metal film on the transparent insulating substrate to form a gate electrode, a gate wiring, a common wiring, a first common electrode, and a first storage electrode; 상기 게이트 전극이 형성된 절연 기판 상에 게이트 절연막, 반도체막 및 금속막을 차례로 도포 및 증착한 다음, 이를 식각하여 소스/드레인 전극, 데이터 배선, 제 2 스토리지 전극 및 채널층을 형성하는 단계;Sequentially applying and depositing a gate insulating film, a semiconductor film, and a metal film on the insulating substrate on which the gate electrode is formed, and etching the same to form a source / drain electrode, a data line, a second storage electrode, and a channel layer; 상기 소스/드레인 전극이 형성된 절연 기판 상에 보호막을 도포한 다음, 감광막을 도포하여 노광 및 현상하여 콘택홀 형성을 위한 감광막 패턴을 형성하는 단계; 및Applying a protective film on the insulating substrate on which the source / drain electrodes are formed, and then applying a photosensitive film to expose and develop a photoresist pattern to form a contact hole; And 상기 감광막 패턴을 따라 상기 드레인 전극이 노출되도록 콘택홀을 형성하고, 동시에 화소 영역에서는 일정한 간격을 두고 보호막과 게이트 절연막을 식각하여 상기 화소 영역에는 일정한 간격으로 상기 게이트 절연막과 보호막이 적층되어 패터닝되도록한 다음,Forming a contact hole to expose the drain electrode along the photoresist pattern, and simultaneously etching the passivation layer and the gate insulating layer at a predetermined interval in the pixel region so that the gate insulating layer and the passivation layer are laminated and patterned at the predetermined interval in the pixel region. next, 상기 감광막 패턴이 형성된 절연기판 상에 투명 금속막을 증착하고, 리프트 오프 공정에 따라 화소 영역의 적층된 게이트 절연막과 보호막 사이에 교대로 화소 전극과 제 2 공통 전극을 형성하고, 상기 노출된 드레인 전극과 제 1 스토리지 전극 사이의 노출된 절연기판 상에 투명 금속막으로된 콘택부를 형성하여 상기 드레인 전극과 제 1 스토리지 전극을 전기적으로 연결하는 단계;를 포함하는 것을 특징으로 하는 액정표시장치 제조방법.Depositing a transparent metal film on the insulating substrate on which the photosensitive film pattern is formed, and alternately forming a pixel electrode and a second common electrode between the stacked gate insulating film and the protective film according to a lift-off process; And forming a contact portion made of a transparent metal film on the exposed insulating substrate between the first storage electrodes to electrically connect the drain electrode and the first storage electrode. 제 1 항에 있어서,The method of claim 1, 상기 소스/드레인 전극, 데이터 배선, 제 2 스토리지 전극 및 채널층은 회절 노광 공정에 따라 형성하는 것을 특징으로 하는 액정표시장치 제조방법.The source / drain electrode, the data line, the second storage electrode and the channel layer are formed by a diffraction exposure process. 삭제delete 삭제delete 기판;Board; 상기 기판 상에 교차 배열되어 단위 화소 영역을 정의 하는 데이터 배선과 게이트 배선 및 공통 배선;Data lines, gate lines, and common lines intersected on the substrate to define a unit pixel area; 상기 데이터 배선과 게이트 배선이 교차하는 영역에 배치되어 있는 스위칭 소자;A switching element disposed in an area where the data line and the gate line cross each other; 상기 공통 배선으로부터 분기되고, 상기 데이터 배선에 인접하면서 평행한 방향으로 형성되어 있는 제 1 공통 전극; A first common electrode branched from the common wiring and formed in a direction parallel to the data wiring; 상기 단위 화소 영역 상에 소정의 간격을 두고 교대로 배치되어 있는 화소 전극과 제 2 공통 전극;A pixel electrode and a second common electrode which are alternately disposed on the unit pixel area at predetermined intervals; 상기 스위칭 소자의 드레인 전극과 연결되면서 형성되어 있는 제 1 스토리지 전극; 및A first storage electrode connected to the drain electrode of the switching element; And 상기 제 1 스토리지 전극 상에는 게이트 절연막과 채널층을 사이에 두고 오버랩 되어 있는 제 2 스토리지 전극;을 포함하고,And a second storage electrode overlapping the gate insulating layer and the channel layer on the first storage electrode. 상기 화소 전극과 제 2 공통 전극은 투명성 금속으로 형성되며, 상기 화소 전극과 제 2 공통 전극 사이에는 게이트 절연막과 보호막이 적층되어 패터닝되어 있고, 상기 화소 전극과 제 2 공통 전극은 상기 적층된 게이트 절연막과 보호막의 사이에 기판이 노출된 영역에 형성되어 있는 것을 특징으로 하는 액정표시장치.The pixel electrode and the second common electrode are formed of a transparent metal, and a gate insulating film and a protective film are stacked and patterned between the pixel electrode and the second common electrode, and the pixel electrode and the second common electrode are stacked gate insulating films. And a protective film formed between the substrate and the passivation layer. 제 5 항에 있어서,The method of claim 5, 상기 화소 전극과 제 2 공통 전극은 슬릿 구조인 것을 특징으로 하는 액정표시장치.And the pixel electrode and the second common electrode have a slit structure. 삭제delete 제 5 항에 있어서,The method of claim 5, 상기 스위칭 소자의 드레인 전극과 제 1 스토리지 전극을 전기적으로 연결하는 콘택부를 더 포함하는 것을 특징으로 하는 액정표시장치.And a contact portion electrically connecting the drain electrode and the first storage electrode of the switching element. 제 5 항에 있어서,The method of claim 5, 상기 제 2 스토리지 전극은 상기 제 2 공통 전극중 어느 하나와 전기적으로 연결되어 있는 것을 특징으로 하는 액정표시장치.The second storage electrode is electrically connected to any one of the second common electrode. 제 5 항에 있어서,The method of claim 5, 상기 화소 전극은 제 1 스토리지 전극과 전기적으로 연결되어 있는 것을 특징으로 하는 액정표시장치.The pixel electrode is electrically connected to the first storage electrode.
KR1020040038840A 2004-05-31 2004-05-31 Liquid crystal display and method for manufacturing lcd KR101157226B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040038840A KR101157226B1 (en) 2004-05-31 2004-05-31 Liquid crystal display and method for manufacturing lcd

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040038840A KR101157226B1 (en) 2004-05-31 2004-05-31 Liquid crystal display and method for manufacturing lcd

Publications (2)

Publication Number Publication Date
KR20050113746A KR20050113746A (en) 2005-12-05
KR101157226B1 true KR101157226B1 (en) 2012-06-15

Family

ID=37288219

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040038840A KR101157226B1 (en) 2004-05-31 2004-05-31 Liquid crystal display and method for manufacturing lcd

Country Status (1)

Country Link
KR (1) KR101157226B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101224456B1 (en) * 2005-12-26 2013-01-22 엘지디스플레이 주식회사 In-plane switching mode liquid crystal display and method for repairing the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH103092A (en) * 1996-06-14 1998-01-06 Oobayashi Seiko Kk Liquid crystal display device
JPH11125835A (en) * 1997-10-21 1999-05-11 Obayashi Seiko Kk Liquid crystal display device
KR20010063296A (en) * 1999-12-22 2001-07-09 박종섭 In-plane switching mode lcd and method for fabricating the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH103092A (en) * 1996-06-14 1998-01-06 Oobayashi Seiko Kk Liquid crystal display device
JPH11125835A (en) * 1997-10-21 1999-05-11 Obayashi Seiko Kk Liquid crystal display device
KR20010063296A (en) * 1999-12-22 2001-07-09 박종섭 In-plane switching mode lcd and method for fabricating the same

Also Published As

Publication number Publication date
KR20050113746A (en) 2005-12-05

Similar Documents

Publication Publication Date Title
JP5313373B2 (en) Liquid crystal display
US8125609B2 (en) In-plane switching mode liquid crystal display device with multi-layer electrode and fabrication method thereof
US7206054B2 (en) LCD with bent split pixel electrodes with transistor for each partition
US20090310072A1 (en) Liquid crystal display device and method of manufacturing the same
JP2001305995A (en) Substrate for display device and method for manufacturing the same, as well as liquid crystal device and electronic apparatus
US7724325B2 (en) Liquid crystal display device and method for manufacturing the same
US7460192B2 (en) Liquid crystal display, thin film diode panel, and manufacturing method of the same
US7385661B2 (en) In-plane switching mode liquid crystal display device and method of manufacturing the same
JP2005196190A (en) Liquid crystal display and manufacturing method therefor
JP4156342B2 (en) Liquid crystal display
JP3481074B2 (en) Liquid crystal display device
KR100760937B1 (en) In-Plane Switching Mode Liquid Crystal Display Device and A method for manufacturing the same
JP3199221B2 (en) Liquid crystal display device and manufacturing method thereof
KR101309434B1 (en) Liquid crystal display device and method for fabricating the same
KR20080048721A (en) Array substrate for in-plane switching mode lcd
JP2005182048A (en) Multi-domain thin-film transistor display plate and liquid crystal display including same
KR101053293B1 (en) Liquid crystal display device and manufacturing method thereof
KR101157226B1 (en) Liquid crystal display and method for manufacturing lcd
KR101320499B1 (en) Liquid crystal display device
JP3164987B2 (en) Active matrix type liquid crystal display
JPH10206895A (en) Production of liquid crystal display element
KR101374997B1 (en) Liquid crystal display device and method of fabricating the same
KR100614322B1 (en) Liquid crystal display device and manufacturing for using the same
KR20070047861A (en) Display substrate, liquid crystal panel and liquid crystal display having the same
KR100929676B1 (en) Liquid crystal display device, thin film transistor array panel and manufacturing method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150528

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee