[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR101146397B1 - 반도체 처리용 성막 방법 및 장치와, 컴퓨터로 판독 가능한매체 - Google Patents

반도체 처리용 성막 방법 및 장치와, 컴퓨터로 판독 가능한매체 Download PDF

Info

Publication number
KR101146397B1
KR101146397B1 KR1020090001745A KR20090001745A KR101146397B1 KR 101146397 B1 KR101146397 B1 KR 101146397B1 KR 1020090001745 A KR1020090001745 A KR 1020090001745A KR 20090001745 A KR20090001745 A KR 20090001745A KR 101146397 B1 KR101146397 B1 KR 101146397B1
Authority
KR
South Korea
Prior art keywords
processing
gas
supply
supplying
processing region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020090001745A
Other languages
English (en)
Other versions
KR20090077873A (ko
Inventor
가즈히데 하세베
노부따께 노데라
이은조
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20090077873A publication Critical patent/KR20090077873A/ko
Application granted granted Critical
Publication of KR101146397B1 publication Critical patent/KR101146397B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • C23C16/4554—Plasma being used non-continuously in between ALD reactions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45544—Atomic layer deposition [ALD] characterized by the apparatus
    • C23C16/45546—Atomic layer deposition [ALD] characterized by the apparatus specially adapted for a substrate stack in the ALD reactor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H10F71/129—Passivating
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

실란계 가스를 포함하는 제1 처리 가스와 질화 가스를 포함하는 제2 처리 가스가 선택적으로 공급 가능한 처리 영역 내에서, 실리콘 질화막을 피처리 기판 상에 형성하는 성막 처리를 행한다. 성막 처리는 주단계와 보조 단계로 구성되어, 보조 단계는 성막 처리의 초기 및 말기의 한쪽 또는 양쪽에 설정된다. 주단계는 제2 처리 가스를 여기 기구에 의해 여기한 상태로 처리 영역에 공급하는 여기 기간을 갖는다. 보조 단계는 제2 처리 가스를 여기 기구에 의해 여기한 상태로 처리 영역에 공급하는 여기 기간을 갖지 않는다.
반도체 처리용 성막 장치, 실란계 가스, 처리 가스, 질화 가스, 가스 분산 노즐

Description

반도체 처리용 성막 방법 및 장치와, 컴퓨터로 판독 가능한 매체{FILM FORMATION METHOD AND APPARATUS FOR SEMICONDUCTOR PROCESS, AND COMPUTER READABLE MEDIUM}
본 발명은 반도체 웨이퍼 등의 피처리 기판 상에 실리콘 질화막을 형성하는 반도체 처리용 성막 방법 및 장치에 관한 것이다. 여기서, 반도체 처리라 함은, 웨이퍼나 LCD(Liquid Crystal Display)와 같은 FPD(Flat ㎩nel Display)용 글래스 기판 등의 피처리 기판 상에 반도체층, 절연층, 도전층 등을 소정의 패턴으로 형성함으로써, 상기 피처리 기판 상에 반도체 디바이스나, 반도체 디바이스에 접속되는 배선, 전극 등을 포함하는 구조물을 제조하기 위해 실시되는 다양한 처리를 의미한다.
반도체 집적 회로를 구성하는 반도체 디바이스의 제조에 있어서는, 피처리 기판, 예를 들어 반도체 웨이퍼에 성막, 에칭, 산화, 확산, 개질, 어닐링, 자연 산화막의 제거 등의 각종 처리가 실시된다. US 2006/0286817 Al은 종형의(소위, 뱃치식) 열처리 장치에 있어서의 이러한 종류의 반도체 처리 방법을 개시한다. 이 방법에서는, 우선 반도체 웨이퍼가 웨이퍼 카세트로부터 종형의 웨이퍼 보트 상으 로 이동 적재되어 다단으로 지지된다. 웨이퍼 카세트에는, 예를 들어 25매의 웨이퍼를 수용할 수 있고, 웨이퍼 보트에는 30 내지 150매의 웨이퍼를 적재할 수 있다. 다음에, 웨이퍼 보트가 처리 용기의 하방으로부터 그 내부로 로드되는 동시에, 처리 용기가 기밀하게 폐쇄된다. 다음에, 처리 가스의 유량, 처리 압력, 처리 온도 등의 각종 처리 조건이 제어된 상태로 소정의 열처리가 행해진다.
반도체 집적 회로의 특성을 향상시키기 위해, 반도체 디바이스의 절연막의 특성을 향상시키는 것이 중요하다. 반도체 디바이스 중의 절연막으로서, SiO2, PSG(Phospho Silicate Glass), P(플라즈마 CVD로 형성된)-SiO, P(플라즈마 CVD로 형성된)-SiN, SOG(Spin On Glass), Si3N4(실리콘 질화막) 등이 사용된다. 특히 실리콘 질화막은 절연 특성이 실리콘 산화막보다 비교적 양호한 것 및 에칭 스토퍼막이나 층간 절연막으로서도 충분히 기능하므로 다용되는 경향이 있다. 또한 동일한 이유로 붕소가 도프된 질화탄소막도 종종 사용된다.
반도체 웨이퍼의 표면에 상술한 바와 같은 실리콘 질화막을 형성하는 방법으로서, 실리콘 소스 가스로서 모노실란(SiH4), 디클로로실란(DCS : SiH2Cl2), 헥사클로로디실란(HCD : Si2Cl6), 비스터셔리부틸아미노실란[BTBAS : SiH2[NH(C4H9)]2, (t-C4H9NH)2SiH2 등의 실란계 가스를 사용하여 열CVD(Chemical Vapor Deposition)에 의해 성막하는 방법이 알려져 있다. 예를 들어, SiH2Cl2 ＋ NH3(US 5,874,368A 참조) 혹은 Si2Cl6 ＋ NH3 등의 가스의 조합으로 열CVD에 의해 실리콘 질화막을 형성한다. 또한, 유전율을 작게 하기 위해 실리콘 질화막에 불순물로서, 예를 들어 붕소(B)를 첨가하는 방법도 제안되어 있다.
최근, 반도체 집적 회로의 가일층의 고집적화 및 고미세화의 요구에 수반하여, 반도체 디바이스의 제조 공정에 있어서의 열이력을 경감하여, 디바이스의 특성을 향상시키는 것이 기대되고 있다. 종형의 처리 장치에 있어서도, 이러한 요구에 따른 반도체 처리 방법의 개량이 이루어지는 것이 기대되고 있다. 예를 들어, 성막 처리의 1종인 CVD(Chemical Vapor Deposition)에 있어서, 원료 가스 등을 간헐적으로 공급하면서 원자 혹은 분자 레벨의 두께의 층을, 1층 혹은 몇층씩 반복하여 성막하는 방법이 있다(예를 들어, 일본 특허 출원 공개 평2-93071호 공보, 일본 특허 출원 공개 평6-45256호 공보, US 6,165,916A 참조). 이와 같은 성막 방법은, 일반적으로는 ALD(Atomic Layer Deposition) 혹은 MLD(Molecular Layer Deposition)라고 불리고, 이에 의해 웨이퍼를 그렇게 높은 고온에 노출시키지 않아도 목적으로 하는 처리를 행하는 것이 가능해진다.
예를 들어, 실란계 가스인 디클로로실란(DCS)과 질화 가스인 NH3를 사용하여 실리콘 질화막(SiN)을 형성하는 경우, 이하와 같은 처리가 행해진다. 즉, 처리 용기 내에 DCS와 NH3 가스가 퍼지 기간을 사이에 두고 교대로 간헐적으로 공급된다. NH3 가스를 공급할 때에 RF(고주파)가 인가됨으로써, 처리 용기 내에 플라즈마가 생성되어 질화 반응이 촉진된다. 여기서, 우선 DCS가 처리 용기 내로 공급됨으로써, 웨이퍼 표면 상에 DCS가 분자 레벨로 1층 혹은 복수층 흡착된다. 여분의 DCS는 퍼 지 기간 중에 배제된다. 다음에, NH3가 공급되어 플라즈마가 생성됨으로써, 저온에서의 질화에 의해 실리콘 질화막이 형성된다. 이와 같은 일련의 공정이 반복해서 행해져 소정의 두께의 막이 완성된다.
본 발명은 파티클의 발생을 억제하면서 막질이 양호한 실리콘 질화막을 형성할 수 있는 반도체 처리용 성막 방법 및 장치를 제공하는 것을 목적으로 한다.
본 발명의 제1 시점은, 실란계 가스를 포함하는 제1 처리 가스와 질화 가스를 포함하는 제2 처리 가스가 선택적으로 공급 가능한 동시에, 상기 제2 처리 가스를 공급할 때에 여기하기 위한 여기 기구에 연통하는 처리 용기의 처리 영역 내에서, 실리콘 질화막을 피처리 기판 상에 형성하는 성막 처리를 행하는 반도체 처리용 성막 방법이며, 상기 방법은 상기 성막 처리를 주단계와 보조 단계에서 행하고, 상기 보조 단계는 상기 성막 처리의 초기 및 말기의 한쪽 또는 양쪽에 설정되고, 상기 주단계는 복수의 주사이클을 행하여 상기 주사이클마다 형성되는 박막을 적층하도록 설정되고, 상기 각 주사이클은 상기 처리 영역에 대한 상기 제1 처리 가스의 공급을 행하는 한편, 상기 처리 영역에 대한 상기 제2 처리 가스의 공급의 차단을 유지하는 제1 공급 공정과, 상기 처리 영역에 대한 상기 제2 처리 가스의 공급을 행하는 한편, 상기 처리 영역에 대한 상기 제1 처리 가스의 공급의 차단을 유지하는 제2 공급 공정과, 상기 주단계의 상기 제2 공급 공정은 상기 제2 처리 가스를 상기 여기 기구에 의해 여기한 상태로 상기 처리 영역에 공급하는 여기 기간을 갖는 것을 구비하고, 상기 보조 단계는 상기 처리 영역에 대한 상기 제1 처리 가스의 공급을 행하는 공정과, 상기 처리 영역에 대한 상기 제2 처리 가스의 공급을 행하 는 공정을 구비하고, 상기 제2 처리 가스를 상기 여기 기구에 의해 여기하지 않도록 설정된다.
본 발명의 제2 시점은, 반도체 처리용 성막 장치이며, 피처리 기판을 수납하는 처리 영역을 갖는 처리 용기와, 상기 처리 영역 내에서 상기 피처리 기판을 지지하는 지지 부재와, 상기 처리 영역 내의 상기 피처리 기판을 가열하는 히터와, 상기 처리 영역 내를 배기하는 배기계와, 상기 처리 영역에 실란계 가스를 포함하는 제1 처리 가스를 공급하는 제1 처리 가스 공급계와, 상기 처리 영역에 질화 가스를 포함하는 제2 처리 가스를 공급하는 제2 처리 가스 공급계와, 상기 제2 처리 가스를 공급할 때에 여기하기 위한 여기 기구와, 상기 장치의 동작을 제어하는 제어부를 구비하고, 상기 제어부는 상기 처리 영역 내에서 실리콘 질화막을 피처리 기판 상에 형성하는 성막 처리를 행하는 반도체 처리용 성막 방법을 실행하고, 상기 방법은 상기 성막 처리를 주단계와 보조 단계에서 행하고, 상기 보조 단계는 상기 성막 처리의 초기 및 말기의 한쪽 또는 양쪽에 설정되고, 상기 주단계는 복수의 주사이클을 행하여 상기 주사이클마다 형성되는 박막을 적층하도록 설정되고, 상기 각 주사이클은 상기 처리 영역에 대한 상기 제1 처리 가스의 공급을 행하는 한편, 상기 처리 영역에 대한 상기 제2 처리 가스의 공급의 차단을 유지하는 제1 공급 공정과, 상기 처리 영역에 대한 상기 제2 처리 가스의 공급을 행하는 한편, 상기 처리 영역에 대한 상기 제1 처리 가스의 공급의 차단을 유지하는 제2 공급 공정과, 상기 주단계의 상기 제2 공급 공정은 상기 제2 처리 가스를 상기 여기 기구에 의해 여기한 상태로 상기 처리 영역에 공급하는 여기 기간을 갖는 것을 구비하고, 상기 보조 단계는 상기 처리 영역에 대한 상기 제1 처리 가스의 공급을 행하는 공정과, 상기 처리 영역에 대한 상기 제2 처리 가스의 공급을 행하는 공정을 구비하고, 상기 제2 처리 가스를 상기 여기 기구에 의해 여기하지 않도록 설정된다.
본 발명의 제3 시점은, 프로세서상에서 실행하기 위한 프로그램 지령을 포함하는 컴퓨터로 판독 가능한 매체이며, 실란계 가스를 포함하는 제1 처리 가스와 질화 가스를 포함하는 제2 처리 가스가 선택적으로 공급 가능한 동시에, 상기 제2 처리 가스를 공급할 때에 여기하기 위한 여기 기구에 연통하는 처리 용기 내의 처리 영역을 갖는 반도체 처리용 성막 장치에 사용되고, 상기 프로그램 지령은 프로세서에 의해 실행될 때, 상기 성막 장치에 상기 처리 영역 내에서 실리콘 질화막을 피처리 기판 상에 형성하는 성막 처리를 행하는 반도체 처리용 성막 방법을 실행시키고, 상기 방법은 상기 성막 처리를 주단계와 보조 단계에서 행하고, 상기 보조 단계는 상기 성막 처리의 초기 및 말기의 한쪽 또는 양쪽에 설정되고, 상기 주단계는 복수의 주사이클을 행하여 상기 주사이클마다 형성되는 박막을 적층하도록 설정되고, 상기 각 주사이클은 상기 처리 영역에 대한 상기 제1 처리 가스의 공급을 행하는 한편, 상기 처리 영역에 대한 상기 제2 처리 가스의 공급의 차단을 유지하는 제1 공급 공정과, 상기 처리 영역에 대한 상기 제2 처리 가스의 공급을 행하는 한편, 상기 처리 영역에 대한 상기 제1 처리 가스의 공급의 차단을 유지하는 제2 공급 공정과, 상기 주단계의 상기 제2 공급 공정은 상기 제2 처리 가스를 상기 여기 기구에 의해 여기한 상태로 상기 처리 영역에 공급하는 여기 기간을 갖는 것을 구비하고, 상기 보조 단계는 상기 처리 영역에 대한 상기 제1 처리 가스의 공급을 행하는 공정과, 상기 처리 영역에 대한 상기 제2 처리 가스의 공급을 행하는 공정을 구비하고, 상기 제2 처리 가스를 상기 여기 기구에 의해 여기하지 않도록 설정된다.
본 발명의 추가 목적 및 이점들은 다음의 상세한 설명에 개시될 것이며, 일부는 상세한 설명으로부터 명백할 것이고 또는 본 발명의 실시에 의해 학습될 수도 있다. 본 발명의 목적 및 이점들은 특별히 이후에 개시되는 수단들 및 조합들에 의해 인식되고 얻어질 수도 있다.
본 발명에 따르면, 파티클의 발생을 억제하면서 막질이 양호한 실리콘 질화막을 형성할 수 있는 반도체 처리용 성막 방법 및 장치를 제공할 수 있다.
본 발명자들은 본 발명의 개발의 과정에서, 반도체 처리에 있어서 실리콘 질화막의 성막 방법에 관한 종래 기술의 문제점에 대해 연구하였다. 그 결과, 본 발명자들은 이하에 서술하는 바와 같은 지견을 얻었다.
즉, 전술한 바와 같이, 종래의 기술로서, 소위 ALD 혹은 MLD 성막에 있어서, 질화 가스인 NH3 가스를 공급할 때에 고주파(RF)에 의해 플라즈마를 생성하여 질화 반응을 촉진시키는 기술이 존재한다. 이 경우, 플라즈마를 사용하지 않은 경우와 비교하여 성막 레이트(성막 속도)를 향상시킬 수 있다. 또한, 퇴적된 실리콘 질화막의 스트레스를 높임으로써 전자나 정공의 이동도를 개선할 수 있어, 실리콘 질화막의 막질도 대폭으로 향상시킬 수 있다.
그러나, 플라즈마를 생성하면, 이때에 형성되는 실리콘 질화막의 막 스트레스가 커지는 등의 이유에 의해, 처리 용기 내에서 발생하는 파티클이 증가한다. 이와 같은 파티클은, 특히 처리 용기 내의 벽면 중에서, 플라즈마에 가까운 부분의 벽면에서 발생한다. 파티클이 발생되기 쉬워지면, 처리 용기 내의 클리닝 빈도가 증가하여 처리량이 저하된다.
이 점에 관하여, ALD 혹은 MLD 성막에 있어서, 질화 가스의 공급 시에 플라즈마를 생성하지 않는 보조 단계를, 질화 가스의 공급 시에 플라즈마를 생성하는 주단계 전 혹은 후에 행함으로써, 파티클의 발생을 억제할 수 있는 것이 발견되었다. 즉, 이 경우, 보조 단계를 적절하게 설정함으로써, 파티클의 발생을 억제하면서 높은 성막 레이트로 막질이 양호한 실리콘 질화막을 형성할 수 있다.
이하에, 이와 같은 지견을 기초로 하여 구성된 본 발명의 실시 형태에 대해 도면을 참조하여 설명한다. 또한, 이하의 설명에 있어서, 거의 동일한 기능 및 구성을 갖는 구성 요소에 대해서는 동일한 부호를 붙여, 중복 설명은 필요할 경우에만 행한다.
도1은 본 발명의 실시 형태에 관한 성막 장치(종형 CVD 장치)를 도시하는 단면도이다. 도2는 도1에 도시한 장치의 일부를 도시하는 횡단 평면도이다. 이 성막 장치(2)는 실란계 가스인 디클로로실란(DCS) 가스를 포함하는 제1 처리 가스와, 질화 가스인 암모니아(NH3) 가스를 포함하는 제2 처리 가스를 선택적으로 공급 가능한 처리 영역을 구비한다. 성막 장치(2)는 이와 같은 처리 영역 내에서, 피처리 기판 상에 실리콘 질화막을 형성하도록 구성된다.
성막 장치(2)는 간격을 두고 적층된 복수의 반도체 웨이퍼(피처리 기판)를 수납하여 처리하는 처리 영역(5)을 내부에 규정하는, 하단부가 개방된 천장이 있는 원통체 형상의 처리 용기(4)를 갖는다. 처리 용기(4)의 전체는, 예를 들어 석영에 의해 형성된다. 처리 용기(4) 내의 천장에는 석영제의 천장판(6)이 배치되어 밀봉된다. 처리 용기(4)의 하단부 개구에는 원통체 형상으로 성형된 매니폴드(8)가 O링 등의 시일 부재(10)를 통해 연결된다. 또한, 매니폴드(8)를 별도 설치하지 않고, 전체를 원통체 형상의 석영제의 처리 용기로 구성할 수도 있다.
매니폴드(8)는, 예를 들어 스테인리스스틸로 이루어지고, 처리 용기(4)의 하단부를 지지한다. 매니폴드(8)의 하단부 개구를 통해 석영제의 웨이퍼 보트(12)가 승강되고, 이에 의해 처리 용기(4)에 대해 웨이퍼 보트(12)가 로드/언로드되는 웨이퍼 보트(12)에는 피처리 기판으로서, 다수매의 반도체 웨이퍼(W)가 다단으로 적재된다. 예를 들어, 본 실시 형태의 경우에 있어서, 웨이퍼 보트(12)의 지주(12A)에는, 예를 들어 50 내지 100매 정도의 직경이 300 ㎜인 웨이퍼(W)가 거의 등피치로 다단으로 지지 가능해진다.
웨이퍼 보트(12)는 석영제의 보온통(14)을 통해 테이블(16) 상에 적재된다. 테이블(16)은 매니폴드(8)의 하단부 개구를 개폐하는, 예를 들어 스테인리스스틸제의 덮개(18)를 관통하는 회전축(20) 상에 지지된다.
회전축(20)의 관통부에는, 예를 들어 자성 유체 시일(22)이 개재 설치되어, 회전축(20)을 기밀하게 시일하면서 회전 가능하게 지지한다. 덮개(18)의 주변부와 매니폴드(8)의 하단부에는, 예를 들어 O링 등으로 이루어지는 시일 부재(24)가 개재 설치되어, 용기 내의 시일성을 유지한다.
회전축(20)은, 예를 들어 보트 엘리베이터 등의 승강 기구(25)에 지지된 아암(26)의 선단부에 설치된다. 승강 기구(25)에 의해, 웨이퍼 보트(12) 및 덮개(18) 등이 일체적으로 승강된다. 또한, 테이블(16)을 덮개(18)측으로 고정하여 설치하고, 웨이퍼 보트(12)를 회전시키지 않고 웨이퍼(W)의 처리를 행하도록 해도 좋다.
매니폴드(8)의 측부에는 처리 용기(4) 내의 처리 영역(5)에 소정의 처리 가스를 공급하기 위한 가스 공급부가 접속된다. 가스 공급부는 제2 처리 가스 공급계(28), 제1 처리 가스 공급계(30) 및 퍼지 가스 공급계(36)를 포함한다. 제1 처리 가스 공급계(30)는 실란계 가스로서 DCS(디클로로실란) 가스를 포함하는 제1 처리 가스를 공급한다. 제2 처리 가스 공급계(28)는 질화 가스로서 암모니아(NH3) 가스를 포함하는 제2 처리 가스를 공급한다. 퍼지 가스 공급계(36)는 퍼지 가스로서 불활성 가스, 예를 들어 N2 가스를 공급한다. 제1 및 제2 처리 가스에는 필요에 따라서 적당한 양의 캐리어 가스가 혼합되지만, 이하에서는 설명을 쉽게 하기 위해, 캐리어 가스에 대해서는 언급하지 않는다.
구체적으로는, 제2 및 제1 처리 가스 공급계(28, 30)는 매니폴드(8)의 측벽을 내측으로 관통하여 상방향으로 굴곡되어 연장되는 석영관으로 이루어지는 가스 분산 노즐(38, 40)을 각각 갖는다(도1 참조). 각 가스 분산 노즐(38, 40)에는 그 길이 방향(상하 방향)을 따라서, 또한 웨이퍼 보트(12) 상의 웨이퍼(W)의 전체에 걸치도록 복수의 가스 분사 구멍(38A, 40A)이 소정의 간격을 이격하여 형성된다. 가스 분사 구멍(38A, 40A)은 웨이퍼 보트(12) 상의 복수의 웨이퍼(W)에 대해 평행한 가스 흐름을 형성하도록 수평 방향으로 대략 균일하게, 대응하는 처리 가스를 각각 공급한다. 한편, 퍼지 가스 공급계(36)는 매니폴드(8)의 측벽을 관통하여 설치한 짧은 가스 노즐(46)을 갖는다.
노즐(38, 40, 46)은 가스 공급 라인(가스 통로)(48, 50, 56)을 통해, NH3 가스, DCS 가스 및 N2 가스의 가스원(28S, 30S, 36S)에 각각 접속된다. 가스 공급 라인(48, 50, 56) 상에는 개폐 밸브(48A, 50A, 56A)와 매스 플로우 컨트롤러와 같은 유량 제어기(48B, 50B, 56B)가 배치된다. 이에 의해, NH3 가스, DCS 가스 및 N2 가스가 각각 유량 제어하면서 공급 가능해진다.
처리 용기(4)의 측벽의 일부에는 그 높이 방향을 따라서 가스 여기부(66)가 배치된다. 가스 여기부(66)에 대향하는 처리 용기(4)의 반대측에는 이 내부 분위기를 진공 배기하기 위해, 처리 용기(4)의 측벽을, 예를 들어 상하 방향으로 깎아냄으로써 형성한 가늘고 긴 배기구(68)가 배치된다.
구체적으로는, 가스 여기부(66)는 처리 용기(4)의 측벽을 상하 방향을 따라서 소정의 폭으로 깎아냄으로써 형성한 상하로 가늘고 긴 개구(70)를 갖는다. 개구(70)는 처리 용기(4)의 외벽에 기밀하게 용접 접합된 석영제의 커버(플라즈마 생성 박스)(72)에 의해 덮인다. 커버(72)는 처리 용기(4)의 외측으로 돌출되도록 단 면 오목부 형상을 이루고, 또한 상하로 가늘고 긴 형상을 갖는다.
이 구성에 의해, 처리 용기(4)의 측벽으로부터 돌출되고 또한 일측이 처리 용기(4) 내로 개방되는 가스 여기부(66)가 형성된다. 즉, 가스, 여기부(66)의 내부 공간은 처리 용기(4) 내의 처리 영역(5)에 연통한다. 개구(70)는 웨이퍼 보트(12)에 유지되는 모든 웨이퍼(W)를 높이 방향에 있어서 커버할 수 있도록 상하 방향으로 충분히 길게 형성된다.
커버(72)의 양 측벽의 외측면에는 그 길이 방향(상하 방향)을 따라서 서로 대향하도록 하여 가늘고 긴 한 쌍의 전극(74)이 배치된다. 전극(74)에는 플라즈마 발생용 고주파 전원(76)이 급전 라인(78)을 통해 접속된다. 전극(74)에, 예를 들어 13.56 ㎒의 고주파 전압을 인가함으로써, 한 쌍의 전극(74) 사이에 플라즈마를 여기하기 위한 고주파 전계가 형성된다. 또한, 고주파 전압의 주파수는 13.56 ㎒로 한정되지 않고, 다른 주파수, 예를 들어 400 ㎑ 등을 사용해도 좋다.
제2 처리 가스의 가스 분산 노즐(38)은 웨이퍼 보트(12) 상의 최하 레벨의 웨이퍼(W)보다도 아래의 위치에서 처리 용기(4)의 반경 방향 외측으로 굴곡된다. 그 후, 가스 분산 노즐(38)은 가스 여기부(66) 내의 가장 안측[처리 용기(4)의 중심으로부터 가장 이격된 부분]의 위치에서 수직으로 기립한다. 가스 분산 노즐(38)은, 도2에도 도시한 바와 같이 한 쌍의 대향하는 전극(74)에 끼워진 영역(고주파 전계가 가장 강한 위치), 즉 주된 플라즈마가 실제로 발생하는 플라즈마 발생 영역(PS)보다도 외측으로 이격된 위치에 설치된다. 가스 분산 노즐(38)의 가스 분 사 구멍(38A)으로부터 분사된 NH3 가스를 포함하는 제2 처리 가스는 플라즈마 발생 영역(PS)을 향해 분사되고, 여기서 선택적으로 여기(분해 혹은 활성화)되어, 그 상태로 웨이퍼 보트(12) 상의 웨이퍼(W)에 공급된다.
커버(72)의 외측에는 이것을 덮도록 하여, 예를 들어 석영으로 이루어지는 절연 보호 커버(80)가 설치된다. 절연 보호 커버(80)의 내측이며 전극(74)과 대향하는 부분에는 냉매 통로로 이루어지는 냉각 기구(도시하지 않음)가 배치된다. 냉매 통로에 냉매로서, 예를 들어 냉각된 질소 가스를 흐르게 함으로써 전극(74)이 냉각된다. 또한, 절연 보호 커버(80)의 외측에는 이것을 덮어 고주파의 누설을 방지하기 위해 실드(도시하지 않음)가 배치된다.
가스 여기부(66)의 개구(70)의 외측 근방, 즉 개구(70)의 외측[처리 용기(4) 내]의 일측에 제1 처리 가스의 가스 분산 노즐(40)이 수직으로 기립되어 배치된다. 가스 분산 노즐(40)에 형성된 가스 분사 구멍(40A)으로부터 처리 용기(4)의 중심 방향을 향해 DCS 가스를 포함하는 제1 처리 가스가 분사된다.
한편, 가스 여기부(66)에 대향시켜 형성한 배기구(68)에는 이것을 덮도록 하여 석영으로 이루어지는 단면 역ㄷ자 형상으로 성형된 배기구 커버 부재(82)가 용접에 의해 설치된다. 배기 커버 부재(82)는 처리 용기(4)의 측벽을 따라서 상방으로 연장되어, 처리 용기(4)의 상방에 가스 출구(84)가 형성된다. 가스 출구(84)에는 진공 펌프 등을 배치한 진공 배기계(GE)가 접속된다.
처리 용기(4)를 포위하도록 처리 용기(4) 내의 분위기 및 웨이퍼(W)를 가열 하는 히터(86)가 배치된다. 처리 용기(4) 내의 배기구(68)의 근방에는 히터(86)를 제어하기 위한 열전대(도시하지 않음)가 배치된다.
또한 성막 장치(2)는 장치 전체의 동작을 제어하는 컴퓨터 등으로 이루어지는 주제어부(60)를 구비한다. 주제어부(60)는 이것에 부수되는 기억부(62)에 미리 기억된 처리 레시피에 따라서, 예를 들어 형성되는 막의 막 두께나 조성 등의 조건에 따라서 후술하는 성막 처리를 행한다. 이 기억부(62)에는 또한, 처리 가스 유량과 막의 막 두께나 조성과의 관계가 미리 제어 데이터로서 기억된다. 따라서, 주제어부(60)는 이들 기억된 처리 레시피나 제어 데이터를 기초로 하여 승강 기구(25), 가스 공급계(28, 30, 36), 배기계(GE), 가스 여기부(66), 히터(86) 등을 제어할 수 있다. 또한, 기억 매체는, 예를 들어 자기 디스크{플렉시블 디스크, 하드 디스크[일례는 기억부(62)에 포함되는 하드 디스크] 등}, 광디스크(CD, DVD 등), 마그네트 옵티컬 디스크(MO 등), 반도체 메모리 등이다.
다음에, 도1에 도시하는 장치를 사용하여 행해지는 성막 방법(소위, ALD 혹은 MLD 성막)에 대해 설명한다. 이 성막 방법에서는, ALD 혹은 MLD에 의해 반도체 웨이퍼(W) 상에 실리콘 질화막을 형성한다. 이로 인해, 웨이퍼(W)를 수납한 처리 영역(5) 내에 실란계 가스인 디클로로실란(DCS) 가스를 포함하는 제1 처리 가스와, 질화 가스인 암모니아(NH3) 가스를 포함하는 제2 처리 가스를 선택적으로 공급한다. 구체적으로는, 이하의 조작에 의해 성막 처리를 진행시킨다.
<성막 처리>
우선, 다수매, 예를 들어 50 내지 100매의 300 ㎜ 사이즈의 웨이퍼(W)를 유지한 상온의 웨이퍼 보트(12)를, 소정의 온도로 설정된 처리 용기(4) 내에 로드하여 처리 용기(4)를 밀폐한다. 다음에, 처리 용기(4) 내를 진공화하여 소정의 처리 압력으로 유지하는 동시에, 웨이퍼 온도를 상승시켜 성막용 처리 온도로 안정될 때까지 대기한다. 다음에, 웨이퍼 보트(12)를 회전시키면서, 제1 및 제2 처리 가스를 각각 유량 제어하면서 가스 분산 노즐(40, 38)로부터 간헐적으로 공급한다.
DCS 가스를 포함하는 제1 처리 가스는 가스 분산 노즐(40)의 가스 분사 구멍(40A)으로부터 웨이퍼 보트(12) 상의 복수의 웨이퍼(W)에 대해 평행한 가스 흐름을 형성하도록 공급된다. 이 사이에, DCS 가스는 처리 영역(5)의 가열 온도에 의해 활성화되어 DCS 가스의 분자 혹은, 그들의 분해에 의해 발생한 분해 생성물의 분자 혹은 원자가 웨이퍼 상에 흡착된다.
한편, NH3 가스를 포함하는 제2 처리 가스는 가스 분산 노즐(38)의 가스 분사 구멍(38A)으로부터, 웨이퍼 보트(12) 상의 복수의 웨이퍼(W)에 대해 평행한 가스 흐름을 형성하도록 공급된다. 제2 처리 가스가 공급될 때, 후술하는 바와 같이 가스 여기부(66)는 성막 처리의 주단계 및 보조 단계에 따라서 온 상태 혹은 오프 상태로 설정된다.
가스 여기부(66)가 온 상태로 설정되는 경우, 제2 처리 가스는 한 쌍의 전극(74) 사이의 플라즈마 발생 영역(PS)을 통과할 때에 여기되어 일부가 플라즈마화된다. 이때, 예를 들어, N*, NH*, NH2 *, NH3 * 등의 라디칼(활성종)이 생성된다(기호 「*」는 라디칼인 것을 나타냄). 가스 여기부(66)가 오프 상태로 설정되는 경우, 제2 처리 가스인 NH3는 주로 가스 분자 그대로 가스 여기부(66)를 통과한다. 이들 라디칼 혹은 가스 분자는 가스 여기부(66)의 개구(70)로부터 처리 용기(4)의 중심을 향해 유출되어, 웨이퍼(W) 상호간에 층류 상태로 공급된다.
플라즈마에 의해 여기된 NH3 가스에 유래하는 라디칼, 혹은 처리 영역(5)의 가열 온도에 의해 활성화된 NH3 가스 분자 혹은 그것들의 분해에 의해 발생한 분해 생성물의 분자 혹은 원자는 웨이퍼(W)의 표면에 부착되어 있는 DCS 가스의 분자 등과 반응하고, 이에 의해 웨이퍼(W) 상에 박막이 형성된다. 또한, 이것과는 반대로, 웨이퍼(W)의 표면에 NH3 가스에 유래하는 라디칼, 분해 생성물의 분자 혹은 원자가 부착되어 있는 장소에 DCS 가스가 흘러들어 온 경우에도, 동일한 반응이 발생하여 웨이퍼(W) 상에 실리콘 질화막이 형성된다. 또한, 가스 여기부(66)가 온 상태로 설정되면, 반응이 촉진된 상태로 성막이 이루어지고, 가스 여기부(66)가 오프 상태로 설정되면, 반응 속도가 느린 상태로 성막이 이루어진다.
도3a는 본 발명의 실시 형태에 관한 성막 방법에 있어서의 가스 공급 및 RF(고주파) 인가의 형태를 도시하는 타이밍 차트이다. 또한, 도3a는 1 뱃치의 웨이퍼에 대한 성막 처리의 전체 기간의 상태를 도시한다. 도3a에 도시한 바와 같이, 본 실시 형태에 관한 성막 방법에서는, 성막 처리는 초기의 소정의 기간(보조 단계)(L1)과 그 이후의 기간(주단계)으로 구성된다. 주단계는 NH3 가스를 포함하는 제2 처리 가스를 가스 여기부(66)에 의해 여기하는 사이클로 이루어진다. 보조 단계는 제2 처리 가스를 가스 여기부(66)에 의해 여기하지 않는 사이클로 이루어진다. 주단계 및 보조 단계의 각 사이클은 제1 내지 제4 공정(T1 내지 T4)으로 이루어진다. 즉, 제1 내지 제4 공정(T1 내지 T4)으로 이루어지는 사이클을 다수회 반복하여, 사이클마다 형성되는 실리콘 질화물의 박막을 적층함으로써, 최종적인 두께의 실리콘 질화막을 얻을 수 있다.
구체적으로는, 제1 공정(T1)에서는 처리 영역(5)에 대한 제1 처리 가스(도3a에서는 DCS로 표시)의 공급을 행하는 한편, 처리 영역(5)에 대한 제2 처리 가스(도3a에서는 NH3로 표시)의 공급의 차단을 유지한다. 제2 공정(T2)에서는 처리 영역(5)에 대한 제1 및 제2 처리 가스의 공급의 차단을 유지한다. 제3 공정(T3)에서는 처리 영역(5)에 대한 제2 처리 가스의 공급을 행하는 한편, 처리 영역(5)에 대한 제1 처리 가스의 공급의 차단을 유지한다. 제4 공정(T4)에서는 처리 영역(5)에 대한 제1 및 제2 처리 가스의 공급의 차단을 유지한다.
제2 및 제4 공정(T2, T4)은 처리 용기(4) 내에 잔류하는 가스를 배제하는 퍼지 공정으로서 사용된다. 여기서 퍼지라 함은, N2 가스 등의 불활성을 흐르게 하면서 처리 용기(4) 내를 진공 배기하는 것, 혹은 모든 가스의 공급의 차단을 유지하여 처리 용기(4) 내를 진공 배기함으로써, 처리 용기(4) 내의 잔류 가스를 제거하는 것을 의미한다. 또한, 제2 및 제4 공정(T2, T4)의 전반은 진공 배기만을 행하고, 후반은 진공 배기와 불활성 공급을 더불어 행해도 좋다. 또한, 제1 및 제3 공 정(T1, T3)에 있어서, 제1 및 제2 처리 가스를 공급할 때에는 처리 용기(4) 내의 진공 배기를 정지할 수 있다. 그러나, 제1 및 제2 처리 가스의 공급을, 처리 용기(4) 내를 진공 배기하면서 행하는 경우에는, 제1 내지 제4 공정(T1 내지 T4)의 전체에 걸쳐서, 처리 용기(4) 내의 진공 배기를 계속시킬 수 있다.
주단계의 제3 공정(T3)에서는 RF 전원(76)을 온 상태로 설정하여 가스 여기부(66)에서 제2 처리 가스를 플라즈마화함으로써, 제2 처리 가스를 여기한 상태로 처리 영역(5)에 공급한다. 보조 단계의 제3 공정(T3)에서는 RF 전원(76)을 오프 상태로 설정하여 가스 여기부(66)에서 제2 처리 가스를 플라즈마화하는 일 없이 처리 영역(5)에 공급한다. 그러나, 처리 영역(5)에 대한 히터(86)에 의한 설정 가열 온도는 주단계 및 보조 단계에서 동일하고, 단계에 따라서 변경되는 경우는 실질적으로 없다.
도3a에 있어서, 제1 공정(T1)은 약 2 내지 10초, 제2 공정(T2)은 약 5 내지 15초, 제3 공정(T3)은 약 10 내지 20초, 제4 공정(T4)은 약 5 내지 15초로 설정된다. 또한, 주단계 및 보조 단계의 평균값으로서, 제1 내지 제4 공정(T1 내지 T4)의 1 사이클에 의해 형성되는 막 두께는 0.10 내지 0.13 ㎚ 정도이다. 따라서, 목표 막 두께가, 예를 들어 50 ㎚이면, 이 사이클을 450 내지 500 정도 반복하게 된다. 단, 이들의 시간이나 두께는 단순히 일례를 나타낸 것에 지나지 않고, 이 수치로 한정되지 않는다.
또한, 주단계의 제3 공정(T3)은 NH3 가스의 공급 기간에 있어서의 RF 전원의 온 상태를 변형할 수 있다. 예를 들어, 어떤 변형예의 제3 공정(T3)에서는 도중에 RF 전원(76)을 온으로 함으로써, 서브 공정(T3b)의 사이만 제2 처리 가스를 여기한 상태로 처리 영역(5)에 공급한다. 즉, 이 경우, 소정의 시간(Δt)이 경과한 후에 RF 전원(76)을 온으로 하여 가스 여기부(66)에서 제2 처리 가스를 플라즈마화 함으로써, 서브 공정(T3b)의 사이만 제2 처리 가스를 여기한 상태로 처리 영역(5)에 공급한다. 이 소정의 시간(Δt)이라 함은, NH3 가스의 유량이 안정될 때까지의 시간으로, 예를 들어 5초 정도이다. 이와 같이 제2 처리 가스의 유량이 안정화된 후에 RF 전원을 온으로 하여 플라즈마를 생성함으로써, 웨이퍼(W)의 면간 방향(높이 방향)에 있어서의 활성종의 농도 균일성을 향상시킬 수 있다.
상기 성막 처리의 처리 조건은 다음과 같다. DCS 가스의 유량은 50 내지 2000 sccm의 범위 내, 예를 들어 1000 sccm(1 slm)이다. NH3 가스의 유량은 500 내지 5000 sccm의 범위 내, 예를 들어 1000 sccm이다. 처리 온도는 통상의 CVD 처리보다도 낮은 온도이고, 구체적으로는 200 내지 700 ℃의 범위 내, 바람직하게는 300 내지 700 ℃, 더욱 바람직하게는 450 내지 630 ℃의 범위 내이다. 처리 온도가 200 ℃보다도 낮으면, 반응이 발생하지 않아 거의 막이 퇴적되지 않는다. 처리 온도가 700 ℃보다도 높으면, 막질이 떨어지는 CVD에 의한 퇴적막이 형성되는 동시에, 이미 형성되어 있는 금속막 등에 열적 데미지가 부여되어 버린다. 또한, 주단계 및 보조 단계에 있어서, 플라즈마의 유무에 의해 처리 영역(5)의 온도는 어느 정도 변화될 가능성은 있으나, 처리 영역(5)에 대한 히터(86)에 의한 설정 가열 온 도는 주단계 및 보조 단계에서 실질적으로 동일하다.
처리 압력은 13 ㎩(0.1 Torr) 내지 13300 ㎩(100 Torr)의 범위 내, 바람직하게는 40 ㎩(0.3 Torr) 내지 266 ㎩(2 Torr)의 범위 내, 더욱 바람직하게는 93 ㎩(0.7 Torr) 내지 107 ㎩(0.8 Torr)의 범위 내이다. 예를 들어, 처리 압력은 제1 공정(DCS 공급 공정)(T1)에서는 1 Torr, 제3 공정(NH3 공급 공정)(T3)에서는 0.3 Torr이다. 처리 압력이 13 ㎩보다도 작은 경우에는, 성막 루트가 실용 레벨 이하로 된다. 처리 압력이 13300 ㎩ 이하에서는, 웨이퍼(W)에 대한 반응은 흡착 반응이 주류이므로, 막질이 양호한 박막을 높은 성막 속도로 안정적으로 퇴적시켜, 양호한 결과를 얻을 수 있다. 그러나, 처리 압력이 13300 ㎩보다도 커지면, 반응 형태가 흡착 반응으로부터 기상 반응으로 이행하여 기상 반응이 주류가 된다. 그 결과, 막의 면간 및 면내 균일성이 저하될 뿐만 아니라, 기상 반응에 기인하는 파티클이 급격하게 증대되므로 바람직하지 않다.
상술한 성막 방법에 따르면, 성막 처리의 초기의 보조 단계(L1)에 있어서, NH3 가스의 공급 시에 플라즈마를 일으키지 않으므로, 플라즈마리스의 열분해에 의한 SiN막이 형성된다. 그리고, 이후의 주단계에 있어서 플라즈마를 사용한 SiN막이 형성된다. 또한, 도3a에서는, 보조 단계의 구성 사이클수는 3 사이클이지만, 이 사이클수는 1 이상이면 특별히 제한은 없고, 실제로는 사이클수는 더욱 많아진다.
처리 용기(4)의 내벽의 표면, 특히 가스 여기부(66)의 커버(72)의 표면에는 성막 처리에 의해 SiN을 주성분으로 하는 부생성물막이 퇴적된다. 이 부생성물막 중, 성막 처리의 주단계에 있어서 플라즈마를 사용하여 형성된 부생성물막은, 상술한 바와 같이 파티클이 발생되기 쉬운 부분이다. 그러나, 다음 뱃치의 웨이퍼에 대한 성막 처리의 초기의 보조 단계(L1)에서, 이 파티클이 발생되기 쉬운 부생성물막은 새롭게 플라즈마리스로 형성된 부생성물막에 의해 피복된다. 이로 인해, 플라즈마를 사용하여 형성된 부생성물막으로부터의 파티클의 발생을 억제할 수 있다. 바꾸어 말하면, 플라즈마를 사용하여 형성된 SiN 부생성물막은 스트레스가 높은 박막으로서 형성되므로 박리가 발생되기 쉽다. 그러나, 이 막을 상기 플라즈마리스의 열분해에 의해 형성된 SiN 부생성물막(막 스트레스가 작기 때문에 박리가 어려움)으로 덮음으로써, 파티클의 발생을 대폭으로 억제하는 것이 가능해진다. 또한, 이 방법은 웨이퍼로의 성막 처리 시뿐만 아니라, 처리 용기의 내면에 박막을 형성하는 프리코트 시에도 이용 가능하다.
도4는 가스 여기부(66) 내에 부착된 부생성물막을 모식적으로 도시하는 단면도이다. 도4에 있어서, 가스 여기부(66)의 커버(72)의 내면에는 1 뱃치의 웨이퍼에 대한 성막 처리를 행할 때마다 열분해에 의해 형성된 SiN막[즉, 열SiN 부생성물막(100)]과 플라즈마를 사용하여 형성된 SiN막[즉, 플라즈마 SiN 부생성물막(102)]이 각각 1층씩 형성되어 교대로 적층된다. 도4의 (a)는 3 뱃치째의 성막 처리가 완료된 상태를 도시한다. 또한, 실제로는, 처리 용기(4)의 클리닝 처리 후에, 웨이퍼를 수용하고 있지 않은 상태로 성막 가스를 흐르게 하여 박막을 형성하는 프리코트 처리를 행하고 있으나, 여기서는 프리코트막의 기재는 생략하고 있다.
이와 같은 상태로 4 뱃치째의 성막 처리를 상술한 바와 같이 행하면, 도4의 (b)에 도시한 바와 같이 처음에는 플라즈마리스의 열분해에 의한 열SiN 부생성물막(100A)이 형성된다. 다음에, 이 위에 플라즈마를 사용한 플라즈마 SiN 부생성물막(102A)이 형성된다.
즉, 막 스트레스가 커져 박리에 의한 파티클이 발생되기 쉬운 상태로 되어 있는 하측의 플라즈마 SiN 부생성물막(102)이 막 스트레스가 작은 열SiN 부생성물막(100A)에 의해 코팅된다. 이에 의해, 플라즈마 SiN 부생성물막(102)으로부터의 파티클의 발생을 대폭으로 억제할 수 있다.
보조 단계(L1)에서 웨이퍼(W) 상에 형성되는 SiN 박막의 두께는 0.1 ㎚ 이상이 되도록 설정한다. 이에 의해, 열SiN 부생성물막(100)의 두께도 0.1 ㎚ 이상으로 할 수 있다. 이 막 두께가 0.1 ㎚보다도 작아지면, 하측의 플라즈마 SiN 부생성물막(102)의 전체를 확실하게 코팅할 수 없어, 파티클의 억제 효과가 약해진다.
또한, 보조 단계(L1)에서 웨이퍼(W) 상에 형성되는 SiN 박막의 두께는 성막 처리로 형성되는 SiN 제품막의 전체 막 두께, 즉 열SiN막과 플라즈마 SiN막의 합계 막 두께의 20 ％ 이하가 되도록 설정한다. 이에 의해, 열SiN 부생성물막(100)의 두께도 열SiN 부생성물막(100)과 플라즈마 SiN 부생성물막(102)의 합계 막 두께의 20 ％ 이하로 할 수 있다. 이 막 두께가 전체 막 두께의 20 ％보다도 커지면, 웨이퍼(W) 상에 형성되는 SiN 제품막의 막질로부터 플라즈마 SiN막의 특성이 약해져 열SiN막의 특성에 의한 악영향을 받는다.
이와 같은 성막 방법에 의해, 파티클의 발생을 억제할 수 있는 메커니즘은 부생성물막 중의 스트레스의 정도에 의존한다. 실제로 막의 스트레스를 측정한바, 플라즈마를 사용하지 않은 열SiN부, 생성물막(100)은 0.3 ㎬ 정도였던 것에 비해, 플라즈마를 사용한 플라즈마 SiN 부생성물막(102)은 0.6 ㎬ 이상이었다.
상술한 성막 방법에 따르면, 파티클의 발생을 최대한 억제할 수 있는 동시에, 형성된 실리콘 질화막 전체에서는 모든 NH3 가스 공급 시에 플라즈마를 사용하여 성막했을 때의 실리콘 질화막과 동등한 막질을 얻을 수 있다. 즉, 형성되는 실리콘 질화막의 유전율을 매우 낮게 할 수 있고, 또한 그 드라이 에칭 시의 에칭 내성을 대폭으로 향상시킬 수 있다.
또한, 파티클의 발생을 억제할 수 있으므로, 그만큼 클리닝 빈도를 적게 하여 처리량을 향상시킬 수 있다. 즉, 일반적으로는 1회 45분 정도나 소요되는 드라이 클리닝 처리의 빈도를 대폭으로 감소시킬 수 있다.
<실험>
상기 실시 형태에 의한 파티클 억제 효과를 평가하기 위해, SiN막의 성막 처리를 행하였다. 여기서, 도1에 도시하는 성막 장치(2)를 사용하여 누적 막 두께로 500 ㎚인 SiN막의 성막 처리(모두 플라즈마를 사용한 ALD법에 의한 성막 처리)를 행하였다. 그 후, 상기 실시 형태에 의한 성막 처리를 행하여 반도체 웨이퍼에 대하여 50 ㎚의 SiN막을 퇴적시켰다.
상기 실시 형태의 성막 처리를 사용하여 2회의 실험을 행하였다. 1회째는 초기의 열SiN막을 3.5 ㎚의 두께로 형성하고(RF의 인가는 60 사이클에 상당), 나머 지의 46.5 ㎚의 두께를 플라즈마 ALD-SiN막으로 형성하였다. 2회째는 초기의 열SiN막을 5 ㎚의 두께로 형성하고(RF의 인가는 70 사이클에 상당), 나머지의 40 ㎚의 두께를 플라즈마 ALD-SiN막으로 형성하였다.
이 결과, 상기 2개의 실험에서는 모두 파티클을 대폭으로 억제할 수 있는 것을 확인할 수 있었다. 또한, 반도체 웨이퍼의 표면에 퇴적된 SiN막의 막질 특성도 높게 유지할 수 있는 것을 확인할 수 있었다.
<변형예>
상기 실시 형태에서는, RF 전력의 인가에 관하여, 도3a에 도시한 바와 같이 성막 처리의 초기의 보조 단계(L1) 시에만, 질화 가스의 공급 공정에서 플라즈마를 일으키지 않는다. 도3b, 도3c는 변형예에 관한 성막 방법에 있어서의, RF(고주파) 인가의 형태를 도시하는 타이밍 차트이다.
도3b의 변형예에서는 성막 처리의 말기의 소정의 기간(보조 단계)(L2)에 있어서, 질화 가스의 공급 공정에서 플라즈마를 일으키지 않는다. 또한, 이 기간(L2)은 전회의 기간(L1)과 동일한 길이이다. 이 경우, 성막 처리의 말기에 형성된 열SiN 부생성물막(100)에 의해 플라즈마 SiN 부생성물막(102)이 코팅된다. 따라서, 이 경우에도 앞서 설명한 실시 형태와 동일한 작용 효과를 발휘할 수 있다.
도3c의 변형예에서는 성막 처리의 초기의 소정의 기간(보조 단계)(L1)과 말기의 소정의 기간(보조 단계)(L2)의 양쪽에 있어서, 질화 가스의 공급 공정에서 플라즈마를 일으키지 않는다. 이 경우에도 앞서 설명한 실시 형태와 동일한 작용 효과를 발휘할 수 있다.
상기 실시 형태 및 변형예에서는, 성막 처리의 초기나 말기의 보조 단계는 실란계 가스와 질화 가스를 교대로 공급하도록 구성된다. 도3d는 다른 변형예에 관한 성막 방법에 있어서의 가스 공급 및 RF(고주파) 인가의 형태를 나타내는 타이밍 차트이다. 도3d의 변형예에서는, 보조 단계(L1)에 있어서, 실란계 가스와 질화 가스를 동시에 공급하여 통상의 열CVD(플라즈마리스)에 의한 성막을 행하도록 구성된다. 보조 단계 이외의 주단계의 성막 처리는 앞서 설명한 것과 같이 행해진다. 이 경우에도, 도3a를 참조하여 설명한 성막 방법과 동일한 효과를 발휘할 수 있다.
상기 실시 형태에서는 제1 처리 가스 중의 실란계 가스로서 DCS 가스가 예시된다. 이 점에 관하여, 실란계 가스로서는, 디클로로실란(DCS), 헥사클로로디실란(HCD), 모노실란[SiH4], 디실란[Si2H6], 헥사메틸디실라잔(HMDS), 테트라클로로실란(TCS), 디시릴아민(DSA), 트리시릴아민(TSA), 비스터셔리부틸아미노실란(BTBAS), 트리메틸실란(TMS), 디메틸실란(DMS), 모노메틸아민(MMA), 트리디메틸아민실란(3DMAS)으로 이루어지는 군으로부터 선택되는 1 이상의 가스를 사용할 수 있다.
상기 실시 형태에서는 제2 처리 가스 중의 질화 가스로서 NH3 가스가 예시된다. 이 점에 관하여, 질화 가스로서는, 암모니아[NH3], 질소[N2], 일산화이질소[N2O], 일산화질소[NO]로 이루어지는 군으로부터 선택되는 1 이상의 가스를 사용할 수 있다.
상기 실시 형태에 의해 형성되는 실리콘 질화막에는 붕소(B) 및/또는 카본(C) 등의 성분을 추가할 수 있다. 이 경우, 성막 처리의 각 사이클은 도핑 가스 및/또는 탄화 수소 가스를 공급하는 하나 이상의 공정을 더 구비한다. 붕소를 도핑하기 위한 붕소 함유 가스로서는, BCl3, B2H6, BF3, B(CH3)3로 이루어지는 군으로부터 선택되는 1 이상의 가스를 포함할 수 있다. 카본을 추가하기 위한 탄화수소 가스로서는, 아세틸렌, 에틸렌, 메탄, 에탄, 프로판, 부탄으로 이루어지는 군으로부터 선택되는 1 이상의 가스를 사용할 수 있다.
피처리 기판으로서는, 반도체 웨이퍼로 한정되지 않고, LCD 기판, 글래스 기판 등의 다른 기판이라도 좋다.
본 발명은 그 사상과 본질적 특징에서 벗어나지 않고 다른 특정 형태로 구체화될 수 있다. 그러므로, 본 실시예는 모든 면에 있어서 한정이 아닌 설명으로 고려되어야 하고, 본 발명의 범위는 전술한 발명의 상세한 설명에 의해서가 아니라 첨부된 청구범위에 의해 지정되어야 하며, 따라서 이 청구범위와 균등한 의미 및 범위 내에서 이루어지는 모든 변경이 본 명세서 내에 포함되도록 의도된다.
본 명세서에 합체되고 일부로 구성되는 첨부 도면들은 본 발명의 실시예들을 나타내고 있고, 상기한 일반적인 설명과 함께 하기되는 실시예들의 상세한 설명은 본 발명의 원리들을 설명하는 것으로 제공된다.
도1은 본 발명의 실시 형태에 관한 성막 장치(종형 CVD 장치)를 도시하는 단면도.
도2는 도1에 도시한 장치의 일부를 도시하는 횡단 평면도.
도3a는 본 발명의 실시 형태에 관한 성막 방법에 있어서의 가스 공급 및 RF(고주파) 인가의 형태를 도시하는 타이밍 차트.
도3b, 도3c는 변형예에 관한 성막 방법에 있어서의 RF(고주파) 인가의 형태를 도시하는 타이밍 차트.
도3d는 다른 변형예에 관한 성막 방법에 있어서의 가스 공급 및 RF(고주파) 인가의 형태를 도시하는 타이밍 차트.
도4는 가스 여기부 내에 부착된 부생성물막을 모식적으로 도시하는 단면도.
<도면의 주요 부분에 대한 부호의 설명>
2 : 성막 장치
4 : 처리 용기
6 : 천장판
10, 24 : 시일 부재
12 : 웨이퍼 보트
18 : 덮개
20 : 회전축
22 : 유체 시일
25 : 승강 기구
26 : 아암
28 : 제2 처리 가스 공급계
30 : 제1 처리 가스 공급계
38, 40 : 분산 노즐
W : 웨이퍼

Claims (20)

  1. 실란계 가스를 포함하는 제1 처리 가스와 질화 가스를 포함하는 제2 처리 가스가 선택적으로 공급 가능한 동시에, 상기 제2 처리 가스를 공급할 때에 여기하기 위한 여기 기구에 연통하는 처리 용기의 처리 영역 내에서 실리콘 질화막을 피처리 기판 상에 형성하는 성막 처리를 행하는 반도체 처리용 성막 방법이며,
    상기 방법은 상기 성막 처리를 주단계와 보조 단계에서 행하고, 상기 보조 단계는 상기 성막 처리의 초기 및 말기의 한쪽 또는 양쪽에 설정되고,
    상기 주단계는 복수의 주사이클을 행하여 상기 주사이클마다 형성되는 박막을 적층하도록 설정되고, 상기 각 주사이클은,
    상기 처리 영역에 대한 상기 제1 처리 가스의 공급을 행하는 한편, 상기 처리 영역에 대한 상기 제2 처리 가스의 공급의 차단을 유지하는 제1 공급 공정과,
    상기 처리 영역에 대한 상기 제2 처리 가스의 공급을 행하는 한편, 상기 처리 영역에 대한 상기 제1 처리 가스의 공급의 차단을 유지하는 제2 공급 공정과, 상기 주단계의 상기 제2 공급 공정은 상기 제2 처리 가스를 상기 여기 기구에 의해 여기한 상태로 상기 처리 영역에 공급하는 여기 기간을 갖는 것을 구비하고,
    상기 보조 단계는 상기 처리 영역에 대한 상기 제1 처리 가스의 공급을 행하는 공정과, 상기 처리 영역에 대한 상기 제2 처리 가스의 공급을 행하는 공정을 구비하고, 상기 제2 처리 가스를 상기 여기 기구에 의해 여기하지 않도록 설정되고,
    상기 보조 단계는 보조 사이클을 행하도록 설정되고, 상기 보조 사이클은,
    상기 처리 영역에 대한 상기 제1 처리 가스의 공급을 행하는 한편, 상기 처리 영역에 대한 상기 제2 처리 가스의 공급의 차단을 유지하는 제1 공급 공정과,
    상기 처리 영역에 대한 상기 제2 처리 가스의 공급을 행하는 한편, 상기 처리 영역에 대한 상기 제1 처리 가스의 공급의 차단을 유지하는 제2 공급 공정과, 상기 보조 단계의 상기 제2 공급 공정은 상기 제2 처리 가스를 상기 여기 기구에 의해 여기하는 기간을 갖지 않는 것을 구비하는 반도체 처리용 성막 방법.
  2. 삭제
  3. 제1항에 있어서, 상기 보조 단계는 복수의 보조 사이클을 행하여 상기 보조 사이클마다 형성되는 박막을 적층하도록 설정되는 반도체 처리용 성막 방법.
  4. 제3항에 있어서, 상기 주단계의 주사이클의 수는 상기 보조 단계의 보조 사이클의 수보다도 큰 반도체 처리용 성막 방법.
  5. 제1항에 있어서, 상기 보조 단계에 의해 형성되는 상기 실리콘 질화막의 부분의 두께가 0.1 ㎚ 이상이 되도록 설정되는 반도체 처리용 성막 방법.
  6. 제1항에 있어서, 상기 보조 단계에 의해 형성되는 상기 실리콘 질화막의 부분의 두께가 상기 실리콘 질화막의 전체 막 두께의 20 ％ 이하가 되도록 설정되는 반도체 처리용 성막 방법.
  7. 제1항에 있어서, 상기 주단계의 상기 제1 및 제2 공급 공정에 있어서, 상기 처리 영역은 200 ℃ 내지 700 ℃의 범위 내의 온도로 설정되는 반도체 처리용 성막 방법.
  8. 제1항에 있어서, 상기 주단계 및 상기 보조 단계는 상기 처리 영역에 대한 설정 가열 온도를 동일하게 하는 반도체 처리용 성막 방법.
  9. 제1항에 있어서, 상기 주단계의 상기 제1 및 제2 공급 공정에 있어서, 상기 처리 영역은 13 ㎩(0.1 Torr) 내지 13300 ㎩(100 Torr)의 범위 내의 압력으로 설정되는 반도체 처리용 성막 방법.
  10. 제1항에 있어서, 상기 각 주사이클은 상기 제1 및 제2 공급 공정 사이와 상기 제2 공급 공정 후의 각각에, 상기 처리 영역에 대한 제1 및 제2 처리 가스의 공급의 차단을 유지하는 동시에, 상기 처리 영역을 배기하는 제1 및 제2 개재 공정을 더 구비하는 반도체 처리용 성막 방법.
  11. 제10항에 있어서, 상기 각 주사이클은 상기 제1 공급 공정, 상기 제1 개재 공정, 상기 제2 공급 공정 및 상기 제2 개재 공정에 걸쳐서 상기 처리 영역을 계속적으로 배기하도록 구성되는 반도체 처리용 성막 방법.
  12. 제10항에 있어서, 상기 제1 및 제2 개재 공정은 상기 처리 영역에 대한 퍼지 가스의 공급을 행하는 기간을 구비하는 반도체 처리용 성막 방법.
  13. 제1항에 있어서, 상기 실란계 가스는 디클로로실란, 헥사클로로디실란, 모노실란, 디실란, 헥사메틸디실라잔, 테트라클로로실란, 디시릴아민, 트리시릴아민, 비스터셔리부틸아미노실란, 트리메틸실란, 디메틸실란, 모노메틸아민, 트리디메틸아민실란으로 이루어지는 군으로부터 선택되는 1 이상의 가스를 포함하고, 상기 질화 가스는 암모니아, 질소, 일산화이질소, 일산화질소로 이루어지는 군으로부터 선택되는 1 이상의 가스를 포함하는 반도체 처리용 성막 방법.
  14. 제13항에 있어서, 상기 각 주사이클은 도핑 가스 및 탄화수소 가스로 이루어지는 군으로부터 선택된 1개 이상의 가스를 공급하는 공정을 더 구비하는 반도체 처리용 성막 방법.
  15. 제1항에 있어서, 상기 처리 영역은 지지 부재 상에 복수의 피처리 기판을 서로 간격을 두고 수직 방향으로 적층한 상태로 수용하도록 구성되는 반도체 처리용 성막 방법.
  16. 제1항에 있어서, 상기 보조 단계는 상기 처리 영역에 대한 상기 제1 및 제2 처리 가스의 공급을 동시에 행하도록 설정되는 반도체 처리용 성막 방법.
  17. 반도체 처리용 성막 장치이며,
    피처리 기판을 수납하는 처리 영역을 갖는 처리 용기와,
    상기 처리 영역 내에서 상기 피처리 기판을 지지하는 지지 부재와,
    상기 처리 영역 내의 상기 피처리 기판을 가열하는 히터와,
    상기 처리 영역 내를 배기하는 배기계와,
    상기 처리 영역에 실란계 가스를 포함하는 제1 처리 가스를 공급하는 제1 처리 가스 공급계와,
    상기 처리 영역에 질화 가스를 포함하는 제2 처리 가스를 공급하는 제2 처리 가스 공급계와,
    상기 제2 처리 가스를 공급할 때에 여기하기 위한 여기 기구와,
    상기 장치의 동작을 제어하는 제어부를 구비하고, 상기 제어부는 상기 처리 영역 내에서 실리콘 질화막을 피처리 기판 상에 형성하는 성막 처리를 행하는 반도체 처리용 성막 방법을 실행하고,
    상기 방법은 상기 성막 처리를 주단계와 보조 단계에서 행하고, 상기 보조 단계는 상기 성막 처리의 초기 및 말기의 한쪽 또는 양쪽에 설정되고,
    상기 주단계는 복수의 주사이클을 행하여 상기 주사이클마다 형성되는 박막을 적층하도록 설정되고, 상기 각 주사이클은,
    상기 처리 영역에 대한 상기 제1 처리 가스의 공급을 행하는 한편, 상기 처리 영역에 대한 상기 제2 처리 가스의 공급의 차단을 유지하는 제1 공급 공정과,
    상기 처리 영역에 대한 상기 제2 처리 가스의 공급을 행하는 한편, 상기 처리 영역에 대한 상기 제1 처리 가스의 공급의 차단을 유지하는 제2 공급 공정과, 상기 주단계의 상기 제2 공급 공정은 상기 제2 처리 가스를 상기 여기 기구에 의해 여기한 상태로 상기 처리 영역에 공급하는 여기 기간을 갖는 것을 구비하고,
    상기 보조 단계는 상기 처리 영역에 대한 상기 제1 처리 가스의 공급을 행하는 공정과, 상기 처리 영역에 대한 상기 제2 처리 가스의 공급을 행하는 공정을 구비하고, 상기 제2 처리 가스를 상기 여기 기구에 의해 여기하지 않도록 설정되고,
    상기 보조 단계는 보조 사이클을 행하도록 설정되고, 상기 보조 사이클은,
    상기 처리 영역에 대한 상기 제1 처리 가스의 공급을 행하는 한편, 상기 처리 영역에 대한 상기 제2 처리 가스의 공급의 차단을 유지하는 제1 공급 공정과,
    상기 처리 영역에 대한 상기 제2 처리 가스의 공급을 행하는 한편, 상기 처리 영역에 대한 상기 제1 처리 가스의 공급의 차단을 유지하는 제2 공급 공정과, 상기 보조 단계의 상기 제2 공급 공정은 상기 제2 처리 가스를 상기 여기 기구에 의해 여기하는 기간을 갖지 않는 것을 구비하는 반도체 처리용 성막 장치.
  18. 삭제
  19. 프로세서상에서 실행하기 위한 프로그램 지령을 포함하는 컴퓨터로 판독 가능한 매체이며, 실란계 가스를 포함하는 제1 처리 가스와 질화 가스를 포함하는 제2 처리 가스가 선택적으로 공급 가능한 동시에, 상기 제2 처리 가스를 공급할 때에 여기하기 위한 여기 기구에 연통하는 처리 용기 내의 처리 영역을 갖는 반도체 처리용 성막 장치에 사용되고,
    상기 프로그램 지령은 프로세서에 의해 실행될 때, 상기 성막 장치에 상기 처리 영역 내에서 실리콘 질화막을 피처리 기판 상에 형성하는 성막 처리를 행하는 반도체 처리용 성막 방법을 실행시키고,
    상기 방법은 상기 성막 처리를 주단계와 보조 단계에서 행하고, 상기 보조 단계는 상기 성막 처리의 초기 및 말기의 한쪽 또는 양쪽에 설정되고,
    상기 주단계는 복수의 주사이클을 행하여, 상기 주사이클마다 형성되는 박막을 적층하도록 설정되고, 상기 각 주사이클은,
    상기 처리 영역에 대한 상기 제1 처리 가스의 공급을 행하는 한편, 상기 처리 영역에 대한 상기 제2 처리 가스의 공급의 차단을 유지하는 제1 공급 공정과,
    상기 처리 영역에 대한 상기 제2 처리 가스의 공급을 행하는 한편, 상기 처리 영역에 대한 상기 제1 처리 가스의 공급의 차단을 유지하는 제2 공급 공정과, 상기 주단계의 상기 제2 공급 공정은 상기 제2 처리 가스를 상기 여기 기구에 의해 여기한 상태로 상기 처리 영역에 공급하는 여기 기간을 갖는 것을 구비하고,
    상기 보조 단계는 상기 처리 영역에 대한 상기 제1 처리 가스의 공급을 행하는 공정과, 상기 처리 영역에 대한 상기 제2 처리 가스의 공급을 행하는 공정을 구비하고, 상기 제2 처리 가스를 상기 여기 기구에 의해 여기하지 않도록 설정되고,
    상기 보조 단계는 보조 사이클을 행하도록 설정되고, 상기 보조 사이클은,
    상기 처리 영역에 대한 상기 제1 처리 가스의 공급을 행하는 한편, 상기 처리 영역에 대한 상기 제2 처리 가스의 공급의 차단을 유지하는 제1 공급 공정과,
    상기 처리 영역에 대한 상기 제2 처리 가스의 공급을 행하는 한편, 상기 처리 영역에 대한 상기 제1 처리 가스의 공급의 차단을 유지하는 제2 공급 공정과, 상기 보조 단계의 상기 제2 공급 공정은 상기 제2 처리 가스를 상기 여기 기구에 의해 여기하는 기간을 갖지 않는 것을 구비하는 컴퓨터로 판독 가능한 매체.
  20. 삭제
KR1020090001745A 2008-01-12 2009-01-09 반도체 처리용 성막 방법 및 장치와, 컴퓨터로 판독 가능한매체 Active KR101146397B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2008-005084 2008-01-12
JP2008005084A JP4935684B2 (ja) 2008-01-12 2008-01-12 成膜方法及び成膜装置

Publications (2)

Publication Number Publication Date
KR20090077873A KR20090077873A (ko) 2009-07-16
KR101146397B1 true KR101146397B1 (ko) 2012-05-17

Family

ID=40851024

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090001745A Active KR101146397B1 (ko) 2008-01-12 2009-01-09 반도체 처리용 성막 방법 및 장치와, 컴퓨터로 판독 가능한매체

Country Status (5)

Country Link
US (1) US8119544B2 (ko)
JP (1) JP4935684B2 (ko)
KR (1) KR101146397B1 (ko)
CN (1) CN101481794B (ko)
TW (1) TWI420596B (ko)

Families Citing this family (82)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5008957B2 (ja) * 2006-11-30 2012-08-22 東京エレクトロン株式会社 シリコン窒化膜の形成方法、形成装置、形成装置の処理方法及びプログラム
US8980382B2 (en) * 2009-12-02 2015-03-17 Applied Materials, Inc. Oxygen-doping for non-carbon radical-component CVD films
US8741788B2 (en) * 2009-08-06 2014-06-03 Applied Materials, Inc. Formation of silicon oxide using non-carbon flowable CVD processes
WO2011021886A2 (en) 2009-08-21 2011-02-24 Samsung Electronics Co., Ltd. Device capable of notifying operation state change thereof through network and communication method of the device
US20110159213A1 (en) * 2009-12-30 2011-06-30 Applied Materials, Inc. Chemical vapor deposition improvements through radical-component modification
WO2011090626A2 (en) * 2009-12-30 2011-07-28 Applied Materials, Inc. Dielectric film growth with radicals produced using flexible nitrogen/hydrogen ratio
KR101853802B1 (ko) 2010-03-05 2018-05-02 어플라이드 머티어리얼스, 인코포레이티드 라디칼­성분 ｃｖｄ에 의한 컨포멀 층들
US9390909B2 (en) 2013-11-07 2016-07-12 Novellus Systems, Inc. Soft landing nanolaminates for advanced patterning
US9287113B2 (en) 2012-11-08 2016-03-15 Novellus Systems, Inc. Methods for depositing films on sensitive substrates
US20110256734A1 (en) 2010-04-15 2011-10-20 Hausmann Dennis M Silicon nitride films and methods
US9997357B2 (en) 2010-04-15 2018-06-12 Lam Research Corporation Capped ALD films for doping fin-shaped channel regions of 3-D IC transistors
US9257274B2 (en) 2010-04-15 2016-02-09 Lam Research Corporation Gapfill of variable aspect ratio features with a composite PEALD and PECVD method
US9373500B2 (en) 2014-02-21 2016-06-21 Lam Research Corporation Plasma assisted atomic layer deposition titanium oxide for conformal encapsulation and gapfill applications
US9611544B2 (en) 2010-04-15 2017-04-04 Novellus Systems, Inc. Plasma activated conformal dielectric film deposition
US8637411B2 (en) 2010-04-15 2014-01-28 Novellus Systems, Inc. Plasma activated conformal dielectric film deposition
US9076646B2 (en) 2010-04-15 2015-07-07 Lam Research Corporation Plasma enhanced atomic layer deposition with pulsed plasma exposure
US9892917B2 (en) 2010-04-15 2018-02-13 Lam Research Corporation Plasma assisted atomic layer deposition of multi-layer films for patterning applications
US8956983B2 (en) 2010-04-15 2015-02-17 Novellus Systems, Inc. Conformal doping via plasma activated atomic layer deposition and conformal film deposition
JP5572447B2 (ja) * 2010-05-25 2014-08-13 株式会社日立国際電気 半導体装置の製造方法、基板処理方法及び基板処理装置
JP5625624B2 (ja) * 2010-08-27 2014-11-19 東京エレクトロン株式会社 成膜装置、成膜方法及び記憶媒体
US9685320B2 (en) 2010-09-23 2017-06-20 Lam Research Corporation Methods for depositing silicon oxide
US9285168B2 (en) 2010-10-05 2016-03-15 Applied Materials, Inc. Module for ozone cure and post-cure moisture treatment
US8664127B2 (en) 2010-10-15 2014-03-04 Applied Materials, Inc. Two silicon-containing precursors for gapfill enhancing dielectric liner
US10283321B2 (en) 2011-01-18 2019-05-07 Applied Materials, Inc. Semiconductor processing system and methods using capacitively coupled plasma
US8716154B2 (en) 2011-03-04 2014-05-06 Applied Materials, Inc. Reduced pattern loading using silicon oxide multi-layers
US8647993B2 (en) 2011-04-11 2014-02-11 Novellus Systems, Inc. Methods for UV-assisted conformal film deposition
US8466073B2 (en) 2011-06-03 2013-06-18 Applied Materials, Inc. Capping layer for reduced outgassing
US9404178B2 (en) 2011-07-15 2016-08-02 Applied Materials, Inc. Surface treatment and deposition for reduced outgassing
US8617989B2 (en) 2011-09-26 2013-12-31 Applied Materials, Inc. Liner property improvement
US8551891B2 (en) 2011-10-04 2013-10-08 Applied Materials, Inc. Remote plasma burn-in
JP5772508B2 (ja) * 2011-10-27 2015-09-02 東京エレクトロン株式会社 成膜装置及びその運用方法
JP5807511B2 (ja) 2011-10-27 2015-11-10 東京エレクトロン株式会社 成膜装置及びその運用方法
US8592328B2 (en) * 2012-01-20 2013-11-26 Novellus Systems, Inc. Method for depositing a chlorine-free conformal sin film
JP5869923B2 (ja) * 2012-03-09 2016-02-24 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP5842750B2 (ja) * 2012-06-29 2016-01-13 東京エレクトロン株式会社 成膜方法、成膜装置及び記憶媒体
US8889566B2 (en) 2012-09-11 2014-11-18 Applied Materials, Inc. Low cost flowable dielectric films
TWI595112B (zh) 2012-10-23 2017-08-11 蘭姆研究公司 次飽和之原子層沉積及保形膜沉積
SG2013083241A (en) 2012-11-08 2014-06-27 Novellus Systems Inc Conformal film deposition for gapfill
US9018108B2 (en) 2013-01-25 2015-04-28 Applied Materials, Inc. Low shrinkage dielectric films
US10573511B2 (en) 2013-03-13 2020-02-25 Asm Ip Holding B.V. Methods for forming silicon nitride thin films
US9824881B2 (en) 2013-03-14 2017-11-21 Asm Ip Holding B.V. Si precursors for deposition of SiN at low temperatures
US9564309B2 (en) 2013-03-14 2017-02-07 Asm Ip Holding B.V. Si precursors for deposition of SiN at low temperatures
JP6011420B2 (ja) 2013-03-29 2016-10-19 東京エレクトロン株式会社 縦型熱処理装置の運転方法、縦型熱処理装置及び記憶媒体
US9576790B2 (en) 2013-10-16 2017-02-21 Asm Ip Holding B.V. Deposition of boron and carbon containing materials
US9362109B2 (en) 2013-10-16 2016-06-07 Asm Ip Holding B.V. Deposition of boron and carbon containing materials
US9401273B2 (en) 2013-12-11 2016-07-26 Asm Ip Holding B.V. Atomic layer deposition of silicon carbon nitride based materials
US9214334B2 (en) 2014-02-18 2015-12-15 Lam Research Corporation High growth rate process for conformal aluminum nitride
US9412581B2 (en) 2014-07-16 2016-08-09 Applied Materials, Inc. Low-K dielectric gapfill by flowable deposition
US9478438B2 (en) 2014-08-20 2016-10-25 Lam Research Corporation Method and apparatus to deposit pure titanium thin film at low temperature using titanium tetraiodide precursor
US9478411B2 (en) 2014-08-20 2016-10-25 Lam Research Corporation Method to tune TiOx stoichiometry using atomic layer deposited Ti film to minimize contact resistance for TiOx/Ti based MIS contact scheme for CMOS
US9576792B2 (en) 2014-09-17 2017-02-21 Asm Ip Holding B.V. Deposition of SiN
US9214333B1 (en) 2014-09-24 2015-12-15 Lam Research Corporation Methods and apparatuses for uniform reduction of the in-feature wet etch rate of a silicon nitride film formed by ALD
US9589790B2 (en) 2014-11-24 2017-03-07 Lam Research Corporation Method of depositing ammonia free and chlorine free conformal silicon nitride film
US9564312B2 (en) 2014-11-24 2017-02-07 Lam Research Corporation Selective inhibition in atomic layer deposition of silicon-containing films
US10566187B2 (en) 2015-03-20 2020-02-18 Lam Research Corporation Ultrathin atomic layer deposition film accuracy thickness control
US9502238B2 (en) 2015-04-03 2016-11-22 Lam Research Corporation Deposition of conformal films by atomic layer deposition and atomic layer etch
US10526701B2 (en) 2015-07-09 2020-01-07 Lam Research Corporation Multi-cycle ALD process for film uniformity and thickness profile modulation
US10410857B2 (en) 2015-08-24 2019-09-10 Asm Ip Holding B.V. Formation of SiN thin films
US9601693B1 (en) 2015-09-24 2017-03-21 Lam Research Corporation Method for encapsulating a chalcogenide material
US10121655B2 (en) 2015-11-20 2018-11-06 Applied Materials, Inc. Lateral plasma/radical source
JP6473269B2 (ja) 2016-02-29 2019-02-20 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
JP6529927B2 (ja) * 2016-04-15 2019-06-12 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
US9773643B1 (en) 2016-06-30 2017-09-26 Lam Research Corporation Apparatus and method for deposition and etch in gap fill
US10062563B2 (en) 2016-07-01 2018-08-28 Lam Research Corporation Selective atomic layer deposition with post-dose treatment
US10629435B2 (en) 2016-07-29 2020-04-21 Lam Research Corporation Doped ALD films for semiconductor patterning applications
US10037884B2 (en) 2016-08-31 2018-07-31 Lam Research Corporation Selective atomic layer deposition for gapfill using sacrificial underlayer
US10074543B2 (en) 2016-08-31 2018-09-11 Lam Research Corporation High dry etch rate materials for semiconductor patterning applications
US9865455B1 (en) 2016-09-07 2018-01-09 Lam Research Corporation Nitride film formed by plasma-enhanced and thermal atomic layer deposition process
US10832908B2 (en) 2016-11-11 2020-11-10 Lam Research Corporation Self-aligned multi-patterning process flow with ALD gapfill spacer mask
US10454029B2 (en) 2016-11-11 2019-10-22 Lam Research Corporation Method for reducing the wet etch rate of a sin film without damaging the underlying substrate
US10134579B2 (en) 2016-11-14 2018-11-20 Lam Research Corporation Method for high modulus ALD SiO2 spacer
US11056353B2 (en) 2017-06-01 2021-07-06 Asm Ip Holding B.V. Method and structure for wet etch utilizing etch protection layer comprising boron and carbon
US10269559B2 (en) 2017-09-13 2019-04-23 Lam Research Corporation Dielectric gapfill of high aspect ratio features utilizing a sacrificial etch cap layer
JP6586443B2 (ja) * 2017-10-10 2019-10-02 東京エレクトロン株式会社 被処理体を処理する方法
CN112005343B (zh) 2018-03-02 2025-05-06 朗姆研究公司 使用水解的选择性沉积
US10580645B2 (en) 2018-04-30 2020-03-03 Asm Ip Holding B.V. Plasma enhanced atomic layer deposition (PEALD) of SiN using silicon-hydrohalide precursors
KR102607181B1 (ko) * 2018-10-05 2023-11-29 삼성전자주식회사 가변 저항 메모리 소자 및 이의 제조 방법
JP7209568B2 (ja) * 2019-03-27 2023-01-20 東京エレクトロン株式会社 基板処理方法及び基板処理装置
WO2020222853A1 (en) 2019-05-01 2020-11-05 Lam Research Corporation Modulated atomic layer deposition
JP7546000B2 (ja) 2019-06-04 2024-09-05 ラム リサーチ コーポレーション パターニングにおける反応性イオンエッチングのための重合保護層
WO2021025874A1 (en) 2019-08-06 2021-02-11 Lam Research Corporation Thermal atomic layer deposition of silicon-containing films
KR20220081905A (ko) 2020-12-09 2022-06-16 에이에스엠 아이피 홀딩 비.브이. 실리콘 질화물 증착용 실리콘 전구체

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6730614B1 (en) 2002-11-29 2004-05-04 Electronics And Telecommunications Research Institute Method of forming a thin film in a semiconductor device
KR20060048541A (ko) * 2004-06-28 2006-05-18 도쿄 엘렉트론 가부시키가이샤 반도체 처리용 성막 장치 및 방법
KR20060097672A (ko) * 2005-03-11 2006-09-14 도쿄 엘렉트론 가부시키가이샤 반도체 처리용 성막 방법 및 장치
US7294582B2 (en) 2002-07-19 2007-11-13 Asm International, N.V. Low temperature silicon compound deposition

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0293071A (ja) 1988-09-29 1990-04-03 Toshiba Corp 薄膜の形成方法
JPH0645256A (ja) 1992-07-21 1994-02-18 Rikagaku Kenkyusho ガスパルスの供給方法およびこれを用いた成膜方法
JP3529989B2 (ja) * 1997-09-12 2004-05-24 株式会社東芝 成膜方法及び半導体装置の製造方法
US5874368A (en) * 1997-10-02 1999-02-23 Air Products And Chemicals, Inc. Silicon nitride from bis(tertiarybutylamino)silane
JP4403824B2 (ja) * 2003-05-26 2010-01-27 東京エレクトロン株式会社 シリコン窒化膜の成膜方法
JP4032058B2 (ja) 2004-07-06 2008-01-16 富士通株式会社 半導体装置および半導体装置の製造方法
JP4179311B2 (ja) * 2004-07-28 2008-11-12 東京エレクトロン株式会社 成膜方法、成膜装置及び記憶媒体
US20070116888A1 (en) * 2005-11-18 2007-05-24 Tokyo Electron Limited Method and system for performing different deposition processes within a single chamber
JP2007281082A (ja) * 2006-04-04 2007-10-25 Tokyo Electron Ltd 成膜方法及び成膜装置並びに記憶媒体

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7294582B2 (en) 2002-07-19 2007-11-13 Asm International, N.V. Low temperature silicon compound deposition
US6730614B1 (en) 2002-11-29 2004-05-04 Electronics And Telecommunications Research Institute Method of forming a thin film in a semiconductor device
KR20060048541A (ko) * 2004-06-28 2006-05-18 도쿄 엘렉트론 가부시키가이샤 반도체 처리용 성막 장치 및 방법
KR20060097672A (ko) * 2005-03-11 2006-09-14 도쿄 엘렉트론 가부시키가이샤 반도체 처리용 성막 방법 및 장치

Also Published As

Publication number Publication date
CN101481794A (zh) 2009-07-15
JP4935684B2 (ja) 2012-05-23
KR20090077873A (ko) 2009-07-16
TW200949946A (en) 2009-12-01
US20090181550A1 (en) 2009-07-16
US8119544B2 (en) 2012-02-21
CN101481794B (zh) 2013-03-06
TWI420596B (zh) 2013-12-21
JP2009170557A (ja) 2009-07-30

Similar Documents

Publication Publication Date Title
KR101146397B1 (ko) 반도체 처리용 성막 방법 및 장치와, 컴퓨터로 판독 가능한매체
KR101086588B1 (ko) 반도체 처리용의 성막 방법 및 장치와, 컴퓨터에서 판독가능한 매체
KR101105130B1 (ko) 반도체 처리용 성막 방법 및 장치
KR101122964B1 (ko) 반도체 처리용 종형 플라즈마 처리 장치 및 처리 방법과 반도체 처리용 종형 플라즈마 성막 장치
KR100935257B1 (ko) 반도체 처리용 성막 방법 및 장치와, 컴퓨터 판독 가능 매체
KR101140069B1 (ko) 반도체 처리용의 성막 방법 및 장치 및 컴퓨터로 판독가능한 매체
KR101287725B1 (ko) 종형 뱃치 ｃｖｄ 장치, 종형 뱃치 ｃｖｄ 장치에 있어서의 성막 방법 및 컴퓨터로 판독 가능한 매체
KR101141870B1 (ko) 반도체 처리용 성막 방법 및 성막 장치
JP4382750B2 (ja) 被処理基板上にシリコン窒化膜を形成するｃｖｄ方法
KR100967238B1 (ko) 반도체 처리용 성막 방법 및 장치와, 컴퓨터로 판독 가능한 매체
CN100554506C (zh) 半导体处理用的成膜方法及装置
KR101503725B1 (ko) 성막 방법 및 성막 장치
KR20080076828A (ko) ＳｉＣＮ막 성막 방법 및 장치
KR101077695B1 (ko) 종형 플라즈마 처리 장치 및 그 사용 방법
TW202219312A (zh) 基板處理裝置、半導體裝置的製造方法及程式
US20240105443A1 (en) Method of processing substrate, method of manufacturing semiconductor device, substrate processing system, and recording medium

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20090109

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20100914

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20090109

Comment text: Patent Application

PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20110802

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20120214

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20120508

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20120508

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20150416

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20150416

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20160418

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20160418

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20170421

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20170421

Start annual number: 6

End annual number: 6

LAPS Lapse due to unpaid annual fee