[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR101132965B1 - 표시 장치 및 그 구동 방법 - Google Patents

표시 장치 및 그 구동 방법 Download PDF

Info

Publication number
KR101132965B1
KR101132965B1 KR1020040069627A KR20040069627A KR101132965B1 KR 101132965 B1 KR101132965 B1 KR 101132965B1 KR 1020040069627 A KR1020040069627 A KR 1020040069627A KR 20040069627 A KR20040069627 A KR 20040069627A KR 101132965 B1 KR101132965 B1 KR 101132965B1
Authority
KR
South Korea
Prior art keywords
source signal
signal lines
nth
latch
groups
Prior art date
Application number
KR1020040069627A
Other languages
English (en)
Other versions
KR20050024234A (ko
Inventor
이와부치토모유키
요시다야스노리
키무라아키히로
사토미즈키
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20050024234A publication Critical patent/KR20050024234A/ko
Application granted granted Critical
Publication of KR101132965B1 publication Critical patent/KR101132965B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/025—Reduction of instantaneous peaks of current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

본 발명은, 소스 신호선들의 충전 및 방전으로 생성되는 순간 전류를 감소 시키고 더 나아가 전원선 부하를 감소시키는 표시 장치 및 그 구동 방법을 제공한다. 본 발명에 따르면, 소스 신호선들은 서로 다른 타이밍에 입력되는 제1 내지 제n 래치(latch) 펄스들에 따라 충전 또는 방전되도록 제1 내지 제n 그룹으로 분할된다. 동시에 충전 또는 방전되기 시작하는 소스 신호선들의 수가 감소하기 때문에, 충전 및 방전으로 인해 생성되는 순간 전류가 감소할 수 있고 전원선의 부하도 감소할 수 있다.
Figure 112004039662396-pat00001
래치, 소스 신호선, 점 순차 구동, 선 순차 구동, 클럭 펄스, 시작 펄스

Description

표시 장치 및 그 구동 방법{Display device and driving method thereof}
도 1a 및 도 1b는 본 발명의 실시 모드를 나타낸 도면.
도 2a 및 도 2b는 본 발명의 실시 모드를 나타낸 도면.
도 3a 및 도 3b는 본 발명의 실시 모드를 나타낸 도면.
도 4a 및 도 4b는 각각 기존 방식을 사용한 표시 장치 및 본 발명의 표시 장치의 순간 전류의 측정 결과를 나타낸 도면.
도 5a 및 도 5b는 각각 도트 순차 구동(dot sequential drive) 및 선 순차 구동(line sequential drive)을 이용하는 표시 장치의 구성 도면.
도 6a 내지 도 6f는 본 발명이 적용된 전자 기기들의 예들을 나타낸 도면.
<도면의 주요 부분에 대한 부호의 설명>
101: 시프트 레지스터 102: 제1 래치 회로
103: 제2 래치 회로(그룹 1) 104: 제2 래치 회로(그룹 2)
105: 레벨 시프트 버퍼 106: 소스 신호선(그룹 1)
107: 소스 신호선(그룹 2) 511: 화소부
512: 소스 신호선 구동 회로 513: 게이트 신호선 구동 회로
514: 시프트 레지스터 515: 제1 래치 회로
516: 제2 래치 회로 517: 레벨 시프트 버퍼
본 발명은 발광 소자를 구비한 표시 장치 및 그 구동 방법에 관련한다.
최근에 중형 또는 대형 표시 장치뿐만 아니라 휴대용 정보 단말기의 표시부까지 널리 사용되는 평판 표시 장치는 그 구동 방법을 고 해상도화에 따른 화소의 수의 증가에 따라서 패시브(passive) 매트릭스 방식으로부터 화소들로의 비디오 신호의 기록이 고속으로 실시되는 액티브(active) 매트릭스 방식의 주류로 이동시키고 있다.
액티브 매트릭스 방식에 따르면, 화소가 도트 단위로 순차 구동되는 도트 순차 구동 및 화소가 선 단위로 구동되는 선 순차 구동이 있다. 두 방식에 대한 회로 구성은 도 5a 및 도 5b에 도시되어 있다.
도 5a는 도트 순차 구동을 이용한 액티브 매트릭스형 표시 장치의 회로 구성의 예를 도시한다. 화소부(501)의 주위로 시프트 레지스터(504), 샘플링 스위치(505) 및 레벨 시프팅 버퍼(506)를 포함한 소스 신호선 구동 회로(502)와, 시프트 레지스터(507) 및 레벨 시프팅 버퍼(508)를 포함한 게이트 신호선 구동 회로(503)가 배치되어 있다.
시프트 레지스터(507)는 클럭 펄스(GCK) 및 시작 펄스(GSP)에 따라 제1 단부터 차례로 행 선택 펄스(row selection pulse)를 출력한다. 출력된 펄스는 레벨 시프팅 버퍼(508)에서 진폭 변조 등의 처리를 받아, 게이트 신호선들이 제1 행부터 순차적으로 선택된다.
게이트 신호선들이 선택되는 행에서, 시프트 레지스터(504)는 클럭 시그널(SCK) 및 시작 펄스(SSP)에 따라 제1 단부터 순차적으로 샘플링 펄스를 출력한다. 샘플링 스위치(505)는 샘플링 펄스가 입력되는 타이밍에 따라서 비디오 신호(Video)를 샘플링하고 소스 신호선들을 충전 또는 방전한다.
위의 동작은 제1 행에서 최종행까지 순차적으로 이루어져서 하나의 프레임의 기록이 완성된다. 이 후로 같은 동작이 영상을 표시하기 위해 반복된다.
도 5b는 선 순차 구동을 이용한 액티브 매트릭스 표시 장치의 회로 구성의 예를 도시한다. 화소부(511)주위로, 시프트 레지스터(514), 제1 래치 회로(515), 제2 래치 회로(516) 및 레벨 시프팅 버퍼(517)를 포함한 소스 신호선 구동 회로(512)와, 시프트 레지스터(518) 및 레벨 시프팅 버퍼(519)를 포함한 게이트 신호선 구동 회로(513)가 배치되어 있다.
시프트 레지스터(518)는 클럭 펄스(GCK) 및 시작 펄스(GSP)에 따라 제1 단부터 순차적으로 행 선택 펄스를 출력한다. 출력된 펄스는 레벨 시프팅 버퍼(519)에서 진폭 변조 등의 처리를 받아, 게이트 신호선들이 제1 행부터 순차적으로 선택된다.
게이트 신호선들이 선택된 행에서, 시프트 레지스터(514)는 클럭 시그널(SCK) 및 시작 펄스(SSP)에 따라 제1 단부터 순차적으로 샘플링 펄스를 출력한다. 제1 래치 회로(515)는 샘플링 펄스가 입력되는 타이밍에 따라 비디오 신호를 샘플링하고 각 단에서 샘플링된 비디오 신호는 제1 래치 회로(515) 안에 유지된다.
한 개의 행에 대한 비디오 신호들이 샘플링되고 래치 펄스(LAT)가 입력된 후에, 제1 래치 회로(515)안에 유지된 비디오 신호들이 한번에 제2 래치 회로(516)로 전송되어, 모든 소스 신호선들은 일시에 충전 또는 방전된다.
위의 동작은 제1 행부터 최종행까지 순차적으로 수행되어 하나의 프레임의 기록이 완성된다. 이 후로 같은 동작이 영상을 표시하기 위해 반복된다.
도 5a에 도시된 도트 순차 구동에 따르면, 회로 구성은 비교적 간단하여 구동 회로가 소규모로 되지만 하나의 소스 신호선을 충전하고 방전하는데 긴 시간이 걸린다. 반면에, 도 5b에 도시된 선 순차 구동에 따르면, 회로 구성은 비교적 복잡해서 구동 회로가 대규모로 된다. 그러나 모든 소스 신호선들에 대한 충전 및 방전이 병렬로 실행됨에 따라 기록이 충분한 시간으로 수행될 수 있다.
소스 신호선은 화소부에 있는 다수의 TFT들과 기생 전기 용량(parasitic capacitance) 때문에 버퍼에 가해진 부하이다. 선 순차 구동에 있어서 모든 소스 선들은 래치 신호(LAT)가 입력될 때, 일제히 충전 또는 방전되므로 큰 순간 전류가 버퍼를 통해 흐른다. 전원선의 전류 공급 용량이 순간 전류에 대하여 충분히 높지 않을 때, 회로는 전원선의 전압 강하로 인해 오작동할 수 있다. 더욱이 외부 회로를 위해 대용량의 전류 공급 능력도 요구되기 때문에, 이것은 상당히 큰 부하(load)와 연관된다.
특히 휴대용 정보 단말기에 사용되는 표시 장치는 화질을 높이기 위하여 더 높은 해상도가 요구되는 한편, 소형화 및 낮은 전력 소비가 매우 중요시되므로 위 의 문제들을 피할 수 없게 만들었다. 즉, 전원선에 충분한 용량을 주기 위해서 배선폭을 확대하는 방식 또는 외부 회로를 위한 고용량 전원 집적 회로를 선택하는 방식은 구동 회로의 크기 및 비용의 증가로 상기 문제들을 풀기 위한 현실적인 방식이 되지 못한다.
상술한 문제들의 관점에서, 본 발명은 소스 신호선들이 충전 또는 방전이 되기에 충분한 시간을 제공하고 전원선 및 외부 회로들의 부하를 줄일 수 있는 표시 장치 및 그 구동 방법을 제공하며, 상기는 선 순차 구동의 장점들이다.
상술한 과제들을 풀기 위해서 본 발명은 다음의 조치를 따랐다.
상술한 바와 같이, 선 순차 구동에서 소스 신호선들은 래치 펄스(LAT) 입력 후에 전부 한번에 충전 또는 방전된다. 그러므로 초기의 충전 또는 방전 때 큰 전류가 흐르고 전류의 양은 소스 신호선들의 전위 변화와 함께 감소된다. 따라서 전류의 흐름은 충전 및 방전이 완료됨과 동시에 멈춘다.
소스 신호선들은 다수의 그룹들로 분할된다. 시간차를 두고 각 그룹들에 래치 펄스를 입력함으로서, 각 소스 신호선에 대한 충전 및 방전 시작 타이밍은 서로 다르게 된다. 그로 인해 동시에 충전 또는 방전이 시작되는 소스 신호선들의 수가 감소되며, 이것은 전원선의 부하를 감소시킨다. 충전 및 방전의 시작 타이밍이 각 선 마다 다르게 일어남에도 불구하고 결과적으로 전류의 총량은 동일하지만, 전원선의 전압 강하 등의 영향이 완화된다. 따라서 모든 소스 신호선들은 정상적으로 다 같이 충전 및 방전된다.
본 발명의 구조는 아래에 서술되어 있다.
본 발명에 따르면, 소스 신호선들이 충전 또는 방전이 되기에 충분한 시간 을 제공하고, 전원선 및 외부 회로들의 부하를 감소시킬 수 있는, 표시 장치 및 그 구동 방법이 제공되며, 상기는 선 순차 구동의 장점들이다.
실시 모드 1
도 1a는 본 발명의 표시 장치에 사용된 선 순차 구동을 사용하는 소스 신호선 구동 회로의 블록도이다. 도 5b에 도시된 선 순차 구동을 이용한 기존의 구동 회로들처럼, 도 1a의 소스 신호선 구동 회로는 시프트 레지스터(101), 제1 래치 회로(102), 제2 래치 회로들(103, 104) 및 레벨 시프팅 버퍼(105)를 포함한다. 제2 래치 회로는 다수의 그룹들로 분할된다. 도 1a에서, 제2 래치 회로(제1 그룹)(104) 및 제2 래치 회로(제2 그룹)(105)로 분할된다.
소스 신호선 구동 회로의 동작은 도 1b를 참조하여 서술된다. 시프트 레지스터(101)는 클럭 펄스(SCK) 및 시작 펄스(SSP)에 따라 제1 단부터 최종단까지 순차적으로 샘플링 펄스(SR1, SR2, SR3,... 및 SRn)를 출력한다. 제1 래치 회로(102)는 샘플링 펄스가 순차적으로 출력되는 단부터 비디오 신호(Video)를 샘플링한다. 샘플링된 비디오 신호는 제1 래치 회로(102)에 래치 펄스(LAT)가 입력될 때 까지 유지된다.
데이타 샘플링 기간 동안, 제1 단부터 최종단까지(제n 단)의 비디오 신호들, 즉, 한 행에 대하여, 비디오 신호들이 샘플링 될 때, 래치 펄스는 귀선 기간(fly-back)중에 입력된다. 이때, LATa 및 LATb 두 종류의 래치 펄스들이 다른 타이밍에 입력된다.
래치 펄스(LATa)의 입력에 따라, 비디오 신호가 제2 래치 회로들(제1 그룹)(104)로 전송되고 소스 신호선들(제1 그룹)(106)이 충전 또는 방전을 시작한다. 그 다음으로, 래치 펄스(LATb)의 입력에 따라, 비디오 신호가 제2 래치 회로들(제2 그룹)(105)로 전송되며, 따라서 소스 신호선들(제2 그룹)(107)이 충전 또는 방전되기 시작한다.
상기 동작은 제1 행부터 최종행까지 순차적으로 수행되며, 따라서 하나의 프레임의 기록이 완성된다. 이 후로 비슷한 동작이 영상을 표시하기 위해 반복된다. 소스 신호선들(제1 그룹)(106) 및 소스 신호선들(제2 그룹)(107)의 충전 또는 방전 타이밍을 보면, 각 전위의 라이징 에지(rising edge)는 래치 펄스(LATa 또는 LATb)의 입력 타이밍에 따라 서로 다르다. 따라서 소스 신호선들의 충전 또는 방전 때문에 생성되는 순간 전류는 기존의 반 가량으로 억제될 수 있다.
래치 펄스들의 입력 타이밍이 다를 때, 모든 소스 선들을 충전하거나 또는 방전하는데 걸리는 시간은 다소 길게 된다. 그러나 선 순차 구동에서 소스 신호선들은 래치 펄스(LATa 및 LATb)가 한차례 입력되는 기간과 다음 래치 펄스(LATa 및 LATb)가 입력되는 기간 사이에 충전 또는 방전될 수 있으며, 이것은 상기 문제를 상쇄할 것이다.
본 실시 모드에서 소스 신호선들의 충전 및 방전은 소스 신호선들을 두 그룹들로 분할함으로서 수행된다. 그러나 소스 신호선들은 셋, 넷 또는 다섯 그룹들로도 분할될 수 있다. 예를 들어 컬러 영상을 표시할 수 있는 표시 장치에서, 소스 신호선들의 충전 및 방전 타이밍은 소스 신호선들을 R, G 및 B 그룹들로 분할하여 실행할 수 있다.
실시 모드 2
도 2a는 본 발명의 표시 장치에 사용된 선 순차 구동을 사용한 소스 신호선 구동 회로의 블록도이며, 실시 모드 2는 실시 모드 1과 다른 구성을 구비한다. 주된 구성으로서 소스 신호선 구동 회로는, 기존의 회로 및 실시 모드 1에서와 같이 시프트 레지스터(201), 제1 래치 회로(202), 제2 래치 회로(203) 및 레벨 시프팅 버퍼(204)를 포함하고 있다. 본 실시 모드에서, 제2 래치 회로(203)는 R, G, 및 B 세 그룹들로 분할되어 있다. 제2 래치 회로(203)의 동작을 제어하고 소스 신호선들의 충전 및 방전 타이밍을 제어하기 위한 래치 펄스는 도 2a의 점선 프레임(205)으로 도시된 더미 단들(dummy stages)에서 클럭 신호(SCK) 및 시작 펄스(SSP)를 이용하여 내부적으로 생성된다.
소스선 구동 회로의 동작은 도 2b를 참조하여 서술된다. 클럭 신호(SCK) 및 시작 펄스(SSP)에 따라, 시프트 레지스터(201)는 제1 단부터 최종단(제n 단)까지 순차적으로 샘플링 펄스들(SR1, SR2, SR3,... 및 SRn)을 출력한다. 도 2a에서 시프트 레지스터(201)의 제1 단부터 제4 단까지가 더미 단들이다. 따라서 비디오 신호들을 실제 샘플링하는데 사용되는 샘플링 펄스들은 시프트 레지스터(201)의 제5 단 내지 최종단의 출력들에 대응한다.
데이타 래치 샘플링 기간 동안, 제1 래치 회로(202)는 제1 단부터 순차적으로 비디오 신호를 샘플링하고 저장한다. 최종단의 비디오 신호의 샘플링을 마친 후에 시프트 레지스터(201)는 클럭 신호(SCK) 및 시작 펄스(SSP)에 따라 또 한번 샘플링 펄스를 출력하기 시작한다. 더미 단들로부터 출력된 샘플링 펄스들 중에서 제1 단내지 제3 단으로부터의 샘플링 펄스들은 제2 래치 회로(203)를 구동하기 위한 래치 펄스들로서 사용된다.
제2 래치 회로(203)에서, 제1 단으로부터의 샘플링 펄스(SR1)를 이용한 래치 펄스가 입력될 때, 그룹 R에 속한 소스 신호선들이 충전 또는 방전되기 시작한다. 그 다음에 제2 단으로부터의 샘플링 펄스(SR2)를 이용한 래치 펄스가 입력될 때, 그룹 G에 속한 소스 신호선들이 충전 또는 방전되기 시작한다. 더 나아가 제3 단으로부터의 샘플링 펄스(SR3)를 이용한 래치 펄스가 입력될 때, 그룹 B에 속한 소스 신호선들이 충전 또는 방전되기 시작한다.
비디오 신호들의 샘플링에서 소스 신호선들의 충전 및 방전까지의 순차적인 동작은 최종행까지 순차적으로 수행되서 하나의 프레임의 기록이 완료된다. 이 후 같은 동작을 반복하여 영상을 표시한다.
본 실시 모드의 구성에 따르면, 래치 펄스는 외부에서 입력될 필요는 없고, 비디오 신호들의 샘플링에서 소스 신호선들의 충전 및 방전까지의 동작은 시프트 레지스터의 동작과 동기되어 자동적으로 수행되며, 이러한 동작은 패널에 대한 입력 핀들을 감소시키는 데 공헌한다. 이같은 입력 핀들의 감소는 특히 휴대용 정보 단말기에 사용되는 표시 장치의 패널 크기를 축소하는 데에 효과적이다.
여기서, 더미 단들은 시프트 레지스터의 전단들(forward ends)에 있고 제1 단 내지 제3 단으로부터의 샘플링 펄스들은 래치 펄스를 내부적으로 생성하기 위한 수단으로 사용된다. 그러나 도 3a에 도시된 것처럼, 더미 단들은 시프트 레지스터의 후단들(tail ends)에 있을 수도 있고 최종단 주변의 샘플링 펄스는 래치 펄스로도 사용될 수 있다. 이 경우에 제1 단 내지 제n 단들은 비디오 신호들을 샘플링하기 위해 사용되고 제(n+1) 단부터 제(n+4) 단까지는 더미 단들로 사용된다. 제(n+2) 단 내지 제(n+4) 단으로부터의 샘플링 펄스들은 R, G 및 B의 소스 신호선들의 충전 및 방전 타이밍을 제어하기 위한 래치 펄스들로 사용된다. 본 발명에 따르면, 내부적으로 래치 펄스를 발생시키기 위한 수단은 상기 내용에 제한되지 않는다.
실시예 1
본 발명은 휴대용 정보 단말기용으로 제작되는 표시 장치에 적용되고, 유기 전계 발광(EL) 소자들은 발광부에 배치되며 그것에 따라 현재의 전류 소비량은 기존의 방식을 사용하는 표시 장치의 전류 소비량과 비교된다. 도 4a 및 도 4b에 결과가 도시되어 있다.
실험에 사용된 표시 장치는 240 x 3(RGB)열 x 320행의 화소 밀도를 구비하고 있고 소스 신호선들은 선 순차 구동을 이용해서 충전 또는 방전된다. 기존의 방식에 의하면, 720개의 소스 신호선들은 동시에 충전 또는 방전된다. 반면에 본 발명이 적용된 표시 장치에 의하면, 240개의 소스 신호선들이 동시에 충전 또는 방전된다.
도 4a는 패널에 입력된 각각의 래치 펄스의 전위 변화를 보여주는 오실로스코프(oscilloscope)의 화면을 도시하고, 양과 음의 전원들은 소스 신호선들을 충전 또는 방전하는 최종 버퍼부에 연결되어 있다. 도 4a에서 참조 번호(401)은 래치 펄스의 전위 변화를 나타내고, (402)는 음의 전원의 전위 변화를 나타내고, (403)은 양의 전원의 전위 변화를 나타낸다. 전원선의 전위 변화는 100
Figure 112009053825949-pat00002
Figure 112009053825949-pat00003
의 저항의 저항기를 전원선에 직렬로 연결하고 그 부분의 전위 변화를 측정함으로서 측정된다. 래치 펄스의 입력에 따라서, 소스 신호선들은 충전 또는 방전된다. 여기서, 본 실험은 선 기간(line period)마다 고(high) 레벨 신호를 모든 소스 신호선들에 비디오 신호들로서 기록하는 것(충전) 및 저(low) 신호를 모든 소스 신호선들에 기록하는 것(방전)을 교대로 하여 실행된다. 음의 전원 및 양의 전원에서의 전위들은 래치 펄스의 입력과 거의 같은 타이밍에 교대로 바뀌는 것을 알 수 있다.
도 4a의 파형(402)에 따르면, 음의 전원에 연결된 저항부에서 순간 최대 전압 강하(전위는 전압 강하에 의해 0V에 근접한다. 즉, 음의 전원이므로, 그래프 부분이 상승한다)는 3.6V이다. 즉, 순간 최대 전류는 3.6V/100
Figure 112004039662396-pat00004
= 36mA 이다.
비슷하게 도 4a의 파형(403)에 따르면, 양의 전원에 연결된 저항부에서 순간 최대 전압 강하는 2.8V이다. 즉, 순간 최대 전류는 2.8V/100
Figure 112004039662396-pat00005
= 28mA 이다.
도 4b는 본 발명을 적용한 경우에서 오실로스코프의 비슷한 화면을 도시한다. 본 실시 모드의 표시 장치는 실시 모드 2(도 3)에 도시된 구성을 구비한다. 참조 번호들 (404), (405) 및 (406)은 각각 R, G, 및 B 에 대한 소스 신호선들이 충전 또는 방전되는 타이밍을 제어하기 위한 래치 펄스의 전위 변화를 나타내고, (407)은 음의 전원의 전위 변화를 나타내고, (408)은 양의 전원의 전위 변화를 나타낸다. 기존의 측정 방식은 상기처럼 여기에 사용되었다.
도 4b의 파형(407)에 따르면, 음의 전원에 연결된 저항부에서 순간의 최대 전압 강하는 2.0V이다. 즉, 순간 최대 전류는 2.0V/100
Figure 112004039662396-pat00006
= 20mA 이다.
비슷하게, 도 4b의 파형(408)에 따르면, 양의 전원에 연결된 저항부에서 순간의 최대 전압 강하는 2.4V이다. 즉, 순간 최대 전류는 2.4V/100
Figure 112004039662396-pat00007
= 24mA 이다.
기존의 방식과 본 발명을 적용한 경우 사이의 순간 최대 전류를 비교할 때, 음의 전원에서 순간 최대 전류는 44% 감소되는 한편 양의 전원에서 순간 최대 전류는 29% 감소되며 이 사실은 본 발명의 이로운 효과를 증명한다. 이 순간 전류는 충전 또는 방전되는 소스선들의 분할된 수에 이상적으로 비례한다. 본 실시 모드의 타이밍에 따르면, 각 래치 펄스의 입력 타이밍은 서로 가깝다: G에 대한 소스 신호선들이 충전 또는 방전되기 시작하는 순간에, R에 대한 소스 신호선들은 아직까지는 완전히 충전 또는 방전되지 않고, B에 대한 소스 신호선들이 충전 또는 방전되기 시작하는 순간에, G에 대한 소스 신호선들은 완전히 충전 또는 방전되지 않는다. 따라서 중복 기간동안 충전 또는 방전되는 소스 신호선들의 수는 많다. 순간 전류는 작을 수록 좋다. 그러므로 각 소스 신호선의 충전 및 방전 타이밍이 가능한 서로 멀리 떨어져 있도록 설정하는 것이 좋다.
실시예 2
발광 소자들이 배치된 화소부을 구비한 표시 장치를 사용하는 전자 기기들은 텔레비전 세트(TV, TV 수신기), 디지털 카메라, 디지털 비디오 카메라, 휴대용 전화 세트(휴대용 전화), PDA같은 휴대용 정보 단말기, 휴대용 게임기, 모니터, 컴퓨터, 자동차 오디오 세트 같은 음성 재생 장치, 가정용 게임기와 같은 기록 매체를 구비한 영상 재생 장치 등을 포함한다. 이런 전자 기기들의 자세한 예들은 참조도 6a~6f에 설명되어 있다.
도 6a는 본 발명의 표시 장치를 사용한 휴대용 전화를 도시하며, 도 6a는 본체(9201), 표시부(9202) 등을 포함한다. 본 발명에 따르면, 소스 신호선들의 충전 및 방전 타이밍과 외부 회로에 걸리는 부하는 감소될 수 있다.
도 6b는 본 발명의 표시 장치를 사용한 비디오 카메라를 도시하며, 도 6b는 표시부(9701) 및 (9702) 등을 포함한다. 본 발명에 따르면, 소스 신호선들의 충전 및 방전 타이밍과 외부 회로에 걸리는 부하는 감소될 수 있다.
도 6c는 본 발명의 표시 장치를 사용한 휴대용 단말기를 도시하며, 도 6c는 본체(9101), 표시부(9102) 등을 포함한다. 본 발명에 따르면, 소스 신호선들의 충전 및 방전 타이밍과 외부 회로에 걸리는 부하는 감소될 수 있다.
도 6d는 본 발명의 표시 장치를 사용한 휴대용 텔레비전 세트를 도시하며, 도 6d는 본체(9301), 표시부(9302) 등을 포함한다. 본 발명에 따르면, 소스 신호선들의 충전 및 방전 타이밍과 외부 회로에 걸리는 부하는 감소될 수 있다.
도 6e는 본 발명의 표시 장치를 사용한 휴대용 개인 컴퓨터를 도시하며, 도 6e는 본체(9401), 표시부(9402) 등을 포함한다. 본 발명에 따르면, 소스 신호선들의 충전 및 방전 타이밍과 외부 회로에 걸리는 부하는 감소될 수 있다.
도 6f는 본 발명의 표시 장치를 사용한 텔레비전 세트를 도시하며, 도 6f는 본체(9501), 표시부(9502) 등을 포함한다. 본 발명에 따르면, 소스 신호선들의 충전 및 방전 타이밍과 외부 회로에 걸리는 부하는 감소될 수 있다.
본 발명은 소스 신호선들이 충전 또는 방전이 되기에 충분한 시간을 제공하고 전원선 및 외부 회로들의 부하를 줄일 수 있는 표시 장치 및 그 구동 방법을 제공한다.

Claims (6)

  1. 선 순차 구동(line sequential drive)을 행하는 표시 장치에 있어서,
    각 화소에 대한 제어 신호가 출력되는, 제 1 내지 제 n (n은 2 이상의 정수) 그룹들로 분할되는 소스 신호선들;
    클럭 신호 및 시작 펄스에 따라 샘플링 펄스를 순차적으로 출력하기 위한 시프트 레지스터;
    상기 샘플링 펄스에 따라 비디오 신호를 샘플링 및 유지하기 위한 제 1 래치 회로;
    제 1 내지 제 n (n은 2 이상의 정수) 그룹들로 분할되는 제 2 래치 회로들; 및
    제 1 내지 제 n 래치 펄스들에 따라 상기 유지된 비디오 신호에 기초하여 상기 소스 신호선들이 각각 분할된 상기 제 1 내지 제 n 그룹들의 충전 및 방전 타이밍을 제어하기 위해, 상이한 타이밍에 상기 유지된 비디오 신호에 기초하여 상기 제 2 래치 회로들의 상기 제 1 내지 제 n 그룹들에 상기 제 1 내지 제 n 래치 펄스들을 각각 입력하기 위한 제 1 내지 제 n (n은 2 이상의 정수) 신호 경로들을 포함하고,
    상기 소스 신호선들이 분할된 상기 제 1 내지 제 n 그룹들 중 대응하는 하나에 각각이 속하는 제 1의 n개의 소스 신호선들이 배치되고, 상기 소스 신호선들이 분할된 상기 제 1 내지 제 n 그룹들 중 대응하는 하나에 각각이 속하는 제 2의 n개의 소스 신호선들이 상기 제 1의 n개의 소스 신호선들 다음에 배치되고,
    상기 소스 신호선들이 분할된 상기 제 1 내지 제 n 그룹들의 상기 충전 또는 방전 타이밍은, 상기 소스 신호선들의 상기 제 1 내지 제 n 그룹들 중 하나가 상기 소스 신호선들의 상기 제 1 내지 제 n 그룹들 중 다른 것들이 완전히 충전 또는 방전된 후에 충전 또는 방전되도록 설정되는, 표시 장치.
  2. 제 1 항에 있어서,
    상기 래치 펄스는 외부에서 입력되는, 표시 장치.
  3. 제 1 항에 있어서,
    상기 시프트 레지스터의 초단 또는 최종단에 설치되는 더미단(dummy stage)으로부터 출력되는 n개의 샘플링 펄스들이 상기 제 1 내지 제 n 래치 펄스들로서 사용되고,
    상기 클럭 신호는 상기 시프트 레지스터의 상기 초단에서 상기 최종단까지 입력되는, 표시 장치.
  4. 표시 장치의 구동 방법에 있어서,
    클럭 신호 및 시작 펄스에 따라 샘플링 펄스를 순차적으로 출력하는 단계;
    상기 샘플링 펄스에 따라 제 1 래치 회로 내에서 비디오 신호를 샘플링 및 유지하는 단계; 및
    제 1 내지 제 n 래치 펄스들이 상이한 타이밍에 제 2 래치 회로들의 제 1 내지 제 n (n은 2 이상의 정수) 그룹들로 입력되도록, 상기 제 1 내지 제 n 그룹들로 분할된 상기 제 2 래치 회로들에 상기 제 1 내지 제 n 래치 펄스들을 입력하는 단계를 포함하고,
    소스 신호선들은 제 1 내지 제 n (n은 2 이상의 정수) 그룹들로 분할되고,
    상기 소스 신호선들이 분할된 상기 제 1 내지 제 n 그룹들은 상이한 타이밍에 상기 제 1 내지 제 n 래치 펄스들에 따라 상기 유지된 비디오 신호에 기초하여 각각 충전 또는 방전되고,
    상기 소스 신호선들이 분할된 상기 제 1 내지 제 n 그룹들 중 대응하는 하나에 각각이 속하는 제 1의 n개의 소스 신호선들이 배치되고, 상기 소스 신호선들이 분할된 상기 제 1 내지 제 n 그룹들 중 대응하는 하나에 각각이 속하는 제 2의 n개의 소스 신호선들이 상기 제 1의 n개의 소스 신호선들 다음에 배치되고,
    상기 소스 신호선들이 분할된 상기 제 1 내지 제 n 그룹들의 상기 충전 또는 방전 타이밍은, 상기 소스 신호선들의 상기 제 1 내지 제 n 그룹들 중 하나가 상기 소스 신호선들의 상기 제 1 내지 제 n 그룹들 중 다른 것들이 완전히 충전 또는 방전된 후에 충전 또는 방전되도록 설정되는, 표시 장치의 구동 방법.
  5. 제 4 항에 있어서,
    상기 래치 펄스는 외부에서 입력되는, 표시 장치의 구동 방법.
  6. 제 4 항에 있어서,
    시프트 레지스터의 초단 또는 최종단에 설치되는 더미단으로부터 출력되는 n개의 샘플링 펄스들이 상기 제1 내지 상기 제n 래치 펄스들로서 사용되고,
    상기 클럭 신호는 상기 시프트 레지스터의 상기 초단에서 상기 최종단까지 입력되는, 표시 장치의 구동 방법.
KR1020040069627A 2003-09-01 2004-09-01 표시 장치 및 그 구동 방법 KR101132965B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003309247 2003-09-01
JPJP-P-2003-00309247 2003-09-01

Publications (2)

Publication Number Publication Date
KR20050024234A KR20050024234A (ko) 2005-03-10
KR101132965B1 true KR101132965B1 (ko) 2012-04-09

Family

ID=34269550

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040069627A KR101132965B1 (ko) 2003-09-01 2004-09-01 표시 장치 및 그 구동 방법

Country Status (4)

Country Link
US (1) US7710379B2 (ko)
KR (1) KR101132965B1 (ko)
CN (1) CN100466044C (ko)
TW (1) TWI375206B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8094116B2 (en) * 2004-10-18 2012-01-10 Sharp Kabsuhiki Kaisha Serial-parallel conversion circuit, display employing it, and its drive circuit
US20070090385A1 (en) * 2005-10-21 2007-04-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7920668B2 (en) * 2007-01-05 2011-04-05 Chimei Innolux Corporation Systems for displaying images by utilizing vertical shift register circuit to generate non-overlapped output signals
JP4993634B2 (ja) * 2007-03-14 2012-08-08 パイオニア株式会社 表示装置およびその駆動方法
CN107195266B (zh) 2011-05-13 2021-02-02 株式会社半导体能源研究所 显示装置
WO2015085540A1 (en) * 2013-12-12 2015-06-18 Qualcomm Incorporated Reducing current transients in energy efficient ethernet devices

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002108287A (ja) * 2000-09-27 2002-04-10 Nec Kansai Ltd 液晶駆動用半導体集積回路装置
KR20030011068A (ko) * 2000-12-06 2003-02-06 소니 가부시끼 가이샤 표시장치용 타이밍 발생회로 및 이것을 탑재한 표시장치

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1603110A3 (en) * 1995-02-01 2006-01-04 Seiko Epson Corporation Active matrix substrate and liquid crystal display device including it
TW373115B (en) * 1997-02-07 1999-11-01 Hitachi Ltd Liquid crystal display device
JP2000200072A (ja) * 1998-11-04 2000-07-18 Matsushita Electric Ind Co Ltd 動作回路及びその動作回路を用いた液晶表示パネルの内蔵駆動回路
JP2001051661A (ja) * 1999-08-16 2001-02-23 Semiconductor Energy Lab Co Ltd Ｄ／ａ変換回路および半導体装置
US6702407B2 (en) * 2000-01-31 2004-03-09 Semiconductor Energy Laboratory Co., Ltd. Color image display device, method of driving the same, and electronic equipment
US6693616B2 (en) 2000-02-18 2004-02-17 Semiconductor Energy Laboratory Co., Ltd. Image display device, method of driving thereof, and electronic equipment
JP4780839B2 (ja) 2000-02-18 2011-09-28 株式会社半導体エネルギー研究所 画像表示装置の駆動回路、および電子機器
JP4831872B2 (ja) * 2000-02-22 2011-12-07 株式会社半導体エネルギー研究所 画像表示装置の駆動回路、画像表示装置及び電子機器
JP3744818B2 (ja) * 2001-05-24 2006-02-15 セイコーエプソン株式会社 信号駆動回路、表示装置、及び電気光学装置
TW540020B (en) 2001-06-06 2003-07-01 Semiconductor Energy Lab Image display device and driving method thereof
JP4176385B2 (ja) 2001-06-06 2008-11-05 株式会社半導体エネルギー研究所 画像表示装置
JP4011320B2 (ja) * 2001-10-01 2007-11-21 株式会社半導体エネルギー研究所 表示装置及びそれを用いた電子機器
US6788282B2 (en) * 2002-02-21 2004-09-07 Seiko Epson Corporation Driving method for electro-optical device, driving circuit therefor, electro-optical device, and electronic apparatus

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002108287A (ja) * 2000-09-27 2002-04-10 Nec Kansai Ltd 液晶駆動用半導体集積回路装置
KR20030011068A (ko) * 2000-12-06 2003-02-06 소니 가부시끼 가이샤 표시장치용 타이밍 발생회로 및 이것을 탑재한 표시장치

Also Published As

Publication number Publication date
TW200523865A (en) 2005-07-16
CN1591546A (zh) 2005-03-09
TWI375206B (en) 2012-10-21
CN100466044C (zh) 2009-03-04
KR20050024234A (ko) 2005-03-10
US7710379B2 (en) 2010-05-04
US20050057547A1 (en) 2005-03-17

Similar Documents

Publication Publication Date Title
CN111179798B (zh) 显示装置及其驱动方法
CN109961740B (zh) 有源矩阵显示面板和具有该有源矩阵显示面板的显示装置
EP1649442B1 (en) Oled display with ping pong current driving circuit and simultaneous scanning of lines
KR100639077B1 (ko) 표시장치 및 그 구동제어방법
US20080100603A1 (en) Driving method of liquid crystal display apparatus and driving circuit of the same
EP2595140B1 (en) Display device and method for driving same
KR102578838B1 (ko) 게이트 구동부 및 이를 포함하는 표시장치
KR102507421B1 (ko) 표시장치
EP2610852B1 (en) Liquid crystal display device, driving device for liquid crystal display panel, and liquid crystal diplay panel
CN101567172B (zh) 液晶显示器的驱动电路
US8587509B2 (en) Display device and drive method for driving the same
KR20190079855A (ko) 시프트 레지스터 및 이를 포함하는 표시 장치
KR102542874B1 (ko) 표시장치
US7932877B2 (en) Display device and electronic apparatus
US20060001635A1 (en) Driver circuit and display device using the same
EP2128850A1 (en) Display device, its driving circuit, and driving method
KR101132965B1 (ko) 표시 장치 및 그 구동 방법
US9361826B2 (en) Display device and drive method therefor
CN114694594B (zh) 用于执行补偿的显示装置
KR101280293B1 (ko) 표시장치 및 그 표시장치를 사용한 전자기기
CN113614819A (zh) 显示装置
JP2005099770A (ja) 表示装置とその駆動方法
CN116386530A (zh) 栅极驱动器电路、显示面板和包括其的显示设备
KR100861270B1 (ko) 액정표시장치 및 그의 구동방법
US20230222981A1 (en) Display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150224

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160303

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170302

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190227

Year of fee payment: 8