KR101104402B1 - Method and Apparatus for Controlling Phase-Shift DC/DC Full-Bridge Converter - Google Patents
Method and Apparatus for Controlling Phase-Shift DC/DC Full-Bridge Converter Download PDFInfo
- Publication number
- KR101104402B1 KR101104402B1 KR1020100041744A KR20100041744A KR101104402B1 KR 101104402 B1 KR101104402 B1 KR 101104402B1 KR 1020100041744 A KR1020100041744 A KR 1020100041744A KR 20100041744 A KR20100041744 A KR 20100041744A KR 101104402 B1 KR101104402 B1 KR 101104402B1
- Authority
- KR
- South Korea
- Prior art keywords
- wave
- square wave
- value
- difference value
- phase shift
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Abstract
본 발명은 직류-직류 풀-브릿지 컨버터를 제어하는 위상천이 제어 장치 및 그 방법에 관한 것이다.
본 발명에 따른 실시예는, 직류-직류 풀-브릿지 컨버터를 제어하는 위상천이 제어 장치에 있어서, 레퍼런스 전압과 상기 직류-직류 풀-브릿지 컨버터의 출력을 비교하여 차분값을 출력하는 비교부; 상기 직류-직류 풀-브릿지 컨버터를 스위칭하는 기준 주파수의 기준 주기파를 수신하여 제1구형파를 발생하는 제1구형파 발생부; 상기 제1구형파를 수신하여 상기 제1구형파의 반전 위상을 갖는 제1반전파를 발생하는 제1반전파 발생부; 상기 기준 주파수와 동일한 주파수의 필터입력파 및 상기 차분값을 수신하여 상기 필터입력파에 대비하여 상기 차분값의 크기에 따른 위상천이값을 갖는 제2구형파를 발생하는 위상천이 필터부; 및 상기 제2구형파를 수신하여 상기 제2구형파의 반전 위상을 갖는 제2반전파를 발생하는 제2반전파 발생부를 포함하는 것을 특징으로 하는 위상천이 제어 장치 및 그 방법을 제공한다.The present invention relates to a phase shift control apparatus for controlling a DC-DC full-bridge converter and a method thereof.
According to an embodiment of the present invention, there is provided a phase shift control apparatus for controlling a DC-DC full-bridge converter, comprising: a comparison unit configured to compare a reference voltage with an output of the DC-DC full-bridge converter and output a difference value; A first square wave generator for generating a first square wave by receiving a reference periodic wave of a reference frequency for switching the DC-DC full-bridge converter; A first half wave generator for receiving the first square wave and generating a first half wave having an inverted phase of the first square wave; A phase shift filter unit receiving a filter input wave having the same frequency as the reference frequency and the difference value and generating a second square wave having a phase shift value corresponding to the magnitude of the difference value in comparison with the filter input wave; And a second half wave generator for receiving the second square wave and generating a second half wave having an inverted phase of the second square wave.
Description
본 발명의 실시예는 직류-직류 풀-브릿지 컨버터를 제어하는 위상천이 제어 시스템 및 그 방법에 관한 것이다. 더욱 상세하게는, 직류-직류 풀-브릿지 컨버터의 진상레그 스위치 및 지상레그 스위치의 제어신호를 생성함에 있어서 회로를 단순화하고 제어를 용이하게 하여 직류-직류 풀-브릿지 컨버터를 제어하는 위상천이 제어 시스템 및 그 방법에 관한 것이다.Embodiments of the present invention relate to a phase shift control system and method for controlling a DC-DC full-bridge converter. More specifically, a phase shift control system for controlling the DC-DC full-bridge converter by simplifying the circuit and facilitating the control in generating the control signals of the forward leg switch and the ground leg switch of the DC-DC full-bridge converter. And to a method thereof.
오늘날 산업이 발달함에 따라 산업현장에서는 높은 전력밀도와 변환효율을 가진 전력변환장치를 요구하는 분야가 많아졌다. 특히, 1990년대 이후 정부의 능동적인 정책으로 고속철도 산업의 중대성이 부각되었고 이에 따라서 우리나라도 선진국의 고속철도 기술을 받아들여 독자적인 개발이 가능하게 되었다.With the development of today's industry, many industrial fields are demanding power converters with high power density and conversion efficiency. In particular, since the 1990s, the government's active policies have highlighted the importance of the high-speed rail industry. Accordingly, Korea has been able to develop independently by adopting the high-speed rail technology of advanced countries.
현재 개발중인 차세대 고속철도는 목표속도가 400 km/h, 영업속도가 350 km/h인 초고속 열차이며, 이를 실현하기 위해 고효율 및 고성능, 고밀도의 전력변환장치가 필요하다. 차세대 고속철도의 보조 전원장치는 AC/DC 컨버터, DC/AC static 인버터 및 배터리 충전장치로 구성된다. 이 중에서 배터리 충전장치는 직류전원을 필요로 하는 부하에 안정된 전원을 공급한다. 일반적으로 배터리 충전장치에 사용되는 위상천이 ZVS(영 전압 스위칭) 풀-브릿지 DC/DC 컨버터는 안정적인 ZVS 동작영역을 확보하기 위해 고주파 변압기의 누설 인덕턴스를 증가시키거나 직렬로 인덕턴스를 삽입한다. 이러한 방법은 안정적인 ZVS 동작영역을 확보할 수는 있지만 유효듀티를 감소시키고 고주파 컨버터의 2차측 전압 이용률을 떨어뜨려 원하는 출력전압을 얻기 힘들게 되는 문제가 있다. 그러나, 이 문제는 컨버터에 보조회로를 추가함으로써 해결할 수 있다.The next generation high-speed railway currently under development is a high-speed train with a target speed of 400 km / h and an operating speed of 350 km / h, and high efficiency, high performance and high density power converters are needed to realize this. Auxiliary power supplies for the next-generation high-speed railway consist of an AC / DC converter, a DC / AC static inverter, and a battery charger. Among these, the battery charger supplies stable power to a load requiring DC power. In general, phase shifting ZVS (zero voltage switching) full-bridge DC / DC converters used in battery chargers increase the leakage inductance of high-frequency transformers or insert inductances in series to ensure a stable ZVS operating range. Although this method can secure a stable ZVS operating range, it is difficult to obtain a desired output voltage by reducing the effective duty and decreasing the secondary voltage utilization rate of the high frequency converter. However, this problem can be solved by adding an auxiliary circuit to the converter.
하지만, 직류-직류 풀-브릿지 컨버터의 진상레그 스위치 및 지상레그 스위치의 제어신호를 생성함에 있어서 기존의 아날로그 전용칩과 주변 회로로 구성함에 따라 회로가 복잡해지고 컨버터의 동작조건이 변하는 경우 회로의 교체 및 튜닝 작업이 필요하므로 위상천이 필터 기능을 제어목적에 맞도록 변경가능하는 것이 어려워지는 문제가 있다.
However, when generating the control signal of the forward leg switch and the ground leg switch of a DC-DC full-bridge converter, the circuit is complicated and the circuit is replaced when the operating conditions of the converter change according to the conventional analog chips and peripheral circuits. And tuning is required, so it is difficult to change the phase shift filter function to suit the control purpose.
본 발명의 실시예는 직류-직류 풀-브릿지 컨버터의 진상레그 스위치 및 지상레그 스위치의 제어신호를 생성함에 있어서 회로를 단순화하고 제어를 용이하게 하여 직류-직류 풀-브릿지 컨버터를 제어한다.The embodiment of the present invention simplifies the circuit and facilitates control in generating the control signals of the forward leg switch and the ground leg switch of the DC-DC full-bridge converter to control the DC-DC full-bridge converter.
본 발명의 일 실시예에 따르면, 직류-직류 풀-브릿지 컨버터를 제어하는 위상천이 제어 시스템에 있어서, 레퍼런스 전압과 상기 직류-직류 풀-브릿지 컨버터의 출력을 비교하여 차분값을 출력하는 비교부; 상기 직류-직류 풀-브릿지 컨버터를 스위칭하는 기준 주파수의 기준 주기파를 수신하여 제1구형파를 발생하는 제1구형파 발생부; 상기 제1구형파를 수신하여 상기 제1구형파의 반전 위상을 갖는 제1반전파를 발생하는 제1반전파 발생부; 상기 기준 주파수와 동일한 주파수의 필터입력파 및 상기 차분값을 수신하여 상기 필터입력파에 대비하여 상기 차분값의 크기에 따른 위상천이값을 갖는 제2구형파를 발생하는 위상천이 필터부; 및 상기 제2구형파를 수신하여 상기 제2구형파의 반전 위상을 갖는 제2반전파를 발생하는 제2반전파 발생부를 포함하는 것을 특징으로 하는 위상천이 제어 시스템을 제공한다.According to an embodiment of the present invention, a phase shift control system for controlling a DC-DC full-bridge converter, the phase shift control system comprising: a comparison unit for comparing a reference voltage and the output of the DC-DC full-bridge converter and outputting a difference value; A first square wave generator for generating a first square wave by receiving a reference periodic wave of a reference frequency for switching the DC-DC full-bridge converter; A first half wave generator for receiving the first square wave and generating a first half wave having an inverted phase of the first square wave; A phase shift filter unit receiving a filter input wave having the same frequency as the reference frequency and the difference value and generating a second square wave having a phase shift value corresponding to the magnitude of the difference value in comparison with the filter input wave; And a second half wave generator for receiving the second square wave and generating a second half wave having an inverted phase of the second square wave.
상기 위상천이 제어 시스템은, 상기 직류-직류 풀-브릿지 컨버터의 출력을 수신하여 디지털 값으로 변환하는 A/D 변환부를 추가로 포함하고, 상기 비교부는 상기 디지털 값과 상기 레퍼런스 전압을 비교하여 상기 차분값을 출력할 수 있다.The phase shift control system further includes an A / D converter that receives the output of the DC-DC full-bridge converter and converts the digital value into a digital value, and the comparator compares the digital value with the reference voltage to determine the difference. You can print the value.
상기 필터입력파는 상기 제1구형파일 수 있다.The filter input wave may be the first spherical file.
상기 위상천이 제어 시스템은, 상기 제1구형파 및 상기 제1반전파를 수신하여 데드타임이 형성된 진상 레그 스위치 제어신호를 발생하는 제1 데드타임 발생부; 및 상기 제2구형파 및 상기 제2반전파를 수신하여 데드타임이 형성된 지상 레그 스위치 제어신호를 발생하는 제2 데드타임 발생부를 추가로 포함할 수 있다.The phase shift control system includes: a first dead time generator configured to receive the first square wave and the first half-wave and generate an advance leg switch control signal having a dead time; And a second dead time generator configured to receive the second square wave and the second half-wave and generate a ground leg switch control signal having a dead time.
상기 위상천이 필터부는 상기 차분값을 동작기준 주파수로 매핑하고 소정의 전역통과필터를 구현하는 전달함수에 상기 동작기준 주파수를 변수로 적용하여 위상천이값을 획득할 수 있다.The phase shift filter may map the difference value to an operation reference frequency and obtain a phase shift value by applying the operation reference frequency as a variable to a transfer function for implementing a predetermined global pass filter.
상기 위상천이 필터부는 적어도 한 주기 동안의 상기 필터입력파 값 및 상기 제2구형파의 값을 저장하는 저장부를 구비하고, 상기 차분값을 동작기준 주파수로 매핑하여 상기 동작기준 주파수의 크기에 따라 상기 필터입력파, 상기 필터입력파의 한주기 전의 값 및 상기 제2구형파의 한주기 전의 값을 각각 상기 동작기준 주파수의 함수에 따라 변환하고 각각의 상기 필터입력파, 상기 필터입력파의 한주기 전의 값 및 상기 제2구형파의 한주기 전의 값의 변환값을 합산하여 상기 제2구형파를 발생할 수 있다.The phase shift filter unit may include a storage unit configured to store the filter input wave value and the second square wave value for at least one period, and map the difference value to an operation reference frequency to filter the filter according to the magnitude of the operation reference frequency. An input wave, a value before one period of the filter input wave, and a value before one period of the second square wave are respectively converted as a function of the operation reference frequency, and the value before each period of the filter input wave and the filter input wave, respectively. And the second square wave may be generated by summing conversion values of a value before one cycle of the second square wave.
상기 동작기준 주파수는 상기 차분값이 소정 하한치 이하이면 최저값을 갖고 상기 차분값이 증가함에 따라 선형적으로 증가하다가 상기 차분값이 소정 상한치 이상이면 최대값을 갖도록 할 수 있다.The operation reference frequency may have a minimum value when the difference value is less than or equal to a predetermined lower limit, and increase linearly as the difference value increases, and have a maximum value when the difference value is greater than or equal to a predetermined upper limit value.
또한, 본 발명의 다른 실시예에 따르면, 직류-직류 풀-브릿지 컨버터를 제어하는 위상천이 제어 방법에 있어서, (a) 상기 직류-직류 풀-브릿지 컨버터의 출력과 레퍼런스 전압을 비교하여 차분값을 출력하는 단계; (b) 상기 직류-직류 풀-브릿지 컨버터를 스위칭하는 기준 주파수의 기준 주기파를 수신하여 제1구형파를 발생하는 단계; (c) 상기 제1구형파로부터 상기 제1구형파의 반전위상을 갖는 제1반전파를 발생하는 단계; (d) 상기 스위칭 주기와 동일한 주파수의 필터입력파 및 상기 차분값을 수신하여 상기 필터입력파에 대비하여 상기 차분값의 크기에 따른 위상천이값을 갖는 제2구형파를 발생하는 단계; 및 (e) 상기 제2구형파를 수신하여 상기 제2구형파의 반전 위상을 갖는 제2반전파를 발생하는 단계를 포함하는 것을 특징으로 하는 위상천이 제어 방법을 제공한다.In addition, according to another embodiment of the present invention, in the phase shift control method for controlling a DC-DC full-bridge converter, (a) by comparing the output voltage of the DC-DC full-bridge converter and the reference voltage to the difference value; Outputting; (b) receiving a reference periodic wave of a reference frequency for switching the DC-DC full-bridge converter to generate a first square wave; (c) generating a first half-wave having an inverted phase of the first square wave from the first square wave; (d) receiving a filter input wave having the same frequency as the switching period and the difference value, and generating a second square wave having a phase shift value according to the magnitude of the difference value compared to the filter input wave; And (e) receiving the second square wave to generate a second half wave having an inverted phase of the second square wave.
이상에서 설명한 바와 같이 본 발명의 실시예에 의하면, 직류-직류 풀-브릿지 컨버터의 진상레그 스위치 및 지상레그 스위치의 제어신호를 생성함에 있어서 회로를 단순화하고 용이하게 직류-직류 풀-브릿지 컨버터를 제어하는 효과가 있다.As described above, according to the embodiment of the present invention, the DC-DC full-bridge converter is simplified and easily controlled in generating the control signals of the forward leg switch and the ground leg switch of the DC-DC full-bridge converter. It is effective.
또한, 위상천이 필터를 회로로 구성하지 않고 수식으로 프로그램화하고 프로그램화된 수식을 제어하는 변수에 적용할 수 있도록 동작기준주파수로 변환하여 제어함으로써 제어를 단순화할 수 있으며, 컨버터(200)의 동작 중에 동작조건이 변하는 경우, 회로의 교체 및 튜닝 작업이 불필요하므로 용이하게 위상천이 필터 기능을 제어목적에 맞도록 변경가능하게 하는 효과가 있다.In addition, it is possible to simplify the control by converting and controlling the phase shift filter into an operation reference frequency so that the phase shift filter can be programmed as an equation and applied to a variable controlling the programmed equation without the circuit. The operation of the
도 1은 본 발명의 일 실시예에 따른 직류-직류 풀-브릿지 컨버터(200)를 제어하는 위상천이 제어 시스템(100)을 도시한 도면이다.
도 2는 임의의 위상천이 값을 갖는 위상천이 필터의 회로를 예시한 도면이다.
도 3은 기준 주기파로부터 위상천이 필터부(108)의 출력까지 입출력되는 파형을 예시한 도면이다.
도 4는 진상레그 게이트 신호(S1 게이트 신호, S3 게이트 신호) 및 지상레그 게이트 신호(S2 게이트 신호, S4 게이트 신호)의 출력 파형과 컨버터(200)의 1차측 출력전압 및 출력전류를 나타낸 도면이다.
도 5는 2차측의 캐패시터(Ch)에 걸리는 전압(Vch) 및 전류(Ich)를 도시한 도면이다.
도 6은 본 발명의 일 실시예에 따른 직류-직류 풀-브릿지 컨버터를 제어하는 위상천이 제어 방법을 도시한 흐름도이다.
도 7은 차분값에 따라 매핑되는 동작기준주파수의 변화를 예시한 도면이다.1 is a diagram illustrating a phase
2 is a diagram illustrating a circuit of a phase shift filter having an arbitrary phase shift value.
3 is a diagram illustrating a waveform input and output from a reference periodic wave to the output of the
4 is a diagram illustrating output waveforms of the advanced leg gate signal (S1 gate signal, S3 gate signal) and ground leg gate signal (S2 gate signal, S4 gate signal) and the primary output voltage and output current of the
FIG. 5 is a diagram showing the voltage V ch and the current I ch applied to the capacitor C h on the secondary side.
6 is a flowchart illustrating a phase shift control method of controlling a DC-DC full-bridge converter according to an embodiment of the present invention.
7 is a diagram illustrating a change in an operation reference frequency mapped according to a difference value.
이하, 본 발명의 일부 실시예들을 예시적인 도면을 통해 상세하게 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한, 본 발명의 실시예를 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다.Hereinafter, some embodiments of the present invention will be described in detail through exemplary drawings. In adding reference numerals to the components of each drawing, it should be noted that the same reference numerals are used to refer to the same components as much as possible even if displayed on different drawings. In describing the embodiments of the present invention, when it is determined that the detailed description of the related well-known configuration or function may obscure the gist of the present invention, the detailed description thereof will be omitted.
또한, 본 발명의 실시예의 구성 요소를 설명하는 데 있어서, 제 1, 제 2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질이나 차례 또는 순서 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성 요소 사이에 또 다른 구성 요소가 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다.In addition, in describing the components of the embodiment of the present invention, terms such as first, second, A, B, (a), and (b) may be used. These terms are only for distinguishing the components from other components, and the nature, order or order of the components are not limited by the terms. If a component is described as being "connected", "coupled" or "connected" to another component, that component may be directly connected to or connected to that other component, but there may be another configuration between each component. It is to be understood that the elements may be "connected", "coupled" or "connected".
도 1은 본 발명의 일 실시예에 따른 직류-직류 풀-브릿지 컨버터(200)를 제어하는 위상천이 제어 시스템(100)을 도시한 도면이다.1 is a diagram illustrating a phase
도 1에 도시하듯이 본 발명의 일 실시예에 따른 위상천이 제어 시스템(100)은 비교부(102), 제1구형파 발생부(104), 제1반전파 발생부(106), 위상천이 필터부(108), 제2반전파 발생부(110)를 포함한다. 경우에 따라, 위상천이 제어 시스템(100)은 A/D 변환부(112), 제1 데드타임 발생부(114), 제2 데드타임 발생부(116) 및 게이트 드라이브(118)를 추가로 포함할 수 있다.As shown in FIG. 1, the phase
비교부(102)는 레퍼런스 전압과 직류-직류 풀-브릿지 컨버터(200)의 출력(Vo)을 비교하여 차분값을 출력한다.The
제1구형파 발생부(104)는 직류-직류 풀-브릿지 컨버터(200)를 스위칭하는 기준 주파수의 기준 주기파를 수신하여 구형파로 변환한다.The first
제1반전파 발생부(106)는 제1구형파를 수신하여 제1구형파의 반전 위상을 갖는 제1반전파를 발생한다.The first
위상천이 필터부(108)는 기준 주파수와 동일한 주파수의 필터입력파 및 비교부(102)로부터 차분값을 수신하여, 필터입력파에 대비하여 차분값의 크기에 따른 위상천이값을 갖는 제2구형파를 발생한다.The
제2반전파 발생부(110)는 위상천이 필터부(108)로부터 제2구형파를 수신하여 제2구형파에 대한 반전 위상을 갖는 제2반전파를 발생한다.The second
비교부(102)는 컨버터(200)의 출력(Vo)의 비교기준이 되는 레퍼런스 전압과 직류-직류 풀-브릿지 컨버터(200)의 출력(Vo)을 비교하여 차분값을 출력한다. 레퍼런스 전압은 직류-직류 풀-브릿지 컨버터(200)의 출력의 비교기준이 되는 값으로서, 차분값이 (+)이면 본 발명의 일 실시예에 따른 위상천이 제어 시스템(100)은 직류-직류 풀-브릿지 컨버터(200)의 출력을 감소시키는 방향으로 제어하고, 차분값이 (-)이면 본 발명의 일 실시예에 따른 위상천이 제어 시스템(100)은 직류-직류 풀-브릿지 컨버터(200)의 출력을 증가시키는 방향으로 제어한다.The
한편, 실시예에 따라서는 레퍼런스 전압이 아날로그 값인 경우에는 위상천이 제어 시스템(100)은 직류-직류 풀-브릿지 컨버터(200)의 출력을 직접 수신한다. 만일, 레퍼런스 전압이 디지털 값인 경우에는 위상천이 제어 시스템(100)은 직류-직류 풀-브릿지 컨버터(200)의 출력을 수신하여 디지털 값으로 변환하는 A/D 변환부(112)를 추가로 포함할 수 있으며, 이때, 비교부(102)는 A/D 변환부(112)의 디지털 출력값과 디지털 값을 갖는 레퍼런스 전압을 비교하여 차분값을 출력한다.In some embodiments, when the reference voltage is an analog value, the phase
제1구형파 발생부(104)는 직류-직류 풀-브릿지 컨버터(200)를 스위칭하는 기준 주파수의 기준 주기파를 수신하여 구형파로 변환한다. 여기서, 기준 주기파는 정현파의 형태일 수 있으며, 이에 한정되지는 않는다. 제1구형파 발생부(104)에 의해 기준 주기파는 기준 주기파의 주파수와 동일한 주파수를 갖는 구형파로 변환될 수 있다.The first
제1반전파 발생부(106)는 제1구형파 발생부(104)로부터 제1구형파를 수신하여 제1구형파에 대하여 반전 위상을 갖는 제1반전파를 발생한다. 제1반전파 발생부(106)는 인버터(NOT 게이트) 논리소자를 사용하여 구성될 수 있다.The first
본 발명의 위상천이 제어 시스템(100)은 제1구형파(S1 제어신호) 및 제1반전파(S3 제어신호)의 데드타임을 발생하는 제1 데드타임 발생부(114)를 추가로 포함할 수 있다. 제1 데드타임 발생부(114)는 제1구형파와 제1반전파에 의하여 구동되는 스위칭소자(S1, S3) 간의 온/오프 동작이 토글(toggle)될 때 일정시간동안 데드타임을 발생하기 위한 것이다.The phase
스위치소자간 온/오프 동작이 토글될 때 비록 게이트신호는 오프되었지만 반도체 스위치소자(예를 들어, S1)가 실제로 오프가 되어 하이임피던스 상태를 가지기 위해서는 다소의 시간이 필요하게 되는데 이때, 다른 스위치소자(예를 들어, S3)도 S3 제어신호에 의해 온(On)되어 두 스위치소자가 모두 온 상태가 되므로 쇼트현상이 발생되어 스위치소자(S1, S3)가 파손되는 문제점이 발생할 수 있다. 따라서, 이를 방지하기 위하여 스위치소자 간 온/오프 동작이 토글될 때 일정시간동안 두 스위치소자 모두가 오프 상태가 되는 데드타임이 발생되도록 하여 반도체 스위치 소자의 손상을 방지한다.When the on / off operation between the switch elements is toggled, although the gate signal is turned off, some time is required for the semiconductor switch element (for example, S1) to be actually turned off to have a high impedance state. For example, S3 is also turned on by the S3 control signal, and both switch elements are turned on, so that a short phenomenon occurs and the switch elements S1 and S3 may be damaged. Therefore, in order to prevent this, when the on / off operation between the switch elements is toggled, a dead time occurs in which both switch elements are turned off for a predetermined time, thereby preventing damage to the semiconductor switch element.
제1반전파 발생부(106)가 제1구형파 발생부(104)에서 발생한 제1구형파를 수신하여 제1반전파를 생성함으로써, 제1구형파(S1 제어신호) 및 제1반전파(S3 제어신호)를 합한 한 쌍의 진상 레그(Leading Leg) 스위치 제어신호가 발생된다.The first
위상천이 필터부(108)는 스위칭 기준 주파수와 동일한 주파수의 필터입력파 및 비교부(102)로부터 차분값을 수신한다. 여기서, 필터입력파는 제1구형파 발생부(104)에서 발생한 구형파일 수도 있고, 정현파 형태의 기준 주기파일 수도 있다. 본 실시예에서는 제1구형파 발생부(104)에서 발생한 구형파를 가정하여 설명한다.The
위상천이 필터부(108)는 필터입력파 대비 차분값의 크기에 따른 위상천이값을 갖는 제2구형파를 발생한다.The
위상천이 필터부(108)는 차분값을 동작기준 주파수로 매핑하고, 필터입력파에 대하여 소정의 전역통과필터를 구현하는 전달함수에 매핑된 동작기준 주파수를 적용하여, 필터입력파 대비 차분값에 따른 위상천이값을 갖는 제2구형파를 획득할 수 있다.The phase
위상천이 필터부(108)는 임의의 위상천이 전역필터 기능을 가지는 전달함수를 구현하도록 프로그램화될 수 있다.The
도 2는 임의의 위상천이 값을 갖는 위상천이 필터의 회로를 예시한 도면이다.2 is a diagram illustrating a circuit of a phase shift filter having an arbitrary phase shift value.
도 2에 도시하듯이, 위상천이 필터부(108)의 위상천이 필터 기능은 단일이득을 가지는 전달함수의 일 예로서 수학식 1과 같이 표현할 수 있다. 본 실시예에서 수학식 1의 전달함수를 예로 들었으나 이에 한정되지는 않는다.As illustrated in FIG. 2, the phase shift filter function of the
(단, ω: 스위칭 주파수)(Ω: switching frequency)
수학식 1은 수학식 2로 표현될 수 있다.
(단, )(only, )
수학식 2는 "A+jB"의 형태로 나타낼 수 있으며, 분자각에서 분모각을 빼면 수학식 3으로 표현할 수 있으며 이는 이득이 1로 ωc(동작기준 주파수)의 값만 바꿔주면 위상조정이 가능하다.
(단, )(only, )
여기서, 동작기준 주파수는 차분값이 소정 하한치 이하이면 최저값을 갖고 차분값이 증가함에 따라 동작기준 주파수가 비례하여 증가하다가 차분값이 소정 상한치 이상이면 동작기준 주파수가 최대값을 갖도록 설정할 수 있다. 예를 들어, ω = 100 kHz, R = 100 kΩ, C = 0.1 μF이라 도 2의 회로 상의 조건을 가정하면, 차분값이 0이면 (ωc = 100 kHz)로 설정하고, 차분값이 +1 이상이면, (ωc = 200 kHz)로 설정하고, 차분값이 -1 이하이면 (ωc = 50 kHz)로 설정하고, 차분값이 +1과 -1 사이에서는 선형적으로 변하도록 설정할 수 있다.Here, the operation reference frequency may be set to have a minimum value when the difference value is less than or equal to a predetermined lower limit, and to increase the operation reference frequency proportionally as the difference value increases, and to set the operation reference frequency to have a maximum value when the difference value is greater than or equal to the predetermined upper limit value. For example, suppose on the circuit conditions of Fig. 2 that ω = 100 kHz, R = 100 kΩ, and C = 0.1 μF, if the difference value is 0, it is set to (ω c = 100 kHz) and the difference value is +1. If it is above, it can be set to (ω c = 200 kHz), and if the difference is less than -1, it can be set to (ω c = 50 kHz) and set so that the difference varies linearly between +1 and -1. .
따라서, 차분값이 +1이면 위상천이값은 120°, 차분값이 0이면 위상천이값은 90°, 차분값이 -1이면 위상천이값은 60°가 되도록 한다.Therefore, if the difference value is +1, the phase shift value is 120 °, if the difference value is 0, the phase shift value is 90 °, and if the difference value is -1, the phase shift value is 60 °.
위상천이 필터부(108)가 위상천이 필터 기능을 제어하여 제2구형파를 발생하기 위해서는 다음의 과정을 거쳐 이루어질 수 있다.In order to generate the second square wave by controlling the phase shift filter function, the
1단계: 위상천이 필터의 전달함수를 수학식 4와 같이 아날로그 도메인에서 결정한다.Step 1: The transfer function of the phase shift filter is determined in the analog domain as shown in Equation 4.
2단계: (Tustin 변환)를 대입하여 수학식 5와 같이 Z 도메인에서 정리한다(단, T: 스위칭 주파수의 주기).Step 2: (Tustin transform) is substituted in the Z domain as shown in Equation 5 (where T is the period of the switching frequency).
(단, , , 이다.)(only, , , to be.)
3단계: 관계를 이용하여 수학식 6과 같이 시간 도메인으로 옮긴다.Step 3: The relationship is used to move to the time domain as shown in Equation 6.
수학식 6에 나타낸 바와 같이, 위상천이 필터부(108)는 차분값을 동작기준 주파수로 매핑(ωc)한 후, 동작기준 주파수의 크기에 따라 필터입력파(x(t)), 필터입력파의 한주기 전의 값(x(t-T)) 및 제2구형파의 한주기 전의 값(y(t-T))을 각각 동작기준 주파수의 함수에 따라 변환하고, 필터입력파의 변환값(-(ωcT-2)x(t)/(ωcT+2)), 필터입력파의 한주기 전의 값의 변환값(여기서는 x(t-T))) 및 제2구형파의 한주기 전의 값의 변환값(-(ωcT-2)y(t-T)/(ωcT+2))을 합산하여 수학식 6에서와 같은 제2구형파를 발생할 수 있다.As shown in Equation 6, the
위상천이 필터부(108)는 저장부(108a)를 구비하여 최소한 최근 한주기 동안의 필터입력파의 값과 최소한 최근 한주기 동안의 제2구형파의 값을 저장한다. 따라서, 위상천이 필터부(108)는 필터입력파의 한주기 전의 값(x(t-T)) 및 제2구형파의 한주기 전의 값(y(t-T))을 저장부(108a)로부터 읽어들인다.The phase
위상천이 필터부(108)는 입력되는 차분값이 0일 때 필터입력파와 소정의 위상차를 갖도록 제2구형파를 발생할 수 있다. 이는 컨버터(200)의 영전압 영전류 스위칭을 구현하기 위한 것으로서 공지된 사항이므로 상세한 내용은 생략한다.The
제2반전파 발생부(110)가 위상천이 필터부(108)에서 발생한 제2구형파를 수신하여 제2반전파를 생성함으로써, 제2구형파(S2 제어신호) 및 제2반전파(S4 제어신호)를 합한 한 쌍의 지상 레그(Lagging Leg) 스위치 제어신호가 발생된다.The second
본 발명의 위상천이 제어 시스템(100)은 지상 레그 스위치 제어신호의 데드타임을 발생하는 제2 데드타임 발생부(116)를 추가로 포함할 수 있다. 제2 데드타임 발생부(116)는 S2 제어신호와 S4 제어신호에 의하여 구동되는 스위칭소자(S2, S4) 간의 온/오프 동작이 토글(toggle)될 때 일정시간동안 데드타임을 발생하기 위한 것이다.The phase
여기서 제1 데드타임 발생부(114) 및 제2 데드타임 발생부(116)가 별개로 구성되는 것으로 설명하였으나, 실시예에 따라서는 하나의 회로로 구성될 수도 있으며, 본 발명이 이에 한정되지는 않는다.Although the first dead
게이트 드라이브(118)는 제1 데드타임 발생부(114) 및 제2 데드타임 발생부(116)로부터 발생한 진상레그 게이트신호(S1 게이트신호 및 S3 게이트신호), 지상레그 게이트신호(S2 게이트신호 및 S4 게이트신호)를 수신하여 각각 스위치 S1, S2, S3, S4의 데이트를 구동하는 진상레그 구동신호(G1 및 G3), 지상레그 구동신호(G2, G4)를 발생한다.The
게이트 드라이브(118)의 스위치 구동에 따라 진상 레그 스위치(S1, S3)와 지상레그 스위치(S2, S4)의 온(On) 타임 위상차가 조절되어 컨버터(200)의 출력(Vo)이 제어된다.According to the switch driving of the
도 3은 기준 주기파로부터 위상천이 필터부(108)의 출력까지 입출력되는 파형을 예시한 도면이다.3 is a diagram illustrating a waveform input and output from a reference periodic wave to the output of the
도 3a와 같은 기준 주기파가 제1구형파 발생부(104)에 입력되면 제1구형파 발생부(104)에서는 도 3b와 같은 제1구형파가 발생한다. 도 3b와 같은 제1구형파와 비교부(102)로부터 차분값이 위상천이 필터부(108)에 입력되면 위상천이 필터부(108)에서는 수신되는 차분값의 크기에 따라 제1구형파(즉, 필터입력파)에 대하여 위상차를 갖는 도 3c에 도시한 바와 같은 파형이 생성된다. 여기에 오피 앰프(op-amp)와 같은 구형파를 발생하는 장치를 위상천이 필터부(108)의 출력에 연결하면 도 3d와 같은 구형파 형태의 스위칭 파형이 생성된다. 일반적으로 위상천이 필터부(108) 내에는 오피 앰프(op-amp)와 같은 구형파 발생장치를 이용하여 도 3d와 같은 파형이 출력되도록 할 수 있다.When the reference periodic wave as shown in FIG. 3A is input to the first
전술하였듯이, 위상천이 필터부(108) 및 제2반전파 발생부(110)에 의해 지상레그 스위치 제어신호(S2 제어신호 및 S4 제어신호)의 위상이 진상레그 스위치 제어신호(S1 제어신호 및 S3 제어신호) 대비 위상을 변화시켜 직류-직류 풀-브릿지 컨버터(200)가 원하는 출력전압을 얻을 수 있도록 한다.As described above, the
도 4는 진상레그 게이트 신호(S1 게이트 신호, S3 게이트 신호) 및 지상레그 게이트 신호(S2 게이트 신호, S4 게이트 신호)의 출력 파형과 컨버터(200)의 1차측 출력전압 및 출력전류를 나타낸 도면이다.4 is a diagram illustrating output waveforms of the advanced leg gate signal (S1 gate signal, S3 gate signal) and ground leg gate signal (S2 gate signal, S4 gate signal) and the primary output voltage and output current of the
도 4a는 각각 발생하는 한 쌍의 진상레그 게이트 신호(S1 게이트 신호, S3 게이트 신호)의 타이밍을 비교하기 위하여 하나의 시간축 상에 도시한 도면이다.FIG. 4A is a diagram illustrating one timing axis in order to compare timings of a pair of advanced leg gate signals (S1 gate signal and S3 gate signal), respectively.
도 4a에 도시하듯이 진상레그 게이트 신호(S1 게이트 신호, S3 게이트 신호)에는 제1 데드타임 발생부(114)에 의해 데드타임이 발생되어, S1 게이트 신호 및 S3 게이트 신호파형 사이에는 데드타임만큼 간격이 설정되어 스위치 S1, S3의 동시 도통을 방지한다.As shown in FIG. 4A, the dead time is generated by the first
또한, 도 4b는 각각 발생하는 한 쌍의 지상레그 게이트 신호(S2 게이트 신호, S4 게이트 신호)의 타이밍을 비교하기 위하여 하나의 시간축 상에 도시한 도면이다.4B is a diagram illustrating one timing axis in order to compare timings of a pair of ground leg gate signals (S2 gate signal and S4 gate signal), respectively.
도 4b에 도시하듯이 지상레그 게이트 신호(S2 게이트 신호, S4 게이트 신호)에 대하여도 제2 데드타임 발생부(116)에 의해 데드타임이 발생되어 S2 게이트 신호 및 S4 게이트 신호파형 사이에는 데드타임만큼 간격이 설정되어 스위치 S2, S4의 동시 도통을 방지한다.As shown in FIG. 4B, the dead time is also generated by the second
도 4c는 컨버터(200)의 1차측 출력전압을 도시한 도면이고, 도 4d는 컨버터(200)의 1차측 출력전류를 도시한 도면이다. 4C illustrates the primary output voltage of the
도 4c에 도시하듯이, S1, S2가 동시에 온(On)이 되는 구간에서 (+)의 1차측 출력파형이 발생하고, S3, S4가 동시에 온(On)이 되는 구간에서 (-)의 1차측 출력파형이 발생한다. 이와 같이 진상레그 게이트 신호(S1 게이트 신호, S3 게이트 신호)와 지상레그 게이트 신호(S2 게이트 신호, S4 게이트 신호)의 위상차를 조절함으로써 S1, S2가 동시에 온(On)이 되는 구간 및 S3, S4가 동시에 온(On)이 되는 구간을 조절함으로써 1차측 출력전압을 제어한다. 따라서, 1차측 출력전압에 비례하여 2차측 출력전압 및 컨버터(200)의 출력(Vo)이 제어된다.As shown in Fig. 4C, a positive output waveform of positive side occurs in a section in which S1 and S2 are on at the same time, and a negative one in a section in which S3 and S4 are on at the same time. A secondary output waveform is generated. By adjusting the phase difference between the advanced leg gate signal (S1 gate signal, S3 gate signal) and the ground leg gate signal (S2 gate signal, S4 gate signal) as described above, the sections in which S1 and S2 are simultaneously On and S3 and S4 The primary output voltage is controlled by adjusting the section at which both are on simultaneously. Therefore, the secondary output voltage and the output Vo of the
도 5는 2차측의 캐패시터(Ch)에 걸리는 전압(Vch) 및 전류(Ich)를 도시한 도면이다.FIG. 5 is a diagram showing the voltage V ch and the current I ch applied to the capacitor C h on the secondary side.
도 5에 도시하듯이, 전압(Vch)는 S1, S2가 동시에 온(On)이 되는 구간 및 S3, S4가 동시에 온(On)이 되는 구간에서 전압이 발생하고 이 전압(Vch)이 출력부하로 전달된다.Fig. As shown in Figure 5, voltage (V ch) is S1, S2 are simultaneously turned on (On) This section and S3, S4 is turned on (On) the interval voltage occurs, and the voltage (V ch) in which at the same time is It is delivered to the output load.
도 6은 본 발명의 일 실시예에 따른 직류-직류 풀-브릿지 컨버터를 제어하는 위상천이 제어 방법을 도시한 흐름도이다.6 is a flowchart illustrating a phase shift control method of controlling a DC-DC full-bridge converter according to an embodiment of the present invention.
도 6에 도시하듯이 본 발명의 일 실시예에 따른 위상천이 제어 방법은 차분값 출력단계(S602), 제1구형파 발생단계(S604), 제1반전파 발생단계(S606), 필터입력파 및 차분값 수신단계(S608), 동작기준주파수 매핑단계(S610), 제2구형파 발생단계(S612), 제2반전파 발생단계(S614), 데드타임 발생단계(S616) 및 스위치 게이트 드라이브단계(618)를 포함한다.As shown in FIG. 6, the method for controlling phase shift according to an embodiment of the present invention includes a difference value output step S602, a first square wave generation step S604, a first half wave generation step S606, a filter input wave and Differential value receiving step (S608), operation reference frequency mapping step (S610), second square wave generation step (S612), second half-wave generation step (S614), dead time generation step (S616) and switch gate drive step (618) ).
차분값 출력단계(S602)에서는 직류-직류 풀-브릿지 컨버터의 출력(Vo)과 레퍼런스 전압을 비교하여 차분값을 출력한다. 이때, 직류-직류 풀-브릿지 컨버터의 출력(Vo)이 아날로그 값을 갖는 경우 곧바로 레퍼런스 전압과 비교될 수도 있으나(이 경우에는 레퍼런스 전압도 아날로그 값일 수 있음.), 컨버터의 출력(Vo)을 A/D변환한 후 레퍼런스 전압과 비교하여 차분값을 출력할 수도 있다(이 경우엔 레퍼런스 전압도 디지털 값일 수 있음).In the difference value output step S602, the difference value is output by comparing the output Vo of the DC-DC full-bridge converter with a reference voltage. In this case, when the output Vo of the DC-DC full-bridge converter has an analog value, it may be directly compared with the reference voltage (in this case, the reference voltage may also be an analog value), but the output Vo of the converter is A. After the / D conversion, the difference value may be output compared with the reference voltage (in this case, the reference voltage may also be a digital value).
제1구형파 발생단계(S604)에서는 직류-직류 풀-브릿지 컨버터(200)를 스위칭하는 기준 주파수의 기준 주기파를 수신하여 제1구형파를 발생한다.In the first square wave generation step S604, a reference square wave of a reference frequency for switching the DC-DC full-
제1반전파 발생단계(S606)에서는 제1구형파로부터 제1구형파의 반전위상을 갖는 제1반전파를 발생한다.In the first half wave generation step (S606), a first half wave is generated from the first square wave having the inverted phase of the first square wave.
필터입력파 및 차분값 수신단계(S608)에서는 컨버터(200)의 스위칭 주기와 동일한 주파수의 필터입력파 및 차분값 출력단계(S602)에서 발생한 차분값을 수신한다. 여기서, 필터입력파는 제1구형파일 수 있다.In the filter input wave and difference value receiving step S608, the filter input wave and difference value output step S602 having the same frequency as the switching period of the
동작기준주파수 매핑단계(S610)에서는 수신된 차분값을 동작기준 주파수로 매핑한다. 여기서 매핑되는 동작기준 주파수는 차분값이 소정 하한치 이하이면 최저 동작기준주파수 값을 갖고 차분값이 증가함에 따라 선형적으로 증가하다가 차분값이 소정 상한치 이상이면 최대 동작기준주파수 값을 갖도록 설정될 수 있다.In the operation reference frequency mapping step (S610), the received difference value is mapped to the operation reference frequency. Here, the operation reference frequency mapped may be set to have a minimum operation reference frequency value when the difference value is less than or equal to a predetermined lower limit, and to increase linearly as the difference value increases, and to have a maximum operation reference frequency value when the difference value is greater than or equal to the predetermined upper limit value. .
도 7은 차분값에 따라 매핑되는 동작기준주파수의 변화를 예시한 도면이다.7 is a diagram illustrating a change in an operation reference frequency mapped according to a difference value.
도 7은 차분값이 증가함에 따라 동작기준주파수가 선형적으로 증가하는 구간의 경우 차분값에 비례하여 동작기준주파수가 증가함을 나타내기 위한 것으로서 반드시 선형적으로 증가한다는 의미는 아니다.FIG. 7 illustrates that the operation reference frequency increases in proportion to the difference value when the operation reference frequency increases linearly as the difference value increases, and does not necessarily increase linearly.
제2구형파 발생단계(S612)에서는 필터입력파에 대하여 차분값의 크기에 따른 위상천이값을 갖는 제2구형파를 발생한다.In the second square wave generation step (S612), a second square wave having a phase shift value according to the magnitude of the difference value is generated with respect to the filter input wave.
제2구형파 발생단계(S612)에서는 동작기준주파수 매핑단계(S610)에서 발생된 동작기준 주파수의 크기에 따라 필터입력파, 필터입력파의 한주기 전의 값 및 제2구형파의 한주기 전의 값을 각각 동작기준 주파수의 함수에 따라 변환하고 각각의 필터입력파, 필터입력파의 한주기 전의 값 및 제2구형파의 한주기 전의 값의 변환값을 합산하여 제2구형파를 발생한다.In the second square wave generation step S612, the filter input wave, the value before one cycle of the filter input wave, and the value before one cycle of the second square wave are respectively determined according to the magnitude of the operation reference frequency generated in the operation reference frequency mapping step S610. A second square wave is generated by converting as a function of the operation reference frequency and adding up the converted values of each filter input wave, one cycle before the filter input wave, and one cycle before the second square wave.
제2반전파 발생단계(S614)에서는 제2구형파를 수신하여 제2구형파의 반전 위상을 갖는 제2반전파를 발생한다.In the second half wave generation step (S614), a second square wave is received to generate a second half wave having an inverted phase of the second square wave.
데드타임 발생단계(S616)에서는 제1구형파(S1 제어신호) 및 제1반전파(S3 제어신호) 사이의 데드타임 및 제2구형파(S2 제어신호) 및 제2반전파(S4 제어신호) 사이의 데드타임을 발생한다.In the dead time generating step (S616), the dead time between the first square wave (S1 control signal) and the first half wave (S3 control signal) and between the second square wave (S2 control signal) and the second half wave (S4 control signal) Will cause dead time.
스위치 게이트 드라이브단계(618)에서는 제1 데드타임 발생부(114) 및 제2 데드타임 발생부(116)로부터 발생한 진상레그 게이트신호(S1 게이트신호 및 S3 게이트신호), 지상레그 게이트신호(S2 게이트신호 및 S4 게이트신호)를 수신하여 각각 스위치 S1, S2, S3, S4의 데이트를 구동하는 진상레그 구동신호(G1 및 G3), 지상레그 구동신호(G2, G4)를 발생한다.In the switch gate drive operation 618, an advance leg gate signal (S1 gate signal and an S3 gate signal) and a ground leg gate signal (S2 gate) generated from the first
게이트 드라이브(118)의 스위치 구동에 따라 진상 레그 스위치(S1, S3)와 지상레그 스위치(S2, S4)의 온(On) 타임 위상차가 조절되어 컨버터(200)의 출력(Vo)이 제어된다.According to the switch driving of the
이상에서 설명한 바와 같이 본 발명의 실시예에 의하면, 직류-직류 풀-브릿지 컨버터의 진상레그 스위치 및 지상레그 스위치의 제어신호를 생성함에 있어서 회로를 단순화하고 용이하게 직류-직류 풀-브릿지 컨버터를 제어하는 효과가 있다.As described above, according to the embodiment of the present invention, the DC-DC full-bridge converter is simplified and easily controlled in generating the control signals of the forward leg switch and the ground leg switch of the DC-DC full-bridge converter. It is effective.
또한, 위상천이 필터를 회로로 구성하지 않고 수식으로 프로그램화하고 프로그램화된 수식을 제어하는 변수에 적용할 수 있도록 동작기준주파수로 변환하여 제어함으로써 제어를 단순화할 수 있으며, 컨버터(200)의 동작 중에 동작조건이 변하는 경우, 회로의 교체 및 튜닝 작업이 불필요하므로 용이하게 위상천이 필터 기능을 제어목적에 맞도록 변경가능하게 하는 효과가 있다.In addition, it is possible to simplify the control by converting and controlling the phase shift filter into an operation reference frequency so that the phase shift filter can be programmed as an equation and applied to a variable controlling the programmed equation without the circuit. The operation of the
이상에서, 본 발명의 실시예를 구성하는 모든 구성 요소들이 하나로 결합되거나 결합되어 동작하는 것으로 설명되었다고 해서, 본 발명이 반드시 이러한 실시예에 한정되는 것은 아니다. 즉, 그 모든 구성 요소들이 하나 이상으로 선택적으로 결합하여 동작할 수도 있다. 또한, 그 모든 구성 요소들이 각각 하나의 독립적인 하드웨어로 구현될 수 있지만, 각 구성 요소들의 그 일부 또는 전부가 선택적으로 조합되어 하나 또는 복수 개의 하드웨어에서 조합된 일부 또는 전부의 기능을 수행하는 프로그램 모듈을 갖는 컴퓨터 프로그램으로서 구현될 수도 있다. 그 컴퓨터 프로그램을 구성하는 코드들 및 코드 세그먼트들은 본 발명의 기술 분야의 당업자에 의해 용이하게 추론될 수 있을 것이다. 이러한 컴퓨터 프로그램은 컴퓨터가 읽을 수 있는 저장매체(Computer Readable Media)에 저장되어 컴퓨터에 의하여 읽혀지고 실행됨으로써, 본 발명의 실시예를 구현할 수 있다. 컴퓨터 프로그램의 저장매체로서는 자기 기록매체, 광 기록매체, 캐리어 웨이브 매체 등이 포함될 수 있다.In the above description, all elements constituting the embodiments of the present invention are described as being combined or operating in combination, but the present invention is not necessarily limited to the embodiments. That is, all of the components may operate selectively in combination with one or more of them. In addition, although all of the components may be implemented in one independent hardware, each or all of the components may be selectively combined to perform some or all functions combined in one or a plurality of hardware. It may be implemented as a computer program having a. Codes and code segments constituting the computer program may be easily inferred by those skilled in the art. Such a computer program may be stored in a computer readable storage medium and read and executed by a computer, thereby implementing embodiments of the present invention. The storage medium of the computer program may include a magnetic recording medium, an optical recording medium, a carrier wave medium, and the like.
또한, 이상에서 기재된 "포함하다", "구성하다" 또는 "가지다" 등의 용어는, 이와 명시적으로 상반되는 기재가 없는 한, 해당 구성 요소가 내재될 수 있음을 의미하는 것이므로, 다른 구성 요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것으로 해석되어야 한다. 기술적이거나 과학적인 용어를 포함한 모든 용어들은, 다르게 정의되지 않는 한, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 사전에 정의된 용어와 같이 일반적으로 사용되는 용어들은 관련 기술의 문맥 상의 의미와 일치하는 것으로 해석되어야 하며, 본 발명에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.In addition, the terms "comprise", "comprise", or "having" described above mean that the corresponding component may be embedded unless otherwise stated, and thus, other components. It should be construed that it may further include other components rather than to exclude them. All terms, including technical and scientific terms, have the same meanings as commonly understood by one of ordinary skill in the art unless otherwise defined. Terms commonly used, such as terms defined in a dictionary, should be interpreted to coincide with the contextual meaning of the related art, and shall not be construed in an ideal or excessively formal sense unless explicitly defined in the present invention.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.The foregoing description is merely illustrative of the technical idea of the present invention, and various changes and modifications may be made by those skilled in the art without departing from the essential characteristics of the present invention. Therefore, the embodiments disclosed in the present invention are not intended to limit the technical idea of the present invention but to describe the present invention, and the scope of the technical idea of the present invention is not limited by these embodiments. The protection scope of the present invention should be interpreted by the following claims, and all technical ideas within the equivalent scope should be interpreted as being included in the scope of the present invention.
100: 위상천이 제어 시스템
102: 비교부
104: 제1구형파 발생부
106: 제1반전파 발생부
108: 위상천이 필터부
108a: 저장부
110: 제2반전파 발생부
112: A/D 변환부
114: 제1데드타임 발생부
116: 제2데드타임 발생부
118: 게이트 드라이브
200: 컨버터100: phase shift control system
102: comparison unit
104: first square wave generator
106: first half wave generator
108: phase shift filter
108a: storage
110: second half wave generator
112: A / D converter
114: first dead time generator
116: second dead time generating unit
118: gate drive
200: converter
Claims (13)
레퍼런스 전압과 상기 직류-직류 풀-브릿지 컨버터의 출력을 비교하여 차분값을 출력하는 비교부;
상기 직류-직류 풀-브릿지 컨버터를 스위칭하는 기준 주파수의 기준 주기파를 수신하여 제1구형파를 발생하는 제1구형파 발생부;
상기 제1구형파를 수신하여 상기 제1구형파의 반전 위상을 갖는 제1반전파를 발생하는 제1반전파 발생부;
상기 기준 주파수와 동일한 주파수의 필터입력파 및 상기 차분값을 수신하여 상기 필터입력파에 대비하여 상기 차분값의 크기에 따른 위상천이값을 갖는 제2구형파를 발생하는 위상천이 필터부; 및
상기 제2구형파를 수신하여 상기 제2구형파의 반전 위상을 갖는 제2반전파를 발생하는 제2반전파 발생부
를 포함하되,
상기 위상천이 필터부는 적어도 한 주기 동안의 상기 필터입력파 값 및 상기 제2구형파의 값을 저장하는 저장부를 구비하고, 상기 차분값을 동작기준 주파수로 매핑하여 상기 동작기준 주파수의 크기에 따라 상기 필터입력파, 상기 필터입력파의 한주기 전의 값 및 상기 제2구형파의 한주기 전의 값을 각각 상기 동작기준 주파수의 함수에 따라 변환하고 각각의 상기 필터입력파, 상기 필터입력파의 한주기 전의 값 및 상기 제2구형파의 한주기 전의 값의 변환값을 합산하여 상기 제2구형파를 발생하는 것을 특징으로 하는 위상천이 제어 장치.In the phase shift control device for controlling a DC-DC full-bridge converter,
A comparator for comparing a reference voltage with an output of the DC-DC full-bridge converter and outputting a difference value;
A first square wave generator for generating a first square wave by receiving a reference periodic wave of a reference frequency for switching the DC-DC full-bridge converter;
A first half wave generator for receiving the first square wave and generating a first half wave having an inverted phase of the first square wave;
A phase shift filter unit receiving a filter input wave having the same frequency as the reference frequency and the difference value and generating a second square wave having a phase shift value corresponding to the magnitude of the difference value in comparison with the filter input wave; And
A second half wave generator for receiving the second square wave and generating a second half wave having an inverted phase of the second square wave;
Including,
The phase shift filter unit may include a storage unit configured to store the filter input wave value and the second square wave value for at least one period, and map the difference value to an operation reference frequency to filter the filter according to the magnitude of the operation reference frequency. An input wave, a value before one period of the filter input wave, and a value before one period of the second square wave are respectively converted as a function of the operation reference frequency, and the value before each period of the filter input wave and the filter input wave, respectively. And generating the second square wave by summing conversion values of a value before one cycle of the second square wave.
상기 위상천이 제어 장치는,
상기 직류-직류 풀-브릿지 컨버터의 출력을 수신하여 디지털 값으로 변환하는 A/D 변환부를 추가로 포함하고,
상기 비교부는 상기 디지털 값과 상기 레퍼런스 전압을 비교하여 상기 차분값을 출력하는 것을 특징으로 하는 위상천이 제어 장치.The method of claim 1,
The phase shift control device,
And an A / D converter for receiving the output of the DC-DC full-bridge converter and converting it into a digital value.
And the comparator compares the digital value with the reference voltage and outputs the difference value.
상기 필터입력파는 상기 제1구형파인 것을 특징으로 하는 위상천이 제어 장치.The method of claim 1,
And the filter input wave is the first square wave.
상기 위상천이 제어 장치는,
상기 제1구형파 및 상기 제1반전파를 수신하여 데드타임이 형성된 진상 레그 스위치 제어신호를 발생하는 제1 데드타임 발생부; 및
상기 제2구형파 및 상기 제2반전파를 수신하여 데드타임이 형성된 지상 레그 스위치 제어신호를 발생하는 제2 데드타임 발생부
를 추가로 포함하는 것을 특징으로 하는 위상천이 제어 장치.The method of claim 1,
The phase shift control device,
A first dead time generator configured to receive the first square wave and the first half-wave and generate an advance leg switch control signal having a dead time; And
A second dead time generator for receiving the second square wave and the second half-wave and generating a ground leg switch control signal having a dead time;
Phase shift control apparatus further comprising a.
레퍼런스 전압과 상기 직류-직류 풀-브릿지 컨버터의 출력을 비교하여 차분값을 출력하는 비교부;
상기 직류-직류 풀-브릿지 컨버터를 스위칭하는 기준 주파수의 기준 주기파를 수신하여 제1구형파를 발생하는 제1구형파 발생부;
상기 제1구형파를 수신하여 상기 제1구형파의 반전 위상을 갖는 제1반전파를 발생하는 제1반전파 발생부;
상기 기준 주파수와 동일한 주파수의 필터입력파 및 상기 차분값을 수신하여 상기 필터입력파에 대비하여 상기 차분값의 크기에 따른 위상천이값을 갖는 제2구형파를 발생하는 위상천이 필터부; 및
상기 제2구형파를 수신하여 상기 제2구형파의 반전 위상을 갖는 제2반전파를 발생하는 제2반전파 발생부
를 포함하되,
상기 위상천이 필터부는 상기 차분값을 동작기준 주파수로 매핑하고 소정의 전역통과필터를 구현하는 전달함수에 상기 동작기준 주파수를 변수로 적용하여 위상천이값을 획득하고, 상기 동작기준 주파수는 상기 차분값이 소정 하한치 이하이면 최저값을 갖고 상기 차분값이 증가함에 따라 선형적으로 증가하다가 상기 차분값이 소정 상한치 이상이면 최대값을 갖도록 하는 것을 특징으로 하는 위상천이 제어 장치.In the phase shift control device for controlling a DC-DC full-bridge converter,
A comparator for comparing a reference voltage with an output of the DC-DC full-bridge converter and outputting a difference value;
A first square wave generator for generating a first square wave by receiving a reference periodic wave of a reference frequency for switching the DC-DC full-bridge converter;
A first half wave generator for receiving the first square wave and generating a first half wave having an inverted phase of the first square wave;
A phase shift filter unit receiving a filter input wave having the same frequency as the reference frequency and the difference value and generating a second square wave having a phase shift value corresponding to the magnitude of the difference value in comparison with the filter input wave; And
A second half wave generator for receiving the second square wave and generating a second half wave having an inverted phase of the second square wave;
Including,
The phase shift filter unit maps the difference value to an operation reference frequency and obtains a phase shift value by applying the operation reference frequency as a variable to a transfer function for implementing a predetermined global pass filter, and the operation reference frequency is the difference value. The phase shift control device having a minimum value below the predetermined lower limit and linearly increasing as the difference value increases, and having a maximum value when the difference value is above the predetermined upper limit value.
상기 동작기준 주파수는 상기 차분값이 소정 하한치 이하이면 최저값을 갖고 상기 차분값이 증가함에 따라 선형적으로 증가하다가 상기 차분값이 소정 상한치 이상이면 최대값을 갖도록 하는 것을 특징으로 하는 위상천이 제어 장치.The method of claim 1,
The operation reference frequency has a minimum value when the difference value is less than or equal to a predetermined lower limit, and increases linearly as the difference value increases, and has a maximum value when the difference value is greater than or equal to a predetermined upper limit value.
(a) 상기 직류-직류 풀-브릿지 컨버터의 출력과 레퍼런스 전압을 비교하여 차분값을 출력하는 단계;
(b) 상기 직류-직류 풀-브릿지 컨버터를 스위칭하는 기준 주파수의 기준 주기파를 수신하여 제1구형파를 발생하는 단계;
(c) 상기 제1구형파로부터 상기 제1구형파의 반전위상을 갖는 제1반전파를 발생하는 단계;
(d) 상기 스위칭 주기와 동일한 주파수의 필터입력파 및 상기 차분값을 수신하여 상기 필터입력파에 대비하여 상기 차분값의 크기에 따른 위상천이값을 갖는 제2구형파를 발생하는 단계; 및
(e) 상기 제2구형파를 수신하여 상기 제2구형파의 반전 위상을 갖는 제2반전파를 발생하는 단계
를 포함하되,
상기 단계 (d)에서,
상기 차분값을 동작기준 주파수로 매핑하고 상기 동작기준 주파수의 크기에 따라 상기 필터입력파, 상기 필터입력파의 한주기 전의 값 및 상기 제2구형파의 한주기 전의 값을 각각 상기 동작기준 주파수의 함수에 따라 변환하고 각각의 상기 필터입력파, 상기 필터입력파의 한주기 전의 값 및 상기 제2구형파의 한주기 전의 값의 변환값을 합산하여 상기 제2구형파를 발생하는 것을 특징으로 하는 위상천이 제어 방법.In the phase shift control method for controlling a DC-DC full-bridge converter,
(a) comparing the output of the DC-DC full-bridge converter with a reference voltage and outputting a difference value;
(b) receiving a reference periodic wave of a reference frequency for switching the DC-DC full-bridge converter to generate a first square wave;
(c) generating a first half-wave having an inverted phase of the first square wave from the first square wave;
(d) receiving a filter input wave having the same frequency as the switching period and the difference value, and generating a second square wave having a phase shift value according to the magnitude of the difference value compared to the filter input wave; And
(e) receiving the second square wave and generating a second half wave having an inverted phase of the second square wave
Including,
In step (d),
The difference value is mapped to an operation reference frequency, and the filter input wave, a value before one cycle of the filter input wave, and a value before one cycle of the second square wave are functions of the operation reference frequency, respectively, according to the magnitude of the operation reference frequency. And converting according to the sum of the filter input wave, the value before one cycle of the filter input wave, and the value of one cycle before the second square wave, to generate the second square wave. Way.
상기 단계 (a)에서,
상기 직류-직류 풀-브릿지 컨버터의 출력을 A/D변환한 후 상기 레퍼런스 전압과 비교하여 상기 차분값을 출력하는 것을 특징으로 하는 위상천이 제어 방법.The method of claim 8,
In the step (a)
And outputting the difference value by A / D conversion of the output of the DC-DC full-bridge converter and comparing with the reference voltage.
상기 필터입력파는 상기 제1구형파인 것을 특징으로 하는 위상천이 제어 방법.The method of claim 8,
And the filter input wave is the first square wave.
(a) 상기 직류-직류 풀-브릿지 컨버터의 출력과 레퍼런스 전압을 비교하여 차분값을 출력하는 단계;
(b) 상기 직류-직류 풀-브릿지 컨버터를 스위칭하는 기준 주파수의 기준 주기파를 수신하여 제1구형파를 발생하는 단계;
(c) 상기 제1구형파로부터 상기 제1구형파의 반전위상을 갖는 제1반전파를 발생하는 단계;
(d) 상기 스위칭 주기와 동일한 주파수의 필터입력파 및 상기 차분값을 수신하여 상기 필터입력파에 대비하여 상기 차분값의 크기에 따른 위상천이값을 갖는 제2구형파를 발생하는 단계; 및
(e) 상기 제2구형파를 수신하여 상기 제2구형파의 반전 위상을 갖는 제2반전파를 발생하는 단계
를 포함하되,
상기 단계 (d)에서,
상기 차분값을 동작기준 주파수로 매핑하고 소정의 전역통과필터를 구현하는 전달함수에 상기 동작기준 주파수를 변수로 적용하여 위상천이값을 획득하고, 상기 동작기준 주파수는 상기 차분값이 소정 하한치 이하이면 최저값을 갖고 상기 차분값이 증가함에 따라 선형적으로 증가하다가 상기 차분값이 소정 상한치 이상이면 최대값을 갖도록 하는 것을 특징으로 하는 위상천이 제어 방법.In the phase shift control method for controlling a DC-DC full-bridge converter,
(a) comparing the output of the DC-DC full-bridge converter with a reference voltage and outputting a difference value;
(b) receiving a reference periodic wave of a reference frequency for switching the DC-DC full-bridge converter to generate a first square wave;
(c) generating a first half-wave having an inverted phase of the first square wave from the first square wave;
(d) receiving a filter input wave having the same frequency as the switching period and the difference value, and generating a second square wave having a phase shift value according to the magnitude of the difference value compared to the filter input wave; And
(e) receiving the second square wave and generating a second half wave having an inverted phase of the second square wave
Including,
In step (d),
A phase shift value is obtained by applying the operation reference frequency as a variable to a transfer function that maps the difference value to an operation reference frequency and implements a predetermined global pass filter, and the operation reference frequency is equal to or less than a predetermined lower limit value. And having a minimum value and linearly increasing as the difference value increases, and having a maximum value when the difference value is greater than or equal to a predetermined upper limit value.
상기 동작기준 주파수는 상기 차분값이 소정 하한치 이하이면 최저값을 갖고 상기 차분값이 증가함에 따라 선형적으로 증가하다가 상기 차분값이 소정 상한치 이상이면 최대값을 갖도록 하는 것을 특징으로 하는 위상천이 제어 방법.The method of claim 8,
And the operation reference frequency has a lowest value when the difference value is less than or equal to a predetermined lower limit, and increases linearly as the difference value increases, and has a maximum value when the difference value is greater than or equal to a predetermined upper limit value.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020100041744A KR101104402B1 (en) | 2010-05-04 | 2010-05-04 | Method and Apparatus for Controlling Phase-Shift DC/DC Full-Bridge Converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020100041744A KR101104402B1 (en) | 2010-05-04 | 2010-05-04 | Method and Apparatus for Controlling Phase-Shift DC/DC Full-Bridge Converter |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20110122319A KR20110122319A (en) | 2011-11-10 |
KR101104402B1 true KR101104402B1 (en) | 2012-01-16 |
Family
ID=45392869
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020100041744A KR101104402B1 (en) | 2010-05-04 | 2010-05-04 | Method and Apparatus for Controlling Phase-Shift DC/DC Full-Bridge Converter |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101104402B1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102350938B1 (en) * | 2021-10-29 | 2022-01-14 | 이화전기공업 주식회사 | Phase locking device of uninterruptible power supply |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5563775A (en) | 1994-06-16 | 1996-10-08 | Reliance Comm/Tech Corporation | Full bridge phase displaced resonant transition circuit for obtaining constant resonant transition current from 0° phase angle to 180° phase angle |
KR100278699B1 (en) * | 1998-04-24 | 2001-01-15 | 우성희 | Digital Drive Control Circuit of Full-Bridge DC / DC Converter |
US6687136B2 (en) | 2002-02-19 | 2004-02-03 | Daihen Corporation | Arc-machining power supply with switching loss reducing element |
US6992902B2 (en) | 2003-08-21 | 2006-01-31 | Delta Electronics, Inc. | Full bridge converter with ZVS via AC feedback |
-
2010
- 2010-05-04 KR KR1020100041744A patent/KR101104402B1/en active IP Right Grant
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5563775A (en) | 1994-06-16 | 1996-10-08 | Reliance Comm/Tech Corporation | Full bridge phase displaced resonant transition circuit for obtaining constant resonant transition current from 0° phase angle to 180° phase angle |
KR100278699B1 (en) * | 1998-04-24 | 2001-01-15 | 우성희 | Digital Drive Control Circuit of Full-Bridge DC / DC Converter |
US6687136B2 (en) | 2002-02-19 | 2004-02-03 | Daihen Corporation | Arc-machining power supply with switching loss reducing element |
US6992902B2 (en) | 2003-08-21 | 2006-01-31 | Delta Electronics, Inc. | Full bridge converter with ZVS via AC feedback |
Also Published As
Publication number | Publication date |
---|---|
KR20110122319A (en) | 2011-11-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6942852B2 (en) | Insulated DC / DC converter for wide output voltage range and its control method | |
US10581334B2 (en) | DC-DC converter and control method | |
Prasanna et al. | Novel bidirectional single-phase single-stage isolated AC–DC converter with PFC for charging of electric vehicles | |
Qin et al. | A dual active bridge converter with an extended high-efficiency range by DC blocking capacitor voltage control | |
Zhao et al. | Analysis, design, and experimentation of an isolated ZVT boost converter with coupled inductors | |
US9197135B2 (en) | Bi-directional DC/DC converter with frequency control change-over | |
US11025174B2 (en) | Converter with soft switching function | |
US11641164B2 (en) | Power conversion circuit and power conversion apparatus with same | |
US8937817B2 (en) | Lossless commutation during operation of a power converter | |
KR101520257B1 (en) | Bidirectional dc to dc converter and method for charging battery by using the same | |
US11594972B2 (en) | Resonant power converter | |
CN103580493A (en) | Novel high power converter architecture | |
US20170005592A1 (en) | Control method of inverter circuit | |
JP6132887B2 (en) | Power converter | |
US20200366198A1 (en) | Converter | |
KR102211454B1 (en) | Isolated DC-DC converter and driving method thereof | |
KR101104402B1 (en) | Method and Apparatus for Controlling Phase-Shift DC/DC Full-Bridge Converter | |
US10075055B2 (en) | Zero-voltage-switching scheme for phase shift converters | |
Dung et al. | A DSP based digital control strategy for ZVS bidirectional Buck+ Boost converter | |
Vishnu et al. | A phase shift control strategy for bidirectional power flow in capacitive wireless power transfer system using LCLC compensation | |
Yerra et al. | Cascaded switching capacitor based multi-phase three-level buck converter for communication envelope tracking | |
WO2018185962A1 (en) | Power conversion device | |
CN114825975A (en) | Power supply and driving method | |
Malan et al. | Novel modulation strategy for a CLC resonant dual active bridge | |
Bagawade et al. | Novel high-gain hybrid current-driven DC-DC converter topology |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20151228 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20170103 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20180111 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20190103 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20200115 Year of fee payment: 9 |