KR101096722B1

KR101096722B1 - 액정표시패널 및 그 제조방법

Info

Publication number: KR101096722B1
Application number: KR1020040091581A
Authority: KR
Inventors: 곽동영; 신철상
Original assignee: 엘지디스플레이 주식회사
Priority date: 2004-11-10
Filing date: 2004-11-10
Publication date: 2011-12-22
Anticipated expiration: 2024-11-10
Also published as: US20060098133A1; KR20060042793A; US7616268B2

Abstract

본 발명은 화질 저하를 감소시킬 수 있는 액정표시패널 및 그 제조방법에 관한 것이다.

본 발명은 박막트랜지스터 어레이 기판의 비표시영역에서 신호라인을 제1 검사하기 위한 제1 홀수번째 및 제1 짝수번째 쇼팅바를 포함하는 제1 쇼팅바와; 칼라필터 어레이 기판과 합착된 제1 검사된 박막트랜지스터 어레이 기판의 비표시영역에서 신호라인을 제2 검사하기 위한 제2 홀수번째 및 제2 짝수번째 쇼팅바를 포함하는 제2 쇼팅바와; 신호라인 중 적어도 어느 하나와 제1 및 제2 쇼팅바와 공통으로 접속된 제1 홀수번째 및 제1 짝수번째 쇼팅라인을 포함하는 제1 쇼팅라인과; 제1 쇼팅라인과 접속된 신호라인을 제외한 나머지 신호라인과 제2 쇼팅바를 연결시키기 위한 제2 홀수번째 및 제2 짝수번째 쇼팅라인을 포함하는 제2 쇼팅라인을 구비하며, 제1 홀수번째 쇼팅바는 제2 홀수번째 쇼팅바와 공통으로 접속된 제1 홀수번째 쇼팅라인을 통해 홀수번째 신호 라인과 접속되며, 제1 짝수번째 쇼팅바는 제2 짝수번째 쇼팅바와 공통으로 접속된 제1 짝수번째 쇼팅라인을 통해 짝수번째 신호 라인과 접속되며, 제2 홀수번째 쇼팅바는 제2 홀수번째 쇼팅라인을 통해 홀수번째 신호 라인과 접속되며, 제2 짝수번째 쇼팅바는 제2 짝수번째 쇼팅라인을 통해 짝수번째 신호 라인과 접속되는 것을 특징으로 한다.

Description

액정표시패널 및 그 제조방법 {LIQUID CRYSTAL DISPLAY PANNEL AND FABRICATING METHOD THEREOF}

도 1은 종래의 액정표시패널을 부분적으로 나타내는 블럭도.

도 2는 종래의 액정표시패널의 검사를 위한 검사배선을 나타내는 단면도.

도 3은 종래의 액정표시패널의 화상 표시부에 나타나는 사선 얼룩을 나타내는 도면.

도 4는 본 발명의 제1 실시 예에 따른 액정표시패널의 검사를 위한 검사배선을 나타내는 평면도.

도 5는 본 발명의 제2 실시 예에 따른 액정표시패널의 데이터 패드를 나타내는 단면도.

도 6은 본 발명의 제2 실시 예와 본 발명와 제1 실시 예가 함께 구현된 도 4에 도시된 B 영역을 나타내는 단면도.

도 7a 내지 도 7c는 본 발명의 제2 실시 예에 따른 액정표시패널의 데이터 패드의 제조방법을 단계적으로 나타내는 단면도.

도 8은 본 발명의 제3 실시 예에 따른 액정표시패널의 검사를 위한 검사배선을 나타내는 평면도.

도 9는 도 8에 도시된 C 영역을 나타내는 단면도.

도 10a 내지 도 10c는 본 발명의 제3 실시 예에 따른 액정표시패널의 데이터 패드의 제조방법을 단계적으로 나타내는 단면도.

< 도면의 주요 부분에 대한 부호의 설명 >

36, 136 : 데이터 패드 하부 전극 38, 138 : 데이터 패드 상부 전극

14 : 반도체층 48 : 오믹 접촉층

44, 144 : 게이트 절연막 50, 150 : 유기보호막

OSB1 : 제1 아드 쇼팅바 ESB1 : 제1 이븐 쇼팅바

OSB2 : 제2 아드 쇼팅바 ESB2 : 제2 이븐 쇼팅바

OSL1 : 제1 아드 쇼팅라인 ESL1 : 제1 이븐 쇼팅라인

OSL2 : 제2 아드 쇼팅라인 ESL2 : 제2 이븐 쇼팅라인

ODP : 아드 데이터 패드 EDP : 이븐 데이터 패드

본 발명은 액정표시장치에 관한 것으로, 특히 화질 저하를 감소시킬 수 있는 액정표시패널 및 그 제조방법에 관한 것이다.

통상, 액정표시장치(Liquid Crystal Display : 이하 "LCD" 라 함)는 액정표 시패널에 매트릭스 형태로 배열된 액정셀들 각각이 비디오 신호에 따라 광투과율을 조절하게 함으로써 화상을 표시하게 된다. 이를 위하여, 액정표시장치는 액정셀들이 매트릭스 형태로 배열되어진 액정표시패널과, 액정표시패널을 구동하기 위한 구동회로를 구비한다.

도 1은 종래의 액정표시패널을 부분적으로 나타내는 블럭도이다.

도 1에 도시된 액정표시패널은 액정셀 매트릭스를 포함하는 화상 표시부(96)와, 화상 표시부(96)의 데이터 라인(DL)에 구동 신호를 인가하기 위한 데이터 패드들(DP)과, 화상 표시부(96)의 게이트 라인(GL)에 순차로 스캔 신호를 인가하기 위한 게이트 패드들(GP)을 구비한다.

데이터 패드들(DP) 및 게이트 패드들(GP)은 데이터 신호를 생성하는 데이터 드라이버(미도시) 및 스캔 신호를 생성하는 게이트 드라이버(미도시)가 실장된 TCP(Tape Carrier Package : 미도시)와 접속된다.

게이트 드라이버는 각 게이트 패드들(GP)을 통해 스캔 신호를 해당 게이트 라인(GL)에 순차적으로 공급한다.

데이터 드라이버는 해당 게이트 라인(GL)에 스캔 신호가 공급될 때마다 각 데이터 패드들(DP)을 통해 해당 데이터 라인(DL)에 비디오 신호를 공급한다.

화상 표시부(96)는 액정셀들(LC)이 매트릭스 형태로 배열되어 화상을 표시한다. 액정셀들(LC) 각각은 게이트 라인(GL) 및 데이터 라인(DL)과 접속된 박막 트랜지스터(Thin Film Transister : 이하 "TFT"라 함)(6)를 구비한다. TFT(6)는 게이트 라인(GL)에 공급되는 스캔 신호에 응답하여 데이터 라인(DL)으로부터의 비디 오신호를 액정셀(LC)에 충전한다. 액정셀(LC)은 충전된 비디오 신호에 의해 이방성을 갖는 액정이 반응하여 광투과율을 제어함으로써 계조를 구현한다.

한편, 이러한 TFT 기판은 다수번의 패터닝 공정으로 완성되며 신호라인의 쇼트, 오프와 같은 신호라인 불량, TFT 불량 여부를 검출하기 위한 검사과정을 거치게 된다.

TFT 기판의 신호라인의 검사는 제1 및 제2 쇼팅바와 제1 및 제2 쇼팅바 각각에 공통으로 접속된 쇼팅라인을 이용한다.

제1 쇼팅바는 TFT 어레이 기판을 완성한 후 제2 쇼팅바와 공통으로 접속된 쇼팅라인을 통해 데이터 패드에 검사신호를 인가하여 TFT 기판의 불량을 검사하게 된다.

이 검사를 통해 양품판정을 받은 TFT 어레이 기판은 칼라필터(Color Filter : 이하 "CF"라 함) 어레이 기판과 합착한 후 액정이 주입된다. 액정이 주입된 TFT 어레이 기판과 CF 어레이 기판은 스크라이빙 공정에 의해 제1 쇼팅바는 제거된다. 이 후 제2 쇼팅바를 통해 데이터 패드에 검사신호를 인가하여 액정주입 후의 각 픽셀 불량을 검사하게 된다.

도 2는 종래의 액정표시패널의 검사를 위한 검사배선을 나타내는 단면도이고, 도 3은 종래의 액정표시패널의 화상 표시부에 나타나는 사선 얼룩을 나타내는 도면이다.

도 2를 참조하면, 종래의 액정표시패널은 고개구율을 구현하기 위해 보호막(50)으로 BCB, 아크릴계열의 수지를 포함하는 유기 절연물질이 이용된다. 액정표 시패널의 외곽영역에 형성되는 유기보호막(50)은 쇼팅라인(OSL, ESL)과 게이트 절연막(44) 사이에서 소정의 도차(d) 즉, 아드 및 이븐 쇼팅라인(OSL, ESL)의 높이 만큼의 도차(d)가 형성된 하부기판(42) 상에 형성된다.

여기서, 유기보호막(50)은 스핀 코팅등의 방법으로 평탄하게 도포되나 액정표시패널의 외곽부까지는 유기 절연물질이 고루 도포되지 않는 문제를 가진다. 특히, 액정표시패널의 외곽영역에 쇼팅바, 쇼팅라인(OSL, ESL) 및 데이터 패드 상에 형성되는 유기보호막(50)은 도포시 쇼팅바, 쇼팅라인(OSL, ESL) 및 데이터 패드에 의한 단차로 인해 도포에 장애를 받아 액정패널(96)의 외곽에 얼룩을 발생시킨다. 이러한 얼룩은 도 4에 도시된 바와 같이 표시영역까지 확장되어 형성되며, 표시영역에 형성된 사선 얼룩에 의해 액정표시패널의 화질은 저하된다. 이 단차에 의한 얼룩은 도 3에 도시된 바와 같이 데이터 패드 하부 전극(36) 하부에 반도체층(14)과 오믹 접촉층(48)에 의해 더욱 두드러지게 나타난다. 이러한 데이터 패드의 반도체층(14) 및 오믹 접촉층(48)은 데이터 패드 하부 전극(36)과 게이트 절연막(44) 간의 접착력을 향상시키기 위해 형성되나, 반도체층(14)과 오믹 접촉층(48)에 의해 데이터 패드 하부 전극(36)과 게이트 절연막(44) 간의 도차(d)는 더 커지게 되는 문제점이 있다.

따라서, 본 발명의 목적은 화질 저하를 감소시킬 수 있는 액정표시패널 및 그 제조방법을 제공함에 있다.

상기 목적을 달성하기 위하여, 본 발명에 따른 액정표시패널은 박막트랜지스터 어레이 기판의 비표시영역에서 신호라인을 제1 검사하기 위한 제1 홀수번째 및 제1 짝수번째 쇼팅바를 포함하는 제1 쇼팅바와; 칼라필터 어레이 기판과 합착된 상기 제1 검사된 박막트랜지스터 어레이 기판의 비표시영역에서 상기 신호라인을 제2 검사하기 위한 제2 홀수번째 및 제2 짝수번째 쇼팅바를 포함하는 제2 쇼팅바와; 상기 신호라인 중 적어도 어느 하나와 상기 제1 및 제2 쇼팅바와 공통으로 접속된 제1 홀수번째 및 제1 짝수번째 쇼팅라인을 포함하는 제1 쇼팅라인과; 상기 제1 쇼팅라인과 접속된 신호라인을 제외한 나머지 신호라인과 상기 제2 쇼팅바를 연결시키기 위한 제2 홀수번째 및 제2 짝수번째 쇼팅라인을 포함하는 제2 쇼팅라인을 구비하며, 상기 제1 홀수번째 쇼팅바는 상기 제2 홀수번째 쇼팅바와 공통으로 접속된 제1 홀수번째 쇼팅라인을 통해 홀수번째 신호 라인과 접속되며, 상기 제1 짝수번째 쇼팅바는 상기 제2 짝수번째 쇼팅바와 공통으로 접속된 제1 짝수번째 쇼팅라인을 통해 짝수번째 신호 라인과 접속되며, 제2 홀수번째 쇼팅바는 상기 제2 홀수번째 쇼팅라인을 통해 상기 홀수번째 신호 라인과 접속되며, 상기 제2 짝수번째 쇼팅바는 상기 제2 짝수번째 쇼팅라인을 통해 상기 짝수번째 신호 라인과 접속되는 것을 특징으로 한다.

본 발명에 따른 액정표시패널의 제조방법은 비표시영역에서 신호라인을 제1 검사하기 위한 제1 홀수번째 및 제1 짝수번째 쇼팅바를 포함하는 제1 쇼팅바, 상기 비표시영역에서 상기 신호라인을 제2 검사하기 위한 제2 홀수번째 및 제2 짝수번째 쇼팅바를 포함하는 제2 쇼팅바, 상기 신호라인 중 적어도 어느 하나와 상기 제1 및 제2 쇼팅바와 공통으로 접속된 제1 홀수번째 및 제1 짝수번째 쇼팅라인을 포함하는 제1 쇼팅라인, 상기 제1 쇼팅라인과 접속된 신호라인을 제외한 나머지 신호라인과 상기 제2 쇼팅바를 연결시키기 위한 제2 홀수번째 및 제2 짝수번째 쇼팅라인을 포함하는 제2 쇼팅라인을 하부 기판 상에 형성하는 단계와; 상기 하부기판 상에 상기 제1 및 제2 쇼팅바, 제1 및 제2 쇼팅라인이 노출되도록 유기보호막을 형성하는 단계와; 상기 제1 쇼팅바를 이용하여 상기 신호라인의 불량유무를 검사하는 단계와; 상기 제1 쇼팅바를 스크라이빙공정으로 제거하는 단계와; 상기 스크라이빙된 상기 하부기판과 액정을 사이에 두고 상부기판을 합착시키는 단계와; 상기 제2 쇼팅바를 이용하여 상기 신호라인의 불량유무를 검출하는 단계와; 상기 제2 쇼팅바를 그라인딩공정으로 제거하는 단계를 포함하며, 상기 제1 홀수번째 쇼팅바는 상기 제2 홀수번째 쇼팅바와 공통으로 접속된 제1 홀수번째 쇼팅라인을 통해 홀수번째 신호 라인과 접속되며, 상기 제1 짝수번째 쇼팅바는 상기 제2 짝수번째 쇼팅바와 공통으로 접속된 제1 짝수번째 쇼팅라인을 통해 짝수번째 신호 라인과 접속되며, 제2 홀수번째 쇼팅바는 상기 제2 홀수번째 쇼팅라인을 통해 상기 홀수번째 신호 라인과 접속되며, 상기 제2 짝수번째 쇼팅바는 상기 제2 짝수번째 쇼팅라인을 통해 상기 짝수번째 신호 라인과 접속되는 것을 특징으로 한다.

이하, 도 4 내지 도 10c를 참조하여 본 발명의 바람직한 실시 예들에 대하여 설명하기로 한다.

도 4는 본 발명의 제1 실시 예에 따른 액정표시패널의 검사를 위한 검사배선을 나타내는 평면도이다.

도 4를 참조하면, 액정표시패널은 TFT 어레이 기판을 형성한 후 TFT 어레이 기판 외곽에 형성된 제1 및 제2 쇼팅바를 이용하여 신호라인에 대한 검사가 실행된다.

제1 쇼팅바는 아드 데이터 패드(ODP) 중 적어도 어느 하나와 접속된 제1 아드 쇼팅바(OSB1)와, 이븐 데이터 패드(EDP) 중 적어도 어느 하나와 접속된 제1 이븐 쇼팅바(ESB1)를 구비한다. 제1 아드 쇼팅바(OSB1)는 제2 아드 쇼팅바(OSB2)와 공통으로 접속된 제1 아드 쇼팅라인(OSL1)을 통해 아드 데이터 패드(ODP)와 접속된다. 또한, 제1 이븐 쇼팅바(ESB1)는 제2 이븐 쇼팅바(ESB2)와 공통으로 접속된 제1 이븐 쇼팅라인(ESL1)을 통해 이븐 데이터 패드(EDP)와 접속된다.

제1 및 제2 쇼팅바(OSB1, ESB1, OSB2, ESB2)와 공통으로 접속된 제1 아드 및 이븐 쇼팅라인(OSL1, ESL1)을 제외한 나머지 제2 아드 및 이븐 쇼팅라인(OSL2, ESL2)은 제2 쇼팅바(OSB2, ESB2)와 나머지 데이터 패드(DP)를 접속시킨다.

액정표시패널의 TFT 어레이 기판 및 신호라인의 불량 검사는 TFT 어레이 기판을 형성한 후 제1 쇼팅바(OSB1, ESB1)를 통해 이루어진다. 그 후, 제1 쇼팅바(OSB1, ESB1)는 스크라이빙라인(SCL)을 따라 기판을 스크라이빙하는 스크라이빙공정에 의해 제거된다.

제2 쇼팅바는 아드 데이터 패드(ODP) 각각과 제2 아드 쇼팅라인(OSL2)을 통해 접속되는 제2 아드 쇼팅바(OSB2)와, 이븐 데이터 패드(EDP) 각각과 제2 이븐 쇼팅라인(ESL2)을 통해 접속되는 제2 이븐 쇼팅바(ESB2)를 구비한다. 이러한 제2 쇼팅바(OSB2, ESB2)는 TFT 어레이 기판과 CF 기판의 합착 및 액정주입 후 각 픽셀의 불량 여부 검사에 이용된다. 그 후 제2 쇼팅바(OSB2, ESB2)는 그라인딩 공정시 제거된다.

이와 같이, 본 발명의 제1 실시 예에 따른 액정표시패널은 제1 쇼팅바(OSB1, ESB1)와 제2 쇼팅바(OSB2, ESB2)에 공통으로 접속된 제1 아드 및 이븐 쇼팅라인(OSL1, ESL2)의 수가 종래보다 줄어들게 형성된다. 이에 따라, 유기보호막(150)의 코팅시 장벽으로 느낄 수 있는 제1 아드 및 이븐 쇼팅라인(OSL1, ESL2)의 수가 종래보다 줄어들어 얼룩 발생을 일으키는 도차 발생영역이 종래보다 줄어들게 되며, 얼룩이 표시영역까지 확산되는 것이 방지된다. 따라서, 액정표시패널의 화질 저하는 감소된다.

도 5는 본 발명의 제2 실시 예에 따른 액정표시패널의 데이터 패드를 나타내는 단면도이다.

이하, 본 발명의 제2 실시 예와 관련하여 비표시영역에 형성되는 데이터 패드(DP)의 구성요소를 제외한 표시영역의 구성요소에 대해 상세한 설명은 생략하기로 한다.

도 5를 참조하면, 본 발명의 제2 실시 예에 따른 데이터 패드(DP)는 게이트 절연막(144) 상에 형성되는 표시영역의 데이터라인으로부터 연장되는 데이터 패드 하부 전극(136)과, 데이터 패드 하부 전극(136)과 직접 접속되는 데이터 패드 상부 전극(138)으로 구성된다. 여기서, 본 발명의 제2 실시 예의 데이터 패드(DP)에는 유기보호막이 도포되지 않는다.

이 때, 데이터 패드 하부 전극(136)의 하부에는 종래와 달리 반도체층과 오믹 접촉층이 형성되지 않으므로 게이트 절연막(144)과 데이터 패드(DP) 사이의 도차가 종래보다 줄어들어 얼룩 발생은 줄어들게 된다. 이에 따라, 표시영역에 유기보호막의 코팅시 표시영역의 외곽부에 형성되던 도차가 줄어들어 얼룩 발생을 줄일 수 있으며 액정표시패널의 화질 저하를 감소시킬 수 있다.

뿐만 아니라, 본 발명의 제2 실시 예와 본 발명의 제1 실시 예가 함께 구현될 경우 도 6에 도시된 바와 같이 유기보호막의 코팅시 장벽으로 느낄 수 있는 제1 아드 및 이븐 쇼팅라인(OSL1, ESL1)의 수가 종래보다 줄어들어 얼룩 발생을 일으키는 도차 발생영역이 종래보다 줄어들게 됨과 아울러, 제1 아드 및 이븐 쇼팅라인(OSL1, ESL1) 자체의 도차가 줄어듬에 따라 얼룩 발생이 더욱 줄어들게 된다. 이에 따라 얼룩이 표시영역까지 확산되는 것이 더욱 방지된다.

도 7a 내지 도 7c는 본 발명의 제2 실시 예에 따른 액정표시패널의 데이터 패드의 제조방법을 단계적으로 나타내는 단면도이다.

도 7a를 참조하면, 하부기판(142) 상의 표시영역에는 게이트 라인, 게이트 전극이 형성되고 비표시영역에는 게이트 패드 하부전극을 포함하는 게이트 금속 패턴들이 형성되고 게이트 금속 패턴들이 형성된 하부기판(142) 상에는 게이트 절연막(144)이 도포된다.

도 7b를 참조하면, 게이트 절연막(144) 상의 표시영역에는 활성층 및 오믹 접촉층을 포함하는 반도체 패턴과, 데이터 라인, 소스 전극, 드레인 전극, 스토리지 상부 전극이 형성되고 비표시영역에는 데이터 패드 하부 전극(136)을 포함하는 소스/드레인 금속 패턴들이 순차적으로 형성된다.

상세히 하면, 게이트 금속 패턴들이 형성된 하부기판(142) 상에 스퍼터링 등의 증착 방법을 통해 게이트 절연막(144), 비정질 실리콘, n+ 비정질 실리콘층, 그리고 소스/드레인 금속층이 순차적으로 형성된다. 여기서, 게이트 절연막(144)의 재료로는 산화 실리콘(SiOx) 또는 질화 실리콘(SiNx) 등의 무기 절연물질이 이용된다. 소스/드레인 금속으로는 몰리브덴(Mo), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴 합금(Mo alloy) 등이 이용된다.

그 후, 소스/드레인 금속 패턴이 형성된 게이트 절연막(144) 상의 표시영역에는 제1 및 제2 컨택홀들을 포함하는 유기보호막이 형성된다.

상세히 하면, 소스/드레인 금속 패턴들이 형성된 게이트 절연막(144) 상의 표시영역에 유기보호막의 형성을 위한 유기 물질이 전면 증착된다. 이어서, 유기보호막 상에 포토리쏘그래피 공정과 식각공정으로 패터닝됨으로써 컨택홀들이 형성된다. 제1 컨택홀은 유기보호막을 관통하여 드레인 전극이 노출되게 형성되고, 제2 컨택홀은 유기보호막을 관통하여 스토리지 상부 전극이 노출되게 형성된다.

유기보호막의 재료로는 고개구율을 위하여 유전 상수가 작은 아크릴(acryl)계 유기 화합물, BCB 또는 PFCB 등과 같은 유기 절연 물질이 이용된다.

도 7c를 참조하면, 표시영역의 유기보호막 상에는 화소 전극이 형성되고 비 표시영역에는 게이트 패드 상부 전극, 데이터 패드 상부 전극(138)을 포함하는 투명 도전막 패턴들이 형성된다.

이를 상세히 하면, 표시영역의 유기보호막 및 비표시영역에 스퍼터링 등의 증착 방법으로 투명 도전막이 도포된다. 이어서, 포토리소그래피 공정과 식각 공정을 통해 투명 도전막이 패터닝됨으로써 표시영역의 화소 전극 및 비표시영역의 게이트 패드 상부 전극, 데이터 패드 상부 전극(138)을 포함하는 투명 도전막 패턴들이 형성된다. 화소 전극은 제1 컨택홀을 통해 드레인 전극과 전기적으로 접속되고, 제2 컨택홀을 통해 전단 게이트 라인과 중첩되는 스토리지 상부 전극과 전기적으로 접속된다. 투명 도전막의 재료로는 인듐 주석 산화물(Indium Tin Oxide : ITO)이나 주석 산화물(Tin Oxide : TO) 또는 인듐 아연 산화물(Indium Zinc Oxide : IZO) 등이 이용된다.

도 8은 본 발명의 제3 실시 예에 따른 액정표시패널의 데이터 패드를 나타내는 평면도이고 도 9는 도 8에 도시된 C 영역을 나타내는 단면도이다.

이하, 본 발명의 제3 실시 예와 관련하여 비표시영역에 형성되는 데이터 패드(DP)의 구성요소를 제외한 표시영역의 구성요소에 대해 상세한 설명은 생략하기로 한다.

도 8 및 도 9를 참조하면, 본 발명의 제3 실시 예는 아드 데이터 패드(ODP)와 이븐 데이터 패드(EDP) 사이에 게이트 더미 패턴(200)을 더 구비한다.

게이트 더미 패턴(200)은 하부기판(142) 상에 표시영역의 게이트 라인, 게이트 전극 및 비표시영역의 게이트 패드 하부전극을 포함하는 게이트 금속 패턴들 이 형성될 때 동일공정으로 형성된다. 게이트 더미 패턴(200)에는 어떠한 신호도 인가되지 않는다.

아드 및 이븐 데이터 패드(ODP, EDP)는 게이트 절연막(144) 상에 형성되는 표시영역의 데이터라인으로부터 연장되는 데이터 패드 하부 전극(136)과, 데이터 패드 하부 전극(136)과 직접 접속되는 데이터 패드 상부 전극(138)으로 구성된다. 여기서, 본 발명의 제3 실시 예의 데이터 패드(DP)에는 유기보호막이 도포되지 않는다.

이 때, 본 발명의 제3 실시 예의 데이터 패드 하부 전극(136)의 하부에는 종래와 달리 반도체층과 오믹 접촉층이 형성되지 않고, 아드 데이터 패드(ODP)와 이븐 데이터 패드(EDP) 사이의 게이트 절연막(144) 하부에 게이트 더미 패턴(200)을 더 구비함으로써 게이트 절연막(144)과 데이터 패드(DP) 사이의 도차가 종래보다 줄어들어 얼룩 발생은 줄어들게 된다. 이에 따라, 표시영역에 유기보호막의 코팅시 표시영역의 외곽부에 형성되던 도차가 줄어들어 얼룩 발생을 줄일 수 있으며 액정표시패널의 화질 저하를 감소시킬 수 있다.

뿐만 아니라, 본 발명의 제3 실시 예와 본 발명의 제1 실시 예가 함께 구현될 경우 본 발명의 제2 실시 예의 경우와 같이 유기보호막(150)의 코팅시 장벽으로 느낄 수 있는 제1 아드 및 이븐 쇼팅라인(OSL1, ESL1)의 수가 종래보다 줄어들어 얼룩 발생을 일으키는 도차 발생영역이 종래보다 줄어들게 됨과 아울러, 제1 아드 및 이븐 쇼팅라인(OSL1, ESL1) 자체의 도차가 줄어듬에 따라 얼룩 발생이 더욱 줄어들게 된다. 이에 따라, 얼룩이 표시영역까지 확산되는 것이 더욱 방지된다.

도 10a 내지 도 10c는 본 발명의 제3 실시 예에 따른 액정표시패널의 데이터패드의 제조방법을 단계적으로 나타내는 단면도이다.

도 10a를 참조하면, 하부기판(142) 상의 표시영역에는 게이트 라인, 게이트 전극이 형성되고 비표시영역에는 게이트 패드 하부전극 및 게이트 더미 패턴(200)을 포함하는 게이트 금속 패턴들이 형성되고 게이트 금속 패턴들이 형성된 하부기판(142) 상에는 게이트 절연막(144)이 도포된다.

도 10b를 참조하면, 게이트 절연막(144) 상의 표시영역에는 활성층 및 오믹 접촉층을 포함하는 반도체 패턴과, 데이터 라인, 소스 전극, 드레인 전극, 스토리지 상부 전극이 형성되고 비표시영역에는 게이트 더미 패턴(200)을 사이에 두고 데이터 패드 하부 전극(136)을 포함하는 소스/드레인 금속 패턴들이 순차적으로 형성된다.

도 10c를 참조하면, 표시영역의 유기보호막 상에는 화소 전극이 형성되고 비표시영역에는 게이트 패드 상부 전극, 데이터 패드 상부 전극(138)을 포함하는 투명 도전막 패턴들이 형성된다.

상술한 바와 같이, 본 발명에 따른 액정표시패널 및 그 제조방법은 제1 아드 및 이븐 쇼팅바와 데이터 패드를 연결하는 제1 쇼팅라인의 수를 줄여 유기보호막의 코팅시 발생되는 얼룩 발생을 줄일 수 있다. 또한, 데이터 패드 하부 전극 하부에 반도체층과 오믹 접촉층을 형성하지 않음으로 게이트 절연막과 데이터 패드 자체의 도차를 줄일 수 있다. 뿐만 아니라, 데이터 패드들 사이에 게이트 더미 패턴을 형성하여 게이트 절연막과 데이터 패드 간의 도차를 더욱 줄일 수 있다. 이에 따라, 액정표시패널의 게이트 절연막과 데이터 패드와의 도차를 줄여 화상 표시부의 외곽에 나타나는 사선 얼룩을 줄일 수 있으며, 액정표시패널의 화질 저하는 감소된다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.

Claims

박막트랜지스터 어레이 기판의 비표시영역에서 신호라인을 제1 검사하기 위한 제1 홀수번째 및 제1 짝수번째 쇼팅바를 포함하는 제1 쇼팅바와;

칼라필터 어레이 기판과 합착된 상기 제1 검사된 박막트랜지스터 어레이 기판의 비표시영역에서 상기 신호라인을 제2 검사하기 위한 제2 홀수번째 및 제2 짝수번째 쇼팅바를 포함하는 제2 쇼팅바와;

상기 신호라인 중 적어도 어느 하나와 상기 제1 및 제2 쇼팅바와 공통으로 접속된 제1 홀수번째 및 제1 짝수번째 쇼팅라인을 포함하는 제1 쇼팅라인과;

상기 제1 쇼팅라인과 접속된 신호라인을 제외한 나머지 신호라인과 상기 제2 쇼팅바를 연결시키기 위한 제2 홀수번째 및 제2 짝수번째 쇼팅라인을 포함하는 제2 쇼팅라인을 구비하며,

상기 제1 홀수번째 쇼팅바는 상기 제2 홀수번째 쇼팅바와 공통으로 접속된 상기 제1 홀수번째 쇼팅라인을 통해 홀수번째 신호 라인과 접속되며,

상기 제1 짝수번째 쇼팅바는 상기 제2 짝수번째 쇼팅바와 공통으로 접속된 상기 제1 짝수번째 쇼팅라인을 통해 짝수번째 신호 라인과 접속되며,

제2 홀수번째 쇼팅바는 상기 제2 홀수번째 쇼팅라인을 통해 상기 홀수번째 신호 라인과 접속되며,

상기 제2 짝수번째 쇼팅바는 상기 제2 짝수번째 쇼팅라인을 통해 상기 짝수번째 신호 라인과 접속되는 것을 특징으로 하는 액정표시패널.
제 1 항에 있어서,

상기 신호라인은 게이트라인과, 상기 게이트 라인과 게이트 절연막을 사이에 두고 교차하는 데이터라인 중 적어도 어느 하나인 것을 특징으로 하는 액정표시패널.
제 2 항에 있어서,

상기 제1 및 제2 쇼팅라인과 상기 데이터라인 사이에 위치하는 데이터 패드를 추가로 구비하는 것을 특징으로 하는 액정표시패널.
제 3 항에 있어서,

상기 데이터 패드는,

상기 게이트 절연막 상에 형성된 데이터 패드 하부 전극과;

상기 데이터 패드 하부 전극과 직접 접속된 데이터 패드 상부 전극을 구비하는 것을 특징으로 하는 액정표시패널.
제 3 항에 있어서,

상기 데이터 패드 사이에 위치하는 게이트 더미 패턴을 추가로 구비하는 것을 특징으로 하는 액정표시패널.
삭제
제 1 항에 있어서,

상기 비표시영역을 제외한 표시영역에 형성되는 유기보호막을 추가로 구비하는 것을 특징으로 하는 액정표시패널.
비표시영역에서 신호라인을 제1 검사하기 위한 제1 홀수번째 및 제1 짝수번째 쇼팅바를 포함하는 제1 쇼팅바, 상기 비표시영역에서 상기 신호라인을 제2 검사하기 위한 제2 홀수번째 및 제2 짝수번째 쇼팅바를 포함하는 제2 쇼팅바, 상기 신호라인 중 적어도 어느 하나와 상기 제1 및 제2 쇼팅바와 공통으로 접속된 제1 홀수번째 및 제1 짝수번째 쇼팅라인을 포함하는 제1 쇼팅라인, 상기 제1 쇼팅라인과 접속된 신호라인을 제외한 나머지 신호라인과 상기 제2 쇼팅바를 연결시키기 위한 제2 홀수번째 및 제2 짝수번째 쇼팅라인을 포함하는 제2 쇼팅라인을 하부 기판 상에 형성하는 단계와;

상기 하부기판 상에 상기 제1 및 제2 쇼팅바, 제1 및 제2 쇼팅라인이 노출되도록 유기보호막을 형성하는 단계와;

상기 제1 쇼팅바를 이용하여 상기 신호라인의 불량유무를 검사하는 단계와;

상기 제1 쇼팅바를 스크라이빙공정으로 제거하는 단계와;

상기 스크라이빙된 상기 하부기판과 액정을 사이에 두고 상부기판을 합착시키는 단계와;

상기 제2 쇼팅바를 이용하여 상기 신호라인의 불량유무를 검출하는 단계와;

상기 제2 쇼팅바를 그라인딩공정으로 제거하는 단계를 포함하며,

상기 제1 홀수번째 쇼팅바는 상기 제2 홀수번째 쇼팅바와 공통으로 접속된 상기 제1 홀수번째 쇼팅라인을 통해 홀수번째 신호 라인과 접속되며,

상기 제1 짝수번째 쇼팅바는 상기 제2 짝수번째 쇼팅바와 공통으로 접속된 상기 제1 짝수번째 쇼팅라인을 통해 짝수번째 신호 라인과 접속되며,

제2 홀수번째 쇼팅바는 상기 제2 홀수번째 쇼팅라인을 통해 상기 홀수번째 신호 라인과 접속되며,

상기 제2 짝수번째 쇼팅바는 상기 제2 짝수번째 쇼팅라인을 통해 상기 짝수번째 신호 라인과 접속되는 것을 특징으로 하는 액정표시패널의 제조 방법.
제 8 항에 있어서,

상기 신호라인은 게이트라인과, 상기 게이트 라인과 게이트 절연막을 사이에 두고 교차하는 데이터라인 중 적어도 어느 하나인 것을 특징으로 하는 액정표시패널의 제조방법.
제 9 항에 있어서,

상기 제1 및 제2 쇼팅라인과 상기 데이터라인 사이에 위치하는 데이터 패드를 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 액정표시패널의 제조방법.
제 10 항에 있어서,

상기 데이터 패드를 형성하는 단계는,

상기 게이트 절연막 상에 데이터 패드 하부 전극을 형성하는 단계와;

상기 데이터 패드 하부 전극과 직접 접속된 데이터 패드 상부 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시패널의 제조방법.
제 10 항에 있어서,

상기 데이터 패드 사이에 위치하는 게이트 더미 패턴을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 액정표시패널의 제조방법.
제 12 항에 있어서,

상기 게이트 더미 패턴은 상기 게이트라인과 동시에 형성되는 것을 특징으로 하는 액정표시패널의 제조방법.