[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR101087783B1 - 반도체소자의 캐패시터 형성방법 - Google Patents

반도체소자의 캐패시터 형성방법 Download PDF

Info

Publication number
KR101087783B1
KR101087783B1 KR1020030096505A KR20030096505A KR101087783B1 KR 101087783 B1 KR101087783 B1 KR 101087783B1 KR 1020030096505 A KR1020030096505 A KR 1020030096505A KR 20030096505 A KR20030096505 A KR 20030096505A KR 101087783 B1 KR101087783 B1 KR 101087783B1
Authority
KR
South Korea
Prior art keywords
lower electrode
exposure
shielding pattern
semiconductor device
light shielding
Prior art date
Application number
KR1020030096505A
Other languages
English (en)
Other versions
KR20050064895A (ko
Inventor
강춘수
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020030096505A priority Critical patent/KR101087783B1/ko
Publication of KR20050064895A publication Critical patent/KR20050064895A/ko
Application granted granted Critical
Publication of KR101087783B1 publication Critical patent/KR101087783B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

본 발명은 반도체소자의 캐패시터 형성방법에 관한 것으로, 마스크 공정마진 및 고집적화에 필요한 정전용량을 확보하기 위하여, 하부전극용 산화막이 증착된 반도체기판 상에 네가티브형 감광막을 도포하고 하부전극의 장축 방향으로 차광패턴이 형성된 제1노광마스크로 제1노광공정과, 하부전극의 단축 방향으로 차광패턴이 형성된 제2노광마스크로 제2노광공정으로 비노광된 하부전극 영역을 정의한 다음, 상기 비노광된 하부전극 영역을 현상공정으로 제거하여 하부전극 영역의 하부전극용 산화막을 노출시키는 감광막패턴을 형성함으로써 후속 공정으로 반도체소자의 고집적화에 충분한 정전용량을 확보할 수 있는 캐패시터를 형성할 수 있도록 하고, 마스크 공정의 마진을 확보할 수 있는 기술이다.

Description

반도체소자의 캐패시터 형성방법{A method for forming a capacitor of a semiconductor device}
도 1 및 도 2 는 종래기술에 따라 형성된 반도체소자를 도시한 평면 셈사진.
도 3 및 도 4 는 본 발명의 실시예에 따라 형성된 제1마스크 및 제2마스크의 평면도.
도 5 및 도 6 은 상기 도 3 및 도 4 의 마스크에 따라 노광된 감광막을 도시한 평면도.
도 7 은 상기 도 3 및 도 4 의 제1,2마스크를 이용한 이중 노광공정으로 단층의 감광막을 노광 및 현상하여 도시한 감광막패턴을 도시한 평면도.
도 8 은 본 발명의 다른 실시예에 따라 형성된 상기 제2마스크의 평면도.
< 도면의 주요 부분에 대한 부호의 설명 >
11 : 제1노광마스크 13,23,63 : 차광패턴
15,25,65 : 투광영역 21,61 : 제2노광마스크
27, 67 : 보조 투광영역 31,41,51 : 반도체기판
33,43 : 노광된 영역 35,45,55 : 감광막
53 : 하부전극 영역 69 : 보조 차광패턴
본 발명은 반도체소자의 캐패시터 형성방법에 관한 것으로, 특히 반도체소자의 고집적화에 따른 캐패시터의 형성공정시 마스크 단계에서의 공정 마진을 확보하고 후속 공정시 반도체소자의 고집적화에 충분한 정전용량을 확보할 수 있도록 하는 기술에 관한 것이다.
반도체소자가 고집적화되어 셀 크기가 감소됨에 따라 하부전극의 표면적에 비례하는 정전용량을 충분히 확보하기가 어려워지고 있다.
특히, 단위 셀이 하나의 모스 트랜지스터와 캐패시터로 구성되는 디램 소자는 칩에서 많은 면적을 차지하는 캐패시터의 정전용량을 크게 하면서, 면적을 줄이는 것이 디램 소자의 고집적화에 중요한 요인이 된다.
그래서, ( Eo × Er × A ) / T ( 단, 상기 Eo 는 진공유전율, 상기 Er 은 유전막의 유전율, 상기 A 는 캐패시터의 면적 그리고 상기 T 는 유전막의 두께 ) 로 표시되는 캐패시터의 정전용량을 증가시키기 위하여, 하부전극인 하부전극의 표면적을 증가시켜 캐패시터를 형성하거나, 유전체막의 두께를 감소시켜 캐패시터를 형성하였다.
현재 디램의 캐패시터 형성공정은 홀 형태 ( hole type ) 의 마스크 공정시 취약한 공정마진을 갖게 된다.
또한, 하부전극의 형성공정시 하부전극의 모양이 타원 형태라 모서리 부분의 라운딩이 심하여 고집적화에 충분한 정전용량을 확보할 수 없을 뿐만 아니라, 하부전극이 완성시 이웃하는 하부전극 간에 붙음 현상 ( leaning ) 이 유발될 수 있다.
도 1 및 도 2 는 종래기술에 따라 형성되는 하부전극의 평면 셈사진을 도시한 것이다.
상기 도 1 은 하부전극용 산화막의 제거공정 전의 형태를 도시한 것이다.
상기 도 2 는 하부전극용 산화막을 제거하고 표면에 반구형 실리콘이 형성된 하부전극을 형성한 것을 도시한 것으로, 이웃하는 하부전극 간에 붙음 ( leaning ) 현상이 유발된 것을 도시한다.
이상에서 설명한 바와 같이 종래기술에 따른 반도체소자의 캐패시터 형성방법은, 마스크 공정시 공정마진이 부족하고 완성된 하부전극 간의 붙음 현상이 유발되며 반도체소자의 고집적화에 충분한 정전용량을 확보하기 어려운 문제점이 있다.
본 발명은 상기한 종래기술에 따른 문제점을 해결하기 위하여, 마스크 공정의 공정 마진을 확보하고 반도체소자의 고집적화에 충분한 정전용량을 갖는 안정된 캐패시터를 형성할 수 있도록 하는 반도체소자의 캐패시터 형성방법을 제공하는데 그 목적이 있다.
이상의 목적을 달성하기 위해 본 발명에 따른 반도체소자의 캐패시터 형성방법은,
하부전극용 산화막이 증착된 반도체기판 상에 네가티브형 감광막을 도포하는 공정과,
하부전극의 장축 방향으로 차광패턴이 형성된 제1노광마스크로 제1노광하는 공정과,
하부전극의 단축 방향으로 차광패턴이 형성된 제2노광마스크로 제2노광하여 비노광된 하부전극 영역을 정의하는 공정과,
상기 비노광된 하부전극 영역을 현상공정으로 제거하여 하부전극 영역의 하부전극용 산화막을 노출시키는 감광막패턴을 형성하는 공정을 포함하는 것과,
상기 제1노광마스크는 직사각형 평면구조를 갖는 하부전극의 단축 길이 만큼 선폭을 갖는 라인 형태의 차광패턴이 하부전극 영역에 중첩되며 상기 하부전극의 장축방향으로 형성된 것과,
상기 제1노광 공정은 x 축 방향으로 두 개의 투광영역이 형성된 다이폴 조명계를 이용하여 실시하는 것과,
상기 제2노광마스크는 직사각형 평면구조를 갖는 하부전극의 장축 길이 만큼 선폭을 갖는 라인 형태의 차광패턴이 하부전극 영역에 중첩되며 상기 하부전극의 단축방향으로 형성되되,
상기 차광패턴은 상기 하부전극의 단축 방향으로 상기 차광패턴의 내측에 보조 투광영역이 30 ∼ 60 ㎚ 크기의 선폭으로 구비되는 것과,
상기 제2노광마스크는 상기 제1,2노광공정의 이중 노광시 비노광 영역에 위치한 차광패턴 바깥쪽에 보조 차광패턴이 형성되는 것과,
상기 제2노광 공정은 y 축 방향으로 두 개의 투광영역이 형성된 다이폴 조명 계를 이용하여 실시하는 것을 특징으로 한다.
한편, 본 발명의 원리는 다음과 같다.
먼저, 반도체기판 상에 네가티브형 감광막을 도포한다.
그 다음, 다이폴 ( dipole ) 조명계의 x 축 및 y 축 방향으로 상기 감광막을 각각 노광하는 이중 노광공정으로 충분한 공정마진을 확보하고, 모서리 라운딩이 없는 하부전극을 형성할 수 있도록 하여 반도체소자의 고집적화에 충분한 정전용량을 갖는 캐패시터를 형성할 수 있도록 하는 것이다.
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.
도 3 내지 도 7 은 본 발명의 제1실시예에 따른 반도체소자의 캐패시터 형성방법을 도시한 것으로, 반도체기판 상의 하부전극용 산화막 상에 네가티브형 감광막을 도포하고 이를 패터닝하는 것이다.
도 3 은 하부전극을 패터닝하기 위한 제1노광마스크(11)를 도시한 평면도로서, 크롬으로 형성되는 차광패턴(13)과 투광영역(15)이 구비된 것이다.
이때, 상기 차광패턴(13)은 직사각형 평면구조를 갖는 하부전극의 단축 길이 만큼 선폭을 갖는 라인패턴 형태로 하부전극 영역에 중첩되며 상기 하부전극의 장축방향으로 형성된 것이다.
상기 투광영역(15)은 후속 공정에서 하부전극의 단축방향으로 상기 하부전극을 일정거리를 이격되어 형성되도록 한다.
도 4 는 상기 하부전극을 패터닝하기 위한 제2노광마스크(21)를 도시한 평면도로서, 크롬으로 형성되는 차광패턴(23), 투광영역(25) 및 보조 투광영역(27)을 도시한 것이다.
이때, 상기 차광패턴(23)은 직사각형 평면구조를 갖는 하부전극의 장축 길이 만큼 선폭을 갖는 라인패턴 형태로 하부전극 영역에 중첩되며 상기 하부전극의 단축방향으로 형성된 것이다.
상기 투광영역(25)은 상기 차광패턴(23)이 하부전극의 장축 방향으로 일정거리 이격되어 형성되도록 한다.
상기 보조 투광영역(27)은 상기 차광패턴(23)과 같은 방향으로 형성되어 후속 노광 및 현상 공정으로 패터닝되지 않을 정도로 작은 선폭으로 형성된 것이다.
도 5 는 반도체기판(31) 상에 네가티브형 감광막(35)을 도포하고 상기 도 3 의 제1노광마스크(11)를 이용한 노광공정으로 노광된 영역(33)을 형성한 것을 도시한 평면도로서, x 축 방향으로 두 개의 투광영역이 형성된 다이폴 조명계를 이용하여 실시한 것이다.
도 6 은 반도체기판(41) 상에 네가티브형 감광막(45)을 도포하고 상기 도 3 의 제1노광마스크(21)를 이용한 노광공정으로 노광된 영역(43)을 형성한 것을 도시한 평면도로서, y 축 방향으로 두 개의 투광영역이 형성된 다이폴 조명계를 이용하여 실시한 것이다.
이때, 상기 노광된 영역(43)에 상기 도 3 의 보조 투광영역(27)으로 인하여 상기 감광막(45)이 비노광된 영역(47)이 구비된다.
그리고, 상기 비노광된 영역(47)은 후속 현상 공정시 제거된다.
도 7 은 도 3 및 도 4 의 마스크를 이용한 이중 노광공정을 이용하여 하부전 극용 산화막(도시안됨)이 형성된 반도체기판(51) 상에 감광막(55)패턴을 형성한 것을 도시한 평면도로서, 오픈된 부분은 후속 공정으로 하부전극이 형성될 영역인 하부전극 영역(53)을 도시한 것이다.
먼저, 반도체기판(51) 상에 감광막(55)을 도포하고 상기 도 3의 제1노광마스크(11)를 이용하여 상기 도 5 와 같은 제1노광공정을 실시한다.
그 다음, 상기 도 4 의 제2노광마스크(21)를 이용하여 상기 도 6 과 같은 제2노광공정을 실시한다.
그리고, 상기 제1,2노광공정으로 형성된 비노광 영역의 감광막(55)을 제거하여 하부전극 영역(53)을 노출시키는 감광막(55)패턴을 형성한다.
도 8 은 본 발명의 제2실시예에 따른 반도체소자의 제2노광마스크를 도시한 평면도로서, 상기 도 4 의 제2노광마스크(21)와 같은 형상에 보조 차광패턴(69)이 형성된 것이다.
이때, 상기 차광패턴(63)은 상기 하부전극의 장축방향 크기만큼 선폭을 갖는 라인패턴으로 형성하되, 상기 라인패턴은 상기 하부전극 단축방향의 라인 형태로 형성된 것이다.
상기 보조 차광패턴(69)은 이중 노광시 비노광 영역의 상기 차광패턴(63) 바깥쪽에 형성되어 패턴 CD 의 변화를 최소화시킨다.
상기 투광영역(65)은 상기 차광패턴(63)이 하부전극의 장축 방향으로 일정거리 이격되어 형성되도록 한다.
상기 보조 투광영역(67)은 상기 차광패턴(63)과 같은 방향으로 형성되어 후 속 노광 및 현상 공정으로 패터닝되지 않을 정도의 작은 선폭으로 형성된 것이다.
이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 캐패시터 형성방법은, 두 개의 노광마스크를 이용한 이중 노광 방법으로 마스크 공정 마진을 확보할 수 있도록 하고 하부전극 영역을 예정된 크기로 형성할 수 있도록 하여 반도체소자의 고집적화에 충분한 정전용량을 갖는 캐패시터를 형성할 수 있도록 하여 반도체소자의 수율, 특성 및 신뢰성을 향상시키고 그에 따른 반도체소자의 고집적화를 가능하게 하는 효과를 제공한다.

Claims (8)

  1. 산화막이 증착된 반도체기판 상에 네가티브형 감광막을 도포하는 공정과,
    하부전극의 장축 방향으로 차광패턴이 형성된 제1노광마스크로 제1노광하는 공정과,
    상기 하부전극의 단축 방향으로 차광패턴이 형성되며, 상기 차광 패턴 내측에 보조 투광영역이 형성된 제2노광마스크로 제2노광하여 비노광된 하부전극 영역을 정의하는 공정과,
    상기 비노광된 하부전극 영역의 감광막을 현상공정으로 제거하여 상기 하부전극 영역의 산화막을 노출시키는 감광막패턴을 형성하는 공정을 포함하는 반도체소자의 캐패시터 형성방법.
  2. 청구항 2은(는) 설정등록료 납부시 포기되었습니다.
    제 1 항에 있어서,
    상기 제1노광마스크는 직사각형 평면구조를 갖는 상기 하부전극의 단축 길이 만큼 선폭을 갖는 라인 형태의 차광패턴이 하부전극 영역에 중첩되며 상기 하부전극의 장축방향으로 형성된 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.
  3. 청구항 3은(는) 설정등록료 납부시 포기되었습니다.
    제 1 항에 있어서,
    상기 제1노광 공정은 x 축 방향으로 두 개의 투광영역이 형성된 다이폴 조명계를 이용하여 실시하는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.
  4. 청구항 4은(는) 설정등록료 납부시 포기되었습니다.
    제 1 항에 있어서,
    상기 제2노광마스크는 직사각형 평면구조를 갖는 상기 하부전극의 장축 길이 만큼 선폭을 갖는 라인 형태의 차광패턴이 하부전극 영역에 중첩되며 상기 하부전극의 단축방향으로 형성된 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.
  5. 청구항 5은(는) 설정등록료 납부시 포기되었습니다.
    제 4 항에 있어서,
    상기 차광패턴은 상기 하부전극의 단축 방향으로 상기 차광패턴의 내측에 보조 투광영역이 30 ∼ 60 ㎚ 크기의 선폭으로 구비되는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.
  6. 청구항 6은(는) 설정등록료 납부시 포기되었습니다.
    제 1 항에 있어서,
    상기 제2노광마스크는 상기 제1,2노광공정의 이중 노광시 비노광 영역에 위치한 차광패턴 바깥쪽에 보조 차광패턴이 형성되는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.
  7. 청구항 7은(는) 설정등록료 납부시 포기되었습니다.
    제 1 항에 있어서,
    상기 제2노광 공정은 y 축 방향으로 두 개의 투광영역이 형성된 다이폴 조명계를 이용하여 실시하는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.
  8. 삭제
KR1020030096505A 2003-12-24 2003-12-24 반도체소자의 캐패시터 형성방법 KR101087783B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030096505A KR101087783B1 (ko) 2003-12-24 2003-12-24 반도체소자의 캐패시터 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030096505A KR101087783B1 (ko) 2003-12-24 2003-12-24 반도체소자의 캐패시터 형성방법

Publications (2)

Publication Number Publication Date
KR20050064895A KR20050064895A (ko) 2005-06-29
KR101087783B1 true KR101087783B1 (ko) 2011-11-30

Family

ID=37256449

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030096505A KR101087783B1 (ko) 2003-12-24 2003-12-24 반도체소자의 캐패시터 형성방법

Country Status (1)

Country Link
KR (1) KR101087783B1 (ko)

Also Published As

Publication number Publication date
KR20050064895A (ko) 2005-06-29

Similar Documents

Publication Publication Date Title
KR100669862B1 (ko) 반도체 장치의 미세패턴 형성방법
KR0128828B1 (ko) 반도체 장치의 콘택홀 제조방법
US6153361A (en) Method of removing photoresist at the edge of wafers
JP3683110B2 (ja) 半導体装置のダブルコンタクト形成方法
US6998198B2 (en) Contact hole printing by packing and unpacking
JP3912949B2 (ja) フォトマスクの形成方法及び半導体装置の製造方法
US20020094492A1 (en) Two-exposure phase shift photolithography with improved inter-feature separation
US5922495A (en) Mask for use in stitching exposure process
WO2002043139A2 (en) Two mask via pattern to improve pattern definition
JPH0496065A (ja) レチクル
KR101087783B1 (ko) 반도체소자의 캐패시터 형성방법
CN116184755A (zh) 拼接芯片版图及半导体结构的形成方法
US6858355B2 (en) Mask and method for defining a guard ring pattern
KR100526527B1 (ko) 포토마스크와 그를 이용한 마스크 패턴 형성 방법
US5902717A (en) Method of fabricating semiconductor device using half-tone phase shift mask
KR19980028362A (ko) 반도체소자의 미세 패턴 제조방법
JPH0448715A (ja) 半導体装置の製造方法
JPH02262319A (ja) パターン形成方法
KR100290588B1 (ko) 반도체장치의 도전막 패턴 형성방법
KR20050064782A (ko) 반도체소자의 캐패시터 형성방법
KR100516747B1 (ko) 반도체소자의 미세패턴 형성방법
KR0164069B1 (ko) 저장전극마스크 및 그 제조방법
KR19980077753A (ko) 포토리소그래피 공정에 의한 반도체장치의 패턴형성방법
US7348279B2 (en) Method of making an integrated circuit, including forming a contact
TW550440B (en) Method of transferring photomask patterns

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee