[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR101086478B1 - 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법 - Google Patents

표시 소자용 박막 트랜지스터 기판 및 그 제조 방법 Download PDF

Info

Publication number
KR101086478B1
KR101086478B1 KR1020040037771A KR20040037771A KR101086478B1 KR 101086478 B1 KR101086478 B1 KR 101086478B1 KR 1020040037771 A KR1020040037771 A KR 1020040037771A KR 20040037771 A KR20040037771 A KR 20040037771A KR 101086478 B1 KR101086478 B1 KR 101086478B1
Authority
KR
South Korea
Prior art keywords
electrode
gate
pixel
layer
thin film
Prior art date
Application number
KR1020040037771A
Other languages
English (en)
Other versions
KR20050112645A (ko
Inventor
안병철
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020040037771A priority Critical patent/KR101086478B1/ko
Priority to US11/137,411 priority patent/US7468527B2/en
Priority to CNB2005100722831A priority patent/CN100421020C/zh
Priority to JP2005155572A priority patent/JP4335845B2/ja
Publication of KR20050112645A publication Critical patent/KR20050112645A/ko
Priority to US12/292,950 priority patent/US8017462B2/en
Application granted granted Critical
Publication of KR101086478B1 publication Critical patent/KR101086478B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 공정을 단순화하면서도 개구율 감소없이 스토리지 캐패시터의 용량을 증대시킬 수 있는 박막 트랜지스터 기판 및 그 제조 방법을 제공하는 것이다.
이를 위하여, 본 발명의 실시 예에 따른 박막 트랜지스터 기판의 제조 방법은 제1 하프 톤 마스크를 이용하여 기판 상에 투명 도전층을 포함하는 이중 구조의 게이트 라인 및 게이트 전극과, 상기 투명 도전층만으로 이루어진 스토리지 하부 전극과, 상기 게이트 라인과 접속된 상기 이중 구조의 게이트 패드 하부 전극을 형성하는 게이트 패턴을 형성하는 제1 마스크 공정과; 상기 게이트 패턴을 덮는 게이트 절연막을 형성하고, 회절 노광 마스크를 이용하여 그 게이트 절연막 상에 반도체 패턴과, 그 반도체 패턴과 중첩된 데이터 라인 및 소스 전극과 드레인 전극을 포함하는 소스/드레인 패턴과, 데이터 라인과 접속된 데이터 패드 하부 전극을 형성하는 제2 마스크 공정과; 제2 하프 톤 마스크를 이용하여 화소홀을 갖는 보호막을 형성하고, 상기 드레인 전극과 접속되며 상기 스토리지 하부 전극과 중첩된 화소 전극을 상기 화소홀 내의 상기 게이트 절연막 상에 형성하며, 상기 게이트 패드 하부 전극이 노출되도록 상기 보호막 및 게이트 절연막을 관통하는 제1 컨택홀과 상기 제1 컨택홀 내에서 상기 게이트 패드 하부 전극과 접속되는 게이트 패드 상부 전극을 형성하고, 상기 보호막을 관통하는 제2 컨택홀과 상기 제2 컨택홀 내에서 상기 데이터 패드 하부 전극의 측면에만 접속되는 데이터 패드 상부 전극을 형성하는 제3 마스크 공정을 포함하고, 상기 제3 마스크 공정은, 상기 화소 전극, 게이트 패드 상부 전극, 및 데이터 패드 상부 전극을 상기 보호막과 경계를 이루도록 형성하고, 상기 화소홀 형성시 상기 드레인 전극의 노출부를 식각하여 상기 화소 전극을 식각된 드레인 전극의 측면에만 접속하도록 형성하는 것을 특징으로 한다.

Description

표시 소자용 박막 트랜지스터 기판 및 그 제조 방법{Thin Film Transistor Substrate for Display Device And Method For Fabricating The Same}
도 1은 종래의 박막 트랜지스터 기판을 부분적을 도시한 평면도.
도 2은 도 1에 도시된 박막 트랜지스터 기판을 Ⅰ-Ⅰ'선을 따라 절단하여 도시한 단면도.
도 3a 내지 도 3d는 도 2에 도시된 박막 트랜지스터 기판의 제조 방법을 단계적으로 도시한 단면도들.
도 4는 본 발명의 실시 예에 따른 박막 트랜지스터 기판을 부분적으로 도시한 평면도.
도 5는 도 4에 도시된 박막 트랜지스터 기판을 Ⅱ-Ⅱ', Ⅲ-Ⅲ', Ⅳ-Ⅳ'선을 따라 절단하여 도시한 단면도.
도 6a 및 도 6b는 본 발명의 실시 예에 따른 박막 트랜지스터 기판의 제1 마스크 공정을 설명하기 위한 평면도 및 단면도.
도 7a 내지 도 7e는 본 발명의 제1 마스크 공정을 구체적으로 설명하기 위한 단면도들
도 8a 및 도 8b는 본 발명의 실시 예에 따른 박막 트랜지스터 기판의 제2 마 스크 공정을 설명하기 위한 평면도 및 단면도.
도 9a 내지 도 9e는 본 발명의 제2 마스크 공정을 구체적으로 설명하기 위한 단면도들.
도 10a 및 도 10b는 본 발명의 실시 예에 따른 박막 트랜지스터 기판의 제3 마스크 공정을 설명하기 위한 평면도 및 단면도.
도 11a 내지 도 11e는 본 발명의 제3 마스크 공정을 구체적으로 설명하기 위한 단면도들.
도 12는 본 발명의 제2 실시 예에 따른 박막 트랜지스터 기판을 부분적으로 도시한 평면도.
도 13은 도 12에 도시된 박막 트랜지스터 기판을 Ⅱ-Ⅱ', Ⅲ-Ⅲ', Ⅳ-Ⅳ'선을 따라 절단하여 도시한 단면도.
< 도면의 주요 부분에 대한 부호의 설명 >
2, 102 : 게이트 라인 4, 104 : 데이터 라인
6, 106 : 박막 트랜지스터 8, 108 : 게이트 전극
10, 110 : 소스 전극 12, 112 : 드레인 전극
14, 116 : 활성층 16, 24, 30, 38, 130, 138 : 컨택홀
18, 118 : 화소 전극 20, 120 : 스토리지 캐패시터
22 : 스토리지 상부 전극 26, 126 : 게이트 패드
28, 128 : 게이트 패드 하부 전극 32, 132 : 게이트 패드 상부 전극
34, 134 : 데이터 패드 36, 136 : 데이터 패드 하부 전극
40, 140 : 데이터 패드 상부 전극 42, 142 : 기판
44, 144 : 게이트 절연막 48, 146 : 오믹 접촉층
50, 150 : 보호막 101 : 제1 도전층
103 : 제2 도전층 105 : 소스/드레인 금속층
115 : 비정질 실리콘층 122 : 스토리지 하부 전극
145 : 불순물 도핑된 비정질 실리콘층
148 : 반도체 패턴 160 : 하프 톤 마스크
162, 214, 234 : 차단층 164, 236 : 부분 투과층
166, 212, 232 : 석영 기판 167, 219, 239 : 포토레지스트
168, 220, 240 : 포토레지스트 패턴
168A, 220A, 240A : 제1 포토레지스트 패턴
168B, 220B, 240B : 제2 포토레지스트 패턴
170 : 화소홀 210, 230 : 회절 노광 마스크
216 : 슬릿
본 발명은 표시 소자에 적용되는 박막 트랜지스터 기판과 그 제조 방법에 관한 것으로, 특히 공정을 단순화할 수 있는 박막 트랜지스터 기판 및 그 제조 방법 에 관한 것이다.
액정 표시 장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여 액정 표시 장치는 액정셀들이 매트릭스 형태로 배열되어진 액정 패널과, 액정 패널을 구동하기 위한 구동 회로를 구비한다.
액정 패널은 서로 대향하는 박막 트랜지스터 기판 및 칼러 필터 기판과, 두 기판 사이에 주입된 액정과, 두 기판 사이의 셀갭을 유지시키는 스페이서를 구비한다.
박막 트랜지스터 기판은 게이트 라인들 및 데이터 라인들과, 그 게이트 라인들과 데이터 라인들의 교차부마다 스위칭 소자로 형성된 박막 트랜지스터와, 액정셀 단위로 형성되어 박막 트랜지스터에 접속된 화소 전극 등과, 그들 위에 도포된 배향막으로 구성된다. 게이트 라인들과 데이터 라인들은 각각의 패드부를 통해 구동회로들로부터 신호를 공급받는다. 박막 트랜지스터는 게이트 라인에 공급되는 스캔 신호에 응답하여 데이터 라인에 공급되는 화소 신호를 화소 전극에 공급한다.
칼라 필터 기판은 액정셀 단위로 형성된 칼라 필터들과, 칼러 필터들간의 구분 및 외부광 반사를 위한 블랙 매트릭스와, 액정셀들에 공통적으로 기준 전압을 공급하는 공통 전극 등과, 그들 위에 도포되는 배향막으로 구성된다.
액정 패널은 박막 트랜지스터 기판과 칼라 필터 기판을 별도로 제작하여 합착한 다음 액정을 주입하고 봉입함으로써 완성하게 된다.
이러한 액정 패널에서 박막 트랜지스터 기판은 반도체 공정을 포함함과 아울러 다수의 마스크 공정을 필요로 함에 따라 제조 공정이 복잡하여 액정 패널 제조 단가 상승의 중요 원인이 되고 있다. 이를 해결하기 위하여, 박막 트랜지스터 기판은 마스크 공정수를 줄이는 방향으로 발전하고 있다. 이는 하나의 마스크 공정이 박막 증착 공정, 세정 공정, 포토리소그래피 공정, 식각 공정, 포토레지스트 박리 공정, 검사 공정 등과 같은 많은 공정을 포함하고 있기 때문이다. 이에 따라, 최근에는 박막 트랜지스터 기판의 표준 마스크 공정이던 5 마스크 공정에서 하나의 마스크 공정을 줄인 4 마스크 공정이 대두되고 있다.
도 1은 4 마스크 공정을 채택한 박막 트랜지스터 기판을 예를 들어 도시한 평면도이고, 도 2는 도 1에 도시된 박막 트랜지스터 기판을 Ⅰ-Ⅰ'선을 따라 절단하여 도시한 단면도이다.
도 1 및 도 2에 도시된 박막 트랜지스터 기판은 하부 기판(42) 위에 게이트 절연막(44)을 사이에 두고 교차하게 형성된 게이트 라인(2) 및 데이터 라인(4)과, 그 교차부마다 형성된 박막 트랜지스터(6)와, 그 교차 구조로 마련된 셀 영역에 형성된 화소 전극(18)을 구비한다. 그리고, 박막 트랜지스터 기판은 화소 전극(18)과 전단 게이트 라인(2)의 중첩부에 형성된 스토리지 캐패시터(20)와, 게이트 라인(2)에 접속되는 게이트 패드(26)와, 데이터 라인(4)에 접속되는 데이터 패드(34)를 구비한다.
박막 트랜지스터(6)는 게이트 라인(2)에 공급되는 스캔 신호에 응답하여 데이터 라인(4)에 공급되는 화소 신호가 화소 전극(18)에 충전되어 유지되게 한다. 이를 위하여, 박막 트랜지스터(6)는 게이트 라인(2)에 접속된 게이트 전극(8)과, 데이터 라인(4)에 접속된 소스 전극(10)과, 화소 전극(16)에 접속된 드레인 전극 (12)과, 게이트 전극(8)과 중첩되고 소스 전극(10)과 드레인 전극(12) 사이에 채널을 형성하는 활성층(14)을 구비한다.
이렇게 소스 전극(10) 및 드레인 전극(12)과 중첩되면서 소스 전극(10)과 드레인 전극(12) 사이의 채널부를 포함하는 활성층(14)은 데이터 라인(4), 데이터 패드 하부 전극(36), 스토리지 전극(22)과도 중첩되게 형성된다. 이러한 활성층(14) 위에는 데이터 라인(4), 소스 전극(10) 및 드레인 전극(12), 데이터 패드 하부 전극(36), 스토리지 전극(22)과 오믹 접촉을 위한 오믹 접촉층(48)이 더 형성된다.
화소 전극(18)은 보호막(50)을 관통하는 제1 컨택홀(16)을 통해 박막 트랜지스터(6)의 드레인 전극(12)과 접속된다. 화소 전극(18)은 충전된 화소 신호에 의해 도시하지 않은 상부 기판에 형성되는 공통 전극과 전위차를 발생시키게 된다. 이 전위차에 의해 박막 트랜지스터 기판과 상부 기판 사이에 위치하는 액정이 유전 이방성에 의해 회전하게 되며 도시하지 않은 광원으로부터 화소 전극(18)을 경유하여 입사되는 광을 상부 기판 쪽으로 투과시키게 된다.
스토리지 캐패시터(20)는 전단 게이트 라인(2)과, 그 게이트 라인(2)과 게이트 절연막(44), 활성층(14) 및 오믹접촉층(48)을 사이에 두고 중첩되는 스토리지 상부 전극(22)과, 그 스토리지 상부 전극(22)과 보호막(50)을 사이에 두고 중첩됨과 아울러 그 보호막(50)을 관통하는 제2 컨택홀(24)을 경유하여 접속된 화소 전극(22)으로 구성된다. 이러한 스토리지 캐패시터(20)는 화소 전극(18)에 충전된 화소 신호가 다음 화소 신호가 충전될 때까지 안정적으로 유지되게 한다.
게이트 라인(2)은 게이트 패드(26)를 통해 게이트 드라이버(도시하지 않음) 와 접속된다. 게이트 패드(26)는 게이트 라인(2)으로부터 연장되는 게이트 하부 전극(28)과, 게이트 절연막(44) 및 보호막(50)을 관통하는 제3 컨택홀(30)을 통해 게이트 하부 전극(28)에 접속된 게이트 패드 상부 전극(32)으로 구성된다.
데이터 라인(4)은 데이터 패드(34)를 통해 데이터 드라이버(도시하지 않음)와 접속된다. 데이터 패드(34)는 데이터 라인(4)으로부터 연장되는 데이터 하부 전극(36)과, 보호막(50)을 관통하는 제4 컨택홀(38)을 통해 데이터 패드(36)와 접속된 데이터 패드 상부 전극(40)으로 구성된다.
이러한 구성을 가지는 박막 트랜지스터 기판의 제조 방법을 4마스크 공정을 이용하여 상세히 하면 도 3a 내지 도 3d에 도시된 바와 같다.
도 3a를 참조하면, 제1 마스크 공정을 이용하여 하부기판(42) 상에 게이트 라인(2), 게이트 전극(8), 게이트 패드 하부 전극(28)을 포함하는 게이트 패턴이 형성된다.
상세히 하면, 하부 기판(42) 상에 스퍼터링 방법 등의 증착 방법을 통해 게이트 금속층이 형성된다. 이어서, 제1 마스크를 이용한 포토리소그래피 공정과 식각 공정으로 게이트 금속층이 패터닝됨으로써 게이트 라인(2), 게이트 전극(8), 게이트 패드 하부 전극(28)을 포함하는 게이트 패턴이 형성된다. 게이트 금속으로는 크롬(Cr), 몰리브덴(Mo), 알루미늄계 금속 등이 단일층 또는 이중층 구조로 이용된다.
도 3b를 참조하면, 게이트 패턴이 형성된 하부 기판(42) 상에 게이트 절연막(44)이 도포된다. 그리고 제2 마스크 공정을 이용하여 게이트 절연막(44) 위에 활 성층(14) 및 오믹 접촉층(48)을 포함하는 반도체 패턴과; 데이터 라인(4), 소스 전극(10), 드레인 전극(12), 데이터 패드 하부 전극(36), 스토리지 전극(22)을 포함하는 소스/드레인 패턴이 순차적으로 형성된다.
상세히 하면, 게이트 패턴이 형성된 하부 기판(42) 상에 PECVD, 스퍼터링 등의 증착 방법을 통해 게이트 절연막(44), 비정질 실리콘층, n+ 비정질 실리콘층, 그리고 소스/드레인 금속층이 순차적으로 형성된다. 여기서, 게이트 절연막(44)의 재료로는 산화 실리콘(SiOx) 또는 질화 실리콘(SiNx) 등의 무기 절연물질이 이용된다. 소스/드레인 금속으로는 몰리브덴(Mo), 몰리브덴 합금(Mo alloy) 등이 이용된다.
이어서, 소스/드레인 금속층 위에 제2 마스크를 이용한 포토리소그래피 공정으로 포토레지스트 패턴을 형성하게 된다. 이 경우 제2 마스크로는 박막 트랜지스터의 채널부에 회절 노광부를 갖는 회절 노광 마스크를 이용함으로써 채널부의 포토레지스트 패턴이 다른 소스/드레인 패턴부 보다 낮은 높이를 갖게 한다.
이어서, 포토레지스트 패턴을 이용한 습식 식각 공정으로 소스/드레인 금속층이 패터닝됨으로써 데이터 라인(4), 소스 전극(10), 그 소스 전극(10)과 일체화된 드레인 전극(12), 스토리지 전극(22)을 포함하는 소스/드레인 패턴이 형성된다.
그 다음, 동일한 포토레지스트 패턴을 이용한 건식 식각공정으로 n+ 비정질 실리콘층과 비정질 실리콘층이 동시에 패터닝됨으로써 오믹 접촉층(48)과 활성층(14)이 형성된다.
그리고, 애싱(Ashing) 공정으로 채널부에서 상대적으로 낮은 높이를 갖는 포 토레지스트 패턴이 제거된 후 건식 식각 공정으로 채널부의 소스/드레인 패턴 및 오믹 접촉층(48)이 식각된다. 이에 따라, 채널부의 활성층(14)이 노출되어 소스 전극(10)과 드레인 전극(12)이 분리된다.
이어서, 스트립 공정으로 소스/드레인 패턴 위에 남아 있는 포토레지스트 패턴이 제거된다.
도 3c를 참조하면, 소스/드레인 패턴이 형성된 게이트 절연막(44) 상에 제3 마스크 공정을 이용하여 제1 내지 제4 콘택홀들(16, 24, 30, 38)을 포함하는 보호막(50)이 형성된다.
상세히 하면, 소스/드레인 패턴이 형성된 게이트 절연막(44) 상에 PECVD 등의 증착 방법으로 보호막(50)이 전면 형성된다. 이어서, 보호막(50)이 제3 마스크를 이용한 포토리소그래피 공정과 식각 공정으로 패터닝됨으로써 제1 내지 제4 컨택홀들(16, 24, 30, 38)이 형성된다. 제1 컨택홀(16)은 보호막(50)을 관통하여 드레인 전극(12)이 노출되게, 제2 컨택홀(24)은 보호막(50)을 관통하여 스토리지 상부 전극(22)이 노출되게 형성된다. 제3 컨택홀(30)은 보호막(50) 및 게이트 절연막(44)을 관통하여 게이트 패드 하부 전극(28)이 노출되게, 제4 컨택홀(38)은 보호막(50)을 관통하여 데이터 패드 상부 전극(36)이 노출되게 형성된다.
보호막(50)의 재료로는 게이트 절연막(44)과 같은 무기 절연 물질이나, 유전상수가 작은 아크릴(acryl)계 유기 화합물, BCB 또는 PFCB 등과 같은 유기 절연 물질이 이용된다.
도 3d를 참조하면, 제4 마스크 공정을 이용하여 보호막(50) 상에 화소 전극 (18), 게이트 패드 상부 전극(32), 데이터 패드 상부 전극(40)을 포함하는 투명 도전 패턴이 형성된다.
보호막(50) 상에 스퍼터링 등의 증착 방법으로 투명 도전층이 도포된다. 이어서 제4 마스크를 이용한 포토리소그래피 공정과 식각 공정을 통해 투명 도전층이 패텅님됨으로써 화소 전극(18), 게이트 패드 상부 전극(32), 데이터 패드 상부 전극(40)을 포함하는 투명 도전 패턴이 형성된다. 화소 전극(18)은 제1 컨택홀(16)을 통해 드레인 전극(12)과 접속되고, 제2 컨택홀(24)을 통해 전단 게이트 라인(2)과 중첩되는 스토리지 상부 전극(22)과 접속된다. 게이트 패드 상부 전극(32)은 제3 컨택홀(30)을 통해 게이트 패드 하부 전극(28)과, 데이터 패드 상부 전극(40)은 제4 컨택홀(38)을 통해 데이터 하부 전극(36)과 접속된다. 여기서, 투명 도전층의 재료로는 인듐 주석 산화물(Indium Tin Oxide : ITO) 등이 이용된다.
이와 같이 종래의 박막 트랜지스터 기판 및 그 제조 방법은 4마스크 공정을 이용함으로써 5마스크 공정을 이용한 경우보다 제조 공정수를 줄임과 아울러 그에 비례하는 제조 단가를 절감할 수 있게 된다. 그러나, 4 마스크 공정 역시 여전히 제조 공정이 복잡하여 원가 절감에 한계가 있으므로 제조 공정을 더욱 단순화하여 제조 단가를 더욱 줄일 수 있는 박막 트랜지스터 기판 및 그 제조 방법이 요구된다.
또한, 종래의 박막 트랜지스터 기판은 스토리지 상부 전극(22)으로 소스/드레인 금속을 이용함으로써 제2 마스크 공정상 스토리지 상부 전극(22) 아래는 활성층(14) 및 오믹 접촉층(48)을 포함하는 반도체층이 위치하게 된다. 이러한 반도체 층으로 인하여 스토리지 상부 전극(22)과, 스토리지 하부 전극인 게이트 라인(2)과의 간격이 멀어지게 됨으로써 그 간격에 반비례하는 스토리지 캐패시터(20)의 용량이 감소하게 된다. 이로 인하여, 스토리지 캐패시터(20)는 화소 전극(18)에 충전된 화소 신호를 안정적으로 유지시킬 수 없게 된다.
또한, 종래의 박막 트랜지스터 기판은 스토리지 캐패시터(20)의 상하부 전극 각각이 불투명한 소스/드레인 금속과 게이트 금속으로 형성된다. 이에 따라, 스토리지 캐패시터(20)의 용량 증대를 위하여 스토리지 상부 전극(22)과 게이트 라인(2)의 중첩 면적을 증대시키는 경우 그 만큼 화소 전극(18)의 개구율이 감소하게 되는 문제점이 있다.
따라서, 본 발명의 목적은 공정을 단순화하면서도 개구율 감소없이 스토리지 캐패시터의 용량을 증대시킬 수 있는 박막 트랜지스터 기판 및 그 제조 방법을 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명의 실시 예에 따른 박막 트랜지스터 기판은 투명한 제1 도전층과 불투명한 제2 도전층이 단차를 가지면서 적층된 이중 구조의 게이트 라인과; 상기 게이트 라인과 교차 구조로 형성되어 화소 영역을 정의하는 데이터 라인과; 상기 게이트 라인 및 데이터 라인 사이에 형성된 게이트 절연막과; 상기 게이트 라인 및 데이터 라인과 접속된 박막 트랜지스터와; 상기 박막 트랜지스터의 채널을 형성하고 상기 데이터 라인을 따라 중첩된 반도체 패턴과; 상기 데이터 라인 및 박막 트랜지스터를 덮는 보호막과; 상기 보호막을 관통하는 상기 화소 영역의 화소홀 내에서 상기 게이트 절연막 상에 형성되어 상기 박막 트랜지스터와 접속된 화소 전극과; 상기 화소 전극과 상기 게이트 절연막을 사이에 두고 중첩되며 상기 제1 도전층으로부터 돌출된 스토리지 하부 전극으로 구성된 스토리지 캐패시터와; 상기 게이트 라인과 접속된 상기 이중 구조의 게이트 패드 하부 전극과, 상기 게이트 절연막 및 보호막을 관통하는 제1 컨택홀 내에 형성되어 상기 게이트 패드 하부 전극과 접속된 게이트 패드 상부 전극을 포함하는 게이트 패드와; 상기 데이터 라인과 접속된 데이터 패드 하부 전극과, 상기 보호막을 관통하는 제2 컨택홀 내에 형성되어 상기 데이터 패드 하부 전극의 측면에만 접속된 데이터 패드 상부 전극을 포함하는 데이터 패드를 구비하고, 상기 화소 전극, 게이트 패드 상부 전극, 및 데이터 패드 상부 전극은 상기 보호막과 경계를 이루도록 형성되며, 상기 화소 전극은 상기 화소홀을 통해 노출된 상기 박막 트랜지스터의 드레인 전극의 측면에만 접속된 것을 특징으로 한다.
본 발명의 실시 예에 따른 박막 트랜지스터 기판의 제조 방법은 제1 하프 톤 마스크를 이용하여 기판 상에 투명 도전층을 포함하는 이중 구조의 게이트 라인 및 게이트 전극과, 상기 투명 도전층만으로 이루어진 스토리지 하부 전극과, 상기 게이트 라인과 접속된 상기 이중 구조의 게이트 패드 하부 전극을 형성하는 게이트 패턴을 형성하는 제1 마스크 공정과; 상기 게이트 패턴을 덮는 게이트 절연막을 형성하고, 회절 노광 마스크를 이용하여 그 게이트 절연막 상에 반도체 패턴과, 그 반도체 패턴과 중첩된 데이터 라인 및 소스 전극과 드레인 전극을 포함하는 소스/드레인 패턴과, 데이터 라인과 접속된 데이터 패드 하부 전극을 형성하는 제2 마스크 공정과; 제2 하프 톤 마스크를 이용하여 화소홀을 갖는 보호막을 형성하고, 상기 드레인 전극과 접속되며 상기 스토리지 하부 전극과 중첩된 화소 전극을 상기 화소홀 내의 상기 게이트 절연막 상에 형성하며, 상기 게이트 패드 하부 전극이 노출되도록 상기 보호막 및 게이트 절연막을 관통하는 제1 컨택홀과 상기 제1 컨택홀 내에서 상기 게이트 패드 하부 전극과 접속되는 게이트 패드 상부 전극을 형성하고, 상기 보호막을 관통하는 제2 컨택홀과 상기 제2 컨택홀 내에서 상기 데이터 패드 하부 전극의 측면에만 접속되는 데이터 패드 상부 전극을 형성하는 제3 마스크 공정을 포함하고, 상기 제3 마스크 공정은, 상기 화소 전극, 게이트 패드 상부 전극, 및 데이터 패드 상부 전극을 상기 보호막과 경계를 이루도록 형성하고, 상기 화소홀 형성시 상기 드레인 전극의 노출부를 식각하여 상기 화소 전극을 식각된 드레인 전극의 측면에만 접속하도록 형성하는 것을 특징으로 한다.
상기 목적 외에 본 발명의 다른 목적 및 이점들은 첨부 도면을 참조한 본 발명의 바람직한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
도 4는 본 발명의 실시 예에 따른 박막 트랜지스터 기판을 도시한 평면도이 고, 도 5는 도 4에 도시된 박막 트랜지스터 기판을 Ⅱ-Ⅱ', Ⅲ-Ⅲ', Ⅳ-Ⅳ'선을 따라 절단하여 도시한 단면도이다.
도 4 및 도 5에 도시된 박막 트랜지스터 기판은 하부 기판(142) 위에 게이트 절연막(144)을 사이에 두고 교차하게 형성된 게이트 라인(102) 및 데이터 라인(104)과, 그 교차부와 인접한 박막 트랜지스터(106)와, 그 교차 구조로 마련된 화소 영역에 형성된 화소 전극(118)을 구비한다. 그리고, 박막 트랜지스터 기판은 화소 전극(118)과, 게이트 라인(102)으로부터 돌출된 스토리지 하부 전극(122)과의 중첩으로 형성된 스토리지 캐패시터(120)와, 게이트 라인(102)과 접속된 게이트 패드(126)와, 데이터 라인(104)과 접속된 데이터 패드(134)를 구비한다.
박막 트랜지스터(106)는 게이트 라인(102)에 공급되는 스캔 신호에 응답하여 데이터 라인(104)에 공급되는 화소 신호가 화소 전극(118)에 충전되어 유지되게 한다. 이를 위하여, 박막 트랜지스터(106)는 게이트 라인(102)과 접속된 게이트 전극(108), 데이터 라인(104)과 접속된 소스 전극(110), 소스 전극(110)과 마주하며 화소 전극(118)과 접속된 드레인 전극(112), 게이트 절연막(144)을 사이에 두고 게이트 전극(108)과 중첩되어 소스 전극(110)과 드레인 전극(112) 사이에 채널을 형성하는 활성층(116), 소스 전극(110) 및 드레인 전극(112)과의 오믹 접촉을 위하여 채널부를 제외한 활성층(116) 위에 형성된 오믹 접촉층(146)을 구비한다.
여기서, 게이트 라인(102) 및 게이트 전극(108)은 투명 도전층으로 이루어진 제1 도전층(101)과, 그 위에 금속층으로 이루어진 제2 도전층(103)이 적층된 이중 구조를 갖는다.
그리고, 활성층(116) 및 오믹 접촉층(146)을 포함하는 반도체 패턴(148)은 데이터 라인(104)과도 중첩되게 형성된다.
게이트 라인(102)와 데이터 라인(104)의 교차로 정의된 화소 영역에는 보호막(150)을 관통하는 화소홀(170)이 형성된다. 화소 전극(118)은 그 화소홀(170) 내에서 게이트 절연막(144) 위에 형성되며 보호막(150)과 경계를 이루게 된다. 그리고, 화소 전극(118)은 화소홀(170)에 의해 노출된 드레인 전극(112)과 접속된다. 이러한 화소 전극(118)은 박막 트랜지스터(106)로부터 공급된 화소 신호를 충전하여 도시하지 않은 칼라 필터 기판에 형성되는 공통 전극과 전위차를 발생시키게 된다. 이 전위차에 의해 박막 트랜지스터 기판과 칼라 필터 기판에 위치하는 액정이 유전 이방성에 의해 회전하게 되며 도시하지 않은 광원으로부터 화소 전극(118)을 경유하여 입사되는 광량을 조절하여 칼러 필터 기판 쪽으로 투과시키게 된다.
스토리지 캐패시터(120)는 게이트 라인(102)의 제1 도전층(101)으로부터 화소 영역 쪽으로 돌출된 스토리지 하부 전극(122)이 게이트 절연막(144)을 사이에 두고 화소 전극(118)과 중첩되어 형성된다. 스토리지 하부 전극(122)은 투명 도전층인 제1 도전층(101)으로 형성되므로 개구율 감소없이 화소 전극(118)과의 중첩 면적을 증대시킬 수 있게 된다. 이에 따라, 개구율 감소없이 스토리지 캐패시터(120)의 용량을 증가시킬 수 있게 된다. 또한, 화소 전극(118)과 스토리지 하부 전극(122)이 게이트 절연막(144)만을 사이에 두고 중첩되어 두 전극(118, 122)의 간격이 감소함으로써 스토리지 캐패시터(120)의 용량을 더욱 증가시킬 수 있게 된다. 이 결과, 화소 전극(118)에 충전된 신호를 더욱 안정적으로 유지시킬 수 있게 된다.
게이트 라인(102)은 게이트 패드(126)를 통해 게이트 드라이버(도시하지 않음)와 접속된다. 게이트 패드(126)는 게이트 라인(102)으로부터 연장된 게이트 패드 하부 전극(128)과, 보호막(150) 및 게이트 절연막(144)을 관통하는 제1 컨택홀(130) 내에 형성되어 게이트 패드 하부 전극(128)과 접속된 게이트 패드 상부 전극(132)으로 구성된다. 게이트 패드 하부 전극(128)은 게이트 라인(102)과 같이 제1 및 제2 도전층(101, 103)이 적층된 이중 구조를 갖는다. 게이트 패드 상부 전극(132)은 제1 컨택홀(130) 내에서 보호막(150)과 경계를 이루게 된다.
데이터 라인(104)은 데이터 패드(134)를 통해 데이터 드라이버(도시하지 않음)와 접속된다. 데이터 패드(134)는 데이터 라인(104)으로부터 연장된 데이터 패드 하부 전극(136)과, 보호막(150)을 관통하는 제2 컨택홀(138) 내에 형성되어 데이터 패드 하부 전극(136)과 접속된 데이터 패드 상부 전극(140)으로 구성된다. 데이터 패드 하부 전극(136)의 아래에는 오믹 접촉층(146) 및 활성층(116)을 포함하는 반도체층(148)이 중첩되게 형성된다. 데이터 패드 상부 전극(140)은 제2 컨택홀(138) 내에서 보호막(150)과 경계를 이루게 된다.
이와 같이, 본 발명의 실시 예에 따른 박막 트랜지스터 기판은 화소 전극(118)과 중첩된 스토리지 하부 전극(122)을 투명 도전층으로 형성함으로써 개구율 감소없이 스토리지 캐패시터(120)의 용량을 증대시킬 수 있게 된다. 이에 따라, 게이트 라인(102)은 화소 전극(118)과의 중첩 면적을 고려하지 않으면서 그의 선폭을 감소시킬 수 있게 되므로 고정세화에 유리하다.
이러한 구성을 갖는 본 발명의 실시 예에 따른 박막 트랜지스터 기판은 다음과 같이 3마스크 공정으로 형성된다.
도 6a 및 도 6b는 본 발명의 실시 예에 따른 박막 트랜지스터 기판 제조 방법 중 제1 마스크 공정을 설명하기 위한 평면도 및 단면도를, 도 7a 내지 도 7e는 제1 마스크 공정을 구체적으로 설명하기 위한 단면도들을 도시한 것이다.
제1 마스크 공정으로 하부 기판(142) 상에 게이트 라인(102), 게이트 라인(102)과 접속된 게이트 전극(108) 및 게이트 패드 하부 전극(128)과 스토리지 하부 전극(122)을 포함하는 게이트 패턴이 형성된다. 이들 중 게이트 라인(102), 게이트 전극(108), 게이트 패드 하부 전극(128)은 제1 및 제2 도전층(101, 103)이 적층된 이중층 구조로, 스토리지 하부 전극(122)은 게이트 라인(102)의 제1 도전층(101)이 연장된 단일층 구조로 형성된다. 이렇게 이중층 및 단일층 구조를 갖는 게이트 패턴은 하프 톤(Half Tone) 마스크(160)를 이용함으로써 하나의 마스크 공정으로 형성된다.
구체적으로, 도 7a에 도시된 바와 같이 하부 기판(142) 상에 스퍼터링 방법 등의 증착 방법을 통해 제1 및 제2 도전층(101, 103)이 적층되고, 그 위에 포토레지스트(167)가 형성된다. 제1 도전층(101)으로는 ITO(Indium Tin Oxide), TO(Tin Oxide), IZO(Indium Zinc Oxide) 등과 같은 투명 도전 물질이 이용된다. 제2 도전층(103)으로는 Mo, Cu, Al, Ti, Cr, MoW, AlNd 등과 같은 금속 물질이 이용된다.
또한, 제2 도전층(103) 상에 제3 도전층을 더 형성할 수 있다. 이때, 제1 도전층(101)으로는 ITO, IZO, TO 등과 같은 투명도전층이, 제2 도전층(103)으로는 Mo, Ti, Cu, Al(Nd)계 등의 금속층이, 제3 도전층으로는 Cu, Al, Ti, Mo, Al(Nd)계 등과 같은 금속층으로 형성되며, 제2 및 제3 도전층은 이들 군의 조합에 의해 형성될 수 있다. 예를 들면, Mo/ITO, Al(Nd)/ITO, Cu/ITO, Cu/Ti/ITO, Cu/Mo/ITO, Cu/Mo/ITO, Cu/Mo+Ti/ITO, Al(Nd)/Mo/ITO 등으로 형성되며, 이중층 이상인 예를 들면 Mo/ITO인 경우 ITO를 먼저 형성한 후에 Mo을 형성하는 것을 말한다.
그 다음, 하프 톤 마스크(160)를 이용한 포토리소그래피 공정으로 포토레지스트(167)를 노광 및 현상함으로써 도 7b에 도시된 바와 같이 단차를 갖는 포토레지스트 패턴(168)이 형성된다.
하프 톤 마스크(160)는 투명한 석영(SiO2; Quartz) 기판(166)과, 그 위에 형성된 차단층(162) 및 부분 투과층(164)을 구비한다. 여기서, 차단층(162)은 게이트 패턴이 형성되어질 영역에 위치하여 자외선(UV)을 차단함으로써 현상 후 제1 포토레지스 패턴(168A)이 남게 한다. 부분 투과층(164)은 스토리지 하부 전극이 형성되어질 영역에 위치하여 자외선(UV)을 부분적으로 투과시킴으로써 현상 후 제1 포토레지스트 패턴(168A) 보다 얇은 제2 포토레지스트 패턴(168B)이 남게 한다. 이를 위하여, 차단층(162)은 Cr, CrOx 등과 같은 금속으로, 부분 투과층(164)은 MoSix 등으로 형성된다.
이어서, 단차를 갖는 포토레지스트 패턴(168)을 이용한 식각 공정으로 제1 및 제2 도전층(101, 103)을 패터닝함으로써 도 7c에 도시된 바와 같이 이중층 구조의 게이트 패턴이 형성된다.
그 다음, 산소(O2) 플라즈마를 이용한 애싱 공정으로 포토레지스트 패턴(168)을 애싱함으로써 도 7d에 도시된 바와 같이 제1 포토레지스트 패턴(168A)은 두께가 얇아지게 되고, 제2 포토레지스트 패턴(168B)은 제거된다. 그리고, 애싱된 제1 포토레지스트 패턴(168A)을 이용한 식각 공정으로 스토리지 하부 전극(122) 위의 제2 도전층(103)이 제거된다. 이에 따라, 스토리지 하부 전극(122)은 게이트 라인(102)에 포함된 제2 도전층(103)과의 미스-얼라인(Miss-align) 없이 제1 도전층(101)만으로 형성될 수 있게 된다. 이때, 애싱된 제1 포토레지스트 패턴(168A)을 따라 패터닝된 제2 도전층(103)의 양측부가 한번 더 식각됨으로써 게이트 패턴의 제1 및 제2 도전층(101, 103)은 계단 형태로 일정한 단차를 갖게 된다. 이에 따라, 제1 및 제2 도전층(101, 103)의 측면부가 높은 급경사를 갖게 될 경우 그 위에서 발생될 수 있는 소스/드레인 금속층의 단선 불량을 방지할 수 있게 된다.
한편, 제1 및 제2 도전층(101, 103)의 식각 공정으로는 습식 또는 건식 식각 공정이 선택적으로 이용된다. 예를 들어, 제1 및 제2 도전층(101, 103)을 모두 건식 식각 공정으로 식각하는 경우 도 7c와 같이 제1 및 제2 도전층(101, 103)의 식각 공정과, 도 7d와 같이 포토레지스트 패턴(168)의 애싱 공정 및 노출된 제2 도전층(103)의 식각 공정을 동일한 챔버에서 연속적으로 수행할 수 있으므로 공정이 단순화되는 이점이 있다.
또한, 노출된 제2 도전층(103)의 식각 공정은 습식 식각 공정으로 하여도 된다. 다른 예로는 도 7c와 같이 제1 및 제2 도전층(101, 103)을 습식 식각 공정으로 하고 도 7d와 같이 애싱 공정 및 노출된 제2 도전층(103)의 식각 공정 모두를 건식 식각 공정으로 하거나, 노출된 제2 도전층(103)의 식각 공정만 습식 식각공정으로 하여도 된다. 또한 제2 도전층(103)은 습식 식각으로 하고 제1 도전층(101)은 건식 식각으로 하거나, 제2 도전층(103)은 건식 식각으로 하고 제1 도전층(101)은 습식 식각으로 한 후 애싱 공정 및 노출된 제2 도전층(103)의 식각 공정 모두를 건식 식각 공정으로 하거나 노출된 제2 도전층(103)의 식각 공정만 습식 식각 공정으로 하여도 된다.
따라서, 고정세의 모델에 적용되는 경우에는 건식 식각 공정이 유리하고 대면적 모델에 적용되는 경우에는 습식 식각 공정이 유리하며, 제2 도전층(103)이 Mo인 경우에는 건식 식각이, Cu나 Al인 경우에는 습식 식각 공정이 유리할 수 있다.
그리고, 스트립 공정으로 게이트 패턴 위에 잔존하던 제1 포토레지스트 패턴(168A)이 도 7e에 도시된 바와 같이 제거된다.
도 8a 및 도 8b는 본 발명의 실시 예에 따른 박막 트랜지스터 기판 제조 방법 중 제2 마스크 공정을 설명하기 위한 평면도 및 단면도를 도시한 것이고, 도 9a 내지 도 9e는 제2 마스크 공정을 구체적으로 설명하기 위한 단면도들을 도시한 것이다.
게이트 패턴이 형성된 하부 기판(142) 상에 게이트 절연막(144)이 형성되고, 그 위에 제2 마스크 공정으로 데이터 라인(104), 소스 전극(110), 드레인 전극(112), 데이터 패드 하부 전극(136)을 포함하는 소스/드레인 패턴과, 소스/드레인 패턴의 배면을 따라 중첩된 활성층(116) 및 오믹 접촉층(146)을 포함하는 반도체 패턴(148)이 형성된다. 이러한 반도체 패턴(148)과 소스/드레인 패턴은 회절 노광 마스크를 이용한 하나의 마스크 공정으로 형성된다.
구체적으로, 게이트 패턴이 형성된 하부 기판(142) 상에 게이트 절연막(144), 비정질 실리콘층(115), 불순물(n+ 또는 p+) 도핑된 비정질 실리콘층(145), 소스/드레인 금속층(105)이 순차적으로 형성된다. 예를 들면, 게이트 절연막(144), 비정질 실리콘층(115), 불순물 도핑된 비정질 실리콘층(145)은 PECVD 방법으로, 소스/드레인 금속층(105)은 스퍼터링 방법으로 형성된다. 게이트 절연막(144)으로는 산화 실리콘(SiOx), 질화 실리콘(SiNx) 등과 같은 무기 절연 물질이, 소스/드레인 금속층(105)으로는 Cr, Mo, MoW, Al/Cr, Cu, Al(Nd), Al/Mo, Al(Nd)/Al, Al(Nd)/Cr, Mo/Al(Nd)/Mo, Cu/Mo, Ti/Al(Nd)/Ti 등이 이용되며, 이중층인 예를 들면 Al/Cr인 경우 Cr을 먼저 형성한 후에 Al을 형성하는 것을 말한다.
그리고, 소스/드레인 금속층(105) 위에 포토레지스트(219)가 도포된 다음, 회절 노광 마스크(210)을 이용한 포토리소그래피 공정으로 포토레지스트(219)를 노광 및 현상함으로써 도 9b에 도시된 바와 같이 단차를 갖는 포토레지스트 패턴(220)이 형성된다.
회절 노광 마스크(210)는 투명한 석영 기판(212)과, 그 위에 Cr, CrOx 등과 같은 금속층으로 형성된 차단층(214) 및 회절 노광용 슬릿(216)을 구비한다. 차단층(214)은 반도체 패턴 및 소스/드레인 패턴이 형성되어질 영역에 위치하여 자외선을 차단함으로써 현상 후 제1 포토레지스트 패턴(220A)이 남게 한다. 회절 노광용 슬릿(216)은 박막 트랜지스터의 채널이 형성될 영역에 위치하여 자외선을 회절시킴 으로써 현상 후 제1 포토레지스트 패턴(220A) 보다 얇은 제2 포토레지스트 패턴(220B)이 남게 한다.
이어서, 단차를 갖는 포토레지스트 패턴(220)을 이용한 식각 공정으로 소스/드레인 금속층(105)이 패터닝됨으로써 도 9c에 도시된 바와 같이 소스/드레인 패턴과, 그 아래의 반도체 패턴(148)이 형성된다. 이 경우, 소스/드레인 패턴 중 소스 전극(110)과 드레인 전극(112)은 일체화된 구조를 갖는다.
그 다음, 산소(O2) 플라즈마를 이용한 애싱 공정으로 포토레지스트 패턴(220)을 애싱함으로써 도 9d에 도시된 바와 같이 제1 포토레지스트 패턴(220A)은 얇아지게 되고, 제2 포토레지스트 패턴(220B)은 제거된다. 그리고, 애싱된 제1 포토레지스트 패턴(220A)을 이용한 식각 공정으로 제2 포토레지스트 패턴(220B)의 제거로 노출된 소스/드레인 패턴과, 그 아래의 오믹 접촉층(146)이 제거됨으로써 소스 전극(110)과 드레인 전극(112)은 분리되고 활성층(116)이 노출된다. 이에 따라, 소스 전극(110)과 드레인 전극(112) 사이에는 활성층(116)으로 이루어진 채널이 형성된다. 이때, 애싱된 제1 포토레지스트 패턴(220A)을 따라 소스/드레인 패턴의 양측부가 한번 더 식각됨으로써 소스/드레인 패턴과 반도체 패턴(148)은 계단 형태로 일정한 단차를 갖게 된다.
그리고, 스트립 공정으로 소스/드레인 패턴 위에 잔존하던 제1 포토레지스트 패턴(220A)이 도 9e와 같이 제거된다.
도 10a 및 도 10b는 본 발명의 실시 예에 따른 박막 트랜지스터 기판 제조 방법 중 제3 마스크 공정을 설명하기 위한 평면도 및 단면도를 도시한 것이고, 도 11a 내지 도 11e는 제3 마스크 공정을 구체적으로 설명하기 위하 단면도들을 도시한 것이다.
제3 마스크 공정으로 화소홀(170)과 제1 및 제2 컨택홀(130, 138)을 포함하는 보호막(150)이 형성되고, 화소 전극(118) 및 게이트 패드 상부 전극(132)과 데이터 패드 상부 전극(140)을 포함하는 투명 도전 패턴이 형성된다.
상세히 하면, 도 11a과 같이 소스/드레인 패턴이 형성된 게이트 절연막(144) 상에 PECVD, 스핀 코팅 등의 방법으로 보호막(150)이 형성되고, 그 위에 포토레지스트(239)가 형성된다. 보호막(150)으로는 게이트 절연막(144)과 같은 무기 절연 물질, 또는 유전상수가 작은 아크릴(acryl)계 유기 화합물, BCB 또는 PFCB 등과 같은 유기 절연 물질이 이용된다.
그 다음, 하프 톤 마스크(230)를 이용한 포토리소그래피 공정으로 포토레지스트(239)를 노광 및 현상함으로써 도 11b에 도시된 바와 같이 단차를 갖는 포토레지스트 패턴(240)이 형성된다.
하프 톤 마스크(230)는 투명한 석영(SiO2; Quartz) 기판(232)과, 그 위에 형성된 차단층(234) 및 부분 투과층(236)을 구비한다. 여기서, 차단층(234)은 보호막(150)이 존재해야 하는 영역에 위치하여 자외선(UV)을 차단함으로써 현상 후 제1 포토레지스트 패턴(240A)이 남게 한다. 부분 투과층(236)은 보호막(150)을 관통하는 화소홀(170)과 제2 컨택홀(138)이 형성되어질 영역에 위치하여 자외선(UV)을 부 분적으로 투과시킴으로써 현상 후 제1 포토레지스트 패턴(240A) 보다 얇은 제2 포토레지스트 패턴(240B)이 남게 한다. 이를 위하여, 차단층(234)은 Cr, CrOx 등과 같은 금속으로, 부분 투과층(236)은 MoSix 등으로 형성된다. 그리고, 보호막(150) 및 게이트 절연막(144)을 관통하는 제1 컨택홀(130)이 형성되어질 영역에는 석영 기판(232)만이 위치하여 자외선(UV)을 모두 투과시킴으로써 포토레지스터 패턴(240)이 잔존하지 않게 한다.
이렇게 단차를 갖는 포토레지스트 패턴(240)을 이용한 식각 공정으로 보호막(150) 및 게이트 절연막(144)을 패터닝함으로써 도 11c에 도시된 바와 같이 보호막(150) 및 게이트 절연막(144)을 관통하여 게이트 패드 하부 전극(128)을 노출시키는 제1 컨택홀(130)이 형성된다.
그 다음, 산소 플라즈마를 이용한 애싱 공정으로 포토레지스트 패턴(240)을 애싱함으로써 도 11c에 도시된 바와 같이 제1 포토레지스트 패턴(240A)은 두께가 얇아지게 되고, 제2 포토레지스 패턴(240B)은 제거된다. 그리고, 애싱된 제1 포토레지스트 패턴(240A)을 이용한 건식 식각 공정으로 노출된 보호막(150)이 제거됨으로써 화소 영역에서 드레인 전극(112)과 게이트 절연막(144)을 노출시키는 화소홀(170)과, 데이터 패드 상부 전극(136)을 노출시키는 제2 컨택홀(138)이 형성된다. 여기서, 보호막(150)의 과식각으로 애싱된 제1 포토레지스트 패턴(240A)의 에지부가 보호막(150)의 에지부 보다 돌출된 형태를 갖게 한다. 이러한 애싱 공정 및 건식 식각 공정은 동일한 챔버에서 연속적으로 수행된다.
이어서, 도 11d와 같이 제1 포토레지스트 패턴(240A)이 존재하는 박막 트랜 지스터 기판 상에 투명 도전막(117)이 스퍼터링 등과 같의 증착 방법으로 전면 형성된다. 투명 도전막(117)으로는 ITO, TO, IZO 등이 이용된다. 이때, 돌출된 제1 포토레지스트 패턴(240A)의 에지부에 의해 직진성을 갖고 증착된 투명 도전막(117)은 보호막(150)의 에지부에서 오픈됨으로써 스트립퍼 침투 경로가 형성된다.
그리고, 리프트-오프 공정으로 제1 포토레지스트 패턴(240)과 그 위의 투명 도전막(117)이 함께 제거됨으로써 도 11e와 같이 화소 전극(118), 게이트 패드 상부 전극(132), 데이터 패드 상부 전극(140)을 포함하는 투명 도전 패턴이 형성된다. 이때, 보호막(150)의 에지부에서 투명 도전막(117)의 오픈으로 형성된 침투 경로를 통해 스트립퍼가 쉽게 침투하게 됨으로써 리프트-오프 효율을 향상시킬 수 있게 된다. 화소 전극(118)은 화소홀(170) 내에서 보호막(150)과 경계를 이루며 게이트 절연막(144) 위에 형성되어 드레인 전극(112)과 접속된다. 게이트 패드 상부 전극(132)은 제1 컨택홀(130) 내에서 보호막(150)과 경계를 이루며 형성되어 게이트 패드 하부 전극(128)과 접속된다. 데이터 패드 상부 전극(132)은 제2 컨택홀(138) 내에서 보호막(150)과 경계를 이루며 형성되어 데이터 패드 하부 전극(136)과 접속된다.
이와 같이, 본 발명의 박막 트랜지스터 기판의 제조 방법은 하프 톤 마스크를 이용하여 이중층 구조의 게이트 패턴과 함께 단일층 구조의 스토리지 하부 전극(122)을 형성하게 된다. 또한, 본 발명의 박막 트랜지스터 기판의 제조 방법은 다른 하프 톤 마스크를 이용하여 보호막(150)을 관통하는 화소홀(170) 및 제2 컨택홀(138)과, 보호막(150) 및 게이트 절연막(144)을 관통하는 제1 컨택홀(130)을 형성 하게 된다. 그리고, 본 발명의 박막 트랜지스터 기판의 제조 방법은 보호막(150)의 패터닝시 이용된 포토레지스트 패턴의 리프트-오프 공정으로 투명 도전막을 패터닝하여 투명 도전 패턴을 형성하게 된다. 이 결과, 본 발명의 박막 트랜지스터 기판의 제조 방법은 3마스크 공정으로 공정을 단순화할 수 있게 된다.
그리고, 본 발명의 박막 트랜지스터 기판의 제조 방법은 스토리지 하부 전극(122), 화소홀(170)과 같이 상대적으로 넓은 면적에 대응되는 포토레지스트 패턴의 두께를 상대적으로 얇게 형성하고자 하는 경우에는 하프 톤 마스크를, 박막 트랜지스터(106)의 채널과 같이 상대적으로 좁은 면적에 대응되는 포토레지스트 패턴의 두께를 상대적으로 얇게 형성하고자 하는 경우에는 회절 노광 마스크를 이용함으로써 공정 효율을 향상시킬 수 있게 된다.
도 12는 본 발명의 다른 실시 예에 따른 박막 트랜지스터 기판을 부분적으로 도시한 평면도이고, 도 13은 도 12에 도시된 박막 트랜지스터 기판을 Ⅱ-Ⅱ', Ⅲ-Ⅲ', Ⅳ-Ⅳ'선을 따라 절단하여 도시한 단면도이다.
도 12 및 도 13에 도시된 박막 트랜지스터 기판은 도 4 및 도 5에 도시된 박막 트랜지스터 기판과 대비하여 화소 전극(118)이 화소홀(170)을 통해 노출된 드레인 전극(112)과 측면 접속되고, 데이터 패드 상부 전극(140)이 제2 컨택홀(138)을 통해 노출된 데이터 패드 하부 전극(136)과 측면 접속된 것을 제외하고는 동일한 구성 요소들을 구비한다. 따라서, 중복되는 구성 요소들에 대한 설명은 생략하기로 한다.
데이터 라인(104), 소스 전극(110), 드레인 전극(112), 데이터 패드 하부 전 극(136)을 포함하는 소스/드레인 패턴이 건식 식각이 용이한 Mo로 형성된 경우 건식 식각 공정으로 보호막(150)을 관통하는 화소홀(170) 및 제2 컨택홀(138) 형성시 드레인 전극(112)과 데이터 패드 하부 전극(136)의 노출 부분이 식각된다. 이 경우, 드레인 전극(112)과 데이터 패드 하부 전극(136)의 노출 부분 아래의 반도체 패턴(148)도 함께 식각된다. 이에 따라, 화소홀(170) 내에 형성된 화소 전극(118)은 드레인 전극(112)의 측면과 접속하고 활성층(116)이 잔존하는 게이트 절연막(144) 또는 게이트 절연막(144)과 접촉하게 된다. 제2 컨택홀(138) 내에 형성된 데이터 패드 상부 전극(140)은 데이터 패드 하부 전극(136)의 측면과 접속하고, 잔존하는 활성층(116) 또는 게이트 절연막(144)과 접촉하게 된다.
상술한 바와 같이, 본 발명에 따른 박막 트랜지스터 기판 및 그 제조 방법은 스토리지 캐패시터의 상하부 전극을 모두 투명 도전층으로 형성함으로써 개구율 감소없이 두 전극의 중첩 면적을 증대시켜 스토리지 캐패시터의 용량을 증가시킬 수 있게 된다. 또한, 본 발명에 따른 박막 트랜지스터 기판 및 그 제조 방법은 스토리지 하부 전극과, 스토리지 상부 전극인 화소 전극이 게이트 절연막만을 사이에 두고 중첩됨으로써 두 전극 간격의 감소로 스토리지 캐패시터의 용량을 더욱 증가시킬 수 있게 된다.
특히, 본 발명에 따른 박막 트랜지스터 기판 및 그 제조 방법은 하프 톤 마스크를 이용하여 이중 구조의 게이트 패턴과, 단일층 구조의 스토리지 하부 전극을 형성한다. 또한, 다른 하프 톤 마스크를 이용하여 보호막을 관통하는 화소홀 및 제2 컨택홀과, 보호막 및 게이트 절연막을 관통하는 제1 컨택홀을 형성한다. 그리고, 보호막 패터닝시 이용된 포토레지스트 패턴의 리프트-오프 공정으로 투명 도전막을 패터닝하여 투명 도전 패턴을 형성하게 된다. 이에 따라, 본 발명의 박막 트랜지스터 기판의 제조 방법은 3마스크 공정으로 공정을 단순화할 수 있게 된다.
아울러, 본 발명에 따른 박막 트랜지스터 기판 및 그 제조 방법은 하프 톤 마스크 공정으로 게이트 패턴의 제1 및 제2 도전층이 계단 형태로 일정한 단차를 갖게 되므로 제1 및 제2 도전층의 급경사로 인한 소스/드레인 패턴의 단선을 방지할 수 있게 된다.
또한, 본 발명에 따른 박막 트랜지스터 기판 및 그 제조 방벙은 넓은 포토레지스트 패턴을 상대적으로 얇게 형성하는 경우에는 하프 톤 마스크를, 좁은 포토레지스트 패턴을 상대적으로 얇게 형성하는 경우에는 회절 노광 마스크를 이용함으로써 공정 효율을 향상시킬 수 있게 된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (17)

  1. 투명한 제1 도전층과 불투명한 제2 도전층이 단차를 가지면서 적층된 이중 구조의 게이트 라인과;
    상기 게이트 라인과 교차 구조로 형성되어 화소 영역을 정의하는 데이터 라인과;
    상기 게이트 라인 및 데이터 라인 사이에 형성된 게이트 절연막과;
    상기 게이트 라인 및 데이터 라인과 접속된 박막 트랜지스터와;
    상기 박막 트랜지스터의 채널을 형성하고 상기 데이터 라인을 따라 중첩된 반도체 패턴과;
    상기 데이터 라인 및 박막 트랜지스터를 덮는 보호막과;
    상기 보호막을 관통하는 상기 화소 영역의 화소홀 내에서 상기 게이트 절연막 상에 형성되어 상기 박막 트랜지스터와 접속된 화소 전극과;
    상기 화소 전극과 게이트 절연막을 사이에 두고 중첩되며 상기 제1 도전층으로부터 돌출된 스토리지 하부 전극으로 구성된 스토리지 캐패시터와;
    상기 게이트 라인과 접속된 상기 이중 구조의 게이트 패드 하부 전극과, 상기 게이트 절연막 및 보호막을 관통하는 제1 컨택홀 내에 형성되어 상기 게이트 패드 하부 전극과 접속된 게이트 패드 상부 전극을 포함하는 게이트 패드와;
    상기 데이터 라인과 접속된 데이터 패드 하부 전극과, 상기 보호막을 관통하는 제2 컨택홀 내에 형성되어 상기 데이터 패드 하부 전극의 측면에만 접속된 데이터 패드 상부 전극을 포함하는 데이터 패드를 구비하고,
    상기 화소 전극, 게이트 패드 상부 전극, 및 데이터 패드 상부 전극은 상기 보호막과 경계를 이루도록 형성되며,
    상기 화소 전극은 상기 화소홀을 통해 노출된 상기 박막 트랜지스터의 드레인 전극의 측면에만 접속된 것을 특징으로 하는 박막 트랜지스터 기판.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 제 1 항에 있어서,
    상기 게이트 라인과 접속된 상기 박막 트랜지스터의 게이트 전극은 상기 이중 구조로 형성되는 것을 특징으로 하는 박막 트랜지스터 기판.
  7. 제1 하프 톤 마스크를 이용하여 기판 상에 투명 도전층을 포함하는 이중 구조의 게이트 라인 및 게이트 전극과, 상기 투명 도전층만으로 이루어진 스토리지 하부 전극과, 상기 게이트 라인과 접속된 상기 이중 구조의 게이트 패드 하부 전극을 형성하는 게이트 패턴을 형성하는 제1 마스크 공정과;
    상기 게이트 패턴을 덮는 게이트 절연막을 형성하고, 회절 노광 마스크를 이용하여 그 게이트 절연막 상에 반도체 패턴과, 그 반도체 패턴과 중첩된 데이터 라인 및 소스 전극과 드레인 전극을 포함하는 소스/드레인 패턴과, 데이터 라인과 접속된 데이터 패드 하부 전극을 형성하는 제2 마스크 공정과;
    제2 하프 톤 마스크를 이용하여 화소홀을 갖는 보호막을 형성하고, 상기 드레인 전극과 접속되며 상기 스토리지 하부 전극과 중첩된 화소 전극을 상기 화소홀 내의 상기 게이트 절연막 상에 형성하며, 상기 게이트 패드 하부 전극이 노출되도록 상기 보호막 및 게이트 절연막을 관통하는 제1 컨택홀과 상기 제1 컨택홀 내에서 상기 게이트 패드 하부 전극과 접속되는 게이트 패드 상부 전극을 형성하고, 상기 보호막을 관통하는 제2 컨택홀과 상기 제2 컨택홀 내에서 상기 데이터 패드 하부 전극의 측면에만 접속되는 데이터 패드 상부 전극을 형성하는 제3 마스크 공정을 포함하고,
    상기 제3 마스크 공정은,
    상기 화소 전극, 게이트 패드 상부 전극, 및 데이터 패드 상부 전극을 상기 보호막과 경계를 이루도록 형성하고, 상기 화소홀 형성시 상기 드레인 전극의 노출부를 식각하여 상기 화소 전극을 식각된 드레인 전극의 측면에만 접속하도록 형성하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
  8. 제 7 항에 있어서,
    상기 제1 마스크 공정은
    상기 기판 상에 상기 투명 도전층인 제1 도전층과, 제2 도전층을 적층하는 단계와;
    상기 제2 도전층 위에 상기 제1 하프 톤 마스크를 이용한 포토리소그래피 공정으로 서로 다른 두께를 갖는 제1 및 제2 포토레지스트 패턴을 형성하는 단계와;
    상기 제1 및 제2 포토레지스트 패턴을 이용한 식각 공정으로 상기 제1 및 제2 도전층을 패터닝하여 상기 이중 구조의 게이트 라인 및 게이트 전극과, 상기 제2 도전층이 잔존하는 스토리지 하부 전극을 형성하는 단계와;
    애싱 공정으로 제1 포토레지스트 패턴이 얇아지도록 상기 제1 포토레지스트 패턴의 일부만을 제거하고, 상기 제2 포토레지스트 패턴을 제거하는 단계와;
    상기 애싱된 제1 포토레지스트 패턴을 이용한 식각 공정으로 상기 스토리지 하부 전극 위의 제2 도전층을 제거하는 단계와;
    상기 애싱된 제1 포토레지스트 패턴을 제거하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
  9. 제 7 항에 있어서,
    상기 스토리지 하부 전극은
    상기 게이트 라인의 투명 도전층으로부터 상기 화소 전극 쪽으로 돌출되어 형성된 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
  10. 삭제
  11. 삭제
  12. 제 7 항에 있어서,
    상기 제3 마스크 공정은
    상기 소스/드레인 패턴을 덮는 보호막을 형성하는 단계와;
    상기 보호막 위에 상기 제2 하프 톤 마스크를 이용한 포토리소그래피 공정으로 서로 다른 두께를 갖는 제1 및 제2 포토레지스트 패턴을 형성하는 단계와;
    상기 제1 및 제2 포토레지스트 패턴을 이용한 식각 공정으로 상기 제1 컨택홀을 형성하는 단계와;
    애싱 공정으로 상기 제1 포토레지스트 패턴이 얇아지도록 상기 제1 포토레지스트 패턴의 일부만을 제거하고, 상기 제2 포토레지스트 패턴을 제거하는 단계와;
    상기 애싱된 제1 포토레지스트 패턴을 이용한 상기 보호막의 식각 공정으로 상기 화소홀과 상기 제2 컨택홀을 형성하는 단계와;
    상기 애싱된 제1 포토레지스트 패턴을 덮도록 투명 도전막을 전면 도포하는 단계와;
    상기 애싱된 제1 포토레지스트 패턴과 그 위의 투명 도전막을 리프트-오프 공정으로 제거하여 상기 화소 전극, 게이트 패드 상부 전극, 데이터 패드 상부 전극을 포함하는 투명 도전 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
  13. 삭제
  14. 제 12 항에 있어서,
    상기 화소홀 및 제2 컨택홀 형성시 상기 드레인 전극 및 상기 데이터 패드 하부 전극의 노출부 아래의 반도체 패턴도 함께 식각된 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
  15. 제 12 항에 있어서,
    상기 화소홀과 상기 제2 컨택홀을 형성시 상기 애싱된 제1 포토레지스트 패턴의 에지부가 상기 보호막의 에지부 보다 돌출되도록 그 보호막을 과식각하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
  16. 제 8 항에 있어서,
    상기 이중 구조의 제1 및 제2 도전층은 일정한 단차를 갖도록 형성된 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
  17. 제 7 항에 있어서,
    상기 데이터 패드 하부 전극은 몰리브덴을 재료로 형성되고,
    상기 제2 컨택홀은 건식 식각을 이용하여 형성되는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
KR1020040037771A 2004-05-27 2004-05-27 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법 KR101086478B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020040037771A KR101086478B1 (ko) 2004-05-27 2004-05-27 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
US11/137,411 US7468527B2 (en) 2004-05-27 2005-05-26 Liquid crystal display device and fabricating method thereof
CNB2005100722831A CN100421020C (zh) 2004-05-27 2005-05-27 液晶显示器件及其制造方法
JP2005155572A JP4335845B2 (ja) 2004-05-27 2005-05-27 液晶表示装置及びその製造方法
US12/292,950 US8017462B2 (en) 2004-05-27 2008-12-01 Method of making a liquid crystal display device capable of increasing capacitance of storage capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040037771A KR101086478B1 (ko) 2004-05-27 2004-05-27 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20050112645A KR20050112645A (ko) 2005-12-01
KR101086478B1 true KR101086478B1 (ko) 2011-11-25

Family

ID=35424197

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040037771A KR101086478B1 (ko) 2004-05-27 2004-05-27 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법

Country Status (4)

Country Link
US (2) US7468527B2 (ko)
JP (1) JP4335845B2 (ko)
KR (1) KR101086478B1 (ko)
CN (1) CN100421020C (ko)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8149346B2 (en) 2005-10-14 2012-04-03 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
TWI285433B (en) * 2005-12-16 2007-08-11 Innolux Display Corp Method of manufacturing thin film transistor substrate
KR101166842B1 (ko) * 2005-12-29 2012-07-19 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판의 제조 방법 및 이를 이용한박막 트랜지스터 어레이 기판
TWI273712B (en) * 2005-12-30 2007-02-11 Au Optronics Corp A method for manufacturing a bottom substrate of a liquid crystal display device with three mask processes
KR101263196B1 (ko) 2006-01-02 2013-05-10 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
JP2007310334A (ja) * 2006-05-19 2007-11-29 Mikuni Denshi Kk ハーフトーン露光法を用いた液晶表示装置の製造法
JP5477523B2 (ja) * 2006-06-15 2014-04-23 三国電子有限会社 低コスト大画面広視野角高速応答液晶表示装置
KR101209045B1 (ko) * 2006-09-15 2012-12-10 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
TWI352430B (en) * 2006-10-14 2011-11-11 Au Optronics Corp Lcd tft array substrate and fabricating method the
JP5090708B2 (ja) * 2006-10-20 2012-12-05 株式会社ジャパンディスプレイイースト 画像表示装置とその製造方法
KR101291318B1 (ko) * 2006-11-21 2013-07-30 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조방법
KR100847661B1 (ko) * 2007-03-21 2008-07-21 삼성에스디아이 주식회사 반도체 장치의 제조 방법
JP2009020199A (ja) * 2007-07-10 2009-01-29 Mitsubishi Electric Corp 表示パネル及びその製造方法
KR101448903B1 (ko) * 2007-10-23 2014-10-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그의 제작방법
JP5357493B2 (ja) * 2007-10-23 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101455308B1 (ko) * 2007-12-03 2014-10-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 트랜지스터의 제작 방법 및 표시 장치의 제작 방법
TWI352431B (en) * 2008-01-08 2011-11-11 Au Optronics Corp Active matrix array structure and manufacturing me
US8101442B2 (en) * 2008-03-05 2012-01-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing EL display device
TWI374510B (en) * 2008-04-18 2012-10-11 Au Optronics Corp Gate driver on array of a display and method of making device of a display
KR102275487B1 (ko) 2008-09-19 2021-07-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
US20100224878A1 (en) 2009-03-05 2010-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101182230B1 (ko) * 2009-12-15 2012-09-12 삼성디스플레이 주식회사 박막 트랜지스터 및 이의 제조 방법
KR101776655B1 (ko) 2010-07-01 2017-09-11 삼성디스플레이 주식회사 어레이 기판, 그 제조 방법, 및 상기 어레이 기판을 포함하는 표시 장치
CN102709283B (zh) * 2011-05-27 2015-06-10 京东方科技集团股份有限公司 低温多晶硅薄膜晶体管阵列基板及其制作方法
CN102654698B (zh) * 2011-06-15 2015-03-25 京东方科技集团股份有限公司 液晶显示器阵列基板及其制造方法、液晶显示器
CN102983141B (zh) 2011-09-02 2015-07-01 乐金显示有限公司 具有氧化物薄膜晶体管的平板显示装置及其制造方法
US20130078801A1 (en) * 2011-09-22 2013-03-28 Shenzhen China Star Optoelectronics Technology Co.,Ltd. Manufacture methods of double layer gate electrode and relevant thin film transistor
CN102645803B (zh) 2011-10-17 2014-06-18 京东方科技集团股份有限公司 像素单元，阵列基板、液晶面板、显示装置及其制造方法
CN103296037B (zh) * 2012-07-12 2016-06-15 上海天马微电子有限公司 接触垫、平板图像探测器及其制作方法
CN102929059B (zh) * 2012-11-14 2015-07-29 信利半导体有限公司 一种薄膜晶体管液晶显示屏
CN103730473B (zh) * 2013-12-25 2016-02-10 北京京东方光电科技有限公司 阵列基板及其制造方法、显示装置
US20150185574A1 (en) * 2013-12-30 2015-07-02 Shenzhen China Star Optoelectronics Technology Co., Ltd. Thin-film transistor liquid crystal display device and signal line therefor
CN103744242A (zh) * 2013-12-30 2014-04-23 深圳市华星光电技术有限公司 薄膜晶体管液晶显示装置及其信号线
CN103915451B (zh) * 2014-03-28 2016-05-18 京东方科技集团股份有限公司 一种阵列基板及其制造方法、显示装置
CN104538394B (zh) * 2014-12-31 2019-02-12 深圳市华星光电技术有限公司 阵列基板、显示装置及阵列基板的制备方法
CN104617038A (zh) * 2015-01-13 2015-05-13 深圳市华星光电技术有限公司 一种阵列基板的制作方法、阵列基板及显示面板
CN105355631A (zh) * 2015-10-10 2016-02-24 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置、掩膜板
CN106783879B (zh) * 2016-12-23 2019-09-20 深圳市华星光电技术有限公司 阵列基板、显示面板、显示装置及阵列基板的制备方法
CN108064415A (zh) * 2016-12-27 2018-05-22 深圳市柔宇科技有限公司 阵列基板制作方法
CN109052310B (zh) * 2018-07-06 2021-07-23 中国工程物理研究院电子工程研究所 一种制备部分覆盖侧面电极的方法
CN109037151B (zh) * 2018-07-25 2020-02-07 深圳市华星光电半导体显示技术有限公司 一种阵列基板的制备方法
JP7284613B2 (ja) * 2019-03-29 2023-05-31 シャープ株式会社 アクティブマトリクス基板およびその製造方法
CN110531558B (zh) * 2019-08-29 2022-03-01 上海中航光电子有限公司 阵列基板、液晶显示面板及显示装置
CN111754934A (zh) 2020-06-22 2020-10-09 武汉华星光电半导体显示技术有限公司 显示面板及显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002107762A (ja) * 2000-10-02 2002-04-10 Sharp Corp 液晶用マトリクス基板の製造方法

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4736229A (en) * 1983-05-11 1988-04-05 Alphasil Incorporated Method of manufacturing flat panel backplanes, display transistors and displays made thereby
JPS62285464A (ja) * 1986-06-03 1987-12-11 Matsushita Electric Ind Co Ltd 薄膜トランジスタアレイ基板及びその製造方法
JP2771820B2 (ja) * 1988-07-08 1998-07-02 株式会社日立製作所 アクティブマトリクスパネル及びその製造方法
US5162933A (en) 1990-05-16 1992-11-10 Nippon Telegraph And Telephone Corporation Active matrix structure for liquid crystal display elements wherein each of the gate/data lines includes at least a molybdenum-base alloy layer containing 0.5 to 10 wt. % of chromium
FR2663155B1 (fr) * 1990-06-12 1997-01-24 Thomson Composants Microondes Procede de realisation d'une grille de transistor.
KR940004322B1 (ko) 1991-09-05 1994-05-19 삼성전자 주식회사 액정표시장치 및 그 제조방법
US5317433A (en) 1991-12-02 1994-05-31 Canon Kabushiki Kaisha Image display device with a transistor on one side of insulating layer and liquid crystal on the other side
DE4339721C1 (de) 1993-11-22 1995-02-02 Lueder Ernst Verfahren zur Herstellung einer Matrix aus Dünnschichttransistoren
TW321731B (ko) 1994-07-27 1997-12-01 Hitachi Ltd
JP3866783B2 (ja) 1995-07-25 2007-01-10 株式会社 日立ディスプレイズ 液晶表示装置
KR0156202B1 (ko) 1995-08-22 1998-11-16 구자홍 액정표시장치 및 그 제조방법
JPH09113931A (ja) 1995-10-16 1997-05-02 Sharp Corp 液晶表示装置
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
US5976902A (en) * 1998-08-03 1999-11-02 Industrial Technology Research Institute Method of fabricating a fully self-aligned TFT-LCD
CN1139837C (zh) * 1998-10-01 2004-02-25 三星电子株式会社 液晶显示器用薄膜晶体管阵列基板及其制造方法
TW413844B (en) * 1998-11-26 2000-12-01 Samsung Electronics Co Ltd Manufacturing methods of thin film transistor array panels for liquid crystal displays and photolithography method of thin films
US6524876B1 (en) * 1999-04-08 2003-02-25 Samsung Electronics Co., Ltd. Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same
KR100333273B1 (ko) * 1999-08-02 2002-04-24 구본준, 론 위라하디락사 박막트랜지스터형 액정표시장치의 어레이기판과 그 제조방법
KR100325079B1 (ko) * 1999-12-22 2002-03-02 주식회사 현대 디스플레이 테크놀로지 고개구율 및 고투과율 액정표시장치의 제조방법
TW451447B (en) * 1999-12-31 2001-08-21 Samsung Electronics Co Ltd Contact structures of wirings and methods for manufacturing the same, and thin film transistor array panels including the same and methods for manufacturing the same
KR100848099B1 (ko) * 2002-05-27 2008-07-24 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판
KR100684580B1 (ko) * 2000-07-12 2007-02-20 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법
KR100720095B1 (ko) * 2000-11-07 2007-05-18 삼성전자주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100796749B1 (ko) * 2001-05-16 2008-01-22 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 어레이 기판
KR100456137B1 (ko) 2001-07-07 2004-11-08 엘지.필립스 엘시디 주식회사 액정표시장치의 어레이 기판 및 그의 제조방법
US7045373B2 (en) * 2001-09-25 2006-05-16 Hannstar Display Corp. Manufacturing method for in-plane switching mode LCD unit with fewer masking process
TW516225B (en) * 2001-11-01 2003-01-01 Chi Mei Optoelectronics Corp Pixel storage capacitor structure
JP4021194B2 (ja) * 2001-12-28 2007-12-12 シャープ株式会社 薄膜トランジスタ装置の製造方法
JP3980918B2 (ja) * 2002-03-28 2007-09-26 株式会社東芝 アクティブマトリクス基板及びその製造方法、表示装置
CN1267780C (zh) 2002-11-11 2006-08-02 Lg.飞利浦Lcd有限公司 用于液晶显示器的阵列基板及其制造方法
KR100905470B1 (ko) * 2002-11-20 2009-07-02 삼성전자주식회사 박막 트랜지스터 어레이 기판
JP4746832B2 (ja) * 2003-09-12 2011-08-10 Ｎｅｃ液晶テクノロジー株式会社 パターン形成方法
KR101086477B1 (ko) * 2004-05-27 2011-11-25 엘지디스플레이 주식회사 표시 소자용 박막 트랜지스터 기판 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002107762A (ja) * 2000-10-02 2002-04-10 Sharp Corp 液晶用マトリクス基板の製造方法

Also Published As

Publication number Publication date
KR20050112645A (ko) 2005-12-01
CN1702531A (zh) 2005-11-30
US20090085040A1 (en) 2009-04-02
JP4335845B2 (ja) 2009-09-30
JP2005338856A (ja) 2005-12-08
US20050263768A1 (en) 2005-12-01
US7468527B2 (en) 2008-12-23
CN100421020C (zh) 2008-09-24
US8017462B2 (en) 2011-09-13

Similar Documents

Publication Publication Date Title
KR101086478B1 (ko) 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
KR101121620B1 (ko) 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
KR101086477B1 (ko) 표시 소자용 박막 트랜지스터 기판 제조 방법
KR100556702B1 (ko) 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
KR100499371B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100476366B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR101085136B1 (ko) 수평 전계 박막 트랜지스터 기판 및 그 제조 방법
KR100904270B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR101107246B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR100480333B1 (ko) 액정표시장치용 어레이기판과 그 제조방법
KR100556701B1 (ko) 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
KR101002347B1 (ko) 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법
KR101186019B1 (ko) 박막트랜지스터 기판 및 그 제조 방법
KR100869740B1 (ko) 액정표시소자 및 그 제조방법
KR100818887B1 (ko) 액정 표시장치 및 그 제조 방법
US7416926B2 (en) Liquid crystal display device and method for fabricating the same
KR101085138B1 (ko) 박막 트랜지스터 기판의 제조 방법
KR20070070806A (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR100968341B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100583314B1 (ko) 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
KR100531486B1 (ko) 박막트랜지스터 어레이 기판의 제조방법용 마스크
KR101159388B1 (ko) 액정표시소자와 그 제조 방법
KR100619624B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR20080062477A (ko) 액정표시장치 및 그 제조방법
KR101116826B1 (ko) 표시 소자용 박막 트랜지스터 기판

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141021

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151028

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161012

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171016

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181015

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20191015

Year of fee payment: 9