[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR101085727B1 - 임베디드 인쇄회로기판 및 이의 제조 방법 - Google Patents

임베디드 인쇄회로기판 및 이의 제조 방법 Download PDF

Info

Publication number
KR101085727B1
KR101085727B1 KR1020100048647A KR20100048647A KR101085727B1 KR 101085727 B1 KR101085727 B1 KR 101085727B1 KR 1020100048647 A KR1020100048647 A KR 1020100048647A KR 20100048647 A KR20100048647 A KR 20100048647A KR 101085727 B1 KR101085727 B1 KR 101085727B1
Authority
KR
South Korea
Prior art keywords
circuit board
printed circuit
embedded printed
insulating layer
cavity
Prior art date
Application number
KR1020100048647A
Other languages
English (en)
Inventor
정형미
조재춘
이춘근
정태성
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020100048647A priority Critical patent/KR101085727B1/ko
Priority to US13/064,986 priority patent/US20110290540A1/en
Priority to JP2011104071A priority patent/JP2011249792A/ja
Application granted granted Critical
Publication of KR101085727B1 publication Critical patent/KR101085727B1/ko
Priority to JP2013011873A priority patent/JP2013093614A/ja
Priority to JP2013011853A priority patent/JP2013093613A/ja
Priority to US14/495,513 priority patent/US20150022984A1/en

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4697Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0023Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1105Heating or thermal processing not related to soldering, firing, curing or laminating, e.g. for shaping the substrate or during finish plating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Epoxy Resins (AREA)
  • Materials For Photolithography (AREA)

Abstract

본 발명은 임베디드 인쇄회로기판 및 이의 제조 방법에 관한 것으로서, 캐비티가 형성된 절연층; 캐비티에 실장된 칩; 및 절연층 상에 형성된 회로층;을 포함하며, 절연층은 광감응성 모노머 및 광개시제를 포함하는 감광성 조성물로 형성하여, 절연층만 선택적으로 캐비티를 형성할 수 있어 임베디드 인쇄회로기판의 설계 자유도를 확보할 수 있다는 효과를 기대할 수 있다.

Description

임베디드 인쇄회로기판 및 이의 제조 방법{Embedded Printed Circuit Board and Method of Manufacturing the same}
본 발명은 임베디드 인쇄회로기판 및 이의 제조 방법에 관한 것으로서, 보다 상세하게는 감광성 필름에 노광 및 현상 공정으로 칩 내장을 위한 캐비티를 형성하는 임베디드 인쇄회로기판 및 이의 제조 방법에 관한 것이다.
전자산업의 발달에 따라 전자부품의 고기능화, 소형화가 점차 요구되는 추세에서 특히 셀룰러폰, PDA 등을 비롯한 이동통신 단말기와 같이 휴대하기 용이할 수 있도록 하는 형태를 바탕으로 하는 시장의 흐름이 인쇄회로기판의 박형화 추세로 이어지고 있으며, 제한된 면적에 더욱 많은 기능을 부여하려는 노력이 지속적으로 이루어지고 있는 가운데, 차세대 다기능성/소형 패키지 기술과 관련하여 부품 내장 기판의 개발이 주목 받고 있는 실정이다.
종래의 칩 임베딩(Chip Embedding) 공정을 살펴보면, 칩을 고정하기 위해 캐비티(Cavity)를 형성하고, 테이핑(Taping) 공정을 적용하였다.
여기에서, 캐비티 형성은 기계적 드릴(Drill), 펀치(Punch), 레이저 드릴(Laser Drill) 등의 방법을 이용하였다.
상술한 바와 같이, 일반적인 단일소자 내장방식은 칩을 내장하기 위하여 캐비티를 형성하는 공정과 칩을 고정하기 위해 캐비티가 형성된 기판 하단에 테이핑 공정을 통해 칩을 내장하였다.
그러나, 기계적 드릴, 펀치, 레이저 드릴 등을 이용한 방법은 기계적 저항(Tolerance)의 한계로 인하여 칩 크기와 정확하게 일치하도록 캐비티를 형성하지 못하기 때문에 칩 보다 큰 캐비티를 형성하고 나머지 부분을 메워야 하는 문제점이 발생한다.
따라서, 본 발명은 종래의 임베디드 인쇄회로기판에서 발생될 수 있는 문제점을 해결하기 위하여 창안된 것으로서, 감광성 필름으로 구성된 절연층에 노광 및 현상 공정으로 칩 내장을 위한 캐비티가 형성되는 임베디드 인쇄회로기판 및 이의 제조 방법을 제공함에 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 실시예에 의한 임베디드 인쇄회로기판은, 캐비티가 형성된 절연층; 상기 캐비티에 실장된 칩; 및 상기 절연층 상에 형성된 회로층;을 포함할 수 있으며, 상기 절연층은 광감응성 모노머 및 광개시제를 포함하는 감광성 조성물로 형성될 수 있다.
또한, 상기 캐비티는, 노광 및 현상 공정을 통해 형성될 수 있다.
이에 더하여, 절연층은, 나프탈렌계 에폭시 수지 및 고무 변성형 에폭시 수지를 포함하는 복합 에폭시 수지, 경화제, 경화촉진제 및 무기 충전제를 포함하는 수지 조성물을 포함할 수 있다.
상기 경화제는, 페놀 노블락, 비스페놀 노블락 및 이들의 혼합물로 이루어진 군 중 어느 하나 이상의 화합물일 수 있다.
또한, 상기 경화촉진제는, 이미다졸계 화합물이며, 2-메틸 이미다졸, 1-(2-시아노에틸)-2-알킬 이미다졸, 2-페닐 이미다졸 및 이들의 혼합물로 이루어진 군 중 어느 하나 이상의 화합물일 수 있다.
한편, 상기 무기 충전제는, 그라파이트(Graphite), 카본블랙, 실리카 및 그레이(Clay)로 이루어진 군 중 어느 하나 이상의 무기물일 수 있다.
또한, 상기 광감응성 모노머는, 아크릴레이트(Acrylate) 수지를 포함할 수 있다.
그리고, 상기 목적을 달성하기 위한 본 발명의 실시예에 의한 임베디드 인쇄회로기판 제조방법은 감광성 조성물을 포함하는 절연층을 제공하는 단계; 상기 절연층에 노광 및 현상 공정으로 캐비티를 형성하는 단계; 캐비티에 칩을 배치하는 단계; 및 칩이 배치된 절연층 상에 도금층을 형성하고, 도금층을 식각하여 패턴을 형성하는 단계;를 포함할 수 있다.
여기에서, 절연층의 형태는, RCC, 빌드업 필름(Bulid Up Film) 및 CCL 형태 중 어느 하나일 수 있다.
또한, 상기 절연층은 광감응성 모노머 및 광개시제를 포함하는 감광성 조성물로 형성될 수 있다.
이에 더하여, 상기 절연층은, 나프탈렌계 에폭시 수지 및 고무 변성형 에폭시 수지를 포함하는 복합 에폭시 수지, 경화제, 경화촉진제 및 무기 충전제를 포함하는 수지 조성물을 포함할 수 있다.
또한, 상기 경화제는, 페놀 노블락, 비스페놀 노블락 및 이들의 혼합물로 이루어진 군 중 어느 하나 이상의 화합물일 수 있다.
또한, 상기 경화촉진제는, 이미다졸계 화합물이며, 2-메틸 이미다졸, 1-(2-시아노에틸)-2-알킬 이미다졸, 2-페닐 이미다졸 및 이들의 혼합물로 이루어진 군 중 어느 하나 이상의 화합물일 수 있다.
이에 더하여, 상기 무기 충전제는, 그라파이트(Graphite), 카본블랙, 실리카 및 그레이(Clay)로 이루어진 군 중 어느 하나 이상의 무기물일 수 있다.
상기 광감응성 모노머는, 아크릴레이트(Acrylate) 수지를 포함할 수 있다.
본 발명의 임베디드 인쇄회로기판 및 이의 제조 방법은, 감광성 빌드업층을 적용한 노광, 형상 공정을 이용하여 저항을 줄이고, 캐비티를 용이하게 형성할 수 있다는 효과를 기대할 수 있다.
또한, 본 발명은 임베디드 인쇄회로기판 제조 시, 절연층만 선택적으로 캐비티를 형성하기 때문에, 종래에 비해 임베디드 인쇄회로기판의 설계 자유도를 확보할 수 있다는 장점이 있다.
이에 더하여, 본 발명은 칩 임베딩 공정 시, 별도의 접착부재가 필요하지 않기 때문에 재료비와 공정비를 비롯한 비용을 절감할 수 있다는 장점이 있다.
도 1 내지 도 5는 본 발명에 의한 임베디드 인쇄회로기판의 제 1 실시예를 나타내는 단면도,
도 6 내지 도 11은 본 발명에 의한 임베디드 인쇄회로기판의 제 2 실시예를 나타내는 단면도이다.
이하, 본 발명의 실시예들은 임베디드 인쇄회로기판의 도면을 참고하여 상세하게 설명한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되어지는 것이다. 따라서, 본 발명은 이하 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 장치의 크기 및 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 1 내지 도 5는 본 발명에 의한 임베디드 인쇄회로기판의 제 1 실시예를 나타내는 단면도이다.
도 1 내지 도 5를 참조하여 설명하면, 본 발명의 임베디드 인쇄회로기판은 캐비티(20)가 형성된 절연층(10a), 캐비티(Cavity)(20), 캐비티에 실장된 칩(30) 및 절연층 상에 형성된 회로층(40)을 포함할 수 있다.
보다 상세히 설명하면, 절연층(10a)은 감광성 조성물로 형성될 수 있으며, 동박(Copper Foil)층(10b)에 적층되어 RCC(Resin Coated Copper)(10) 형태를 이룰 수 있다. 여기에서, 절연층(10a)은 광감응성 모노머 및 광개시제를 포함하는 감광성 조성물로 형성될 수 있다. 이는, UV 경화가 가능하도록 기존 열경화 타입의 절연재료 조성에 광감응성 모노머와 광개시제를 첨가하여, 기존 열경화 타입의 절연재료의 물성의 저하를 최소화시키면서 캐비티 형성이 가능하도록 하는 이점이 있을 수 있다.
한편, 절연층은 나프탈렌계 에폭시 수지 및 고무 변성형 에폭시 수지를 포함하는 복합 에폭시 수지, 경화제, 경화촉진제 및 무기 충전제를 포함하는 수지 조성물을 포함할 수 있다.
여기에서, 복합 에폭시 수지는 평균 에폭시 수지 당량이 100 내지 300의 나프탈렌계 에폭시 수지와 평균 에폭시 수지 당량이 100 내지 500인 고무 변성형 에폭시 수지를 포함하는 것이 가능할 수 있다. 또한, 상기 복합 에폭시 수지 100 중량부에 대하여 나프탈렌계 에폭시 수지 50 내지 70 중량부, 고무 변성형 에폭시 수지 1 내지 30 중량부로 혼합되는 것이 가능할 수 있다.
상기 경화제는 페놀 노블락, 비스페놀 노블락 및 이들의 혼합물로 이루어진 군 중 어느 하나 이상의 화합물일 수 있다. 경화촉진제는 이미다졸계 화합물이며, 2-메틸 이미다졸, 1-(2-시아노에틸)-2-알킬 이미다졸, 2-페닐 이미다졸 및 이들의 혼합물로 이루어진 군 중 어느 하나 이상의 화합물일 수 있다. 이때, 경화촉진제는 복합 에폭시 수지 100 중량부에 대하여 0.1 내지 1 중량부로 혼합되는 것이 바람직하다.
한편, 광감응성 모노머는 화학적 구조 내에 이중결합과 -COOH기를 동시에 지니고 있어야 하며, 아크릴레이트(Acrylate) 수지를 포함하는 것이 바람직하다. 여기에서, 광감응성 모노머에 광개시제가 1 ~ 10 wt%로 포함되도록 할 수 있다.
또한, 무기 충전제는 그라파이트(Graphite), 카본블랙, 실리카 및 그레이(Clay)로 이루어진 군 중 어느 하나 이상의 무기물일 수 있다. 여기에서, 무기 충전제는 복합 에폭시 수지 100 중량부에 대하여 10 내지 60 중량부로 혼합되고, 실란 커플링제로 표면 처리되며, 서로 다른 크기의 구형 충전제를 포함하는 것이 바람직하나, 이에 한정되는 것은 아니다.
상술한 바와 같이 제조된 조성물은 필름 캐스팅(Film Casting) 공정을 통하여 PET 기판 위에 50 ~ 120 ㎛으로 캐스팅하여 필름 형태로 제조할 수 있다.
도 2에서 도시하는 바와 같이, 캐비티(20)는 절연층(10a)에 노광 및 현상 공정을 통해 형성될 수 있다.
이를 보다 상세히 설명하면, 제조된 필름을 80℃ 0.7 ~ 7.5 kgf의 압력을 가하여 1분간 전극(Electrod) 상단에 라미네이션한 후, 기 설정된 온도와 시간에 따라 건조를 진행할 수 있다. 여기에서, 건조는 컨택 노광시 워킹 필름(Working Film)에 격벽재료층이 달라붙지 않을 정도의 건조도로 진행하고, 건조 과정을 완료하면 컨택 노광기를 사용하여 150 mj ~ 1000 mj의 적산량으로 노광하는 진행하는 것이 바람직하다.
또한, 노광 수행 후, 반경화(pre-cure) 과정을 통하여 열경화를 일부 진행한다. 마지막으로 1 wt% Na2C03 현상액을 1 m/min의 속도로 통화하여 1차 현상을 진행한 후, 에폭시를 용융시킬 수 있는 유기 솔벤트(예를 들어, 2-methoxy ethanol)를 사용하여 기 설정된 시간 동안 초음파 세척을 진행하여 현상을 완료한다. 현상이 완료되면 약 190도에서 후경화를 진행하여 캐비티(20)를 형성할 수 있다.
감광성 필름의 패턴 형성방법은 UV 경화(UV Cure), 노광(Exposure), 현상(Develop)으로 기계적 가공 공법에 비해 저항력(Tolerance)이 작으며, 칩 사이즈와 유사하게 캐비티를 형성할 수 있다. 따라서, 칩 배치(Chip Placing)가 유리하며, 후 공정에서 접착부재가 별도로 요구되지 않는다는 이점이 있을 수 있다.
이후, 도 3 내지 도 5에서 도시하는 바와 같이, 캐비티(20)에 칩(30)을 배치하고, 빌드업 필름 커링(Build Up Film Curing) 및 구리 도금(Cu Plating)을 수행하여 전기적으로 연결하며, 구리 패터닝(Cu Pattering)을 통해 회로(40)를 형성할 수 있다.
여기에서, 칩(30)은 능동소자, 수동소자 또는 IC일 수 있다.
본 발명에서 개시하는 절연층의 형태는 절연물질의 일면에만 동박이 적층된 레진코팅 동박적층판(RCC), 빌드 업 필름(Bulid Up Film) 및 양면 동박적층판(Copper Clad Lamination, CCL) 형태 중 어느 하나일 수 있다.
이하에서는 설명의 편의를 위해 도 1 내지 도 5에서 개시하는 기술과 중복된 기술에서 대한 상세한 설명은 생략하기로 한다.
도 6 내지 도 11은 본 발명에 의한 임베디드 인쇄회로기판의 제 2 실시예를 나타내는 단면도로서, 다층 인쇄회로기판에 적용한 예를 설명하기 위한 것이다.
도시하는 바와 같이, 임베디드 인쇄회로기판은 CCL(Copper Clad Laminate) 형태의 코아층(100), 절연층(200), 캐비티(300), 칩(400) 및 회로층(500)을 포함할 수 있다.
보다 상세히 설명하면, 코아층(100)의 상부와 하부에 감광성 빌드업 필름으로 형성된 절연층(200)을 적층하고, 절연층(200)에 노광 및 현상을 수행하여 캐비티(300)와 연결 비아(Via)를 형성할 수 있다. 여기에서, 감광성 빌드업 필름은 도 1 내지 도 5에서 개시된 제조 방법과 동일하므로 상세한 설명은 생략하기로 한다.
이후, 캐비티(300)에 칩(400)을 배치한 후, 빌드업 필름 커링 및 구리 도금을 수행하여 전극층을 형성할 수 있으며, 패터닝을 수행하여 전극 패턴(500)을 형성할 수 있다.
이하, 도 1 내지 도 5를 참조하여 본 발명의 실시예에 따른 임베디드 인쇄회로기판의 제조방법에 대하여 설명하기로 한다.
도 1 내지 도 5는 본 발명의 실시예에 따른 임베디드 인쇄회로기판의 제조방법을 설명하기 위해 순차적으로 나타낸 공정 단면도이다.
먼저, 도 1에서 도시하는 바와 같이, 감광성 조성물을 포함하는 절연층(10a)을 제공한다.
여기에서, 절연층(10a)은 광감응성 모노머 및 광개시제를 포함하는 감광성 조성물로 형성될 수 있다. 이때, 절연층은 나프탈렌계 에폭시 수지 및 고무 변성형 에폭시 수지를 포함하는 복합 에폭시 수지, 경화제, 경화촉진제 및 무기 충전제를 포함하는 수지 조성물을 포함할 수 있다.
이어서, 도 2에서 도시하는 바와 같이, 절연층(10a)에 노광 및 현상 공정을 수행하여 캐비티(20)를 형성할 수 있다.
이를 보다 상세히 설명하면, 제조된 필름을 80℃ 0.7 ~ 7.5 kgf의 압력을 가하여 1분간 전극(Electrod) 상단에 라미네이션한 후, 기 설정된 온도와 시간에 따라 건조를 진행할 수 있다. 여기에서, 건조는 컨택 노광시 워킹 필름(Working Film)에 격벽재료층이 달라붙지 않을 정도의 건조도로 진행하고, 건조 과정을 완료하면 컨택 노광기를 사용하여 150 mj ~ 1000 mj의 적산량으로 노광하는 진행하는 것이 바람직하다.
또한, 노광 수행 후, 반경화(pre-cure) 과정을 통하여 열경화를 일부 진행한다. 마지막으로 1 wt% Na2C03 현상액을 1 m/min의 속도로 통화하여 1차 현상을 진행한 후, 에폭시를 용융시킬 수 있는 유기 솔벤트(예를 들어, 2-methoxy ethanol)를 사용하여 기 설정된 시간 동안 초음파 세척을 진행하여 현상을 완료한다. 현상이 완료되면 약 190도에서 후경화를 진행하여 캐비티(20)를 형성할 수 있다.
이후, 도 3에서 도시하는 바와 같이, 캐비티(20)에 칩(30)을 배치할 수 있다. 여기에서, 칩(30)은 능동소자, 수동소자 또는 IC일 수 있다.
다음으로, 도 4 및 도 5에서 도시하는 바와 같이, 칩(30)이 배치된 절연층(10a) 상에 도금층을 형성하고, 도금층을 식각하여 패턴을 형성할 수 있다.
여기에서, 도금층은 일반적으로 공지된 방법이 적용될 수 있다. 예를 들면, 관통홀의 형성 후에, 공지의 디스미어 처리, 플라스마 처리 등을 실시하고 무전해 동도금, 전기 동도금을 실시할 수 있다. 이 후에, 표면에 외부회로를 형성하고 최종적으로는 산화방지를 위해서 귀금속 도금 레지스터를 형성하고, 니켈 도금, 금 도금을 실시할 수 있다. 도금층은 전기소자의 전극과 전기적으로 연결될 수 있다.
이상에서 설명한 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러가지 치환, 변형 및 변경이 가능할 것이나, 이러한 치환, 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
10 : RCC 10a, 200 : 절연층
10b : 동박층 20, 300 : 캐비티
30, 400 : 칩 40 : 회로층
100 : 코아층 500 : 전극 패턴

Claims (16)

  1. 캐비티가 형성된 절연층;
    상기 캐비티에 실장된 칩; 및
    상기 절연층 상에 형성된 회로층;
    을 포함하며,
    상기 절연층은 광감응성 모노머 및 광개시제를 포함하는 감광성 조성물로 형성되는 임베디드 인쇄회로기판.
  2. 제 1 항에 있어서,
    상기 캐비티는,
    노광 및 현상 공정을 통해 형성되는 임베디드 인쇄회로기판.
  3. 제 1 항에 있어서,
    상기 절연층은,
    나프탈렌계 에폭시 수지 및 고무 변성형 에폭시 수지를 포함하는 복합 에폭시 수지, 경화제, 경화촉진제 및 무기 충전제를 포함하는 수지 조성물을 포함하는 임베디드 인쇄회로기판.
  4. 제 3 항에 있어서,
    상기 경화제는,
    페놀 노블락, 비스페놀 노블락 및 이들의 혼합물로 이루어진 군 중 어느 하나 이상의 화합물인 임베디드 인쇄회로기판.
  5. 제 3 항에 있어서,
    상기 경화촉진제는,
    이미다졸계 화합물이며, 2-메틸 이미다졸, 1-(2-시아노에틸)-2-알킬 이미다졸, 2-페닐 이미다졸 및 이들의 혼합물로 이루어진 군 중 어느 하나 이상의 화합물인 임베디드 인쇄회로기판.
  6. 제 3 항에 있어서,
    상기 무기 충전제는,
    그라파이트(Graphite), 카본블랙, 실리카 및 그레이(Clay)로 이루어진 군 중 어느 하나 이상의 무기물인 임베디드 인쇄회로기판.
  7. 제 1 항에 있어서,
    상기 광감응성 모노머는,
    아크릴레이트(Acrylate) 수지를 포함하는 임베디드 인쇄회로기판.
  8. 감광성 조성물을 포함하는 절연층을 형성하는 단계;
    상기 절연층 상에 감광성 레지스트를 형성한 후 상기 감광성 레지스트를 노광 및 현상 공정으로 캐비티를 형성하는 단계;
    캐비티에 칩을 배치하는 단계; 및
    칩이 배치된 절연층 상에 도금층을 형성하고, 도금층을 식각하여 패턴을 형성하는 단계;
    를 포함하는 임베디드 인쇄회로기판 제조 방법.
  9. 제 8 항에 있어서,
    상기 절연층의 형태는,
    RCC, 빌드업 필름(Bulid Up Film) 및 CCL 형태 중 어느 하나인 임베디드 인쇄회로기판 제조 방법.
  10. 제 8 항에 있어서,
    상기 절연층은 광감응성 모노머 및 광개시제를 포함하는 감광성 조성물로 형성되는 임베디드 인쇄회로기판 제조 방법.
  11. 제 10 항에 있어서,
    상기 절연층은,
    나프탈렌계 에폭시 수지 및 고무 변성형 에폭시 수지를 포함하는 복합 에폭시 수지, 경화제, 경화촉진제 및 무기 충전제를 포함하는 수지 조성물을 포함하는 임베디드 인쇄회로기판 제조 방법.
  12. 제 11 항에 있어서,
    상기 경화제는,
    페놀 노블락, 비스페놀 노블락 및 이들의 혼합물로 이루어진 군 중 어느 하나 이상의 화합물인 임베디드 인쇄회로기판 제조 방법.
  13. 제 11 항에 있어서,
    상기 경화촉진제는,
    이미다졸계 화합물이며, 2-메틸 이미다졸, 1-(2-시아노에틸)-2-알킬 이미다졸, 2-페닐 이미다졸 및 이들의 혼합물로 이루어진 군 중 어느 하나 이상의 화합물인 임베디드 인쇄회로기판 제조 방법.
  14. 제 11 항에 있어서,
    상기 무기 충전제는,
    그라파이트(Graphite), 카본블랙, 실리카 및 그레이(Clay)로 이루어진 군 중 어느 하나 이상의 무기물인 임베디드 인쇄회로기판 제조 방법.
  15. 제 10 항에 있어서,
    상기 광감응성 모노머는,
    아크릴레이트(Acrylate) 수지를 포함하는 임베디드 인쇄회로기판 제조 방법.
  16. 감광성 조성물을 포함하는 절연층을 형성하는 단계;
    상기 절연층 상에 마스크 패턴을 형성하고, 상기 마스크 패턴이 형성된 상기 절연층을 노광 및 현상 공정으로 캐비티를 형성하는 단계;
    캐비티에 칩을 배치하는 단계; 및
    칩이 배치된 절연층 상에 도금층을 형성하고, 도금층을 식각하여 패턴을 형성하는 단계;
    를 포함하는 임베디드 인쇄회로기판 제조 방법.
KR1020100048647A 2010-05-25 2010-05-25 임베디드 인쇄회로기판 및 이의 제조 방법 KR101085727B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020100048647A KR101085727B1 (ko) 2010-05-25 2010-05-25 임베디드 인쇄회로기판 및 이의 제조 방법
US13/064,986 US20110290540A1 (en) 2010-05-25 2011-04-29 Embedded printed circuit board and method of manufacturing the same
JP2011104071A JP2011249792A (ja) 2010-05-25 2011-05-09 埋め込み印刷回路基板及びその製造方法
JP2013011873A JP2013093614A (ja) 2010-05-25 2013-01-25 埋め込み印刷回路基板及びその製造方法
JP2013011853A JP2013093613A (ja) 2010-05-25 2013-01-25 埋め込み印刷回路基板の製造方法
US14/495,513 US20150022984A1 (en) 2010-05-25 2014-09-24 Embedded printed circuit board and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100048647A KR101085727B1 (ko) 2010-05-25 2010-05-25 임베디드 인쇄회로기판 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR101085727B1 true KR101085727B1 (ko) 2011-11-21

Family

ID=45398049

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100048647A KR101085727B1 (ko) 2010-05-25 2010-05-25 임베디드 인쇄회로기판 및 이의 제조 방법

Country Status (1)

Country Link
KR (1) KR101085727B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101472633B1 (ko) * 2012-10-16 2014-12-15 삼성전기주식회사 하이브리드 적층기판, 그 제조방법 및 패키지 기판
KR101609268B1 (ko) 2014-02-10 2016-04-20 삼성전기주식회사 임베디드 기판 및 임베디드 기판의 제조 방법
KR20160109810A (ko) 2015-03-13 2016-09-21 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR20160122437A (ko) * 2015-04-14 2016-10-24 엘지이노텍 주식회사 임베디드 인쇄회로기판

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002084063A (ja) 2000-09-07 2002-03-22 Rohm Co Ltd 電子部品の実装方法、およびこの方法によって製造された電子回路装置
JP2003152304A (ja) 2000-12-27 2003-05-23 Ngk Spark Plug Co Ltd 配線基板
WO2007043714A1 (ja) 2005-10-14 2007-04-19 Ibiden Co., Ltd. 多層プリント配線板およびその製造方法
WO2007126090A1 (ja) 2006-04-27 2007-11-08 Nec Corporation 回路基板、電子デバイス装置及び回路基板の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002084063A (ja) 2000-09-07 2002-03-22 Rohm Co Ltd 電子部品の実装方法、およびこの方法によって製造された電子回路装置
JP2003152304A (ja) 2000-12-27 2003-05-23 Ngk Spark Plug Co Ltd 配線基板
WO2007043714A1 (ja) 2005-10-14 2007-04-19 Ibiden Co., Ltd. 多層プリント配線板およびその製造方法
WO2007126090A1 (ja) 2006-04-27 2007-11-08 Nec Corporation 回路基板、電子デバイス装置及び回路基板の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101472633B1 (ko) * 2012-10-16 2014-12-15 삼성전기주식회사 하이브리드 적층기판, 그 제조방법 및 패키지 기판
KR101609268B1 (ko) 2014-02-10 2016-04-20 삼성전기주식회사 임베디드 기판 및 임베디드 기판의 제조 방법
KR20160109810A (ko) 2015-03-13 2016-09-21 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR20160122437A (ko) * 2015-04-14 2016-10-24 엘지이노텍 주식회사 임베디드 인쇄회로기판
KR102426528B1 (ko) 2015-04-14 2022-07-29 엘지이노텍 주식회사 임베디드 인쇄회로기판

Similar Documents

Publication Publication Date Title
JP2011249792A (ja) 埋め込み印刷回路基板及びその製造方法
KR100965339B1 (ko) 전자부품 내장형 인쇄회로기판 및 그 제조방법
KR100792352B1 (ko) 패키지 온 패키지의 바텀기판 및 그 제조방법
US20100288535A1 (en) Electronic component-embedded printed circuit board comprising cooling member and method of manufacturing the same
US20090250253A1 (en) Printed circuit board and manufacturing method thereof
KR100859004B1 (ko) 전자소자 내장형 인쇄회로기판의 제조방법
KR20090130727A (ko) 전자부품 내장형 인쇄회로기판 및 그 제조방법
KR102194721B1 (ko) 인쇄회로기판 및 그 제조 방법
WO2011052399A1 (ja) 配線板及びその製造方法
KR101085727B1 (ko) 임베디드 인쇄회로기판 및 이의 제조 방법
KR20160090625A (ko) 전자소자내장형 인쇄회로기판 및 그 제조방법
KR101167787B1 (ko) 임베디드 인쇄회로기판 및 이의 제조 방법
US11882648B2 (en) Dielectric layer for component carrier with varying material properties
KR102691326B1 (ko) 인쇄회로기판 및 패키지
JP5147843B2 (ja) 配線基板
JP2008166456A (ja) 配線基板及びその製造方法
JP2015122472A (ja) ビルドアップ絶縁フィルム、それを用いた電子部品内蔵型印刷回路基板、及びその製造方法
JP2009111332A (ja) 印刷回路基板の製造方法
JP7531652B1 (ja) 回路基板、回路基板の製造方法、及び電子機器
KR100674304B1 (ko) 경연성 인쇄회로기판의 제조방법
JP5111500B2 (ja) 配線基板
KR101084776B1 (ko) 전자소자 내장 기판 및 그 제조방법
KR100658437B1 (ko) 범프기판를 이용한 인쇄회로기판 및 제조방법
KR20100053761A (ko) 언클래드를 이용한 임베디드 인쇄회로기판의 제조방법 및 이에 의하여 제조된 인쇄회로기판
CN105282972A (zh) 器件内置型印刷电路板、半导体封装及其制造方法

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20100525

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20110803

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20111109

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20111115

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20111115

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20141001

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20151005

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20151005

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20161004

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20161004

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20171011

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20171011

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20181002

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20181002

Start annual number: 8

End annual number: 8

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20200826