KR101050351B1 - 박막트랜지스터 및 그 제조방법 - Google Patents
박막트랜지스터 및 그 제조방법 Download PDFInfo
- Publication number
- KR101050351B1 KR101050351B1 KR1020040077446A KR20040077446A KR101050351B1 KR 101050351 B1 KR101050351 B1 KR 101050351B1 KR 1020040077446 A KR1020040077446 A KR 1020040077446A KR 20040077446 A KR20040077446 A KR 20040077446A KR 101050351 B1 KR101050351 B1 KR 101050351B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- gate insulating
- crystalline
- electrode
- thin film
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 45
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 239000010408 film Substances 0.000 claims abstract description 65
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 45
- 229910021424 microcrystalline silicon Inorganic materials 0.000 claims abstract description 44
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 229910052751 metal Inorganic materials 0.000 claims abstract description 29
- 239000002184 metal Substances 0.000 claims abstract description 29
- 238000000151 deposition Methods 0.000 claims abstract description 19
- 239000012535 impurity Substances 0.000 claims abstract description 16
- 238000000034 method Methods 0.000 claims description 25
- 229910052845 zircon Inorganic materials 0.000 claims description 11
- GFQYVLUOOAAOGM-UHFFFAOYSA-N zirconium(iv) silicate Chemical compound [Zr+4].[O-][Si]([O-])([O-])[O-] GFQYVLUOOAAOGM-UHFFFAOYSA-N 0.000 claims description 11
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims description 9
- 238000002161 passivation Methods 0.000 claims description 9
- 238000000231 atomic layer deposition Methods 0.000 claims description 8
- 230000008021 deposition Effects 0.000 claims description 8
- 239000003989 dielectric material Substances 0.000 claims description 7
- 229910010413 TiO 2 Inorganic materials 0.000 claims description 6
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 4
- 239000011810 insulating material Substances 0.000 claims description 3
- 239000013078 crystal Substances 0.000 abstract description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 18
- 229920002120 photoresistant polymer Polymers 0.000 description 12
- 238000011534 incubation Methods 0.000 description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 239000011159 matrix material Substances 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- 229910004205 SiNX Inorganic materials 0.000 description 4
- 239000011651 chromium Substances 0.000 description 4
- 229910000838 Al alloy Inorganic materials 0.000 description 3
- 229910021419 crystalline silicon Inorganic materials 0.000 description 3
- 230000000593 degrading effect Effects 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000002178 crystalline material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명에 의한 박막트랜지스터 제조방법은, 기판 상에 게이트 전극이 형성되는 단계와; 상기 게이트 전극이 형성된 기판의 전면에 결정 상을 갖는 결정성 게이트 절연막이 형성되는 단계와; 상기 게이트 절연막 상부에 미결정 실리콘(uc-Si)층 및 불순물이 첨가된 비정질 실리콘(n+a-Si)층이 순차적으로 형성되는 단계와; 상기 미결정 실리콘(uc-Si)층 및 불순물이 첨가된 비정질 실리콘(n+a-Si)층을 포함한 기판 상에 소정의 금속층이 증착되는 단계와; 소정 영역의 상기 금속층 및 비정질 실리콘층이 식각되어, 소정 영역의 미결정 실리콘층이 노출됨으로써, 각각 소스/드레인 전극, 오믹 접촉층, 액티브층이 형성되는 단계가 포함되는 것을 특징으로 한다.
Description
도 1a 내지 도 1c는 종래기술에 따른 박막트랜지스터의 제조 공정도.
도 2는 종래의 미결정 실리콘 박막트랜지스터에서 비정질 게이트 절연막 상에 증착된 미결정 실리콘층을 나타내는 도면.
도 3a 내지 도 3d는 본 발명의 제 1 실시예에 의한 박막트랜지스터의 제조 공정도.
도 4a 내지 도 4d는 본 발명의 제 2 실시예에 의한 박막트랜지스터의 제조 공정도.
도 5a 및 도 5d는 각각 미결정 실리콘층의 계면에 형성되는 비정질 상 두께를 나타내는 도면.
도 6은 결정성 게이트 절연막의 증착 온도에 따른 계면 상의 비정질 상 두께를 나타내는 그래프.
<도면의 주요 부분에 대한 부호의 설명>
200 : 게이트 전극 300 : 결정성 게이트 절연막
400 : 미결정 실리콘층 500 : 불순물이 첨가된 실리콘층
600 : 소스 전극 650 : 드레인 전극
본 발명은 박막트랜지스터에 관한 것으로, 특히 액정표시장치의 스위칭 소자또는 유기전계발광소자의 스위칭/ 구동 소자로 사용되는 박막트랜지스터 및 그 제조방법에 관한 것이다.
최근 정보화 사회로 시대가 급발전함에 따라 박형화, 경량화, 저 소비전력화 등의 우수한 특성을 가지는 평판 표시 장치(flat panel display)의 필요성이 대두되었는데, 이 중 액정 표시 장치(liquid crystal display) 또는 유기전계발광소자(organic light emitting diode device)가 해상도, 컬러표시, 화질 등에서 우수하여 노트북이나 데스크탑 모니터에 활발하게 적용되고 있다.
일반적으로 액정표시장치의 구동원리는 액정의 광학적 이방성과 분극성질을 이용한다. 상기 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 가지고 있으며, 인위적으로 액정에 전기장을 인가하여 분자배열의 방향을 제어할 수 있다.
따라서, 상기 액정의 분자배열 방향을 임의로 조절하면, 액정의 분자배열이 변하게 되고, 광학적 이방성에 의하여 빛의 편광상태를 변화시켜 화상정보를 표현할 수 있다.
종래의 일반적인 액정표시장치는 전계 생성 전극이 각각 형성되어 있는 두 기판을 전계 생성 전극이 형성되어 있는 면이 서로 마주 대하도록 배치하고, 두 기판 사이에 액정을 주입한 다음, 전계 형성 전극에 전압을 인가하여 생성되는 전기 장에 의해 액정 분자를 움직이게 함으로써, 이에 따라 달라지는 빛의 투과율에 의해 화상을 표현하는 장치이다.
특히 액티브 매트릭스형 액정표시장치의 하부 기판에는 스위칭 소자인 박막트랜지스터가 형성되어 있는데, 일반적으로 박막트랜지스터에 사용되는 액티브층은 비정질 실리콘(amorphous silicon ; a-Si)이 주류를 이루고 있다. 또한, 액티브 매트릭스형 유기전계발광소자의 경우도 스위칭/ 구동 소자로서 상기 박막트랜지스터를 이용하고 있다.
이는 비정질 실리콘이 저온에서 저가의 유리 기판과 같은 대형 기판 상에 형성하는 것이 가능하기 때문이다.
이하, 도면을 참조하여 종래의 박막트랜지스터와 그 제조방법에 대해 설명한다.
도 1a 내지 도 1c는 종래기술에 따른 박막트랜지스터의 제조 공정도이다.
도 1a를 참조하면, 먼저 기판(10)상에 스퍼터링(sputtering) 등의 방법으로 알루미늄(Al), 알루미늄 합금(AlNd)을 포함하는 도전성 금속그룹 중 선택된 하나를 증착하여 금속막을 형성하며, 상기 금속막을 사진식각 공정으로 패터닝하여 게이트전극(20)을 형성한다.
다음으로 도 1b를 참조하면, 상기 게이트 전극(20)이 형성된 기판(10) 상에 게이트 전극(20)을 덮도록 게이트 절연막(30)을 전면에 형성한다. 이때 상기 게이트 절연막(30)은 질화 실리콘(SiNx)과 같은 비정질 상의 절연 물질로 이루어진다.
다음으로, 상기 게이트 절연막(30) 상부에 비정질 실리콘(a-Si)을 화학 기상 증착(Chemical Vapor Deposition: 이하 CVD라 칭함)법을 이용하여 증착한다. 이때 상기 비정질 실리콘(a-Si)층(40) 상부로 불순물을 도핑하여 불순물이 첨가된 비정질 실리콘(n+a-Si)층(50)을 형성한다. 이 때 상기 불순물이 첨가된 실리콘(n+a-Si)층(50)은 금속과 접합이 이루어지면 오믹 접촉 특성을 지니게 된다. 상기 비정질 실리콘층(40)과 불순물이 첨가된 실리콘(n+a-Si)층(50)을 게이트 전극(20)과 대응하는 부분에만 남도록 이방성 식각을 이용한 사진식각 공정을 통하여 게이트 절연막(30)이 노출되도록 패터닝한다.
도 1c를 참조하면, 게이트절연막(30) 상에 불순물이 첨가된 실리콘(n+a-Si)층(50)을 덮도록 스퍼터링 방법으로 기판(10)의 전면에 크롬(Cr)이나 몰리브덴(Mo) 또는 알루미늄(Al) 중 선택된 하나를 증착하여 금속막을 형성한다.이때 상기 불순물이 첨가된 실리콘(n+a-Si)층(50)은 금속막과 직접 접촉하여 오믹 접촉 특성을 가지게되므로 이를 오믹 접촉층(50) 이라 칭한다.
그리고, 상기 금속막 상에 포토레지스트를 도포하고 노광 및 현상하여 게이트 전극의 양측과 대응하는 부분에 포토레지스트 패턴을 형성한다. 상기 포토레지스트 물질은 노광된 부분이 현상되는 포지티브형(positive type)과, 노광된 부분이 남는 네가티브형(negative type)으로 나뉠 수 있으며, 통상적으로 어레이 공정에 서는 포지티브형 포토레지스트 물질이 이용된다.
상기 포토레지스트 패턴을 마스크로 사용하여 금속 박막을 오믹 접촉층(50)이 노출되도록 식각하고, 상기 노출된 오믹 접촉층(50)을 상기 오믹 접촉층 하부에 위치한 비정질 실리콘층(40)이 노출되도록 식각한다. 이때, 상기 비정질 실리콘층(40)은 액티브층이라 하고, 금속막이 식각되지 않고 남는 부분은 소스 전극(60) 및 드레인 전극(65)이 되며, 이 두 전극 사이로 노출된 비정질 실리콘 영역은 채널(Ch)이 된다.
이와 같은 상기 박막트랜지스터는 액티브 매트릭스형 액정표시장치 또는 액티브 매트릭스형 유기전계발광소자 등에 채용될 수 있는데, 이 경우 상기 박막트랜지스터의 드레인 전극은 상기 액정표시장치 등의 각 픽셀에 구비된 화소전극과 전기적으로 연결되는 구조를 이루게 된다.
그러나, 상기 비정질 실리콘이 적용된 박막트랜지스터는, 비정질 구조로 인해 매우 낮은 운반자 이동도(carrier mobility)를 갖는데, 이는 액정표시장치의 스위칭 속도를 감소시킨다는 단점이 된다.
또한, 상기 비정질 실리콘 박막트랜지스터는 상대적으로 불안정하고, 듀티 사이클(duty cycle)이 상대적으로 낮다는 문제점도 있다.
이와 같이 종래의 비정질 실리콘 박막트랜지스터는 도전율, 이동도 등의 물성이 결정성 실리콘 반도체에 비하여 열등하기 때문에, 고속 특성을 얻기 위해서는, 결정성 실리콘 반도체로 된 박막트랜지스터의 제작방법의 확립이 강하게 요구되고 있다.
여기서, 결정성 실리콘 반도체로는, 다결정 실리콘(polycrystalline silicon), 미결정(微結晶)(microcrystalline) 실리콘, 결정성분을 포함하는 비정질 실리콘, 결정성과 비정질성의 중간 상태를 가지는 세미 아몰퍼스(semi-amorphous) 실리콘 등이 알려져 있다.
이 때, 상기 다결정 실리콘 반도체를 얻기 위해서는 일반적으로 비정질 반도체막을 성막하고, 레이저빔 에너지 등에 의해 결정화시키는 방법을 이용하고 있으나, 이는 레이저빔의 조사면적이 작기 때문에 그의 처리량(스루풋)이 낮다는 문제가 있고, 또한, 대면적 기판의 전체 표면을 균일하게 처리하기에는 레이저의 안정성이 충분하지 않는 차세대 기술이라는 문제가 있다.
따라서, 종래의 비정질 실리콘 형성과 동일한 방식 즉, 화학 기상 증착법에 의해 형성되는 미결정 실리콘(microcrystalline Si) 박막트랜지스터가 상기 문제를 극복하는 방안이 될 수 있다.
단, 상기 미결정 실리콘 박막트랜지스터은 질화실리콘(a-SiNx:H) 게이트 절연막과 같은 비정질 상 위에 액티브 층 역할을 수행하게 되는 미결정 실리콘을 증착할 경우 그 계면에서 비정질 상이 생성되어 박막트랜지스터의 특성이 저하된다는 문제점이 있다.
도 2는 종래의 미결정 실리콘 박막트랜지스터에 있어서, 비정질 게이트 절연막(30) 상에 증착된 미결정 실리콘층을 나타내는 도면이며, 도시된 바와 같이 상기 비정질 게이트 절연막(30)과 미결정 실리콘층의 계면에 비정질 상(32)이 생성됨을 확인할 수 있으며, 이와 같은 계면에서의 비정질 상은 박막트랜지스터의 특성을 저하시키는 원인이 된다.
본 발명은 액티브층으로 미결정 실리콘(microcrystalline Si : uc-Si)이 적용되는 박막트랜지스터에 있어서, 상기 미결정 실리콘이 증착되는 게이트 절연막이 지르콘 산화막(ZrO2) 또는 티타늄 산화막(TiO2)의 결정성 유전층(dielectric layer)으로 형성됨으로써, 상기 미결정 실리콘 하부 계면에 생성되는 비정질 상(incubation layer)의 두께를 줄여 박막트랜지스터의 특성과 신뢰성을 향상시키는 박막트랜지스터 및 그 제조방법을 제공함에 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명에 의한 박막트랜지스터 제조방법은, 기판 상에 게이트 전극이 형성되는 단계와; 상기 게이트 전극이 형성된 기판의 전면에 결정 상을 갖는 결정성 게이트 절연막이 형성되는 단계와; 상기 게이트 절연막 상부에 미결정 실리콘(uc-Si)층 및 불순물이 첨가된 비정질 실리콘(n+a-Si)층이 순차적으로 형성되는 단계와; 상기 미결정 실리콘(uc-Si)층 및 불순물이 첨가된 비정질 실리콘(n+a-Si)층을 포함한 기판 상에 소정의 금속층이 증착되는 단계와; 소정 영역의 상기 금속층 및 비정질 실리콘층이 식각되어, 소정 영역의 미결정 실리콘층이 노출됨으로써, 각각 소스/드레인 전극, 오믹 접촉층, 액티브층이 형성되는 단계가 포함되는 것을 특징으로 한다.
또한, 상기 결정성 게이트 절연막으로는 지르콘 산화막(ZrO2) 또는 티타늄 산화막(TiO2)과 같은 결정성 유전(dielectric) 물질이 이용되고, 상기 결정성 게이트 절연막은 ALD(Atomic Layer Deposition) 방식을 통해 저온 증착됨을 특징으로 한다.
또한, 상기 결정성 게이트 절연막이 증착되기 전에 비정질 게이트 절연막이 증착되는 단계가 더 포함되고, 상기 소스 전극 및 드레인 전극을 덮도록 전면 증착되어 보호막이 형성되고, 상기 보호막을 패터닝하여 상기 드레인 전극을 노출시키는 콘택홀이 형성되는 단계와; 상기 보호막 상부에 투명한 도전성 금속 그룹 중 하나가 증착되어 상기 드레인 전극과 전기적으로 연결되는 화소전극이 형성되는 단계가 더 포함되는 것을 특징으로 한다.
또한, 본 발명에 의한 박막트랜지스터는, 기판 상에 형성된 게이트 전극과; 상기 게이트 전극이 형성된 기판의 전면에 형성된 결정 상을 갖는 결정성 게이트 절연막과; 상기 게이트 절연막 상부에 형성된 미결정 실리콘(uc-Si)층 및 상기 미결정 실리콘층 상부의 양 측면에 각각 형성된 오믹 접촉층과; 상기 각 오믹 접촉층을 포함하는 영역에 각각 형성된 소스 전극 및 드레인 전극이 포함되도록 구성되는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 보다 상세히 설명하도록 한다.
도 3a 내지 도 3d는 본 발명의 제 1 실시예에 의한 박막트랜지스터의 제조 공정도이다.
도 3a를 참조하면, 먼저 기판(100) 상에 스퍼터링(sputtering) 등의 방법으로 알루미늄(Al), 알루미늄 합금(AlNd)을 포함하는 도전성 금속그룹 중 선택된 하나를 증착하여 금속막을 형성하며, 상기 금속막을 사진식각 공정으로 패터닝하여 게이트전극(200)을 형성한다.
다음으로 도 3b를 참조하면, 상기 게이트 전극(200)이 형성된 기판(100) 상 에 게이트 전극(200)을 덮도록 게이트 절연막(300)을 전면에 형성한다. 본 발명의 제 1 실시예의 경우 상기 게이트 절연막(300)으로 결정성 게이트 절연막이 형성됨을 그 특징으로 한다.
이는 앞서 설명한 바와 같이 상기 게이트 절연막을 종래의 질화 실리콘과 같은 비정질 재료로 형성하게 될 경우, 그 상부에 증착되는 미결정 실리콘층의 계면에 비정질 상(incubation layer)이 생성되어 박막트랜지스터 특성이 저하되는 것을 방지하기 위함이다.
상기 결정성 게이트 절연막으로는 지르콘 산화막(ZrO2) 또는 티타늄 산화막(TiO2) 등의 결정성 유전(dielectric) 물질을 이용하는 것이 바람직하며, 이와 같은 결정성 게이트 절연막 상에 상기 미결정 실리콘층을 증착하게 되면, 그 계면에 생성되는 비정질 상의 두께를 상당히 줄일 수 있어 소자의 신뢰성이 상당히 향상된다.
또한, 상기 결정성 게이트 절연막으로 사용되는 지르콘 산화막(ZrO2) 또는 티타늄 산화막(TiO2) 등은 ALD(Atomic Layer Deposition) 방식을 통해 저온 증착할 수 있으며, 이 경우 플라스틱 기판과 같은 플렉서블(flexible) 기판에도 응용이 가능하다.
이와 같이 상기 결정성 게이트 절연막이 증착되면, 도 3c에 도시된 바와 같이, 상기 게이트 절연막(300) 상부에 미결정 실리콘(uc-Si)층(400)을 화학 기상증착(Chemical Vapor Deposition: 이하 CVD라 칭함)법 등을 이용하여 증착한다.
또한, 상기 미결정 실리콘(uc-Si)층(400) 상부로 불순물을 도핑하여 불순물이 첨가된 비정질 실리콘(n+a-Si)층(500)을 형성하며, 상기 불순물이 첨가된 실리콘(n+a-Si)층(500)은 금속과 접합이 이루어지면 오믹 접촉 특성을 지니게 된다.
또한, 상기 미결정 실리콘층(400)과 불순물이 첨가된 실리콘(n+a-Si)층(500)을 게이트 전극(200)과 대응하는 부분에만 남도록 이방성 식각을 이용한 사진식각 공정을 통하여 게이트 절연막(300)이 노출되도록 패터닝한다.
마지막으로 도 3d를 참조하면, 상기 기판(10) 전면에 스퍼터링 방법 등을 통해 소정의 금속 예를 들면 크롬(Cr), 몰리브덴(Mo), 알루미늄(Al) 등의 금속을 증착하여 금속막을 형성한다.
이때 상기 불순물이 첨가된 실리콘(n+a-Si)층은 금속막과 직접 접촉하여 오믹 접촉 특성을 가지게되므로 이를 오믹 접촉층(510) 이라 칭한다.
그리고, 상기 금속막 상에 포토레지스트를 도포하고 노광 및 현상하여 게이트 전극의 양측과 대응하는 부분에 포토레지스트 패턴을 형성한다. 상기 포토레지스트 물질은 노광된 부분이 현상되는 포지티브형(positive type)과, 노광된 부분이 남는 네가티브형(negative type)으로 나뉠 수 있으며, 통상적으로 어레이 공정에 서는 포지티브형 포토레지스트 물질이 이용된다.
상기 포토레지스트 패턴을 마스크로 사용하여 금속 박막을 오믹 접촉층(510)이 노출되도록 식각하고, 상기 노출된 오믹 접촉층(510)을 상기 오믹 접촉층 하부에 위치한 미결정 실리콘층(400)이 노출되도록 식각한다. 이때, 상기 미결정 실리콘층(40)은 액티브층이라 하고, 금속막이 식각되지 않고 남는 부분은 소스 전극(600) 및 드레인 전극(650)이 되며, 이 두 전극 사이로 노출된 미결정 실리콘 영역은 채널(Ch)이 된다.
이와 같은 상기 박막트랜지스터는 액티브 매트릭스형 액정표시장치 또는 액티브 매트릭스형 유기전계발광소자 등에 채용될 수 있는데, 이 경우 상기 박막트랜지스터의 드레인 전극은 상기 액정표시장치 등의 각 픽셀에 구비된 화소전극과 전기적으로 연결되는 구조를 이루게 된다.
즉, 상기 소스 전극(600) 및 드레인 전극(650)을 덮도록 보호막이 형성되고,상기 보호막을 사진식각 공정을 통하여 패터닝하여 드레인 전극(650)을 노출시키는 콘택홀이 형성되며, 상기 보호막 상부에 투명한 도전성 금속 그룹 중 예를 들면 ITO를 증착하고 패터닝하여 상기 드레인 전극과 전기적으로 연결되는 화소전극이 형성되는 구조가 이루어 지는 것이다.
상기와 같이 형성된 박막트랜지스터는 액정표시장치 또는 유기전계발광소자에서 매트릭스 형태로 구비되며, 상기 게이트 전극에 일정한 게이트 전압이 인가되면 상기 소스 전극(600)에서 형성된 전자들이 소스 전극(600) 하부에 형성된 오믹 콘택층(500)을 통과하여 미결정 실리콘으로 형성된 액티브층(400)과 상기 액티브층(400)에 형성된 채널(Ch)을 지나게 된다. 이후 채널(Ch)을 통과한 전자들은 오믹 콘택층(500)을 터널링하여 드레인 전극(650)으로 이동하게 됨으로써, 스위칭 소자 또는 구동 소자로서의 역할을 수행하게 되는 것이다.
도 4a 내지 도 4d는 본 발명의 제 2 실시예에 의한 박막트랜지스터의 제조 공정도이다.
본 발명의 제 2 실시예는 앞서 설명한 본 발명의 제 1실시예와 비교할 때, 게이트 절연막을 이중층으로 형성하는 점에서 그 차이가 있고, 그 이외는 제 1실시예와 동일하므로, 동일한 구성요소에 대해서는 동일한 도면부호를 사용하고, 그 상세한 설명은 생략하도록 한다.
도 4a를 참조하면, 먼저 기판(100) 상에 스퍼터링(sputtering) 등의 방법으로 알루미늄(Al), 알루미늄 합금(AlNd)을 포함하는 도전성 금속그룹 중 선택된 하나를 증착하여 금속막을 형성하며, 상기 금속막을 사진식각 공정으로 패터닝하여 게이트전극(200)을 형성한다.
다음으로 도 4b를 참조하면, 상기 게이트 전극(200)이 형성된 기판(100) 상에 게이트 전극(200)을 덮도록 제 1게이트 절연막(250) 및 제 2게이트 절연막(300)을 전면에 형성한다.
본 발명의 제 2 실시예의 경우 상기 제 1게이트 절연막(250)은 기존의 게이트 절연막과 동일하게 질화 실리콘(SiNx)과 같은 비정질 상의 절연 물질로 구성되며, 상기 제 1게이트 절연막(250) 상에 앞서 제 1실시예를 통해 설명한 바와 같은 결정성 물질로 이루어진 제 2게이트 절연막(300)이 형성됨을 그 특징으로 한다.
이는 앞서 설명한 바와 같이 상기 게이트 절연막을 종래의 질화 실리콘과 같은 비정질 재료로만 형성하게 될 경우, 그 상부에 증착되는 미결정 실리콘층의 계면에 비정질 상(incubation layer)이 생성되어 박막트랜지스터 특성이 저하되는 것을 방지하기 위함이다.
앞서 설명한 바와 같이 상기 제 2게이트 절연막(300)으로 사용되는 결정성 게이트 절연막으로는 지르콘 산화막(ZrO2) 또는 티타늄 산화막(TiO2) 등의 결정성 유전(dielectric) 물질을 이용하는 것이 바람직하며, 이와 같은 결정성 게이트 절연막 상에 상기 미결정 실리콘층을 증착하게 되면, 그 계면에 생성되는 비정질 상의 두께를 상당히 줄일 수 있어 소자의 신뢰성이 상당히 향상된다.
또한, 상기 결정성 게이트 절연막으로 사용되는 지르콘 산화막(ZrO2) 또는 티타늄 산화막(TiO2) 등은 ALD(Atomic Layer Deposition) 방식을 통해 저온 증착할 수 있으며, 이 경우 플라스틱 기판과 같은 플렉서블(flexible) 기판에도 응용이 가능하다.
이와 같이 상기 결정성 게이트 절연막이 증착된 후의 공정은 도 4c, 도 4d에서 설명하고 있으며, 이는 앞서 설명한 도 3c, 도 3d의 공정과 동일하므로 그 설명은 생략하기로 한다.
도 5a 및 도 5d는 각각 미결정 실리콘층의 계면에 형성되는 비정질 상 두께를 나타내는 도면이고, 도 6은 게이트 절연막 상에 미결정 실리콘층이 형성되는 경우, 결정성 게이트 절연막의 증착 온도에 따른 계면 상의 비정질 상 두께를 나타내는 그래프이다.
먼저 도 5a를 참조하면, 이는 비정질 상을 갖는 실리콘 질화막(SiNx)과 같은 비정질 상의 유리기판 상에 미결정 실리콘(uc-Si) 층이 증착되는 경우 그 계면 상에 생성되는 비결정 상(incubation layer)의 두께를 나타내는 것으로, 도시된 바와 같이 상기 비결정 상의 두께는 18 ~ 22nm 임을 알 수 있다.
이에 반해 도 5b 내지 도 5d를 참조하면, 이는 지르콘 산화막(ZrO2)으로 이루어진 결정상 게이트 절연막 상에 미결정 실리콘(uc-Si) 층이 증착되는 경우 그 계면 상에 생성되는 비결정 상(incubation layer)의 두께를 나타내는 것으로, 도시된 바와 같이 상기 결정성 게이트 절연막의 증착 온도가 증가할수록 상기 지르콘 산화막의 결정성이 증가하게 되어, 결과적으로 상기 비결정 상(incubation layer)의 두께가 점차 줄어듦을 알 수 있다.
즉, 증착 온도가 150℃ 인 경우는 상기 비결정 상(incubation layer)의 두께가 20 ~ 25nm 였으나, 증착 온도가 각각 200℃, 250℃인 경우 상기 비결정 상(incubation layer)의 두께가 각각 15 ~ 20, 7 ~ 10nm 으로 점차 그 두께가 줄어드는 것이다. 도 6는 상기 결과를 그래프로 나타내고 있는 것이다.
앞서 살펴본 바와 같이 본 발명은 결정 상을 갖는 게이트 절연막 상에 미결정 실리콘층을 증착함으로써, 그 계면에 생성되는 비결정 상(incubation layer)의 두께를 줄일 수 있으며, 이 때 상기 결정성 게이트 절연막의 증착 온도를 적절히 조절하여 상기 비결정 상(incubation layer)의 두께를 최소화 할 수 있는 것이다.
이와 같은 본 발명에 의하면, 미결정 실리콘이 증착되는 게이트 절연막이 지르콘 산화막(ZrO2) 또는 티타늄 산화막(TiO2)의 결정성 유전층(dielectric layer)으로 형성됨으로써, 상기 미결정 실리콘 하부 계면에 생성되는 비정질 상(incubation layer)의 두께를 줄여 박막트랜지스터의 특성과 신뢰성을 향상시키는 효과가 있으 며, 상기 박막트랜지스터가 구동 소자로 액티브 매트릭스형 유기전계발광소자에 사용되는 경우 유기전계발광소자의 수명을 향상시키는 효과가 있다.
Claims (10)
- 기판 상에 게이트 전극이 형성되는 단계와;상기 게이트 전극이 형성된 기판의 전면에 결정성 유전 물질을 포함하는 결정성 게이트 절연막이 형성되는 단계와;상기 결정성 게이트 절연막 상부에 미결정 실리콘(uc-Si)층 및 불순물이 첨가된 비정질 실리콘(n+a-Si)층이 순차적으로 형성되는 단계와;상기 미결정 실리콘(uc-Si)층 및 불순물이 첨가된 비정질 실리콘(n+a-Si)층을 포함한 기판 상에 금속층이 증착되는 단계와;상기 미결정 실리콘층이 노출되도록 상기 금속층 및 비정질 실리콘층이 식각되어, 각각 소스/드레인 전극, 오믹 접촉층, 액티브층이 형성되는 단계가 포함되는 것을 특징으로 하는 박막트랜지스터 제조방법.
- 제 1항에 있어서,상기 결정성 유전 물질은 지르콘 산화막(ZrO2) 또는 티타늄 산화막(TiO2)인 것을 특징으로 하는 박막트랜지스터 제조방법.
- 제 1항에 있어서,상기 결정성 게이트 절연막은 ALD(Atomic Layer Deposition) 방식을 통해 저온 증착됨을 특징으로 하는 박막트랜지스터 제조방법.
- 제 1항에 있어서,상기 결정성 게이트 절연막이 증착되기 전에 상기 게이트 전극을 포함하는 상기 기판의 전면에 비정질 절연 물질을 포함하는 비정질 게이트 절연막이 증착되는 단계가 더 포함되는 것을 특징으로 하는 박막트랜지스터 제조방법.
- 제 1항에 있어서,상기 소스 전극 및 드레인 전극을 덮도록 전면 증착되어 보호막이 형성되고, 상기 보호막을 패터닝하여 상기 드레인 전극을 노출시키는 콘택홀이 형성되는 단계와;상기 보호막 상부에 투명한 도전성 금속 그룹 중 하나가 증착되어 상기 드레인 전극과 전기적으로 연결되는 화소전극이 형성되는 단계가 더 포함되는 것을 특징으로 하는 박막트랜지스터 제조방법.
- 기판 상에 형성된 게이트 전극과;상기 게이트 전극이 형성된 기판의 전면에 형성된 결정성 유전 물질을 포함하는 결정성 게이트 절연막과;상기 결정성 게이트 절연막 상부에 형성된 미결정 실리콘(uc-Si)층 및 상기 미결정 실리콘층 상부의 양 측면에 각각 형성된 오믹 접촉층과;상기 각 오믹 접촉층을 포함하는 영역에 각각 형성된 소스 전극 및 드레인 전극이 포함되도록 구성되는 것을 특징으로 하는 박막트랜지스터.
- 제 6항에 있어서,상기 결정성 유전 물질은 지르콘 산화막(ZrO2) 또는 티타늄 산화막(TiO2)인 것을 특징으로 하는 박막트랜지스터.
- 제 6항에 있어서,상기 결정성 게이트 절연막 하부와 상기 게이트 전극을 포함하는 상기 기판의 상부 사이에 비정질 게이트 절연막이 더 구비됨을 특징으로 하는 박막트랜지스터.
- 제 6항에 있어서,상기 소스 전극 및 드레인 전극 상에 전면 증착된 보호막과, 상기 보호막이 패터닝되어 상기 드레인 전극을 노출시키는 콘택홀과;상기 보호막 상부에 투명한 도전성 금속 그룹 중 하나가 증착되어 상기 드레인 전극과 전기적으로 연결되는 화소전극이 더 포함되는 것을 특징으로 하는 박막트랜지스터.
- 제1항에 있어서,상기 결정성 게이트 절연막은 200℃~250℃의 온도로 형성되는 것을 특징으로 하는 박막 트랜지스터 제조방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040077446A KR101050351B1 (ko) | 2004-09-24 | 2004-09-24 | 박막트랜지스터 및 그 제조방법 |
| US11/172,070 US7332382B2 (en) | 2004-09-24 | 2005-06-30 | Thin film transistor and manufacturing method thereof |
| US11/961,894 US8680525B2 (en) | 2004-09-24 | 2007-12-20 | Thin film transistor and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040077446A KR101050351B1 (ko) | 2004-09-24 | 2004-09-24 | 박막트랜지스터 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060028334A KR20060028334A (ko) | 2006-03-29 |
| KR101050351B1 true KR101050351B1 (ko) | 2011-07-19 |
Family
ID=36145885
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040077446A KR101050351B1 (ko) | 2004-09-24 | 2004-09-24 | 박막트랜지스터 및 그 제조방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US7332382B2 (ko) |
| KR (1) | KR101050351B1 (ko) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200837956A (en) * | 2007-03-14 | 2008-09-16 | Chunghwa Picture Tubes Ltd | Thin film transistor |
| KR100858821B1 (ko) * | 2007-05-11 | 2008-09-17 | 삼성에스디아이 주식회사 | 박막 트랜지스터와 그 제조 방법 및 상기 박막트랜지스터를 포함하는 유기 발광 표시 장치와 그 제조방법 |
| JP5245287B2 (ja) * | 2007-05-18 | 2013-07-24 | ソニー株式会社 | 半導体装置の製造方法、薄膜トランジスタ基板の製造方法および表示装置の製造方法 |
| JP5311957B2 (ja) * | 2007-10-23 | 2013-10-09 | 株式会社半導体エネルギー研究所 | 表示装置及びその作製方法 |
| US7821012B2 (en) * | 2008-03-18 | 2010-10-26 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor |
| US8039842B2 (en) * | 2008-05-22 | 2011-10-18 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor and display device including thin film transistor |
| US7971105B2 (en) * | 2009-01-16 | 2011-06-28 | Freescale Semiconductor, Inc. | Device and method for detecting and correcting timing errors |
| WO2010089988A1 (ja) * | 2009-02-06 | 2010-08-12 | シャープ株式会社 | 半導体装置 |
| KR101024631B1 (ko) * | 2009-03-20 | 2011-03-25 | 에버테크노 주식회사 | 박막 트랜지스터의 제조 방법 |
| TWI474487B (zh) * | 2010-11-30 | 2015-02-21 | Au Optronics Corp | 氧化物半導體薄膜電晶體結構與其製作方法 |
| WO2016056862A1 (ko) * | 2014-10-10 | 2016-04-14 | 고려대학교 산학협력단 | 중성입자빔 발생 장치를 이용한 비휘발성 메모리 박막 소자의 제조 방법 |
| CN104681632A (zh) | 2015-03-26 | 2015-06-03 | 重庆京东方光电科技有限公司 | 薄膜晶体管及其制作方法、显示器件 |
| US20200091274A1 (en) * | 2018-09-18 | 2020-03-19 | Abhishek Sharma | Non-linear gate dielectric material for thin-film transistors |
| CN111883543B (zh) * | 2020-07-28 | 2022-09-27 | 北海惠科光电技术有限公司 | 阵列基板的制作方法、阵列基板和显示装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040059088A (ko) * | 2002-12-27 | 2004-07-05 | 엘지.필립스 엘시디 주식회사 | 액정표시소자의 제조방법 및 이 방법에 의한 액정표시소자 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR940007451B1 (ko) * | 1991-09-06 | 1994-08-18 | 주식회사 금성사 | 박막트랜지스터 제조방법 |
| US5355002A (en) * | 1993-01-19 | 1994-10-11 | Industrial Technology Research Institute | Structure of high yield thin film transistors |
| JP3440291B2 (ja) * | 1995-05-25 | 2003-08-25 | 独立行政法人産業技術総合研究所 | 微結晶シリコン薄膜トランジスタ |
| KR980003731A (ko) * | 1996-06-11 | 1998-03-30 | 김광호 | 표시 패널용 정전 파괴 보호 장치 및 그 제조 방법 |
| JPH10135137A (ja) * | 1996-10-31 | 1998-05-22 | Semiconductor Energy Lab Co Ltd | 結晶性半導体作製方法 |
| US6362028B1 (en) * | 1999-08-19 | 2002-03-26 | Industrial Technology Research Institute | Method for fabricating TFT array and devices formed |
| JP2002090774A (ja) * | 2000-09-14 | 2002-03-27 | Hitachi Ltd | 液晶表示装置とその製造方法および装置 |
| JP2002314072A (ja) * | 2001-04-19 | 2002-10-25 | Nec Corp | 高誘電体薄膜を備えた半導体装置及びその製造方法並びに誘電体膜の成膜装置 |
| US6787433B2 (en) * | 2001-09-19 | 2004-09-07 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
| US20070049021A1 (en) * | 2005-08-31 | 2007-03-01 | Micron Technology, Inc. | Atomic layer deposition method |
-
2004
- 2004-09-24 KR KR1020040077446A patent/KR101050351B1/ko active IP Right Grant
-
2005
- 2005-06-30 US US11/172,070 patent/US7332382B2/en active Active
-
2007
- 2007-12-20 US US11/961,894 patent/US8680525B2/en active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040059088A (ko) * | 2002-12-27 | 2004-07-05 | 엘지.필립스 엘시디 주식회사 | 액정표시소자의 제조방법 및 이 방법에 의한 액정표시소자 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7332382B2 (en) | 2008-02-19 |
| KR20060028334A (ko) | 2006-03-29 |
| US8680525B2 (en) | 2014-03-25 |
| US20080105876A1 (en) | 2008-05-08 |
| US20060079042A1 (en) | 2006-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8680525B2 (en) | Thin film transistor and manufacturing method thereof | |
| KR101325053B1 (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 | |
| US20100133541A1 (en) | Thin film transistor array substrate, its manufacturing method, and liquid crystal display device | |
| US8735883B2 (en) | Oxide thin film transistor and method of fabricating the same | |
| US6627471B2 (en) | Method of manufacturing an array substrate having drive integrated circuits | |
| KR20130106428A (ko) | Ｔｆｔ 어레이 기판의 제조 방법 | |
| EP3327763B1 (en) | Method for manufacturing array substrate, array substrate, and display device | |
| WO2014166176A1 (zh) | 薄膜晶体管及其制作方法、阵列基板和显示装置 | |
| KR20110051784A (ko) | 어레이 기판 | |
| CN105793996A (zh) | 自对准金属氧化物tft | |
| US20100237353A1 (en) | Thin Film Transistor, Method of Fabricating the Same, and Method of Fabricating Liquid Crystal Display Device Having the Same | |
| US5130772A (en) | Thin film transistor with a thin layer of silicon nitride | |
| WO2016115824A1 (zh) | 薄膜晶体管、阵列基板及其制作方法 | |
| US11233155B2 (en) | Thin film transistor and fabrication method thereof, array substrate and display device | |
| US20090039354A1 (en) | Tft array substrate and manufacturing method thereof | |
| KR101947808B1 (ko) | 박막트랜지스터 어레이 기판 및 그 제조방법 | |
| US7015122B2 (en) | Method of forming polysilicon thin film transistor | |
| US7414691B2 (en) | Liquid crystal display device with prevention of defective disconnection of drain/pixel electrodes by forming two conductive layers on top of entire pixel electrode and then removing a portion of both therefrom | |
| KR101022569B1 (ko) | 박막트랜지스터 및 그 제조방법 | |
| WO2013174105A1 (zh) | 阵列基板、其制造方法、显示面板及显示装置 | |
| KR20070114880A (ko) | 폴리실리콘 박막 트랜지스터 및 그 제조 방법과 그를이용한 표시장치와 그 제조 방법 | |
| KR100443829B1 (ko) | 액정표시소자용 어레이기판 및 그 제조방법 | |
| KR101097675B1 (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| KR100865257B1 (ko) | 액정표시장치용 박막트랜지스터의 제조방법 | |
| KR100915148B1 (ko) | 구동회로 일체형 액정표시장치의 스위칭 소자 및구동소자의제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20140630 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20150629 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20160630 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20190617 Year of fee payment: 9 |