[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR101043854B1 - 투명 박막 트랜지스터 및 그 제조 방법 - Google Patents

투명 박막 트랜지스터 및 그 제조 방법 Download PDF

Info

Publication number
KR101043854B1
KR101043854B1 KR1020090065235A KR20090065235A KR101043854B1 KR 101043854 B1 KR101043854 B1 KR 101043854B1 KR 1020090065235 A KR1020090065235 A KR 1020090065235A KR 20090065235 A KR20090065235 A KR 20090065235A KR 101043854 B1 KR101043854 B1 KR 101043854B1
Authority
KR
South Korea
Prior art keywords
solution
mol
electrode
indium
thin film
Prior art date
Application number
KR1020090065235A
Other languages
English (en)
Other versions
KR20110007680A (ko
Inventor
문주호
송근규
전태환
구창영
정영민
김동조
김범기
Original Assignee
연세대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 연세대학교 산학협력단 filed Critical 연세대학교 산학협력단
Priority to KR1020090065235A priority Critical patent/KR101043854B1/ko
Publication of KR20110007680A publication Critical patent/KR20110007680A/ko
Application granted granted Critical
Publication of KR101043854B1 publication Critical patent/KR101043854B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 기판 위에 형성된 게이트 전극, 게이트 산화막, 활성층, 소스 전극, 드레인 전극을 포함하는 박막 트랜지스터로서, 상기 활성층은 산화물 반도체이고, 상기 게이트 전극, 소스 전극, 드레인 전극은 용액 공정에 의하여 형성된 투명 전극인 투명 박막 트랜지스터를 제공한다. 상기 전극들은 아연(Zn) 또는 주석(Sn)을 포함하는 인듐(In) 복합산화물 전구체로서, 아연을 포함하는 경우 조성비로 34:66 mol% ~ 14:86 mol% 의 범위로 아연과 인듐을 포함하고, 주석을 포함하는 경우 조성비로 20:80 mol% ~ 1:99 mol% 의 범위로 주석과 인듐을 포함하는 금속 전구체와 용매 및 기타 첨가제를 포함하는 용액으로 형성된다.
투명 박막 트랜지스터, 투명 전극, 용액 공정

Description

투명 박막 트랜지스터 및 그 제조 방법{TRANSPARENT THIN FILM TRANSISTOR AND FABRICATION METHOD THEREOF}
본 발명은 투명 박막 트랜지스터 및 그 제조 방법에 관한 것으로, 특히 용액 공정에 의하여 형성되는 투명 전극 및 이를 포함하는 투명 박막 트랜지스터를 제안한다.
액정 표시 장치, 유기 발광 다이오드 등의 박막형 디스플레이에 대한 수요와 관심이 증가되면서, 최근에는 양질의 디바이스를 얻기 위한 노력이 급증하고 있다. 그 동안 디스플레이 구동 소자로 실리콘이 주를 이루고 있으나, 최근 산화물 반도체의 등장으로 실리콘을 대체 하고자 하는 노력이 이어지고 있다.
산화물 반도체는 새로운 박막트랜지스터 재료로서 에너지 밴드갭이 넓고 광투과도가 우수하여 박막트랜지스터에서 활성 영역의 채널층으로 이용하는데 큰 관심을 받고 있다.　또한, 기존의 실리콘이 가지고 있는 단점인 균일도와 이동도 향상에 미래의 재료로서 많은 연구가 진행되어 오고 있다. 이동도가 커서 최근 OLED의 백플레인(backplane)으로도 이용되고 있다.
산화물 반도체의 일례로서 연구되어온 ZnO의 경우, 우수한 디바이스 특성에 도 불구하고, 박막을 형성하기 위해서는 여전히 스퍼터링, 펄스 레이저 증착(PLD) 등의 고 비용 진공 공정이 요구되는 단점이 있다.　이렇게 진공공정을 이용한 산화물 반도체 디바이스의 제작은 포토 리소그래피의 공정을 진행하고, 이에 따른 식각(etch) 및 감광층 제거(PR strip) 공정이 추가되어야 한다. 이와 같은 광학적 패터닝 방법은 TFT 특성적 저하를 가지고 오며 장기적인 신뢰성에 취약한 단점이 있다. 또한, 진공 증착 방법은 아몰퍼스 실리콘과 같이 넓은 영역대에 걸쳐서 균일한 특성을 얻을 수 없어서 제조 공정이 협소한 영역에 제한되는 단점이 있고, 제조설비의 교체 및 작업 처리량(throughput)에도 단점이 있다.
이런 진공 공정의 단점을 극복하기 위해서 대량 생산이 가능하고 제조 비용을 낮추기 위한　저 비용의 용액 기반 기술인 잉크젯 프린팅　및 나노임프린트 등의 공정이 연구되어 오고 있다.
잉크젯 프린팅은 잉크(재료), 설비(노즐 포함) 그리고 공정에 대한 혼합적인 기술이다. 이 중에서도 잉크에 대한 기술은 매우 중요한 역할을 차지한다. 특성 향상과 잉크젯 프린팅을 위해서 재료 자체가 용액 공정이 가능한 재료이어야 되며, 특성 측면에서도 영향을 주지 않는 그런 재료이어야 한다.
일반적으로 디스플레이에 사용되는 박막 트랜지스터는 도 1에서와 같이 하부 게이트(bottom gate) 구조로서, 기판(10) 위에 게이트(11), 게이트 절연막(13), 활성층(16), 소스/드레인(12a, 12b), 패시베이션(18), 그리고 픽셀 전극(20)으로 구성되어 있으며, 픽셀 전극은 투명 전극(ITO)을 이용하여 표시소자를 형성한다.
이와 같은 기존의 박막 트랜지스터는 활성층, 게이트 절연막, 보호층 등의 영역이 투명하다 할지라도 게이트 금속에 의해서 개구율(opening ratio)의 이득(gain)이 거의 없으며, 투명 디바이스의 이점(利點)을 많이 얻을 수가 없다. 실제로 디바이스의 개구율에 영향을 주는 부분은 금속 부분이며 박막 트랜지스터에서는 게이트와 소스/드레인에 해당된다.
투명 전극에 대한 기술은 오래전부터 연구되어 왔지만, 진공 증착에 대한 기술이 대부분이다. 또한, 기존의 투명 전극 물질은 낮은 저항에 초점이 맞추어졌으며, 용액을 이용한 투명 박막 트랜지스터용 전극에 대한 연구는 거의 없었다. 투명 박막 트랜지스터용 투명 전극은 투명 반도체와의 접촉 저항 및 투명 반도체의 이동도 등의 특성을 향상시킬 수 있어야 하며, 공정 측면에서도 마스크를 줄이는 미래지향적 방향의 개선이 요망된다.
본 발명은 전술한 기술적 배경하에서 창안된 것으로, 본 발명의 목적은 투명 박막 트랜지스터를 제공하는 것이다.
본 발명의 다른 목적은 산화물 반도체 층과의 접촉 저항 및 이동도 등이 우수한 투명 전극을 제공하는 것이다.
본 발명의 또 다른 목적은 투명 전극으로 적용 가능하면서 용액 공정이 가능한 복합 산화물 전구체 용액을 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명은 기판 위에 형성된 게이트 전극, 게이트 산화막, 활성층, 소스 전극, 드레인 전극을 포함하는 박막 트랜지스터로서, 상기 활성층은 산화물 반도체이고, 상기 게이트 전극, 소스 전극, 드레인 전극은 다음의 용액 물질; a) 아연(Zn) 또는 주석(Sn)을 포함하는 인듐(In) 복합산화물 전구체로서, 아연을 포함하는 경우 조성비로 34:66 mol% ~ 14:86 mol% 의 범위로 아연과 인듐을 포함하고, 주석을 포함하는 경우 조성비로 20:80 mol% ~ 1:99 mol% 의 범위로 주석과 인듐을 포함하는 금속 전구체와, b) 2-methoxyethanol, isopropanol, ethanol, ethylene glycol, butanediol, 1-butandiol, 2-butandiol 중에서 선택되는 어느 하나로서, 전체 용액 100 몰 기준으로 90 ~ 99.9 몰의 용매와, c) ethanolamine, dimethyl amine, triethanol amine, acetylacetone, acetic acid 중에서 선택되는 어느 하나로서, 2 ~ 10 몰의 착화제를 포함하는 용액으로 형 성된 것을 특징으로 하는 투명 박막 트랜지스터를 제공한다.
상기 게이트 전극, 소스 전극, 드레인 전극은 전도율이 수 S/cm 이상이며, 광투과율이 우수하다. 상기 용액으로 트랜지스터의 버스 라인 및 픽셀 전극도 함께 형성할 수 있다.
본 발명에 따른 박막 트랜지스터는 Bottom gate-Bottom contact, Bottom gate-Top contact, Top gate-Top contact, Top gate-Bottom contact 구조 중의 어느 하나로 설계될 수 있다.
본 발명은 또한, 기판 위에 형성된 게이트 전극, 게이트 산화막, 활성층, 소스 전극, 드레인 전극을 포함하는 박막 트랜지스터의 제조 방법에 있어서, 상기 활성층은 산화물 반도체로 형성하고, 상기 게이트 전극, 소스 전극, 드레인 전극은 다음의 용액; a) 아연(Zn) 또는 주석(Sn)을 포함하는 인듐(In) 복합산화물 전구체로서, 아연을 포함하는 경우 조성비로 34:66 mol% ~ 14:86 mol% 의 범위로 아연과 인듐을 포함하고, 주석을 포함하는 경우 조성비로 20:80 mol% ~ 1:99 mol% 의 범위로 주석과 인듐을 포함하는 금속 전구체와, b) 2-methoxyethanol, isopropanol, ethanol, ethylene glycol, butanediol, 1-butandiol, 2-butandiol 중에서 선택되는 어느 하나로서, 전체 용액 100 몰 기준으로 90 ~ 99.9 몰의 용매와, c) ethanolamine, dimethyl amine, triethanol amine, acetylacetone, acetic acid 중에서 선택되는 어느 하나로서, 2 ~ 10 몰의 착화제를 포함하는 용액으로 형성하는 것을 특징으로 하는 투명 박막 트랜지스터 제조 방법을 제공한다.
상기 용액은 잉크젯 패터닝, 스핀 코팅, 레이저 프린팅, 임프린트, 나노임프 린트, 나노트랜스퍼, 그라비아, 오프셋 중에서 선택되는 어느 하나의 방법으로 기판 위에 전극을 형성할 수 있다. 또한, 스핀 코팅의 경우 포토 리소그래피 공정을 더 포함할 수 있다.
상기 용액으로 전극을 형성한 후 마이크로웨이브를 이용하여 열처리를 수행할 수 있으며, 이 경우 파장이 1㎛ ~ 1mm 의 범위에 해당되는 전자기파를 이용하여 열처리를 수행하는 것이 바람직하다.
본 발명에 따르면, 구성 요소가 모두 광학적으로 투명한 박막 트랜지스터를 제조할 수 있다. 본 발명에 따른 박막 트랜지스터용 투명 전극은 용액 공정에 의하여 형성 가능하며 전기적 특성이 우수하고, 박막 형성 온도를 낮출 수 있어 유리, 반도체, 고분자 필름, 기타 다양한 기판에 박막 트랜지스터를 형성할 수 있다. 또한, 본 발명은 박막 트랜지스터의 제조 시간 및 비용을 크게 절감시킬 수 있다.
본 발명은 박막 트랜지스터를 구성하는 전극 요소들, 게이트, 소스, 드레인, 버스 라인, 픽셀 전극 등을 용액 공정에 의하여 형성하며, 형성된 전극들이 광학적으로 투명한 점에 특징이 있다. 본 발명은 특히 In 산화물 기반의 반도체로서 Zn 또는 Sn 이 도핑된 용액 공정 기반의 투명 전도성 박막을 제공한다.
본 발명의 투명 전극의 형성을 위한 용액은, 아연(Zn) 또는 주석(Sn)을 포함하는 인듐(In) 복합산화물 전구체로서, 아연을 포함하는 경우 조성비로 34:66 mol% ~ 14:86 mol% 의 범위로 아연과 인듐을 포함하고, 주석을 포함하는 경우 조성 비로 20:80 mol% ~ 1:99 mol% 의 범위로 주석과 인듐을 포함하는 금속 전구체를 포함한다. 상기 용액에는 용매로서 2-methoxyethanol, isopropanol, ethanol, ethylene glycol, butanediol, 1-butandiol, 2-butandiol 중에서 선택되는 어느 하나를 포함한다.
또한, 상기 용액은 ethanolamine, dimethyl amine, triethanol amine, acetylacetone, acetic acid 중에서 선택되는 어느 하나로서, 2 ~ 10 몰의 착화제를 포함할 수 있고, 코팅성 향상 첨가제로서 2 ~ 15 몰의 formamide 을 더 포함할 수 있다.
도 2를 참조하면, 본 발명의 투명 전극용 전구체 용액의 제조 공정이 도시되어 있다. 소정의 용매와 착화제를 준비하여 교반하고(단계 S10), 용매 혼합물에 Zn염 또는 Sn염을 혼합하여 교반한다(단계 S20). 본 발명의 실시예에서는 Zn 아세테이트 또는 Sn 아세테이트를 전구체의 용액의 출발 물질로 사용하였다. 다음으로 In 염을 혼합하고 열을 가하면서 교반한다(단계 S30). 본 발명의 실시예에서는 In 질화물을 사용하였다. 출발 물질을 혼합한 후, 추가적으로 첨가제를 더 혼합할 수 있다(단계 S40). 최종적으로 투명 전극용 전구체 용액을 얻는다(단계 S50).
이렇게 얻어진 전구체 용액은 스핀 코팅, 프린팅 등의 용액 공정을 통해 기판에 금속 패턴을 형성할 수 있다. 상기 용액으로 전극을 형성한 후 열처리 공정을 수행한다. 열처리 방법에는 특별한 제한이 없지만, 낮은 온도에서 열처리가 가능하도록 마이크로웨이브를 이용하여 열처리를 수행할 수 있으며, 이 경우 파장이 1㎛ ~ 1mm 의 범위에 해당되는 전자기파를 이용하여 열처리를 수행할 수 있다.
본 발명에 있어서, 용액 공정의 종류에 따라서, 그리고 최종적인 디바이스에 요구되는 전기적인 특성에 따라서 출발 물질의 비율, 첨가제 및 착화제의 양을 조절할 수 있다.
본 발명에 따른 투명 전극용 용액은 특히 잉크젯 프린팅용 잉크로 사용될 수 있다. 잉크젯 프린팅을 위한 잉크 용액은 뉴튼 유체성(Newtonian fluid), 점도, 표면에너지, 파티클-라덴 유체성(Particle Laden Fluids : particle size, ideal nanoparticle, stable dispersion) 등이 요구된다. 이중에서 일반적으로 적절한 점도(0.5 ~ 40 cP)와 표면장력(20 ~ 70 dynes/cm)은 매우 중요한 지표이다.
특히 표면장력은 잉크젯 프린팅을 진행하면서 나타나는 커피얼룩효과(coffee stain effect) 및 잉크젯 프린팅 후에 퍼짐성 등에 직접적인 영향을 준다. 이런 잉크젯 프린팅 후의 물리적인 파라미터에 의해서 잉크젯 프린팅으로 형성한 디바이스 특성에도 직접적인 영향이 나타나게 된다.
본 발명에서는 첨가제 및 착화제, 그리고 기본 용매를 이용해서 잉크젯 프린팅이 가능하도록 표면장력의 범위를 40 mN/m ~ 70 mN/m 로 제어한 투명 전극용 잉크를 제공한다. 본 발명에서 제안하는 IZO 및 ITO 투명 전극에 사용되는 용매 및 첨가제에 대한 표면장력의 일례를 비교하면 다음과 같다.
용매: 2-MethoxyEthanol (2ME) : 28.6 mN/m
착화제: MonoEthanolamine (MEA) : 48.89 mN/m
첨가제: Foramide (FA) : 59.1 mN/m
이 중에서 표면장력이 가장 큰 물질은 첨가제로서 패턴 형성이 용이한 물질 이다. 물질 A와 물질 B를 혼합할 때 혼합 규칙(mixing rule)을 적용하여 표면장력이 가장 큰 물질을 적절히 포함하여 표면 에너지를 조절할 수 있다. 본 발명에 따른 투명 전극용 용액의 액적 내지 패턴의 접촉각은 10°~ 50°의 범위인 것이 바람직하다.
위 각각의 용매, 착화제, 첨가제에 대하여 혼합 규칙을 적용하여 표면장력을 계산하고 잉크젯 프린팅이 가능한 용액으로 설계한 후, 패터닝한 사진을 도 3에 나타내었다.
도 3에서, 각각의 패턴은 용액 공정으로 형성된 투명 반도체층 위에 잉크젯 프린팅으로 형성한 소스 및 드레인 전극에 해당한다. 각 패턴들은 간격별로 여러 라인을 동시에 형성하였으며, 패턴의 길이는 약 2mm, 간격은 120 ~ 900 ㎛ 범위 이었다. 이와 같이, 본 발명에 따른 투명 전극 용액은 용매 및 첨가제 등의 함량을 조절하여 용액의 표면에너지를 제어함으로써 잉크젯 프린팅에 의하여 전극 패턴이 용이함을 알 수 있다.
본 발명에 따른 투명 전극 용액으로 형성한 전극의 전기적 특성을 조사하여 그 결과를 도 4 및 도 5에 나타내었다.
도 4는 본 발명의 용액 공정에 의하여 형성한 InZnO 투명 전극에 대하여 In 전구체 조성에 따른 저항율, 캐리어 농도 및 Hall 이동도를 보이고 있다. In 함량이 클수록 전기적인 특성이 향상되며, In 조성이 66 ~ 86 mol% 의 범위에서 전기적 특성이 우수함을 알 수 있다. 도 5는 본 발명의 용액 공정에 의하여 형성한 InSnO 투명 전극에 대하여 Sn 전구체 조성에 따른 면저항을 보이고 있다. 1 ~ 20 mol% 범 위에서 Sn 첨가에 따라 낮은 저항값을 보이고 있으며 5 mol%의 Sn 전구체가 포함된 ITO가 가장 낮은 저항값을 가지는 것으로 확인되었다. 이 조성에서의 저항값은 일반적인 ITO의 저항값과 유사한 값 가진다.
또한, 본 발명의 IZO 용액 및 ITO 용액으로 형성한 투명전극의 전도율은 각각 30 S/cm 및 200 S/cm 정도의 값을 갖는 것으로 확인되었다.
본 발명에 따른 투명 전극 용액은 조성에 따라서 전기적 성질이 변화할 뿐만 아니라 열처리 방법 및 또는 열처리 분위기에 따라서도 전기적 성질에 영향을 받는 것을 확인하였다.
도 6 및 도 7을 참조하면, 제조 방법에 따른 IZO 및 ITO 투명 전극 용액의 전기적 성질의 변화를 나타내고 있다. IZO의 경우, 도 6에서와 같이 높은 열처리 온도와 진공 또는 환원(수소, 질소 혼합)분위기에서 낮은 저항값을 나타내며, ITO의 경우, 도 7에서와 같이 300℃ 열처리와 Ar 후처리 조건에서 가장 낮은 저항값을 나타내고 있다.
본 발명에 따른 IZO 용액으로 Zn0 .25In0 .75O 조성에 대하여 박막 트랜지스터를 제작하였다. 투명 반도체 용액을 이용하여 유리 기판에 활성층을 형성한 후, 소스-드레인 각각 하나의 라인만 다이렉트 라이팅(direct writing)으로 형성하여 단일 투명 박막 트랜지스터를 제작한 후, 전달 특성 및 출력 특성을 조사하였다.
도 8의 전달 특성(Transfer curve)에 삽입된 사진은 실제로 소스-드레인을 잉크젯 패터닝한 사진이며, W/L은 2000/120 ㎛ 이었고, Vd는 20 V의 일정한 값을 제공하였다. 도 9의 출력 특성(Output curve)에 삽입된 사진은 낮은 드레인 전압에서의 특성을 보이고 있으며 서로 중첩(overlap)되지 않는 것을 볼 때 투명 용액 반도체와의 계면에서 접촉저항이 낮은 편임을 알 수 있다. 이러한 성능으로 볼 때, 제작된 투명 박막 트랜지스터의 이동도는 약 1cm2/Vs이며, Vth는 5V, 그리고 점멸비(Ion/Ioff)는 107 이하이다.
제조된 박막 트랜지스터의 광학적 성능을 도 10에 도시하였다. 본 발명에 따른 투명 전극 용액을 유리-투명반도체 위에 스핀 코팅하여 제조한 샘플을 UV/Vis광학장비를 이용해서 투과율을 측정하였다. 가시광선 영역에서는 약 90% 이상의 투과율을 보이고 있음을 알 수 있다. 도 10에 삽입된 사진은 제조된 박막 트랜지스터 하부에 놓인 실제 그림을 촬영한 사진으로서, 본 발명에 따른 박막 트랜지스터의 투명성을 직접적으로 보여주고 있다.
이상에서 바람직한 실시예를 통하여 본 발명을 예시적으로 설명하였으나, 본 발명은 이와 같은 특정 실시예에만 한정되는 것은 아니며 본 발명에서 제시한 기술적 사상, 구체적으로는 특허청구범위에 기재된 범주 내에서 다양한 형태로 수정, 변경, 또는 개선될 수 있을 것이다.
도 1은 박막 트랜지스터의 구조를 보인 단면도.
도 2는 본 발명의 투명 전극용 전구체 용액의 제조 공정을 보인 순서도.
도 3은 본 발명에 따른 투명 전극 용액으로 형성한 전극 패턴 사진.
도 4는 IZO 용액의 전구체 조성에 따른 전기적 특성을 보인 그래프.
도 5는 ITO 용액의 전구체 조성에 따른 전기적 특성을 보인 그래프.
도 6은 제조 방법에 따른 IZO 투명 전극의 전기적 성질을 보인 그래프.
도 7은 제조 방법에 따른 ITO 투명 전극의 전기적 성질을 보인 그래프.
도 8 및 도 9는 본 발명에 따른 투명 박막 트랜지스터의 전기적 특성을 보인 그래프.
도 10은 본 발명에 따른 투명 박막 트랜지스터의 광학적 특성을 보인 그래프.
*** 도면의 주요 부분에 대한 부호의 설명 ***
11:게이트 12a,12b:소스/드레인
13:게이트 절연막 16:활성층
18:패시베이션 20:픽셀 전극

Claims (13)

  1. 기판 위에 형성된 게이트 전극과, 게이트 전극을 절연시키는 게이트 산화막과, 게이트 산화막을 경계로 게이트 전극과 대향되어 형성되는 활성층과, 상기 활성층 표면에 상호 이격되어 형성되는 소스 전극 및 드레인 전극을 포함하는 박막 트랜지스터로서,
    상기 활성층은 산화물 반도체이고,
    상기 게이트 전극, 소스 전극, 드레인 전극은 다음의 용액 물질;
    a) 아연(Zn) 또는 주석(Sn)을 포함하는 인듐(In) 복합산화물 전구체로서, 아연을 포함하는 경우 조성비로 34:66 mol% ~ 14:86 mol% 의 범위로 아연과 인듐을 포함하고, 주석을 포함하는 경우 조성비로 20:80 mol% ~ 1:99 mol% 의 범위로 주석과 인듐을 포함하는 금속 전구체와, b) 2-methoxyethanol, isopropanol, ethanol, ethylene glycol, butanediol, 1-butandiol, 2-butandiol 중에서 선택되는 어느 하나로서, 전체 용액 100 몰 기준으로 90 ~ 99.9 몰의 용매와, c) ethanolamine, dimethyl amine, triethanol amine, acetylacetone, acetic acid 중에서 선택되는 어느 하나로서, 2 ~ 10 몰의 착화제를 포함하는 용액으로 형성된 것을 특징으로 하는
    투명 박막 트랜지스터.
  2. 삭제
  3. 제1항에 있어서, 상기 박막 트랜지스터는 Bottom gate-Bottom contact, Bottom gate-Top contact, Top gate-Top contact, Top gate-Bottom contact 구조 중의 어느 하나인 투명 박막 트랜지스터.
  4. 제1항에 있어서, 상기 용액으로 트랜지스터의 버스 라인 및 픽셀 전극이 형성된 것을 특징으로 하는 투명 박막 트랜지스터.
  5. 기판 위에 형성된 게이트 전극과, 게이트 전극을 절연시키는 게이트 산화막과, 게이트 산화막을 경계로 게이트 전극과 대향되어 형성되는 활성층과, 상기 활성층 표면에 상호 이격되어 형성되는 소스 전극 및 드레인 전극을 포함하는 박막 트랜지스터로서,
    상기 활성층은 산화물 반도체로 형성하고,
    상기 게이트 전극, 소스 전극, 드레인 전극은 다음의 용액;
    a) 아연(Zn) 또는 주석(Sn)을 포함하는 인듐(In) 복합산화물 전구체로서, 아연을 포함하는 경우 조성비로 34:66 mol% ~ 14:86 mol% 의 범위로 아연과 인듐을 포함하고, 주석을 포함하는 경우 조성비로 20:80 mol% ~ 1:99 mol% 의 범위로 주석과 인듐을 포함하는 금속 전구체와, b) 2-methoxyethanol, isopropanol, ethanol, ethylene glycol, butanediol, 1-butandiol, 2-butandiol 중에서 선택되는 어느 하나로서, 전체 용액 100 몰 기준으로 90 ~ 99.9 몰의 용매와, c) ethanolamine, dimethyl amine, triethanol amine, acetylacetone, acetic acid 중에서 선택되는 어느 하나로서, 2 ~ 10 몰의 착화제를 포함하는 용액으로 형성하는 것을 특징으로 하는
    투명 박막 트랜지스터 제조 방법.
  6. 제5항에 있어서, 상기 용액은 잉크젯 패터닝, 스핀 코팅, 레이저프린팅, 임프린트, 나노임프린트, 나노트랜스퍼, 그라비아, 오프셋 중에서 선택되는 어느 하나의 방법으로 기판 위에 전극을 형성하는 투명 박막 트랜지스터 제조 방법.
  7. 제6항에 있어서, 스핀 코팅의 경우 포토 리소그래피 공정을 더 포함하는 투명 박막 트랜지스터 제조 방법.
  8. 제5항에 있어서, 상기 용액으로 전극을 형성한 후 마이크로웨이브를 이용하여 열처리를 수행하는 투명 박막 트랜지스터 제조 방법.
  9. 제8항에 있어서, 상기 열처리는 파장이 1㎛ ~ 1mm 의 범위에 해당되는 전자기파를 이용하여 수행하는 투명 박막 트랜지스터 제조 방법.
  10. 아연(Zn) 또는 주석(Sn)을 포함하는 인듐(In) 복합산화물 전구체로서, 아연을 포함하는 경우 조성비로 34:66 mol% ~ 14:86 mol% 의 범위로 아연과 인듐을 포함하고, 주석을 포함하는 경우 조성비로 20:80 mol% ~ 1:99 mol% 의 범위로 주석과 인듐을 포함하는 금속 전구체와,
    2-methoxyethanol, isopropanol, ethanol, ethylene glycol, butanediol, 1- butandiol, 2-butandiol 중에서 선택되는 어느 하나로서, 전체 용액 100 몰 기준으로 90 ~ 99.9 몰의 용매와,
    ethanolamine, dimethyl amine, triethanol amine, acetylacetone, acetic acid 중에서 선택되는 어느 하나로서, 2 ~ 10 몰의 착화제를 포함하는
    투명 전극용 인듐 복합산화물 용액.
  11. 제10항에 있어서, 2 ~ 15 몰의 formamide 을 더 포함하는 투명 전극용 인듐 복합산화물 용액.
  12. 제10항에 있어서, 상기 용액의 표면장력은 40 mN/m ~ 70 mN/m 의 범위인 투명 전극용 인듐 복합산화물 용액.
  13. 제10항에 있어서, 상기 용액의 접촉각은 10°~ 50°의 범위인 투명 전극용 인듐 복합산화물 용액.
KR1020090065235A 2009-07-17 2009-07-17 투명 박막 트랜지스터 및 그 제조 방법 KR101043854B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090065235A KR101043854B1 (ko) 2009-07-17 2009-07-17 투명 박막 트랜지스터 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090065235A KR101043854B1 (ko) 2009-07-17 2009-07-17 투명 박막 트랜지스터 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20110007680A KR20110007680A (ko) 2011-01-25
KR101043854B1 true KR101043854B1 (ko) 2011-06-24

Family

ID=43614060

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090065235A KR101043854B1 (ko) 2009-07-17 2009-07-17 투명 박막 트랜지스터 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR101043854B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8853687B2 (en) 2012-06-08 2014-10-07 Samsung Display Co., Ltd. Precursor composition of oxide semiconductor and thin film transistor substrate including oxide semiconductor

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990077817A (ko) * 1998-03-13 1999-10-25 뮐러 르네 금속산화물(들)을 기초로 한층을 증착하기 위한 방법
KR20050048452A (ko) * 2003-11-18 2005-05-24 주식회사 엘지화학 표면처리된 리튬 이차전지용 양극 활물질
KR20070050661A (ko) * 2005-11-11 2007-05-16 도레이새한 주식회사 인듐틴옥사이드 나노 입자의 제조방법 및 이로부터소결체를 제조하는 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990077817A (ko) * 1998-03-13 1999-10-25 뮐러 르네 금속산화물(들)을 기초로 한층을 증착하기 위한 방법
KR20050048452A (ko) * 2003-11-18 2005-05-24 주식회사 엘지화학 표면처리된 리튬 이차전지용 양극 활물질
KR20070050661A (ko) * 2005-11-11 2007-05-16 도레이새한 주식회사 인듐틴옥사이드 나노 입자의 제조방법 및 이로부터소결체를 제조하는 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8853687B2 (en) 2012-06-08 2014-10-07 Samsung Display Co., Ltd. Precursor composition of oxide semiconductor and thin film transistor substrate including oxide semiconductor
US9082795B2 (en) 2012-06-08 2015-07-14 Samsung Display Co., Ltd. Precursor composition of oxide semiconductor and thin film transistor substrate including oxide semiconductor

Also Published As

Publication number Publication date
KR20110007680A (ko) 2011-01-25

Similar Documents

Publication Publication Date Title
Chen et al. Solution-processed metal-oxide thin-film transistors: A review of recent developments
KR101697412B1 (ko) 금속 산화물 박막 형성용 도포액, 금속 산화물 박막, 전계 효과형 트랜지스터, 및 전계 효과형 트랜지스터의 제조 방법
KR101835194B1 (ko) 금속 산화물 막 형성용 도포액, 금속 산화물 막, 전계 효과형 트랜지스터 및 전계 효과형 트랜지스터의 제조 방법
TWI483292B (zh) 用於形成金屬氧化物薄膜的塗佈液，金屬氧化物薄膜，場效電晶體以及用於製造該場效電晶體的方法
Lee et al. Electrohydrodynamic jet-printed zinc–tin oxide TFTs and their bias stability
US20120037897A1 (en) Thin film transistor and method for manufacturing thin film transistor
CN104094407A (zh) P-型氧化物、用于制造p-型氧化物的组合物、用于制造p-型氧化物的方法、半导体元件、显示元件、图像显示装置、和系统
KR100960808B1 (ko) 산화물 반도체 박막 및 그 제조 방법
KR101043854B1 (ko) 투명 박막 트랜지스터 및 그 제조 방법
KR102181772B1 (ko) CuI 채널층을 구비한 박막 트랜지스터 및 그 제조 방법
Ryu et al. Solution‐processed oxide semiconductors for low‐cost and high‐performance thin‐film transistors and fabrication of organic light‐emitting‐diode displays
KR101407298B1 (ko) 반도체액 조성물 및 그의 제조 방법
CN110970308B (zh) 薄膜晶体管及其异质结有源层的制作方法
KR101801845B1 (ko) 산화물 반도체 제조 방법
CN117457753B (zh) 一种双有源层铽掺杂氧化物薄膜晶体管及其制备方法
CN109841735B (zh) Tft的制备方法、用于制备tft的墨水及其制备方法
KR20120064970A (ko) 저온 액상기반의 산화물 반도체 박막의 제조 방법 및 그를 포함하는 박막 트랜지스터
Lee et al. Investigation of Al-doped ZnO channel layer in ZnO-based transparent thin-film transistors
KR20150079331A (ko) 산화물 반도체 제조용 용액 조성물 및 이를 이용한 박막 트랜지스터
CN117457753A (zh) 一种双有源层铽掺杂氧化物薄膜晶体管及其制备方法
KR101652794B1 (ko) 산화물 반도체 형성용 조성물, 이를 이용한 잉크젯 프린팅 공정 및 상기 산화물 반도체 박막을 포함하는 전자 소자
CN114709173A (zh) 阵列基板及其制备方法、显示面板
KR20070022351A (ko) 습식 화학 증착에 의해 제조된 전계 효과 트랜지스터

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140613

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150611

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160613

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee