KR101044019B1 - 불휘발성 메모리 소자 및 그 제조방법 - Google Patents
불휘발성 메모리 소자 및 그 제조방법 Download PDFInfo
- Publication number
- KR101044019B1 KR101044019B1 KR1020090059160A KR20090059160A KR101044019B1 KR 101044019 B1 KR101044019 B1 KR 101044019B1 KR 1020090059160 A KR1020090059160 A KR 1020090059160A KR 20090059160 A KR20090059160 A KR 20090059160A KR 101044019 B1 KR101044019 B1 KR 101044019B1
- Authority
- KR
- South Korea
- Prior art keywords
- etching
- abandoned
- interlayer insulating
- layer
- semiconductor substrate
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 238000005530 etching Methods 0.000 claims abstract description 116
- 239000010410 layer Substances 0.000 claims abstract description 108
- 238000000034 method Methods 0.000 claims abstract description 78
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 77
- 229920005591 polysilicon Polymers 0.000 claims abstract description 77
- 239000011229 interlayer Substances 0.000 claims abstract description 50
- 239000004065 semiconductor Substances 0.000 claims description 38
- 239000000758 substrate Substances 0.000 claims description 32
- 239000007789 gas Substances 0.000 claims description 28
- 230000004888 barrier function Effects 0.000 claims description 19
- 229910052799 carbon Inorganic materials 0.000 claims description 13
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 9
- 229910052739 hydrogen Inorganic materials 0.000 claims description 7
- 239000001257 hydrogen Substances 0.000 claims description 7
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 6
- 238000001020 plasma etching Methods 0.000 claims description 6
- 229920002120 photoresistant polymer Polymers 0.000 claims description 5
- 238000011066 ex-situ storage Methods 0.000 claims description 3
- 238000011065 in-situ storage Methods 0.000 claims description 3
- 238000009616 inductively coupled plasma Methods 0.000 claims description 3
- 239000011368 organic material Substances 0.000 claims description 3
- 229920000642 polymer Polymers 0.000 abstract description 2
- 238000011161 development Methods 0.000 description 3
- 230000018109 developmental process Effects 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical class O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0688—Integrated circuits having a three-dimensional layout
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Plasma & Fusion (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 메모리 셀들이 적층된 구조를 형성함에 있어서 공정의 안정성을 확보할 수 있는 불휘발성 메모리 소자의 제조방법에 관한 것이다.
본 발명은 게이트 폴리 실리콘막 식각함과 동시에 게이트 폴리 실리콘막 측벽에 식각 보조막이 형성될 수 있도록 한다. 그리고, 본 발명은 식각 보조막을 이용하여 후속 공정에서 하부의 막 식각 시, 하부막의 식각 폭을 균일하게 제어할 수 있다. 그 결과 본 발명은 층간 절연막 및 게이트 폴리 실리콘막이 교대로 적층된 구조물의 가장 자리에 형성되는 단차를 균일화할 수 있다.
폴리머, 3차원 메모리 셀
Description
본 발명은 불휘발성 메모리 소자 및 그 제조방법에 관한 것으로, 특히 제조 공정의 안정성을 확보할 수 있는 불휘발성 메모리 소자 및 그 제조방법에 관한 것이다.
최근 고용량의 불휘발성 메모리 소자에 대한 수요가 급증하고 있다. 이에 따라 불휘발성 메모리 소자를 고집적화할 수 있는 디자인 룰에 대한 개발이 요구되고 있다. 불휘발성 메모리 소자 중 낸드 플래시 메모리 소자는 전기적으로 프로그램(program)과 소거(erase)가 가능하며, 일정 주기로 데이터(data)를 재기입하는 리프레시(refresh) 기능이 필요 없는 메모리 소자로서, 고집적화가 용이하여 그 수요가 증가하고 있는 추세이다.
상술한 낸드 플래시 메모리 소자를 더욱 고집적화시키기 위하여 낸드 플래시 메모리 소자를 구성하는 패턴들의 크기를 축소시키고 있다. 일반적으로 소자의 패 턴들은 포토리소그래피 공정을 이용하여 패터닝되는데, 포토리소그래피 공정은 노광 해상도의 제한을 받으므로 패턴들의 크기를 축소시켜 소자를 고집적화하는데에는 한계가 있다. 이러한 한계를 극복하여 소자의 집적도를 증가시키기 위하여 다수의 셀이 적층된 구조의 3차원 메모리 셀에 대한 개발이 진행되고 있다. 또한, 메모리 셀들이 적층된 구조의 3차원 메모리 셀을 형성함에 있어서 다양한 기술 개발이 요구되며 그 제조 공정의 안정성을 확보할 수 있는 방안이 요구되고 있다.
본 발명은 메모리 셀들이 적층된 구조를 형성함에 있어서 공정의 안정성을 확보할 수 있는 불휘발성 메모리 소자 및 그 제조방법을 제공한다.
본 발명에 따른 불휘발성 메모리 소자는 반도체 기판의 상부에 적층되며, 콘택 구조가 접속될 단차를 가진 다수의 폴리 실리콘막들, 및 상기 다수의 폴리 실리콘막들의 각층 사이마다 적층된 층간 절연막들을 포함한다. 상기 단차에 의해 노출된 다수의 폴리 실리콘막들 각각은 상기 반도체 기판에 대해 경사진 상부 측벽과, 상기 상부 측벽에 연결되어 상기 반도체 기판에 대해 수직한 하부 측벽을 포함한다. 상기 층간 절연막은 상기 반도체 기판에 대해 수직한 측벽을 포함한다.
본 발명에 따른 불휘발성 메모리 소자의 제조방법은 반도체 기판의 상부에 다수의 층간 절연막 및 다수의 폴리 실리콘막이 교대로 적층된 적층 구조물을 형성하는 단계, 상기 적층 구조물 상부에 식각 베리어 패턴을 형성하는 단계, 상기 식각 베리어 패턴에 의해 노출된 상기 폴리 실리콘막을 식각하면서 발생된 잔여물이 상기 폴리 실리콘막의 식각된 면에 증착되어 식각 보조막이 형성되도록 제1 식각 공정을 실시하는 단계, 상기 식각 보조막을 통해 노출된 상기 폴리 실리콘막을 제2 식각 공정으로 식각하여 상기 층간 절연막을 노출시키는 단계, 상기 층간 절연막의 노출된 영역을 제3 식각 공정으로 식각하는 단계, 및 상기 다수의 폴리 실리콘막에 콘택 구조가 접속될 단차부가 형성되도록 상기 다수의 층간 절연막 및 상기 다수의 폴리 실리콘막의 각층을 상기 제1 내지 제3 식각 공정을 반복 실시하여 식각하는 단계를 포함한다.
상기 식각 베리어 패턴은 유기물로 형성된다.
상기 식각 베리어 패턴은 포토레지스트 패턴으로 형성된다.
상기 제1 식각 공정은 탄소 및 수소 중 적어도 어느 하나를 포함하는 식각 가스를 이용하여 실시된다.
상기 제1 식각 공정에서 이용되는 식각 가스에는 상기 제2 식각 공정에서 이용되는 식각 가스에 비해 탄소 또는 수소의 함량이 더 큰 것이 바람직하다.
상기 제1 식각 공정에서 이용되는 식각 가스는 HBr 및 HI 중 적어도 어느 하나를 더 포함한다.
상기 제1 식각 공정으로 상기 폴리 실리콘막에는 상기 반도체 기판에 대해 경사진 측벽이 형성된다.
상기 경사진 측벽은 상기 반도체 기판에 대해 5°내지 45 °의 경사로 형성되는 것이 바람직하다.
상기 경사진 측벽을 형성하는 상기 폴리 실리콘막의 폭은 40nm 내지 1000nm로 형성되는 것이 바람직하다.
상기 제2 식각 공정으로 상기 폴리 실리콘막에는 상기 반도체 기판에 대해 수직한 측벽이 형성되는 것이 바람직하다.
상기 제3 식각 공정으로 상기 층간 절연막에는 상기 반도체 기판에 대해 수직한 측벽이 형성된다.
상기 제1 및 제2 식각 공정은 인 시츄(In-situ) 또는 엑스 시츄(ex-situ)로 실시된다.
상기 제3 식각 공정은 C,F를 포함하는 가스, Cl2가스, 및 HBr가스 중 적어도 어느 하나를 포함한다.
상기 제1 내지 제3 식각 공정은 플라즈마 식각 장비를 이용하여 실시한다.
상기 플라즈마 식각 장비로는 CCP(capacitively coupled plasma) 타입, ICP(inductively coupled plasma) 타입, 또는 마이크로 웨이브 플라즈마(Microwave Plasma) 타입을 단독으로 사용하거나 두가지 이상의 특성을 혼합해서 사용하여 실시한다.
본 발명은 게이트 폴리 실리콘막 식각함과 동시에 게이트 폴리 실리콘막 측벽에 식각 보조막이 형성될 수 있도록 한다. 그리고, 본 발명은 식각 보조막을 이용하여 후속 공정에서 하부의 막 식각 시, 하부막의 식각 폭을 균일하게 제어할 수 있다. 그 결과 본 발명은 층간 절연막 및 게이트 폴리 실리콘막이 교대로 적층된 구조물의 가장 자리에 형성되는 단차를 균일화할 수 있다.
본원 발명은 적층 구조물의 가장자리에 일정한 거리의 단차를 확보할 수 있으므로 후속 콘택 구조 형성시 미스 얼라인(misalign)에 의한 브릿지(bridge)를 개선함으로써 불휘발성 메모리 소자의 수율을 개선할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 범위는 본원의 특허 청구 범위에 의해서 이해되어야 한다.
도 1은 3차원 메모리 셀을 포함하는 불휘발성 메모리 소자를 개략적으로 나타낸 사시도이다.
도 1을 참조하면, 3차원 메모리 셀을 포함하는 불휘발성 메모리 소자는 메모리 셀 영역, 워드 라인(WL) 구동 회로, 소스 셀렉트 라인(SSL) 구동 회로, 드레인 셀렉트 라인(DSL) 구동 회로 등을 포함한다.
메모리 셀 영역에는 매트릭스 형태로 배열된 다수의 스트링 구조를 포함한다. 스트링 구조는 소스 셀렉트 트랜지스터와 드레인 셀렉트 트랜지스터 사이에 직렬로 연결된 다수의 메모리 셀들로 구성된다. 여기서, 소스 셀렉트 트랜지스터들의 게이트들이 연결되어 소스 셀렉트 라인(SSL)이 되며, 드레인 셀렉트 트랜지스터들의 게이트들이 연결되어 드레인 셀렉트 라인(DSL)이 된다. 그리고, 동일층에 배열된 메모리 셀들의 컨트롤 게이트들은 워드 라인(WL)들을 통해 연결된다.
상술한 스트링 구조는 드레인 셀렉트 트랜지스터를 통해 비트 라인(BL)에 선택적으로 접속되며, 소스 셀렉트 트랜지스터를 통해 접지에 연결된 공통 소스 라인에 선택적으로 접속된다.
한편, 워드 라인(WL)들은 절연막을 사이에 두고 다수의 층으로 적층되어 형성된다. 다층으로 적층된 워드 라인(WL)들 하부에는 절연막을 사이에 두고 소스 셀렉트 라인(SSL)이 형성되며, 다층의 워드 라인(WL)들 상부에는 절연막을 사이에 두고 드레인 셀렉트 라인(DSL)이 형성된다. 즉, 다층의 워드 라인(WL)들은 소스 셀렉트 라인(SSL)과 드레인 셀렉트 라인(DSL) 사이에 적층된다. 이러한 구조에 의하면, 메모리 셀들은 반도체 기판에 대해 평행한 면에서 다수개 형성될 뿐 아니라, 반도체 기판에 대해 수직한 면에서도 다수로 형성되어 3차원으로 배열되므로 고집적화된 소자를 제공할 수 있다.
도 2는 3차원 메모리 셀을 포함하는 불휘발성 메모리 소자의 메모리 셀 영역을 개략적으로 나타낸 단면도이다.
도 2를 참조하면, 3차원 메모리 셀을 포함하는 불휘발성 메모리 소자의 메모리 셀들은 불순물 이온이 주입된 벌크 구조(203, 205, 207) 및 소자 분리 구조(209)를 포함하는 반도체 기판(201)의 상부에 형성된다. 불휘발성 메모리 소자의 메모리 셀들이 NMOS구조로 구성되는 경우, 벌크 구조는 P형 기판에 형성된 TN웰(Triple N-well)(203), TN웰(203) 내에 형성된 P웰(205), 문턱 전압을 조절하기 위해 n형 불순물 이온을 P웰(205)에 주입하여 형성된 n+영역(207)을 포함한다.
보다 구체적으로 반도체 기판(201)의 상부에는 층간 절연막(213a, 213b, 213c, 213d, 213f) 및 게이트 폴리 실리콘막(215a, 215b, 215c, 215d, 215f)이 교대로 적층되어 소스 셀렉트 라인(SSL), 워드 라인(WL1, WL2, WL3, WL4), 및 드레인 셀렉트 라인(DSL)을 포함하는 게이트 패턴들이 절연되어 적층된 구조가 형성된다. 이러한 층간 절연막(213a, 213b, 213c, 213d, 213f) 및 폴리 실리콘막(215a, 215b, 215c, 215d, 215f)을 관통하여 n+영역(207)을 노출시키는 다수의 홀들이 형성되고, 각각의 홀 측벽에는 전하 저장층을 포함하는 측벽 절연막(221)이 형성된다. 그리고 측벽 절연막(221)이 형성된 홀 내부는 반도체층(223)으로 채워진다. 반도체층(223)은 비정질 실리콘, 에피택시얼 성장을 통해 형성된 폴리 실리콘, 모노 실리콘 등을 이용하여 형성될 수 있다. 또한 반도체층(223)의 소정 영역에는 소스 영역 및 드레인 영역(미도시)이 형성된다. 반도체층(223)의 소스 영역은 벌크 구조를 포함하는 반도체 기판(201)에 접속되고, 반도체층(223)의 드레인 영역은 비트 라인에 접속될 수 있다.
한편 전하 저장층을 포함하는 측벽 절연막(221)은 실리콘 산화막, 실리콘 질화막, 실리콘 산화막의 적층 구조로 형성될 수 있다. 이 때, 반도체층(223)과 워드 라인(WL1, WL2, WL3, WL4) 사이에 형성된 측벽 절연막(221)의 실리콘 질화막에 전하가 저장될 수 있다.
상술한 구조의 불휘발성 메모리 소자는 반도체층(223)과 워드 라인(WL1, WL2, WL3, WL4) 사이에 형성된 측벽 절연막(221)의 전하 저장층에 전하를 주입시키거나 방출함으로써 메모리 셀의 문턱 전압을 제어하여 프로그램 또는 소거 동작을 실시한다.
한편, 층간 절연막(213a, 213b, 213c, 213d, 213f) 및 게이트 폴리 실리콘막(215a, 215b, 215c, 215d, 215f)이 교대로 적층되어 형성된 게이트 패턴들의 적층 구조에서 각 게이트 폴리 실리콘막(215a, 215b, 215c, 215d, 215f)들간 가장 자 리에 단차가 형성된다. 이러한 단차는 각층의 게이트 폴리 실리콘막(215a, 215b, 215c, 215d, 215f)이 노출될 수 있도록 계단형으로 형성된다. 이러한 단차를 통해 각 게이트 패턴(SSL, WL1, WL2, WL3, WL4, DSL) 가장 자리에 구동회로와 연결된 콘택 구조를 형성함으로써 게이트 패턴(SSL, WL1, WL2, WL3, WL4, DSL) 각각을 구동회로와 전기적으로 접속시킬 수 있다.
도 3a 내지 도 3c는 각층의 게이트 패턴들이 계단형 단차를 가질 수 있도록 패터닝하는 방법에 대해 설명하기 위한 단면도들이다.
도 3a를 참조하면, 먼저 소자 분리 구조 및 벌크 구조를 포함하는 반도체 기판(301)의 상부에 층간 절연막(213a, 213b, 213c, 213d, 213f) 및 게이트 폴리 실리콘막(215a, 215b, 215c, 215d, 215f)이 교대로 적층된 구조를 형성한다. 이 때,층간 절연막(213a, 213b, 213c, 213d, 213f)으로는 산화막을 이용할 수 있다.
층간 절연막(213a, 213b, 213c, 213d, 213f) 및 게이트 폴리 실리콘막(215a, 215b, 215c, 215d, 215f)의 적층 수는 형성하고자 하는 스트링 구조에 포함된 메모리 셀의 개수가 증가함에 따라 증가한다.
이 후, 최상층의 게이트 폴리 실리콘막(215f) 상에 포토레지스트 패턴 등의 식각 베리어 패턴(301)을 형성한다. 이 때, 식각 베리어 패턴(301)의 폭은 제1 폭(W1)이며, 높이는 제1 높이(h1)이다. 이러한 제1 폭(W1) 및 제1 높이(h1)의 식각 베리어 패턴(301)을 이용하여 게이트 폴리 실리콘막(215f) 및 층간 절연막(213f)을 식각한다.
도 3b를 참조하면, 최상층의 게이트 폴리 실리콘막(215f) 및 층간 절연 막(213f)이 식각되는 동안 식각 베리어 패턴(301)의 폭은 제1 폭(W1)보다 좁은 제2 폭(W2), 제1 높이(h1)보다 낮은 제2 높이(h2)가 될 수 있다. 그 결과 최상층의 게이트 폴리 실리콘막(215f) 및 층간 절연막(213f)이 더욱 식각되어 그 하부의 게이트 폴리 실리콘막(215e) 및 층간 절연막(213f)보다 더 좁은 폭이 된다.
도 3c를 참조하면, 최하층의 게이트 폴리 실리콘막(215a) 및 층간 절연막(213a)이 식각될 때 까지 식각 베리어 패턴(301)을 이용하여 식각 공정을 진행하는 동안 식각 베리어 패턴(301)의 폭 및 높이가 점점 줄어들어 제2 폭(W2)보다 좁은 제3 폭(W3)이 되고, 제2 높이(h2)보다 낮은 제3 높이(h3)가 될 수 있다. 그리고, 상층부에 형성된 게이트 폴리 실리콘막 및 층간 절연막이 더욱 큰 폭으로 식각된다. 그 결과 층간 절연막(213a, 213b, 213c, 213d, 213f) 및 게이트 폴리 실리콘막(215a, 215b, 215c, 215d, 215f)의 상층부로 갈수록 좁은 폭으로 패터닝되어 층간 절연막(213a, 213b, 213c, 213d, 213f) 및 게이트 폴리 실리콘막(215a, 215b, 215c, 215d, 215f)의 가장 자리에는 계단형 단차가 형성된다.
그런데, 도 3a 내지 도 3c에서 상술한 바와 같은 방법으로 계단형 단차를 형성할 경우, 그 단차의 폭이 불균일하여 후속 공정에서 단차부에 콘택 구조 형성시 정렬 오차가 발생할 수 있다. 본원 발명에서는 계단형 단차부 폭을 균일하게 제어하여 3차원 메모리 셀을 포함하는 불휘발성 메모리 소자의 제조 공정의 안정성을 확보할 수 있도록 하는 방안을 제안한다.
도 4a 내지 도 4e는 본 발명에 따른 3차원 불휘발성 메모리 소자 및 그 제조 방법을 설명하기 위한 단면도들이다. 특히, 도 4a 내지 도 4e에서는 3차원 불휘발 성 메모리 소자의 게이트 패턴 가장 자리에 형성되는 단차 및 그 형성 방법에 대해 설명한다.
도 4a를 참조하면, 먼저 소자 분리 구조 및 벌크 구조를 포함하는 반도체 기판(401)의 상부에 층간 절연막(413a, 413b, 413c, 413d, 413e, 413f) 및 게이트 폴리 실리콘막(415a, 415b, 415c, 415d, 415e, 415f)이 교대로 적층된 구조를 형성한다. 이 때,층간 절연막(413a, 413b, 413c, 413d, 413e, 413f)으로는 산화막을 이용할 수 있다.
층간 절연막(413a, 413b, 413c, 413d, 413e, 413f) 및 게이트 폴리 실리콘막(415a, 415b, 415c, 415d, 415e, 415f)의 적층 수는 형성하고자 하는 스트링 구조에 포함된 메모리 셀의 개수가 증가함에 따라 증가한다.
이 후, 최상층의 게이트 폴리 실리콘막(415f) 상에 식각 베리어 패턴(451)을 형성한다. 식각 베리어 패턴(301)은 탄소(C)를 포함하는 유기물 계열로 형성되는 것이 바람직하며, 포토레지스트 패턴으로 형성될 수 있다.
상술한 식각 베리어 패턴(301)을 식각 마스크로 식각 가스를 주입하여 최상층의 게이트 폴리 실리콘막(415f)을 제1 식각 공정으로 식각한다. 폴리 실리콘막(415f)을 제1 식각 공정으로 식각함에 있어서 이용되는 식각 가스는 폴리 실리콘막(415f)의 실리콘 및 식각 베리어 패턴(301)의 탄소와 결합하여 제1 식각 보조막(435a)을 형성시킬 수 있는 물질을 포함하는 것이 바람직하다. 제1 식각 보조막(435a)은 식각 가스에 탄소(C) 및 수소(H) 중 적어도 어느 하나를 포함시킴으로써 형성될 수 있으며, 식각 가스 내에 탄소 및 수소의 함량을 증가시켜 제1 식각 보조막(435a)의 형성 두께를 증가시킬 수 있다. 이외, 식각 가스에 HBr 및 HI 중 적어도 어느 하나를 더 포함시킬 수 있다.
상술한 식각 가스를 이용하여 최상층의 게이트 폴리 실리콘막(415f)을 식각하면, 게이트 폴리 실리콘막(415f)에는 경사진 측벽이 형성되고, 경사진 측벽 및 식각 베리어 패턴(301)의 측벽에는 제1 식각 보조막(435a)이 형성된다. 여기서, 제1 식각 보조막(435a)은 제1 식각 공정을 진행하는 과정에서 이용되는 식각 가스에 의해 생성된 폴리머와 같은 잔여물로 형성된 것이다.
상술한 게이트 폴리 실리콘막(415f)의 측벽 경사(θ)는 반도체 기판(401)의 표면 또는 게이트 폴리 실리콘막(415f)의 표면에 대해 5°내지 45 °로 제어되는 것이 바람직하다. 그리고, 게이트 폴리 실리콘막(415f)의 경사를 형성하는 부분의 폭(d1)은 40nm 내지 1000nm로 제어되는 것이 바람직하다.
이 후, 제2 식각 공정으로 경사진 측벽 하부의 나머지 게이트 폴리 실리콘막(415f)을 식각한다. 제2 식각 공정을 통해 식각된 게이트 폴리 실리콘막(415f)에는 게이트 폴리 실리콘막(415f)의 표면 또는 반도체 기판(401)의 표면에 대해 수직한 측벽이 형성되는 것이 바람직하다. 이를 위하여 제2 식각 공정에서는 제1 식각 공정에서보다 탄소 및 수소의 비율을 함량이 적은 식각 가스를 이용하여 식각한다. 제2 식각 공정은 HBr 및 HI 중 적어도 어느 하나를 포함하는 식각 가스를 이용하여 실시될 수 있다.
상술한 제1 및 제2 식각 공정은 인 시츄(In-situ) 또는 엑스 시츄(ex-situ)로 진행할 수 있다.
도 4b를 참조하면, 제1 식각 보조막(435a)이 잔여하는 상태에서 제3 식각 공 정으로 그 하부의 층간 절연막(413f)을 식각한다. 이 때, 식각된 층간 절연막(413f)의 측벽이 층간 절연막(413f)의 표면 또는 반도체 기판(401)의 표면에 대해 수직이 될 수 있도록 하는 식각 가스를 이용하는 것이 바람직하다. 층간 절연막(413f)이 산화막일 경우, CHF등 C,F를 포함하는 가스, Cl2가스, 및 HBr가스 중 적어도 어느 하나를 포함하는 가스를 이용하여 층간 절연막(413f)을 식각함으로써 식각된 층간 절연막(413f)의 측벽을 수직하게 형성할 수 있다.
상술한 제1 내지 제3 식각 공정은 플라즈마 식각 장비를 이용하여 실시할 수 있다. 이 때, 플라즈마 식각 장비로는 CCP(capacitively coupled plasma) 타입, ICP(inductively coupled plasma) 타입, 또는 마이크로 웨이브 플라즈마(Microwave Plasma) 타입을 단독으로 사용하거나 두가지 이상의 특성을 혼합해서 사용하여 실시할 수 있다.
도 4c를 참조하면, 층간 절연막(413f)의 식각으로 노출된 게이트 폴리 실리콘층(415e)을 도 4a에서 상술한 제1 및 제2 식각 공정을 이용하여 식각한다. 이로써, 게이트 폴리 실리콘층(415e)은 경사진 측벽과 수직한 측벽을 포함하도록 패터닝되고, 경사진 측벽 및 제1 식각 보조막(435a)의 측벽에 제2 식각 보조막(435b)이 형성된다. 이러한 제2 식각 보조막(435b)에 의해 게이트 폴리 실리콘층(415e)은 그 상부의 게이트 폴리 실리콘층(415f)보다 넓은 폭으로 패터닝된다.
도 4d를 참조하면, 제2 식각 보조막(435b)이 잔여하는 상태에서 도 4b에서 상술한 제3 식각 공정으로 제2 식각 보조막(435b) 하부의 층간 절연막(413e)을 식 각한다. 이로써 식각된 층간 절연막(413e)에는 수직한 측벽이 형성된다. 이 때, 층간 절연막(413e)은 제2 식각 보조막(435b)에 의해 그 상부의 층간 절연막(413f)보다 넓은 폭으로 패터닝된다.
도 4e를 참조하면, 최하층의 게이트 폴리 실리콘막(415a) 및 층간 절연막(413a)이 식각될 때까지 제1 내지 제3 식각 공정을 반복한다. 이 때, 각층의 게이트 폴리 실리콘막이 패터닝될 때마다 그 경사진 측벽에 식각 보조막이 형성되므로 하부층으로 갈수록 게이트 폴리 실리콘막 및 층간 절연막이 더 큰 폭으로 패터닝된다.
층간 절연막(413a, 413b, 413c, 413d, 413e, 413f) 및 게이트 폴리 실리콘막(415a, 415b, 415c, 415d, 415e, 415f)의 식각 완료 후, 제1 내지 제3 식각 공정의 반복 결과 형성된 식각 보조막들과 포토레지스트 패턴을 제거한다. 그 결과 패터닝된 층간 절연막(413a, 413b, 413c, 413d, 413e, 413f) 및 게이트 폴리 실리콘막(415a, 415b, 415c, 415d, 415e, 415f)의 가장 자리에는 계단형 단차가 형성된다. 특히, 게이트 폴리 실리콘막(415a, 415b, 415c, 415d, 415e, 415f)의 측벽은 반도체 기판(401)에 대해 경사진 상부 측벽과, 상부 측벽에 연결되어 반도체 기판(401)에 대해 수직한 하부 측벽을 포함한다.
상술한 바와 같이 본 발명에서는 제1 식각 공정으로 게이트 폴리 실리콘막 식각함과 동시에 게이트 폴리 실리콘막 측벽에 식각 보조막이 형성될 수 있도록 한다. 그 결과 제1 식각 공정으로 형성된 게이트 폴리 실리콘막 상부 측벽에는 경사가 형성되며, 식각 보조막이 형성된다. 그리고, 식각 보조막을 이용하여 후속 공 정에서 하부의 막 식각 시, 하부막의 식각 폭을 균일하게 제어할 수 있다. 그 결과 층간 절연막 및 게이트 폴리 실리콘막이 교대로 적층된 구조물의 가장 자리에 형성되는 단차를 균일화할 수 있다.
상기에서는 3차원 메모리 셀을 포함하는 낸드 플래시 메모리 소자의 게이트 패턴 위주로 단차를 균일화할 수 있는 방법에 대해 설명하였으나, 본원 발명은 이에 한정되는 것이 아니라, 가장 자리에 단차를 형성해야 하는 어떠한 반도체 소자의 패턴 형성시에도 적용될 수 있다.
이와 같이 본원 발명은 적층 구조물의 가장자리에 일정한 거리의 단차를 확보할 수 있으므로 후속 콘택 구조 형성시 미스 얼라인(misalign)에 의한 브릿지(bridge)를 개선함으로써 불휘발성 메모리 소자의 수율을 개선할 수 있다.
상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시예에서 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
도 1은 3차원 메모리 셀을 포함하는 불휘발성 메모리 소자를 개략적으로 나타낸 사시도.
도 2는 3차원 메모리 셀을 포함하는 불휘발성 메모리 소자의 메모리 셀 영역을 개략적으로 나타낸 단면도.
도 3a 내지 도 3c는 각층의 게이트 패턴들이 계단형 단차를 가질 수 있도록 패터닝하는 방법에 대해 설명하기 위한 단면도들.
도 4a 내지 도 4e는 본 발명에 따른 3차원 불휘발성 메모리 소자 및 그 제조 방법을 설명하기 위한 단면도들.
<도면의 주요 부분에 대한 부호의 설명>
413a, 413b, 413c, 413d, 413e, 413f : 층간 절연막
415a, 415b, 415c, 415d, 415e, 415f : 폴리 실리콘막
435a, 435b : 식각 보조막
Claims (18)
- 반도체 기판의 상부에 적층되며, 콘택 구조가 접속될 단차를 가진 다수의 폴리 실리콘막들; 및상기 다수의 폴리 실리콘막들의 각층 사이마다 적층된 층간 절연막들을 포함하고,상기 단차에 의해 노출된 다수의 폴리 실리콘막들 각각은 상기 반도체 기판에 대해 경사진 상부 측벽과, 상기 상부 측벽에 연결되어 상기 반도체 기판에 대해 수직한 하부 측벽을 포함하고,상기 층간 절연막은 상기 반도체 기판에 대해 수직한 측벽을 포함하는 불휘발성 메모리 소자.
- 청구항 2은(는) 설정등록료 납부시 포기되었습니다.제 1 항에 있어서,상기 경사진 상부 측벽은 상기 반도체 기판에 대해 5°내지 45 °의 경사로 형성되는 불휘발성 메모리 소자.
- 청구항 3은(는) 설정등록료 납부시 포기되었습니다.제 1 항에 있어서,상기 경사진 상부 측벽을 형성하는 상기 폴리 실리콘막의 폭은 40nm 내지 1000nm인 불휘발성 메모리 소자.
- 반도체 기판의 상부에 다수의 층간 절연막 및 다수의 폴리 실리콘막이 교대로 적층된 적층 구조물을 형성하는 단계;상기 적층 구조물 상부에 식각 베리어 패턴을 형성하는 단계;상기 식각 베리어 패턴에 의해 노출된 상기 폴리 실리콘막을 식각하면서 발생된 잔여물이 상기 폴리 실리콘막의 식각된 면에 증착되어 식각 보조막이 형성되도록 제1 식각 공정을 실시하는 단계;상기 식각 보조막을 통해 노출된 상기 폴리 실리콘막을 제2 식각 공정으로 식각하여 상기 층간 절연막을 노출시키는 단계;상기 층간 절연막의 노출된 영역을 제3 식각 공정으로 식각하는 단계; 및상기 다수의 폴리 실리콘막에 콘택 구조가 접속될 단차부가 형성되도록 상기 다수의 층간 절연막 및 상기 다수의 폴리 실리콘막의 각층을 상기 제1 내지 제3 식각 공정을 반복 실시하여 식각하는 단계를 포함하는 불휘발성 메모리 소자의 제조방법.
- 청구항 5은(는) 설정등록료 납부시 포기되었습니다.제 4 항에 있어서,상기 식각 베리어 패턴은 유기물로 형성되는 불휘발성 메모리 소자의 제조방법.
- 청구항 6은(는) 설정등록료 납부시 포기되었습니다.제 4 항에 있어서,상기 식각 베리어 패턴은 포토레지스트 패턴으로 형성되는 불휘발성 메모리 소자의 제조방법.
- 청구항 7은(는) 설정등록료 납부시 포기되었습니다.제 4 항에 있어서,상기 제1 식각 공정은 탄소 및 수소 중 적어도 어느 하나를 포함하는 식각 가스를 이용하여 실시되는 불휘발성 메모리 소자의 제조방법.
- 청구항 8은(는) 설정등록료 납부시 포기되었습니다.제 7 항에 있어서,상기 제1 식각 공정에서 이용되는 식각 가스에는 상기 제2 식각 공정에서 이용되는 식각 가스에 비해 탄소 또는 수소의 함량이 더 큰 불휘발성 메모리 소자의 제조방법.
- 청구항 9은(는) 설정등록료 납부시 포기되었습니다.제 7 항에 있어서,상기 제1 식각 공정에서 이용되는 식각 가스는 HBr 및 HI 중 적어도 어느 하나를 더 포함하는 불휘발성 메모리 소자의 제조방법.
- 청구항 10은(는) 설정등록료 납부시 포기되었습니다.제 4 항에 있어서,상기 제1 식각 공정으로 상기 폴리 실리콘막에는 상기 반도체 기판에 대해 경사진 측벽이 형성되는 불휘발성 메모리 소자의 제조방법.
- 청구항 11은(는) 설정등록료 납부시 포기되었습니다.제 10 항에 있어서,상기 경사진 측벽은 상기 반도체 기판에 대해 5°내지 45 °의 경사로 형성되는 불휘발성 메모리 소자의 제조방법.
- 청구항 12은(는) 설정등록료 납부시 포기되었습니다.제 10 항에 있어서,상기 경사진 측벽을 형성하는 상기 폴리 실리콘막의 폭은 40nm 내지 1000nm 로 형성되는 불휘발성 메모리 소자의 제조방법.
- 청구항 13은(는) 설정등록료 납부시 포기되었습니다.제 4 항에 있어서,상기 제2 식각 공정으로 상기 폴리 실리콘막에는 상기 반도체 기판에 대해 수직한 측벽이 형성되는 불휘발성 메모리 소자의 제조방법.
- 청구항 14은(는) 설정등록료 납부시 포기되었습니다.제 4 항에 있어서,상기 제3 식각 공정으로 상기 층간 절연막에는 상기 반도체 기판에 대해 수직한 측벽이 형성되는 불휘발성 메모리 소자의 제조방법.
- 청구항 15은(는) 설정등록료 납부시 포기되었습니다.제 4 항에 있어서,상기 제1 및 제2 식각 공정은 인 시츄(In-situ) 또는 엑스 시츄(ex-situ)로 실시되는 불휘발성 메모리 소자의 제조방법.
- 청구항 16은(는) 설정등록료 납부시 포기되었습니다.제 4 항에 있어서,상기 제3 식각 공정은 C,F를 포함하는 가스, Cl2가스, 및 HBr가스 중 적어도 어느 하나를 포함하는 가스를 이용하여 실시되는 불휘발성 메모리 소자의 제조방법.
- 청구항 17은(는) 설정등록료 납부시 포기되었습니다.상기 제1 내지 제3 식각 공정은 플라즈마 식각 장비를 이용하여 실시하는 불휘발성 메모리 소자의 제조방법.
- 청구항 18은(는) 설정등록료 납부시 포기되었습니다.제 17 항에 있어서,상기 플라즈마 식각 장비로는 CCP(capacitively coupled plasma) 타입, ICP(inductively coupled plasma) 타입, 또는 마이크로 웨이브 플라즈마(Microwave Plasma) 타입을 단독으로 사용하거나 두가지 이상의 특성을 혼합해서 사용하여 실시하는 불휘발성 메모리 소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090059160A KR101044019B1 (ko) | 2009-06-30 | 2009-06-30 | 불휘발성 메모리 소자 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090059160A KR101044019B1 (ko) | 2009-06-30 | 2009-06-30 | 불휘발성 메모리 소자 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20110001584A KR20110001584A (ko) | 2011-01-06 |
| KR101044019B1 true KR101044019B1 (ko) | 2011-06-24 |
Family
ID=43610131
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020090059160A KR101044019B1 (ko) | 2009-06-30 | 2009-06-30 | 불휘발성 메모리 소자 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101044019B1 (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9337040B1 (en) | 2014-12-05 | 2016-05-10 | Varian Semiconductor Equipment Associates, Inc. | Angled ion beam processing of heterogeneous structure |
| KR20160098658A (ko) * | 2015-02-10 | 2016-08-19 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
| KR101818975B1 (ko) | 2011-10-14 | 2018-03-02 | 삼성전자주식회사 | 수직형 반도체 소자의 제조 방법 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101900892B1 (ko) * | 2012-02-06 | 2018-09-21 | 에스케이하이닉스 주식회사 | 반도체 메모리 소자 및 그 제조 방법 |
| KR102508897B1 (ko) | 2015-12-17 | 2023-03-10 | 삼성전자주식회사 | 수직형 메모리 소자 및 그 형성 방법 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030001875A (ko) * | 2001-06-28 | 2003-01-08 | 주식회사 하이닉스반도체 | 반도체 소자의 소자분리막 형성방법 |
| KR100884861B1 (ko) * | 2006-03-27 | 2009-02-23 | 가부시끼가이샤 도시바 | 비휘발성 반도체 메모리 장치 및 그의 제조 방법 |
-
2009
- 2009-06-30 KR KR1020090059160A patent/KR101044019B1/ko not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030001875A (ko) * | 2001-06-28 | 2003-01-08 | 주식회사 하이닉스반도체 | 반도체 소자의 소자분리막 형성방법 |
| KR100884861B1 (ko) * | 2006-03-27 | 2009-02-23 | 가부시끼가이샤 도시바 | 비휘발성 반도체 메모리 장치 및 그의 제조 방법 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101818975B1 (ko) | 2011-10-14 | 2018-03-02 | 삼성전자주식회사 | 수직형 반도체 소자의 제조 방법 |
| US9337040B1 (en) | 2014-12-05 | 2016-05-10 | Varian Semiconductor Equipment Associates, Inc. | Angled ion beam processing of heterogeneous structure |
| WO2016089727A1 (en) * | 2014-12-05 | 2016-06-09 | Varian Semiconductor Equipment Associates, Inc. | Angled ion beam processing of heterogeneous structure |
| CN107004584A (zh) * | 2014-12-05 | 2017-08-01 | 瓦里安半导体设备公司 | 异质结构的斜角离子束处理 |
| TWI668741B (zh) * | 2014-12-05 | 2019-08-11 | 美商瓦里安半導體設備公司 | 在基板上製作多層式結構的方法及多層式元件 |
| KR20160098658A (ko) * | 2015-02-10 | 2016-08-19 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
| KR102270101B1 (ko) | 2015-02-10 | 2021-06-29 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20110001584A (ko) | 2011-01-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11393755B2 (en) | Three-dimensional semiconductor memory devices | |
| US9929041B1 (en) | Semiconductor device and method for manufacturing same | |
| US9806185B2 (en) | Non-volatile memory device and method of manufacturing the same | |
| US8349689B2 (en) | Non-volatile memory device and method for fabricating the same | |
| US10096613B2 (en) | Semiconductor device and method for manufacturing same | |
| KR102027133B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| CN110649033B (zh) | 3d存储器件及其制造方法 | |
| WO2015070817A1 (en) | Semiconductor device and method for manufacturing the same | |
| JP2016092044A (ja) | 半導体記憶装置の製造方法 | |
| CN111326524B (zh) | 制造三维非易失性存储器装置的方法 | |
| JP2008034825A (ja) | 不揮発性メモリ素子、その動作方法及びその製造方法 | |
| US9786679B2 (en) | Method for manufacturing semiconductor memory device | |
| JP2010067745A (ja) | 不揮発性半導体記憶装置 | |
| US10622303B2 (en) | Semiconductor device having a stacked body including a first stacked portion and a second stacked portion | |
| KR20120053331A (ko) | 식각방지막 형성방법, 식각방지막이 구비된 반도체 소자 및 그 제조방법 | |
| KR102626036B1 (ko) | 반도체 장치 | |
| US10083980B2 (en) | Semiconductor memory device and method of manufacturing the same | |
| EP3726577A1 (en) | Array of pillars located in a uniform pattern | |
| US9911753B2 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| US11127862B2 (en) | Three-dimensional non-volatile memory device and method of manufacturing the same | |
| KR101044019B1 (ko) | 불휘발성 메모리 소자 및 그 제조방법 | |
| US20160071741A1 (en) | Method for manufacturing semiconductor device | |
| KR102550605B1 (ko) | 반도체 장치 및 그 제조방법 | |
| US10453698B2 (en) | Methods of fabricating integrated circuit devices | |
| US20110129992A1 (en) | Method for fabricating vertical channel type non-volatile memory device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |