KR101020643B1

KR101020643B1 - 여분 셀 분석 기능을 갖는 웨이퍼 마더보드

Info

Publication number: KR101020643B1
Application number: KR1020080088184A
Authority: KR
Inventors: 장경훈; 오세경
Original assignee: 주식회사 아이티엔티
Priority date: 2008-09-08
Filing date: 2008-09-08
Publication date: 2011-03-09
Anticipated expiration: 2028-09-08
Also published as: KR20100029408A

Abstract

본 발명은 웨이퍼테스트 시스템에 있어서 테스트 헤드와 프로브 카드를 연결하는 웨이퍼 마더보드에 관한 것으로, 특히 여분 셀 분석 기능을 갖는 웨이퍼 마더보드에 관한 것이다.

본 발명의 웨이퍼 마더보드는 웨이퍼테스트를 위하여 테스트 헤드와 프로브 카드를 연결하는 웨이퍼 마더보드에 있어서, 상기 테스트 헤드가 웨이퍼로 출력한 패턴신호에 의해 상기 웨이퍼가 출력하는 판독신호를 획득하기 위한 신호 획득모듈; 및 상기 신호 획득모듈로부터 입력되는 판독신호와 미리 정해진 기준신호를 비교하고, 상기 비교 결과에 따른 셀 정보를 출력하는 컴퍼레이터부와, 상기 컴퍼레이터부가 출력하는 셀 정보를 저장하기 위한 저장부와, 상기 저장부에 저장되어 있는 셀 정보를 분석하여 메모리가 양품인지 여부를 판단하고, 상기 메모리가 불량품으로 판단된 경우에는 수리가 가능한지 여부를 판단하는 분석부를 포함하여 구성되는 여분 셀 분석 모듈을 포함하여 이루어지는 것을 특징으로 한다.

웨이퍼, 테스트, 수리, 여분 셀, 메모리, 프로브, 탐침

Description

여분 셀 분석 기능을 갖는 웨이퍼 마더보드{wafer motherboard}

본 발명은 웨이퍼테스트 시스템에 있어서 테스트 헤드와 프로브 카드를 연결하는 웨이퍼 마더보드에 관한 것이다.

주지되어 있는 바와 같이, 여러 가지 공정을 거쳐 완성된 웨이퍼 상태의 메모리는 조립 및 테스트의 여러 단계의 후속 공정을 거치게 되며 하나의 완성된 메모리로 탄생하게 된다. 메모리 테스트는 조립되기 전 웨이퍼 상태에서 이루어지는 웨이퍼 테스트와 조립 공정 이후에 패키지 상태로 이루어지는 패키지 테스트로 구분할 수 있다.

특히, 웨이퍼테스트의 기본 목적은 다이(die; 칩)를 패키지 상태로 만들기 이전에 불량 다이를 검출하여 후속 공정으로 연결되는 것을 방지하는 것이다. 그리고, 다른 중요한 목적은 고장 셀들을 수리하여 수율을 향상하는 것이다. 메모리에는 많은 셀들이 존재한다. 예를 들어, 1G DRAM의 경우 1억개 이상의 메모리 셀이 한개의 메모리에 존재한다. 이 중에서 한 개의 고장 셀만 있어도 그 메모리는 사용할 수가 없게 된다. 따라서, 통상적으로 메모리는 설게 당시에 여분의 셀을 만든 후 일부 셀에 고장이 존재하게 되면 고장 셀을 여분의 셀로 대체할 수 있는 수단을 준비한다. 이러한 고장 셀을 대체하기 위한 셀을 여분 셀(redundant cell)이라고 하며, 고장 셀들을 주어진 여분 셀들로 모두 대체 가능한지를 분석하는 것을 여분 셀 분석(redundant cell analysis)이라 하며, 고장 셀을 여분 셀로 대체하는 것을 수리(repair)라 이른다.

도 1 및 도 2는 각각, 종래 웨이퍼테스트 시스템의 개략도와 전기적인 블록 구성도이다.

도 1에 도시한 바와 같이, 테스트 헤드(test head; 20)는 케이블을 통해 메모리 테스터 일명, 메인프레임(main frame, 10)에 연결되고, 일 측에 웨이퍼 마더보드(wafer motherboard) 일명, 퍼포먼스 보드(performance board, 40)가 장착된다.

웨이퍼 마더보드(40)는 테스트 헤드(20)와 프로브 카드(probe card, 50) 사이에 개재되는 것으로, 둘 간의 전기적인 연결을 확립하여 주는 것이다. 또한, 웨이퍼 마더보드(40)는 통상, ZIF(zero input force) 연결 방식으로 프로브 카드(50)와 연결된다.

프로브 카드(50)의 하부에는 웨이퍼(60) 위의 패드(pad)를 직접 접촉하는 다수의 탐침(prober; 51)이 형성되어 있다.

탐침 스테이션(30)은 탐침(51)을 웨이퍼(60)의 패드에 접촉하기 위하여 웨이퍼(60)를 원하는 방향과 위치로 움직일 수 있도록 하는 것이다. 즉, 탐침 스테이션(30)은 프로브 카드(50)에 자동으로 웨이퍼(60)를 공급하고, 여러 개의 다이를 순차적으로 탐침하여 테스트가 가능하도록 웨이퍼를 다루는 장치이다.

도 2에 도시한 바와 같이, 메모리 테스터(10)의 구성은 웨이퍼테스트를 위한 정해진 테스트 패턴 신호를 발생시키는 ALPG(algorithmic pattern generater; 11), 시스템 버스(system bus; 12), 셀들에 관한 정보를 저장하기 위한 특별한 용도의 메모리인 ECR(error catch ram; 14), ECR(14)에 저장되어 있는 데이터를 분석하여 여분 셀 분석을 수행하는 RCPU(Redundant CPU; 15), 및 웨이퍼테스트를 총괄 제어하는 컴퓨터(13)를 포함하여 이루어진다.

또한, 테스트 헤드(20)의 구성은 ALPG(11)로부터 입력되는 패턴 신호와 타이밍(timing) 신호를 결합하여 출력하는 TGFC(Timing & Formatting; 21), TGFC(21)로부터 출력되는 패턴 신호를 웨이퍼(60)에 기록하는 드라이버(driver)와 웨이퍼(60)에 의해 판독된 테스트 패턴의 판독 신호와 해당 메모리의 특성에 대응되는 기준신호와 비교하여 그 비교 값을 ECR(14)로 출력하는 컴퍼레이터(comparator)를 포함하는 PE(pin electronic), 웨이퍼에 전원 공급을 하기 위한 PPS(programmable power supply), 및 웨이퍼의 DC 테스트를 위한 PMU(parametric measurement unit)을 포함하여 이루어진다.

위와 같은 구성에 따라, RCPU(15)는 ECR(14)에 저장되어 있는 셀 정보를 분석하여 해당 메모리가 양품인지 불량품인지를 분석하게 된다. 또한, 고장 셀이 있는 메모리를 수리 가능한지 여부를 판별하게 된다.

일반적으로, 메모리는 생산 수량이 많고 검사시간이 많이 소요되므로 여러 개 이를 테면, 512개의 메모리를 동시에 테스트하게 된다. 이에 따라, 동시 테스트되는 메모리와 동일한 용량을 갖는 ECR(14)이 필요해진다. 이를 테면, 피시험 메모 리(device under test; DUT)가 64Gbit이고 이러한 용량을 갖는 512개의 DUT를 동시에 테스트하기 위해서는, 32,748Gbit(32Tera bit)라는 방대한 ECR(14)이 필요하게 된다.

한편, 메모리의 용량이 지속적으로 증가함에 따라 웨이퍼 테스트를 위해 필요한 ECR의 용량 또한 증가하고 있는 추세이다. 그러나, 기존의 메모리 테스터의 경우에는 ECR의 용량이 작게 구성되어 있으므로 대용량의 메모리를 검사하기 위해서는 동시에 검사하는 개수를 줄여야 하는 문제점이 있었다. 물론, 기존의 메모리 테스터를 개조할 수도 있지만 그렇게 하기 위해서는 막대한 비용을 들여야만 하는 문제점이 있었다.

본 발명은 전술한 문제점을 해결하기 위하여 안출된 것으로서, 웨이퍼테스트에 있어서 메모리 테스터의 개조 없이도 동시에 테스트 가능한 메모리의 수를 늘릴 수 있도록 여분 셀 분석 기능을 갖는 웨이퍼 마더보드를 제공하는데 그 목적이 있다.

전술한 목적을 달성하기 위해 본 발명의 웨이퍼 마더보드는 웨이퍼테스트를 위하여 테스트 헤드와 프로브 카드를 연결하는 웨이퍼 마더보드에 있어서, 상기 테스트 헤드가 웨이퍼로 출력한 패턴신호에 의해 상기 웨이퍼가 출력하는 판독신호를 획득하기 위한 신호 획득모듈; 및 상기 신호 획득모듈로부터 입력되는 판독신호와 미리 정해진 기준신호를 비교하고, 상기 비교 결과에 따른 셀 정보를 출력하는 컴퍼레이터부와, 상기 컴퍼레이터부가 출력하는 셀 정보를 저장하기 위한 저장부와, 상기 저장부에 저장되어 있는 셀 정보를 분석하여 메모리가 양품인지 여부를 판단하고, 상기 메모리가 불량품으로 판단된 경우에는 수리가 가능한지 여부를 판단하는 분석부를 포함하여 구성되는 여분 셀 분석 모듈을 포함하여 이루어진다.

전술한 구성에서, 상기 저장부는 상기 컴퍼레이터부가 출력하는 셀 정보를 상기 저장부에 저장하도록 하는 저장 과정과 상기 분석부가 상기 저장부에 저장되어 있는 셀 정보를 읽어 들여 분석하도록 하는 분석 과정이 동시에 수행되도록, 상기 저장 과정을 위한 영역과 상기 분석 과정을 위한 영역으로 구분되되, 상기 여분 셀 분석 모듈은 상기 분석 과정이 완료된 영역은 상기 저장 과정을 위한 영역으로 전환하고 상기 저장 과정이 완료된 영역은 상기 분석 과정을 위한 영역으로 전환하는 메모리 컨트롤러를 더 포함하여 이루어지는 것이 바람직하다.

본 발명에 따르면, 웨이퍼 마더보드에 여분 셀 분석 기능을 부여함으로써 메모리 테스터의 개조 없이도 방대한 양의 메모리를 분석할 수 있는 효과가 있다. 즉, ECR을 확장하는데 있어서 메모리 테스터를 개조하는데 드는 비용을 아낄 수가 있다. 또한, 사용자는 원하는 만큼의 ECR을 용이하게 증설할 수 있다.

이하에는 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 따라 여분 셀 분석 기능을 갖는 웨이퍼 마더보드에 대해서 상세하게 설명한다.

도 3은 본 발명의 일 실시예에 따른 웨이퍼 마더보드의 전기적인 블록 구성도이고, 도 4는 도 3에서 보인 여분 셀 분석 모듈의 구체적인 블록 구성도이며, 도 5는 본 발명의 일 실시예에 따른 여분 셀 분석 방법을 설명하기 위한 개념도이다.

도 3에 도시한 바와 같이, 웨이퍼 마더보드(100)는 웨이퍼테스트를 위하여 테스트 헤드(200)와 프로브 카드(500)를 연결하여 주는 것으로, 본 발명의 특징적인 양상에 따라 테스트 헤드(200)가 웨이퍼로 출력한 패턴신호에 의해 웨이퍼가 출력하는 판독신호 즉, 패턴신호에 대한 응답신호를 획득하기 위한 신호 획득모듈(110)과, 신호 획득모듈(110)로부터 입력되는 판독신호를 분석하여 메모리가 양품인지 여부를 판단하고, 메모리가 불량품인 경우 수리가 가능한지 여부를 판단하 는 여분 셀 분석 모듈(120)을 포함하여 이루어진다.

전술한 구성에서, 신호 획득모듈(110)은 구체적으로, 스위치 소자로 구현되고 테스트 헤드(200)에 구비되어 있는 릴레이 컨트롤러(240)로부터 스위치 ON 신호가 입력되면 I/O(input/output) 신호라인에서 판독신호를 획득(catch)하는 것이다.

또한, 여분 셀 분석 모듈(120)은 본 발명의 특징적인 양상에 따라, 도 4에 도시한 바와 같이 신호 획득모듈(110)로부터 입력되는 판독신호와 미리 정해진 기준신호를 비교하고, 상기 비교 결과에 따른 셀 정보를 출력하는 컴퍼레이터부(121)와, 컴퍼레이터부(121)가 출력하는 셀 정보를 저장하기 위한 저장부(123)와, 저장부(123)에 저장되어 있는 셀 정보를 분석하여 메모리가 양품인지 여부를 판단하고, 불량품으로 판단된 메모리의 경우에는 수리가 가능한지 여부를 판단하는 분석부(124)를 포함하여 이루어진다.

또한, 웨이퍼 마더보드(100)는 랜 케이블(300)을 통해 메모리 테스터와 연결되는데, 이에 따라 분석부(124)는 분석 결과를 메모리 테스터에 전달해 줄 수 있다.

또한, 분석부(124)는 여분 셀 분석을 위한 정보 이를 테면, 웨이퍼 크기, 하나의 메모리에 존재하는 셀 수 그리고 셀 어드레스 등의 정보를 케이블(300)을 통해 메모리 테스터로부터 전달받을 수 있다.

또한, 저장부(123)는 컴퍼레이터부(121)가 출력하는 셀 정보를 저장부(123)에 저장하도록 하는 저장 과정과 분석부(124)가 저장부(123)에 저장되어 있는 셀 정보를 읽어 들여 분석하도록 하는 분석 과정이 동시에 수행되도록, 저장 과정을 위한 영역과 분석 과정을 위한 영역 즉, 도 4에 도시한 바와 같이 ECR(A)와 ECR(B)로 구분되는 것이 바람직하다.

또한, 여분 셀 분석 모듈(120)은 분석 과정이 완료된 영역은 저장 과정을 위한 영역으로 전환하고 저장 과정이 완료된 영역은 상기 분석 과정을 위한 영역으로 전환하는 메모리 컨트롤러(122)를 더 포함하여 이루어지는 것이 바람직하다. 즉, 저장부(123)를 두 영역으로 구분하는 것과 메모리 컨트롤러(122)가 여분 셀 분석 모듈(120)에 추가로 구성되는 이유는 테스트 시간을 단축하기 위함이다.

도 3에서, 미설명 부호 130은 테스트 헤드(200)에 접속하기 위한 연결단자이고, 도면 부호 140은 프로브 카드(500)에 접속하기 위한 연결단자이다.

또한, 도면 부호 210은 웨이퍼에 전원 공급을 하기 위한 PPS(programmable power supply)이고, 도면 부호 220은 웨이퍼의 DC 테스트를 위한 PMU(parametric measurement unit)이며, 도면 부호 230은 드라이버 핀이고, 도면 부호 250은 I/O 핀이다.

한편, 본 발명의 일 실시예에 따른 여분 셀 분석 방법은 다음과 같이 수행될 수 있다.

일반적으로, 레이저 수리 이전에 수행되는 테스트를 레이저전 테스트(pre-laser test)라고 한다. 레이저전 테스트에 여러 가지 테스트 항목이 적용되고 있지만 통상적으로 DC 테스트, 간단하게 메모리의 기능을 확인하는 기능 테스트 및 각 셀의 고장 여부를 확인하는 셀 테스트, 이렇게 세 단계로 구성된다.

도 5에 도시한 바와 같이, 메모리 테스터(400)는 셀 테스트를 할 경우에는 셀 테스트의 시작을 명령하기 위한 신호를 테스트 헤드(200)에 출력하게 된다.

그러면, 테스트 헤드(200)는 릴레이 컨트롤러(240)를 구동하여 스위치 ON 신호를 웨이퍼 마더보드(100)에 설치된 신호 획득모듈(110)로 출력하게 된다.

이에 따라, 신호 획득모듈(110)은 I/O 신호라인에서 판독신호를 획득하고, 이를 여분 셀 분석모듈(120)로 전달하게 된다.

그러면, 여분 셀 분석모듈(120)은 메모리 셀의 고장 여부, 불량품인 메모리의 수리 가능 여부를 분석하고 그 분석 결과를 메모리 테스터(400)에 출력하게 된다.

한편, 메모리 테스터(400)는 셀 테스트가 완료되고 다른 테스트를 수행하고자 할 경우에는 셀 테스트의 종료를 명령하기 위한 신호를 테스트 헤드(200)에 출력하게 된다.

이에 따라, 테스트 헤드(200)는 스위치 OFF 신호를 신호 획득모듈(100)에 전달하여 스위치 소자가 오프되도록 한다.

본 발명의 여분 셀 분석 기능을 갖는 웨이퍼 마더보드는 전술한 실시 예에 국한되지 않고 본 발명의 기술 사상이 허용하는 범위에서 다양하게 변형하여 실시할 수가 있다.

도 3은 본 발명의 일 실시예에 따른 웨이퍼 마더보드의 전기적인 블록 구성도이다.

도 4는 도 3에서 보인 여분 셀 분석 모듈의 구체적인 블록 구성도이다.

도 5는 본 발명의 일 실시예에 따른 여분 셀 분석 방법을 설명하기 위한 개념도이다.

*** 도면의 주요 부분에 대한 부호의 설명 ***

10: 메모리 테스터

11: ALPG(algorithmic pattern generater) 12: system bus

13: 컴퓨터 14: ECR(error catch ram)

15: RCPU(Redundant CPU)

20: 테스트 헤드

21: TGFC(Timing & Formatting) 22: PE(pin electronic)

23: PPS(programmable power supply)

24: PMU(parametric measurement unit)

30: 탐침스테이션 40: 웨이퍼 마더보드

50: 프로브 카드 51: 탐침

60: 웨이퍼

100: 웨이퍼 마더보드

110: 신호 획득모듈 120: 여분 셀 분석모듈

121: 컴퍼레이터부 122: 메모리 컨트롤러

123: 저장부 124: 분석부

130, 140: 연결단자

200: 테스트 헤드

210: PPS 220: PMU

230: 드라이버 핀 240: 릴레이 컨트롤러

250: I/O 핀

300: 랜 케이블 400: 메모리 테스터

500: 프로브 카드

Claims

웨이퍼테스트를 위하여 테스트 헤드와 프로브 카드를 연결하는 웨이퍼 마더보드에 있어서,

상기 테스트 헤드가 웨이퍼로 출력한 패턴신호에 의해 상기 웨이퍼가 출력하는 판독신호를 획득하기 위한 신호 획득모듈; 및

상기 신호 획득모듈로부터 입력되는 판독신호와 미리 정해진 기준신호를 비교하고, 상기 비교 결과에 따른 셀 정보를 출력하는 컴퍼레이터부와, 상기 컴퍼레이터부가 출력하는 셀 정보를 저장하기 위한 ECR((Error Catch RAM)과, 상기 ECR에 저장되어 있는 셀 정보를 분석하여 메모리가 양품인지 여부를 판단하고, 상기 메모리가 불량품으로 판단된 경우에는 수리가 가능한지 여부를 판단하는 분석부를 포함하여 구성되는 여분 셀 분석 모듈을 포함하여 이루어지는 것을 특징으로 하는 웨이퍼 마더보드.
제 1항에 있어서,

상기 ECR은 상기 컴퍼레이터부가 출력하는 셀 정보를 상기 ECR에 저장하도록 하는 저장 과정과 상기 분석부가 상기 ECR에 저장되어 있는 셀 정보를 읽어 들여 분석하도록 하는 분석 과정이 동시에 수행되도록, 상기 저장 과정을 위한 영역과 상기 분석 과정을 위한 영역으로 구분되되,

상기 여분 셀 분석 모듈은 상기 분석 과정이 완료된 영역은 상기 저장 과정을 위한 영역으로 전환하고 상기 저장 과정이 완료된 영역은 상기 분석 과정을 위한 영역으로 전환하는 메모리 컨트롤러를 더 포함하여 이루어지는 것을 특징으로 하는 웨이퍼 마더보드.