[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR101000451B1 - Ｔｆｔ ｌｃｄ 기판의 알루미늄 배선 형성방법과 이에의한 ｔｆｔ ｌｃｄ 기판 - Google Patents

Ｔｆｔ ｌｃｄ 기판의 알루미늄 배선 형성방법과 이에의한 ｔｆｔ ｌｃｄ 기판 Download PDF

Info

Publication number
KR101000451B1
KR101000451B1 KR1020040007678A KR20040007678A KR101000451B1 KR 101000451 B1 KR101000451 B1 KR 101000451B1 KR 1020040007678 A KR1020040007678 A KR 1020040007678A KR 20040007678 A KR20040007678 A KR 20040007678A KR 101000451 B1 KR101000451 B1 KR 101000451B1
Authority
KR
South Korea
Prior art keywords
layer
aluminum
tft lcd
molybdenum
lcd substrate
Prior art date
Application number
KR1020040007678A
Other languages
English (en)
Other versions
KR20050079429A (ko
Inventor
이제훈
이재경
정창오
조범석
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040007678A priority Critical patent/KR101000451B1/ko
Priority to US11/049,742 priority patent/US7511302B2/en
Priority to TW094104007A priority patent/TWI269923B/zh
Priority to CN2005100677272A priority patent/CN1664686B/zh
Priority to JP2005030524A priority patent/JP4210658B2/ja
Publication of KR20050079429A publication Critical patent/KR20050079429A/ko
Priority to US12/369,839 priority patent/US7998786B2/en
Application granted granted Critical
Publication of KR101000451B1 publication Critical patent/KR101000451B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • E—FIXED CONSTRUCTIONS
    • E06—DOORS, WINDOWS, SHUTTERS, OR ROLLER BLINDS IN GENERAL; LADDERS
    • E06B—FIXED OR MOVABLE CLOSURES FOR OPENINGS IN BUILDINGS, VEHICLES, FENCES OR LIKE ENCLOSURES IN GENERAL, e.g. DOORS, WINDOWS, BLINDS, GATES
    • E06B3/00—Window sashes, door leaves, or like elements for closing wall or like openings; Layout of fixed or moving closures, e.g. windows in wall or like openings; Features of rigidly-mounted outer frames relating to the mounting of wing frames
    • E06B3/92—Doors or windows extensible when set in position
    • E06B3/928—Doors or windows of the lazy tongs type
    • E—FIXED CONSTRUCTIONS
    • E06—DOORS, WINDOWS, SHUTTERS, OR ROLLER BLINDS IN GENERAL; LADDERS
    • E06B—FIXED OR MOVABLE CLOSURES FOR OPENINGS IN BUILDINGS, VEHICLES, FENCES OR LIKE ENCLOSURES IN GENERAL, e.g. DOORS, WINDOWS, BLINDS, GATES
    • E06B11/00—Means for allowing passage through fences, barriers or the like, e.g. stiles
    • E06B11/02—Gates; Doors
    • E06B11/022—Gates; Doors characterised by the manner of movement
    • G—PHYSICS
    • G08—SIGNALLING
    • G08B—SIGNALLING OR CALLING SYSTEMS; ORDER TELEGRAPHS; ALARM SYSTEMS
    • G08B5/00—Visible signalling systems, e.g. personal calling systems, remote indication of seats occupied
    • G08B5/22—Visible signalling systems, e.g. personal calling systems, remote indication of seats occupied using electric transmission; using electromagnetic transmission
    • G08B5/36—Visible signalling systems, e.g. personal calling systems, remote indication of seats occupied using electric transmission; using electromagnetic transmission using visible light sources
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F13/00—Illuminated signs; Luminous advertising
    • G09F13/24—Illuminated signs; Luminous advertising using tubes or the like filled with liquid, e.g. bubbling liquid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Civil Engineering (AREA)
  • Structural Engineering (AREA)
  • Electromagnetism (AREA)
  • Theoretical Computer Science (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은, TFT LCD 기판의 알루미늄 배선 형성방법과 이를 이용한 TFT LCD 기판에 관한 것이다. 본 발명에 의한 TFT LCD 기판의 알루미늄 배선 방법은, 산소, 질소, 탄소로 이루어진 군 중에서 선택되는 어느 하나 이상의 불순물의 전구체 가스가 존재하는 분위기에서 기판 소재 상에 몰리브덴층을 증착하는 단계와, 상기 몰리브덴층의 상부에 (111)우선방위를 가지는 알루미늄층을 증착하는 단계를 포함하는 것을 특징으로 한다. 이에 의하여 내 힐록 특성이 우수한 알루미늄 배선을 포함하는 TFT LCD 기판을 형성할 수 있다.

Description

ＴＦＴ ＬＣＤ 기판의 알루미늄 배선 형성방법과 이에 의한 ＴＦＴ ＬＣＤ 기판{METHOD OF FORMING ALUMINIUM WIRING IN TFT LCD SUBSTRATE AND TFT LCD SUBSTRATE WIRING THEREBY}
도 1은 종래의 알루미늄 배선 형성방법을 사용한 경우 발생하는 힐록을 나타낸 단면도,
도 2는 본 발명에 따라 알루미늄 배선을 형성한 제1실시예를 나타낸 단면도,
도 3은 본 발명에 따라 알루미늄 배선을 형성한 제2실시예를 나타낸 단면도,
도 4는 본 발명의 제1실시예에 따른 TFT LCD기판의 평면도,
도 5는 도 4에 도시한 TFT LCD기판의 Ⅴ-Ⅴ'선을 따라 도시한 단면도,
도 6 내지 도 9는 본 발명의 제1실시예에 따른 TFT LCD 기판의 제조과정을 나타내는 단면도,
도 10은 본 발명의 제2실시예에 따른 TFT LCD기판의 평면도,
도 11은 도 10에 도시한 TFT LCD기판의
Figure 112004004890920-pat00001
′선을 따라 도시한 단면도,
도 12는 도 10에 도시한 TFT LCD기판의
Figure 112004004890920-pat00002
′선을 따라 도시한 단면도,
도 13a 내지 도 20b는 본 발명의 제2실시예에 따른 TFT LCD기판의 제조과정을 나타내는 단면도이다.
*도면의 주요부분에 대한 부호의 설명*
1 : 기판 소재 2 : 몰리브덴층
3 : 알루미늄층 4 : 절연막
5 : 활성층
본 발명은, 알루미늄을 배선 재료로 사용하는 TFT LCD 기판의 배선 형성방법과 이에 의한 TFT LCD 기판에 관한 것이다.
TFT LCD(박막트랜지스터 액정표시장치)는 박막트랜지스터 기판과 칼라필터 기판사이에 액정이 주입되어 있는 액정패널을 포함한다. TFT LCD는 비발광소자이기 때문에 박막트랜지스터 후면에는 빛을 공급하기 위한 백라이트 유닛이 위치하고 있다. 백라이트에서 조사된 빛은 액정의 배열상태에 따라 투과량이 조정된다.
TFT LCD에 사용되는 박막트랜지스터 기판에는 배선이 형성되어 있다. 박막 트랜지스터 기판의 배선은 게이트 배선과 데이터 배선을 포함한다. 또한 데이터 배선은 소스/드레인을 포함한다.
최근의 TFT LCD는 화면의 대면적화와 고해상도를 요구하게 되었다. 이에 따라 배선의 길이가 길어지고 있으며 반면 그 폭은 줄어들고 있다. 이러한 추세에서 배선 재료의 비저항이 높으면 RC 지연이 유발되어 화질이 왜곡되는 문제가 심각해진다.
지금까지 TFT LCD의 배선 재료로는 탄탈(Ta), 크롬(Cr), 티타늄(Ti) 또는 이들 합금 등의 고융점 재료가 많이 사용되었다. 그러나 고융점 재료는 비저항이 너무 높 기 때문에 대면적화되고 고해상도를 요구하는 TFT LCD의 전극 재료로 사용하기에 부적합하다.
비저항이 낮은 금속으로는 은, 구리, 알루미늄 등이 있다. 이 중 은과 구리의 경우 글라스 기판과의 접착성이 현격히 낮다. 특히 구리는 비정질 실리콘 내로 침투하여 소자를 망가뜨리거나 실리콘이 반대로 구리 내로 침투하여 비저항 값을 저하시키는 문제가 있다.
이러한 은과 구리의 단점으로 인하여 현재 가장 일반적으로 사용되고 있는 배선 물질은 알루미늄을 기본 물질로 하고 있다. 알루미늄은 비저항이 3μΩ㎝ 정도로 매우 낮고 배선 형성 공정이 용이하며 또한 저가격이라는 장점이 있다. 이러한 이유로 인하여 알루미늄은 배선 재료로 주목받고 있다.
그러나 알루미늄의 단점은 힐록(hillock)이 발생되어 배선이 끊어지는 등의 문제를 일으키는 점이다.
도 1은 종래의 알루미늄 배선 형성방법을 사용한 경우 발생하는 힐록을 나타낸 단면도이다. 기판 소재(1000)상에 알루미늄 배선(2000)이 있으며 알루미늄 배선에서 돌출된 힐록(2100)이 절연막(3000)을 손상하고 있다. 또한 힐록(2100)은 더 가늘고 긴 형상의 위스커(whisker, 2110)를 포함한다. 절연막(3000) 상부에는 활성층(4000)이 위치한다. 손상된 절연막(3000)으로 인하여 절연막(3000) 상부에 증착되는 활성층(4000)도 불량이 발생한다. 절연막(3000)은 SiNx로, 활성층은 무정형 실리콘으로 이루어지는 것이 보통이다.
도 1과 같이 힐록(2100)이 발생하면 상층부와의 쇼트가 발생하거나 이웃하고 있는 배선 사이에 쇼트가 일어나 불량이 된다. 또한 힐록(2100)이 발생한 부분이 박막트랜지스터가 형성되는 위치라면 형성된 박막트랜지스터에도 불량이 발생할 수 있다.
힐록의 발생원인 중 하나는 알루미늄과 글라스 기판간의 열팽창계수 차이이다. 알루미늄의 열팽창계수는 약 23.9×10-6/K이며 글라스의 열팽창계수는 약 4.5×10-6/K이다. 기판 상에서 알루미늄 배선이 형성되면 화학증착법에 의해 절연막을 형성하게 된다. 이 절연막 형성과정에서 알루미늄에 300 내지 400℃의 열이 가해진다. 이 때 알루미늄 배선은 열에 의하여 연신되려고 하나 열팽창계수가 작은 기판에 의하여 압축응력을 받는다. 이 응력이 완화되는 부분에서 알루미늄 입자가 성장하여 힐록이 발생하는 것이다.
힐록의 발생원인 중 또 다른 하나는 알루미늄의 결정방향이다. 알루미늄 배선은 수많은 알루미늄 그레인(grain)으로 구성되며 각각의 알루미늄 그레인은 서로 다른 결정방향을 가지고 있다. 즉, 각 알루미늄 그레인은 (100), (110), (111)등의 서로 다른 결정방향을 갖는 것이다. 이러한 원인으로 알루미늄의 조직이 안정적이지 못하며 힐록이 발생하기 쉽게 된다.
이러한 힐록의 발생을 방지하는 방법으로 다음과 같은 방법이 제시되었다.
첫째는 알루미늄에 네오디늄, 티타늄, 지르코늄, 탄탈, 실리콘, 구리와 같이 녹는점이 높은 금속을 추가하는 방법, 즉 알루미늄 합금을 사용하는 방법이다.
둘째는 알루미늄 배선을 녹는점이 높은 금속층으로 덮는 캡핑(capping)방법이다. 이 방법에서는 알루미늄 배선을 덮고 있는 금속층이 알루미늄 배선에서 발생하는 힐록의 성장을 막게 된다.
셋째는 열팽창계수가 알루미늄과 글라스 기판 사이인 금속층을 알루미늄 배선 하부에 형성하는 것이다. 이 방법에서는 알루미늄 배선 하부의 금속층이 알루미늄 배선과 글라스 기판간의 열팽창차이에 대하여 완충역할을 한다.
위 방법 중 첫째 방법은 힐록은 방지되지만 알루미늄 합금의 비저항이 10μΩ㎝이상으로 높아지는 문제가 있다. 또한 가장 많이 사용되는 알루미늄-네오디늄 합금의 경우 네오디늄이 희토류 금속으로 고가여서 제조원가가 높다. 이러한 문제 외에도 구성 금속의 성분분포가 균일하지 않기 때문에 증착과정 등에서 공정조건이 까다로워진다.
둘째 방법은 알루미늄 배선의 힐록 발생 자체를 방지하는 것이 아니기 때문에 공정상의 오류에 의하여 힐록이 발생할 가능성이 여전히 있다. 경우에 따라서는 발생한 힐록이 상부의 금속층을 뚫거나 변형시킬 수 있다. 또한 캡핑이라는 별도의 공정이 따르므로 비용이 상승된다.
셋째 방법은 힐록의 발생원인 중 하나인 열팽창계수의 차이만을 완화할 뿐이어서 각 그레인 간의 결정방향 차이로부터의 힐록 발생은 방지하지 못한다.
이와 같이 종래의 방법은 순수한 알루미늄을 배선 물질로 사용 시 발생하는 힐록을 감소시키는데 어려움이 있다.
따라서 본 발명의 목적은, TFT LCD 기판에 있어, 힐록 발생의 문제점을 감소시키면서 순수한 알루미늄을 배선 물질로 사용하는 방법을 제공하는 것이다.
상기의 목적은, TFT LCD 기판의 알루미늄 배선 형성방법에 있어서, 산소, 질소, 탄소로 이루어진 군 중에서 선택되는 어느 하나 이상의 불순물의 전구체 가스가 존재하는 분위기에서 기판 소재 상에 몰리브덴층을 증착하는 단계와, 상기 몰리브덴층의 상부에 (111)우선방위를 가지는 알루미늄층을 증착하는 단계를 포함하는 것에 의하여 달성될 수 있다. 이러한 방법에 의하여 몰리브덴층에 불순물을 고용시킬 수 있다.
상기 몰리브덴층을 증착하는 방법에는 스퍼터링 방법이 있다. 스퍼터링 방법을 이용하여 몰리브덴층을 증착을 수행할 때, 스퍼터링 챔버 내에 상기 불순물의 전구체 가스가 존재하면 몰리브덴층에 불순물을 고용시킬 수 있다.
상기 몰리브덴층의 증착하는 방법에는 증발 방법도 있다. 증발 방법을 이용하여 몰리브덴층을 증착할 때 증발 챔버 내에 상기 불순물의 전구체 가스가 존재하면 몰리브덴층에 불순물을 고용시킬 수 있다.
상기 불순물의 전구체 가스는 질소 가스, 산소 가스, 공기, 이산화탄소, 일산화탄소, 메탄, 암모니아로 이루어진 군 중에서 선택되는 어느 하나 이상인 것이 바람직하다.
상기 몰리브덴층은 상기 불순물을 0.1원자% 내지 30원자% 포함하는 것이 바람직하다. 불순물의 함량이 0.1원자%이하이면 몰리브덴의 격자구조가 변화하지 않으며 30원자% 이상이 되면 몰리브덴의 특성을 상실할 수 있다.
상기 알루미늄층을 증착한 후. 상기 알루미늄층 상부에 다른 금속층을 더 증착시켜 삼중층을 형성할 수 있다. 특히 알루미늄층 상부에 불순물을 포함하지 않는 몰리브 덴층을 증착할 수도 있다.
또한 상기의 목적은, TFT LCD 기판에 있어서, 기판 소재 상에 형성되며 산소, 질소, 및 탄소로 이루어진 군 중에서 선택되는 어느 하나 이상의 불순물 성분을 포함하는 몰리브덴층과, 상기 몰리브덴층 상부에 (111)우선방위를 가지고 형성된 알루미늄층을 포함하는 것에 의하여도 달성될 수 있다.
상기 몰리브덴층은 불순물이 고용되어 본래의 체심입방구조에서 면심입방구조로 변환되며 (111)우선방위를 가지게 된다.
상기 몰리브덴층의 상부에 증착되는 상기 알루미늄층은 상기 몰리브덴층의 영향을 받아 (111)우선방위를 가지게 된다.
상기 불순물 성분의 함량은 상기 몰리브덴층의 0.1원자% 내지 30원자%인 것이 바람직하다.
상기 알루미늄층의 상부에 다른 금속층이 더 증착되어 삼중층 구조를 가질 수도 있다. 특히, 알루미늄층의 상부에 형성된 불순물이 첨가되지 않은 순수한 몰리브덴층을 더 포함할 수도 있다.
또한 상기의 목적은, TFT LCD 기판에 있어서, 기판 소재 상에 형성되며 면심입방구조이고 (111)우선방위를 갖는 몰리브덴층과, 상기 몰리브덴층의 상부에 형성된 알루미늄층을 포함하는 것에 의하여도 달성가능하다.
상기 알루미늄층은 면심입방구조와 (111)우선방위를 가진 하부의 몰리브덴층의 영향을 받아 (111)우선방위를 가지게 된다.
본 발명에서의 (111)우선방위란 X선 회절장치(XRD)로 분석했을 때 (111)피크 인텐 시티 대 (hkl)피크 인텐시티의 총합의 비율이 80%이상, 즉, 인텐시티를 I 라고 할 때, I(111)/ Σ I(hkl) ≥ 0.8을 만족하며, 4축 측각기(고니오미터)를 가지는 폴 피겨(pole figure)로 측정 시 (111) 인텐시티의 폭을 나타내는 ω값이 10도 이내인 것을 말한다.
알루미늄은 면심입방체의 구조로서 (100), (110), (111)등의 다양한 결정방향을 가진다. 알루미늄 배선을 이루고 있는 각 알루미늄 그레인의 결정방향 또한 매우 다양하여 조직이 치밀하지 않고 안정되어 있지 못하다.
알루미늄의 내 힐록 특성은 알루미늄의 결정방향에 많이 좌우된다. 알루미늄의 결정방향이 (111)우선방위를 가졌을 때 즉, 알루미늄 배선을 이루고 있는 각 알루미늄 그레인이 (111)의 결정방향성을 가지면서 증착, 또는 성장했을 때 가장 우수한 내 힐록 특성을 나타내는 것으로 알려져 있다.
그런데 알루미늄의 우선방위는 알루미늄 하부층의 결정구조와 밀접한 관계를 가지고 있다. 이는 J. Appl. Phys. 77(8) Apr. 15, 1999, pp3799-3804에 나타나 있다. 알루미늄이 (111)우선방위를 갖는 것은 하부층이 면심입방구조를 가지며 (111)우선방위를 가질 경우이다. 예를 들어 면심입방구조를 가지며 (111)우선방위를 가지는 니켈층을 하부층으로 형성하고 상부에 알루미늄을 증착시키면 알루미늄은 (111)우선방위를 갖게 된다. 이는 하부층에 (111)면이 형성되면 상부에 형성되는 알루미늄도 (111)구조가 되어야 계면 에너지가 감소되고 핵 생성이 용이해지기 때문이다. 반면 하부층으로 체심입방구조이며 (110)우선방위를 가지는 크롬층, 바나듐층 등을 형성하면 상부에 증착되는 알루미늄의 (111)우선방위 경향성은 매우 떨어진다.
따라서 알루미늄에게 (111)우선방위 특성을 갖게 하는 방법은, 면심입방구조이며 (111)우선방위를 갖는 금속을 하부층으로 형성한 후 알루미늄을 증착시키는 것이다.
면심입방구조이며 (111)우선방위를 갖는 금속으로는 구리, 은, 니켈, 코발트 등이 있다. 그러나 이중 구리와 은은 글라스 기판과의 접촉이 매우 불량하며, 니켈과 코발트는 강자성체로서 스퍼터링 등의 증착 방법이 적용되기 힘든 문제가 있다. 따라서 이들 금속으로 알루미늄의 하부층을 형성하는 것에는 문제가 있다.
본 발명에 사용되는 몰리브덴은 체심입방구조로서 면심입방구조인 알루미늄과 다르다. 그러나 몰리브덴의 구조는 증착조건에 따라 달라질 수 있다. 이는 Thin Solid Films, 249(1994) pp150-154에 나타나 있다. 구체적으로는 몰리브덴의 안정한 구조는 체심입방구조이나 산소, 탄소, 질소 등이 불순물로 고용되는 경우 면심입방구조를 가지며 또한 (111)우선방위를 가지게 된다. 즉 불순물은 몰리브덴의 체심입방구조 내에 고용되어 몰리브덴을 면심입방구조로 변형시키는 역할을 하는 것이다.
더구나 불순물이 고용된 몰리브덴의 격자상수는 4.14 내지 4.22Å로서 알루미늄의 격자상수인 4.05Å과 유사하다. 격자상수가 유사한 것은 알루미늄의 (111)우선방위를 극대화 측면에서 매우 유리하다.
이하 불순물을 고용하여 구조가 변화된 몰리브덴층의 형성방법과 상기 몰리브덴층 상부에 알루미늄층을 증착시키는 과정에 대하여 상세히 설명한다. 본 명세서에서 기판 소재라 함은 글라스 또는 쿼츠 등의 기판 자체를 말하며, 기판이라 함은 배선 을 포함한 패턴이 형성되어 기판 소재를 말한다.
본 발명의 배선은 게이트 배선과 데이터 배선을 모두 포함하며 데이터 배선은 또한 소스/드레인을 포함한다. 따라서 데이터 배선의 형성 시에는 기판 소재 상에 다소의 패턴이 형성되어 있고 그 위에 본 발명의 배선이 형성될 수도 있다.
일반적으로 금속을 기판 소재 상에 증착시켜 금속층을 형성하는 방법으로는 스퍼터링(sputerring) 방법과 증발(evaporation) 방법이 있다.
스퍼터링 방법에서는 고전압이 인가되는 증착할 금속으로 만든 타겟 전극이 설치된 챔버 내에 아르곤 가스를 주입하고 플라즈마 방전을 일으킨다. 플라즈마 방전에 의하여 여기된 아르곤 양이온이 타겟 전극에서 금속 원자를 떼어내고 이 금속원자가 기판 소재 표면에서 상호 결합하여 박막형태로 성장하는 것이다.
스퍼터링 방법에 의해 몰리브덴층에 불순물을 고용시키는 방법은, 몰리브덴을 타겟 전극으로 사용하고 산소, 질소, 탄소 등 불순물의 전구체를 스퍼터링 챔버 내에 투입하는 것이다. 산소의 전구체로는 산소 가스, 일산화탄소, 이산화탄소 등이 가능하며 질소의 전구체로는 질소 가스와 암모니아 등이 가능하고 탄소의 전구체로는 메탄, 일산화탄소, 이산화탄소 등이 가능하다.
증발 방법에서는 몰리브덴 금속에 전자빔을 조사하여 가열시킨다. 가열된 몰리브덴 금속에서 몰리브덴 원자가 방출된다. 이렇게 방출된 몰리브덴 원자가 기판 상에 증착되는 것이다.
증발 방법에 의해 몰리브덴에 불순물을 고용시키는 방법은, 증발 챔버 내에 산소, 질소, 탄소 등 불순물의 전구체를 투입하는 것이다. 산소의 전구체로는 산소 가스, 일산화탄소, 이산화탄소 등이 가능하며, 질소의 전구체로는 질소 가스와 암모니아 등이 가능하고 탄소의 전구체로는 메탄, 일산화탄소, 이산화탄소 등이 가능하다.
상기 스퍼터링 방법 또는 증발 방법에서 불순물 전구체의 챔버 내 농도는 증착 온도, 증착 시간, 몰리브덴층에서의 원하는 불순물의 함량 등에 따라 조정한다.
불순물로서 몰리브덴에 고용된 산소, 질소, 탄소 등은 체심입방구조의 몰리브덴을 면심입방구조로 변형하며 또한 (111)우선방위를 갖도록 만든다. 불순물의 함량은 몰리브덴층에서 0.1원자% 내지 30원자%인 것이 바람직하다. 불순물의 함량이 0.1원자%미만이면 몰리브덴의 변형이 충분히 일어나지 않는다. 반면에 불순물의 함량이 30원자%이상이면 몰리브덴의 특성이 상실된다. 즉, 몰리브덴이 체심입방구조도 아니고 면심입방구조도 아닌 합금과 같은 형태로 변화되는 것이다.
몰리브덴층이 완성되면 그 상부에 알루미늄층을 형성한다. 알루미늄층의 증착 역시 스퍼터링 방법 또는 증발 방법에 의하는 것이 보통이다. (111)우선방위를 가지는 몰리브덴층 상부에 증착되는 알루미늄층은 낮은 계면에너지를 위하여 (111)우선방위를 가지게 된다. 또한 몰리브덴과의 유사한 격자상수로 인하여 알루미늄층의 (111)우선방위는 극대화된다.
이와 같은 방법으로 (111)우선방위를 가져 내 힐록 특성이 우수한 알루미늄층을 얻을 수 있다.
이후에는 알루미늄층 상부에 절연막 형성, 감광액의 도포, 감광액 노광과 현상, 에칭 등을 통하여 알루미늄 배선을 완성한다.
이하에서는 본 발명에 의한 알루미늄 배선을 첨부된 도면을 참고로 하여 자세히 설 명하겠다.
도 2는 본 발명에 따라 알루미늄 배선을 형성한 제1실시예를 나타낸 단면도이다. 도 2는 금속층의 에칭 등을 거쳐 배선을 완성하고 그 상부에 절연막과 활성층을 형성한 상태를 나타낸다. 기판 소재(1)위에 몰리브덴층(2)이 존재한다. 몰리브덴층(2)은 산소, 질소, 탄소 등의 불순물을 포함하고 있다(Mo(X)로 나타냄). 불순물의 함량은 몰리브덴층(2)의 0.1원자% 내지 30원자%인 것이 바람직하다. 불순물이 고용된 몰리브덴층(2)은 면심입방구조이며 (111)우선방위를 가지고 있다.
몰리브덴층(2) 상부에는 알루미늄층(3)이 위치한다. 알루미늄층은 하부층인 몰리브덴층(2)의 영향을 받아 (111)우선방위를 가지고 있다.
몰리브덴층(2)과 알루미늄층(3)은 절연막(4)에 의하여 덮여 있다. 또한 절연막 상부에는 활성층(5)이 위치한다. 절연막(4)은 주로 SiNx로, 활성층(5)은 주로 비정질 실리콘으로 되어 있다.
도 3은 본 발명에 따라 알루미늄 배선을 형성한 제2실시예를 나타낸 단면도이다. 도 2와 같은 구성이며 단, 상기 알루미늄층(3)의 상부에 다시 불순물을 포함하지 않는 몰리브덴층 등의 금속층(6)이 더 형성되어 있다.
면심입방구조를 가지는 구리, 니켈, 은 등의 배선 방법에도 (111)우선방위를 가지는 몰리브덴을 하부층으로 이용하는 본 발명이 적용될 수 있다.
이하에서는 본 발명에 따른 TFT LCD기판과 그 제조방법을 실시예를 통하여 설명한다.
도 4는 본 발명의 제1 실시예에 따른 TFT LCD기판의 평면도이며, 도 5는 도 4에 도 시한 TFT LCD기판의 Ⅴ-Ⅴ'선을 따라 도시한 단면도이다. 또한, 도 6 내지 도 9는 본 발명의 제1 실시예에 따른 TFT LCD 기판의 제조과정을 나타내는 단면도이다.
기판소재(10) 위에 제1 게이트 금속층(221, 241, 261) 및 제2 게이트 금속층(222, 242, 262)의 2중층으로 이루어져 있는 게이트 배선(22, 24, 26)이 형성되어 있다. 또한 제 1게이트 금속층(221, 241, 261)은 산소, 질소, 탄소 중 어느 하나 이상을 포함하는 몰리브덴층이며, 제2 게이트 금속층(222, 242, 262)은 알루미늄층이다.
게이트 배선(22, 26)은 가로 방향으로 뻗어 있는 게이트선(22) 및 게이트선(22)에 연결되어 있는 박막 트랜지스터의 게이트 전극(26)을 포함한다. 여기서 게이트선(22)의 한 쪽 끝 부분(24)은 외부 회로와의 연결을 위하여 폭이 확장되어 있다.
기판소재(10) 위에는 질화 규소(SiNx) 따위로 이루어진 게이트 절연막(30)이 게이트 배선(22, 24, 26)을 덮고 있다.
게이트 전극(24)의 게이트 절연막(30) 상부에는 비정질 규소 등의 반도체로 이루어진 반도체층(40)이 형성되어 있으며, 반도체층(40)의 상부에는 실리사이드 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어진 저항성 접촉층(55, 56)이 각각 형성되어 있다.
저항성 접촉층(55, 56) 및 게이트 절연막(30) 위에는 제1 데이터 금속층( 651, 661, 681) 및 제2 데이터 금속층(652, 662, 682)의 2중층으로 이루어져 있는 데이터 배선(65, 66, 68)이 형성되어 있다. 제1 데이터 금속층(651, 661, 681)은 산소, 질소, 탄소 중 어느 하나 이상을 포함하는 몰리브덴층이며, 제2 데이터 금속층(652, 662, 682)은 알루미늄층이다. 데이터선(62)도 도시하지는 않았지만 산소, 질소, 탄소 중 어느 하나 이상을 포함하는 몰리브덴층과 알루미늄층으로 형성된 2중층이다.
데이터 배선(62, 65, 66)은 세로 방향으로 형성되어 게이트선(22)과 교차하여 화소를 정의하는 데이터선(62), 데이터선(62)의 분지이며 저항성 접촉층(55)의 상부까지 연장되어 있는 소스 전극(65), 소스 전극(65)과 분리되어 있으며 게이트 전극(26)을 중심으로 하여 소스 전극(65)의 반대쪽 저항성 접촉층(56) 상부에 형성되어 있는 드레인 전극(66)을 포함한다. 이 때, 데이터선(62)의 한 쪽 끝 부분(68)은 외부 회로와의 연결을 위하여 폭이 확장되어 있다.
데이터 배선(62, 65, 66, 68) 및 이들이 가리지 않는 반도체층(40) 상부에는 질화규소(SiNx), PECVD(plasma enhanced chemical vapor deposition) 방법에 의하여 증착된 a-Si:C:O 막 또는 a-Si:O:F 막(저유전율 CVD막), 및 아크클계 유기 절연막 등으로 이루어진 보호막(70)이 형성되어 있다. PECVD 방법에 의하여 증착된 a-Si:C:O 막과 a-Si:O:F 막(저유전율 CVD막)은 유전 상수가 4이하(유전 상수는 2에서 4사이의 값을 가진다.)로 유전율이 매우 낮다. 따라서 두께가 얇아도 기생 용량 문제가 발생하지 않는다. 또 다른 막과의 접착성 및 스텝 커버리지(step coverage)가 우수하다. 또한 무기질 CVD막이므로 내열성이 유기 절연막에 비하여 우수하다. 아울러 PECVD 방법에 의하여 증착된 a-Si:C:O 막과 a-Si:O:F 막(저유전율 CVD막)은 증착 속도나 식각 속도가 질화 규소막에 비하여 4 내지 10배 빠르므로 공정 시간 면에서도 매우유리하다.
보호막(70)에는 드레인 전극(66) 및 데이터선의 끝 부분(68)을 각각 드러내는 접촉 구멍(76, 78)이 형성되어 있으며, 게이트 절연막(30)과 함께 게이트선의 끝 부분(24)을 드러내는 접촉 구멍(74)이 형성되어 있다.
보호막(70) 위에는 접촉 구멍(76)을 통하여 드레인 전극(66)과 전기적으로 연결되어 있으며 화소 영역에 위치하는 화소 전극(82)이 형성되어 있다. 또한, 보호막(70) 위에는 접촉 구멍(74, 78)을 통하여 각각 게이트선의 끝 부분(24) 및 데이터선의 끝 부분(68)과 연결되어 있는 접촉 보조 부재(86, 88)가 형성되어 있다. 여기서, 화소 전극(82)과 접촉 보조 부재(86, 88)는 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)로 이루어져 있다.
여기서, 화소 전극(82)은 도 4 및 도 5에서 보는 바와 같이, 게이트선(22)과 중첩되어 유지 축전기를 이루며, 유지 용량이 부족한 경우에는 게이트 배선(22, 24, 26)과 동일한 층에 유지 용량용 배선을 추가할 수도 있다.
또, 화소 전극(82)은 데이터선(62)과도 중첩하도록 형성하여 개구율을 극대화할 수 있다. 이처럼 개구율을 극대화하기 위하여 화소 전극(82)을 데이터선(62)과 중첩시켜 형성하더라도, 보호막(70)의 저유전율 CVD막 등으로 형성하면 이들 사이에서 형성되는 기생 용량은 문제가 되지 않을 정도로 작게 유지할 수 있다.
제 1실시예에 따른 TFT LCD기판의 제조방법을 살펴보면, 먼저, 도 6에 도시한 바와 같이, 기판소재(10) 위에 산소, 질소, 탄소 중 어느 하나 이상을 포함하는 몰리브덴층인 제1 게이트 금속층(221, 241, 261)을 증착한다. 그 후 알루미늄층인 제2 게이트 금속층(222, 242, 262)을 적층하고, 마스크를 이용한 사진 식각 공정으로 패 터닝하여 하여 게이트선(22) 및 게이트 전극(26)을 포함하며 가로 방향으로 뻗어 있는 게이트 배선(22, 24, 26)을 형성한다.
다음, 도 7에 도시한 바와 같이, 질화 규소로 이루어진 게이트 절연막(30), 비정질 규소로 이루어진 반도체층(40), 도핑된 비정질 규소층(50)의 삼층막을 연속하여 적층하고, 반도체층(40)과 도핑된 비정질 규소층(50)을 사진 식각하여 게이트 전극(24) 상부의 게이트 절연막(30) 위에 섬 모양의 반도체층(40)과 저항성 접촉층(50)을 형성한다.
다음, 도 8에 도시한 바와 같이, 산소, 질소, 탄소 중 어느 하나 이상을 포함하는 몰리브덴층인 제1 데이터 금속층(651, 661, 681)을 적층하고, 그 후에 알루미늄층인 제2 데이터 금속층(622, 652, 662, 682)을 적층하고, 마스크를 이용한 사진 식각 공정으로 패터닝하여 게이트선(22)과 교차하는 데이터선(62), 데이터선(62)과 연결되어 게이트 전극(26) 상부까지 연장되어 있는 소스 전극(65) 및 소스 전극(65)과 분리되어 되어 있으며 게이트 전극(26)을 중심으로 소스 전극(65)과 마주하는 드레인 전극(66)을 포함하는 데이터 배선을 형성한다.
이어, 데이터 배선(62, 65, 66, 68)으로 가리지 않는 도핑된 비정질 규소층 패턴(50)을 식각하여 게이트 전극(26)을 중심으로 양쪽으로 분리시키는 한편, 양쪽의 도핑된 비정질 규소층(55, 56) 사이의 반도체층 패턴(40)을 노출시킨다. 이어, 노출된 반도체층(40)의 표면을 안정화시키기 위하여 산소 플라스마를 실시하는 것이 바람직하다.
다음으로, 도 9에서 보는 바와 같이, 질화규소막, a-Si:C:O 막 또는 a-Si:O:F 막을 화학 기상 증착(CVD) 법에 의하여 성장시키거나 유기 절연막을 도포하여 보호막(70)을 형성한다.
이어, 사진 식각 공정으로 게이트 절연막(30)과 함께 보호막(70)을 패터닝하여, 게이트선의 끝 부분(24), 드레인 전극(66) 및 데이터선의 끝 부분(68)을 드러내는 접촉구멍(74, 76, 78)을 형성한다.
다음, 도 4 및 도 5에 도시한 바와 같이, ITO 또는 IZO막을 증착하고 사진 식각하여 접촉구멍(76)을 통하여 드레인 전극(66)과 연결되는 화소 전극(82)과 접촉 구멍(74, 78)을 통하여 게이트선의 끝 부분(24) 및 데이터선의 끝 부분(68)과 각각 연결되는 있는 접촉 보조 부재(86, 88)를 각각 형성한다. ITO나 IZO를 적층하기 전의 예열(pre-heating) 공정에서 사용하는 기체는 질소를 이용하는 것이 바람직하다.
제 1 실시시예에서는 게이트 배선(22, 24, 26)과 데이터 배선(62, 65, 66, 68) 모두를 2중층으로 형성하고 있으나 필요에 따라 게이트 배선(22, 24, 26)과 데이터 배선(62, 65, 66, 68) 중 어느 하나만 2중층으로 할 수 있으며, 또한 어느 하나 또는 둘 다 3중층 구조를 적용할 수도 있다. 또한 본 발명이 게이트 배선(22, 24, 26)과 데이터 배선(62, 65, 66, 68)에 모두 적용되어야만 하는 것은 아니다.
이상의 제1실시예는 TFT LCD기판의 제조에 있어 마스크를 5개 사용한 경우이며 아래에서 설명한 제2실시예는 마스트를 4매 사용한 경우이다.
도 10은 본 발명의 제2실시예에 따른 TFT LCD기판의 평면도이고, 도 11은 도 10에 도시한 TFT LCD기판의
Figure 112004004890920-pat00003
′선을 따라 도시한 단면도, 도 12는 도 10에 도시한 TFT LCD기판의
Figure 112004004890920-pat00004
′선을 따라 도시한 단면도이다. 또한, 도 13a 내지 도 20b는 본 발명의 제2실시예에 따른 TFT LCD기판의 제조과정을 나타내는 단면도이다.
기판소재(10) 위에는 제1 실시예와 동일하게 제1 게이트 금속층(221, 241, 262) 및 제2 게이트 금속층(222, 242, 262)의 2중층으로 이루어져 있는 게이트 배선(22, 24, 26)이 형성되어 있다. 제1 게이트 금속층(221, 241, 262)은 산소, 질소, 탄소 중에서 적어도 하나를 포함하는 몰리브덴층이며, 제2 게이트 금속층(222, 242, 262)은 알루미늄층이다.
또한, 기판 소재(10) 위에는 게이트선(22)과 평행하게 유지 전극선(28)이 형성되어 있다. 유지 전극선(28)도 산소, 질소, 탄소 중에서 적어도 하나를 포함하는 몰리브덴층인 제1 게이트 금속층(281)과 알루미늄층인 제2 게이트 금속층(282)의 2중층으로 이루어져 있다. 유지 전극선(28)은 후술할 화소 전극(82)과 연결된 유지 축전기용 도전체(64)와 중첩되어 화소의 전하 보존 능력을 향상시키는 유지 축전기를 이루며, 후술할 화소 전극(82)과 게이트선(22)의 중첩으로 발생하는 유지 용량이 충분할 경우 형성하지 않을 수도 있다. 유지 전극선(28)에는 상부 기판의 공통 전극과 동일한 전압이 인가되는 것이 보통이다.
게이트 배선(22, 24, 26) 및 유지 전극선(28) 위에는 질화 규소(SiNx) 따위로 이루어진 게이트 절연막(30)이 형성되어 게이트 배선(22, 24, 26) 및 유지 전극선(28)을 덮고 있다.
게이트 절연막(30) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon) 따위의 반도체로 이루어진 반도체 패턴(42, 48)이 형성되어 있으며, 반도체 패턴(42, 48) 위에는 인(P) 따위의 n형 불순물이 고농도로 도핑되어 있는 비정질 규소 따위로 이루어진 저항성 접촉층(ohmic contact layer) 패턴 또는 중간층 패턴(55, 56, 58)이 형성되어 있다.
저항성 접촉층 패턴(55, 56, 58) 위에는 제1 데이터 금속층(621, 641, 651, 661, 681) 및 제2 데이터 금속층(622, 642, 652, 662, 682)의 2중층으로 이루어져 있는 데이터 배선(62, 64, 65, 66, 68)이 형성되어 있다. 제1 데이터 금속층(621, 641, 651, 661, 681)은 산소, 질소, 탄소 중에서 적어도 하나를 포함하는 몰리브덴층이며, 제2 데이터 금속층(622, 642, 652, 662, 682)은 알루미늄층이다. 데이터 배선은 세로 방향으로 형성되어 있으며 데이터선(62)의 한쪽 끝에 연결되어 외부로부터의 화상 신호를 인가받는 데이터선의 끝 부분(68)을 가지는 데이터선(62), 데이터선(62)의 분지인 박막 트랜지스터의 소스 전극(65)으로 이루어진 데이터선부(62, 68, 65)를 포함하며, 또한 데이터선부(62, 68, 65)와 분리되어 있으며 게이트 전극(26) 또는 박막 트랜지스터의 채널부(E)에 대하여 소스 전극(65)의 반대쪽에 위치하는 박막 트랜지스터의 드레인 전극(66)과 유지 전극선(28) 위에 위치하고 있는 유지 축전기용 도전체(64)도 포함한다. 유지 전극선(28)을 형성하지 않을 경우 유지 축전기용 도전체(64) 또한 형성하지 않는다.
접촉층 패턴(55, 56, 58)은 그 하부의 반도체 패턴(42, 48)과 그 상부의 데이터 배선(62, 64, 65, 66, 68)의 접촉 저항을 낮추어 주는 역할을 하며, 데이터 배선(62, 64, 65, 66, 68)과 완전히 동일한 형태를 가진다. 즉, 데이터선부 중간층 패턴(55)은 데이터선부(62, 68, 65)와 동일하고, 드레인 전극용 중간층 패턴(56)은 드레인 전극(66)과 동일하며, 유지 축전기용 중간층 패턴(58)은 유지 축전기용 도전체(64)와 동일하다.
한편, 반도체 패턴(42, 48)은 박막 트랜지스터의 채널부(E)를 제외하면 데이터 배선(62, 64, 65, 66, 68) 및 저항성 접촉층 패턴(55, 56, 58)과 동일한 모양을 하고 있다. 구체적으로는, 유지 축전기용 반도체 패턴(48)과 유지 축전기용 도전체(64) 및 유지 축전기용 접촉층 패턴(58)은 동일한 모양이지만, 박막 트랜지스터용 반도체 패턴(42)은 데이터 배선 및 접촉층 패턴의 나머지 부분과 약간 다르다. 즉, 박막 트랜지스터의 채널부(E)에서 데이터선부(62, 68, 65), 특히 소스 전극(65)과 드레인 전극(66)이 분리되어 있고 데이터선부 중간층(55)과 드레인 전극용 접촉층 패턴(56)도 분리되어 있으나, 박막 트랜지스터용 반도체 패턴(42)은 이곳에서 끊어지지 않고 연결되어 박막 트랜지스터의 채널을 생성한다.
데이터 배선(62, 64, 65, 66, 68) 위에는 질화규소나 PECVD(plasma enhanced chemical vapor deposition) 방법에 의하여 증착된 a-Si:C:O 막 또는 a-Si:O:F 막(저유전율 CVD막) 또는 유기 절연막으로 이루어진 보호막(70)이 형성되어 있다. 보호막(70)은 드레인 전극(66), 데이터선의 끝 부분(68) 및 유지 축전기용 도전체(64)를 드러내는 접촉 구멍(76, 78, 72)을 가지고 있으며, 또한 게이트 절연막(30)과 함께 게이트선의 끝 부분(24)을 드러내는 접촉 구멍(74)을 가지고 있다.
보호막(70) 위에는 박막 트랜지스터로부터 화상 신호를 받아 상판의 전극과 함께 전기장을 생성하는 화소 전극(82)이 형성되어 있다. 화소 전극(82)은 ITO 또는 IZO(indium tin oxide) 따위의 투명한 도전 물질로 만들어지며, 접촉 구멍(76)을 통하여 드레인 전극(66)과 물리적 전기적으로 연결되어 화상 신호를 전달받는다. 화소 전극(82)은 또한 이웃하는 게이트선(22) 및 데이터선(62)과 중첩되어 개구율을 높이고 있으나, 중첩되지 않을 수도 있다. 또한 화소 전극(82)은 접촉 구멍(72)을 통하여 유지 축전기용 도전체(64)와도 연결되어 도전체 패턴(64)으로 화상 신호를 전달한다. 한편, 게이트선의 끝 부분(24) 및 데이터선의 끝 부분(68) 위에는 접촉 구멍(74, 78)을 통하여 각각 이들과 연결되는 접촉 보조 부재(86, 88)가 형성되어 있다. 이 접촉 보조 부재(86, 88)는 끝 부분(24, 68)과 외부 회로 장치와의 접착성을 보완하고 게이트선 및 데이터선 각각의 끝 부분(24, 68)을 보호하는 역할을 하는 것으로 필수적인 것은 아니며, 이들의 적용 여부는 선택적이다.
제2 실시예에 따른 TFT LCD기판의 제조방법을 살펴보면, 도 13a 및 도 13b와 같이 제1 실시예와 동일하게 산소, 질소, 탄소 중에서 적어도 하나를 포함하는 몰리브덴층인 제1 게이트 금속층(221, 241, 261, 281)을 적층한 후, 알루미늄층인 제2 게이트 금속층(222, 242, 262, 282)을 적층한 다음, 사진 식각하여 게이트선(22), 게이트 전극(26)을 포함하는 게이트 배선과 유지 전극선(28)을 형성한다. 이때, 외부 회로와 연결되는 게이트선(22)의 한 쪽 끝 부분(24)은 폭이 확장되어 있다.
다음, 도 14a 및 14b에 도시한 바와 같이, 질화 규소로 이루어진 게이트 절연막(30), 반도체층(40), 중간층(50)을 화학 기상 증착법을 이용하여 각각 1,500Å 내지 5,000Å, 500Å 내지 2,000Å, 300Å 내지 600Å의 두께로 연속 증착하고, 이어 데이터 배선을 형성하기 위해 산소, 질소, 탄소 중에서 적어도 하나를 포함하는 몰리브덴으로 된 제1 도전막(601)을 형성한 후, 알루미늄으로 된 제2 도전막(602)을 스퍼터링 등의 방법으로 증착하여 도전체층(60)을 형성한 다음 그 위에 감광막(110)을 1㎛ 내지 2㎛의 두께로 도포한다.
그 후, 마스크를 통하여 감광막(110)에 빛을 조사한 후 현상하여, 도 15a 및 15b에 도시한 바와 같이, 감광막 패턴(112, 114)을 형성한다. 이때, 감광막 패턴(112, 114) 중에서 박막트랜지스터의 채널부(E), 즉 소스 전극(65)과 드레인 전극(66) 사이에 위치한 제1 부분(114)은 데이터 배선부(C), 즉 데이터 배선(62, 64, 65, 66, 68)이 형성될 부분에 위치한 제2 부분(112)보다 두께가 작게 되도록 하며, 기타 부분(D)의 감광막은 모두 제거한다. 이 때, 채널부(E)에 남아 있는 감광막(114)의 두께와 데이터 배선부(C)에 남아 있는 감광막(112)의 두께의 비는 후에 후술할 식각 공정에서의 공정 조건에 따라 다르게 하여야 하되, 제1 부분(114)의 두께를 제2 부분(112)의 두께의 1/2 이하로 하는 것이 바람직하며 예를 들면, 4,000 Å 이하인 것이 좋다.
이와 같이, 위치에 따라 감광막의 두께를 달리하는 방법으로 여러 가지가 있을 수 있으며, C 영역의 빛 투과량을 조절하기 위하여 주로 슬릿(slit)이나 격자형태의 패턴을 형성하거나 반투명막을 사용한다.
이때, 슬릿 사이에 위치한 패턴의 선 폭이나 패턴 사이의 간격, 즉 슬릿의 폭은 노광시 사용하는 노광기의 분해능보다 작은 것이 바람직하며, 반투명막을 이용하는 경우에는 마스크를 제작할 때 투과율을 조절하기 위하여 다른 투과율을 가지는 박막을 이용하거나 두께가 다른 박막을 이용할 수 있다.
이와 같은 마스크를 통하여 감광막에 빛을 조사하면 빛에 직접 노출되는 부분에서 는 고분자들이 완전히 분해 되며, 슬릿 패턴이나 반투명막이 형성되어 있는 부분에서는 빛의 조사량이 적으므로 고분자들은 완전 분해 되지 않은 상태이며, 차광막으로 가려진 부분에서는 고분자가 거의 분해 되지 않는다. 이어 감광막을 현상하면, 고분자 분자들이 분해 되지 않은 부분만이 남고, 빛이 적게 조사된 중앙 부분에는 빛에 전혀 조사되지 않은 부분보다 얇은 두께의 감광막이 남길 수 있다. 이때, 노광 시간을 길게 하면 모든 고분자 분자들이 분해 되므로 그렇게 되지 않도록 해야 한다.
이러한 얇은 두께의 감광막(114)은 리플로우가 가능한 물질로 이루어진 감광막을 이용하고 빛이 완전히 투과할 수 있는 부분과 빛이 완전히 투과할 수 없는 부분으로 나뉘어진 통상적인 마스크로 노광한 다음 현상하고, 리플로우시켜 감광막이 잔류하지 않는 부분으로 감광막의 일부를 흘러내리도록 함으로써 형성할 수도 있다.
이어, 감광막 패턴(114) 및 그 하부의 막들, 즉 도전체층(60), 중간층(50) 및 반도체층(40)에 대한 식각을 진행한다. 이때, 데이터 배선부(C)에는 데이터 배선 및 그 하부의 막들이 그대로 남아 있고, 채널부(E)에는 반도체층만 남아 있어야 하며, 나머지 부분(B)에는 위의 3개 층(60, 50, 40)이 모두 제거되어 게이트 절연막(30)이 드러나야 한다.
먼저, 도 14a 및 14b에 도시한 것처럼, 기타 부분(B)의 노출되어 있는 도전체층(60)을 제거하여 그 하부의 중간층(50)을 노출시킨다. 이 과정에서는 건식 식각 또는 습식 식각 방법을 모두 사용할 수 있으며, 이때 도전체층(60)은 식각되고 감광막패턴(112, 114)은 거의 식각되지 않는 조건하에서 행하는 것이 좋다. 그러나 건식식각의 경우 도전체층(60)만을 식각하고 감광막 패턴(112, 114)은 식각되지 않는 조건을 찾기가 어려우므로 감광막 패턴(112, 114)도 함께 식각되는 조건하에서 행할 수 있다. 이 경우에는 습식 식각의 경우보다 제1 부분(114)의 두께를 두껍게 하여 이 과정에서 제1 부분(114)이 제거되어 하부의 도전체층(60)이 드러나는 일이 생기지 않도록 한다.
이렇게 하면, 도 16a 및 도 16b에 나타낸 것처럼, 채널부(E) 및 데이터 배선부(D)의 도전체층, 즉 소스/드레인용 도전체 패턴(67)과 유지 축전기용 도전체(64)만이 남고 기타 부분(B)의 도전체층(60)은 모두 제거되어 그 하부의 중간층(50)이 드러난다. 이 때 남은 도전체 패턴(67, 64)은 소스 및 드레인 전극(65, 66)이 분리되지 않고 연결되어 있는 점을 제외하면 데이터 배선(62, 64, 65, 66, 68)의 형태와 동일하다. 또한 건식 식각을 사용한 경우 감광막 패턴(112, 114)도 어느 정도의 두께로 식각된다.
이어, 도 17a 및 17b에 도시한 바와 같이, 기타 부분(B)의 노출된 중간층(50) 및 그 하부의 반도체층(40)을 감광막의 제1 부분(114)과 함께 건식 식각 방법으로 동시에 제거한다. 이 때의 식각은 감광막 패턴(112, 114)과 중간층(50) 및 반도체층(40)(반도체층과 중간층은 식각 선택성이 거의 없음)이 동시에 식각되며 게이트 절연막(30)은 식각되지 않는 조건하에서 행하여야 하며, 특히 감광막 패턴(112, 114)과 반도체층(40)에 대한 식각비가 거의 동일한 조건으로 식각하는 것이 바람직하다. 예를 들어, SF6 과 HCl의 혼합 기체나, SF6 과 O2의 혼합 기체를 사용하면 거의 동일한 두께로 두 막을 식각할 수 있다. 감광막패턴(112, 114)과 반도체층(40)에 대한 식각비가 동일한 경우 제1 부분(114)의 두께는 반도체층(40)과 중간층(50)의 두께를 합한 것과 같거나 그보다 작아야 한다.
이렇게 하면, 도 17a 및 17b에 나타낸 바와 같이, 채널부(E)의 제1 부분(114)이 제거되어 소스/드레인용 도전체 패턴(67)이 드러나고, 기타 부분(D)의 중간층(50) 및 반도체층(40)이 제거되어 그 하부의 게이트 절연막(30)이 드러난다. 한편, 데이터 배선부(C)의 제2 부분(112) 역시 식각되므로 두께가 얇아진다. 또한, 이 단계에서 반도체 패턴(42, 48)이 완성된다. 도면 부호 57과 58은 각각 소스/드레인용 도전체 패턴(67) 하부의 중간층 패턴과 유지 축전기용 도전체(64) 하부의 중간층 패턴을 가리킨다.
이어 애싱(ashing)을 통하여 채널부(E)의 소스/드레인용 도전체 패턴(67) 표면에 남아 있는 감광막 찌꺼기를 제거한다.
다음, 도 18a 및 18b에 도시한 바와 같이 채널부(E)의 소스/드레인용 도전체 패턴(67) 및 그 하부의 소스/드레인용 중간층 패턴(57)을 식각하여 제거한다. 이 때, 식각은 소스/드레인용 도전체 패턴(67)과 중간층 패턴(57) 모두에 대하여 건식 식각만으로 진행할 수도 있으며, 소스/드레인용 도전체 패턴(67)에 대해서는 습식 식각으로, 중간층 패턴(57)에 대해서는 건식 식각으로 행할 수도 있다. 전자의 경우, 소스/드레인용 도전체 패턴(67)과 중간층 패턴(57)의 식각 선택비가 큰 조건하에서 식각을 행하는 것이 바람직하며, 이는 식각 선택비가 크지 않을 경우 식각 종점을 찾기가 어려워 채널부(E)에 남는 반도체 패턴(42)의 두께를 조절하기가 쉽지 않기 때문이다. 습식 식각과 건식 식각을 번갈아 하는 후자의 경우에는 습식 식각되는 소스/드레인용 도전체 패턴(67)의 측면은 식각되지만, 건식 식각되는 중간층 패턴(57)은 거의 식각되지 않으므로 계단 모양으로 만들어진다. 중간층 패턴(57) 및 반도체 패턴(42)을 식각할 때 사용하는 식각 기체의 예로는 CF4 와 HCl의 혼합 기체나 CF4 와 O2 의 혼합 기체를 들 수 있으며, CF4 와 O2를 사용하면 균일한 두께로 반도체 패턴(42)을 남길 수 있다. 이때, 도 18b에 도시한 것처럼 반도체 패턴(42)의 일부가 제거되어 두께가 작아질 수도 있으며 감광막 패턴의 제2 부분(112)도 이때 어느 정도의 두께로 식각된다. 이때의 식각은 게이트 절연막(30)이 식각되지 않는 조건으로 행하여야 하며, 제2 부분(112)이 식각되어 그 하부의 데이터 배선(62, 64, 65, 66, 68)이 드러나는 일이 없도록 감광막 패턴이 두꺼운 것이 바람직함은 물론이다.
이렇게 하면, 소스 전극(65)과 드레인 전극(66)이 분리되면서 데이터 배선(62, 64, 65, 66, 68)과 그 하부의 접촉층 패턴(55, 56, 58)이 완성된다.
마지막으로 데이터 배선부(C)에 남아 있는 감광막 제2 부분(112)을 제거한다. 그러나 제2 부분(112)의 제거는 채널부(E) 소스/드레인용 도전체 패턴(67)을 제거한 후 그 밑의 중간층 패턴(57)을 제거하기 전에 이루어질 수도 있다.
앞에서 설명한 것처럼, 습식 식각과 건식 식각을 교대로 하거나 건식 식각만을 사용할 수 있다. 후자의 경우에는 한 종류의 식각만을 사용하므로 공정이 비교적 간편하지만, 알맞은 식각 조건을 찾기가 어렵다. 반면, 전자의 경우에는 식각 조건을 찾기가 비교적 쉬우나 공정이 후자에 비하여 번거로운 점이 있다.
다음, 도 19a 및 도 19b에 도시한 바와 같이, 질화규소나 a-Si:C:O 막 또는 a-Si:O:F 막을 화학 기상 증착(CVD) 법에 의하여 성장시키거나 유기 절연막을 도포하여 보호막(70)을 형성한다.
이어, 도 20a 내지 도 20b에 도시한 바와 같이, 보호막(70)을 게이트 절연막(30)과 함께 사진 식각하여 드레인 전극(66), 게이트선의 끝 부분(24), 데이터선의 끝 부분(68) 및 유지 축전기용 도전체(64)를 각각 드러내는 접촉 구멍(76, 74, 78, 72)을 형성한다.
마지막으로, 도 11 내지 도 12에 도시한 바와 같이, 400Å 내지 500Å 두께의 ITO층 또는 IZO층을 증착하고 사진 식각하여, 드레인 전극(66) 및 유지 축전기용 도전체(64)와 연결된 화소 전극(82), 게이트선의 끝 부분(24)과 게이트 접촉 보조 부재(86) 및 데이터선의 끝 부분(68)과 연결된 데이터 접촉 보조 부재(88)를 형성한다.
한편, ITO나 IZO를 적층하기 전의 예열(pre-heating) 공정에서 사용하는 기체로는 질소를 사용하는 것이 바람직하며, 이는 접촉 구멍(72, 74, 76, 78)을 통해 드러난 금속막(24, 64, 66, 68)의 상부에 금속 산화막이 형성되는 것을 방지하기 위함이다.
이러한 본 발명의 제2 실시예에서는 제1 실시예에 따른 효과뿐만 아니라 데이터 배선(62, 64, 65, 66, 68)과 그 하부의 접촉층 패턴(55, 56, 58) 및 반도체 패턴(42, 48)을 하나의 마스크를 이용하여 형성하고 이 과정에서 소스 전극(65)과 드레인 전 극(66)을 분리함으로써 제조 공정을 단순화할 수 있다.
제 2실시예에서는 게이트 배선(22, 24, 26) 및 유지 전극선(28), 데이터 배선(62, 64, 65, 66, 68) 모두를 2중층으로 형성하고 있으나 필요에 따라 일부만을 2중층으로 할 수 있다. 또한 일부 또는 전부에 3중층 구조를 적용할 수도 있다. 또한 본 발명이 게이트 배선(22, 24, 26) 및 유지 전극선(28), 데이터 배선(62, 64, 65, 66, 68)에 모두 적용되어야 하는 것은 아니다.
이상 설명한 바와 같이, 본 발명에 따르면, TFT LCD 기판에 순수한 알루미늄 배선을 사용하는 경우에도 힐록의 발생을 억제할 수 있다. 이에 의해 비저항이 낮은 알루미늄을 TFT LCD의 배선 물질로 사용할 수 있어 TFT LCD의 대화면화, 고해상도화에 적절히 대응할 수 있다.

Claims (13)

  1. TFT LCD 기판의 알루미늄 배선을 형성하는 방법에 있어서,
    산소, 질소, 탄소로 이루어진 군 중에서 선택되는 어느 하나 이상의 불순물의 전구체 가스가 존재하는 분위기에서 기판 소재 상에 몰리브덴층을 증착하는 단계와;
    상기 몰리브덴층의 상부에 (111)우선방위를 가지는 알루미늄층을 증착하는 단계를 포함하는 것을 특징으로 하는 TFT LCD 기판의 알루미늄 배선 형성방법.
  2. 제 1항에 있어서,
    상기 몰리브덴층의 증착은,
    스퍼터링에 의하여 수행되어지는 것을 특징으로 하는 TFT LCD 기판의 알루미늄 배선 형성방법.
  3. 제 1항에 있어서,
    상기 몰리브덴층의 증착은,
    증발에 의하여 수행되어지는 것을 특징으로 하는 TFT LCD 기판의 알루미늄 배선 형성방법.
  4. 제 1항에 있어서,
    상기 불순물의 전구체 가스는 질소 가스, 산소 가스, 공기, 이산화 탄소, 일산화 탄소, 메탄, 암모니아로 이루어진 군 중에서 선택되는 어느 하나 이상인 것을 특징으로 하는 TFT LCD 기판의 알루미늄 배선 형성방법.
  5. 제 1항에 있어서,
    상기 몰리브덴층은 상기 불순물을 0.1원자% 내지 30원자% 포함하는 것을 특징으로 하는 TFT LCD 기판의 알루미늄 배선 형성방법.
  6. 제 1항에 있어서,
    상기 알루미늄층을 증착한 후.
    상기 알루미늄층의 상부에 금속층을 증착하는 단계를 더 포함하는 것을 특징으로 하는 TFT LCD 기판의 알루미늄 배선 형성방법.
  7. TFT LCD 기판에 있어서,
    기판 소재 상에 형성되며 산소, 질소, 및 탄소로 이루어진 군 중에서 선택되는 어느 하나 이상의 불순물 성분을 포함하는 몰리브덴층과;
    상기 몰리브덴층의 상부에 (111)우선방위를 가지고 형성된 알루미늄층을 포함하는 것을 특징으로 하는 TFT LCD 기판.
  8. 제 7항에 있어서,
    상기 몰리브덴층은 면심입방구조이며 (111)우선방위를 가지는 것을 특징으로 하는 TFT LCD 기판.
  9. 삭제
  10. 제 7항에 있어서,
    상기 불순물의 함량은 상기 몰리브덴층의 0.1원자% 내지 30원자%인 것을 특징으로 하는 TFT LCD 기판.
  11. 제 7항에 있어서,
    상기 알루미늄층 상부에 증착된 금속층을 더 포함하는 것을 특징으로 하는 TFT LCD 기판.
  12. TFT LCD 기판에 있어서,
    기판 소재 상에 형성되며 면심입방구조이고 (111)우선방위를 갖는 몰리브덴층과;
    상기 몰리브덴층의 상부에 형성된 알루미늄층을 포함하는 것을 특징으로 하는 TFT LCD 기판.
  13. 제 12항에 있어서,
    상기 알루미늄층은 (111)우선방위를 가지는 것을 특징으로 하는 TFT LCD 기판.
KR1020040007678A 2004-02-05 2004-02-05 Ｔｆｔ ｌｃｄ 기판의 알루미늄 배선 형성방법과 이에의한 ｔｆｔ ｌｃｄ 기판 KR101000451B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020040007678A KR101000451B1 (ko) 2004-02-05 2004-02-05 Ｔｆｔ ｌｃｄ 기판의 알루미늄 배선 형성방법과 이에의한 ｔｆｔ ｌｃｄ 기판
US11/049,742 US7511302B2 (en) 2004-02-05 2005-02-04 TFT array panel
TW094104007A TWI269923B (en) 2004-02-05 2005-02-05 Method of fabricating TFT array panel using aluminum wiring line and TFT array panel using the same method
CN2005100677272A CN1664686B (zh) 2004-02-05 2005-02-05 薄膜晶体管阵列面板及其制造方法
JP2005030524A JP4210658B2 (ja) 2004-02-05 2005-02-07 薄膜トランジスタ液晶表示装置（ｔｆｔｌｃｄ）用基板のアルミニウム配線形成方法とこれにより製造されたｔｆｔｌｃｄ基板
US12/369,839 US7998786B2 (en) 2004-02-05 2009-02-12 Method of manufacturing a TFT array panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040007678A KR101000451B1 (ko) 2004-02-05 2004-02-05 Ｔｆｔ ｌｃｄ 기판의 알루미늄 배선 형성방법과 이에의한 ｔｆｔ ｌｃｄ 기판

Publications (2)

Publication Number Publication Date
KR20050079429A KR20050079429A (ko) 2005-08-10
KR101000451B1 true KR101000451B1 (ko) 2010-12-13

Family

ID=34997676

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040007678A KR101000451B1 (ko) 2004-02-05 2004-02-05 Ｔｆｔ ｌｃｄ 기판의 알루미늄 배선 형성방법과 이에의한 ｔｆｔ ｌｃｄ 기판

Country Status (5)

Country Link
US (2) US7511302B2 (ko)
JP (1) JP4210658B2 (ko)
KR (1) KR101000451B1 (ko)
CN (1) CN1664686B (ko)
TW (1) TWI269923B (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4730662B2 (ja) * 2005-03-02 2011-07-20 日立金属株式会社 薄膜配線層
KR101251351B1 (ko) 2005-12-28 2013-04-05 삼성디스플레이 주식회사 박막트랜지스터 기판, 이의 제조방법 및 이를 갖는표시패널
KR101263196B1 (ko) * 2006-01-02 2013-05-10 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
JP4954224B2 (ja) * 2007-02-13 2012-06-13 三菱電機株式会社 表示装置およびその製造方法
EP2256814B1 (en) * 2009-05-29 2019-01-16 Semiconductor Energy Laboratory Co, Ltd. Oxide semiconductor device and method for manufacturing the same
KR101692954B1 (ko) 2010-05-17 2017-01-05 삼성디스플레이 주식회사 유기 발광 디스플레이 장치 및 그 제조 방법
CN102623461A (zh) * 2012-03-19 2012-08-01 深圳市华星光电技术有限公司 薄膜晶体管阵列基板及其制作方法
CN102645807B (zh) * 2012-04-10 2015-08-26 深超光电（深圳）有限公司 液晶显示面板阵列基板及其制造方法
US9468986B2 (en) * 2013-07-30 2016-10-18 GlobalFoundries, Inc. Methods of forming articles including metal structures having maximized bond adhesion and bond reliability
US9324728B2 (en) * 2014-07-07 2016-04-26 Macronix International Co., Ltd. Three-dimensional vertical gate NAND flash memory including dual-polarity source pads
KR20160087024A (ko) * 2015-01-12 2016-07-21 삼성디스플레이 주식회사 박막트랜지스터 및 그의 제조방법
CN105633171A (zh) * 2016-03-22 2016-06-01 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、显示装置
CN107706196B (zh) * 2017-09-28 2021-05-25 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000012542A (ja) * 1998-06-19 2000-01-14 Sharp Corp 配線及びマトリクス基板
US20030184687A1 (en) * 2002-03-28 2003-10-02 Fujitsu Display Technologies Corporation Substrate for liquid crystal display device, liquid crystal display device provided with the same, and manufacturing method of the same

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5231039A (en) * 1988-02-25 1993-07-27 Sharp Kabushiki Kaisha Method of fabricating a liquid crystal display device
KR100190023B1 (ko) * 1996-02-29 1999-06-01 윤종용 박막트랜지스터-액정표시장치 및 그 제조방법
JP3916334B2 (ja) * 1999-01-13 2007-05-16 シャープ株式会社 薄膜トランジスタ
EP1041641B1 (en) 1999-03-26 2015-11-04 Semiconductor Energy Laboratory Co., Ltd. A method for manufacturing an electrooptical device
JP2001085698A (ja) * 1999-09-16 2001-03-30 Toshiba Corp 半導体装置の製造方法
JP3488681B2 (ja) 1999-10-26 2004-01-19 シャープ株式会社 液晶表示装置
JP3670577B2 (ja) * 2000-01-26 2005-07-13 シャープ株式会社 液晶表示装置およびその製造方法
JP4049589B2 (ja) 2002-01-18 2008-02-20 シャープ株式会社 液晶表示装置用基板及びそれを備えた液晶表示装置及びその製造方法
CN100517422C (zh) * 2002-03-07 2009-07-22 三洋电机株式会社 配线结构、其制造方法、以及光学设备

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000012542A (ja) * 1998-06-19 2000-01-14 Sharp Corp 配線及びマトリクス基板
US20030184687A1 (en) * 2002-03-28 2003-10-02 Fujitsu Display Technologies Corporation Substrate for liquid crystal display device, liquid crystal display device provided with the same, and manufacturing method of the same

Also Published As

Publication number Publication date
TWI269923B (en) 2007-01-01
US20050285251A1 (en) 2005-12-29
JP2005222065A (ja) 2005-08-18
US20090163022A1 (en) 2009-06-25
TW200538836A (en) 2005-12-01
JP4210658B2 (ja) 2009-01-21
US7511302B2 (en) 2009-03-31
KR20050079429A (ko) 2005-08-10
US7998786B2 (en) 2011-08-16
CN1664686A (zh) 2005-09-07
CN1664686B (zh) 2010-12-01

Similar Documents

Publication Publication Date Title
US7998786B2 (en) Method of manufacturing a TFT array panel
US7037769B2 (en) Thin film transistor and multilayer film structure and manufacturing method of same
US20020105030A1 (en) Thin film transistor array substrate for liquid crystal display and method for fabricating same
US7713798B2 (en) Thin film transistor substrate having nickel-silicide layer
WO2002089177A2 (en) A contact structure of a wiring line and method manufacturing the same, and thin film transistor array substrate including the contact structure and method manufacturing the same
CN1885511A (zh) 薄膜晶体管基板及其制造方法
KR101192626B1 (ko) 표시 기판과, 이의 제조 방법 및 이를 구비한 표시 장치
US7599037B2 (en) Thin film transistor array panel for liquid crystal display and method for manufacturing the same
CN100446260C (zh) Tft阵列面板及其制造方法
US7928441B2 (en) TFT array panel and fabricating method thereof
US6861671B2 (en) Thin film transistor liquid crystal display and fabrication method thereof
KR100750913B1 (ko) 배선의 제조 방법 및 그 배선을 포함하는 액정 표시장치용 박막 트랜지스터 기판 및 그 제조 방법
KR20050079430A (ko) Ｔｆｔ ｌｃｄ 기판의 알루미늄 배선 형성방법과 이에의한 ｔｆｔ ｌｃｄ 기판
KR20080045961A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR20060073739A (ko) 박막트랜지스터 기판
KR20050075520A (ko) Ｔｆｔ ｌｃｄ 기판의 다중층 배선 형성방법과 이에 의한ｔｆｔ ｌｃｄ 기판
KR20060114995A (ko) 박막 트랜지스터 기판의 제조 방법
KR20030024160A (ko) 배선 및 그 제조 방법과 그 배선을 포함하는 박막트랜지스터 기판 및 그 제조 방법
KR20070008923A (ko) 배선 구조, 그 형성 방법, 그 배선을 포함하는 박막트랜지스터 기판 및 그 제조 방법
KR20070020673A (ko) 박막 트랜지스터 기판의 제조 방법
KR20060068996A (ko) Ｔｆｔ 기판과 이의 다층 배선의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131129

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141128

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee