[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR100998324B1 - 디바이스 식별 방법, 디바이스 제조 방법, 및 전자 디바이스 - Google Patents

디바이스 식별 방법, 디바이스 제조 방법, 및 전자 디바이스 Download PDF

Info

Publication number
KR100998324B1
KR100998324B1 KR1020107006738A KR20107006738A KR100998324B1 KR 100998324 B1 KR100998324 B1 KR 100998324B1 KR 1020107006738 A KR1020107006738 A KR 1020107006738A KR 20107006738 A KR20107006738 A KR 20107006738A KR 100998324 B1 KR100998324 B1 KR 100998324B1
Authority
KR
South Korea
Prior art keywords
test
electronic device
voltage
identification information
circuit
Prior art date
Application number
KR1020107006738A
Other languages
English (en)
Other versions
KR20100042661A (ko
Inventor
토시유키 오카야스
시게토시 스가와
아키노부 테라모토
Original Assignee
고쿠리츠 다이가쿠 호진 도호쿠 다이가쿠
가부시키가이샤 어드밴티스트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고쿠리츠 다이가쿠 호진 도호쿠 다이가쿠, 가부시키가이샤 어드밴티스트 filed Critical 고쿠리츠 다이가쿠 호진 도호쿠 다이가쿠
Publication of KR20100042661A publication Critical patent/KR20100042661A/ko
Application granted granted Critical
Publication of KR100998324B1 publication Critical patent/KR100998324B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31718—Logistic aspects, e.g. binning, selection, sorting of devices under test, tester/handler interaction networks, Test management software, e.g. software for test statistics or test evaluation, yield analysis
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H01L2223/5444—Marks applied to semiconductor devices or parts containing identification or tracking information for electrical read out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49004—Electrical device making including measuring or testing of device or component part

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Testing Electric Properties And Detecting Electric Faults (AREA)

Abstract

전자 디바이스의 실제의 동작시에 동작하는 실동작 회로, 전자 디바이스의 시험시에 동작하는 제3의 테스트용 회로 및 제2의 테스트용 회로, 전자 디바이스의 실제의 동작시에 상기 제2의 테스트용 회로에 전원 전압이 인가되지 않는 상태를 유지하여 실동작 회로 및 제3의 테스트용 회로에 전원 전압을 인가하고, 전자 디바이스의 식별시에 제2의 테스트용 회로에 전원 전압을 인가하는 전원부를 포함하는 전자 디바이스를 제공한다.

Description

디바이스 식별 방법, 디바이스 제조 방법, 및 전자 디바이스{Device identifying method, device manufacturing method, and electronic device}
본 발명은 반도체 회로 등의 전자 디바이스, 전자 디바이스를 식별하는 디바이스 식별 방법, 및 전자 디바이스를 제조하는 디바이스 제조 방법에 관한 것이다. 특히, 본 발명은 TEG(Test Element Group) 등의 테스트용 회로가 설치된 전자 디바이스, 그리고 당해 전자 디바이스에 관한 디바이스 식별 방법 및 디바이스 제조 방법에 관한 것이다.
종래, 반도체 회로 등의 전자 디바이스를 제조할 경우, 하나의 웨이퍼에 복수의 전자 디바이스를 형성하고 당해 웨이퍼를 전자 디바이스마다 절단하고 있었다. 이 때문에, 웨이퍼를 절단한 후는 각각의 전자 디바이스가 어느 웨이퍼의 어느 위치에 형성되었는지 등을 식별하는 것이 곤란하였다. 이 때문에, 전자 디바이스에 불량, 고장 등이 생긴 경우에 그 원인을 해석하는 것이 곤란하다.
이에 대하여, 전자 디바이스에 식별 정보를 부가하는 기술이 공지되어 있다. 예를 들면, 각각의 전자 디바이스의 표면에 광학적인 식별자를 부여하는 방법, 식별 정보를 각각의 전자 디바이스에 전기적으로 기억시키는 방법 등이 공지되어 있다.
관련되는 특허 문헌 등은 현재 인식되고 있지 않기 때문에, 그 기재를 생략한다.
그러나, 종래의 식별 방법은 전자 디바이스에 통상 설치되는 회로 이외에 당해 식별 정보를 보유하는 수단을 더 설치할 필요가 있다. 이 때문에, 전자 디바이스의 면적 효율, 제조 효율 등이 악화된다.
이 때문에 본 발명은 상술한 과제를 해결할 수 있는 전자 디바이스 식별 방법, 전자 디바이스 제조 방법, 및 전자 디바이스를 제공하는 것을 목적으로 한다. 이 목적은 청구의 범위의 독립항에 기재된 특징의 조합에 의해 달성된다. 또한, 종속항은 본 발명의 또 다른 유리한 구체예를 규정한다.
상기 과제를 해결하기 위해서, 본 발명의 제1 형태에서는, 전자 디바이스의 실제의 동작시에 동작하는 실동작 회로 및 복수의 테스트용 소자가 설치되며 전자 디바이스의 시험시에 동작하는 테스트용 회로를 포함하는 전자 디바이스를 식별하는 디바이스 식별 방법에 있어서, 복수의 테스트용 소자의 전기적 특성을 측정하는 특성 측정 단계, 각각의 테스트용 소자의 전기적 특성을 전자 디바이스의 식별 정보로서 저장하는 식별 정보 저장 단계, 원하는 전자 디바이스를 식별하기 위해 당해 전자 디바이스에 포함되는 복수의 테스트용 소자의 전기적 특성을 측정하고 당해 전자 디바이스의 식별 정보를 취득하는 식별 정보 취득 단계, 및 식별 정보 취득 단계가 취득한 식별 정보와 식별 정보 저장 단계가 저장한 식별 정보를 비교하여 식별 정보가 일치한 경우에 동일한 전자 디바이스로 판정하는 매칭 단계를 포함하는 디바이스 식별 방법을 제공한다.
특성 측정 단계는 복수의 전자 디바이스가 동일한 웨이퍼에 형성되어 있는 상태에서 테스트용 소자의 전기적 특성을 측정하고, 식별 정보 취득 단계는 웨이퍼가 절단되고 각각의 전자 디바이스가 분리된 상태에서 테스트용 소자의 전기적 특성을 측정하여도 된다.
식별 정보 저장 단계에서 각각의 테스트용 소자의 전기적 특성이 미리 정해진 제1 기준치보다 클 것인가 아닌가를 나타내는 정보를 식별 정보로서 저장하고, 식별 정보 저장 단계에서 각각의 테스트용 소자의 전기적 특성이 제1 기준치와는 다른 제2 기준치보다 클 것인가 아닌가를 나타내는 정보를 식별 정보로서 취득해도 된다.
디바이스 식별 방법은 매칭 단계에서 식별 정보가 일치한 경우에 특성 측정 단계에서 측정한 전기적 특성과 식별 정보 취득 단계에서 측정한 전기적 특성의 차분에 기초하여 전자 디바이스의 열화를 평가하는 평가 단계를 더 포함하여도 된다.
본 발명의 제2 형태에 따르면, 전자 디바이스의 실제의 동작시에 동작하는 실동작 회로 및 복수의 테스트용 소자가 설치되며 전자 디바이스의 시험시에 동작하는 테스트용 회로를 포함하는 전자 디바이스를 제조하는 디바이스 제조 방법에 있어서, 웨이퍼에 각각의 전자 디바이스의 실동작 회로를 형성하는 실회로 형성 단계, 웨이퍼를 전자 디바이스마다 절단할 때의 절단 라인 상에 제1의 테스트용 회로를 형성하는 제1의 테스트용 회로 형성 단계, 웨이퍼의 절단 라인과 다른 영역에 제2의 테스트용 회로를 형성하는 제2의 테스트용 회로 형성 단계, 각각의 테스트용 회로에 포함되는 테스트용 소자의 전기적 특성을 측정하는 특성 측정 단계, 특성 측정 단계에서 측정한 전기적 특성 가운데 제2의 테스트용 회로에 포함되는 테스트용 소자의 전기적 특성을 대응하는 전자 디바이스의 식별 정보로서 저장하는 식별 정보 저장 단계, 및 웨이퍼를 전자 디바이스마다 절단하는 절단 단계를 포함하는 디바이스 제조 방법을 제공한다. 식별 정보 저장 단계는 각각의 전자 디바이스의 식별 정보를 당해 전자 디바이스의 웨이퍼 상의 위치와 대응시켜서 저장하여도 된다.
본 발명의 제3 형태에 따르면, 전자 디바이스의 실제의 동작시에 동작하는 실동작 회로, 전자 디바이스의 시험시에 동작하는 제3의 테스트용 회로 및 제2의 테스트용 회로, 및 전자 디바이스의 실제의 동작시에 제2의 테스트용 회로에 전원 전압이 인가되지 않는 상태를 유지하여 실동작 회로 및 제3의 테스트용 회로에 전원 전압을 인가하고 전자 디바이스의 식별시에 제2의 테스트용 회로에 전원 전압을 인가하는 전원부를 포함하는 전자 디바이스를 제공한다.
전원부는, 실동작 회로 및 제3의 테스트용 회로에 실질적으로 동일한 전원 전압을 인가해도 된다. 제3의 테스트용 회로와 제2의 테스트용 회로는 실질적으로 동일한 회로 구성을 가져도 된다.
제2의 테스트용 회로는, 전기적으로 병렬 설치된 복수의 테스트용 소자, 전자 디바이스의 시험시에 각각의 테스트용 소자를 순차 온 상태로 제어하는 선택부, 및 선택부가 순차 온 상태로 제어한 테스트용 소자의 각각의 단자 전압을 전자 디바이스의 식별 정보로서 출력하는 식별 정보 출력부를 포함하여도 된다.
제3의 테스트용 회로는, 전기적으로 병렬 설치된 복수의 테스트용 소자, 전자 디바이스의 시험시에 각각의 테스트용 소자를 순차 온 상태로 제어하는 선택부, 선택부가 순차 온 상태로 제어한 테스트용 소자의 단자 전압을 순차 출력하는 특성 출력부, 및 전자 디바이스의 실제의 동작시에 복수의 테스트용 소자를 온 상태로 유지하는 상태 유지부를 포함하여도 된다.
또한, 상기 발명의 개요는 본 발명이 필요로 하는 특징의 모두를 열거한 것이 아니며, 이들 특징군의 서브 콤비네이션도 또 발명이 될 수 있다.
본 발명에 따르면, 전자 디바이스를 식별하는 정보를 취득할 수 있다. 또한, 전자 디바이스의 특성 평가용으로 설치되는 테스트용 소자의 전기적 특성을 식별 정보로서 저장하므로, 전자 디바이스에 식별 정보를 부여하는 전용의 구성을 설치하지 않아도 되며 전자 디바이스의 면적 효율, 제조 효율 등을 향상시킬 수 있다.
도 1은 본 발명의 실시 형태에 관한 측정 장치(100)의 구성을 나타내는 도면이다.
도 2는 웨이퍼(500)에 형성되는 전자 디바이스(510)의 일례를 도시하는 도면이다.
도 3은 테스트용 회로(300)의 구성의 일례를 도시하는 도면이다.
도 4는 각각의 테스트용 소자(314)의 역치 전압을 측정하고 전자 디바이스(510)의 식별 정보를 생성하는 디바이스 식별 방법의 일례를 도시하는 흐름도이다.
도 5는 식별 정보 저장부(20)가 저장하는 전자 디바이스(510)의 식별 정보의 일례를 도시하는 도면이다.
도 6은 각각의 전자 디바이스(510)의 열화를 평가하는 평가 방법의 일례를 도시하는 흐름도이다.
도 7은 특성 측정부(16)가 식별 정보를 생성하는 방법의 일례를 도시하는 도면이다. 도 7(a)는 복수의 전자 디바이스(510)가 동일한 웨이퍼(500)에 형성되어 있는 상태에서 식별 정보를 생성하는 경우를 나타내며, 도 7(b)는 웨이퍼(500)가 절단되어 각각의 전자 디바이스(510)가 분리된 상태에서 식별 정보를 생성하는 경우를 나타낸다.
도 8은 각각의 테스트용 소자(314)의 전류 전압 특성을 측정하고 전자 디바이스(510)의 식별 정보를 생성하는 디바이스 식별 방법의 일례를 도시하는 흐름도이다.
도 9는 각각의 테스트용 소자(314)의 PN 접합 리크 전류를 측정하고 전자 디바이스(510)의 식별 정보를 생성하는 디바이스 식별 방법의 일례를 도시하는 흐름도이다.
도 10은 테스트용 회로(300)에 포함되는 각각의 셀(310)의 구성의 다른 예를 도시하는 도면이다.
도 11은 각각의 테스트용 소자(372)의 게이트 리크 전류를 측정하고 전자 디바이스(510)의 식별 정보를 생성하는 디바이스 식별 방법의 일례를 도시하는 흐름도이다.
도 12는 셀(310)의 구성의 다른 예를 도시하는 도면이다.
도 13은 전자 디바이스(510)를 제조하는 디바이스 제조 방법을 설명하는 도면이다.
도 14는 전자 디바이스(510)의 구성의 다른 예를 도시하는 도면이다.
이하, 발명의 실시 형태를 통해서 본 발명을 설명하지만, 이하의 실시 형태는 청구의 범위에 관한 발명을 한정하는 것이 아니며 또한 실시 형태에서 설명되는 특징의 조합의 모두가 발명의 해결 수단에 필수적인 것은 아니다.
도 1은 본 발명의 실시 형태에 관한 측정 장치(100)의 구성을 나타내는 도면이다. 측정 장치(100)는 복수의 전자 디바이스가 형성되는 웨이퍼(500)의 전기적 특성을 측정하는 장치이며, 테스트 헤드(10), ADC(12), 제어부(14), 특성 측정부(16), 표시 장치(18), 식별 정보 저장부(20), 및 일치 검출부(22)를 포함한다.
테스트 헤드(10)는 웨이퍼(500)에 설치되는 복수의 전자 디바이스와 전기적으로 접속되며, 당해 전자 디바이스에 형성되는 테스트용 회로와 신호를 주고 받는다. 제어부(14)는 테스트 헤드(10)를 통하여 각각의 전자 디바이스의 테스트용 회로를 제어한다. ADC(12)는 테스트 헤드(10)를 통하여 각각의 테스트용 회로가 출력하는 신호를 디지탈 데이타로 변환한다.
특성 측정부(16)는 ADC(12)가 출력하는 디지탈 데이타에 기초하여 각각의 테스트용 회로의 전기적 특성을 측정한다. 예를 들면, 특성 측정부(16)는 당해 테스트용 회로에 포함되는 복수의 테스트용 소자의 전기적 특성을 측정한다. 당해 테스트용 소자는 예를 들면 트랜지스터이며, 특성 측정부(16)는 각각의 테스트용 소자의 역치 전압, 전류 전압 특성, 리크 전류 등을 측정한다.
특성 측정부(16)가 측정한 당해 전기적 특성에 기초하여 각각의 전자 디바이스의 양부를 판정할 수 있다. 예를 들면, 각각의 전자 디바이스마다 전자 디바이스에 포함되는 테스트용 소자의 전기적 특성의 불균일에 기초하여 전자 디바이스의 양부를 판정할 수 있다.
표시 장치(18)는 각 테스트용 소자의 전기적 특성을 표시한다. 예를 들면, 표시 장치(18)는 각 테스트용 소자의 역치 전압의 전압값에 따른 특성 정보를 표시 장치(18)의 표시면에서 각 테스트용 소자에 대응하는 좌표에 표시한다.
식별 정보 저장부(20)는 각각의 전자 디바이스마다 전자 디바이스에 포함되는 테스트용 소자의 전기적 특성을 당해 전자 디바이스의 식별 정보로서 저장한다. 예를 들면, 식별 정보 저장부(20)는 각각의 테스트용 소자의 전기적 특성의 값을 미리 정해진 기준치와 비교하고 비교 결과를 식별 정보로서 저장한다. 여기서, 식별 정보 저장부(20)는 각각의 전자 디바이스의 식별 정보를 웨이퍼(500)의 로트 번호, 웨이퍼(500)의 식별 번호(웨이퍼(500)의 시리얼 번호 등), 웨이퍼(500)에서의 당해 전자 디바이스의 위치, 특성 측정부(16)가 측정한 전기적 특성의 값 등과 대응시켜서 저장하여도 된다. 또한, 식별 정보를 저장할 경우, 특성 측정부(16)는 복수의 전자 디바이스가 동일한 웨이퍼(500)에 형성되어 있는 상태에서 테스트용 소자의 전기적 특성을 측정하는 것이 바람직하다.
이러한 구성에 의해, 전자 디바이스를 식별하는 정보를 취득할 수 있다. 또한, 전자 디바이스의 특성 평가용으로 설치되는 테스트용 소자의 전기적 특성을 식별 정보로서 저장하므로, 전자 디바이스에 식별 정보를 부여하는 전용의 구성을 설치하지 않아도 되며, 전자 디바이스의 면적 효율, 제조 효율 등을 향상시킬 수 있다.
또한, 측정 장치(100)는 전자 디바이스의 식별 정보와 전자 디바이스의 로트 번호, 웨이퍼(500) 상의 위치 등의 제조 이력을 대응시켜서 저장한다. 측정 장치(100)는 전자 디바이스의 제조 공정 가운데 복수의 타이밍에서 전자 디바이스에 포함되는 테스트용 회로의 전기적 특성을 측정하여도 된다. 그리고, 당해 전기적 특성을 당해 전자 디바이스의 식별 정보와 대응시켜서 저장하여도 된다. 이러한 구성에 의해, 전자 디바이스에 불량, 고장 등이 생긴 경우에, 당해 전자 디바이스의 식별 정보를 검출하고 미리 저장한 식별 정보와 비교함으로써 불량 등이 생긴 전자 디바이스의 제조 이력을 조사할 수 있다. 이 때문에, 불량 등의 해석을 상세하게 수행할 수 있다.
예를 들면, 웨이퍼(500)를 절단함으로써 디바이스마다 분리한 후에 전자 디바이스에 불량, 고장 등이 생긴 경우, 측정 장치(100)는 당해 전자 디바이스의 테스트용 회로의 전기적 특성을 측정한다. 이 경우의 측정 장치(100)의 동작은 분리전의 디바이스를 측정할 경우의 동작과 같다. 예를 들면, 특성 측정부(16)는 당해 전자 디바이스의 테스트용 회로에 포함되는 복수의 테스트용 소자의 전기적 특성을 측정한다. 그리고, 특성 측정부(16)는 당해 전기적 특성에 기초하여 당해 전자 디바이스의 식별 정보를 취득한다.
일치 검출부(22)는 특성 측정부(16)가 취득한 식별 정보를 식별 정보 저장부(20)가 미리 저장하고 있는 식별 정보와 비교하고, 어느 하나의 식별 정보와 일치하는 지의 여부를 검출한다. 일치 검출부(22)는 식별 정보가 일치한 경우에 동일한 전자 디바이스로 판정한다. 이러한 구성에 의해, 웨이퍼(500)를 절단하여 디바이스마다 분리한 후라도, 전자 디바이스가 어느 전자 디바이스인지를 식별할 수 있으며 당해 전자 디바이스의 제조 이력을 조사할 수 있다.
예를 들면, 전자 디바이스가 시장에 출하되어 사용된 후 고장 등이 생긴 경우, 전자 디바이스의 공급자는 당해 전자 디바이스를 회수하여 고장 해석을 수행한다. 이 경우, 당해 전자 디바이스가 어떤 이력에서 제조되었는지를 조사할 필요가 있다. 본 예에서의 측정 장치(100)에 의하면, 전자 디바이스의 식별 정보에 기초하여 당해 전자 디바이스의 제조 이력을 용이하게 조사할 수 있다. 또한, 테스트용 회로는 전자 디바이스의 실제의 동작시에는 동작하지 않으므로, 테스트용 회로가 포함되는 테스트용 소자의 전기적 특성의 변동은 작다. 이 때문에, 전자 디바이스를 높은 정밀도로 식별할 수 있다.
도 2는 웨이퍼(500)에 형성되는 전자 디바이스(510)의 일례를 도시하는 도면이다. 도 2에 나타내는 바와 같이, 웨이퍼(500)에는 복수의 전자 디바이스(510)가 형성된다. 전자 디바이스(510)는 예를 들면 반도체 회로를 포함하는 디바이스이다.
전자 디바이스(510)는 전자 디바이스(510)의 실제의 동작시에 동작하는 실동작 회로(520)와 전자 디바이스(510)의 시험시에 동작하는 테스트용 회로(300)를 포함한다. 전자 디바이스(510)의 시험시란 전자 디바이스(510)의 식별 정보를 취득하는 경우를 포함한다. 테스트용 회로(300)에는 복수의 테스트용 소자가 설치된다. 예를 들면, 테스트용 회로(300)는 복수의 테스트용 소자로서 복수의 트랜지스터를 포함하여도 된다.
도 3은 테스트용 회로(300)의 구성의 일례를 도시하는 도면이다. 테스트용 회로(300)는 열방향 선택부(302), 행방향 선택부(304), 복수의 열방향 선택 트랜지스터 (306-1, 306-2, 이하 306이라고 총칭한다), 복수의 전류원 (318-1, 318-2, 이하 318이라고 총칭한다), 출력부(320), 및 복수의 셀 (310-1∼310-4, 이하 310이라고 총칭한다)을 포함한다. 열방향 선택 트랜지스터(306) 및 전류원(318)은 행방향을 따라 설치되는 셀(310) 그룹마다 설치된다.
복수의 셀(310)은 웨이퍼(500)의 면내에서 행렬의 매트릭스를 이루는 행방향 및 열방향을 따라 각각 병렬로 설치된다. 본 예에서는 행방향 및 열방향으로 2개씩의 셀(310)을 설치한 회로를 나타내지만, 행방향 및 열방향으로 다수의 셀(310)을 더 설치할 수 있다. 예를 들면, 테스트용 회로(300)는 행방향으로 128열, 열방향으로 512행의 셀(310)을 포함한다.
각 셀(310)은 테스트용 소자(314), 스위치용 트랜지스터(312), 및 행방향 선택 트랜지스터(316)를 포함한다. 각 셀(310)의 트랜지스터는 전자 디바이스(510)의 실동작 회로(520)에 포함되는 실제의 동작 트랜지스터와 동일한 프로세스로 형성되는 MOS 트랜지스터이어도 된다.
*각 셀(310)의 테스트용 소자(314)는 서로 전기적으로 병렬 설치된다. 각각의 테스트용 소자(314)의 드레인 단자에는 미리 정해진 전압 VDD가 주어진다. 테스트용 소자(314)의 웰 전압을 공급하는 단자는 도시되어 있지 않지만, 웰 전압 단자는 접지 전위에 접속하여도 되며, 또한 웰 전압을 트랜지스터마다 독립적으로 제어할 수 있도록 하여 테스트용 소자(314)의 웰 전압 단자와 소스 단자를 접속하여도 된다. 또한, 테스트용 소자(314)는 NMOS 트랜지스터 또는 PMOS 트랜지스터의 어느 쪽이어도 된다. 도 4에 나타내는 전압 VDD, 전압 VG, 전압 φj, 전압 VREF는 도 1에 나타낸 제어부(14)가 테스트용 회로(300)에 공급하여도 된다.
각 셀(310)의 스위치용 트랜지스터(312)는 각 셀의 테스트용 소자(314)와 대응해서 설치되며, 미리 정해진 게이트 전압을 각각 대응하는 테스트용 소자(314)의 게이트 단자에 인가한다. 본 예에 있어서, 스위치용 트랜지스터(312)의 드레인 단자에는 미리 정해진 전압 VG가 주어지고, 게이트 단자에는 스위치용 트랜지스터(312)의 동작을 제어하는 전압 φj가 주어지며, 소스 단자는 테스트용 소자(314)의 게이트 단자에 접속된다. 즉, 스위치용 트랜지스터(312)는 전압 φj에 의해 온 상태로 제어되었을 경우에 전압 VG와 실질적으로 동등한 전압을 테스트용 소자(314)의 게이트 단자에 인가하며, 오프 상태로 제어되었을 경우에 초기 전압이 실질적으로 VG의 부유 상태의 전압을 테스트용 소자(314)의 게이트 단자에 인가한다.
도 3에서는 전압 φj를 모든 셀(310)에 일괄 인가하는 예를 도시하였지만, 다른 예에서는 PN 접합 리크 전류 측정시의 리크 시간을 모든 셀에 동일하게 하기 위해서 전압 φj를 행방향 선택부(304)로부터 행방향으로 나열하는 셀(310)마다 펄스 신호로서 순차 인가해도 된다.
각 셀(310)의 행방향 선택 트랜지스터(316)는 각 셀의 테스트용 소자와 대응해서 설치된다. 본 예에서 각각의 행방향 선택 트랜지스터(316)의 드레인 단자는 테스트용 소자(314)의 소스 단자에 접속된다. 또한, 행방향 선택 트랜지스터(316)의 소스 단자는 대응하는 열방향 선택 트랜지스터(306)의 소스 단자에 접속된다. 즉, 각각의 열방향 선택 트랜지스터(306)의 소스 단자는 대응하는 복수의 행방향 선택 트랜지스터(316)의 소스 단자와 접속된다.
행방향 선택부(304)는 행방향을 따라 설치되는 복수의 셀(310) 그룹(본 예에서는 셀 그룹(310-1, 310-2) 및 셀 그룹(310-3, 310-4))을 순차 선택한다. 또한, 열방향 선택부(302)는 열방향을 따라 설치되는 복수의 셀(310) 그룹(본 예에서는 셀 그룹(310-1, 310-3) 및 셀 그룹 (310-2, 310-4))을 순차 선택한다. 이러한 구성에 의해, 행방향 선택부(304) 및 열방향 선택부(302)는 각 셀(310)을 순차 선택한다.
본 예에 있어서, 행방향 선택부(304)는 제어부(14)로부터 주어지는 선택 신호에 따른 행방향의 위치마다 각 행방향의 셀 그룹에 설치된 행방향 선택 트랜지스터(316)를 순차 온 상태로 제어한다. 또한, 열방향 선택부(302)는 제어부(14) 로부터 주어지는 선택 신호에 따른 열방향의 위치마다 각 열방향의 셀 그룹에 대응하여 설치된 열방향 선택 트랜지스터(306)를 순차 온 상태로 제어한다. 제어부(14)는 각 셀(310)을 순차 선택하는 선택 신호를 행방향 선택부(304) 및 열방향 선택부(302)에 공급한다. 또한, 열방향 선택부(302) 및 행방향 선택부(304)는 주어지는 선택 신호를 선택해야 할 셀(310)의 위치를 나타내는 위치 신호로 변환하는 디코더, 시프트 레지스터 등의 회로이어도 된다. 여기서, 위치 신호란 선택 신호에 따라 선택해야 할 셀(310)에 대응하는 열방향 선택 트랜지스터(306) 및 행방향 선택 트랜지스터(316)를 온 상태로 제어하는 신호이다.
이러한 구성에 의해, 각 셀(310)에 설치된 테스트용 소자(314)를 순차 선택한다. 그리고, 순차 선택된 테스트용 소자(314)의 소스 전압이 출력부(320)에 순차 주어진다. 출력부(320)는 주어지는 소스 전압을 테스트 헤드(10)에 순차 출력한다. 출력부(320)는 예를 들면 볼티지 팔로워 버퍼이다. 측정 장치(100)는 각각의 테스트용 소자(314)의 소스 전압에 기초하여 테스트용 소자(314)의 역치 전압, 전류 전압 특성, 저주파 잡음, PN 접합 리크 전류 등의 전기적 특성을 측정한다.
또한, 각 전류원(318)은 미리 정해진 전압 VREF를 게이트 단자로 수취하는 MOS 트랜지스터이다. 각 전류원(318)의 드레인 단자는 대응하는 복수의 행방향 선택 트랜지스터(316)의 소스 단자에 접속된다. 즉, 각 전류원(318)은 행방향으로 실질적으로 동일한 위치에 설치되는 복수의 테스트용 소자(314)에 대하여 공통으로 설치되며, 대응하는 테스트용 소자(314)에 흐르는 소스 드레인간 전류를 규정한다.
도 3에 나타낸 회로 구성에 의하면, 각각의 테스트용 회로(300)에서 복수의 테스트용 소자(314)를 전기적으로 순차 선택하고, 선택한 테스트용 소자(314)의 소스 전압을 순차 출력할 수 있으므로, 각각의 테스트용 소자(314)의 소스 전압을 단시간에 고속으로 측정할 수 있다. 이 때문에, 다수의 테스트용 소자(314)를 웨이퍼(500)에 설치한 경우라도, 단시간에 모든 테스트용 소자(314)에 대해서 측정할 수 있다. 본 예에서는 웨이퍼(500)의 면내에 1만 내지 1000만개 정도의 테스트용 소자(314)를 설치해도 된다. 다수의 테스트용 소자(314)에 대해서 측정을 수행함으로써 테스트용 소자(314)의 특성의 불균일을 높은 정밀도로 산출할 수 있다.
도 4는 각각의 테스트용 소자(314)의 역치 전압을 측정하고 전자 디바이스(510)의 식별 정보를 생성하는 디바이스 식별 방법의 일례를 도시하는 흐름도이다. 당해 디바이스 식별 방법은 특성 측정 단계(S440∼S448), 식별 정보 생성 단계(S450), 및 식별 정보 저장 단계(S452)를 포함한다.
우선, 제어부(14)는 테스트용 회로(300)에 도 3에서 설명한 전압 VDD, 전압 VG, 전압 φj, 전압 VREF를 공급한다 (S440). 이 때, 제어부(14)는 일정한 전압 VREF를 각 전류원(318)에 공급하고, 각 전류원(318)에 동일한 정전류를 생성시킨다. 또한, 제어부(14)는 테스트용 소자(314)를 온 상태로 제어하는 게이트 전압 VG를 공급하고, 각각의 스위치용 트랜지스터(312)를 온 상태로 제어하는 전압 φj를 공급한다. 이러한 제어에 의해, 제어부(14)는 각각의 테스트용 소자(314)의 게이트 단자에 당해 테스트용 소자(314)를 온 상태로 제어하는 게이트 전압을 인가시킨다.
다음에, 제어부(14)는 역치 전압을 측정해야 할 테스트용 소자(314)를 선택하는 선택 신호를 열방향 선택부(302) 및 행방향 선택부(304)에 공급한다 (S442). 그리고, ADC(12)는 출력부(320)의 출력 전압을 측정한다 (S444). ADC(12)는 당해 출력 전압을 측정한 취지를 제어부(14)에 통지해도 된다. 제어부(14)는 당해 통지를 받았을 경우에 다음 테스트용 소자(314)를 선택하여도 된다.
다음에, 특성 측정부(16)는 당해 테스트용 소자(314)에 인가되는 게이트 전압 VG 및 출력부(320)의 출력 전압에 기초하여 각각의 테스트용 소자(314)의 역치 전압을 산출한다 (S446). 테스트용 소자(314)의 역치 전압은 예를 들면 게이트 전압 VG와 출력 전압의 차분 즉 테스트용 소자(314)에서의 게이트 소스간 전압을 산출함으로써 얻을 수 있다.
다음에, 제어부(14)는 모든 테스트용 소자(314)에 대해서 역치 전압을 측정하였는 지의 여부를 판정하고 (S448), 아직 측정하지 않은 테스트용 소자(314)가 있을 경우에는 다음 테스트용 소자(314)를 선택하고 S444 및 S446의 처리를 되풀이한다. 모든 테스트용 소자(314)에 대해서 역치 전압을 측정했을 경우, 특성 측정부(16)는 각각의 테스트용 소자(314)의 역치 전압에 기초하여 전자 디바이스(510)의 식별 정보를 생성한다. 그리고, 식별 정보 저장부(20)는 전자 디바이스(510)의 식별 정보를 저장한다 (S452).
이러한 동작에 의해, 전자 디바이스(510)의 식별 정보를 생성하고 저장할 수 있다. 또한, 전자 디바이스(510)의 시험에 이용하는 테스트용 회로(300)의 전기적 특성에 근거해서 식별 정보를 생성하므로, 전자 디바이스(510)에 식별 정보를 보유시키는 수단을 새롭게 설치하지 않아도 전자 디바이스(510)를 식별할 수 있다.
도 5는 식별 정보 저장부(20)가 저장하는 전자 디바이스(510)의 식별 정보의 일례를 도시하는 도면이다. 특성 측정부(16)는 예를 들면 도 3 나타낸 바와 같이 매트릭스 형상으로 배치된 테스트용 소자(314)의 전기적 특성에 기초하여 식별 정보를 생성한다. 특성 측정부(16)는 각각의 테스트용 소자(314)의 역치 전압 등의 전기적 특성의 특성값과 미리 정해진 기준치를 비교한 결과에 기초하여 식별 정보를 생성하여도 된다. 예를 들면, 도 5에 나타내는 바와 같이 각각의 테스트용 소자(314)의 특성값이 당해 기준치보다 클 경우에 1을 나타내며, 당해 기준치보다 작을 경우에 0을 나타내는 행렬의 식별 정보를 생성한다. 또한, 전기적 특성값을 기준치와 비교해서 이치화하는 외에 전기적 특성값 그 자체를 식별 정보로서 저장해도 되며, 전기적 특성값의 패턴에서의 특징을 추출해서 식별 정보로서 저장해도 된다. 예를 들면, 상술한 바와 같이 전기적 특성값의 이치화에 의해 특징 추출을 수행해도 되며, 테스트용 소자(314)의 전기적 특성값의 이차원 패턴에서의 특징을 추출해도 된다. 또한, 이들 식별 정보를 데이타 압축해서 저장해도 된다.
다수의 테스트용 소자(314)의 전기적 특성에 기초하여 전자 디바이스(510)의 식별 정보를 생성함으로써 각각의 전자 디바이스(510)에 대하여 다른 식별 정보를 생성할 수 있다. 또한, 식별 정보 저장부(20)는 당해 식별 정보를 압축해서 저장해도 된다. 예를 들면, 식별 정보의 데이타값이 0으로 되는 행렬 상의 위치(본 예에서는, 예를 들면 [X1, Y3], [X3, Y1], [X4, Y3])를 저장하여도 된다.
도 6은 각각의 전자 디바이스(510)의 열화를 평가하는 평가 방법의 일례를 도시하는 흐름도이다. 도 6에서, 테스트용 소자의 전기적 특성을 측정하는 단계 S430은 예를 들면 도 4 에서 설명한 S440 내지 S448의 처리에 의해 수행될 수 있다. 또한, 도 6에서의 S450 및 S452의 처리는 도 5에서 설명한 S450 및 S452의 처리와 동일하다.
원하는 전자 디바이스(510)의 평가를 수행할 경우, 당해 전자 디바이스(510)에 포함되는 복수의 테스트용 소자(314)의 전기적 특성을 측정하고 전자 디바이스(510)의 식별 정보를 취득한다 (식별 정보 취득 단계 S454). 당해 전자 디바이스(510)는 예를 들면 웨이퍼(500)가 절단되어 각각의 전자 디바이스(510)가 분리된 상태의 디바이스이다.
다음에, 취득한 식별 정보와 식별 정보 저장부(20)가 저장한 식별 정보를 비교하고, 식별 정보가 일치한 경우에 당해 전자 디바이스(510)가 식별 정보 저장부(20)가 저장한 식별 정보에 대응하는 전자 디바이스(510)와 동일한 전자 디바이스라고 판정한다 (매칭 단계 S456). 그리고, 매칭 단계 S456에서 식별 정보가 일치한 경우에, 특성 측정 단계 S430에서 측정한 전기적 특성과 식별 정보 취득 단계 S454에서 측정한 전기적 특성의 차분에 기초하여 전자 디바이스(510)의 열화를 평가한다 (평가 단계 S458). 이러한 처리에 의해, 전자 디바이스(510)의 열화를 평가할 수 있다.
또한, 전자 디바이스(510)에 포함되는 복수의 테스트용 소자(314)는 복수의 그룹으로 분할되고 있으며, 그룹마다 다른 프로세스 룰, 디바이스 사이즈로 형성되어도 되며, 그룹마다 다른 형태, 배향으로 형성되어도 된다. 이에 따라, 전자 디바이스(510)의 실동작 회로에 포함되는 각각의 디바이스 사이즈 등의 디바이스의 열화를 평가할 수 있다.
도 7은 특성 측정부(16)가 식별 정보를 생성하는 방법의 일례를 도시하는 도면이다. 도 7(a)는 복수의 전자 디바이스(510)가 동일한 웨이퍼(500)에 형성되어 있는 상태에서 식별 정보를 생성하는 경우를 나타내며, 도 7(b)는 웨이퍼(500)가 절단되어 각각의 전자 디바이스(510)가 분리된 상태에서 식별 정보를 생성하는 경우를 나타낸다.
도 7(a)에 나타낸 바와 같이, 특성 측정부(16)는 각 셀(310)에 포함되는 테스트용 소자(314)의 역치 전압과 미리 정해지는 제1 기준치의 비교 결과에 기초하여 식별 정보를 생성한다. 상술한 바와 같이, 특성 측정부(16)는 각각의 테스트용 소자(314)의 역치 전압이 제1 기준치보다 클 경우에 1을 나타내며, 제1 기준치보다 작을 경우에 0을 나타내는 행렬의 식별 정보를 생성한다. 식별 정보 저장부(20)는 당해 식별 정보를 저장한다.
다음에, 예를 들면 시장, 사용자 등으로부터 회수한 전자 디바이스(510)의 열화를 평가할 경우, 도 7(b)에 나타내는 바와 같이 특성 측정부(16)는 당해 전자 디바이스(510)의 각 셀(310)에 포함되는 테스트용 소자(314)의 역치 전압과 미리 정해지는 제2 기준치의 비교 결과에 기초하여 당해 전자 디바이스(510)의 식별 정보를 취득한다.
이 때, 전자 디바이스(510)의 사용 상태 등에 따라 테스트용 소자(314)의 역치 전압이 열화하는 경우가 있다. 이러한 경우에, 제1 기준치와 테스트용 소자(314)의 역치 전압을 비교하면, 도 7(b)에 나타내는 바와 같이 잘못된 식별 정보를 취득할 우려가 있다.
본 예에 있어서 특성 측정부(16)는 제1 기준치와는 다른 제2 기준치와 테스트용 소자(314)의 역치 전압을 비교한다. 예를 들면, 전자 디바이스(510)의 사용에 의해 감소하는 경향을 갖는 전기적 특성을 이용해서 식별 정보를 취득할 경우, 특성 측정부(16)는 제1 기준치보다 작은 제2 기준치를 이용해서 식별 정보를 취득한다.
특성 측정부(16)는 식별 정보 저장부(20)에 저장한 식별 정보를 생성할 때에 측정한 역치 전압에 기초하여 제2 기준치를 정해도 된다. 예를 들면, 특성 측정부(16)는 식별 정보 저장부(20)에 저장한 식별 정보를 생성할 때에 측정한 역치 전압 가운데 제1 기준치보다 작은 역치 전압을 검출하고, 검출한 역치 전압 가운데 최대의 역치 전압에 기초하여 제2 기준치를 정해도 된다. 예를 들면, 제1 기준치를 넘지 않는 범위에서 당해 역치 전압에 소정의 값을 더한 값을 제2 기준치로서 이용해도 된다. 도 7(a)에 나타낸 예에서는 셀 번호 X1Y3의 테스트용 소자(314)의 역치 전압에 소정의 값을 더한 값을 제2 기준치로서 이용해도 된다. 이러한 제어에 의해, 사용으로 특성이 열화한 전자 디바이스(510)의 식별 정보를 높은 정밀도로 검출할 수 있다.
도 8은 각각의 테스트용 소자(314)의 전류 전압 특성을 측정하고 전자 디바이스(510)의 식별 정보를 생성하는 디바이스 식별 방법의 일례를 도시하는 흐름도이다. 도 8에서의 처리 S400 내지 S410은 도 6에서 설명한 특성 측정 단계(S430)로서 수행할 수 있다.
우선, 제어부(14)는 테스트용 회로(300)에 도 3에서 설명한 전압 VDD, 전압 VG, 전압 φj, 전압 VREF를 공급한다 (S400). 이 때, 제어부(14)는 일정한 전압 VREF를 각 전류원(318)에 공급하고 각 전류원(318)에 동일한 정전류를 생성시킨다. 또한, 제어부(14)는 테스트용 소자(314)를 온 상태로 제어하는 게이트 전압 VG를 공급하며, 각각의 스위치용 트랜지스터(312)를 온 상태로 제어하는 전압 φj를 공급한다.
다음에, 제어부(14)는 전류 전압 특성을 측정해야 할 테스트용 소자(314)를 선택하는 선택 신호를 열방향 선택부(302) 및 행방향 선택부(304)에 공급한다 (S402). 그리고, 제어부(14)는 소정의 범위 내에서 소정의 분해능으로 VREF를 변화시킨다 (S406 내지 S408). 이 때, ADC(12)는 각각의 VREF마다 출력부(320)의 출력 전압을 측정한다 (S404). 즉, 측정 장치(100)는 전류원(318)이 생성하는 소스 드레인간 전류를 순차 변화시키고, 소스 드레인간 전류마다 테스트용 소자(314)의 소스 전압을 측정한다. 이에 따라, 테스트용 소자(314)의 전류 전압 특성을 측정할 수 있다.
그리고, 모든 테스트용 소자(314)에 대해서 전류 전압 특성을 측정하였는 지의 여부를 판정한다 (S410). 측정하지 않은 테스트용 소자(314)가 있을 경우, S400 내지 S410의 처리를 되풀이한다. 이 때, S402에서 다음 테스트용 소자(314)를 선택한다. 모든 테스트용 소자(314)에 대해서 전류 전압 특성을 측정했을 경우, 특성 측정부(16)는 당해 전류 전압 특성에 기초하여 전자 디바이스의 식별 정보를 생성한다. 예를 들면, 특성 측정부(16)는 각각의 전류 전압 특성의 경사, 상호 컨덕턴스 gm 등에 기초하여 식별 정보를 생성하여도 된다.
도 9는 각각의 테스트용 소자(314)의 PN 접합 리크 전류를 측정하고 전자 디바이스(510)의 식별 정보를 생성하는 디바이스 식별 방법의 일례를 도시하는 흐름도이다. 도 9에서의 처리 S460 내지 S470은 도 6에서 설명한 특성 측정 단계(S430)로서 수행할 수 있다. 또한, 각각의 스위치용 트랜지스터(312)는 대응하는 테스트용 소자(314)의 게이트 단자와 접속되는 PN 접합을 갖는다. 본 예에서는 당해 PN 접합에서의 리크 전류를 측정한다.
우선, 제어부(14)는 테스트용 회로(300)에 도 3에서 설명한 전압 VDD, 전압 VG, 전압 φj, 전압 VREF를 공급한다 (S460). 이 때, 제어부(14)는 일정한 전압 VREF를 각 전류원(318)에 공급하고 각 전류원(318)에 동일한 정전류를 생성시킨다. 또한, 제어부(14)는 테스트용 소자(314)를 온 상태로 제어하는 게이트 전압 VG를 공급하며, 각각의 스위치용 트랜지스터(312)를 온 상태로 제어하는 전압 φj를 공급한다. 또한, 행방향 선택부(304)로부터 행방향으로 나열하는 셀(310)마다 펄스 신호를 순차 공급함으로써 모든 셀의 리크 전류 측정 시간을 동일하게 할 수 있다.
다음에, 제어부(14)는 PN 리크 전류를 측정해야 할 테스트용 소자(314)를 선택하는 선택 신호를 열방향 선택부(302) 및 행방향 선택부(304)에 공급한다 (S462). 그리고, 제어부(14)는 선택한 테스트용 소자(314)에 대응하는 스위치용 트랜지스터(312)를 오프 상태로 제어한다 (S464). 즉, 제어부(14)는 각각의 스위치용 트랜지스터(312)에 대응하는 테스트용 소자(314)를 온 상태로 하는 게이트 전압과 테스트용 소자(314)를 오프 상태로 하는 게이트 전압을 테스트용 소자(314)에 순차 인가시킨다.
다음에, 특성 측정부(16)는 당해 테스트용 소자(314)에 대하여 온 상태시의 소스 전압과 온 상태로부터 오프 상태로 바뀌고나서 소정의 시간 경과한 후의 소스 전압을 측정한다 (S466). 본 예에서는, 특성 측정부(16)는 당해 소정 시간에서의 출력부(320)의 출력 전압의 변화를 측정한다.
다음에, 특성 측정부(16)는 소스 전압의 변화에게 기초하여 PN 접합에서의 리크 전류를 산출한다 (S468). 스위치용 트랜지스터(312)가 온 상태일 때, 테스트용 소자(314)의 게이트 용량에는 게이트 전압에 따른 전하가 축적되어 있다. 그리고, 스위치용 트랜지스터(312)가 오프 상태로 바뀌었을 때, 게이트 용량의 전하는 PN 접합에서의 리크 전류에 의해 방전된다. 이 때문에, PN 접합 리크 전류의 크기는 소정 시간에서의 테스트용 소자(314)의 소스 전압의 변화량에 의해 정해진다.
다음에, 모든 테스트용 소자(314)에 대해서 PN 접합 리크 전류를 측정하였는지의 여부를 판정한다 (S470). 측정하지 않은 테스트용 소자(314)가 있을 경우, S462 내지 S470의 처리를 되풀이한다. 이 때, S462에서 다음 테스트용 소자(314)를 선택한다. 모든 테스트용 소자(314)에 대해서 PN 접합 리크 전류를 측정했을 경우, 특성 측정부(16)는 당해 PN 접합 리크 전류에 기초하여 전자 디바이스의 식별 정보를 생성한다. 예를 들면, 각각의 테스트용 소자(314)의 PN 접합 리크 전류의 전류값에 기초하여 전자 디바이스의 식별 정보를 생성한다.
도 10은 테스트용 회로(300)에 포함되는 각각의 셀(310)의 구성의 다른 예를 도시하는 도면이다. 본 예에서의 테스트용 회로(300)는 테스트용 소자(372)에 전기적 스트레스를 인가하고, 테스트용 소자(372)의 게이트 절연 막에 일정한 전계를 인가한 상태에서의 테스트용 소자(372)의 게이트 리크 전류에 의해 적분 용량(388)을 충방전한다. 그리고, 측정 장치(100)는 소정의 시간에서의 적분 용량(388)의 전압값의 변화에게 기초하여 각각의 테스트용 소자(372)의 게이트 리크 전류를 산출한다.
각 셀(310)은 스트레스 인가부(394), 테스트용 소자(372), 게이트 전압 제어부(371), 제1 스위치(374), 제2 스위치(376), 전압 인가부(382), 적분 용량(388), 열방향 선택 트랜지스터(392), 리셋용 트랜지스터(378, 380), 및 출력용 트랜지스터(390)를 포함한다.
스트레스 인가부(394)는 제1 스위치(374)를 통하여 테스트용 소자(372)의 게이트 절연 막에 전기적 스트레스를 인가한다. 예를 들면, 테스트용 소자(372)를 플래시 메모리의 기억 셀로서 한 경우, 스트레스 인가부(394)는 테스트용 소자(372)에 대하여 데이타의 기입, 데이타의 소거를 수행시키기 위한 전압을 인가한다.
스트레스 인가부(394)가 스트레스를 인가하는 경우, 제1 스위치(374)는 테스트용 소자(372)의 소스 단자 및 드레인 단자를 스트레스 인가부(394)에 각각 접속하고, 제2 스위치(376)는 오프 상태로 된다. 이러한 제어에 의해, 테스트용 소자(372)의 각 단자에 원하는 전압을 인가하고 스트레스를 인가할 수 있다.
본 예에 있어서, 스트레스 인가부(394)는 이하의 4종의 스트레스를 테스트용 소자(314)에 대하여 독립적으로 또는 순차로 인가한다.
(1) FN(Fowler-Nordheim) Gate injection
(2) FN Substrate injection
(3) Hot Electron injection
(4) Source Erase
상기 (1) 내지 (4)는 테스트용 소자(372)에 데이타를 기입하거나 또는 테스트용 소자(372)의 데이타를 소거함으로써 테스트용 소자(372)에 스트레스를 인가하는 방법이다. 여기서, 스트레스 인가부(394)는 실제의 동작시에 테스트용 소자(372)에 데이타를 기입하거나 또는 테스트용 소자(372)의 데이타를 소거할 경우에 인가해야 할 전압을 테스트용 소자(372)의 각 단자에 인가하여도 되며, 또는 실제의 동작시에 인가해야 할 전압보다 큰 전압을 테스트용 소자(372)의 각 단자에 인가해도 된다.
또한, 각 셀(310)에는 제어부(14)로부터 리셋 신호 φRES, 제어 전압 VRN, VRP, VR1, VR2, VDD, 및 게이트 전압 VG가 주어진다. 게이트 전압 제어부(371)는 제어부(14)로부터 주어지는 소정의 게이트 전압 VG를 테스트용 소자(372)의 게이트 단자에 인가한다.
제2 스위치(376)는 테스트용 소자의 소스 단자 및 드레인 단자를 전압 인가부(382)를 통해서 적분 용량에 접속할 것인가 아닌가를 선택한다. 전압 인가부(382)는 테스트용 소자(372)의 소스 단자 및 드레인 단자에 대하여 제2 스위치(376)를 통해서 일정한 전압을 인가한다. 제2 스위치(376)가 온 상태인 경우, 전압 인가부(382)가 생성하는 전압이 테스트용 소자(372)의 소스 단자 및 드레인 단자에 인가된다. 즉, 전압 인가부(382)는 일정한 전압을 테스트용 소자(372)의 소스 단자 및 드레인 단자에 인가함으로써 테스트용 소자(372)의 게이트 절연막에 인가되는 전계를 실질적으로 일정하게 제어한다.
전압 인가부(382)는 NMOS 트랜지스터(384) 및 PMOS 트랜지스터(386)를 포함한다. NMOS 트랜지스터(384)에서는 테스트용 소자(372)의 소스 단자 및 드레인 단자에 인가해야 할 전압에 따른 게이트 전압 VRN이 주어지고, 소스 단자가 제2 스위치(376)를 통해서 테스트용 소자(372)의 소스 단자 및 드레인 단자에 접속되며, 드레인 단자가 적분 용량(388)에 접속된다. 또한, PMOS 트랜지스터(386)는 NMOS 트랜지스터(384)와 병렬로 설치되고, 테스트용 소자(372)의 소스 단자 및 드레인 단자에 인가해야 할 전압에 따른 게이트 전압 VRP가 주어지며, 드레인 단자가 제2 스위치(376)를 통해서 테스트용 소자(372)의 소스 단자 및 드레인 단자에 접속되고, 소스 단자가 적분 용량(388)에 접속된다. NMOS 트랜지스터(384) 및 PMOS 트랜지스터(386)는 적분 용량(388)에 게이트 리크 전류가 적분되어 전위가 변화되어도, 테스트용 소자(372)의 게이트·소스 또는 게이트·드레인 간에 인가되는 전압을 실질적으로 일정하게 유지하는 활동을 한다.
이러한 구성에 의해, 테스트용 소자(372)가 P형 또는 N형의 어느 것일지라도, 테스트용 소자(372)의 게이트 절연막에 일정한 전계를 인가할 수 있으며, 또한 테스트용 소자(372)의 게이트 리크 전류에 의해 적분 용량(388)을 충방전시킬 수 있다.
적분 용량(388)은 테스트용 소자(372)의 소스 단자 및 드레인 단자로부터 출력되는 게이트 리크 전류에 의해 충방전된다. 즉, 적분 용량(388)은 당해 게이트 리크 전류를 적분하고 전압값으로 변환한다. 또한, 리셋용 트랜지스터(378, 380)는 게이트 단자로 리셋 신호 φRES를 수취한 경우, 적분 용량(388)에서의 전압값을 소정의 전압 VR1로 초기화한다.
출력용 트랜지스터(390)는 게이트 단자로 적분 용량(388)에서의 전압을 수취하고, 당해 전압에 따른 소스 전압을 출력한다. 열방향 선택 트랜지스터(392)는 행방향 선택부(VSR)(304)로부터의 신호에 따라 출력용 트랜지스터(390)의 소스 전압을 열방향 선택 트랜지스터(306)에 출력한다.
도 11은 각각의 테스트용 소자(372)의 게이트 리크 전류를 측정하고 전자 디바이스(510)의 식별 정보를 생성하는 디바이스 식별 방법의 일례를 도시하는 흐름도이다. 도 11에서의 처리 S416 내지 S428은 도 6에서 설명한 특성 측정 단계(S430)로서 수행할 수 있다. 각각의 테스트용 소자(372)의 게이트 리크 전류를 측정하기 전에 우선 제어부(14)는 각 셀(310)의 테스트용 소자(372)에 전기적 스트레스를 인가한다.
이 때, 제어부(14)는 제1 스위치(374)를 온 상태로 제어하며 제2 스위치(376)를 오프 상태로 제어한다. 그리고, 제어부(14)는 각 셀(310)의 스트레스 인가부(394)를 제어하여 테스트용 소자(372)에 스트레스를 인가시킨다. 또한, 제어부(14)는 도 10에서 설명한 (1) 내지 (4)의 스트레스를 독립적으로 또는 순차로 테스트용 소자(372)에 인가시켜도 된다. 또한, 제어부(14)는 각 셀(310)의 테스트용 소자(372)에 대하여 실질적으로 동시에 스트레스를 인가한다.
이상의 동작을 수행한 후, 제어부(14)는 각각의 테스트용 소자(372)를 순차 선택하여 선택한 테스트용 소자(372)의 게이트 리크 전류를 측정하지만, 테스트용 소자(372)의 선택 동작은 도 5 및 도 8에서 설명한 선택 동작과 동일하므로 그 설명을 생략한다. 본 예에서는 하나의 테스트용 소자(372)의 게이트 리크 전류를 측정하는 동작에 대해서 설명한다.
우선, 제어부(14)는 제1 스위치(374)를 오프 상태로 제어하며 제2 스위치(376)를 온 상태로 제어한다. 그리고, 제어부(14)는 테스트용 소자(372)의 게이트 단자에 실질적으로 0V의 게이트 전압을 인가한다 (S416). 이 때, 테스트용 소자(372)에 게이트 리크 전류는 생기지 않는다.
다음에, 제어부(14)는 적분 용량(388)의 전압을 소정의 초기 전압값으로 설정한다. 이 때, 제어부(14)는 리셋용 트랜지스터(380)를 제어하여 적분 용량(388)에 초기 전압 VR1을 설정한다. 당해 설정은 리셋용 트랜지스터(378, 380)를 온 상태로 제어하는 리셋 신호 φRES를 공급함으로써 수행한다.
다음에, 특성 측정부(16)는 적분 용량(388)의 전압을 초기 전압값으로 설정하고나서 소정 시간 동안 적분 용량(388)의 전압값의 변화를 판독한다 (S418). 이 때, 제어부(14)는 열방향 선택부(302) 및 행방향 선택부(304)로 하여금 당해 셀(310)을 선택하게 한다. 또한, 특성 측정부(16)는 출력부(320)가 출력하는 전압을 적분 용량(388)의 전압으로서 수취한다.
다음에, 특성 측정부(16)는 당해 소정의 기간 동안 출력부(320)가 출력하는 전압의 변화량에 기초하여 셀(310)의 백그라운드 전류의 전류값(제1 전류값)을 산출한다 (S420). 이 때, 테스트용 소자(372)에는 게이트 리크 전류가 생기지 않고 있으므로, 적분 용량(388)은 백그라운드 전류에 의해 충방전된다. 이 때문에, 소정의 기간 동안 적분 용량(388)의 전압 변화에 기초하여 백그라운드 전류를 측정할 수 있다.
다음에, 제어부(14)는 테스트용 소자(372)의 게이트 단자에게 정 또는 부의 게이트 전압을 인가한다 (S422). 이 때, 전압 VRN, VRP를 제어하여 테스트용 소자(372)의 게이트·소스 또는 게이트·드레인 간에 인가되는 전압을 실질적으로 일정하게 유지한다. 이 때, 테스트용 소자(372)에는 게이트 전압에 따른 게이트 리크 전류가 생긴다.
다음에, 제어부(14)는 적분 용량(388)의 전압을 소정의 초기 전압값으로 설정한다. 그리고, 특성 측정부(16)는 적분 용량(388)의 전압을 초기 전압값으로 설정하고나서 상술한 소정의 기간 동안 적분 용량(388)의 전압값의 변화를 판독한다 (S424).
다음에, 특성 측정부(16)는 당해 소정의 기간 동안 적분 용량(388)의 전압값의 변화량에 기초하여 백그라운드 전류와 게이트 리크 전류의 합을 나타내는 제2의 전류값을 산출한다 (S426). 이 때, 적분 용량(388)은 백그라운드 전류와 게이트 리크 전류의 합의 전류에 의해 충방전된다. 이 때문에, 소정의 기간 동안 적분 용량(388)의 전압 변화에 기초하여 백그라운드 전류와 게이트 리크 전류의 합의 전류를 측정할 수 있다.
다음에, 특성 측정부(16)는 산출한 제2의 전류값으로부터 제1의 전류값을 감산함으로써 게이트 리크 전류의 전류값을 산출한다 (S428). 이러한 제어에 의해, 백그라운드 전류의 영향을 배제하고, 테스트용 소자(372)의 게이트 리크 전류를 높은 정밀도로 측정할 수 있다. 또한, 게이트 리크 전류를 적분해서 측정하므로, 미소한 게이트 리크 전류를 측정할 수 있다. 특성 측정부(16)는 각각의 테스트용 소자(372)의 게이트 리크 전류의 전류값에 기초하여 식별 정보를 생성한다.
도 12는 셀(310)의 구성의 다른 예를 도시하는 도면이다. 본 예에서의 각 셀(310)에는 제어부(14)로부터 전압 VDD, VSE, VG, 신호 φSE, φS, φD, φHE가 주어지고, 행방향 선택부(VSR)(304)로부터 선택 신호를 변환한 위치 신호가 주어진다.
각 셀(310)은 테스트용 소자(372), 스트레스 인가부(394), 및 열방향 선택 트랜지스터(396)를 포함한다. 스트레스 인가부(394)에는 전압 VSE, VDD가 주어지고, 신호 φSE, φS, φD, φHE가 주어진다. 스트레스 인가부(394)는 테스트용 소자(372)의 소스 단자 및 드레인 단자에 접속되며, 주어지는 신호에 따라 테스트용 소자(372)의 소스 단자 및 드레인 단자에 전압을 인가한다.
본 예에 있어서, 스트레스 인가부(394)는 테스트용 소자(372)의 소스 단자에 접속되는 소스측 스트레스 인가부(394-1)와 테스트용 소자(372)의 드레인 단자측에 접속되는 드레인측 스트레스 인가부(394-2)를 포함한다.
소스측 스트레스 인가부(394-1)는 전압 VSE가 주어지는 버스 라인과 접지 전위 사이에 직렬로 설치된 2개의 트랜지스터(395-1, 395-2)를 포함한다. 또한, 2개의 트랜지스터(395-1, 395-2)를 접속하는 소스 드레인 접속점이 테스트용 소자(372)의 소스 단자에 접속된다. 또한, 버스 라인측 트랜지스터(395-1)의 게이트 단자에는 신호 φSE가 주어진다. 또한, 접지 전위측 트랜지스터(395-2)의 게이트 단자에는 신호 φS가 주어진다.
드레인측 스트레스 인가부(394-2)는 전압 VDD가 주어지는 버스 라인과 접지 전위 사이에 직렬로 설치된 2개의 트랜지스터(397-1, 397-2)를 포함한다. 또한, 2개의 트랜지스터(397-1, 397-2)를 접속하는 소스 드레인 접속점이 테스트용 소자(372)의 드레인 단자에 접속된다. 또한, 버스 라인측 트랜지스터(397-1)의 게이트 단자에는 신호 φHE가 주어진다. 또한, 접지 전위측 트랜지스터(397-2)의 게이트 단자에는 신호 φD가 주어진다.
제어부(14)는 신호 φSE, 신호 φS, 신호 φD, 신호 φHE를 스트레스 인가부(394)에 인가한다. 스트레스 인가부(394)는 주어지는 신호에 따라 도 10에서 설명한 (1) 내지 (4)의 스트레스를 테스트용 소자(372)에 인가한다. 예를 들면, (4) Source Erase의 스트레스를 테스트용 소자(372)에 인가할 경우, 제어부(14)는 하이 레벨을 나타내는 신호 φS를 스트레스 인가부(394)에게 공급한다.
또한, 제어부(14)는 (2) FN Substrate injection의 스트레스를 인가할 경우, 하이 레벨을 나타내는 신호 φSE를 공급하여도 된다. 또한, 제어부(14)는 (3) Hot Electron injection의 스트레스를 인가할 경우, 하이 레벨을 나타내는 신호 φHE를 공급하여도 된다. 또한, 제어부(14)는 (1) FN Gate injection의 스트레스를 인가할 경우, 하이 레벨이 되는 신호 φD를 인가하여도 된다.
이와 같이, 제어부(14)가 인가해야 할 스트레스에 따라 신호 φSE, 신호 φS, 신호 φD, 신호 φHE를 제어함으로써 테스트용 소자(372)의 소스 단자 및 드레인 단자에 인가해야 할 스트레스에 따른 전압을 각각 인가할 수 있다.
측정 장치(100)는 스트레스 인가부(394)에 상술한 스트레스를 순차 인가시킨 후 테스트용 소자(372)의 게이트 리크 전류를 측정한다. 이 때, 테스트용 소자(372)의 게이트 단자에는 소정의 게이트 전압 VG가 인가된다. 그리고, 행방향 선택부(304)는 열방향 선택 트랜지스터(396)를 온 상태로 제어한다.
열방향 선택 트랜지스터(396)는 테스트용 소자(372)의 소스 단자에 접속되어 소스 전류를 통과시킬 것인가 아닌가를 선택하는 트랜지스터와 드레인 단자에 접속되어 드레인 전류를 통과시킬 것인가 아닌가를 선택하는 트랜지스터를 포함한다. 이러한 구성에 의해, 테스트용 소자(372)가 P형 또는 N형의 어느 것일지라도 게이트 리크 전류를 통과시킬 수 있다.
또한, 각 셀(310)이 도 12에 나타낸 구성을 갖는 경우, 출력부(320)에는 게이트 리크 전류가 주어진다. 본 예에 있어서, 출력부(320)는 전류값을 출력하는 기능을 갖는다. 또한, 특성 측정부(16)는 출력부(320)가 출력한 전류값에 기초하여 테스트용 소자(372)의 게이트 리크 전류 특성을 검출한다. 이러한 구성에 의해서도, 각각의 테스트용 소자(372)의 게이트 리크 전류를 측정할 수 있다.
도 13은 전자 디바이스(510)를 제조하는 디바이스 제조 방법을 설명하는 도면이다. 본 예에서는 전자 디바이스(510)의 실제의 동작시에 동작하는 실동작 회로(520)와 복수의 테스트용 소자(314)가 설치되며 전자 디바이스(510)의 시험시에 동작하는 테스트용 회로(300)를 포함하는 전자 디바이스(510)를 제조한다. 또한, 본 예에서는 도 1에 관련하여 설명한 측정 장치(100)를 이용하여 식별 정보가 취득된 전자 디바이스(510)를 제조한다.
우선, 웨이퍼(500)에 각각의 전자 디바이스(510)의 실동작 회로(520)를 형성한다. 웨이퍼(500)는 복수의 전자 디바이스(510)를 형성해야 할 복수의 영역으로 분할되며 각각의 분할 영역에 실동작 회로(520)를 형성한다.
그리고, 웨이퍼(500)를 전자 디바이스(510)마다 절단할 때의 절단 라인 상에 제1 테스트용 회로(300-1)를 형성한다. 제1 테스트용 회로(300-1)는 전자 디바이스(510)마다 형성된다. 또한, 웨이퍼(500)의 절단 라인과 다른 영역에 제2 테스트용 회로(300-2)를 형성한다. 제2 테스트용 회로(300-2)는 각각의 전자 디바이스(510)를 형성해야 할 분할 영역마다 형성된다. 제1 테스트용 회로(300-1) 및 제2 테스트용 회로(300-2)는 도 3, 10, 또는 12에 관련하여 설명한 테스트용 회로(300)와 동일한 구성을 가져도 된다.
그리고, 웨이퍼(500)에 복수의 전자 디바이스(510)가 형성된 상태에서 각각의 전자 디바이스(510)에 대응하는 제1 테스트용 회로(300-1) 및 제2 테스트용 회로(300-2)에 포함되는 테스트용 소자(314)의 전기적 특성을 측정한다. 당해 측정에 의해 각각의 전자 디바이스(510)의 양부를 판정하여도 된다.
또한, 측정한 전기적 특성 가운데 제2 테스트용 회로(300-2)에 포함되는 테스트용 소자(314)의 전기적 특성에 기초하여 대응하는 전자 디바이스(510)의 식별 정보를 생성한다. 전기적 특성의 측정 및 당해 식별 정보의 생성은 도 4, 8, 9, 또는 11에 관련하여 설명한 처리에 의해 측정 장치(100)가 수행한다. 그리고, 식별 정보 저장부(20)는 특성 측정부(16)가 생성한 식별 정보를 저장한다.
그리고, 웨이퍼(500)를 전자 디바이스(510)마다 절단함으로써 전자 디바이스(510)를 제조한다. 이러한 공정에 의해, 전자 디바이스(510)를 식별하기 위한 식별 정보를 보유하는 제2 테스트용 회로(300-2)를 전자 디바이스(510)에 부가한 상태에서 전자 디바이스(510)를 제조할 수 있다. 또한, 전자 디바이스(510)를 시험하는 테스트용 회로(300) 가운데 식별 정보에 기여하지 않는 부분을 제거할 수 있으므로, 전자 디바이스(510)의 면적 효율을 향상시킬 수 있다.
예를 들면, 전자 디바이스(510)의 양부를 제1 테스트용 회로(300-1) 및 제2 테스트용 회로(300-2)에 포함되는 테스트용 소자(314)의 전기적 특성의 불균일에 의해 판정할 경우, 제1 테스트용 회로(300-1) 및 제2 테스트용 회로(300-2)에는 보다 많은 테스트용 소자(314)가 포함되는 것이 바람직하다. 예를 들면, 테스트용 회로(300)에는 몇만 내지 100만 소자 정도의 테스트용 소자(314)가 포함된다.
그러나, 전자 디바이스(510)를 식별하는 식별 정보에 필요한 비트수는 전기적 특성의 불균일을 높은 정밀도로 산출하는데 필요한 테스트용 소자(314)의 수보다 작다. 또한, 테스트용 소자(314)는 전자 디바이스(510)의 실제의 동작시에는 동작하지 않으므로, 전자 디바이스(510)에 포함되는 테스트용 소자(314)는 면적 효율을 고려하면 보다 적은 것이 바람직하다.
본 예에서는 식별 정보를 생성할 경우에 잉여로 되는 테스트용 소자(314)를 제1 테스트용 회로(300-1)에 설치하며, 식별 정보를 생성하는 적정한 수의 테스트용 소자(314)를 제2 테스트용 회로(300-2)에 설치한다. 그리고, 웨이퍼(500)의 절단 라인에 제1의 테스트용 회로(300)를 설치하므로, 제1 테스트용 회로(300-1)는 전자 디바이스(510)로부터 제거된다. 이 때문에, 전자 디바이스(510)의 시험시에는 충분한 수의 테스트용 소자(314)의 전기적 특성을 측정할 수 있으며, 또한 출시시에는 전자 디바이스(510)에 포함되는 테스트용 소자(314)의 수를 저감시키면서 전자 디바이스(510)의 식별 정보를 전자 디바이스(510)에 보유시킬 수 있다.
또한, 식별 정보 저장부(20)는 각각의 전자 디바이스(510)의 식별 정보를 전자 디바이스(510)의 웨이퍼(500) 상의 위치 등의 제조 이력 정보와 대응시켜서 저장하는 것이 바람직하다. 이에 따라, 예를 들면 전자 디바이스(510)의 고장 원인 등을 정밀하게 해석할 수 있다.
도 14는 전자 디바이스(510)의 구성의 다른 예를 도시하는 도면이다. 본 예에서의 전자 디바이스(510)는 실동작 회로(520), 제3 테스트용 회로(300-3), 제2 테스트용 회로(300-2), 및 전원부(530)를 포함한다.
실동작 회로(520)는 전자 디바이스(510)의 실제의 동작시에 동작한다. 또한, 제3 테스트용 회로(300-3) 및 제2 테스트용 회로(300-2)는 전자 디바이스(510)의 시험시에 동작한다. 제3 테스트용 회로(300-3) 및 제2 테스트용 회로(300-2)는 실질적으로 동일한 회로 구성을 갖는다. 예를 들면, 제3 테스트용 회로(300-3) 및 제2 테스트용 회로(300-2)는 각각 도 3, 10, 또는 12에 관련하여 설명한 테스트용 회로(300)와 실질적으로 동일한 구성을 가져도 된다.
전원부(530)는 전자 디바이스(510)의 실제의 동작시에 제2 테스트용 회로(300-2)에 전원 전압을 인가하지 않는 상태를 유지하여 실동작 회로(520) 및 제3 테스트용 회로(300-3)에 전원 전압을 인가한다. 또한, 전원부(530)는 전자 디바이스(510)의 식별시에 제2 테스트용 회로(300-2)에 전원 전압을 인가한다.
이러한 구성에 의해, 제3 테스트용 회로(300-3)에 전자 디바이스(510)의 실제의 동작 환경에 따른 부하를 공급할 수 있다. 또한, 제2 테스트용 회로(300-2)에는 전자 디바이스(510)의 실제의 동작시에는 전원 전압을 인가하지 않으므로, 제2 테스트용 회로(300-2)에 포함되는 테스트용 소자(314)의 전기적 특성의 열화는 작다. 이 때문에, 제3 테스트용 회로(300-3)에 포함되는 테스트용 소자(314)의 전기적 특성과 제2 테스트용 회로(300-2)에 포함되는 테스트용 소자(314)의 전기적 특성의 차분을 측정함으로써 전자 디바이스(510)의 사용 상황에 따른 열화를 해석할 수 있다.
또한, 측정 장치(100)는 제2 테스트용 회로(300-2)에 포함되는 테스트용 소자(314)의 전기적 특성에 기초하는 식별 정보를 미리 저장하고, 전자 디바이스(510)의 식별시에는 제2 테스트용 회로(300-2)에 포함되는 테스트용 소자(314)의 전기적 특성에 근거해서 식별 정보를 취득한다. 제2 테스트용 회로(300-2)에 포함되는 테스트용 소자(314)의 전기적 특성의 열화는 작으므로, 전자 디바이스(510)를 높은 정밀도로 식별할 수 있다.
전원부(530)는 실동작 회로(520) 및 제3 테스트용 회로(300-3)에 실질적으로 동일한 전원 전압을 인가하는 것이 바람직하다. 즉, 제3 테스트용 회로(300-3)에 대하여 실동작 회로(520)와 실질적으로 동일한 부하를 공급하는 것이 바람직하다. 이에 따라, 제3 테스트용 회로(300-3)에 포함되는 테스트용 소자(314)의 열화를 실동작 회로(520)에 포함되는 소자의 열화와 실질적으로 동일하게 할 수 있다. 전원부(530)는 제3 테스트용 회로(300-3) 및 실동작 회로(520)에 대하여 전원 전압을 분기해서 공급하여도 된다. 이러한 구성에 의해, 실동작 회로(520)에 전원 전압을 인가한 경우, 제3 테스트용 회로(300-3)에 전원 전압을 동시에 인가할 수 있다. 이 때문에, 실동작 회로(520) 및 제3 테스트용 회로(300-3)에 전원 전압을 인가하는 기간을 실질적으로 동일하게 할 수 있다.
또한, 전원부(530)는 실동작 회로(520) 및 제3 테스트용 회로(300-3)에 전원 전압을 인가하는 제1의 전원선 및 제1의 전원선과 독립해서 설치되며 제2 테스트용 회로(300-2)에 전원 전압을 인가하는 제2의 전원선을 포함하는 것이 바람직하다.
또한, 제3 테스트용 회로(300-3)는 전기적으로 병렬 설치된 테스트용 소자, 전자 디바이스(510)의 시험시에 각각의 테스트용 소자를 순차 온 상태로 제어하는 선택부, 선택부가 순차 온 상태로 제어한 테스트용 소자의 단자 전압을 순차 출력하는 특성 출력부, 및 전자 디바이스의 실제의 동작시에 복수의 테스트용 소자를 온 상태로 유지하는 상태 유지부를 포함한다.
예를 들면, 제3 테스트용 회로(300-3)가 도 3에서 설명한 회로 구성을 갖는 경우, 열방향 선택부(302), 행방향 선택부(304), 열방향 선택 트랜지스터(306), 및 행방향 선택 트랜지스터(316)가 당해 선택부로서 기능한다. 또한, 출력부(320)가 당해 특성 출력부로서 기능한다. 또한, 전원부(530)는 도 3에서 설명한 전압 VDD, 전압 VG, 전압 φj, 전압 VREF를 제3 테스트용 회로(300-3)에 공급한다. 이 때, 전원부(530)는 모든 스위치용 트랜지스터(312)를 온 상태로 제어하는 전압 φj를 공급함으로써 당해 상태 유지부로서 기능해도 된다.
또한, 제2 테스트용 회로(300-2)는 전기적으로 병렬 설치된 복수의 테스트용 소자, 전자 디바이스(510)의 시험시에 각각의 테스트용 소자를 순차 온 상태로 제어하는 선택부, 및 선택부가 순차 온 상태로 제어한 테스트용 소자의 각각의 단자 전압을 전자 디바이스(510)의 식별 정보로서 출력하는 식별 정보 출력부를 포함한다.
예를 들면, 제2 테스트용 회로(300-2)가 도 3에서 설명한 회로 구성을 갖는 경우, 열방향 선택부(302), 행방향 선택부(304), 열방향 선택 트랜지스터(306), 및 행방향 선택 트랜지스터(316)가 당해 선택부로서 기능한다. 또한, 출력부(320)가 당해 식별 정보 출력부로서 기능한다.
이상, 실시 형태를 이용해서 본 발명을 설명했지만, 본 발명의 기술적 범위는 상기 실시 형태에 기재된 범위에 한정되지는 않는다. 상기 실시 형태에 다양한 변경 또는 개량을 더할 수 있다. 그러한 변경 또는 개량을 추가한 형태도 본 발명의 기술적 범위에 포함될 수 있다는 것이 청구의 범위의 기재로부터 명확하다.
이상으로부터 분명한 바와 같이, 본 발명에 따르면, 전자 디바이스를 식별하는 정보를 취득할 수 있다. 또한, 전자 디바이스의 특성 평가용으로 설치되는 테스트용 소자의 전기적 특성을 식별 정보로서 저장하므로, 전자 디바이스에 식별 정보를 부여하는 전용의 구성을 설치하지 않아도 되며, 전자 디바이스의 면적 효율, 제조 효율 등을 향상시킬 수 있다.
10… 테스트 헤드, 12… ADC, 14… 제어부, 16… 특성 측정부, 20… 식별 정보 저장부, 22… 일치 검출부, 100… 측정 장치, 300… 테스트용 회로, 302… 열방향 선택부, 304… 행방향 선택부, 306… 열방향 선택 트랜지스터, 310… 셀, 312… 스위치용 트랜지스터, 314… 테스트용 소자, 316… 행방향 선택 트랜지스터, 318… 전류원, 320… 출력부, 371… 게이트 전압 제어부, 372… 테스트용 소자, 374… 제1 스위치, 376… 제2 스위치, 378, 380… 리셋용 트랜지스터, 382… 전압 인가부, 384… NMOS 트랜지스터, 386… PMOS 트랜지스터, 388… 적분 용량, 390… 출력용 트랜지스터, 392… 열방향 선택 트랜지스터, 394… 스트레스 인가부, 395… 트랜지스터, 396… 열방향 선택 트랜지스터, 397… 트랜지스터, 500… 웨이퍼, 510… 전자 디바이스, 520… 실동작 회로, 530… 전원부

Claims (5)

  1. 전자 디바이스의 실제의 동작시에 동작하는 실동작 회로,
    상기 전자 디바이스의 시험시에 동작하는 제3의 테스트용 회로 및 제2의 테스트용 회로,
    상기 전자 디바이스의 실제의 동작시에 상기 제2의 테스트용 회로에 전원 전압이 인가되지 않는 상태를 유지하여 상기 실동작 회로 및 상기 제3의 테스트용 회로에 전원 전압을 인가하고, 상기 전자 디바이스의 식별시에 상기 제2의 테스트용 회로에 전원 전압을 인가하는 전원부
    를 포함하는 전자 디바이스.
  2. 제1항에 있어서,
    상기 전원부는 상기 실동작 회로 및 상기 제3의 테스트용 회로에 동일한 전원 전압을 인가하는 전자 디바이스.
  3. 제1항에 있어서,
    상기 제3의 테스트용 회로와 상기 제2의 테스트용 회로는 동일한 회로 구성을 갖는 전자 디바이스.
  4. 제1항에 있어서,
    상기 제2의 테스트용 회로는,
    전기적으로 병렬 설치된 복수의 테스트용 소자,
    상기 전자 디바이스의 시험시에 각각의 테스트용 소자를 순차 온 상태로 제어하는 선택부, 및
    상기 선택부가 순차 온 상태로 제어한 상기 테스트용 소자의 각각의 단자 전압을 상기 전자 디바이스의 식별 정보로서 출력하는 식별 정보출력부
    를 포함하는 전자 디바이스.
  5. 제4항에 있어서,
    상기 제3의 테스트용 회로는,
    전기적으로 병렬 설치된 복수의 테스트용 소자,
    상기 전자 디바이스의 시험시에 각각의 테스트용 소자를 순차 온 상태로 제어하는 선택부,
    상기 선택부가 순차 온 상태로 제어한 상기 테스트용 소자의 단자 전압을 순차 출력하는 특성 출력부, 및
    상기 전자 디바이스의 실제의 동작시에 상기 복수의 테스트용 소자를 온 상태로 유지하는 상태유지부
    를 포함하는 전자 디바이스.
KR1020107006738A 2005-08-18 2005-08-18 디바이스 식별 방법, 디바이스 제조 방법, 및 전자 디바이스 KR100998324B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2005/015093 WO2007020698A1 (ja) 2005-08-18 2005-08-18 デバイス識別方法、デバイス製造方法、及び電子デバイス

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020087003696A Division KR100983250B1 (ko) 2005-08-18 2005-08-18 디바이스 식별 방법, 디바이스 제조 방법, 및 전자디바이스

Publications (2)

Publication Number Publication Date
KR20100042661A KR20100042661A (ko) 2010-04-26
KR100998324B1 true KR100998324B1 (ko) 2010-12-03

Family

ID=37757370

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020107006738A KR100998324B1 (ko) 2005-08-18 2005-08-18 디바이스 식별 방법, 디바이스 제조 방법, 및 전자 디바이스
KR1020087003696A KR100983250B1 (ko) 2005-08-18 2005-08-18 디바이스 식별 방법, 디바이스 제조 방법, 및 전자디바이스

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020087003696A KR100983250B1 (ko) 2005-08-18 2005-08-18 디바이스 식별 방법, 디바이스 제조 방법, 및 전자디바이스

Country Status (7)

Country Link
US (2) US7812595B2 (ko)
EP (1) EP1926138A4 (ko)
JP (1) JP4038228B2 (ko)
KR (2) KR100998324B1 (ko)
CN (1) CN101238566B (ko)
TW (1) TWI392880B (ko)
WO (1) WO2007020698A1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2071342B1 (de) * 2007-12-10 2009-11-25 Mtronix Precision Measuring Instruments Gmbh Vorrichtung und Verfahren zur Erzeugung eines definierten Ladungspulses zur Ausführung einer Teilentladungsmessung
KR20120095210A (ko) * 2011-02-18 2012-08-28 삼성전자주식회사 반도체 칩의 타이밍 해석 시스템 및 그 방법
US9568540B2 (en) 2014-02-28 2017-02-14 International Business Machines Corporation Method for the characterization and monitoring of integrated circuits
CN106575652B (zh) 2014-08-14 2019-11-05 欧克特沃系统有限责任公司 用于系统级封装(sip)器件的改良基板
KR102312630B1 (ko) * 2014-09-30 2021-10-18 삼성전자주식회사 반도체 패키지 및 그 제조방법
CN104362156B (zh) * 2014-11-25 2017-04-05 合肥鑫晟光电科技有限公司 一种显示基板、其测试方法及制备方法
CN104809970B (zh) * 2015-05-14 2017-11-28 京东方科技集团股份有限公司 用于检测显示面板的方法
WO2017040967A1 (en) 2015-09-04 2017-03-09 Octavo Systems Llc Improved system using system in package components
WO2017136305A1 (en) * 2016-02-01 2017-08-10 Octavo Systems Llc Systems and methods for manufacturing electronic devices
US10470294B2 (en) 2017-05-01 2019-11-05 Octavo Systems Llc Reduction of passive components in system-in-package devices
US11032910B2 (en) 2017-05-01 2021-06-08 Octavo Systems Llc System-in-Package device ball map and layout optimization
US11416050B2 (en) 2017-05-08 2022-08-16 Octavo Systems Llc Component communications in system-in-package systems
US10714430B2 (en) 2017-07-21 2020-07-14 Octavo Systems Llc EMI shield for molded packages
US10685918B2 (en) 2018-08-28 2020-06-16 Semiconductor Components Industries, Llc Process variation as die level traceability

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0139571B1 (ko) * 1994-12-19 1998-07-15 양승택 능동소자의 동작 상태 감시/조정기
US6154043A (en) * 1997-05-07 2000-11-28 Advanced Micro Devices, Inc. Method and apparatus for identifying the position of a selected semiconductor die relative to other dice formed from the same semiconductor wafer

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4928002A (en) * 1988-12-05 1990-05-22 Motorola Inc. Method of recording test results of die on a wafer
US5214409A (en) * 1991-12-03 1993-05-25 Avid Corporation Multi-memory electronic identification tag
JP2751701B2 (ja) * 1991-12-24 1998-05-18 日本電気株式会社 半導体集積回路
JPH0837210A (ja) * 1994-07-22 1996-02-06 Nec Kyushu Ltd 半導体ウエハのマッピングデータの保存方法
US6153043A (en) * 1998-02-06 2000-11-28 International Business Machines Corporation Elimination of photo-induced electrochemical dissolution in chemical mechanical polishing
US6161213A (en) * 1999-02-17 2000-12-12 Icid, Llc System for providing an integrated circuit with a unique identification
US7017043B1 (en) * 1999-03-19 2006-03-21 The Regents Of The University Of California Methods and systems for the identification of circuits and circuit designs
US6456554B1 (en) * 1999-10-19 2002-09-24 Texas Instruments Incorporated Chip identifier and method of fabrication
JP4002378B2 (ja) * 1999-12-27 2007-10-31 エルピーダメモリ株式会社 電子回路
JPWO2002050910A1 (ja) * 2000-12-01 2004-04-22 株式会社日立製作所 半導体集積回路装置の識別方法と半導体集積回路装置の製造方法及び半導体集積回路装置
JP2002197897A (ja) * 2000-12-26 2002-07-12 Nec Microsystems Ltd 半導体記憶装置及びその識別方法
JP3527205B2 (ja) * 2001-01-18 2004-05-17 Ｎｅｃエレクトロニクス株式会社 半導体装置およびその測定方法
US6601008B1 (en) * 2001-08-02 2003-07-29 Lsi Logic Corporation Parametric device signature
TW567605B (en) * 2001-09-06 2003-12-21 Hitachi Ltd Method for identifying semiconductor integrated circuit device, method for manufacturing semiconductor integrated circuit device, semiconductor integrated circuit device and semiconductor chip
KR20040060993A (ko) * 2001-11-28 2004-07-06 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 반도체 장치, 시스템, 카드, 반도체 장치 초기화 방법,반도체 장치 신뢰성 조사 방법, 반도체 장치 식별 방법
JP2003233999A (ja) * 2002-02-07 2003-08-22 Hitachi Ltd 半導体集積回路及び半導体集積回路の製造方法
US6738294B2 (en) * 2002-09-30 2004-05-18 Agere Systems Inc. Electronic fingerprinting of semiconductor integrated circuits
JP2004134882A (ja) * 2002-10-08 2004-04-30 Pioneer Electronic Corp 電子装置並びにその仕様識別方法及び製造方法
US6830941B1 (en) * 2002-12-17 2004-12-14 Advanced Micro Devices, Inc. Method and apparatus for identifying individual die during failure analysis
US7482657B1 (en) * 2003-06-13 2009-01-27 National Semiconductor Corporation Balanced cells with fabrication mismatches that produce a unique number generator
US7005875B1 (en) * 2004-02-09 2006-02-28 Altera Corporation Built-in self-test circuitry for integrated circuits
US7210634B2 (en) * 2004-02-12 2007-05-01 Icid, Llc Circuit for generating an identification code for an IC
US7802156B2 (en) * 2006-05-31 2010-09-21 Lsi Corporation Identification circuit with repeatable output code
US7893699B2 (en) * 2007-12-03 2011-02-22 Infineon Technologies Ag Method for identifying electronic circuits and identification device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0139571B1 (ko) * 1994-12-19 1998-07-15 양승택 능동소자의 동작 상태 감시/조정기
US6154043A (en) * 1997-05-07 2000-11-28 Advanced Micro Devices, Inc. Method and apparatus for identifying the position of a selected semiconductor die relative to other dice formed from the same semiconductor wafer

Also Published As

Publication number Publication date
WO2007020698A1 (ja) 2007-02-22
KR20100042661A (ko) 2010-04-26
EP1926138A4 (en) 2011-06-22
JPWO2007020698A1 (ja) 2009-02-19
EP1926138A1 (en) 2008-05-28
KR100983250B1 (ko) 2010-09-20
KR20080040712A (ko) 2008-05-08
US20080180126A1 (en) 2008-07-31
CN101238566B (zh) 2012-05-09
TW200708751A (en) 2007-03-01
CN101238566A (zh) 2008-08-06
JP4038228B2 (ja) 2008-01-23
TWI392880B (zh) 2013-04-11
US7812595B2 (en) 2010-10-12
US20100308839A1 (en) 2010-12-09
US8093918B2 (en) 2012-01-10

Similar Documents

Publication Publication Date Title
TWI392880B (zh) 元件識別方法、元件製造方法以及電子元件
TWI459004B (zh) 測試電路、晶圓、測量裝置、元件製造方法以及顯示裝置
CN101796424B (zh) 具有减小的电流泄漏的半导体器件测试系统
US10012687B2 (en) Methods, apparatus and system for TDDB testing
US7145356B2 (en) Circuits for transistor testing
JP4813440B2 (ja) 電子デバイス及び解析方法
US20020111759A1 (en) Failure analysis device and failure analysis method
KR100966479B1 (ko) 관리 방법 및 관리 장치
EP1353187A2 (en) Measuring junction leakage
JP4776598B2 (ja) 管理方法、管理装置、及びデバイス製造方法
JP2006024646A (ja) 半導体集積回路の検査方法および半導体集積回路
US9329222B2 (en) Test device and test system of semiconductor device and test method for testing semiconductor device
US7940059B2 (en) Method for testing H-bridge
JP2007064645A (ja) 半導体検査方法
JP2000124273A (ja) 半導体集積回路及びその電気的特性検査方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131031

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee