[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR100979497B1 - 웨이퍼 레벨 패키지 및 그 제조방법 - Google Patents

웨이퍼 레벨 패키지 및 그 제조방법 Download PDF

Info

Publication number
KR100979497B1
KR100979497B1 KR1020080056817A KR20080056817A KR100979497B1 KR 100979497 B1 KR100979497 B1 KR 100979497B1 KR 1020080056817 A KR1020080056817 A KR 1020080056817A KR 20080056817 A KR20080056817 A KR 20080056817A KR 100979497 B1 KR100979497 B1 KR 100979497B1
Authority
KR
South Korea
Prior art keywords
passivation layer
metal
bump
under bump
buffer pattern
Prior art date
Application number
KR1020080056817A
Other languages
English (en)
Other versions
KR20090131045A (ko
Inventor
전형진
이성
이종윤
권영도
백종환
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020080056817A priority Critical patent/KR100979497B1/ko
Priority to US12/230,793 priority patent/US7663250B2/en
Priority to JP2008239910A priority patent/JP4772844B2/ja
Publication of KR20090131045A publication Critical patent/KR20090131045A/ko
Application granted granted Critical
Publication of KR100979497B1 publication Critical patent/KR100979497B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0235—Shape of the redistribution layers
    • H01L2224/02351—Shape of the redistribution layers comprising interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0239—Material of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05551—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05555—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 언더범프메탈과 범프와의 스트레스를 감소시키기 위한 웨이퍼 레벨 패키지 및 그 제조방법에 관한 것이다.
본 발명에 따른 웨이퍼 레벨 패키지는, 상면에 복수개의 칩 패드를 구비한 기판; 상기 칩 패드를 노출시키는 제1 패시베이션층; 상기 제1 패시베이션층을 관통하여 상기 칩 패드에 접속되는 비아; 상기 제1 패시베이션층 상에 형성되고, 상기 비아에 접속되는 금속 배선층; 상기 제1 패시베이션층 상에 금속 배선층과 연결되도록 형성되며, 중심에 트렌치를 통해 분리된 버퍼 패턴이 형성된 언더범프메탈; 상기 언더범프메탈이 노출되도록 상기 제1 패시베이션층 상에 형성된 제2 패시베이션층; 상기 버퍼 패턴 상에 형성된 제1 범프; 및 상기 트렌치를 충진시키고, 상기 제1 범프 및 언더범프메탈 상에 형성된 제2 범프;를 포함할 수 있다.
웨이퍼 레벨 패키지(WLP), 스트레스, 균열, 언더범프메탈(UBM), 버퍼 패턴

Description

웨이퍼 레벨 패키지 및 그 제조방법{WAFER LEVEL PACKAGE AND MANUFACTURING METHOD THEREOF}
본 발명은 웨이퍼 레벨 패키지 및 그 제조 방법에 관한 것으로, 더욱 상세하게는 금속 배선층의 언더범프메탈 중심부에 트렌치를 통한 버퍼 패턴을 형성함으로써, 언더범프메탈과 그 상부에 형성되는 범프와의 접합 신뢰성을 향상시킬 수 있는 웨이퍼 레벨 패키지(wafer level package; WLP) 및 그 제조 방법에 관한 것이다
전자 제품이 점차 소형화, 경량화, 고속화, 그리고 고용량화 됨에 따라, 반도체 패키지에서도 전자 제품의 개발 방향에 대응할 수 있도록 새로운 구조를 갖는 반도체 패키지의 개발이 요구되고 있다. 현재까지 소개된 반도체 패키지 중에서 경박 단소화 및 고속화에 가장 적합한 반도체 패키지가 웨이퍼 레벨 패키지(WLP)로 알려져 있다.
이러한, 웨이퍼 레벨 패키지(wafer level package)는 반도체 칩을 웨이퍼로부터 분리하지 않은 상태에서 진행 및 형성되는 패키지를 말한다.
이하, 관련도면을 참조하여 종래의 웨이퍼 레벨 패키지에 대하여 설명하면 다음과 같다.
도 1은 일반적인 웨이퍼 레벨 패키지를 나타난 단면도이다.
도 1을 참조하면, 웨이퍼 레벨 패키지는 칩 패드(11: chip pad) 및 칩 패드(11)들을 보호하기 위한 패시베이션층(121: passivation layer)을 포함하는 실리콘 기판(10: silicon substrate)이 제공된다.
그리고, 실리콘 기판(10)의 상부면은 칩 패드(11)가 노출되도록 절연층(13: dielectric layer; 이하 제1 절연층이라 한다)이 소정의 두께로 형성되며, 제1 절연층(13) 상부에는 칩 패드(11)와 연결되며 칩 패드(11)의 재배열을 위한 금속 배선층(14)과 볼 패드부(15)가 형성된다.
또한, 금속 배선층(14)과 볼 패드부(15) 상에는 제1 절연층(13)과 금속 배선층(14)을 덮고 있으며, 볼 패드부(15)의 일부를 노출되게 하는 제2 절연층(16)이 형성된다.
아울러, 제2 절연층(16)에 의해 노출된 볼 패드부(15)에는 원형 솔더볼(17)이 형성된다.
그런데, 웨이퍼 레벨에서 제조된 일반적인 웨이퍼 레벨 패키지는 상기 솔더 볼(17)을 실장 할 때 볼 패드부(15)와 솔더 볼(17) 사이의 계면에서 크랙이 발생하여 저항이 증가하게 되고, 저항이 심할 경우 오픈 현상이 발생하게 되어 소자의 신 뢰성이 떨어지는 문제가 있었다.
이러한 솔더 볼(17)의 접합 불량을 개선하기 위한 기술이, SONY CORP에 의해 출원되어 등록된 일본등록특허 제3975569호에 "두개의 볼 범프"라는 제목으로 개시된 바 있다.
상술한 "두개의 볼 범프"는 반도체 디바이스의 전극패드 상에 형성된 고융점 납땜으로 이루어지는 제1의 납땜 볼 범프와, 전극 패드에 대해 적어도 수직 방향으로 제1의 납땜 볼 범프에 겹치는 제2의 납땜 볼 범프로 구성되어, 반도체 디바이스와 프린트 배선 기판 사이의 열 스트레스가 완화함과 동시에 접합 부분의 강도가 높이는 것이다.
그러나, 이 기술은 솔더 볼을 다층으로 형성함에 따라 칩 사이즈가 증가 및 공정 단계의 증가를 야기하는 문제점을 가지고 있다.
또한, 솔더 볼의 면적을 증가시키면 기판과 절연층 및 볼 패드에 형성되는 기생 정전용량(parasitic capacitance)이 증가하여 신호 전달 속도가 저하되는 문제점이 있었다.
본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로, 볼 패드로 이용되는 언더범프메탈 중심에 트렌치를 통해 분리된 버퍼 패턴을 형성시킴으로써, 언더범프메탈과 범프와의 접합 신뢰성을 향상시키기 위한 웨이퍼 레벨 패키지 및 그 제조방법을 제공하는 데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명에 따른 웨이퍼 레벨 패키지는, 상면에 복수개의 칩 패드를 구비한 기판; 상기 칩 패드를 노출시키는 제1 패시베이션층; 상기 제1 패시베이션층을 관통하여 상기 칩 패드에 접속되는 비아; 상기 제1 패시베이션층 상에 형성되고, 상기 비아에 접속되는 금속 배선층; 상기 제1 패시베이션층 상에 금속 배선층과 연결되도록 형성되며, 중심에 트렌치를 통해 분리된 버퍼 패턴이 형성된 언더범프메탈; 상기 언더범프메탈이 노출되도록 상기 제1 패시베이션층 상에 형성된 제2 패시베이션층; 상기 버퍼 패턴 상에 형성된 제1 범프; 및 상기 트렌치를 충진시키고, 상기 제1 범프 및 언더범프메탈 상에 형성된 제2 범프;를 포함할 수 있다.
이때, 상기 버퍼 패턴은 상기 언더범프메탈 중심에 원형으로 형성되고, 상기 트렌치는 상기 제1 패시베이션층 상부가 노출되도록 형성될 수 있다.
또한, 상기 제2 범프는 상기 제1 범프보다 은(Ag)의 함유량이 높은 물질로 형성되고, 상기 제2 범프는 에폭시 물질로 형성될 수 있다.
그리고, 본 발명의 변형예에 따른 웨이퍼 레벨 패키지는, 상면에 복수개의 칩 패드를 구비한 기판; 상기 칩 패드를 노출시키는 제1 패시베이션층; 상기 제1 패시베이션층을 관통하여 상기 칩 패드에 접속되는 비아; 상기 제1 패시베이션층 상에 형성되고, 상기 비아에 접속되는 금속 배선층; 상기 제1 패시베이션층 상에 금속 배선층과 연결되도록 형성되며, 중심에 트렌치를 통해 분리된 버퍼 패턴이 형성된 언더범프메탈; 상기 언더범프메탈이 노출되도록 상기 제1 패시베이션층 상에 형성된 제2 패시베이션층; 및 상기 트렌치를 충진시키고, 상기 버퍼 패턴 및 언더범프메탈 상에 형성된 범프;를 포함할 수 있다.
아울러, 상기 목적을 달성하기 위한 본 발명의 일실시예에 따른 웨이퍼 레벨 패키지 제조방법은, 복수개의 칩 패드가 형성된 기판을 준비하는 단계; 상기 기판 상에 제1 패시베이션층을 형성하는 단계; 상기 제1 패시베이션층을 패터닝하여 상기 칩 패드를 노출시키는 비아를 형성하는 단계; 상기 비아를 포함하는 제1 패시베이션층 상에 금속물질을 도포하는 단계; 상기 금속물질을 패터닝하여 상기 비아와 연결되는 금속 배선층 및 중심에 트렌치를 통해 분리된 버퍼 패턴을 갖는 언더범프메탈을 형성하는 단계; 상기 언더범프메탈 상부가 오픈되도록 제 2 패시베이션층을 형성하는 단계; 상기 버퍼 패턴 상에 제1 범프를 형성하는 단계; 및 상기 트렌치를 충진시키고, 상기 제1 범프 및 언더범프메탈 상에 제2 범프를 형성하는 단계;를 포함할 수 있다.
이때, 상기 버퍼 패턴은 상기 언더범프메탈 중심에 원형으로 형성되고, 상기 트렌치는 상기 제1 패시베이션층 상부가 노출되도록 형성될 수 있다.
또한, 상기 제2 범프는 상기 제1 범프보다 은(Ag)의 함유량이 높은 물질을 사용하여 형성되고, 상기 제1 범프는 에폭시 물질을 사용하여 형성될 수 있다.
그리고, 본 발명의 변형예에 따른 웨이퍼 레벨 패키지 제조방법은, 복수개의 칩 패드가 형성된 기판을 준비하는 단계; 상기 기판 상에 제1 패시베이션층을 형성하는 단계; 상기 제1 패시베이션층을 패터닝하여 상기 칩 패드를 노출시키는 비아를 형성하는 단계; 상기 비아를 포함하는 제1 패시베이션층 상에 금속물질을 도포하는 단계; 상기 금속물질을 패터닝하여 상기 비아와 연결되는 금속 배선층 및 중심에 트렌치를 통해 분리된 버퍼 패턴을 갖는 언더범프메탈을 형성하는 단계; 상기 언더범프메탈 상부가 오픈되도록 제 2 패시베이션층을 형성하는 단계; 및 상기 트렌치를 충진시키고, 상기 버퍼 패턴 및 언더범프메탈 상에 범프를 형성하는 단계;를 포함할 수 있다.
본 발명에 따른 웨이퍼 레벨 패키지 및 그 제조방법은, 볼 패드로 이용되는 언더범프메탈 중심에 트렌치를 통해 분리된 버퍼 패턴을 형성시킴으로써, 언더범프메탈과 범프와의 접합 신뢰성을 향상시킬 수 있는 효과가 있다.
또한, 본 발명은, 버퍼 패턴 상에 은의 함유량이 적은 강성재질을 사용하여 제1 범프를 형성하고, 언더범프메탈 및 제1 범프 상에 은의 함유량이 많은 연성재질을 사용하여 제2 범프를 형성함으로써, 기계적 충격 및 기판의 열팽창에 의한 균열을 방지할 수 있는 효과가 있다.
본 발명에 따른 웨이퍼 레벨 패키지의 구성과 제조방법 및 그 효과에 관한 사항은 본 발명의 바람직한 실시예가 도시된 도면을 참조한 아래의 상세한 설명에 의해서 명확하게 이해될 것이다.
이하, 관련도면을 참조하여 본 발명의 일실시예에 따른 웨이퍼 레벨 패키지 및 그 제조방법에 대하여 보다 상세히 설명하면 다음과 같다.
도 2는 본 발명의 일실시예에 따른 웨이퍼 레벨 패키지의 단면도이고, 도 3은 도 2의 언더범프메탈 및 버퍼 패턴의 평면도이며, 도 4는 도 2의 언더범프메탈 및 제1, 제2 범프의 확대도이다.
우선, 도 2에 도시한 바와 같이, 본 발명의 일실시예에 따른 웨이퍼 레벨 패키지는, 칩 패드(120)가 형성된 기판(110), 비아(135)를 포함하고 상기 기판(110) 상에 형성된 제1 및 제2 패시베이션층(passivation: 130, 150), 상기 비아(135)와 전기적으로 연결된 금속 배선층(140), 상기 금속 배선층(140)의 일단에 형성되고 중심에 버퍼 패턴(145)이 형성된 언더범프메탈(143), 상기 언더범프메탈(143) 상에 형성된 제1 및 제2 범프(170, 180)로 이루어질 수 있다.
여기서, 상기 기판(110)은 웨이퍼 레벨 패키지용 기판으로써, 상기 칩 패드(120) 이외에 내부적으로 다수의 반도체 칩 또는 회로패턴(미도시함)이 형성될 수 있다.
상기 칩 패드(120)는 내부적으로 연결된 반도체 칩 또는 회로패턴을 외부 단 자와 전기적으로 연결시키기 위한 것으로, 알루미늄 또는 구리 등의 도전성 물질로 형성되는 것이 바람직하다.
상기 칩 패드(120)는 기판(110) 내부에 함침되도록 형성되었지만, 상기 기판(110) 상부에 형성될 수 있다. 또한, 상기 도 2에는 하나의 칩 패드(120)가 형성된 단면도를 도시하였지만, 상기 기판(110)은 하나의 칩 패드(120)가 형성되는 것에 한정되지 않고 복수개의 칩 패드(120)가 형성될 수 있다.
상기 제1 패시베이션층(130)은 상기 칩 패드(120)가 형성된 기판(120) 상에 형성되며, 상기 칩 패드(120)와 대응되는 위치에 비아(135)가 형성된다.
상기 금속 배선층(140)은 상기 비아(135)와 연결되고, 상기 제1 패시베이션층(130) 상에 형성된다. 이때, 상기 금속 배선층(140)은 상기 비아(135)와 동일한 도전성 물질로 형성될 수 있으며, 각각 다른 도전성 물질로 형성될 수도 있다.
또한, 상기 금속 배선층(140)의 일단에는 외부와 전기적으로 연결되기 위한 언더범프메탈(under bump metal: 143)이 형성된다. 이때, 상기 언더범프메탈(143)은 원형으로 형성되며, 그 중심에 원형의 버퍼 패턴(145)이 형성된다.
상기 버퍼 패턴(145)은 상기 제1 패시베이션층(130)의 상부가 드러나도록 형성된 트렌치(150)에 의해 상기 언더범프메탈(143)과 분리되며, 상기 언더범프메탈(143)과 함께 도전성 물질로 형성된다.
상기 버퍼 패턴(145)이 형성된 언더범프메탈(143) 및 금속 배선층(140)이 형 성된 제1 패시베이션층(130) 상에는 제2 패시베이션층(160)이 형성된다.
이때, 상기 제2 패시베이션층(160)은 상기 금속 배선층(140)이 외부와 전기적으로 접속되는 것을 방지하기 위하여 형성되며, 상기 언더범프메탈(143) 및 버퍼 패턴(145)의 상부가 노출되도록 그 상부는 오픈된다.
그리고, 상기 노출된 버퍼 패턴(145) 상에는 제1 범프(170)가 형성되며, 상기 언더범프메탈(143) 및 제1 범프(170) 상에는 제2 범프(180)가 형성된다. 특히, 상기 제2 범프(180)는 상기 트렌치(150)를 충진시키도록 형성된다.
이때, 상기 제1 범프(170)는 상기 제2 범프(180)보다 은(Ag)의 함유량이 적은 강성재질을 사용하고, 제2 범프(180)는 은(Ag)의 함유량이 많은 연성재질을 사용하여 형성하는 것이 바람직하다. 그 이유는, 드롭(drop) 테스트와 같은 기계적 충격을 견딜 수 있도록 하기 위하여 제1 범프(170)를 강성재질로 형성하며, 열팽창 테스트에 의해 기판(110)과 제1 및 제2 범프(170, 180)와의 균열을 방지할 수 있도록하기 위하여 제2 범프(180)를 연성재질로 형성한다.
또한, 상기 제2 범프(180)는 연성재질의 물질로써, 에폭시 물질을 사용하여 형성된 것일 수 있다.
이에 따라, 기계적인 충격은 제1 범프(170)를 통해 방지할 수 있고, 열팽창에 의한 균열은 제2 범프(180)에 의해 방지할 수 있게 됨에 따라, 본 발명에 따른 웨이퍼 레벨 패키지는 언더범프메탈(143) 및 버퍼 패턴(145)과 제1 및 제2 범프(170, 180)와의 접합 신뢰성을 향상시킬 수 있다.
한편, 본 발명의 일실시예에 따른 웨이퍼 레벨 패키지의 변형예를 나타낸 단면도인 도 4에 도시한 바와 같이, 상기 버퍼 패턴(145) 및 언더범프메탈(143) 상에 각각 제1 범프(170) 및 제2 범프(180)를 형성하지 않고, 하나의 범프(190)를 형성할 수 있다.
이때, 상기 범프(190)는 상기 언더범프메탈(143)과 버퍼 패턴(145) 사이에 형성된 트렌치(150)를 충진시키도록 형성된다.
이와 같은 구성으로 이루어진 웨이퍼 레벨 패키지는, 열팽창에 의한 언더범프메탈(143)의 불규칙한 팽창이 상기 트렌치(150)에 의해 감소됨으로써, 언더범프메탈(143), 버퍼 패턴(145)과 범프(190)와의 접합력을 향상시킬 수 있다.
이하, 관련도면을 참조하여 본 발명의 일실시예에 따른 웨이퍼 레벨 패키지의 제조방법에 대하여 보다 상세히 설명하면 다음과 같다.
도 5 내지 도 9는 본 발명의 일실시예에 따른 웨이퍼 레벨 패키지의 제조방법을 순차적으로 나타낸 공정 단면도이다.
먼저, 도 5에 도시한 바와 같이, 기판(110)을 준비한다.
그런 다음, 상기 준비된 기판(110) 상에 칩 패드(120)를 형성한다. 이때, 도 5에는 하나의 칩 패드(120)가 형성된 단면도를 도시하였지만, 상기 기판(110)은 하나의 칩 패드(120)가 형성되는 것에 한정되지 않고 복수개의 칩 패드(120)가 형성될 수 있다.
칩 패드(120)를 형성한 후, 도 6에 도시한 바와 같이, 칩 패드(120)가 형성된 기판(120) 상부에 제1 패시베이션층(130)을 형성한다. 이때, 상기 제1 패시베이션층(130)은 절연물질로 형성하는 것이 바람직하다.
상기 제1 패시베이션층(130) 중 상기 칩 패드(120)와 대응되는 영역을 오픈 시킨 다음, 도전성 물질로 충진시켜 비아(135)를 형성한다.
그 다음으로, 상기 비아(135)가 형성된 제1 패시베이션층(130) 상에 금속물질을 도포한다. 상기 도포된 금속물질을 노광 및 현상 공정 또는 레이저 공정을 통하여, 도 7과 같이 금속 배선층(140), 언더범프메탈(143) 및 버퍼 패턴(145)을 형성한다.
이때, 상기 버퍼 패턴(145)은 상기 언더범프메탈(143) 중심에 형성되고, 상기 제1 패시베이션층(130)의 상부가 노출되는 트렌치(150)를 통해 상기 언더범프메탈(143)과 분리된다.
특히, 상기 버퍼 패턴(145)은 사각형, 삼각형 등 다양한 형상으로 형성될 수 있으나, 상기 버퍼 패턴(145) 상에 형성될 제1 범프의 형상 및 접착력등을 고려하여 원형으로 형성되는 것이 바람직하다.
상기 금속 배선층(140), 언더범프메탈(143) 및 버퍼 패턴(145)을 형성한 후, 도 8에 도시한 바와 같이, 그 상부에 제2 패시베이션층(160)을 형성한다.
상기 제2 패시베이션층(160)을 형성한 후, 상기 언더범프메탈(143) 및 버퍼 패턴(145)이 노출되도록 에칭 공정을 진행함으로써, 상기 제2 패시베이션층(160) 중 도시된 "A" 영역을 오픈시킨다.
이때, 상기 제2 패시베이션층(160)을 패터닝하게 되면, 도 9와 같이, 원형의 언더범프메탈(143) 및 버퍼 패턴(145)이 외부로 노출된다.
상기 제2 패시베이션층(160)을 패터닝한 다음, 상기 버퍼 패턴(145) 상에만 소정 크기를 갖는 제1 범프(170)를 형성한다. 이때, 상기 제1 범프(170)는 은(Ag)의 함유량이 적은 강성재질을 사용할 수 있다. 상기 제1 범프(170)을 강성재질을 사용함에 따라, 상기 제1 범프(170)가 외부의 기계적 충격에도 버퍼 패턴(145)과 떨어지지 않아 접착력을 향상시킬 수 있다.
상기 제1 범프(170)를 형성한 다음, 상기 트렌치(150)를 충진시키며, 상기 언더범프메탈(143) 및 제1 범프(170)를 덮는 제2 범프(180)를 형성함으로써, 도 2에 도시한 웨이퍼 레벨 패키지를 제조할 수 있다.
이때, 상기 제2 범프(180)는 트렌치(150)와 언더범프메탈(143) 상에 형성되므로, 종래 평면으로 형성되던 언더범프메탈보다 접합 면적이 증가 됨으로써, 접합력을 향상시킬 수 있다.
또한, 상기 트렌치(150)에 의해 언더범프메탈(143)과 버퍼 패턴(145) 사이에 소정의 여유 공간을 갖게 됨에 따라, 열에 의해 언더범프메탈(143)이 팽창하게 되어도 상기 언더범프메탈(143)과 제2 범프(180) 사이에 균열이 발생되는 것을 방지 할 수 있다.
이에 따라, 상기 제2 범프(180)는 은(Ag)의 함유량이 상기 제1 범프(170)보다 높은 연성재질의 물질을 사용하는 것이 바람직하며, 상기 연성재질의 물질로써 에폭시 물질을 사용할 수 있다.
한편, 도 4에 도시한 바와 같이, 상기 제2 패시베이션층(160)을 형성한 다음, 상기 "A" 영역에 하나의 범프(190)을 형성할 수도 있다.
이때, 상기 범프(190)는 솔더 범프 또는 에폭시 물질을 이용한 범프로 형성할 수 있다.
상술한 바와 같은 공정에 의해 제조된 본 발명의 일실시예에 따른 웨이퍼 레벨 패키지는, 언더범프메탈(143) 중심에 트렌치(150)를 통해 버퍼 패턴(145)을 형성함으로써, 언더범프메탈(143)과 그 상부에 형성되는 범프와의 접합면적을 증가시켜 접합력을 향상시킬 수 있다.
또한, 상기 버퍼 패턴(145) 상에 제1 범프(170)를 형성하고, 트렌치(150)와 언더범프메탈(143) 및 제1 범프(170) 상에 제2 범프(180)을 형성함으로써, 외부의 기계적 충격 및 열에 의한 팽창시 제1 및 제2 범프(170, 180)와의 균열을 방지할 수 있다.
이상에서 설명한 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러가지 치환, 변형 및 변경이 가능할 것이나, 이러한 치환, 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
도 1은 종래의 웨이퍼 레벨 패키지를 나타낸 단면도.
도 2는 본 발명의 일실시예에 따른 웨이퍼 레벨 패키지의 단면도.
도 3은 도 2의 언더범프메탈 및 버퍼 패턴의 평면도.
도 4는 본 발명의 일실시예에 따른 웨이퍼 레벨 패키지의 변형예를 나타낸 단면도.
도 5 내지 도 9는 본 발명의 일실시예에 따른 웨이퍼 레벨 패키지의 제조방법을 순차적으로 나타낸 공정 단면도.
< 도면의 주요부분에 대한 부호의 설명 >
110 : 기판 120 : 칩 패드
130 : 제1 패시베이션층 135 : 비아
140 : 금속 배선층 143 : 언더범프메탈
145 : 버퍼 패턴 150 : 제2 패시베이션층
160 : 트렌치 170 : 제1 범프
180 : 제2 범프

Claims (12)

  1. 상면에 복수개의 칩 패드를 구비한 기판;
    상기 칩 패드를 노출시키는 제1 패시베이션층;
    상기 제1 패시베이션층을 관통하여 상기 칩 패드에 접속되는 비아;
    상기 제1 패시베이션층 상에 형성되고, 상기 비아에 접속되는 금속 배선층;
    상기 제1 패시베이션층 상에 금속 배선층과 연결되도록 형성된 언더범프메탈;
    상기 언더범프메탈의 중심에 형성되고, 트렌치를 통해 상기 언더범프메탈과 분리된 버퍼 패턴;
    상기 언더범프메탈이 노출되도록 상기 제1 패시베이션층 상에 형성된 제2 패시베이션층;
    상기 버퍼 패턴 상에 형성된 제1 범프; 및
    상기 트렌치를 충진시키고, 상기 제1 범프 및 언더범프메탈 상에 형성된 제2 범프;
    를 포함하는 웨이퍼 레벨 패키지.
  2. 제1항에 있어서,
    상기 버퍼 패턴은 상기 언더범프메탈 중심에 원형으로 형성된 웨이퍼 레벨 패키지.
  3. 제1항에 있어서,
    상기 트렌치는 상기 제1 패시베이션층 상부가 노출되도록 형성된 웨이퍼 레벨 패키지.
  4. 제1항에 있어서,
    상기 제2 범프는 상기 제1 범프보다 많은 은(Ag)의 함유량을 갖는 웨이퍼 레벨 패키지.
  5. 제1항에 있어서,
    상기 제2 범프는 에폭시 물질로 형성된 웨이퍼 레벨 패키지.
  6. 상면에 복수개의 칩 패드를 구비한 기판;
    상기 칩 패드를 노출시키는 제1 패시베이션층;
    상기 제1 패시베이션층을 관통하여 상기 칩 패드에 접속되는 비아;
    상기 제1 패시베이션층 상에 형성되고, 상기 비아에 접속되는 금속 배선층;
    상기 제1 패시베이션층 상에 금속 배선층과 연결되도록 형성된 언더범프메탈;
    상기 언더범프메탈의 중심에 트렌치를 통해 상기 언더범프메탈과 분리된 버퍼 패턴;
    상기 언더범프메탈이 노출되도록 상기 제1 패시베이션층 상에 형성된 제2 패시베이션층; 및
    상기 트렌치를 충진시키고, 상기 버퍼 패턴 및 언더범프메탈 상에 형성된 범프;
    를 포함하는 웨이퍼 레벨 패키지.
  7. 복수개의 칩 패드가 형성된 기판을 준비하는 단계;
    상기 기판 상에 제1 패시베이션층을 형성하는 단계;
    상기 제1 패시베이션층을 패터닝하여 상기 칩 패드를 노출시키는 비아를 형성하는 단계;
    상기 비아를 포함하는 제1 패시베이션층 상에 금속물질을 도포하는 단계;
    상기 금속물질을 패터닝하여 상기 비아와 연결되는 금속 배선층, 상기 금속 배선층과 전기적으로 연결된 언더범프메탈 및 상기 언더범프메탈의 중심에 형성된트렌치를 통해 상기 언더범프메탈과 분리된 버퍼 패턴을 형성하는 단계;
    상기 언더범프메탈 상부가 오픈되도록 제 2 패시베이션층을 형성하는 단계;
    상기 버퍼 패턴 상에 제1 범프를 형성하는 단계; 및
    상기 트렌치를 충진시키고, 상기 제1 범프 및 언더범프메탈 상에 제2 범프를 형성하는 단계;
    를 포함하는 웨이퍼 레벨 패키지 제조방법.
  8. 제7항에 있어서,
    상기 버퍼 패턴은 상기 언더범프메탈 중심에 원형으로 형성되는 웨이퍼 레벨 패키지 제조방법.
  9. 제7항에 있어서,
    상기 트렌치는 상기 제1 패시베이션층 상부가 노출되도록 형성되는 웨이퍼 레벨 패키지 제조방법.
  10. 제7항에 있어서,
    상기 제2 범프는 상기 제1 범프보다 많은 은(Ag)의 함유량을 갖도록 형성하는 웨이퍼 레벨 패키지 제조방법.
  11. 제7항에 있어서,
    상기 제2 범프는 에폭시 물질을 사용하여 형성되는 웨이퍼 레벨 패키지 제조방법.
  12. 복수개의 칩 패드가 형성된 기판을 준비하는 단계;
    상기 기판 상에 제1 패시베이션층을 형성하는 단계;
    상기 제1 패시베이션층을 패터닝하여 상기 칩 패드를 노출시키는 비아를 형성하는 단계;
    상기 비아를 포함하는 제1 패시베이션층 상에 금속물질을 도포하는 단계;
    상기 금속물질을 패터닝하여 상기 비아와 연결되는 금속 배선층, 상기 금속 배선층과 전기적으로 연결된 언더범프메탈 및 상기 언더범프메탈의 중심에 형성된 트렌치를 통해 상기 언더범프메탈과 분리된 버퍼 패턴을 형성하는 단계;
    상기 언더범프메탈 상부가 오픈되도록 제 2 패시베이션층을 형성하는 단계; 및
    상기 트렌치를 충진시키고, 상기 버퍼 패턴 및 언더범프메탈 상에 범프를 형성하는 단계;
    를 포함하는 웨이퍼 레벨 패키지 제조방법.
KR1020080056817A 2008-06-17 2008-06-17 웨이퍼 레벨 패키지 및 그 제조방법 KR100979497B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020080056817A KR100979497B1 (ko) 2008-06-17 2008-06-17 웨이퍼 레벨 패키지 및 그 제조방법
US12/230,793 US7663250B2 (en) 2008-06-17 2008-09-04 Wafer level package and manufacturing method thereof
JP2008239910A JP4772844B2 (ja) 2008-06-17 2008-09-18 ウエハレベルパッケージ及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080056817A KR100979497B1 (ko) 2008-06-17 2008-06-17 웨이퍼 레벨 패키지 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20090131045A KR20090131045A (ko) 2009-12-28
KR100979497B1 true KR100979497B1 (ko) 2010-09-01

Family

ID=41413980

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080056817A KR100979497B1 (ko) 2008-06-17 2008-06-17 웨이퍼 레벨 패키지 및 그 제조방법

Country Status (3)

Country Link
US (1) US7663250B2 (ko)
JP (1) JP4772844B2 (ko)
KR (1) KR100979497B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9041215B2 (en) 2013-03-12 2015-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Single mask package apparatus and method
US11342283B2 (en) 2019-08-12 2022-05-24 Samsung Electronics Co., Ltd. Package substrate and semiconductor package including the same

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9029196B2 (en) 2003-11-10 2015-05-12 Stats Chippac, Ltd. Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
US8574959B2 (en) 2003-11-10 2013-11-05 Stats Chippac, Ltd. Semiconductor device and method of forming bump-on-lead interconnection
US8129841B2 (en) 2006-12-14 2012-03-06 Stats Chippac, Ltd. Solder joint flip chip interconnection
TWI478254B (zh) 2003-11-10 2015-03-21 Chippac Inc 引線上凸塊之倒裝晶片互連
US8026128B2 (en) 2004-11-10 2011-09-27 Stats Chippac, Ltd. Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
US7659633B2 (en) 2004-11-10 2010-02-09 Stats Chippac, Ltd. Solder joint flip chip interconnection having relief structure
US8216930B2 (en) * 2006-12-14 2012-07-10 Stats Chippac, Ltd. Solder joint flip chip interconnection having relief structure
USRE47600E1 (en) 2003-11-10 2019-09-10 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming electrical interconnect with stress relief void
US8841779B2 (en) 2005-03-25 2014-09-23 Stats Chippac, Ltd. Semiconductor device and method of forming high routing density BOL BONL and BONP interconnect sites on substrate
KR20070107154A (ko) 2005-03-25 2007-11-06 스태츠 칩팩, 엘티디. 기판상에 좁은 상호접속 사이트를 갖는 플립 칩 상호접속체
JP2010040599A (ja) * 2008-07-31 2010-02-18 Sanyo Electric Co Ltd 半導体モジュールおよび半導体装置
KR101534682B1 (ko) * 2009-03-13 2015-07-08 삼성전자주식회사 범프에 스틱을 구비하는 반도체 장치
KR101176348B1 (ko) 2010-02-05 2012-08-24 앰코 테크놀로지 코리아 주식회사 반도체 장치 및 그 제조 방법
US9355978B2 (en) * 2013-03-11 2016-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging devices and methods of manufacture thereof
US9548282B2 (en) 2012-11-08 2017-01-17 Nantong Fujitsu Microelectronics Co., Ltd. Metal contact for semiconductor device
CN102915986B (zh) 2012-11-08 2015-04-01 南通富士通微电子股份有限公司 芯片封装结构
US9379077B2 (en) * 2012-11-08 2016-06-28 Nantong Fujitsu Microelectronics Co., Ltd. Metal contact for semiconductor device
US10483132B2 (en) * 2012-12-28 2019-11-19 Taiwan Semiconductor Manufacturing Company, Ltd. Post-passivation interconnect structure and method of forming the same
JP2015095482A (ja) 2013-11-08 2015-05-18 アイメックＩｍｅｃ 半導体部品上へのマイクロバンプの作製方法
US9806046B2 (en) * 2014-03-13 2017-10-31 Taiwan Semiconductor Manufacturing Co., Ltd Semiconductor device structure and manufacturing method
KR102658923B1 (ko) 2016-09-12 2024-04-18 삼성전자주식회사 반도체 장치 및 반도체 패키지
DE102017210654B4 (de) * 2017-06-23 2022-06-09 Infineon Technologies Ag Elektronische Vorrichtung, die ein einen Hohlraum umfassendes Umverdrahtungsschicht-Pad umfasst
CN107731691A (zh) * 2017-10-12 2018-02-23 中芯长电半导体（江阴）有限公司 一种重新布线层结构及其制作方法
KR102709408B1 (ko) * 2019-11-14 2024-09-24 삼성전자주식회사 반도체 패키지
KR20210103743A (ko) 2020-02-14 2021-08-24 삼성전자주식회사 반도체 패키지 및 그의 제조 방법
KR20210113492A (ko) * 2020-03-06 2021-09-16 에스케이하이닉스 주식회사 반도체 기판, 반도체 기판을 포함하는 반도체 패키지 및 반도체 기판의 테스트 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07211720A (ja) * 1994-01-17 1995-08-11 Toshiba Corp フリップチップ及びその接合方法
KR20010049703A (ko) * 1999-07-06 2001-06-15 비센트 비.인그라시아, 알크 엠 아헨 응력 보상 합성물과 이를 이용하여 형성한 반도체 컴포넌트
KR20040083192A (ko) * 2003-03-21 2004-10-01 주식회사 하이닉스반도체 솔더 볼 패키지
KR100843735B1 (ko) * 2001-12-29 2008-07-04 페어차일드코리아반도체 주식회사 솔더범퍼에 필러가 있는 웨이퍼 레벨 칩 스케일 패키지

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1140940A (ja) * 1997-07-18 1999-02-12 Fuji Micro Kogyo Kk ボール・グリッド・アレイ型半導体パッケージにおける半田付け構造、および半田付け方法
JP4313520B2 (ja) * 2001-03-19 2009-08-12 株式会社フジクラ 半導体パッケージ
US6930032B2 (en) * 2002-05-14 2005-08-16 Freescale Semiconductor, Inc. Under bump metallurgy structural design for high reliability bumped packages
US7115998B2 (en) * 2002-08-29 2006-10-03 Micron Technology, Inc. Multi-component integrated circuit contacts
US7015590B2 (en) * 2003-01-10 2006-03-21 Samsung Electronics Co., Ltd. Reinforced solder bump structure and method for forming a reinforced solder bump
KR100541396B1 (ko) * 2003-10-22 2006-01-11 삼성전자주식회사 3차원 ｕｂｍ을 포함하는 솔더 범프 구조의 형성 방법
JP3863161B2 (ja) * 2004-01-20 2006-12-27 松下電器産業株式会社 半導体装置
TWI288447B (en) * 2005-04-12 2007-10-11 Siliconware Precision Industries Co Ltd Conductive bump structure for semiconductor device and fabrication method thereof
US7952206B2 (en) * 2005-09-27 2011-05-31 Agere Systems Inc. Solder bump structure for flip chip semiconductor devices and method of manufacture therefore
US20070114674A1 (en) * 2005-11-22 2007-05-24 Brown Matthew R Hybrid solder pad
JP2008091774A (ja) * 2006-10-04 2008-04-17 Fujikura Ltd 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07211720A (ja) * 1994-01-17 1995-08-11 Toshiba Corp フリップチップ及びその接合方法
KR20010049703A (ko) * 1999-07-06 2001-06-15 비센트 비.인그라시아, 알크 엠 아헨 응력 보상 합성물과 이를 이용하여 형성한 반도체 컴포넌트
KR100843735B1 (ko) * 2001-12-29 2008-07-04 페어차일드코리아반도체 주식회사 솔더범퍼에 필러가 있는 웨이퍼 레벨 칩 스케일 패키지
KR20040083192A (ko) * 2003-03-21 2004-10-01 주식회사 하이닉스반도체 솔더 볼 패키지

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9041215B2 (en) 2013-03-12 2015-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Single mask package apparatus and method
KR101571604B1 (ko) * 2013-03-12 2015-11-24 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 단일 마스크 패키지 장치 및 방법
US9530757B2 (en) 2013-03-12 2016-12-27 Taiwan Semiconductor Manufacturing Company, Ltd. Single mask package apparatus
US11342283B2 (en) 2019-08-12 2022-05-24 Samsung Electronics Co., Ltd. Package substrate and semiconductor package including the same
US11784139B2 (en) 2019-08-12 2023-10-10 Samsung Electronics Co., Ltd. Package substrate and semiconductor package including the same

Also Published As

Publication number Publication date
JP4772844B2 (ja) 2011-09-14
KR20090131045A (ko) 2009-12-28
US7663250B2 (en) 2010-02-16
US20090309216A1 (en) 2009-12-17
JP2009302500A (ja) 2009-12-24

Similar Documents

Publication Publication Date Title
KR100979497B1 (ko) 웨이퍼 레벨 패키지 및 그 제조방법
JP4874005B2 (ja) 半導体装置、その製造方法及びその実装方法
KR100604049B1 (ko) 반도체 칩 패키지 및 그 제조방법
TWI517323B (zh) 在半導體晶粒中用於減緩應力的路由層
TWI511253B (zh) 晶片封裝體
US9093333B1 (en) Integrated circuit device having extended under ball metallization
US20070200251A1 (en) Method of fabricating ultra thin flip-chip package
TWI551199B (zh) 具電性連接結構之基板及其製法
EP1471574B1 (en) Wiring substrate and electronic parts packaging structure
US9711377B2 (en) Method of manufacturing semiconductor device
US9583367B2 (en) Methods and apparatus for bump-on-trace chip packaging
JP3651346B2 (ja) 半導体装置およびその製造方法
US8154125B2 (en) Chip package structure
KR100699892B1 (ko) 솔더접합신뢰도 개선을 위한 락킹 구조를 갖는 반도체 소자및 인쇄회로기판
US20130277828A1 (en) Methods and Apparatus for bump-on-trace Chip Packaging
KR101067106B1 (ko) 웨이퍼 레벨 패키지 및 그 제조방법
US20090115036A1 (en) Semiconductor chip package having metal bump and method of fabricating same
TWI467723B (zh) 半導體封裝件及其製法
US9373526B2 (en) Chip package and method for forming the same
CN114171467A (zh) 一种半导体封装结构
CN113223971A (zh) 半导体器件及制造该半导体器件的方法
JP4728079B2 (ja) 半導体装置用基板および半導体装置
US11769737B2 (en) Semiconductor package
KR102589841B1 (ko) 반도체 패키지 및 그 제조방법
KR20070006110A (ko) 웨이퍼 레벨 공정을 이용한 플립칩 패키지 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee