[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR100964233B1 - 평판 표시 장치 - Google Patents

평판 표시 장치 Download PDF

Info

Publication number
KR100964233B1
KR100964233B1 KR1020080102462A KR20080102462A KR100964233B1 KR 100964233 B1 KR100964233 B1 KR 100964233B1 KR 1020080102462 A KR1020080102462 A KR 1020080102462A KR 20080102462 A KR20080102462 A KR 20080102462A KR 100964233 B1 KR100964233 B1 KR 100964233B1
Authority
KR
South Korea
Prior art keywords
pixel electrode
driving circuit
electrode
flat panel
photodiode
Prior art date
Application number
KR1020080102462A
Other languages
English (en)
Other versions
KR20100043430A (ko
Inventor
최덕영
박용성
김도엽
안순성
최인호
Original Assignee
삼성모바일디스플레이주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성모바일디스플레이주식회사 filed Critical 삼성모바일디스플레이주식회사
Priority to KR1020080102462A priority Critical patent/KR100964233B1/ko
Publication of KR20100043430A publication Critical patent/KR20100043430A/ko
Application granted granted Critical
Publication of KR100964233B1 publication Critical patent/KR100964233B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/068—Polycarbonate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13069—Thin film transistor [TFT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

균질한 화질을 확보할 수 있도록, 본 발명은 가시광선을 구현하는 표시부를 각각 구비하는 복수 개의 부화소 및 상기 복수 개의 부화소들간의 이격된 공간에 적어도 하나의 포토 다이오드를 구비하는 평판 표시 장치로서, 각 부화소는, 구동 회로부; 상기 구동 회로부를 덮고 비아홀이 형성된 절연층; 및 상기 구동 회로부에 전기적으로 연결되는 화소 전극을 포함하고, 상기 화소 전극들 중 적어도 두 개의 화소 전극들에 있어서 상기 비아홀의 위치가 상이한 것을 특징으로 하는 평판 표시 장치를 제공한다.

Description

평판 표시 장치{Flat panel display device}
본 발명은 평판 표시 장치에 관한 것으로 더 상세하게는 균질한 화질을 용이하게 확보할 수 있는 평판 표시 장치에 관한 것이다.
근래에 표시 장치는 휴대가 가능한 박형의 평판 표시 장치형태로 많이 사용되고 있다. 또한 이러한 평판 표시 장치에 터치 패널 기능을 적용하는 제품들이 많이 사용되기 시작하는 추세이다.
터치 패널 기능을 적용하게 되면 디스플레이 기능만 하던 평판 표시 장치의 패널 표면에 사용자의 손가락이나 펜 등을 접촉하여 표시 장치가 입력 장치 기능도 하게 된다.
이러한 터치 패널 기능을 적용하기 위하여 다양한 방식이 사용되는데 그 중에서 광 센싱 방식은 입사되는 광에 의하여 발생하는 전류를 감지하는 포토 다이오드를 포함하는 방식이다. 포토 다이오드는 평판 표시 장치의 구동 회로부를 형성하는 공정에서 동시에 형성할 수 있어서 평판 표시 장치의 전체 제작 공정이 간소화되는 장점이 있다.
그러나 포토 다이오드를 배치함으로 인하여 평판 표시 장치의 각 부화소의 표시부가 불규칙하게 배치되어 화질이 균질하지 않게 된다. 이는 포토 다이오드가 각 부화소의 구동 회로부들 사이의 공간에 배치되게 되므로 각 부화소의 표시부들간의 간격을 동일하게 하기가 용이하지 않기 때문이다.
특히 포토 다이오드는 모든 부화소들 사이의 이격된 공간에 배치되는 것이 아니고, 평판 표시 장치의 면적에 맞추어 일정한 간격을 두고 띄엄띄엄 배치되는데 포토 다이오드가 배치되는 주변의 부화소들의 구동 회로부들은 서로 벌어지게 되고, 이로 인하여 포토 다이오드가 배치되지 않은 영역의 부화소들의 구동 회로부들간의 간격보다 커진다. 이렇게 벌어진 간격은 평판 표시 장치가 완성된 후 사용 시 줄무늬 등의 화질 불량을 발생한다.
본 발명은 균질한 화질을 용이하게 확보할 수 있는 평판 표시 장치를 제공할 수 있다.
본 발명은 가시광선을 구현하는 표시부를 각각 구비하는 복수 개의 부화소 및 상기 복수 개의 부화소들간의 이격된 공간에 적어도 하나의 포토 다이오드를 구비하는 평판 표시 장치로서, 각 부화소는, 구동 회로부; 상기 구동 회로부를 덮고 비아홀이 형성된 절연층; 및 상기 구동 회로부에 전기적으로 연결되는 화소 전극을 포함하고, 상기 화소 전극들 중 적어도 두 개의 화소 전극들에 있어서 상기 비아홀의 위치가 상이한 것을 특징으로 하는 평판 표시 장치를 개시한다.
본 발명에 있어서 상기 포토 다이오드의 상, 하에 배치된 각 부화소들의 상기 비아홀들은 상기 포토 다이오드를 중심으로 멀어지는 방향으로 대칭되도록 배치될 수 있다.
본 발명에 있어서 상기 표시부들 중 서로 인접한 표시부들간의 간격이 일정할 수 있다.
본 발명에 있어서 상기 구동 회로부는 박막 트랜지스터를 포함하고, 상기 박막 트랜지스터의 드레인 전극은 상기 비아홀을 통하여 상기 화소 전극과 전기적으로 연결될 수 있다.
본 발명에 있어서 상기 표시부는 상기 화소 전극과 전기적으로 연결되는 유 기 발광층을 포함할 수 있다.
본 발명에 있어서 상기 표시부에 전기적으로 연결되고 상기 화소 전극과 반대 극성을 갖는 대향 전극을 더 포함할 수 있다.
본 발명에 관한 평판 표시 장치는 균질한 화질을 용이하게 확보할 수 있다.
도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
이하 첨부된 도면들에 도시된 본 발명에 관한 실시예를 참조하여 본 발명의 구성 및 작용을 상세히 설명한다.
도 1은 포토 다이오드가 포함되지 않은 일반적인 평판 표시 장치를 개략적으로 도시한 평면도이다.
설명의 편의를 위하여 도 1에는 6 개의 부화소만을 도시하고 있다. 각 부화소는 구동 회로부 영역(101), 비아홀(102), 화소 전극(103) 및 표시부(104)를 포함한다.
구동 회로부 영역(101)은 각 부화소들의 표시부(104)에서 가시광선이 구현되도록 표시부(104)에 전기적 신호를 가해주는 구동 회로부가 포함된 영역이다. 구동 회로부 영역(101)에는 구동 회로부가 배치되는데 구동 회로부는 박막 트랜지스 터(thin film transistor:TFT)가 포함될 수 있다.
구동 회로부 영역(101)내에 박막 트랜지스터가 배치되고 나서 구동 회로부 영역(101)을 덮는 절연층(미도시)을 형성한다.
절연층의 소정의 영역을 개구하여 비아홀(102)을 형성한다. 그리고 나서 화소 전극(103)을 형성한다. 비아홀(102)을 통하여 화소 전극(103)과 구동 회로부 영역(101)내에 배치된 박막 트랜지스터가 전기적으로 연결된다.
화소 전극(103)상에 표시부가 형성된다. 표시부는 다양한 형태일 수 있는데 유기 발광 표시 장치인 경우에 표시부(104)는 유기 발광층을 포함하고, 유기 발광층은 화소 전극(103)과 전기적으로 연결된다.
그리고 나서 표시부(104)상에 대향 전극(미도시)을 형성하여 표시부(104)의 양 단에 전압을 인가하여 표시부(104)를 통하여 가시광선을 구현하게 된다.
도 1에 도시한 평판 표시 장치는 각 부화소들의 표시부(104)들간의 간격이 서로 일정하다. 즉 인접한 표시부(104)들간의 좌, 우 간격 및 상, 하 간격 모두 일정하여 균질한 화상을 확보할 수 있다.
이와 같이 포토 다이오드가 포함되지 않은 일반적인 평판 표시 장치에서 표시부(104)들간의 간격은 일정하게 유지하는 것이 용이하였다. 그러나 후술하는 포토 다이오드가 포함된 평판 표시 장치는 표시부들간의 간격을 유지하는 것이 용이하지 않다.
그러나 본 발명은 포토 다이오드가 포함된 구조에서도 표시부들간의 간격을 일정하게 유지한다. 이를 도 2 및 도 3을 참조하면서 설명하기로 한다.
도 2는 본 발명의 일 실시예에 관한 평판 표시 장치를 개략적으로 도시한 평면도이고, 도 3은 본 발명의 일 실시예에 관한 평판 표시 장치를 개략적으로 도시한 단면도이다.
도 2를 참조하면 평판 표시 장치는 부화소(201)들과 포토 다이오드(210)를 포함한다. 도 2에는 설명의 편의를 위하여 기판, 구동 회로부의 구체적인 구성 등에 관하여는 도시하지 않고 있다. 이러한 것은 도 3을 참조하면서 자세하게 설명하기로 한다.
도 2를 참조하면 본 실시예의 평판 표시 장치는 12 개의 부화소를 도시하고 있다. 이는 설명의 편의를 위하여 평판 표시 장치의 일부를 도시한 것이다. 평판 표시 장치의 각 부화소는 구동 회로부 영역(201), 비아홀(202), 화소 전극(203) 및 표시부(204)를 포함한다.
구동 회로부 영역(201)은 각 부화소들의 표시부에서 가시광선이 구현되도록 표시부에 전기적 신호를 가해주는 부분이다. 구동 회로부 영역(201)에는 구동 회로부가 배치되는데 구동 회로부는 박막 트랜지스터(thin film transistor:TFT)가 포함될 수 있다.
구동 회로부 영역(201)들 간의 이격된 공간 중 소정의 공간에 포토 다이오드(210)가 배치된다. 포토 다이오드(210)는 외부로부터 입사되는 빛을 수광하여 전류를 발생하는 역할을 한다. 포토 다이오드(210)는 캐소드 전극과 애노드 전극을 포함하고 있는데 일반적인 다이오드와 달리 역 바이어스 전압을 걸어주어 광의 휘도에 따라 전류를 발생하게 된다.
포토 다이오드(210)는 터치 패널 기능을 위하여 배치되므로 손가락의 면적을 고려하여 평판 표시 장치의 전체 영역에 띄엄띄엄 골고루 배치된다. 도 2는 포토 다이오드(210)가 배치되어 있는 영역의 일부를 표시한 것이다.
포토 다이오드(210)는 구동 회로부 영역(201)의 구동 회로부와 동시에 형성한다. 그러므로 포토 다이오드(210)는 구동 회로부 영역(201)들간의 이격된 공간에 배치된다.
설명의 편의를 위하여 도 2의 좌측 상단의 3개의 부화소(201)들을 예를 들어 설명하기로 한다. 가장 좌측부터 차례대로 제1 구동 회로부 영역(201A), 제2 구동 회로부 영역(201B) 및 제3 구동 회로부 영역(201C)이라고 정의한다.
제1 구동 회로부 영역(201A)에 전기적으로 연결되는 화소 전극(203)을 제1 화소 전극(203A), 제1 구동 회로부 영역(201A)과 제1 화소 전극(203A)을 연결하는 비아홀(202)을 제1 비아홀(202A) 및 제1 화소 전극(203A)에 형성되는 표시부(204)를 제1 표시부(204A)라고 정의한다.
제2 구동 회로부 영역(201B)에 전기적으로 연결되는 화소 전극(203)을 제2 화소 전극(203B), 제2 구동 회로부 영역(201B)과 제2 화소 전극(203B)을 연결하는 비아홀(202)을 제2 비아홀(202B) 및 제2 화소 전극(203B)에 형성되는 표시부(204)를 제2 표시부(204B)라고 정의한다.
제3 구동 회로부 영역(201C)에 전기적으로 연결되는 화소 전극(203)을 제3 화소 전극(203C), 제3 구동 회로부 영역(201C)과 제3 화소 전극(203C)을 연결하는 비아홀(202)을 제3 비아홀(202C) 및 제3 화소 전극(203C)에 형성되는 표시부(204) 를 제3 표시부(204C)라고 정의한다.
구동 회로부 영역(201)의 내에 박막 트랜지스터와 같은 구동 회로부가 배치되고 나서 구동 회로부 영역(201)을 덮는 절연층(미도시)을 형성한다.
절연층의 소정의 영역을 개구하여 비아홀(202)을 형성한다. 그리고 나서 화소 전극(203)을 형성한다. 비아홀(202)을 통하여 화소 전극(203)과 구동 회로부 영역(201)내에 배치된 구동 회로부가 전기적으로 연결된다.
본 실시예의 평판 표시 장치는 적어도 두 개의 화소 전극(203)들에 있어서 비아홀(202)의 위치가 상이하다. 도 2를 참조하면 제1 화소 전극(203A)에 있어서 제1 비아홀(202A)의 위치와 제2 화소 전극(203B)에 있어서 제2 비아홀(202B)의 위치가 상이하다.
구체적으로 설명하면 제1 비아홀(202A)은 제1 화소 전극(203A)의 우측 상단 부근에 배치되나 제2 비아홀(202B)은 제2 화소 전극(203B)의 좌측 상단 부근에 배치된다. 또한 제3 비아홀(202C)는 제3 화소 전극(203C)의 중앙 상단 부근에 배치된다.
이를 통하여 제1 화소 전극(203A)과 제2 화소 전극(203B)간의 거리, 제2 화소 전극(203B)과 제3 화소 전극(203C)간의 거리를 일정하게 조정할 수 있다. 제3 화소 전극(203C)의 우측에 배치된 화소 전극들도 비아홀과의 위치를 상이하게 함으로 인하여 화소 전극(203)들간의 간격을 전체적으로 일정하게 할 수 있다.
제1 화소 전극(203A)상에 제1 표시부(204A)를 형성하고, 제2 화소 전극(203B)상에 제2 표시부(204B)를 형성하며, 제3 화소 전극(203C)상에 제3 표시 부(204C)를 형성한다.
화소 전극(203)들간의 거리가 일정하므로 제1 표시부(204A)와 제2 표시부(204B)간의 거리 및 제2 표시부(204B)와 제3 표시부(204C)간의 거리가 일정하다. 또한 각 표시부(204)들간의 간격을 일정하게 조정할 수 있다.
이를 통하여 포토 다이오드(210)가 배치되어도 표시부(204)들을 동일한 간격으로 배열하여 균질한 화질 특성을 구현할 수 있는 평판 표시 장치를 제조할 수 있다.
또한 도 2를 참조하면 포토 다이오드(210)의 상, 하에 배치된 각 부화소들의 비아홀(202)들은 포토 다이오드(210)를 중심으로 멀어지는 방향으로 대칭되도록 배치된다. 즉 포토 다이오드(210)를 중심으로 각 표시부(204)가 포토 다이오드(210)에 비아홀(202)보다 가깝게 배치된다.
이를 통하여 표시부(204)들간의 상, 하 간격을 좁힐 수 있어서 표시부(204)들간의 간격을 최소화하면서 일정하게 유지하는 것이 가능하다. 결과적으로 표시부(204)의 면적을 최대화하여 휘도를 향상할 수 있다.
도 3은 본 발명의 일 실시예에 관한 평판 표시 장치를 개략적으로 도시한 단면도이다. 도 3은 도 2의 부화소들 중 포토 다이오드(210)를 중심으로 좌측 상단의 세 개의 부화소들과 우측 상단의 한 개의 부화소들에 대응된다.
본 실시예에서는 유기 발광층을 포함하는 유기 발광 표시 장치를 설명하기로 한다. 그러나 본 발명은 이에 한정되지 않는다. 포토 다이오드를 구비하는 액정 표시 장치에도 적용할 수 있음은 물론이다.
평판 표시 장치(1000)는 크게 기판(1001), 박막 트랜지스터(TFT) 및 유기 발광 소자(1010)를 포함한다. 유기 발광 소자(1010)는 화소 전극(1011), 유기 발광층을 구비하는 중간층(1012) 및 대향 전극(1013)을 포함한다.
기판(1001)은 SiO2를 주성분으로 하는 투명한 유리 재질로 이루어질 수 있다. 기판(1001)은 반드시 이에 한정되는 것은 아니며 투명한 플라스틱 재질로 형성할 수도 있다. 플라스틱 재질은 절연성 유기물인 폴리에테르술폰(PES, polyethersulphone), 폴리아크릴레이트(PAR, polyacrylate), 폴리에테르 이미드(PEI, polyetherimide), 폴리에틸렌 나프탈레이트(PEN, polyethyelenen napthalate), 폴리에틸렌 테레프탈레이드(PET, polyethyeleneterepthalate), 폴리페닐렌 설파이드(polyphenylene sulfide: PPS), 폴리아릴레이트(polyallylate), 폴리이미드(polyimide), 폴리카보네이트(PC), 셀룰로오스 트리 아세테이트(TAC), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate: CAP)로 이루어진 그룹으로부터 선택되는 유기물일 수 있다.
화상이 기판(1001)방향으로 구현되는 배면 발광형인 경우에 기판(1001)은 투명한 재질로 형성해야 한다. 그러나 화상이 기판(1001)의 반대 방향으로 구현되는 전면 발광형인 경우에 기판(1001)은 반드시 투명한 재질로 형성할 필요는 없다. 이 경우 금속으로 기판(1001)을 형성할 수 있다. 금속으로 기판(1001)을 형성할 경우 기판(1001)은 탄소, 철, 크롬, 망간, 니켈, 티타늄, 몰리브덴, 스테인레스 스틸(SUS), Invar 합금, Inconel 합금 및 Kovar 합금으로 이루어진 군으로부터 선택 된 하나 이상을 포함할 수 있으나, 이에 한정되는 것은 아니다. 기판(1001)은 금속 포일로 형성할 수도 있다.
기판(1001)의 상부에 평활한 면을 형성하고 기판(1001)상부로 불순 원소가 침투하는 것을 차단하기 위하여 기판(1001)의 상부에 버퍼층(1002)을 형성할 수 있다. 버퍼층(1002)은 SiO2 및/또는 SiNx 등으로 형성할 수 있다.
버퍼층(1002)상에는 박막 트랜지스터(TFT)가 형성된다. 이 박막 트랜지스터(TFT)는 각 부화소별로 적어도 하나씩 형성되는 데, 이 중 하나는 유기 발광 소자(1010)에 전기적으로 연결되어 구동 회로부 역할을 한다. 도 3에는 설명의 편의를 위하여 4개의 부화소를 도시하고 있고, 각 부화소별로 구동 회로부 기능을 하는 박막 트랜지스터(TFT)를 도시하고 있다.
구체적으로 버퍼층(1002)상에 소정 패턴의 활성층(1003)이 형성된다. 활성층(1003)은 아모퍼스 실리콘 또는 폴리 실리콘과 같은 무기 반도체나 유기 반도체로 형성될 수 있고 소스 영역, 드레인 영역 및 채널 영역을 포함한다.
소스 및 드레인 영역은 아모퍼스 실리콘 또는 폴리 실리콘으로 형성한 활성층(1003)에 불순물을 도핑하여 형성할 수 있다. 3족 원소인 붕소(B)등으로 도핑하면 p-type, 5족 원소인 질소(N)등으로 도핑하면 n-type 반도체를 형성할 수 있다.
활성층(1003)의 상부에는 게이트 절연막(1004)이 형성되고, 게이트 절연막(1004)상부의 소정 영역에는 게이트 전극(1005)이 형성된다. 게이트 절연막(1004)은 활성층(1003)과 게이트 전극(1005)을 절연하기 위한 것으로 유기물 또 는 SiNx, SiO2같은 무기물로 형성할 수 있다.
게이트 전극(1005)은 Au, Ag, Cu, Ni, Pt, Pd, Al, Mo, 또는 Al:Nd, Mo:W 합금 등과 같은 금속 또는 금속의 합금으로 이루어질 수 있으나 이에 한정되지 않고 인접층과의 밀착성, 적층되는 층의 평탄성, 전기 저항 및 가공성등을 고려하여 다양한 재료를 사용할 수 있다. 게이트 전극(1005)은 TFT 온/오프 신호를 인가하는 게이트 라인(미도시)과 연결되어 있다.
게이트 전극(1005)의 상부로는 컨택홀을 구비하는 층간 절연막(1006)이 형성된다. 컨택홀을 통해 소스 전극(1007) 및 드레인 전극(1008)이 각각 활성층(1003)의 소스 및 드레인 영역에 접하도록 형성한다. 소스 전극(1007) 및 드레인 전극(1008)을 이루는 물질은 Au, Pd, Pt, Ni, Rh, Ru, Ir, Os 외에도, Al, Mo, Al:Nd 합금, MoW 합금 등과 같은 2 종 이상의 금속으로 이루어진 합금을 사용할 수 있으며 이에 한정되지는 않는다.
이렇게 형성된 TFT들은 패시베이션 기능을 하는 절연층(1009)으로 덮여 보호된다. 절연층(1009)은 무기 절연막 및/또는 유기 절연막을 사용할 수 있는데 무기 절연막으로는 SiO2, SiNx, SiON, Al2O3, TiO2, Ta2O5, HfO2, ZrO2, BST, PZT 등이 포함되도록 할 수 있고, 유기 절연막으로는 일반 범용고분자(PMMA, PS), phenol그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드 등이 포함되도록 할 수 있다. 절연층(1009)은 무기 절연막과 유기 절연 막의 복합 적층체로도 형성될 수 있다.
도 3을 참조하면 좌측의 3개의 부화소들을 구동하는 박막 트랜지스터들간의 간격은 일정하나 가장 오른쪽의 부화소는 일정한 거리를 갖고 떨어져 있다. 이는 광센싱을 위한 포토 다이오드(미도시)를 위하여 이격되는 부분이다. 도 3에서는 이러한 공간을 PD로 표시하였다. 즉 PD는 포토 다이오드의 배치를 위하여 필요한 부화소들간의 이격된 간격을 말한다.
이러한 이격된 간격으로 인하여 구동 회로부인 박막 트랜지스터가 불규칙한 간격으로 배열되게 된다. 박막 트랜지스터의 불규칙한 간격으로 인하여 표시부들도 불규칙한 간격을 갖게 될 수 있다. 그러나 본 발명은 후술하는 방법으로 표시부들간의 간격을 균일하게 유지할 수 있다.
드레인 전극(1008)을 노출하도록 절연층(1009)에 비아홀(1009a, 1009b, 1009c, 1009d)을 형성한다. 비아홀(1009a, 1009b, 1009c, 1009d)을 통하여 화소 전극(1011)은 드레인 전극(1008)과 전기적으로 연결된다.
도 3에 도시된 네 개의 부화소에 관한 설명의 편의를 위하여 도 3의 좌측에서부터 각 비아홀(1009)들을 제1 비아홀(1009a), 제2 비아홀(1009b), 제3 비아홀(1009c) 및 제4 비아홀(1009d)이라고 정의한다,
또한 같은 순서대로 각 화소 전극(1011)을 제1 화소 전극(1011a), 제2 화소 전극(1011b), 제3 화소 전극(1011c) 및 제4 화소 전극(1011d)이라고 정의한다.
본 실시예의 평판 표시 장치(1000)는 적어도 두 개의 화소 전극(1011)들에 있어서 비아홀(1009a, 1009b, 1009c, 1009d)들의 위치가 상이하다.
그리고 제4 비아홀(1009d)은 제4 화소 전극(1011d)의 우측단 부근에 배치되어 PD를 중심으로 제3 비아홀(1009c)과 대칭을 이룬다.
구체적으로 설명하면 제1 비아홀(1009a)은 제1 화소 전극(1011a)의 중앙 부근에 배치되나 제2 비아홀(1009b)은 제2 화소 전극(1011b)의 좌측 부분에 배치된다. 또한 제3 비아홀(1009c)는 제3 화소 전극(1011c)의 좌측단 부근에 배치된다.
도 3을 참조하면 화소 전극(1011)의 부분 중 비아홀(1009)을 중심으로 좌측의 부분의 길이를 X, 우측의 부분을 Y라고 표시하였다. 제1 화소 전극(1011a)의 X1보다 제2 화소 전극(1011b)의 X2가 작다. 또한 제3 화소 전극(1011c)의 X3은 X2보다 작다. 제4 화소 전극(1011d)의 X4는 X3과 같다.
마찬가지로 제1 화소 전극(1011a)의 Y1보다 제2 화소 전극(1011b)의 Y2가 크다. 또한 제3 화소 전극(1011c)의 Y3은 Y2보다 크다. 제4 화소 전극(1011d)의 Y4는 Y3과 같다.
이를 통하여 제1 화소 전극(1011a)과 제2 화소 전극(1011b)간의 거리, 제2 화소 전극(1011b)과 제3 화소 전극(1011c)간의 거리 및 제3 화소 전극(1011c)과 제4 화소 전극(1011d)간의 거리를 일정하게 조정할 수 있다.
도시하지 않았으나 본 발명은 이에 한정되지 않는다. 즉 두 개 이상의 부화소들의 화소 전극(1011)에 있어서 비아홀(1009a, 1009b, 1009c, 1009d)의 위치를 상이하게 하여 화소 전극(1011)들간의 간격을 동일하게 할 수 있다.
특히 제3 비아홀(1009c)이 형성된 위치의 드레인 전극(1008c)은 다른 드레인 전극과 형태가 다르다. 즉 드레인 전극(1008c)이 우측으로 더 연장되어 있다. 이는 제3 비아홀(1009c)을 우측으로 배치하여 제3 화소 전극(1011c)을 최대한 우측으로 배치하기 위함이다.
그리고 나서 화소 전극(1011)을 덮도록 절연물로 화소 정의막(1020)(pixel define layer)이 형성된다. 화소 정의막(1020)에 소정의 개구를 형성하여 화소 전 극(1011)이 노출되도록 한다. 노출된 화소 전극(1011)상에 유기 발광 소자(1010)의 중간층(1012)을 형성한다. 그리고, 전체 화소들을 모두 덮도록 유기 발광 소자(130)의 대향 전극(1013)이 형성된다.
각 전극들은 다음과 같은 구성을 갖도록 형성한다. 화소 전극(1011)은 애노드 전극이 되고 대향 전극(1013)은 캐소드 전극이 될 수 있다.
대향 전극(1013)의 방향으로 화상을 구현하는 전면 발광형(top emission type)일 경우, 화소 전극(1011)은 반사 전극으로 구비될 수 있고, 대향 전극(1013)은 투명 전극으로 구비될 수 있다. 이 때, 화소 전극(1011)이 되는 반사 전극은 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Li, Ca 및 이들의 화합물 등으로 반사막을 형성한다.
그리고, 대향 전극(1013)은 일함수가 작은 금속 즉, Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Li, Ca 및 이들의 화합물을 박막으로 형성한다. 저항을 낮추기 위하여 대향 전극(1013)상에 ITO, IZO, ZnO, 또는 In2O3 등의 투명 도전물질로 보조 전극층이나 버스 전극 라인을 형성할 수 있다.
양면 발광형의 경우, 화소 전극(1011)과 대향 전극(1013) 모두를 투명 전극으로 형성할 수 있다.
기판(1001)방향으로 화면을 구현하는 배면 발광형(bottom emission type) 의 경우 화소 전극(1011)은 투명 전극이 되고, 대향 전극(1013)은 반사전극이 될 수 있다. 화소 전극(1011)은 일함수가 높은 ITO, IZO, ZnO, 또는 In2O3 등으로 형성되고, 대향 전극(1013)은 일함수가 작은 금속 즉, Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Li, Ca 등으로 형성될 수 있다.
화소 전극(1011) 및 대향 전극(1013)은 반드시 전술한 물질로 형성되는 것에 한정되지 않으며, 전도성 유기물이나, Ag, Mg, Cu 등 도전입자들이 포함된 전도성 페이스트 등으로 형성할 수도 있다. 이러한 전도성 페이스트를 사용할 경우, 잉크젯 프린팅 방법을 사용하여 프린팅할 수 있으며, 프린팅 후에는 소성하여 전극으로 형성할 수 있다. 또한 화소 전극(1011)과 대향 전극(1013)의 극성은 서로 바뀔 수 있다.
화소 전극(1011)과 대향 전극(1013)의 사이에 개재된 중간층(1012)은 평판 표시 장치(1000)의 표시부 역할을 하고, 가시 광선을 발생하는 유기 발광층을 구비한다. 중간층(1012)은 화소 전극(1011)과 대향 전극(1013)의 전기적 구동에 의해 발광한다.
중간층(1012)은 유기물로 형성할 수 있다. 중간층(1012)의 유기 발광층이 저분자 유기물로 형성되는 경우 유기 발광층을 중심으로 대향 전극(1011)의 방향으로 홀 수송층(hole transport layer: HTL) 및 홀 주입층(hole injection layer: HIL) 등이 적층되고, 제2 전극(133) 방향으로 전자 수송층(electron transport layer: ETL) 및 전자 주입층(electron injection layer: EIL) 등이 적층되도록 형성된다. 이외에도 필요에 따라 다양한 층들이 적층될 수 있다. 사용 가능한 유기 재료도 구리 프탈로시아닌(CuPc: copper phthalocyanine), N,N-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘 (N,N'-Di(naphthalene-1-yl)-N,N'-diphenyl-benzidine: NPB) , 트리스-8-하이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3) 등을 비롯해 다양하게 적용 가능하다.
한편, 중간층(1012)의 유기 발광층이 고분자 유기물로 형성되는 경우에는 유기 발광층을 중심으로 화소 전극(1011)의 방향으로 홀 수송층(hole transport layer: HTL)만이 포함될 수 있다. 상기 고분자 홀 수송층은 폴리에틸렌 디히드록시티오펜 (PEDOT: poly-(2,4)-ethylene-dihydroxy thiophene)이나, 폴리아닐린(PANI: polyaniline) 등을 사용하여 잉크젯 프린팅이나 스핀 코팅의 방법에 의해 화소 전극(1011) 상부에 형성되며, 고분자 유기 발광층은 PPV, Soluble PPV's, Cyano-PPV, 폴리플루오렌(Polyfluorene) 등을 사용할 수 있으며 잉크젯 프린팅이나 스핀 코팅 또는 레이저를 이용한 열전사방식 등의 통상의 방법으로 컬러 패턴을 형성할 수 있다.
본 실시예의 평판 표시 장치(1000)는 각 부화소들에 포함된 각 화소 전극(1011)들간의 거리가 일정하므로 표시부인 중간층(1012)들간의 간격을 일정하게 조정할 수 있다.
이를 통하여 광센싱을 위한 포토 다이오드(미도시)가 배치되어도 표시부를 동일한 간격으로 배열하여 균질한 화질 특성을 구현할 수 있다.
도시하지 않았으나 포토 다이오드(미도시)의 상, 하에 배치된 각 부화소들의 비아홀(1009)들은 포토 다이오드(미도시)를 중심으로 멀어지는 방향으로 대칭되도록 배치된다. 즉 포토 다이오드를 중심으로 각 중간층(1012)이 포토 다이오드에 비아홀(1009)보다 가깝게 배치된다.
이를 통하여 중간층(1012)들간의 간격을 좁힐 수 있어서 중간층(1012)들간의 간격을 최소화하면서 일정하게 유지하는 것이 가능하다. 결과적으로 중간층(1012)의 면적을 최대화할 수 있어서 휘도를 향상할 수 있다.
도시하지 않았으나 기판(1001)의 일 면에 대향하도록 밀봉 부재가 배치될 수 있다. 밀봉 부재는 외부의 수분이나 산소 등으로부터 유기 발광 소자(1010)를 보호하기 위해 형성하는 것으로 밀봉 부재는 투명한 재질로 형성된다. 이를 위해 글라스, 플라스틱 또는 유기물과 무기물의 복수의 중첩된 구조일 수도 있다.
도 1은 포토 다이오드가 포함되지 않은 평판 표시 장치를 개략적으로 도시한 평면도이다.
도 2는 본 발명의 일 실시예에 관한 평판 표시 장치를 개략적으로 도시한 평면도이다.
도 3은 본 발명의 일 실시예에 관한 평판 표시 장치를 개략적으로 도시한 단면도이다.
<도면의 주요부분에 대한 부호의 간단한 설명>
101, 201: 구동 회로부 영역
102, 202, 1009a, 1009b, 1009c, 1009d: 비아홀
103, 203, 1011: 화소 전극
104, 204: 표시부
210: 포토 다이오드 1000: 평판 표시 장치
1001: 기판 1010: 유기 발광 소자
1012: 중간층 1013: 대향 전극
1009: 절연층
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제

Claims (6)

  1. 가시광선을 구현하는 표시부를 각각 구비하는 복수 개의 부화소 및 상기 복수 개의 부화소들간의 이격된 공간에 적어도 하나의 포토 다이오드를 구비하는 평판 표시 장치로서,
    각 부화소는,
    구동 회로부;
    상기 구동 회로부를 덮고 비아홀이 형성된 절연층;
    상기 절연층 상에 형성되고 상기 비아홀을 통하여 상기 구동 회로부에 전기적으로 연결되는 화소 전극; 및
    상기 화소 전극과 반대 극성을 갖는 대향 전극을 포함하고,
    상기 표시부는 상기 화소 전극과 상기 대향 전극 사이에 배치되어 상기 화소 전극과 상기 대향 전극 각각에 전기적으로 연결되고, 상기 화소 전극들 중 적어도 두 개의 화소 전극들에 있어서 상기 비아홀의 위치가 상이한 것을 특징으로 하는 평판 표시 장치.
  2. 제1 항에 있어서,
    상기 포토 다이오드의 상, 하에 배치된 각 부화소들의 상기 비아홀들은 상기 포토 다이오드를 중심으로 멀어지는 방향으로 대칭되도록 배치된 평판 표시 장치.
  3. 제1 항에 있어서,
    상기 표시부들 중 서로 인접한 표시부들간의 간격이 일정한 평판 표시 장치.
  4. 제1 항에 있어서,
    상기 구동 회로부는 박막 트랜지스터를 포함하고,
    상기 박막 트랜지스터의 드레인 전극은 상기 비아홀을 통하여 상기 화소 전극과 전기적으로 연결되는 평판 표시 장치.
  5. 제1 항에 있어서,
    상기 표시부는 상기 화소 전극과 전기적으로 연결되는 유기 발광층을 포함하는 평판 표시 장치.
  6. 삭제
KR1020080102462A 2008-10-20 2008-10-20 평판 표시 장치 KR100964233B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080102462A KR100964233B1 (ko) 2008-10-20 2008-10-20 평판 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080102462A KR100964233B1 (ko) 2008-10-20 2008-10-20 평판 표시 장치

Publications (2)

Publication Number Publication Date
KR20100043430A KR20100043430A (ko) 2010-04-29
KR100964233B1 true KR100964233B1 (ko) 2010-06-17

Family

ID=42218412

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080102462A KR100964233B1 (ko) 2008-10-20 2008-10-20 평판 표시 장치

Country Status (1)

Country Link
KR (1) KR100964233B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100776498B1 (ko) 2006-06-09 2007-11-16 삼성에스디아이 주식회사 유기 전계 발광표시장치 및 그의 제조방법
KR100840098B1 (ko) 2007-07-04 2008-06-19 삼성에스디아이 주식회사 유기전계발광 소자 및 그의 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100776498B1 (ko) 2006-06-09 2007-11-16 삼성에스디아이 주식회사 유기 전계 발광표시장치 및 그의 제조방법
KR100840098B1 (ko) 2007-07-04 2008-06-19 삼성에스디아이 주식회사 유기전계발광 소자 및 그의 제조 방법

Also Published As

Publication number Publication date
KR20100043430A (ko) 2010-04-29

Similar Documents

Publication Publication Date Title
US8461591B2 (en) Organic light emitting display apparatus and method of manufacturing the same
US8941133B2 (en) Organic light-emitting display apparatus and method of manufacturing the same
KR101058106B1 (ko) 표시 장치
KR100858821B1 (ko) 박막 트랜지스터와 그 제조 방법 및 상기 박막트랜지스터를 포함하는 유기 발광 표시 장치와 그 제조방법
KR101058113B1 (ko) 박막 트랜지스터 및 유기 발광 표시 장치
KR101074809B1 (ko) 유기 발광 표시 장치
KR101050460B1 (ko) 유기 발광 표시 장치 및 그의 제조 방법
KR20100007266A (ko) 유기 발광 표시 장치 및 그 제조 방법
KR20130093328A (ko) 유기 발광 표시 장치
KR102013316B1 (ko) 유기 발광 표시 장치 및 이의 제조 방법
KR100795816B1 (ko) 유기 발광 표시 장치
KR100958642B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR101446952B1 (ko) 유기 발광 표시 장치
US8227845B2 (en) Organic light emitting display
KR100846599B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR20080014328A (ko) 유기 발광 표시 장치 및 그 제조 방법
KR100932937B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR101753773B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR100964233B1 (ko) 평판 표시 장치
KR100795815B1 (ko) 유기 발광 표시 장치
KR100927584B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR100863907B1 (ko) 유기 발광 표시 장치
KR20160047450A (ko) 유기 발광 표시 장치 및 그 제조 방법
KR100670374B1 (ko) 유기 발광 디스플레이 장치
KR100719568B1 (ko) 유기 발광 표시 장치 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130530

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150601

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170601

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190529

Year of fee payment: 10