[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR100889568B1 - 질화물계 발광소자 및 그 제조방법 - Google Patents

질화물계 발광소자 및 그 제조방법 Download PDF

Info

Publication number
KR100889568B1
KR100889568B1 KR1020070093688A KR20070093688A KR100889568B1 KR 100889568 B1 KR100889568 B1 KR 100889568B1 KR 1020070093688 A KR1020070093688 A KR 1020070093688A KR 20070093688 A KR20070093688 A KR 20070093688A KR 100889568 B1 KR100889568 B1 KR 100889568B1
Authority
KR
South Korea
Prior art keywords
nitride
semiconductor layer
substrate
based semiconductor
light emitting
Prior art date
Application number
KR1020070093688A
Other languages
English (en)
Other versions
KR20090028235A (ko
Inventor
오재응
Original Assignee
우리엘에스티 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 우리엘에스티 주식회사 filed Critical 우리엘에스티 주식회사
Priority to KR1020070093688A priority Critical patent/KR100889568B1/ko
Priority to PCT/KR2008/004803 priority patent/WO2009035219A2/en
Publication of KR20090028235A publication Critical patent/KR20090028235A/ko
Application granted granted Critical
Publication of KR100889568B1 publication Critical patent/KR100889568B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0091—Scattering means in or on the semiconductor body or semiconductor body package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 기판과 질화물계 발광소자의 분리시 질화물계 발광소자의 구조적 결함을 최소화함과 함께 광추출 효율(light extraction efficiency)을 극대화시킬 수 있는 질화물계 발광소자 및 그 제조방법에 관한 것으로서, 본 발명에 따른 질화물계 발광소자는 복수의 층으로 구성되는 질화물계 반도체층을 포함하여 이루어지며, 상기 질화물계 반도체층의 하단에 상기 질화물계 반도체층으로부터 발생되는 빛을 산란시키는 역할을 하는 산란 유도부가 구비되며, 상기 산란 유도부는 상기 질화물계 반도체층의 하부면 상에 일정 간격을 두고 이격되어 형성된 복수개의 산란 유도홈을 포함하여 구성되는 것을 특징으로 한다.
질화물계, 발광소자

Description

질화물계 발광소자 및 그 제조방법{GaN-based Light Emitting Diode and method for fabricating the same}
본 발명은 질화물계 발광소자 및 그 제조방법에 관한 것으로서, 보다 상세하게는 기판과 질화물계 발광소자의 분리시 질화물계 발광소자의 구조적 결함을 최소화함과 함께 광추출 효율(light extraction efficiency)을 극대화시킬 수 있는 질화물계 발광소자 및 그 제조방법에 관한 것이다.
발광다이오드(Light Emitting Diode, 이하 LED라 칭함)는 전류를 빛으로 변환시키는 반도체 소자로서, 1962년 GaAsP 화합물 반도체를 이용한 적색 LED가 상품화된 것을 시작으로 GaP:N 계열의 녹색 LED 등이 정보통신기기를 비롯한 전자장치의 표시 광원으로 이용되고 있다.
최근에는 질화물계 화합물 반도체를 이용한 발광소자가 주목받고 있다. 그 이유 중 하나는, GaN을 In, Al 등의 원소와 조합하여 녹색, 청색 및 백색광을 방출하는 반도체층들을 제조할 수 있기 때문이다. 이러한 질화물계 발광소자는 평판표 시장치, 신호등, 실내 조명, 고해상도 출력 시스템, 광통신 등 다양한 분야에 널리 이용되고 있다.
한편, 질화물계 발광소자는 통상 다음과 같은 제조공정을 통해 완성된다. 즉, 사파이어(sapphire, Al2O3) 기판 상에 질화물계 박막(epitaxial layer)의 성장, 전극 형성 등의 일련의 공정을 적용시켜 질화물계 발광소자를 형성한 다음, 상기 사파이어 기판을 분리시켜 질화물계 발광소자를 완성한다.
이와 같은 종래의 질화물계 발광소자 제조에 있어서, 사파이어 기판은 화학적 및 열적으로 안정적이며, 고온 제조공정을 가능케 하는 고융점을 갖고 있고 높은 유전상수를 갖는다는 장점이 있으나 열전도성이 떨어짐에 따라, 궁극적으로 고휘도의 질화물계 발광소자를 제작하기 어려운 단점이 있다.
또한, 종래의 질화물계 발광소자 제조에 있어서 사파이어 기판과 질화물계 발광소자의 분리 과정이 필수적으로 진행되는데, 질화물계 발광소자의 특성을 안정적으로 담보하기 위해서는 사파이어 기판과 질화물계 발광소자의 분리시 질화물계 발광소자의 크랙(crack) 발생 등을 최소화하여야 한다.
사파이어 기판과 질화물계 발광소자를 분리시키는 방법으로, 종래의 기술은 사파이어 기판과 질화물계 발광소자 에피층의 계면에 레이저(laser)를 조사하여 분리시키는 이른바, LLO(Laser Lift Off) 방법을 제시하고 있다. LLO 방법에 대해서는 미국등록특허 US 6,455,340호(Method of fabricating GaN semiconductor structures using laser-assisted epitaxial lift off), US 6,562,648호(Structure and method for separation and transfer of semiconductor thin films onto dissimilar substrate materials), US 6,071,795호(Separation of thin films from transparent substrates by selective optical processing) 등에 기재되어 있다. 그러나, 이와 같은 LLO 방법은 레이저의 높은 열로 인해 질화물계 발광소자의 박막이 열화되거나, 열팽창계수의 차이로 인해 에피층 내에 크랙이 발생되는 문제점이 있다.
한편, 사파이어의 낮은 열전도도 특성을 극복하기 위해 사파이어 기판 대신 SiC 기판, Si 기판을 적용하는 연구가 진행되고 있으나, SiC 기판의 경우 기판 자체가 고가임에 따라 생산성이 떨어지는 문제가 있고, Si 기판의 경우 가격이 저렴하고 우수한 열전도도 특성을 갖는 장점이 있으나 에피층의 두께가 두꺼워질수록 열팽창계수 차이로 인한 크랙 문제가 심화되는 단점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로서, 기판과 질화물계 발광소자의 분리시 질화물계 발광소자의 구조적 결함을 최소화함과 함께 광추출 효율(light extraction efficiency)을 극대화시킬 수 있는 질화물계 발광소자 및 그 제조방법을 제공하는데 그 목적이 있다.
상기의 목적을 달성하기 위한 본 발명에 따른 질화물계 발광소자는 복수의 층으로 구성되는 질화물계 반도체층을 포함하여 이루어지며, 상기 질화물계 반도체층의 하단에 상기 질화물계 반도체층으로부터 발생되는 빛을 산란시키는 역할을 하는 산란 유도부가 구비되며, 상기 산란 유도부는 상기 질화물계 반도체층의 하부면 상에 일정 간격을 두고 이격되어 형성된 복수개의 산란 유도홈을 포함하여 구성되는 것을 특징으로 한다.
상기 산란 유도홈의 높이 및 너비, 상기 산란 유도홈들 사이의 간격은 각각 상기 질화물계 반도체층으로부터 발생되는 빛의 파장에 상응하며, 상기 산란 유도홈의 높이 및 너비, 상기 산란 유도홈들 사이의 간격은 각각 0.1∼5㎛이다.
또한, 상기 질화물계 반도체층은 버퍼층, n형 접촉층, n형 클래드층, 발광층, p형 클래드층, p형 접촉층이 순차적으로 적층된 구조를 갖는다.
상기 질화물계 반도체층의 전면 상에 투명전극 및 p-전극을 더 구비되고, 상 기 산란 유도홈을 포함한 질화물계 반도체층의 하부면의 전면 상에 n-전극이 더 구비된다. 또는 상기 질화물계 반도체층의 전면 상에 반사판 및 p-전극이 더 구비되고, 상기 질화물계 반도체층의 일부 영역이 제거되어 노출된 질화물계 반도체층의 표면 상에 n-전극이 더 구비되며, 상기 일부 영역이 제거된 부위는 상기 p형 클래드층, 발광층을 포함하는 부위이며, 상기 표면이 노출된 질화물계 반도체층은 n형 클래드층이다.
본 발명에 따른 질화물계 발광소자의 제조방법은 기판 상에 일정 간격을 두고 이격되는 복수개의 산란 유도 패턴을 형성하는 단계 (a)와, 상기 산란 유도 패턴을 포함한 기판 전면 상에 복수의 층으로 구성되는 질화물계 반도체층을 성장시키는 단계 (b)와, 상기 질화물계 반도체층의 상부면 및 기판의 하부면 상에 분리 보조판을 장착시키는 단계 (c)와, 상기 산란 유도 패턴을 제거하여 상기 질화물계 반도체층 내에 산란 유도홈을 형성하는 단계 (d) 및 상기 분리 보조판에 기계적 응력을 가하여 상기 기판과 질화물계 반도체층을 분리하는 단계 (e)를 포함하여 이루어지는 것을 특징으로 한다.
상기 기판 상에 일정 간격을 두고 이격되는 복수개의 산란 유도 패턴을 형성하는 단계 (a)는, 상기 기판 상에 산란 유도막을 적층하는 과정과, 상기 산란 유도막을 일정 간격으로 패터닝하여 복수개의 산란 유도 패턴을 형성하는 과정으로 구성된다. 또한, 상기 기판은 실리콘(Si) 기판, GaAs 기판, MgO 기판, 사파이어(Al2O3) 기판, SiC 기판 중 어느 하나 또는 이들 기판 중 어느 하나 상에 GaN, InGaN, AlGaN, AlInGaN 중 어느 하나가 적층된 템플릿 기판이다.
상기 산란 유도막은 유전체 또는 금속으로 구성되며, 상기 산란 유도 패턴의 높이 및 너비, 상기 산란 유도 패턴들 사이의 간격은 각각 상기 질화물계 반도체층으로부터 발생되는 빛의 파장보다 작다. 여기서, 상기 산란 유도 패턴의 높이 및 너비, 상기 산란 유도 패턴들 사이의 간격은 각각 0.1∼5㎛인 것이 바람직하다.
상기 산란 유도 패턴을 포함한 기판 전면 상에 복수의 층으로 구성되는 질화물계 반도체층을 성장시키는 단계 (b)는, 상기 산란 유도 패턴을 포함한 기판 전면 상에 버퍼층, n형 접촉층, n형 클래드층, 발광층, p형 클래드층, p형 접촉층을 순차적으로 형성한다.
상기 기판과 질화물계 반도체층을 분리하는 단계 (e) 이후에, 상기 질화물계 반도체층의 전면 상에 투명전극 및 p-전극을 형성하고, 상기 산란 유도홈을 포함한 질화물계 반도체층의 하부면의 전면 상에 n-전극을 형성하는 단계를 더 포함한다.
또한, 상기 기판과 질화물계 반도체층을 분리하는 단계 (e) 이후에, 상기 질화물계 반도체층의 전면 상에 반사판 및 p-전극이 형성하고, 상기 질화물계 반도체층의 일부 영역을 제거하며, 제거되어 노출된 질화물계 반도체층의 표면 상에 n-전극을 형성하는 단계를 더 포함하여 이루어지며, 상기 일부 영역이 제거된 부위는 상기 p형 클래드층, 발광층을 포함하는 부위이며, 상기 표면이 노출된 질화물계 반도체층은 n형 클래드층일 수 있다.
여기서, 상기 분리 보조판의 접착 이전에 상기 질화물계 반도체층의 상부면에 p-전극이 형성된 경우에는 투명전극, n-전극 형성 공정만이 진행된다. 또한, 상 기 투명전극 대신에 반사전극을 형성할 수도 있으며, 상기 p-전극과 n-전극의 형성은 시계열적으로 진행되지 않는다.
또한, 본 발명에 따른 질화물계 발광소자의 제조방법은 기판 상에 일정 간격을 두고 이격되는 복수개의 산란 유도 패턴을 형성하는 단계 (a)와, 상기 산란 유도 패턴을 포함한 기판 전면 상에 복수의 층으로 구성되는 질화물계 반도체층을 성장시키는 단계 (b)와, 상기 산란 유도 패턴을 제거하여 상기 질화물계 반도체층 내에 산란 유도홈을 형성하는 단계 (c) 및 상기 질화물계 반도체층의 전면 상에 투명전극 및 p-전극을 형성하고, 상기 기판의 하부면의 전면 상에 n-전극을 형성하는 단계 (d)를 포함하여 이루어지는 것을 특징으로 한다.
그리고, 다른 목적에 의하면 본 발명에 따른 질화물계 발광소자의 제조방법은 기판 상에 일정 간격을 두고 이격되는 복수개의 산란 유도 패턴을 형성하는 단계 (a)와, 상기 산란 유도 패턴을 포함한 기판 전면 상에 복수의 층으로 구성되는 질화물계 반도체층을 성장시키는 단계 (b)와, 상기 산란 유도 패턴을 제거하여 상기 질화물계 반도체층 내에 산란 유도홈을 형성하는 단계 (c) 및 상기 질화물계 반도체층의 전면 상에 반사판 및 p-전극이 형성하고, 상기 질화물계 반도체층의 일부 영역을 제거하며, 제거되어 노출된 질화물계 반도체층의 표면 상에 n-전극을 형성하는 단계 (d)를 더 포함하여 이루어지며, 상기 단계 (d)에서 일부 영역이 제거된 부위는 상기 p형 클래드층, 발광층을 포함하는 부위이며, 상기 표면이 노출된 질화물계 반도체층은 n형 클래드층인 것을 특징으로 한다.
본 발명에 따른 질화물계 발광소자 및 그 제조방법은 다음과 같은 효과가 있다.
질화물계 반도체층의 하부에 복수의 산란 유도홈이 구비됨에 따라 발광층으로부터 발생되는 빛을 효과적으로 산란시킬 수 있게 되어 광추출 효율(light extraction efficiency)을 향상시킬 수 있게 된다.
또한, 기판 상에 산란 유도 패턴을 형성하고 질화물계 반도체층과의 분리시 산란 유도 패턴을 제거함에 따라 기판과 질화물계 반도체층을 용이하게 제거할 수 있게 되며, 분리시 질화물계 반도체층 내부의 결함 발생을 최소화할 수 있게 된다.
이하, 도면을 참조하여 본 발명의 일 실시예에 따른 질화물계 발광소자 및 그 제조방법을 상세히 설명하기로 한다. 도 1은 본 발명의 제 1 실시예에 따른 질화물계 발광소자의 단면도이고, 도 2는 본 발명의 제 2 실시예에 따른 질화물계 발광소자의 단면도이다. 상기 도 1은 수직형 질화물계 발광소자를 나타낸 것이며, 도 2는 플립칩형 질화물계 발광소자를 나타낸 것이다.
먼저, 도 1 및 도 2에 도시한 바와 같이 상기 수직형 질화물계 발광소자, 플립칩형 질화물계 발광소자는 공통적으로 복수의 층으로 구성되는 질화물계 반도체층(110)을 구비하며, 상기 질화물계 반도체층(110)의 하단은 산란 유도부(120)를 갖는다. 여기서, 상기 산란 유도란 상기 질화물계 반도체층(110)을 구성하는 복수 의 층 중 하나인 발광층으로부터 발생되는 빛을 산란시키는 것을 의미하며, 상기 빛의 산란을 유도하기 위해 상기 질화물계 반도체층(110)의 하단은 일정 간격을 두고 산란 유도홈(122)이 파여져 있는 형태의 산란 유도부(120)를 갖는다.
빛의 산란을 효율적으로 유도하기 위해 상기 산란 유도홈(122)들 사이의 간격 그리고 상기 산란 유도홈(122)의 깊이 및 너비는 상기 발광층으로부터 발생되는 빛의 파장에 상응하도록 설계되는 것이 바람직하나, 빛의 파장 보다 작거나 크도록 설계하는 경우에도 반사에 의해 산란 특성이 향상된다. 이를 반영하여, 상기 산란 유도홈(122)들 사이의 간격 그리고 상기 산란 유도홈(122)의 깊이 및 너비는 각각 0.1∼5㎛로 설계되는 것이 바람직하다.
한편, 상술한 바와 같이 상기 질화물계 반도체층(110)은 복수의 층으로 구성되는데 기본적으로, 순차적으로 적층되는 n형 클래드층(111), 발광층(112), p형 클래드층(113)을 포함하며, 도면에 도시하지 않았지만 상기 n형 클래드층(111) 하부에 n형 접촉층, 버퍼층이 더 구비되고, 상기 p형 클래드층(113) 상에 p형 접촉층이 더 구비될 수 있다. 상기 버퍼층, n형 접촉층, n형 클래드층(111), 발광층(112), p형 클래드층(113), p형 접촉층은 모두 Inx(AlyGa1-y)N(0≤x≤1, 0<y<1)의 일반식에 포함되는 물질로 구성되며, 상기 n형 접촉층, n형 클래드층(111), p형 클래드층(113), p형 접촉층의 경우 도전성질을 갖기 위해 Si, Mg 등의 불순물이 첨가된다. 일 예로, 상기 n형 접촉층 및 n형 클래드층(111)에는 불순물로 Si이 첨가되며, p형 클래드층(113), p형 접촉층에는 Mg가 첨가된다.
본 발명의 일 실시예에 따른 수직형 질화물계 발광소자 및 플립칩형 질화물계 발광소자는 이상과 같은 동일한 구조 즉, 복수의 층으로 구성되는 질화물계 반도체층(110)을 구비하며 상기 질화물계 반도체층(110)의 하단에 산란 유도부(120)를 구비하는 구조 하에 다음과 같은 차이를 갖는다.
도 1에 도시한 바와 같이 본 발명의 일 실시예에 따른 수직형 질화물계 발광소자는 상기 질화물계 반도체층(110)의 전면 상에 투명전극(103) 및 p-전극(102)을 구비하며, 상기 투명전극(103) 및 p-전극(102)은 전기적으로 연결된다. 또한, 상기 질화물계 반도체층(110)의 하부면의 전면 상 즉, 상기 산란 유도홈(122)을 포함한 상기 질화물계 반도체층(110)의 하부면의 전면 상에는 n-전극(101)이 구비된다. 여기서, 상기 투명전극 대신에 반사전극이 구비될 수도 있다.
한편, 본 발명의 일 실시예에 따른 플립칩형 질화물계 발광소자는 도 2에 도시한 바와 같이 상기 질화물계 반도체층(110)의 전면 상에 반사층(203)을 구비하며, 상기 질화물계 반도체층(110) 상의 일측에 p-전극(202)이 구비된다. 또한, 상기 질화물계 반도체층(110)의 일부 영역이 제거되고 노출된 질화물계 반도체층(110)의 표면 상에 n-전극(201)이 구비된다. 여기서, 일부 영역이 제거되는 부위는 정확히는, 상기 질화물계 반도체층(110)을 구성하는 복수의 층 중 p형 클래드층(113), 발광층(112)을 포함하는 부위를 일컬으며, 상기 표면이 노출되는 질화물계 반도체층(110)은 n형 클래드층(111)이다.
이상과 같은 구조를 갖는 본 발명의 일 실시예에 따른 질화물계 발광소자의 제조방법을 살펴보면 다음과 같다. 도 3a 내지 도 3g는 본 발명의 일 실시예에 따른 질화물계 발광소자의 제조방법을 설명하기 위한 공정 단면도이다.
먼저, 도 3a에 도시한 바와 같이 기판을 준비한다. 상기 기판(301)은 질화물계 반도체층(110)의 성장 공간을 제공하는 역할을 하는 것으로서, 실리콘(Si) 기판, GaAs 기판, MgO 기판, 사파이어(Al2O3) 기판 중 어느 하나 또는 이들 기판 중 어느 하나 상에 GaN, InGaN, AlGaN, AlInGaN 중 어느 하나가 적층된 템플릿 기판이 사용될 수 있다.
이어, 상기 기판(301) 상에 산란 유도막(121)을 적층한다. 상기 산란 유도막(121)은 후속의 공정을 통해 적층되는 질화물계 반도체층(110)에 대비하여 높은 식각 선택비를 갖는 물질로 구성되는 것이 바람직하며, 일 예로 실리콘 산화물, 실리콘 질화물 등의 유전체 또는 금속으로 구성될 수 있다.
이와 같은 상태에서, 도 3b에 도시한 바와 같이 포토리소그래피 공정 및 식각 공정을 이용하여 상기 산란 유도막(121)을 선택적으로 패터닝하여 복수개의 산란 유도 패턴(121a)을 형성한다. 이 때, 상기 산란 유도 패턴(121a)의 높이 및 너비 그리고 상기 산란 유도 패턴(121a)들 사이의 간격은 후속의 공정을 통해 적층되는 질화물계 반도체층(110)의 발광층(112)으로부터 발생되는 빛의 파장에 상응하도록 하는 것이 바람직하다. 통상, 발광층(112)으로부터 발생되는 빛의 파장이 0.3∼0.5㎛임에 따라, 상기 산란 유도 패턴(121a)의 높이 및 너비 그리고 상기 산란 유도 패턴(121a)들 사이의 간격은 각각 0.1∼5㎛인 것이 바람직하다.
이어, 도 3c에 도시한 바와 같이 상기 복수의 산란 유도 패턴(121a)을 포함한 기판(301) 전면 상에 질화물계 반도체층(110)을 에피택셜(epitaxial)하게 성장시킨다. 상기 질화물계 반도체층(110)은 복수의 층으로 구분될 수 있으며, 상기 복수의 층은 버퍼층, n형 접촉층, n형 클래드층(111), 발광층(112), p형 클래드층(113), p형 접촉층이 순차적으로 적층된 것을 포함한다. 여기서, 상기 버퍼층, n형 접촉층 및 p형 접촉층은 도시하지 않았다. 또한, 상기 질화물계 반도체층(110)을 구성하는 각각의 층은 금속유기화학증착법(MOCVD : Metal Organic Chemical Vapor Deposition) 또는 분자빔에피택셜법(MBE : Molecular Beam Epitaxy) 등의 방법으로 성장된다. 이 때, 상기 버퍼층, n형 접촉층, n형 클래드층(111)의 성장 두께에 따라, 상기 산란 유도 패턴(121a)의 상면은 상기 버퍼층, n형 접촉층, n형 클래드층(111) 중 어느 하나와 접한다.
상기 질화물계 반도체층(110)이 형성된 상태에서, 도 3d에 도시한 바와 같이 상기 질화물계 반도체층(110)의 상부면 및 기판(301)의 하부면 각각에 분리 보조판(302)을 접착시킨다. 이 때의 접착은 글루(glue), 에폭시(epoxy) 등의 접착제(도시하지 않음)를 이용한다.
한편, 상기 질화물계 반도체층(110)의 상부면 및 기판(301)의 하부면에 각각 분리 보조판(302)을 접착시키기 전에, 상기 질화물계 반도체층(110) 상부면 상에 p-전극을 미리 형성시킬 수 있다. 이 때의 p-전극은 수직형 질화물계 발광소자 또는 플립칩형 질화물계 발광소자의 p-전극에 상응한다. 이와 같이 기판(301)과 질화물계 반도체층(110)의 분리(후술하는 도 1f 참조) 전에 p-전극을 형성하는 경우, 후속 공정에 의한 기판(301)과 질화물계 반도체층(110)의 분리 이후에는 n-전극 형성 공정만을 진행하면 된다.
상기 분리 보조판(302)이 접착된 상태에서, 도 3e에 도시한 바와 같이 습식 식각을 통해 상기 산란 유도 패턴(121a)을 제거한다. 이에 따라, 상기 질화물계 반도체층(110)과 기판(301) 사이의 결합력이 떨어지게 되며, 상기 분리 보조판(302)을 이용하여 기판(301) 부분과 질화물계 반도체층(110) 부분을 도 3f에 도시한 바와 같이 기계적으로 용이하게 분리시킬 수 있게 된다. 참고로, 상기 산란 유도 패턴(121a)이 제거된 부위는 산란 유도홈(122)으로 명명하기로 한다.
이와 같은 상태에서, 상기 분리 보조판(302)을 제거하고 수직형 질화물계 발광소자 또는 플립칩형 질화물계 발광소자에 상응하는 후속 공정을 적용하면 본 발명의 일 실시예에 따른 질화물계 발광소자의 제조방법은 완료된다.
수직형 질화물계 발광소자를 제조하기 위해서는 도 3f의 공정을 통해 기판(301)과 질화물계 반도체층(110)이 분리되고 분리 보조판(302)을 제거한 상태에서, 도 3g의 (a)에 도시한 바와 같이 투명전극, p-전극, n-전극 형성 공정을 진행한다. 이 때, 전술한 바와 같이 상기 분리 보조판(302)의 접착 이전에 상기 질화물계 반도체층(110)의 상부면에 p-전극이 형성된 경우에는 투명전극, n-전극 형성 공정만이 진행된다. 구체적으로, 상기 질화물계 반도체층(110) 상부면에는 투명전극(103) 및 p-전극(102)을 형성하고, 상기 산란 유도홈(122)을 포함한 상기 질화물계 반도체층(110) 하부면의 전면 상에는 n-전극(101)을 형성하여 수직형 질화물계 발광소자를 완성한다. 여기서, 상기 투명전극 대신에 반사전극을 형성할 수도 있 다. 또한, 상기 p-전극(102)과 n-전극(101)의 형성은 시계열적으로 진행되지 않는다. 즉, 상기 p-전극(102), n-전극(101) 중 어느 것이 먼저 형성되어도 무방하다.
한편, 플립칩형 질화물계 발광소자를 제조하기 위해서는 도 3f의 공정을 통해 기판(301)과 질화물계 반도체층(110)이 분리되고 분리 보조판(302)을 제거한 상태에서, 도 3g의 (b)에 도시한 바와 같이 반사층, p-전극, n-전극 형성 공정을 진행한다. 이 때 역시 상기 분리 보조판(302)의 접착 이전에 상기 질화물계 반도체층(110)의 상부면에 p-전극이 형성된 경우에는 반사층, n-전극 형성 공정만이 진행된다. 구체적으로, 상기 질화물계 반도체층(110) 상부면 상에 반사층(203) 및 p-전극(202)을 형성함과 함께, 상기 질화물계 반도체층(110)의 일부 영역을 제거하고 노출된 질화물계 반도체층(110)의 표면 상에 n-전극(201)을 형성한다. 여기서, 일부 영역이 제거되는 부위는 정확히는, 상기 질화물계 반도체층(110)을 구성하는 복수의 층 중 p형 클래드층(113), 발광층(112)을 포함하는 부위를 일컬으며, 상기 표면이 노출되는 질화물계 반도체층(110)은 n형 클래드층(111)이다. 또한, 상기 수직형 질화물계 발광소자의 제조방법에서와 마찬가지로 상기 p-전극(202)과 n-전극(201)의 형성은 시계열적으로 진행되지 않으며, 상기 p-전극(202), n-전극(201) 중 어느 것이 먼저 형성되어도 무방하다.
이상, 도 3a 내지 도 3g를 참조하여 본 발명의 일 실시예에 따른 수직형 및 플립칩형 질화물계 발광소자의 제조방법을 설명하였으며, 도 3a 내지 도 3g에 도시된 수직형 및 플립칩형 질화물계 발광소자의 제조방법은 기판(301)을 질화물계 반 도체층(110)으로부터 분리하고, 분리된 질화물계 반도체층(110)을 이용하여 질화물계 발광소자를 제조하는 것에 관한 것이다.
본 발명의 다른 실시예에 따르면, 기판(301)과 질화물계 반도체층(110)이 분리되지 않은 상태에서 수직형 및 플립칩형 질화물계 발광소자의 제조가 가능하다. 즉, 도 3e의 단계에 의해 산란 유도 패턴(121a)이 제거된 상태에서, 기판(301)과 질화물계 반도체층을 분리하지 않고 수직형 또는 플립칩형 질화물계 발광소자 제조를 위한 공정을 적용하는 것을 특징으로 한다.
본 발명의 다른 실시예에 따른 질화물계 발광소자의 제조방법을 구체적으로 설명하면 다음과 같다. 참고로, 본 발명의 다른 실시예에 따른 질화물계 발광소자의 제조방법은 본 발명의 일 실시예에 따른 질화물계 발광소자의 제조방법에 있어서 도 3a 내지 도 3c까지의 공정은 동일하다. 즉, 도 3c의 단계에 의해 기판(301) 전면 상에 질화물계 반도체층(110)이 형성된 상태에서, 본 발명의 다른 실시예에 따른 질화물계 발광소자의 제조방법이 진행된다. 도 4a 내지 도 4e는 본 발명의 다른 실시예에 따른 질화물계 발광소자의 제조방법을 설명하기 위한 공정 단면도이며, 도 4a 내지 도 4c에 도시된 공정은 각각 도 3a 내지 도 3c와 동일하기 때문에 이에 대한 상세한 설명은 생략하기로 한다.
도 4c(도 4c)의 단계에 의해 기판(301) 전면 상에 질화물계 반도체층(110)이 형성된 상태에서, 도 4d에 도시한 바와 같이 습식 식각을 통해 상기 산란 유도 패턴(121a)을 제거한다. 여기서, 전술한 바와 같이 상기 산란 유도 패턴(121a)이 제거된 부위는 산란 유도홈(122)으로 명명된다.
이와 같은 상태에서, 수직형 질화물계 발광소자 또는 플립칩형 질화물계 발광소자를 제조하기 위한 후속 공정을 적용한다.
먼저, 수직형 질화물계 발광소자를 제조하는 경우를 살펴보면, 도 4e의 (a)에 도시한 바와 같이 상기 질화물계 반도체층(110) 상부면에 투명전극(103) 및 p-전극(102)을 형성하고, 상기 기판(301)의 하부면 상에 n-전극(101)을 형성하여 수직형 질화물계 발광소자를 완성한다.
다음으로, 플립칩형 질화물계 발광소자를 제조하는 경우를 살펴보면, 도 4e의 (b)에 도시한 바와 같이 상기 질화물계 반도체층(110) 상부면 상에 반사층(203) 및 p-전극(202)을 형성하고, 상기 질화물계 반도체층(110)의 일부 영역을 제거하고 노출된 질화물계 반도체층(110)의 표면 상에 n-전극(201)을 형성한다. 여기서, 일부 영역이 제거되는 부위는 정확히는, 상기 질화물계 반도체층(110)을 구성하는 복수의 층 중 p형 클래드층(113), 발광층(112)을 포함하는 부위를 일컬으며, 상기 표면이 노출되는 질화물계 반도체층(110)은 n형 클래드층(111)이다.
도 1은 본 발명의 제 1 실시예에 따른 질화물계 발광소자의 단면도.
도 2는 본 발명의 제 2 실시예에 따른 질화물계 발광소자의 단면도.
도 3a 내지 도 3g는 본 발명의 일 실시예에 따른 질화물계 발광소자의 제조방법을 설명하기 위한 공정 단면도.
도 4a 내지 도 4e는 본 발명의 다른 실시예에 따른 질화물계 발광소자의 제조방법을 설명하기 위한 공정 단면도.
<도면의 주요 부분에 대한 설명>
110 : 질화물계 반도체층 111 : n형 클래드층
112 : 발광층 113 : p형 클래드층
120 : 산란 유도부 121 : 산란 유도막
121a : 산란 유도 패턴 122 : 산란 유도홈

Claims (28)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 기판 상에 일정 간격을 두고 이격되는 복수개의 산란 유도 패턴을 형성하는 단계 (a);
    상기 산란 유도 패턴을 포함한 기판 전면 상에 복수의 층으로 구성되는 질화물계 반도체층을 성장시키는 단계 (b);
    상기 질화물계 반도체층의 상부면 및 기판의 하부면 상에 분리 보조판을 장착시키는 단계 (c);
    상기 산란 유도 패턴을 제거하여 상기 질화물계 반도체층 내에 산란 유도홈을 형성하는 단계 (d); 및
    상기 분리 보조판에 기계적 응력을 가하여 상기 기판과 질화물계 반도체층을 분리하는 단계 (e)를 포함하여 이루어지는 것을 특징으로 하는 질화물계 발광소자의 제조방법.
  8. 제 7 항에 있어서, 상기 기판 상에 일정 간격을 두고 이격되는 복수개의 산란 유도 패턴을 형성하는 단계 (a)는,
    상기 기판 상에 산란 유도막을 적층하는 과정과,
    상기 산란 유도막을 일정 간격으로 패터닝하여 복수개의 산란 유도 패턴을 형성하는 과정으로 구성되는 것을 특징으로 하는 질화물계 발광소자의 제조방법.
  9. 제 7 항에 있어서, 상기 기판은 실리콘(Si) 기판, GaAs 기판, MgO 기판, 사 파이어(Al2O3) 기판, SiC 기판 중 어느 하나 또는 이들 기판 중 어느 하나 상에 GaN, InGaN, AlGaN, AlInGaN 중 어느 하나가 적층된 템플릿 기판인 것을 특징으로 하는 질화물계 발광소자의 제조방법.
  10. 제 8 항에 있어서, 상기 산란 유도막은 유전체 또는 금속으로 구성되는 것을 특징으로 하는 질화물계 발광소자의 제조방법.
  11. 삭제
  12. 제 7 항에 있어서, 상기 산란 유도 패턴의 높이 및 너비, 상기 산란 유도 패턴들 사이의 간격은 각각 0.1∼5㎛인 것을 특징으로 하는 질화물계 발광소자의 제조방법.
  13. 제 7 항에 있어서, 상기 산란 유도 패턴을 포함한 기판 전면 상에 복수의 층으로 구성되는 질화물계 반도체층을 성장시키는 단계 (b)는,
    상기 산란 유도 패턴을 포함한 기판 전면 상에 버퍼층, n형 접촉층, n형 클래드층, 발광층, p형 클래드층, p형 접촉층을 순차적으로 형성시키는 것을 특징으로 하는 질화물계 발광소자의 제조방법.
  14. 제 7 항에 있어서, 상기 산란 유도 패턴을 제거하여 상기 질화물계 반도체층 내에 산란 유도홈을 형성하는 단계 (d)는,
    습식 식각을 이용하여 상기 산란 유도 패턴을 제거하는 것을 특징으로 하는 질화물계 발광소자의 제조방법.
  15. 제 7 항에 있어서, 상기 산란 유도 패턴을 포함한 기판 전면 상에 복수의 층으로 구성되는 질화물계 반도체층을 성장시키는 단계 (b)와, 상기 질화물계 반도체층의 상부면 및 기판의 하부면 상에 분리 보조판을 장착시키는 단계 (c) 사이에,
    상기 질화물계 반도체층의 상부면 상에 p-전극을 형성하는 것을 특징으로 하는 질화물계 발광소자의 제조방법.
  16. 제 7 항에 있어서, 상기 분리 보조판에 기계적 응력을 가하여 상기 기판과 질화물계 반도체층을 분리하는 단계 (e) 이후에,
    상기 질화물계 반도체층의 전면 상에는 투명전극, 반사전극 중 어느 하나를 형성하고, 상기 산란 유도홈을 포함한 질화물계 반도체층의 하부면의 전면 상에는 n-전극을 형성하는 단계를 더 포함하여 이루어지는 것을 특징으로 하는 질화물계 발광소자의 제조방법.
  17. 제 13 항에 있어서, 상기 분리 보조판에 기계적 응력을 가하여 상기 기판과 질화물계 반도체층을 분리하는 단계 (e) 이후에,
    상기 질화물계 반도체층의 전면 상에 반사판을 형성함과 함께, 상기 질화물계 반도체층의 일부 영역을 제거하며, 제거되어 노출된 질화물계 반도체층의 표면 상에 n-전극을 형성하는 단계를 더 포함하여 이루어지며,
    상기 일부 영역이 제거된 부위는 상기 p형 클래드층, 발광층을 포함하는 부위이며, 상기 표면이 노출된 질화물계 반도체층은 n형 클래드층인 것을 특징으로 하는 질화물계 발광소자의 제조방법.
  18. 제 7 항에 있어서, 상기 기판과 질화물계 반도체층을 분리하는 단계 (e) 이후에,
    상기 질화물계 반도체층의 전면 상에는 투명전극, 반사전극 중 어느 하나 및 p-전극을 형성하고, 상기 산란 유도홈을 포함한 질화물계 반도체층의 하부면의 전면 상에는 n-전극을 형성하는 단계를 더 포함하여 이루어지는 것을 특징으로 하는 질화물계 발광소자의 제조방법.
  19. 제 7 항에 있어서, 상기 기판과 질화물계 반도체층을 분리하는 단계 (e) 이후에,
    상기 질화물계 반도체층의 전면 상에 반사판 및 p-전극을 형성함과 함께, 상기 질화물계 반도체층의 일부 영역을 제거하며, 제거되어 노출된 질화물계 반도체층의 표면 상에 n-전극을 형성하는 단계를 더 포함하여 이루어지며,
    상기 일부 영역이 제거된 부위는 상기 p형 클래드층, 발광층을 포함하는 부위이며, 상기 표면이 노출된 질화물계 반도체층은 n형 클래드층인 것을 특징으로 하는 질화물계 발광소자의 제조방법.
  20. 기판 상에 일정 간격을 두고 이격되는 복수개의 산란 유도 패턴을 형성하는 단계 (a);
    상기 산란 유도 패턴을 포함한 기판 전면 상에 p형 클래드층, 발광층, n형 클래드층을 포함하여 구성되는 질화물계 반도체층을 성장시키는 단계 (b);
    상기 산란 유도 패턴을 제거하여 상기 질화물계 반도체층 내에 산란 유도홈을 형성하는 단계 (c); 및
    상기 질화물계 반도체층의 전면 상에는 투명전극 및 p-전극을 형성하고, 상기 기판의 하부면의 전면 상에는 n-전극을 형성하는 단계 (d)를 포함하여 이루어지는 것을 특징으로 하는 질화물계 발광소자의 제조방법.
  21. 기판 상에 일정 간격을 두고 이격되는 복수개의 산란 유도 패턴을 형성하는 단계 (a);
    상기 산란 유도 패턴을 포함한 기판 전면 상에 p형 클래드층, 발광층, n형 클래드층을 포함하여 구성되는 질화물계 반도체층을 성장시키는 단계 (b);
    상기 산란 유도 패턴을 제거하여 상기 질화물계 반도체층 내에 산란 유도홈을 형성하는 단계 (c); 및
    상기 질화물계 반도체층의 전면 상에 반사판 및 p-전극을 형성함과 함께, 상기 질화물계 반도체층의 일부 영역을 제거하며, 제거되어 노출된 질화물계 반도체층의 표면 상에 n-전극을 형성하는 단계 (d)를 더 포함하여 이루어지며,
    상기 단계 (d)에서 일부 영역이 제거된 부위는 상기 p형 클래드층, 발광층을 포함하는 부위이며, 상기 표면이 노출된 질화물계 반도체층은 n형 클래드층인 것을 특징으로 하는 질화물계 발광소자의 제조방법.
  22. 제 20 항 또는 제 21 항에 있어서, 상기 기판 상에 일정 간격을 두고 이격되는 복수개의 산란 유도 패턴을 형성하는 단계 (a)는,
    상기 기판 상에 산란 유도막을 적층하는 과정과,
    상기 산란 유도막을 일정 간격으로 패터닝하여 복수개의 산란 유도 패턴을 형성하는 과정으로 구성되는 것을 특징으로 하는 질화물계 발광소자의 제조방법.
  23. 제 20 항 또는 제 21 항에 있어서, 상기 기판은 실리콘(Si) 기판, GaAs 기판, MgO 기판, 사파이어(Al2O3) 기판, SiC 기판 중 어느 하나 또는 이들 기판 중 어느 하나 상에 GaN, InGaN, AlGaN, AlInGaN 중 어느 하나가 적층된 템플릿 기판인 것을 특징으로 하는 질화물계 발광소자의 제조방법.
  24. 제 22 항에 있어서, 상기 산란 유도막은 유전체 또는 금속으로 구성되는 것을 특징으로 하는 질화물계 발광소자의 제조방법.
  25. 삭제
  26. 제 20 항 또는 제 21 항에 있어서, 상기 산란 유도 패턴의 높이 및 너비, 상기 산란 유도 패턴들 사이의 간격은 각각 0.1∼5㎛인 것을 특징으로 하는 질화물계 발광소자의 제조방법.
  27. 제 20 항 또는 제 21 항에 있어서, 상기 산란 유도 패턴을 포함한 기판 전면 상에 p형 클래드층, 발광층, n형 클래드층을 포함하여 구성되는 질화물계 반도체층을 성장시키는 단계 (b)는,
    상기 산란 유도 패턴을 포함한 기판 전면 상에 버퍼층, n형 접촉층, n형 클래드층, 발광층, p형 클래드층, p형 접촉층을 순차적으로 형성시키는 것을 특징으로 하는 질화물계 발광소자의 제조방법.
  28. 제 20 항 또는 제 21 항에 있어서, 상기 산란 유도 패턴을 제거하여 상기 질화물계 반도체층 내에 산란 유도홈을 형성하는 단계 (c)는,
    습식 식각을 이용하여 상기 산란 유도 패턴을 제거하는 것을 특징으로 하는 질화물계 발광소자의 제조방법.
KR1020070093688A 2007-09-14 2007-09-14 질화물계 발광소자 및 그 제조방법 KR100889568B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070093688A KR100889568B1 (ko) 2007-09-14 2007-09-14 질화물계 발광소자 및 그 제조방법
PCT/KR2008/004803 WO2009035219A2 (en) 2007-09-14 2008-08-19 Gan-based light emitting diode and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070093688A KR100889568B1 (ko) 2007-09-14 2007-09-14 질화물계 발광소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20090028235A KR20090028235A (ko) 2009-03-18
KR100889568B1 true KR100889568B1 (ko) 2009-03-23

Family

ID=40452666

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070093688A KR100889568B1 (ko) 2007-09-14 2007-09-14 질화물계 발광소자 및 그 제조방법

Country Status (2)

Country Link
KR (1) KR100889568B1 (ko)
WO (1) WO2009035219A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101809252B1 (ko) 2017-02-24 2017-12-14 서울대학교산학협력단 반도체 적층 구조, 이를 이용한 질화물 반도체층 분리방법 및 장치

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102130260B (zh) * 2010-09-30 2013-09-18 映瑞光电科技(上海)有限公司 发光装置及其制造方法
KR20160008382A (ko) 2014-07-14 2016-01-22 서울대학교산학협력단 반도체 적층 구조, 이를 이용한 질화물 반도체층 분리방법 및 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070009854A (ko) * 2005-07-14 2007-01-19 에피밸리 주식회사 화합물 반도체 발광소자

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11103090A (ja) * 1997-09-29 1999-04-13 Hitachi Cable Ltd 発光ダイオード
KR100533910B1 (ko) * 2004-01-15 2005-12-07 엘지전자 주식회사 고품질 질화물 반도체 박막 성장 방법
KR100638730B1 (ko) * 2005-04-14 2006-10-30 삼성전기주식회사 수직구조 3족 질화물 발광 소자의 제조 방법
KR20060131327A (ko) * 2005-06-16 2006-12-20 엘지전자 주식회사 발광 다이오드의 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070009854A (ko) * 2005-07-14 2007-01-19 에피밸리 주식회사 화합물 반도체 발광소자

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101809252B1 (ko) 2017-02-24 2017-12-14 서울대학교산학협력단 반도체 적층 구조, 이를 이용한 질화물 반도체층 분리방법 및 장치

Also Published As

Publication number Publication date
WO2009035219A2 (en) 2009-03-19
WO2009035219A3 (en) 2009-06-04
KR20090028235A (ko) 2009-03-18

Similar Documents

Publication Publication Date Title
CN100536185C (zh) 氮化镓基发光二极管及其制造方法
JP5711874B2 (ja) 発光ダイオードのチップレベルパッケージ
KR100610632B1 (ko) 수직 구조 발광 다이오드 제조 방법
JP2020145472A (ja) 小型光源を有する波長変換発光デバイス
EP2816614A1 (en) Semiconductor light emitting device and method of fabricating the same
JP5056799B2 (ja) Ｉｉｉ族窒化物半導体発光素子およびその製造方法
KR20120010437A (ko) 발광소자 및 그 제조방법
JP2010098068A (ja) 発光ダイオード及びその製造方法、並びにランプ
EP2232594B1 (en) Semiconductor light emitting device and method of fabricating the same
KR20080096997A (ko) 발광다이오드 소자의 제조방법
JP2011171327A (ja) 発光素子およびその製造方法、並びに発光装置
KR100889569B1 (ko) 질화물계 발광소자 및 그 제조방법
KR100815226B1 (ko) 질화갈륨계 발광 다이오드 소자의 제조방법
JP2008277323A (ja) 半導体発光素子およびウエハ
KR100889568B1 (ko) 질화물계 발광소자 및 그 제조방법
TW201715751A (zh) 發光裝置
KR20080076344A (ko) 수직형 발광 다이오드 및 그 제조방법
US20210343902A1 (en) Optoelectronic semiconductor component having a sapphire support and method for the production thereof
KR20120001434A (ko) 발광 다이오드 및 그것을 제조하는 방법
KR101316121B1 (ko) 수직형 발광 다이오드의 제조방법
TWI422061B (zh) 發光二極體晶片及發光二極體晶片的製造方法
KR20060057855A (ko) ＧａＮ 계 화합물 반도체 발광소자 및 그 제조방법
KR100716648B1 (ko) 복수개의 발광셀들을 갖는 발광소자 및 그 제조방법
KR101012638B1 (ko) 수직형 질화물계 발광소자의 제조방법
KR101154510B1 (ko) 고효율 발광 다이오드

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130123

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140121

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150224

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160309

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee