[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR100870264B1 - 반도체 소자의 미세 패턴 형성방법 - Google Patents

반도체 소자의 미세 패턴 형성방법 Download PDF

Info

Publication number
KR100870264B1
KR100870264B1 KR1020070065045A KR20070065045A KR100870264B1 KR 100870264 B1 KR100870264 B1 KR 100870264B1 KR 1020070065045 A KR1020070065045 A KR 1020070065045A KR 20070065045 A KR20070065045 A KR 20070065045A KR 100870264 B1 KR100870264 B1 KR 100870264B1
Authority
KR
South Korea
Prior art keywords
auxiliary
layer
forming
pattern
auxiliary layer
Prior art date
Application number
KR1020070065045A
Other languages
English (en)
Inventor
정우영
신용철
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070065045A priority Critical patent/KR100870264B1/ko
Priority to TW097101485A priority patent/TWI369718B/zh
Priority to US12/016,771 priority patent/US7955985B2/en
Priority to JP2008049199A priority patent/JP2009016789A/ja
Priority to CN2008100898692A priority patent/CN101335184B/zh
Application granted granted Critical
Publication of KR100870264B1 publication Critical patent/KR100870264B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7003—Alignment type or strategy, e.g. leveling, global alignment
    • G03F9/7023—Aligning or positioning in direction perpendicular to substrate surface
    • G03F9/7026—Focusing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 미세 패턴 형성방법에 관한 것으로, 반도체 기판상에 식각 대상막, 제1 보조막, 분리막 및 제2 보조막을 형성하는 단계와, 상기 제1 보조막에 포커스를 맞추어 제1 노광 공정을 실시하는 단계와, 상기 제2 보조막에 포커스를 맞추어 제2 노광 공정을 실시하는 단계와, 상기 제2 보조막을 현상하여 제2 보조 패턴을 형성하는 단계와, 상기 제2 보조 패턴을 식각 마스크로 사용하는 식각 공정으로 상기 분리막 및 제1 보조막을 식각하여 제1 보조 패턴을 형성하는 단계와, 상기 분리막 및 상기 제1 보조막을 식각한 후 남은 상기 제2 보조 패턴 및 상기 분리막을 제거하는 단계, 상기 제1 보조 패턴을 현상하여 제3 보조 패턴을 형성하는 단계와, 상기 제3 보조 패턴을 이용하여 상기 식각 대상막을 식각하는 단계를 포함한다.
미세 패턴, 실리콘이 함유된 포토레지스트막, 포토레지스트막, 실리콘이 함유된 하부 반사 방지막, 노광 공정, 포커스

Description

반도체 소자의 미세 패턴 형성방법{Method of forming a micro pattern in a semiconductor device}
도 1a 내지 도 1i는 본 발명의 실시 예에 따른 반도체 소자의 미세 패턴 형성방법을 설명하기 위해 도시한 단면도이다.
<도면의 주요부분에 대한 부호의 설명>
100 : 반도체 기판 102 : 식각 대상막
102a : 목표 패턴 104 : 하드 마스크막
104a : 하드 마스크 패턴 106 : 제1 보조막
106a : 제1 보조 패턴 106b : 제3 보조 패턴
108 : 분리막 108a : 유기막
108b : 유기 반사 방지막 110 : 제2 보조막
110a : 제2 보조 패턴 112, 122 : 석영 기판
114, 124 : 크롬패턴 116 : 제1 마스크
118, 128 : 노광 영역 120, 130 : 비노광 영역
126 : 제2 마스크
본 발명은 반도체 소자의 미세 패턴 형성방법에 관한 것으로, 특히, 노광 공정의 해상도보다 더 미세한 패턴을 형성할 수 있는 반도체 소자의 미세 패턴 형성방법에 관한 것이다.
소자가 고집적화 되어감에 따라 구현해야 하는 최소 선 폭의 크기는 축소화되어 가고 있다. 그러나 이러한 소자의 고집적화로 인해 요구되는 미세 선 폭을 구현하기 위한 노광 장비의 발전은 기술의 발전을 만족시키지 못하고 있는 형편이다.
소자의 고집적화로 인해 요구되는 미세 선 폭을 구현하기 위해서는 여러 가지 공정 단계가 필요하다. 구체적으로 설명하면, 미세 패턴 형성을 위한 하드 마스크 패턴을 형성하기 위해서는 DEET(Double Exposure Etch Tech) 방법 또는 스페이서(spacer) 형성 공정 등을 실시해야 한다. DEET 방법을 이용할 경우, 인접한 패턴 사이의 중첩(overlay)에 의해 임계 치수(Critical Demension; CD)가 불량하게 된다. 또한, 스페이서를 이용할 경우, 임계 치수(CD)는 균일하나 단순한 형태의 미세 패턴만 형성할 수 있다.
본 발명은 중첩(overlay)에 의해 임계 치수(Critical Demension; CD)가 불량해지는 문제를 제거하면서 DEET(Double Exposure Etch Tech) 방법으로 모든 형태의 미세 패턴을 형성할 수 있는 반도체 소자의 미세 패턴 형성방법을 제공한다.
본 발명의 제1 실시 예에 따른 반도체 소자의 미세 패턴 형성방법은, 반도체 기판상에 식각 대상막, 제1 보조막, 분리막 및 제2 보조막을 형성한다. 제1 보조막에 포커스를 맞추어 제1 노광 공정을 실시한다. 제2 보조막에 포커스를 맞추어 제2 노광 공정을 실시한다. 제2 보조막을 현상하여 제2 보조 패턴을 형성한다. 제2 보조 패턴을 식각 마스크로 사용하는 식각 공정으로 분리막 및 제1 보조막을 식각하여 제1 보조 패턴을 형성한다. 분리막 및 제1 보조막을 식각한 후 남은 제2 보조 패턴 및 분리막을 제거한다. 제1 보조 패턴을 현상하여 제3 보조 패턴을 형성한다. 제3 보조 패턴을 이용하여 식각 대상막을 식각한다.
상기에서, 식각 대상막은 절연물질 또는 도전물질로 이루어진다. 식각 대상막과 제1 보조막 사이에 하드 마스크막을 더 형성한다. 하드 마스크막은 카본으로 형성한다. 카본은 스핀(spin) 코팅 방법으로 형성한다. 제1 보조막은 분리막과 식각 선택비가 다른 물질로 형성한다. 제1 보조막은 실리콘(Si)이 함유된 포토레지스트막으로 형성한다. 제1 보조막은 실리콘(Si)이 함유된 하부 반사 방지막과 포토레지스트막이 적층 된 구조로 형성한다.
분리막은 제1 보조막 및 제2 보조막과 식각 선택비가 다른 물질로 형성한다. 분리막은 유기막 및 유기 반사 방지막(Organic Anti Reflective Coating; OARC)이 적층 된 구조로 형성한다. 유기막은 현상액에 잘 녹는 유기물질로 형성한다. 유기막은 이머젼용 탑코팅(top coating) 물질로 형성한다. 분리막은 제1 보조막에 포커 스가 맞춰지도록 제1 노광 공정을 실시할 때 제2 보조막에는 디포커스가 맞춰지도록 두께를 조절한다.
제2 보조막은 분리막과 식각 선택비가 다른 물질로 형성한다. 제2 보조막은 실리콘(Si)이 함유된 포토레지스트막으로 형성한다. 제2 보조막의 노광 영역은 제1 보조막의 노광 영역 사이에 형성된다. 제1 보조막의 노광 영역과 제2 보조막의 노광 영역은 일정한 간격으로 서로 이격되도록 형성한다.
제1 노광 공정과 제2 노광 공정 시 제1 노광 공정과 제2 노광 공정의 순서를 바꾸어 실시한다. 제1 노광 공정 시 제1 보조막에만 노광 영역이 형성되도록 마스크와 웨이퍼 간의 거리를 조절하여 제1 보조막에 포커스가 맞춰지도록 한다. 제2 노광 공정 시 제2 보조막에만 노광 영역이 형성되도록 마스크와 웨이퍼 간의 거리를 조절하여 제2 보조막에 포커스가 맞춰지도록 한다.
분리막은 O2 플라즈마 가스를 이용한 건식 식각 공정으로 식각한다. 제1 보조막 식각 공정 시 제2 보조 패턴은 완전히 제거되고, 분리막은 일부 잔류한다.
본 발명의 제2 실시 예에 따른 반도체 소자의 미세 패턴 형성방법은, 반도체 기판상에 식각 대상막, 하드 마스크막, 제1 보조막, 분리막 및 제2 보조막을 형성한다. 제1 보조막에 포커스를 맞추어 제1 노광 공정을 실시하여 제1 노광 영역과 비노광 영역을 형성한다. 제2 보조막에 포커스를 맞추어 제2 노광 공정을 실시하여 제2 노광 영역과 비노광 영역을 형성한다. 제2 보조막을 현상하여 제2 보조 패턴을 형성한다. 제2 보조 패턴을 식각 마스크로 사용하는 식각 공정으로 분리막 및 제1 보조막을 식각하여 제1 보조 패턴을 형성한다. 분리막 및 제1 보조막을 식각한 후 남은 제2 보조 패턴 및 분리막을 제거한다. 제1 보조 패턴을 현상하여 제3 보조 패턴을 형성한다. 제3 보조 패턴을 이용하여 하드 마스크막과 식각 대상막을 식각한다.
상기에서, 식각 대상막은 절연물질 또는 도전물질로 이루어진다. 하드 마스크막은 카본으로 형성한다. 카본은 스핀 코팅 방법으로 형성한다. 제1 보조막은 분리막과 식각 선택비가 다른 물질로 형성한다. 제1 보조막은 실리콘(Si)이 함유된 포토레지스트막으로 형성한다. 제1 보조막은 실리콘(Si)이 함유된 하부 반사 방지막과 포토레지스트막이 적층 된 구조로 형성한다.
분리막은 제1 보조막 및 제2 보조막과 식각 선택비가 다른 물질로 형성한다. 분리막은 유기막 및 유기 반사 방지막이 적층 된 구조로 형성한다. 유기막은 현상액에 잘 녹는 유기물질로 형성한다. 유기막은 이머젼용 탑코팅 물질로 형성한다. 분리막은 제1 보조막에 포커스가 맞춰지도록 제1 노광 공정을 실시할 때 제2 보조막에는 디포커스가 맞춰지도록 두께를 조절한다.
제2 보조막은 분리막과 식각 선택비가 다른 물질로 형성한다. 제2 보조막은 실리콘(Si)이 함유된 포토레지스트막으로 형성한다. 제2 보조막의 제2 노광 영역은 제1 보조막의 제1 노광 영역 사이에 형성된다. 제1 보조막의 제1 노광 영역과 제2 보조막의 제2 노광 영역은 일정한 간격으로 서로 이격되도록 형성한다.
제1 노광 공정과 제2 노광 공정 시 제1 노광 공정과 제2 노광 공정의 순서를 바꾸어 실시한다. 제1 노광 공정 시 제1 보조막에만 제1 노광 영역이 형성되도록 마스크와 웨이퍼 간의 거리를 조절하여 제1 보조막에 포커스가 맞춰지도록 한다. 제2 노광 공정 시 제2 보조막에만 제2 노광 영역이 형성되도록 마스크와 웨이퍼 간의 거리를 조절하여 제2 보조막에 포커스가 맞춰지도록 한다.
분리막은 O2 플라즈마 가스를 이용한 건식 식각 공정으로 식각한다. 제1 보조막 식각 공정 시 제2 보조 패턴은 완전히 제거되고, 분리막은 일부 잔류한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 상세히 설명하면 다음과 같다.
도 1a 내지 도 1i는 본 발명의 실시 예에 따른 반도체 소자의 미세 패턴 형성방법을 설명하기 위해 도시한 단면도로서, 플래시 메모리 소자 또는 DRAM의 미세 패턴 형성 공정 시 모두 적용가능하다.
도 1a를 참조하면, 반도체 기판(100) 상부에 식각 대상막(102)을 형성한다. 이때, 식각 대상막(102)은 절연물질 또는 도전물질로 이루어진다. 식각 대상막(102) 상부에 하드 마스크막(104)을 형성한다. 이때, 하드 마스크막(104)은 스핀(spin) 코팅 방법으로 형성한 카본(carbon)으로 형성한다.
그런 다음, 하드 마스크막(104) 상부에 제1 보조막(106)을 형성한다. 이때, 제1 보조막(106)은 실리콘(Si)이 함유된 포토레지스트막으로 형성하거나, 실리콘(Si)이 함유된 하부 반사 방지막(Bottom Anti Reflective Coating; BARC)과 포토레지스트막이 적층 된 구조로 형성한다. 여기서, 적층 된 구조는 실리콘(Si)이 함유된 하부 반사 방지막(BARC)을 먼저 형성한 후 포토레지스트막을 형성한 구조이 다. 제1 보조막(106) 상부에 분리막(108)을 형성한다. 이때, 분리막(108)은 유기막(108a) 및 유기 반사 방지막(Organic Anti Reflective Coating; OARC; 108b)이 적층 된 구조로 형성하되, 제1 보조막(106)과 식각 선택비가 다른 물질로 형성하는 것이 바람직하다. 여기서, 유기막(108a)은 현상액에 잘 녹는 유기물질로 형성하되, 바람직하게는 이머젼용 탑코팅(top coating) 물질로 형성하고, 유기 반사 방지막(OARC; 108b)은 유기막(108a)을 보호하기 위해 형성한다. 분리막(108)은 빛이 통과하여 제1 보조막(106)에 노광 영역과 비노광 영역이 구성되도록 포커스(focus)를 조절하여 노광 공정을 실시하는 과정에서 분리막(108) 상부에 형성될 제2 보조막(110)에는 노광 영역이 구성되지 않을 정도의 두께로 형성한다. 또한, 후속 공정으로 제2 보조막(110)에 노광 영역과 비노광 영역이 구성되도록 포커스를 조절하여 노광 공정을 실시하는 과정에서 제1 보조막(106)에는 노광 영역이 구성되지 않을 정도의 두께로 분리막(108)을 형성한다. 결국, 분리막(108)은 노광 공정 시 제1 보조막(106)에 에너지가 도달되어 포커스가 맞춰질 때 제2 보조막(110)에는 디포커스(defocus)가 맞춰지면, 반대로 제2 보조막(110)에 포커스가 맞춰질 때 제1 보조막(106)에는 디포커스가 맞춰지도록 하는 역할을 한다.
그런 다음, 분리막(108) 상부에 제2 보조막(110)을 형성한다. 이때, 제2 보조막(110)은 분리막(108)과 식각 선택비가 다른 물질로 형성하되, 바람직하게는 실리콘(Si)이 함유된 포토레지스트막으로 형성한다.
도 1b를 참조하면, 석영 기판(112)에 크롬 패턴(114)이 일정한 간격으로 형성된 제1 마스크(116)를 이용하여 제1 노광 공정을 실시한다. 제1 노광 공정은 제1 보조막(106)에만 노광 영역(118)이 형성되도록 제1 마스크(116)와 웨이퍼 간의 거리(d)를 조절하여 제1 보조막(106)에 포커스를 맞추어 실시한다. 이로써, 제1 보조막(106)은 제1 마스크(116)의 크롬 패턴(114)에 따라 노광 영역(118)과 비노광 영역(120)으로 구분된다. 제1 노광 공정 시 분리막(108)의 두께와 제1 마스크(116)와 웨이퍼 간의 거리(d) 조절에 의해 제2 보조막(110)에는 디포커스가 맞춰지기 때문에 제1 보조막(106)과 같은 노광 영역이 형성되지 않는다.
도 1c를 참조하면, 석영 기판(122)에 크롬 패턴(124)이 일정한 간격으로 형성된 제2 마스크(126)를 이용하여 제2 노광 공정을 실시한다. 제2 노광 공정은 제2 보조막(110)에만 노광 영역(128)이 형성되도록 제2 마스크(126)와 웨이퍼 간의 거리(d)를 조절하여 제2 보조막(110)에 포커스를 맞추어 실시한다. 이로써, 제2 보조막(110)은 제2 마스크(126)의 크롬 패턴(124)에 따라 노광 영역(128)과 비노광 영역(130)으로 구분된다. 제2 노광 공정 시 분리막(108)의 두께와 제2 마스크(126)와 웨이퍼 간의 거리(d) 조절에 의해 제1 보조막(106)에는 디포커스가 맞춰지기 때문에 제2 보조막(110)과 같은 노광 영역이 형성되지 않는다. 제2 보조막(110)의 노광 영역(128)은 제1 보조막(106)의 노광 영역(118) 사이에 형성되고, 제1 보조막(106)의 노광 영역(118)과 제2 보조막(110)의 노광 영역(128)은 동일한 위치에 형성되지 않고 일정한 간격으로 서로 이격되도록 형성한다. 노광 공정 시 제1 노광 공정과 제2 노광 공정의 순서를 바꾸어 실시하여도 된다.
도 1d를 참조하면, 현상 공정으로 제2 보조막의 노광된 영역(128)을 제거하여 제2 보조 패턴(110a)을 형성한다. 이때, 제2 보조 패턴(110a)을 형성하기 위한 현상 공정 시 분리막(108) 중 상부에 형성된 유기 반사 방지막(OARC; 108b)이 현상액(developer)에 의해 용해되지 않으므로 분리막(108) 중 유기막(108a)이 유기 반사 방지막(OARC; 108b)에 의해 보호된다. 이와 같이, 유기막(108a)이 보호됨으로써 제1 보조막(106)도 보호할 수 있다.
도 1e를 참조하면, 제2 보조 패턴(110a)을 식각 마스크로 분리막(108)을 식각한다. 이때, 분리막(108)은 O2 플라즈마(plasma) 가스를 이용한 건식 식각 공정으로 식각한다. 분리막(108)을 식각하는 동안 제2 보조 패턴(110a) 상부가 일부 제거된다.
도 1f를 참조하면, 잔류하는 제2 보조 패턴(110a)과 식각 된 분리막(108)을 식각 마스크로 제1 보조막을 식각하여 제1 보조 패턴(106a)을 형성한다. 이때, 제2 보조 패턴(110a)은 제1 보조막과 동일한 식각 선택비를 가짐으로 제1 보조막 식각 공정 시 제2 보조 패턴(110a)이 완전히 제거되고, 분리막(108) 중 유기 반사 방지막(OARC; 108b)도 완전히 제거되며, 분리막(108) 중 유기막(108a)만 일부 잔류하게 된다.
도 1g를 참조하면, 현상액을 이용하여 잔류하는 유기막(108a)과 제1 보조 패턴의 노광된 영역을 현상하여 제3 보조 패턴(106b)을 형성한다. 이렇게 제2 보조 패턴을 이용한 제1 보조막 식각 공정으로 제1 보조 패턴을 형성한 후 제1 보조 패턴에 노광된 영역을 현상하여 제3 보조 패턴(106b)을 형성함으로써 목표 피치를 갖는 패턴이 형성된다.
도 1h를 참조하면, 목표 피치를 갖는 패턴인 제3 보조 패턴(106b)을 식각 마스크로 하드 마스크막(104)을 식각하여 원하는 라인(line) 및 스페이스(space)를 갖는 하드 마스크 패턴(104a)을 형성한다.
도 1i를 참조하면, 원하는 라인 및 스페이스를 갖는 하드 마스크 패턴(104a)을 식각 마스크로 식각 대상막(102)을 식각하여 목표 패턴(102a)을 형성한다. 그런 다음, 잔류하는 제3 보조 패턴(106b) 및 하드 마스크 패턴(104c)을 제거한다.
상기와 같이, 노광 공정을 실시하여 제1 보조막(106)과 제2 보조막(110) 각각에 서로 다른 노광 영역(118 및 128)과 비노광 영역(120 및 130)이 형성되도록 포커스를 조절한 후 식각 공정으로 제3 보조 패턴(106b)을 형성함으로써 목표 피치를 갖는 미세 패턴을 형성할 수 있을 뿐만 아니라 공정 단계를 기존에 비해 단축할 수 있다. 이로 인하여 소자 양산 비용을 감소시킬 수 있다.
또한, 노광 공정을 실시하여 제1 보조막(106)과 제2 보조막(110) 각각에 서로 다른 노광 영역(118 및 128)과 비노광 영역(120 및 130)이 형성되도록 포커스를 조절한 후 식각 공정으로 제3 보조 패턴(106b)을 형성함으로써 중첩(overlay)에 의해 임계 치수(Critical Demension; CD)가 불량해지는 문제를 제거하면서 모든 형태의 미세 패턴을 형성할 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시 예에 따라 구체적으로 기술되었으나, 상기한 실시 예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주지하여야 한다. 또한, 본 발명의 기술 분야에서 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시 예가 가능함을 이해할 수 있을 것이다.
상술한 바와 같이 본 발명에 의한 효과는 다음과 같다.
첫째, 노광 공정을 실시하여 제1 보조막과 제2 보조막 각각에 서로 다른 노광 영역과 비노광 영역이 형성되도록 포커스(focus)를 조절한 후 식각 공정으로 제3 보조 패턴을 형성함으로써 목표 피치를 갖는 미세 패턴을 형성할 수 있을 뿐만 아니라 공정 단계를 기존에 비해 단축할 수 있다.
둘째, 공정 단계를 단축함으로써 소자 양산 비용을 감소시킬 수 있다.
셋째, 노광 공정을 실시하여 제1 보조막과 제2 보조막 각각에 서로 다른 노광 영역과 비노광 영역이 형성되도록 포커스를 조절한 후 식각 공정으로 제3 보조 패턴을 형성함으로써 중첩(overlay)에 의해 임계 치수(Critical Demension; CD)가 불량해지는 문제를 제거하면서 모든 형태의 미세 패턴을 형성할 수 있다.

Claims (27)

  1. 반도체 기판상에 식각 대상막, 제1 보조막, 분리막 및 제2 보조막을 형성하는 단계;
    상기 제1 보조막에 포커스를 맞추어 제1 노광 공정을 실시하는 단계;
    상기 제2 보조막에 포커스를 맞추어 제2 노광 공정을 실시하는 단계;
    상기 제2 보조막을 현상하여 제2 보조 패턴을 형성하는 단계;
    상기 제2 보조 패턴을 식각 마스크로 사용하는 식각 공정으로 상기 분리막 및 제1 보조막을 식각하여 제1 보조 패턴을 형성하는 단계;
    상기 분리막 및 상기 제1 보조막을 식각한 후 남은 상기 제2 보조 패턴 및 상기 분리막을 제거하는 단계;
    상기 제1 보조 패턴을 현상하여 제3 보조 패턴을 형성하는 단계; 및
    상기 제3 보조 패턴을 이용하여 상기 식각 대상막을 식각하는 단계를 포함하는 반도체 소자의 미세 패턴 형성방법.
  2. 반도체 기판상에 식각 대상막, 하드 마스크막, 제1 보조막, 분리막 및 제2 보조막을 형성하는 단계;
    상기 제1 보조막에 포커스를 맞추어 제1 노광 공정을 실시하여 제1 노광 영역과 비노광 영역을 형성하는 단계;
    상기 제2 보조막에 포커스를 맞추어 제2 노광 공정을 실시하여 제2 노광 영역과 비노광 영역을 형성하는 단계;
    상기 제2 보조막을 현상하여 제2 보조 패턴을 형성하는 단계;
    상기 제2 보조 패턴을 식각 마스크로 사용하는 식각 공정으로 상기 분리막 및 제1 보조막을 식각하여 제1 보조 패턴을 형성하는 단계;
    상기 분리막 및 상기 제1 보조막을 식각한 후 남은 상기 제2 보조 패턴 및 상기 분리막을 제거하는 단계;
    상기 제1 보조 패턴을 현상하여 제3 보조 패턴을 형성하는 단계; 및
    상기 제3 보조 패턴을 이용하여 상기 하드 마스크막과 식각 대상막을 식각하는 단계를 포함하는 반도체 소자의 미세 패턴 형성방법.
  3. 제1항 또는 제2항에 있어서,
    상기 식각 대상막은 절연물질 또는 도전물질로 이루어지는 반도체 소자의 미세 패턴 형성방법.
  4. 제1항 또는 제2항에 있어서,
    상기 식각 대상막과 상기 제1 보조막 사이에 하드 마스크막을 더 형성하는 반도체 소자의 미세 패턴 형성방법.
  5. 제4항에 있어서,
    상기 하드 마스크막은 카본으로 형성하는 반도체 소자의 미세 패턴 형성방 법.
  6. 제5항에 있어서,
    상기 카본은 스핀(spin) 코팅 방법으로 형성하는 반도체 소자의 미세 패턴 형성방법.
  7. 제1항 또는 제2항에 있어서,
    상기 제1 보조막은 상기 분리막과 식각 선택비가 다른 물질로 형성하는 반도체 소자의 미세 패턴 형성방법.
  8. 제1항 또는 제2항에 있어서,
    상기 제1 보조막은 실리콘(Si)이 함유된 포토레지스트막으로 형성하는 반도체 소자의 미세 패턴 형성방법.
  9. 제1항 또는 제2항에 있어서,
    상기 제1 보조막은 실리콘(Si)이 함유된 하부 반사 방지막과 포토레지스트막 이 적층 된 구조로 형성하는 반도체 소자의 미세 패턴 형성방법.
  10. 제1항 또는 제2항에 있어서,
    상기 분리막은 상기 제1 보조막 및 제2 보조막과 식각 선택비가 다른 물질로 형성하는 반도체 소자의 미세 패턴 형성방법.
  11. 제1항 또는 제2항에 있어서,
    상기 분리막은 유기막 및 유기 반사 방지막(Organic Anti Reflective Coating; OARC)이 적층 된 구조로 형성하는 반도체 소자의 미세 패턴 형성방법.
  12. 제11항에 있어서,
    상기 유기막은 현상액에 잘 녹는 유기물질로 형성하는 반도체 소자의 미세 패턴 형성방법.
  13. 제11항에 있어서,
    상기 유기막은 이머젼용 탑코팅(top coating) 물질로 형성하는 반도체 소자 의 미세 패턴 형성방법.
  14. 제1항 또는 제2항에 있어서,
    상기 분리막은 상기 제1 보조막에 포커스가 맞춰지도록 상기 제1 노광 공정을 실시할 때 상기 제2 보조막에는 디포커스가 맞춰지도록 두께를 조절하는 반도체 소자의 미세 패턴 형성방법.
  15. 제1항 또는 제2항에 있어서,
    상기 제2 보조막은 상기 분리막과 식각 선택비가 다른 물질로 형성하는 반도체 소자의 미세 패턴 형성방법.
  16. 제1항 또는 제2항에 있어서,
    상기 제2 보조막은 실리콘(Si)이 함유된 포토레지스트막으로 형성하는 반도체 소자의 미세 패턴 형성방법.
  17. 제1항에 있어서,
    상기 제2 보조막의 노광 영역은 상기 제1 보조막의 노광 영역 사이에 형성되는 반도체 소자의 미세 패턴 형성방법.
  18. 제1항에 있어서,
    상기 제1 보조막의 노광 영역과 상기 제2 보조막의 노광 영역은 일정한 간격으로 서로 이격되도록 형성하는 반도체 소자의 미세 패턴 형성방법.
  19. 제2항에 있어서,
    상기 제2 보조막의 상기 제2 노광 영역은 상기 제1 보조막의 상기 제1 노광 영역 사이에 형성되는 반도체 소자의 미세 패턴 형성방법.
  20. 제2항에 있어서,
    상기 제1 보조막의 상기 제1 노광 영역과 상기 제2 보조막의 상기 제2 노광 영역은 동일한 위치에 형성되지 않고 일정한 간격으로 서로 이격되도록 형성하는 반도체 소자의 미세 패턴 형성방법.
  21. 제1항 또는 제2항에 있어서,
    상기 제1 노광 공정과 상기 제2 노광 공정 시 상기 제1 노광 공정과 상기 제2 노광 공정의 순서를 바꾸어 실시하는 반도체 소자의 미세 패턴 형성방법.
  22. 제1항에 있어서,
    상기 제1 노광 공정 시 상기 제1 보조막에만 노광 영역이 형성되도록 마스크와 웨이퍼 간의 거리를 조절하여 상기 제1 보조막에 포커스가 맞춰지도록 하는 반도체 소자의 미세 패턴 형성방법.
  23. 제1항에 있어서,
    상기 제2 노광 공정 시 상기 제2 보조막에만 노광 영역이 형성되도록 마스크와 웨이퍼 간의 거리를 조절하여 상기 제2 보조막에 포커스가 맞춰지도록 하는 반도체 소자의 미세 패턴 형성방법.
  24. 제2항에 있어서,
    상기 제1 노광 공정 시 상기 제1 보조막에만 상기 제1 노광 영역이 형성되도 록 마스크와 웨이퍼 간의 거리를 조절하여 상기 제1 보조막에 포커스가 맞춰지도록 하는 반도체 소자의 미세 패턴 형성방법.
  25. 제2항에 있어서,
    상기 제2 노광 공정 시 상기 제2 보조막에만 상기 제2 노광 영역이 형성되도록 마스크와 웨이퍼 간의 거리를 조절하여 상기 제2 보조막에 포커스가 맞춰지도록 하는 반도체 소자의 미세 패턴 형성방법.
  26. 제1항 또는 제2항에 있어서,
    상기 분리막은 O2 플라즈마 가스를 이용한 건식 식각 공정으로 식각하는 반도체 소자의 미세 패턴 형성방법.
  27. 제1항 또는 제2항에 있어서,
    상기 제1 보조막 식각 공정 시 상기 제2 보조 패턴은 완전히 제거되고, 상기 분리막은 일부 잔류하는 반도체 소자의 미세 패턴 형성방법.
KR1020070065045A 2007-06-29 2007-06-29 반도체 소자의 미세 패턴 형성방법 KR100870264B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020070065045A KR100870264B1 (ko) 2007-06-29 2007-06-29 반도체 소자의 미세 패턴 형성방법
TW097101485A TWI369718B (en) 2007-06-29 2008-01-15 Method of forming micro pattern of semiconductor device
US12/016,771 US7955985B2 (en) 2007-06-29 2008-01-18 Method of forming micro pattern of semiconductor device
JP2008049199A JP2009016789A (ja) 2007-06-29 2008-02-29 半導体素子の微細パターン形成方法
CN2008100898692A CN101335184B (zh) 2007-06-29 2008-04-03 形成半导体器件的微图案的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070065045A KR100870264B1 (ko) 2007-06-29 2007-06-29 반도체 소자의 미세 패턴 형성방법

Publications (1)

Publication Number Publication Date
KR100870264B1 true KR100870264B1 (ko) 2008-11-25

Family

ID=40161114

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070065045A KR100870264B1 (ko) 2007-06-29 2007-06-29 반도체 소자의 미세 패턴 형성방법

Country Status (5)

Country Link
US (1) US7955985B2 (ko)
JP (1) JP2009016789A (ko)
KR (1) KR100870264B1 (ko)
CN (1) CN101335184B (ko)
TW (1) TWI369718B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9316916B2 (en) 2009-04-07 2016-04-19 Globalfounries Inc. Method to mitigate resist pattern critical dimension variation in a double-exposure process
CN102096335A (zh) * 2010-12-31 2011-06-15 上海集成电路研发中心有限公司 双重曝光方法
CN102096318B (zh) * 2011-01-17 2012-05-23 南京航空航天大学 激光直写技术制备多级结构微阵列的方法
DE102015005933A1 (de) * 2015-05-12 2016-11-17 Coramaze Technologies Gmbh Implantierbare Vorrichtung zur Verbesserung oder Behebung einer Herzklappeninsuffizienz
CN106252229B (zh) * 2015-06-12 2019-04-23 中国科学院微电子研究所 一种半导体器件的制造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060134598A (ko) * 2005-06-23 2006-12-28 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6576536B1 (en) * 2001-04-02 2003-06-10 Advanced Micro Devices, Inc. Ultra narrow lines for field effect transistors
JP2004200209A (ja) * 2002-12-16 2004-07-15 Fuji Xerox Co Ltd 電極等の導電パターンの形成方法およびこれを用いた面発光型半導体レーザ並びにその製造方法
US6969642B2 (en) * 2003-07-25 2005-11-29 Macronix International Co., Ltd. Method of controlling implantation dosages during coding of read-only memory devices

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060134598A (ko) * 2005-06-23 2006-12-28 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성방법

Also Published As

Publication number Publication date
CN101335184A (zh) 2008-12-31
US7955985B2 (en) 2011-06-07
JP2009016789A (ja) 2009-01-22
CN101335184B (zh) 2010-08-11
TWI369718B (en) 2012-08-01
US20090004866A1 (en) 2009-01-01
TW200901275A (en) 2009-01-01

Similar Documents

Publication Publication Date Title
KR100912990B1 (ko) 반도체 소자의 미세 패턴 형성방법
JP5690882B2 (ja) 炭素質ハードマスクによる二重露光パターニング
KR100870264B1 (ko) 반도체 소자의 미세 패턴 형성방법
KR20090023825A (ko) 반도체 소자의 미세 패턴 형성방법
KR101096194B1 (ko) 반도체 소자의 패턴 형성 방법
US7939227B2 (en) Method and structure for fabricating dark-periphery mask for the manufacture of semiconductor wafers
KR101002456B1 (ko) 반도체 소자의 패턴 형성방법
US7906272B2 (en) Method of forming a pattern of a semiconductor device
US10503072B2 (en) Methods of fabricating semiconductor devices with flattened hardmask layers
KR100390963B1 (ko) 반도체 소자의 콘택홀 형성방법
US9396966B1 (en) Patterning method and semiconductor structure
KR950014945B1 (ko) 반도체소자의 미세패턴 형성방법
KR20110114046A (ko) 반도체 소자의 제조 방법
KR101034540B1 (ko) 위상 반전 마스크 제조 방법
KR20110108712A (ko) 반도체 장치의 콘택 홀 제조 방법
KR100510616B1 (ko) 반도체 제조 공정에서의 ｂａｒｃ 패터닝 및 식각 방법
US20090176377A1 (en) Method of forming patterns of semiconductor device
KR20100081019A (ko) 반도체 소자의 제조 방법
KR20100001664A (ko) 반도체 소자의 미세 패턴 형성 방법
KR20120037254A (ko) 반도체 소자의 제조 방법
KR20110047872A (ko) 반도체 소자의 미세패턴 형성방법
KR20090103145A (ko) 반도체 소자의 형성 방법
KR20090129795A (ko) 반도체 소자의 형성 방법
KR20060135243A (ko) 반도체 소자의 패턴 형성방법
KR20110108637A (ko) 반도체 장치의 콘택 홀 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111024

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20121022

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee