KR100861472B1 - 고전압 반도체 소자 및 그 제조방법 - Google Patents
고전압 반도체 소자 및 그 제조방법 Download PDFInfo
- Publication number
- KR100861472B1 KR100861472B1 KR1020070036160A KR20070036160A KR100861472B1 KR 100861472 B1 KR100861472 B1 KR 100861472B1 KR 1020070036160 A KR1020070036160 A KR 1020070036160A KR 20070036160 A KR20070036160 A KR 20070036160A KR 100861472 B1 KR100861472 B1 KR 100861472B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- electric field
- semiconductor device
- benzocyclobutyne
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 35
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 27
- 230000005684 electric field Effects 0.000 claims abstract description 42
- 230000015556 catabolic process Effects 0.000 claims abstract description 34
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims abstract description 25
- 229910010271 silicon carbide Inorganic materials 0.000 claims abstract description 25
- YVQSLGWKPOKHFJ-UHFFFAOYSA-N bicyclo[4.2.0]octa-1,3,5-trien-7-yne Chemical compound C1=CC=C2C#CC2=C1 YVQSLGWKPOKHFJ-UHFFFAOYSA-N 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 238000000034 method Methods 0.000 claims description 25
- 239000002184 metal Substances 0.000 claims description 11
- 229920000642 polymer Polymers 0.000 claims description 11
- -1 polyethylene terephthalate Polymers 0.000 claims description 6
- 239000011248 coating agent Substances 0.000 claims description 4
- 238000000576 coating method Methods 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 4
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 3
- 239000004743 Polypropylene Substances 0.000 claims description 2
- 238000010438 heat treatment Methods 0.000 claims description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 claims description 2
- 239000005020 polyethylene terephthalate Substances 0.000 claims description 2
- 229920001155 polypropylene Polymers 0.000 claims description 2
- 230000001590 oxidative effect Effects 0.000 claims 1
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 abstract description 25
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 2
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 78
- 239000010408 film Substances 0.000 description 35
- 230000008569 process Effects 0.000 description 13
- 230000008901 benefit Effects 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- VXNZUUAINFGPBY-UHFFFAOYSA-N 1-Butene Chemical compound CCC=C VXNZUUAINFGPBY-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- IAQRGUVFOMOMEM-UHFFFAOYSA-N butene Natural products CC=CC IAQRGUVFOMOMEM-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 230000002028 premature Effects 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D8/00—Diodes
- H10D8/01—Manufacture or treatment
- H10D8/051—Manufacture or treatment of Schottky diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
- H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
- H10D62/8325—Silicon carbide
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D8/00—Diodes
- H10D8/60—Schottky-barrier diodes
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
본 발명은 전계판 구조를 사용하여 고 전압의 항복전압 특성을 얻을 수 있도록 하여 양산이 가능한 반도체 소자 및 그 제조방법을 제공하고자 하는 것으로 본 발명에 의한 산화규소 쇼트키 다이오드는 캐소드 전극(250);우수한 오믹특성을 위한 높은 도핑농도를 갖는 기판(240); 높은 항복전압 특성을 갖기 위한 낮은 농도의 베이스층(230); 낮은 표면전하 농도 및 높은 전계강도를 갖는 열산화막(220); 비교적 용이한 방법으로 높은 전계강도를 가지면서도 충분한 두께를 구현할 수 있는 벤조사이클로부틴(BCB)층(210); 상기 열산화막(220) 및 벤조사이클로부틴층(210)을 뚫고 베이스층과 접촉하며 모서리는 벤조사이클로부틴층 위에 적당한 크기로 형성된 쇼트키 접합 및 종단구조(220)를 포함하는 것을 특징으로 한다.
이러한 고전압용 탄화규소 쇼트키 다이오드는 단순한 구조를 가지면서도 높은 항복전압특성을 나타내는 종단구조를 가지며 별도의 소자보호층을 포함하지 않기 때문에 마스크 수를 감소시키며 제작원가를 줄일 수 있는 장점이 있다.
탄화규소, 종단구조, 전계판 구조, 벤조사이클로부틴, 열산화막, 폴리머
Description
도 1은 탄화규소를 이용한 종래의 반도체 소자의 구조도,
도 2는 도1의 소자에서 항복이 발생하였을 시 전계 분포도,
도 3은 본 발명에 의하여 구현된 한 반도체소자를 나타낸 단면도,
도 4는 본 발명에 의하여 구현되는 반도체소자의 제작순서를 나타낸 단면도.
도 5는 도 4의 과정을 거쳐 제작된 탄화규소 쇼트키 다이오드의 실시 예를 나타내는 도면.
도 6은 종래의 구조 및 본 발명에 의한 구조에서 절연막의 구성 및 두께 변화에 대한 항복전압 특성을 나타낸 도면.
도 7은 본 발명에 의한 전계판 구조를 PiN, MOSFET, IGBT, JFET에 적용한 도면
도 8은 본 발명에 의한 전계판 구조에 대한 다른 실시예인 다층의 절연층으로 구성된 구조를 나타내는 도면이다.
<본 발명의 주요 부호에 대한 설명>
200: 애노드 전극 210: 벤조사이클로부틴(BCB)층 (절연층)
220: 산화막 230: 탄화규소 베이스층
240: 탄화규소 기판 250: 캐소드 전극
본 발명은 고전압 반도체 소자 및 그 제조방법에 관한 것이다.
일반적으로 다이오드의 항복전압은 이온화 충돌(impact ionization)에 의한 항복 사태 (avalanche breakdown)에 의해 결정되고 이온화 충돌(impact ionization)은 최대 전계의 크기에 영향을 받는다.
도 1과 수식은 각각 쇼트키 다이오드의 구조와 설계 파라미터에 대한 항복전압 수식을 보여준다.
(수식)
VB = qNDW2/2εS
여기서, VB는 항복전압, q는 전자의 전하량, ND는 베이스 영역의 도핑농도, W는 베이스 영역의 두께, 마지막으로 εS는 베이스 영역 반도체의 유전율을 의미한다. 고전압 쇼트키 다이오드를 설계할 때 일차적으로 항복전압은 베이스 영역의 두 께와 도핑 농도에 의해서 결정된다.
수식은 웨이퍼의 상태가 깨끗하며 (즉, 웨이퍼 내부에 격자결함 등이 전혀 존재하지 않는 상태를 의미) 애노드와 캐소드가 결정성장 방향과 수직인 방향으로 무한하게 펼쳐져 있는 구조에서 고전압 소자설계시 간단하게 적용될 수 있는 수식이다.
그러나 실제 소자구조에서는 애노드와 캐소드 전극은 유한하며, 비대칭의 구조를 가지고 있기 때문에 최대 전계는 정전기학적으로 전계의 집중이 일어나는 애노드 전극의 모서리에서 발생한다.
따라서 모서리 영역에서 집중된 전계를 분산하기 위한 적절한 종단기법을 사용하지 않으면 이론치에 미치지 못하는 항복전압을 얻게 된다.
도 2는 항복전압을 600V 사양이 되게끔 양산한 (공정 및 웨이퍼의 결함을 고려하여 오버 스펙을 가지게끔 설계되었음) 쇼트키 다이오드에서 종단구조를 사용하지 않고 애노드에 바이어스를 약 -600V를 인가하였을 때 전계분포를 보여주고 있다. 여기서 애노드의 모서리 부분은 베이스 영역의 최대 전계치인 2.16MV/cm보다 크며 항복은 애노드의 전압이 -607V 경우에 발생되고 있다.
일반적으로 높은 항복전압을 얻기 위해 전계판 구조(Field Plate: FP), 전계제한띠 구조 (Field Limiting Ring: FLR ), 접합종단확장 구조 (Junction Termination Extension: JTE) 및 고저항층을 삽입하는 구조 혹은 이들을 혼합하는 구조를 사용하고 있다.
전계제한띠 구조 및 접합종단확장 구조의 경우 애노드의 모서리에 집중된 전 계를 분산하기 위해 P형 이온을 주입하는 공정을 필요로 하며 탄화규소의 경우 주입된 이온들이 전기적으로 활성화되기 위해 1600oC 이상의 고온공정도 필요로 한다.
또한 이들 P형 영역은 전계집중을 방지하기 위해 전위의 완만한 확장을 필요로 하는데 이를 위해서는 충분한 공간을 확보해야한다는 단점이 있다.
이들과 비교해서 전계판 구조판 구조는 단순하여 복잡한 공정을 필요로 하지 않으며 적은 면적을 차지하는 것으로 알려져 있으나, 전계판 구조판 구조를 적용하기 위해서는 고품질의 두꺼운 산화막을 필요로 하는데 이를 구현하기가 어려운 문제점이 있었다.
특히, 산화규소의 경우는 실리콘 보다 고온에서 산화막을 길러야 하며 반도체와의 접합 부위에 탄소가 남아 트랩으로 작용하기 때문에 고품질의 두꺼운 산화막을 기르는 것이 더욱더 어렵다.
아직까지 국내에서는 탄화규소를 이용한 전력 반도체에 맞도록 전계판 구조판 구조를 적용한 사례가 없으며, 미국특허 US7180103B2에서는 전력용 MESFET의 항복전압을 향상시키기 위해서 전계판 구조판용 절연막으로 Al2O3를 사용하고 있으나 고전압에서 견딜 수 있는 구조가 제안되고 있지 않다.
또한 미국특허 US6949797에서는 전력용 MOSFET의 항복전압특성을 향상하기 위해 고저항층 삽입 및 전계판 구조판 구조를 혼합한 구조를 사용하고 있으나, 고전압을 얻기 위한 절연막에 대해서는 전혀 언급되어있지 못한 실정이기 때문에 실사용에 사용할 수 있는 반도체 소자를 양산할 수가 없었다.
본 발명은 상기와 같은 문제점을 해결하고자 하는 것으로,
본 발명의 목적은 전계판 구조를 사용하여 고 전압의 항복전압 특성을 얻을 수 있도록 하여 양산이 가능한 반도체 소자 및 그 제조방법을 제공하고자 하는 것이다.
다른 목적은 탄화규소를 이용한 쇼트키 다이오드에서 고품질의 산화막 및 두꺼운 절연층을 사용하여 전계판 구조판 구조를 구현함으로써 공정단계를 줄이고 고가의 전력용 소자의 제조단가를 줄이도록 한 것이다.
또 다른 목적은 절연층인 벤조사이클로부틴(BCB) 및 얇은 열산화막을 이용하여 구조가 단순하면서도 높은 항복전압특성을 나타내는 저가의 반도체 소자를 제공하고, 소자보호를 위하여 별도의 보호층이 필요없는 반도체 소자의 제조방법을 제공하고자 하는 것이다.
이와같은 목적을 달성하기 위한 본 발명은 우수한 오믹특성을 위한 높은 도핑농도를 갖는 기판과, 높은 항복전압 특성을 갖기 위한 낮은 농도의 베이스층과, 낮은 표면전하 농도 및 높은 전계강도를 갖는 열산화막과, 높은 전계강도를 가지면서도 비교적 용이한 방법으로 충분한 두께를 구현할 수 있는 벤조사이클로부틴(BCB)층과, 상기 열산화막 및 벤조사이클로부틴(BCB)층을 뚫고 베이스층과 접촉하며 모서리는 벤조사이클로부틴층 위에 적당한 크기로 형성된 쇼트키 접합 및 종단구조를 포함하는 것을 특징으로 한다.
이러한 고전압용 탄화규소로 구성되는 반도체 소자는 단순한 구조를 가지면 서도 높은 항복전압특성을 나타내는 종단구조를 가지며 별도의 소자보호층을 포함하지 않기 때문에 마스크 수를 감소시키며 제작원가를 줄일 수 있는 장점이 있다
또한 상기한 반도체 소자의 제조방법에는 고품질용 열산화층을 형성하는 단계와, 캐소드 전극을 형성하기 위해 오믹금속을 기판에 증착하고 열처리하는 단계와, 비교적 용이한 방법으로 높은 전계강도를 가지면서도 충분한 두께를 구현할 수 있는 벤조사이클로부틴층을 도포하는 단계와, 상기 벤조사이클로부틴층을 도포 경화 후 벤조사이클로부틴층 및 산화층을 뚫고 쇼트키 접합을 형성하기 위한 종단구조를 형성하는 단계와, 상기 쇼트키 접합 및 전계판 구조를 형성하기 위해 애노드 전극용 금속을 증착하는 단계를 포함하고 있는 것을 특징으로 하고 있다.
상기 목적을 달성하기 위해 단순한 종단구조인 전계판 구조를 사용하고, 고전압의 전계판 종단구조를 위해서는 높은 전계강도를 가지며 두꺼운 절연물질이 필요한데 열산화막을 이용할 경우 전계강도는 10MV/cm로 높으나 600V이상의 고전압을 얻기 위해 필요한 두께를 단화규소에서는 얻기가 어렵다.
즉, 탄화규소에서 고품질의 산화막을 얻기 위해서는 고온의 건조한 산소 분위기에서 열산화막을 키워야하는데 1150oC, O2(5LPM) 분위기에서 열산화막의 성장속도는 12.7nm/h 정도가 된다.
따라서 600V의 항복전압을 얻기 위해서는 산화막의 두께가 적어도 200nm가 필요한데 이를 위해서 열산화공정을 15.8시간 동안 수행하여야 하며, 이렇게 오랫동안 공정을 하더라도 산화막의 품질을 보장할 수 없다.
왜냐하면 산화막이 두꺼워질수록 일반적으로 열산화막의 품질은 저하되기 때문이다. 다른 화학적 증착기법을 이용한 산화막 및 질화막의 경우는 막의 품질이 열산화막과 비교해 나쁘며 반도체와 절연박막 사이의 표면전하로 인해 낮은 전압에서 항복을 일으킨다.
따라서 본 발명에서는 막 품질의 저하 및 표면전하에 의한 조기 항복을 막기 위해 고품질의 얇은 열산화막을 형성하고 그 위에 비교적 높은 전계강도를 갖는 벤조사이클로부틴(BCB)층을 코팅함으로써 높은 항복전압특성을 얻도록 만들었다.
이하 본 발명의 실시 예를 첨부된 도면에 의하여 상세히 설명하면 다음과 같다.
도 3은 본 발명에 의하여 구현된 반도체 소자를 나타내는 단면도이다.
본 발명의 탄화규소를 이용한 반도체 소자 (구체적으로는 탄화규소를 이용한 전력용 쇼트키 소자)에서 전계판 구조(FP)를 구현하기 위해 두꺼운 절연층인 벤조사이클 부틴(BCB)층 및 고품질의 열산화막으로 이를 구현하고 있다.
이와같은 쇼키드 다이오드는 하부의 캐소드 전극(250)과 상부의 애노드 전극(200) 사이에 다수개의 층을 가지고 있는 것으로 하부의 캐소드 전극(250)의 상부에 우수한 오믹특성을 위하여 높은 도핑농도를 갖는 탄화규소 기판(240)이 도포 되어 있고, 그 위에 높은 항복전압 특성을 갖기 위하여 낮은 농도의 베이스층(230)이 도포되어 있다.
상기 베이스층 (230)위에는 낮은 표면전하 농도 및 높은 전계강도를 갖는 열산화막(220)을 형성시키고, 그 위에 높은 전계강도를 가지면서도 충분한 두께를 구현할 수 있는 벤조사이클로부틴(BCB)층(210)을 일반적인 방법으로 구현한다.
그리고 상기 열산화막(220) 및 벤조사이클로부틴층(210)을 뚫고 베이스층(230)과 접촉되는 종단구조를 사용하여 상기한 에노드층(200)을 도포시킨다.
상기 종단구조는 상기한 에노드층(200)이 가로 방향인 하부면으로 벤조사이클로부틴층(210)과 접촉되고, 세로방향의 측면으로는 열산화막(220) 및 벤조사이클로부틴층(210)과 접촉된 상태이다.
이와같이 구성된 쇼트키 배리어 다이오드(Schottky barrier Diode )는 일반 PN 접합의 다이오드의 구조 대신에 반도체와 결합된 금속의 구조를 가지고 있기 때문에 고속, 대전류에 유리한 특징을 가질 수가 있다.
상기와 같은 특성을 가지고 있는 고전압용 탄화규소 쇼트키 다이오드의 제조방법은 도 4와 같다.
도 4는 본 발명에 의한 탄화규소 쇼트키 다이오드를 제작하는 제조방법의 순서를 나타내고 있다.
(a) 산화막층 형성단계 (도 4a)
먼저 기존의 쇼크키 다이오드의 제작공정과 같이 (도 1 참조), 높은 도핑 농도를 가지고 있는 탄화규소 기판(240)위에 낮은 농도의 베이스층(230)이 형성되게 한다.
이와같이 탄화규소 기판(240)위에 베이스층(230)이 형성된 상태에서 그 위에 고품질용 산화층(220)을 형성시킨다.
(b) 캐소드 전극 형성단계 (도 4b)
탄화규소 기판 (240)의 하단에 캐소드 전극을 형성하기 위해 오믹금속(250)을 기판에 증착시킨 후 열처리를 수행한다.
(c) 절연층 도포 단계 (도 4c)
일반적인 반도체 제조공정을 사용하여 높은 전계강도를 가지면서도 충분한 두께를 구현할 수 있는 절연층을 상기 산화막층 위에 도포하는 것으로 이 절연층은 절연특성이 양호한 폴리머 계열을 사용하며, 바람직하게는 벤조사이클로부틴층(210)을 사용하여 상기 산화막층(220)위에 도포한다.
폴리머 계열의 벤조사이클로부틴층(210)을 도포한 후 경화과정은 벤조사이클로부틴을 공급하는 제작사에서 제공한 사양서에 따라 실시한다.
상기한 절연층은 폴리머 계열의 절연층외에 Al2O3, SiN, Ta2O5 등의 강유전체를 사용하여도 동일한 절연특성을 얻을 수 있다. 일반적으로 이들은 폴리머계열과 비교하여 유전상수가 크기 때문에 동일한 항복전압을 얻기 위해 필요한 두께가 두꺼워질 수 있는 장점이 있어서 낮은 절연강도에도 불구하고 사용할 수 있는 이점이 있다.
상기 절연층 도포단계에서 사용되는 폴리머 계열은 벤조사이클로부틴, 폴리에틸렌 테레프살레이트 (Polyethylene Terephthalate), 폴리프로필렌(Polypropylene), 폴리페닐렌 술파이트(PPS) 등을 사용할 수가 있다.
(d) 종단구조 형성단계 (도 4d)
상기 절연층인 벤조사이클로부틴층(210) 및 산화층(220)을 뚫고 베이스층(230)과 접속되는 쇼트키 접합을 위하여 종단구조 (260)를 형성한다.
이때 이 종단구조는 일반적인 반도체 제조공정에서 사용되는 마스크 공정, 포토레지스터 공정, 식각공정을 사용하여 형성된다.
(e) 애노드 전극 형성단계 (도 4e)
쇼트키 접합 및 전계판 구조판 구조를 형성하기 위해 애노드 전극용 금속(270)을 상기 종단구조(260) 위에 증착시켜 애노드 전극을 형성하여 완성된다.
결과적으로 상기한 에노드층(200)은 가로 방향인 하부면으로 벤조사이클로부틴층(210)과 접촉되고, 세로방향의 측면으로는 열산화막(220) 및 벤조사이클로부틴층(210)과 접촉된 상태가 된다.
상기와 같이 산화막층 및 폴리머 절연층 위로 금속층을 형성하여 구현되는 전계 구조판 종단구조를 사용하여 생산되는 고전압용 반도체 소자는 쇼트키다이오드, MOSFET, IGBT, PiN, JFET 등을 열거할 수가 있다.
이에 대한 구체적인 예로서 쇼트키 다이오드를 양산시 사용되는 기술에 대하여 설명하면 도 5와 같다.
즉, 도 5는 도 4의 과정을 거쳐 제작된 고전압용 탄화규소 쇼트키 다이오드의 실시 예를 보여주고 있다.
여기서 600V급의 소자를 제작하기 위해 고품질 산화막층 (220)은 1150oC 산소 혹은 N2O 분위기에서 성장하되 10~60nm 정도의 두께를 가지도록 성장시킨다.
이때 SiO2의 전계강도는 8MV/cm 이상이 되어야 한다. 그 아래 절연층인 벤조사이클로부틴층 (210)는 벤조사이클로부틴 위에 겹쳐진 금속과 그 아래 위치하는 반도체가 용량성 결합을 유지하도록 애노드의 종단에서 전위분포가 완만한 곡률을 갖게 만들 정도의 두께를 가져야 한다.
또한 벤조사이클로부틴층(210)의 전계강도가 5.7MV/cm인 점을 감안하여 벤조사이클로부틴층을 너무 얇게 만들어서는 안되며, 600V급 소자를 양산하는 경우 벤조사이클로부틴층의 두께(tBCB)는 1.2um 이상이어야 하고, 용량성 결합을 위해 3.5um가 넘어가지 않도록 구성한다.
또한 벤조사이클로부틴층(210) 위에서 겹쳐진 애노드 전극(200)의 길이(LFP)는 베이스층(230) 영역의 두께와 비슷한 크기로 만들어 완성한다.
도 7(a)~(d)는 상기 발명에 의한 PiN, MOSFET, IGBT, JFET의 실시예를 보여준다. 각 소자구조에 대한 상세한 설명은 이미 잘 알려져 있으므로 기술을 생략한다. 다만 이들 소자들이 고전압의 항복전압을 갖기 위해서는 전계를 분산할 수 있는 종단구조를 가져야 하는데 본 발명에 의한 구조는 PiN 다이오드의 애노드 전극(370), MOSFET, IGBT, JFET의 게이트 전극(420),(520),(620)등에 동일하게 적용 가능하다.
또한 본 발명에 의한 다른 실시예인 도 8은 도 3의 절연층 및 열산화막 적층 구조에 다른 물질을 쌓아 다층구조로 만들거나 혹은 다른 절연막을 적층하도록 구성한 예를 나타내고 있다.
특히 도 8에서 다층의 절연층(710)을 나타내고 있으며, 전계판 구조는 절연층 위에 배치된 애노드 전극과 그 아래 반도체간의 유도성 결합의 정도에 의해 전계가 분산되는 구조이므로 이론적으로는 다층의 절연층에 의한 캐패시턴스(720)와 도8의 절연층(730)에 의한 캐패시턴스(740)가 동일하면 동일한 항복전압을 얻을 수가 있다. 이런 다층구조는 유전상수는 작지만 절연강도가 높은 절연층을 삽입할 수 있어 유전상수가 크지만 절연강도가 낮은 절연층을 보완할 수 있으므로 도3의 다른 실시예가 된다.
상술한 바와같이 탄화규소 기판을 사용하여 종단구조를 가지는 반도체 소자의 경우의 항복전압 특성은 도 6과 같이 엷은 산화막층과 절영층인 벤조사이클로부틴층으로 전계 구조판 구조를 구현하는 경우 우수한 특성을 가지고 있는 것이 확인되었다.
즉, 종단구조를 사용하지 않은 경우에 (도면상의 "underminated" 라고 기술함) 사양서를 초과하는 에피막이 성장된 웨이퍼를 사용하여 측정한 결과 600V 부근에서 항복이 발생하였으며, 60nm 두께를 갖는 고품질 산화층을 사용한 경우는 750V 부근에서 항복전압을 얻었다.
그러나 이와 같이 사양서를 초과하는 오버 스펙의 웨이퍼에 대해 60nm 산화막을 성장하기 위하여 5시간 동안 고온의 산화공정을 수행해야 하며 더 높은 전압 을 얻기 위해서는 더 오랜 시간 동안 산화과정을 수행하여야만 되는 문제점이 생긴다.
반면 본 발명에 의하여 종단구조를 사용하는 반도체 소자의 경우(10nm의 엷은 산화막과 2um의 두께를 갖는 절연막인 벤조사이클로부틴로 전계 구조판 의 구조를 구현)는 항복전압이 920V로 60nm 두께의 산화막 대비 항복전압이 21% 향상된 것을 도표에 의하는 바와 같이 확인할 수가 있었다.
이상에서 같이 본 발명에서는 높은 전계강도와 우수한 박막품질을 특징으로 하는 얇은 열산화막 및 비교적 높은 전계강도를 가지면서도 두꺼운 막을 형성할 수 있는 벤조사이클로부틴를 이용하여 단순한 구조의 종단기법을 구현하여 높은 항복전압 특성을 가지는 반도체 소자를 제공할 수가 있으며,
또한 본 발명에 의하여 탄화규소 쇼트키 다이오드를 구성하는 경우 물성 자체의 장점으로 인한 높은 항복전압특성을 가지는 동시에 제작 단계가 단순하여 마스크 수를 줄일 수 있고 소자의 보호를 위해 별도의 소자보호층(passivation layer)을 필요로 하지 않는다는 장점이 있어 제작 원가를 크게 줄일 수 있는 효과가 있다.
Claims (7)
- 하부의 캐소드 전극(250)과 상부의 애노드 전극(200) 사이에 다수개의 층으로 형성되는 반도체 소자에 있어서,상기 캐소드 전극(250) 위에 형성되며, 높은 도핑농도를 가지고 있는 탄화규소 기판(240)과,상기 탄화규소 기판(240)위에 형성되며, 높은 항복전압 특성을 갖기 위하여 낮은 농도로 도포된 베이스층(230)과,상기 베이스층(230)위에 도포되며, 낮은 표면전하 농도 및 높은 전계강도를 갖는 열산화막층(220)과,상기 열산화막층(220)위에 도포되며, 높은 전계강도를 가지면서도 충분한 두께를 구현되는 폴리머 계통의 벤조사이클로부틴층(210)과,상기 열산화막층(220) 및 벤조사이클로부틴층(210)을 뚫고 베이스층(230)과 가로 방향으로 접촉하는 종단구조를 가지며, 상기 열산화막 및 벤조사이클로부틴층과 세로방향으로 접촉되는 애노드전극용 금속층(270)이 증착되어 있는 것을 특징으로 하는 반도체소자.
- 제 1항에 있어서,상기 열산화막 및 폴리머 계통의 벤조사이클로부틴층(210) 위로 금속층을 형 성하여 구현되는 전계 구조판의 종단구조로서 양산되는 소자가 고전압용 쇼트키다이오드, MOSFET, IGBT, PiN, JFET 인 것을 특징으로 하는 반도체소자.
- (a) 높은 도핑 농도를 가지고 있는 탄화규소 기판(240)위에 낮은 농도의 베이스층(230)이 형성되게한 후, 그 위에 고품질용 산화층(220)을 형성시키는 산화막층 형성단계와,(b) 상기 탄화규소 기판 (240)의 하단에 캐소드 전극을 형성하기 위해 오믹금속(250)을 기판에 증착시킨 후 열처리를 수행하는 캐소드 전극 형성단계와,(c) 일반적인 반도체 제조공정을 사용하여 높은 전계강도를 가지면서도 충분한 두께를 구현할 수 있는 절연층을 상기 산화막층 상기 산화막층(220)위에 도포하는 절연층 도포단계와,(d) 상기 절연층 (210) 및 산화층(220)을 뚫고 베이스층(230)과 가로 방향으로 접속되도록 하는 종단구조 형성단계와,(e) 상기 종단구조 형성단계 후, 쇼트키 접합 및 전계 구조판 구조를 형성하기 위해 애노드 전극용 금속(270)을 상기 종단구조(260) 위에 증착시키는 애노드 전극 형성단계와,로 이루어진 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 3항에 있어서,상기 절연층 도포단계에서 사용되는 절연층은 폴리머 계열의 벤조사이클로부틴, 폴리에틸렌 테레프살레이트 (Polyethylene Terephthalate), 폴리프로필렌(Polypropylene), 폴리페닐렌 술파이트(PPS)중 어느 하나로 형성한 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 3항에 있어서,상기 종단구조 형성단계에서 형성되는 에노드층(200)은 가로 방향인 하부면으로 베이스층(230)과 접촉되고, 세로방향의 측면으로는 열산화막(220) 및 절연층(210)과 접촉된 상태로 쇼트키 접합 및 전계 구조판 구조를 이루도록 형성된 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 3항에 있어서,상기 절연층은 폴리머 계열외에 Al2O3, SiN, Ta2O5 중 어느 하나의 강유전체를 사용한 것을 특징으로 하는 반도체 소자의 제조방법.
- 삭제
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070036160A KR100861472B1 (ko) | 2007-04-12 | 2007-04-12 | 고전압 반도체 소자 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070036160A KR100861472B1 (ko) | 2007-04-12 | 2007-04-12 | 고전압 반도체 소자 및 그 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100861472B1 true KR100861472B1 (ko) | 2008-10-07 |
Family
ID=40152670
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070036160A Expired - Fee Related KR100861472B1 (ko) | 2007-04-12 | 2007-04-12 | 고전압 반도체 소자 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100861472B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8980732B2 (en) | 2011-11-07 | 2015-03-17 | Hyundai Motor Company | Method for manufacturing silicon carbide schottky barrier diode |
| KR20180044113A (ko) | 2016-10-21 | 2018-05-02 | 한국전기연구원 | 실리콘 카바이드 반도체 소자의 제조방법 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010038931A (ko) * | 1999-10-28 | 2001-05-15 | 김덕중 | Ｓｉｐｏｓ를 이용한 고전압 반도체소자 및 그 제조방법 |
| JP2004363563A (ja) | 2003-05-15 | 2004-12-24 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| JP2005303027A (ja) | 2004-04-13 | 2005-10-27 | Nissan Motor Co Ltd | 半導体装置 |
| KR20060123409A (ko) * | 2003-12-03 | 2006-12-01 | 간사이 덴료쿠 가부시키가이샤 | 탄화규소 반도체 소자 및 그 제조 방법 |
-
2007
- 2007-04-12 KR KR1020070036160A patent/KR100861472B1/ko not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010038931A (ko) * | 1999-10-28 | 2001-05-15 | 김덕중 | Ｓｉｐｏｓ를 이용한 고전압 반도체소자 및 그 제조방법 |
| JP2004363563A (ja) | 2003-05-15 | 2004-12-24 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| KR20060123409A (ko) * | 2003-12-03 | 2006-12-01 | 간사이 덴료쿠 가부시키가이샤 | 탄화규소 반도체 소자 및 그 제조 방법 |
| JP2005303027A (ja) | 2004-04-13 | 2005-10-27 | Nissan Motor Co Ltd | 半導体装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8980732B2 (en) | 2011-11-07 | 2015-03-17 | Hyundai Motor Company | Method for manufacturing silicon carbide schottky barrier diode |
| KR20180044113A (ko) | 2016-10-21 | 2018-05-02 | 한국전기연구원 | 실리콘 카바이드 반도체 소자의 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI441342B (zh) | 用於碳化矽裝置之邊緣終止結構及含該終止結構之碳化矽裝置之製造方法 | |
| US5731627A (en) | Power semiconductor devices having overlapping floating field plates for improving breakdown voltage capability | |
| KR100816541B1 (ko) | 실리콘 카바이드 쇼트키 소자용 에피택시 에지 터미네이션및 그것이 결합된 실리콘 카바이드 소자의 제조방법 | |
| US7772058B2 (en) | Method of manufacturing silicon carbide semiconductor device | |
| KR101439805B1 (ko) | 반도체 장치의 제조 방법 | |
| TWI789636B (zh) | 縱向氮化物半導體電晶體裝置 | |
| US20060214268A1 (en) | SiC semiconductor device | |
| TW201618276A (zh) | 改良之氮化鎵結構 | |
| WO2009101668A1 (ja) | 炭化珪素半導体装置 | |
| CN104321873A (zh) | 半导体装置以及半导体装置的制造方法 | |
| JP2021114496A5 (ko) | ||
| KR100732259B1 (ko) | 반도체 장치용 보호층 | |
| US9722029B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| CN109545842A (zh) | 碳化硅器件终端结构及其制作方法 | |
| JP5502204B2 (ja) | 誘電体チャネル空乏層を有するトランジスタ及び関連する製造方法 | |
| JPH10511812A (ja) | パッシベーション層を有する半導体デバイス | |
| CN114846590A (zh) | 沟槽型mesfet | |
| KR100861472B1 (ko) | 고전압 반도체 소자 및 그 제조방법 | |
| US20150014707A1 (en) | Method for producing a mos stack on a diamond substrate | |
| JP2020150242A (ja) | 半導体装置 | |
| JP2007227949A (ja) | 横型高耐圧素子を有する半導体装置の製造方法 | |
| JP3960837B2 (ja) | 半導体装置およびその製法 | |
| CN110190135B (zh) | 一种浮结型肖特基二极管及其制备方法 | |
| CN217214727U (zh) | 碳化硅肖特基二极管 | |
| DE102009058428B4 (de) | Halbleitervorrichtung mit anorganischer Überzugsschicht, integrierter Schaltungschip mit dieser Halbleitervorrichtung und Verfahren zur Herstellung dieser Halbleitervorrichtung |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20070412 |
|
| PA0201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20080424 Patent event code: PE09021S01D |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20080918 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20080926 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20080926 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| FPAY | Annual fee payment |
Payment date: 20110927 Year of fee payment: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20110927 Start annual number: 4 End annual number: 4 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |