[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR100866957B1 - 데이터 프로그램 시간을 단축시킨 불휘발성 메모리 장치 및그 구동방법 - Google Patents

데이터 프로그램 시간을 단축시킨 불휘발성 메모리 장치 및그 구동방법 Download PDF

Info

Publication number
KR100866957B1
KR100866957B1 KR1020070013338A KR20070013338A KR100866957B1 KR 100866957 B1 KR100866957 B1 KR 100866957B1 KR 1020070013338 A KR1020070013338 A KR 1020070013338A KR 20070013338 A KR20070013338 A KR 20070013338A KR 100866957 B1 KR100866957 B1 KR 100866957B1
Authority
KR
South Korea
Prior art keywords
data
state
program
bits
simultaneous
Prior art date
Application number
KR1020070013338A
Other languages
English (en)
Other versions
KR20080074360A (ko
Inventor
공재필
임흥수
정재용
윤치원
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070013338A priority Critical patent/KR100866957B1/ko
Priority to US12/005,366 priority patent/US7668015B2/en
Publication of KR20080074360A publication Critical patent/KR20080074360A/ko
Application granted granted Critical
Publication of KR100866957B1 publication Critical patent/KR100866957B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

프로그램 시간을 단축시킬 수 있는 불휘발성 메모리 장치 및 그 구동방법이 개시된다. 상기 불휘발성 메모리 장치는 멀티레벨 셀을 구비하며 복수의 데이터 상태들에 대하여 각 상태별로 프로그램 동작을 수행하고, 상기 구동방법은 상기 복수의 데이터 상태들 중 프로그램이 수행될 데이터 상태를 판별하는 단계와, 상기 상태 판별 결과에 따라 동시 프로그램 비트수를 설정하는 단계와, 외부로부터 입력된 데이터에 대하여 스캐닝 동작을 수행함으로써 프로그램이 수행될 데이터들을 검색하는 단계 및 상기 설정된 동시 프로그램 비트수에 따라, 상기 검색단계에서 검색된 데이터들에 대하여 프로그램 동작을 수행하는 단계를 구비한다. 특히 상기 복수의 데이터 상태들 중 적어도 하나의 데이터 상태에 대응하는 동시 프로그램 비트수는, 다른 데이터 상태에 대응하는 동시 프로그램 비트수와 서로 다른 값을 갖도록 설정된다.

Description

데이터 프로그램 시간을 단축시킨 불휘발성 메모리 장치 및 그 구동방법{Non-volatile Memory Device capable of reducing data program time and Driving Method for the same}
도 1a은 일반적인 낸드(NAND)형 플래시 메모리에 구비되는 메모리 셀 구조를 나타내는 회로도이다.
도 1b는 일반적인 노어(NOR)형 플래시 메모리에 구비되는 메모리 셀 구조를 나타내는 회로도이다.
도 2는 멀티레벨 셀의 문턱전압 분포를 나타내는 도면이다.
도 3은 ISPP 방식의 프로그램 동작시 워드라인 전압의 변화를 나타내는 도면이다.
도 4는 본 발명의 일실시예에 따른 불휘발성 메모리 장치를 나타내는 블록도이다.
도 5는 데이터 상태에 따라 설정되는 동시 프로그램 비트수를 나타내는 표이다.
도 6은 멀티레벨 셀의 문턱전압 분포 및 동시 프로그램 비트수의 관계를 나타내는 도면이다.
도 7은 본 발명의 일실시예에 따른 불휘발성 메모리 장치의 구동방법을 나타 내는 플로우차트이다.
* 도면의 주요부분에 대한 부호의 설명 *
100: 불휘발성 메모리 장치 110: 메모리 셀 어레이
120: 입출력 버퍼 130: 상태(state) 판별부
140: 데이터 스캐닝부 141: 카운팅부
150: 기입 드라이버 160: 열 선택부
170: 제어로직 180: 비트수 제어기
본 발명은 불휘발성 메모리 장치 및 그 구동방법에 관한 것으로서, 더 자세하게는 동시 프로그램하는 비트수를 가변하여 데이터 프로그램 시간을 단축시킬 수 있는 불휘발성 메모리 장치 및 그 구동방법에 관한 것이다.
불휘발성 메모리 중에서 주로 사용되는 플래시 메모리는, 전기적으로 데이터를 삭제하거나 다시 기록할 수 있는 비휘발성 기억 소자로서, 마그네틱 디스크 메모리를 기반으로 하는 저장 매체에 비해 전력 소모가 적으면서도 하드 디스크와 같이 액세스 타임(Access Time)이 빠른 특징을 갖는다.
플래시 메모리는 셀과 비트라인의 연결 상태에 따라 노어(NOR)형과 낸드(NAND)형으로 구분된다. 노어(NOR)형 플래시 메모리는 1개의 비트라인에 2개 이상의 셀 트랜지스터가 병렬로 연결된 형태로서, 채널 핫 일렉트론(channel hot electron) 방식을 사용하여 데이터를 저장하고, F-N 터널링(Fowler-Nordheim tunneling) 방식을 사용하여 데이터를 소거한다. 또한, 낸드(NAND)형 플래시 메모리는 1개의 비트 라인에 2개 이상의 셀 트랜지스터가 직렬로 연결된 형태로서, F-N 터널링 방식을 사용하여 데이터를 저장 및 소거한다. 일반적으로, 노어(NOR)형 플래시 메모리는 전류 소모가 크기 때문에 고집적화에는 불리하지만, 고속화에 용이하게 대처할 수 있는 장점이 있고, 낸드(NAND)형 플래시 메모리는 노어형 플래시 메모리에 비해 적은 셀 전류를 사용하기 때문에, 고집적화에 유리한 장점이 있다.
도 1a은 일반적인 낸드(NAND)형 플래시 메모리에 구비되는 메모리 셀 구조를 나타내는 회로도이다. 도 1에는, 다수의 워드라인(WL11 내지 WL14) 및 다수의 메모리 셀들(M11~M14)이 도시되며, 상기 다수의 메모리 셀들(M11~M14)은 선택용 트랜지스터들(ST1, ST2)과 함께 스트링(string) 구조를 이루고, 비트라인(BL)과 접지전압(VSS) 사이에 직렬로 연결된다. 적은 셀 전류를 사용하므로, 낸드(NAND)형의 불휘발성 반도체 메모리 장치는, 1개의 워드라인에 연결된 모든 메모리셀에 대한 프로그램(program)을 1번의 프로그램 동작에서 수행한다.
도 1b는 일반적인 노어(NOR)형 플래시 메모리에 구비되는 메모리 셀 구조를 나타내는 회로도이다. 도시된 바와 같이, 노어(NOR)형의 불휘발성 반도체 메모리 장치의 경우에는, 각각의 메모리 셀들(M21 내지 M26)이 비트라인(BL1,BL2)과 소스 라인(CSL) 사이에 연결된다. 노어(NOR)형 플래시 메모리의 경우 프로그램 동작 수행시 전류 소모가 크게 발생하므로, 1 번의 프로그램 동작에서 일정한 개수의 메모리 셀에 대하여 프로그램 동작이 수행된다.
한편, 플래시 메모리 장치에 이용되는 기술로서, 하나의 메모리 셀에 2 이상의 멀티비트를 저장할 수 있는 멀티레벨 셀(Multi-level cell, MLC) 기술이 널리 이용되고 있다. 일예로서 하나의 셀 당 2 비트의 데이터를 저장하는 경우 메모리 셀의 문턱전압 상태는 총 4 개가 필요하며, 2 비트 데이터의 조합에 따라 각각 '11', '10', '01', '00' 상태로 구분된다.
도 2는 멀티레벨 셀의 문턱전압 분포를 나타내는 도면이다. 일예로서 하나의 메모리 셀에 2 비트의 데이터가 저장되는 경우가 도시된다. 도시된 바와 같이 메모리 셀 각각에 프로그램되는 문턱전압 레벨에 따라, 상기 메모리 셀은 '11', '10','01','00' 의 데이터 중 어느 하나의 데이터를 갖는다. 상기 데이터 상태들 중 '11'은 소거(erase)된 상태이며, '10','01','00'은 프로그램된 상태이다.
데이터 '00' 상태로 메모리 셀을 프로그램하는 경우에 가장 높은 문턱전압을 가지므로, 데이터 '01' 상태에 해당하는 문턱전압보다 일정 전압 크기 이상으로만 프로그램하면 된다. 따라서 데이터 '00' 상태의 산포는 넓어도 무방하다. 반면에, 데이터 '01' 및 '10'은 중간 레벨의 문턱전압을 가지므로, 그 산포가 충분히 좁아야 한다.
플래시 메모리 셀을 프로그램하는 방식으로서 ISPP(Incremental Step Pulse Program) 방식에서는, 각각의 스텝 전압의 전압차를 크게 할수록 문턱전압의 산포가 커지는 경향이 있다. 따라서 문턱전압의 산포가 좁아야만 하는 데이터 '01' 및 '10'의 프로그램시에는 전압차를 충분히 작게 하여 스텝전압을 인가해야 한다. 그러나 전압차가 너무 작으면 타겟(target) 전압까지 도달하는데 많은 횟수의 스텝이 필요하므로 프로그램 수행에 소요되는 시간이 증가하게 된다. 따라서 프로그램 시간과 문턱전압 산포의 너비 사이에서 상기 전압차가 적절하게 선택된다. 반면에 데이터 '00'의 프로그램시에는, 프로그램 수행에 소요되는 시간을 줄이기 위하여, 각각의 스텝 전압의 전압차를 어느 정도 크게 해 줄 필요가 있다.
도 3은 ISPP 방식의 프로그램 동작시 워드라인 전압의 변화를 나타내는 도면이다. 특히 도 3a는 데이터 '00'을 프로그램 하는 경우의 워드라인 전압의 변화를 나타내며, 도 3b는 데이터 '01' 또는 '10'을 프로그램 하는 경우의 워드라인 전압의 변화를 나타낸다. 도시된 바와 같이 데이터 '00'을 프로그램 하는 경우의 각 스텝전압의 전압차(ΔV0)는, 데이터 '01' 및 '10'을 프로그램 하는 경우의 각 스텝전압의 전압차(ΔV1)보다 크다.
한편, 플래시 메모리의 프로그램 수행시 메모리 셀의 드레인을 통해 전류가 흐르는데, 메모리 셀의 게이트로 인가되는 전압과 문턱전압의 차가 클수록 많은 전류가 흐르게 된다. 특히, 데이터 '00'을 프로그램하는 경우에 게이트로 큰 스텝 전압이 인가되므로 많은 전류가 흐르게 된다.
비트 스캔 방식(Bit Scan Method)에 따라 메모리 셀을 프로그램하는 경우에는, 입력된 데이터 중에서 프로그램될 데이터(일예로서 '10','01','00')를 소정의 비트수 만큼 검색한 후에, 검색된 데이터를 동시에 프로그램한다. 펌프회로가 공급하는 전류의 양은 제한이 되어 있으므로, 한 번의 프로그램에서 동시에 프로그램하는 비트수는 소정의 비트수로 제한된다.
그러나 종래의 경우에는, 데이터 '01' 또는 '10'을 프로그램 하는 경우에는 전류가 적게 흐름에도 불구하고, 데이터 '00'을 프로그램 하는 경우와 동일한 비트수로 동시 프로그램하였다. 일예로서 펌프회로의 용량의 범위내에서 N 개의 데이터 '00'을 동시 프로그램할 수 있을 때, 데이터 '01' 또는 '10'을 프로그램 하는 경우에도 N 개의 데이터를 동시 프로그램 하였다. 따라서 데이터 '01' 또는 '10'을 프로그램 하는 경우, 실제 동시 프로그램할 수 있는 비트수보다 적은 비트수로서 프로그램을 수행하였기 때문에, 프로그램 동작에 소요되는 시간이 증가하는 문제가 발생하였다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 프로그램되는 데이터 상태에 따라 동시 프로그램 비트수를 가변함으로써, 프로그램 동작에 소요되는 시간을 단축할 수 있는 불휘발성 메모리 장치 및 그 구동방법을 제공하는 것을 목적으로 한다.
상기와 같은 목적을 달성하기 위하여, 본 발명의 일실시예에 따른 불휘발성 메모리 장치의 구동방법은, 멀티레벨 셀을 구비하고 복수의 데이터 상태들에 대하여 각 상태별로 프로그램 동작을 수행하며, 상기 복수의 데이터 상태들 중 프로그램이 수행될 데이터 상태를 판별하는 단계와, 상기 상태 판별 결과에 따라 동시 프로그램 비트수를 설정하는 단계와, 외부로부터 입력된 데이터에 대하여 스캐닝 동작을 수행함으로써 프로그램이 수행될 데이터들을 검색하는 단계 및 상기 설정된 동시 프로그램 비트수에 따라, 상기 검색단계에서 검색된 데이터들에 대하여 프로 그램 동작을 수행하는 단계를 구비하며, 상기 복수의 데이터 상태들 중 적어도 하나의 데이터 상태에 대응하는 동시 프로그램 비트수는, 다른 데이터 상태에 대응하는 동시 프로그램 비트수와 서로 다른 값을 갖도록 설정되는 것을 특징으로 한다.
바람직하게는, 상기 구동방법은, 프로그램될 데이터 상태에 따라 각각 다른 스텝전압을 워드라인으로 인가하는 ISPP(Incremental Step Pulse Program) 방식이 적용되는 것을 특징으로 한다.
또한 바람직하게는, 상기 복수의 데이터 상태들은, 전압 레벨 간격이 큰 스텝전압에 의해 프로그램되는 제1 상태와, 전압 레벨 간격이 작은 스텝전압에 의해 프로그램되는 제2 상태를 포함하며, 상기 제1 상태에 대응하는 동시 프로그램 비트수와 상기 제2 상태에 대응하는 동시 프로그램 비트수가 서로 다르게 설정되는 것을 특징으로 한다.
특히, 상기 제2 상태에 대응하여 설정되는 상기 동시 프로그램 비트수는, 상기 제1 상태에 대응하여 설정되는 동시 프로그램 비트수보다 크게 설정될 수 있다.
한편, 상기 제1 상태는 가장 높은 문턱전압을 갖는 상태이며, 상기 제2 상태는 중간 레벨의 문턱전압을 갖는 상태인 것을 특징으로 한다.
바람직하게는, 상기 복수의 데이터 상태들은 2 비트의 데이터를 나타내기 위한 4 가지 상태들로 이루어지며, 데이터 '00'은 상기 제1 상태에 해당하며, 데이터 '01' 및 '10'은 상기 제2 상태에 해당하는 것을 특징으로 한다.
한편, 상기 상태 판별 결과에 따라 설정되는 동시 프로그램 비트수는, 각각의 데이터 상태별로 펌프회로의 용량의 범위 내에서 동시 프로그램될 수 있는 최대 비트수인 것을 특징으로 한다.
한편, 상기 불휘발성 메모리 장치는 노어(NOR)형 플래시 메모리 장치가 적용될 수 있다.
한편, 본 발명의 다른 실시예에 따른 불휘발성 메모리 장치의 구동방법은, 멀티레벨 셀을 구비하고 복수의 데이터 상태들에 대하여 각 상태별로 프로그램 동작을 수행하며, 외부로부터 입력된 데이터를 입출력 버퍼에 저장하는 단계와, 프로그램이 수행될 데이터 상태를 판별하고, 각각의 데이터 상태에 대응하는 스텝전압(step voltage)을 인가하는 단계와, 프로그램 수행시 필요한 전류량에 기반하여 각각의 데이터 상태에 대응하는 동시 프로그램 비트수를 설정하는 단계 및 각각의 데이터 상태별로 설정된 동시 프로그램 비트수에 따라, 상기 입력된 데이터에 대하여 각 데이터 상태별로 프로그램 동작을 수행하는 단계를 구비하는 것을 특징으로 한다.
바람직하게는, 상기 동시 프로그램 비트수를 설정하는 단계는, 프로그램 수행시 각 셀로 흐르는 전류량이 작은 경우에는 동시 프로그램 비트수를 증가시키며, 프로그램 수행시 각 셀로 흐르는 전류량이 큰 경우에는 동시 프로그램 비트수를 감소시키는 것을 특징으로 한다.
한편, 본 발명의 일실시예에 따른 불휘발성 메모리 장치는, 복수의 데이터 상태들에 대하여 각 상태별로 프로그램 동작을 수행하며, 멀티레벨 셀을 포함하는 메모리 셀 어레이와, 상기 복수의 데이터 상태들 중 프로그램이 수행될 데이터 상태에 관한 정보를 제공하는 상태 판별부와, 외부로부터 제공된 데이터를 래치하고, 스캐닝 동작을 통해 상기 메모리 셀 어레이에 프로그램될 데이터를 검색하며, 설정된 동시 프로그램 비트수에 따라 데이터를 검색하여 출력하는 데이터 스캐닝부 및 상기 상태 판별부로부터 제공되는 정보에 따라 각각의 데이터 상태별로 프로그램 동작이 수행되도록 제어하는 제어로직을 구비하며, 상기 데이터 스캐닝부에 설정되는 동시 프로그램 비트수는, 상기 프로그램이 수행될 데이터 상태에 따라 그 값이 가변되는 것을 특징으로 한다.
바람직하게는 상기 불휘발성 메모리 장치는, 상기 프로그램이 수행될 데이터 상태에 관한 정보에 대응하여, 상기 데이터 스캐닝부에 설정되는 동시 프로그램 비트수를 조절하기 위한 비트수 제어기를 더 구비하는 것을 특징으로 한다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시 예를 예시하는 첨부 도면 및 도면에 기재된 내용을 참조하여야 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 4는 본 발명의 일실시예에 따른 불휘발성 메모리 장치를 나타내는 블록도이다. 도시된 바와 같이 상기 불휘발성 메모리 장치(100)는, 복수의 메모리 셀들을 구비하는 메모리 셀 어레이(110)와, 상기 메모리 셀 어레이(110)를 구동하기 위한 주변 회로들을 구비한다.
불휘발성 메모리 장치(100)의 구현을 위한 일예로서, 노어(NOR)형 플래시 메 모리 장치가 적용될 수 있다. 노어(NOR)형 플래시 메모리 장치는 일반적으로 ISPP(Incremental Step Pulse Program) 방식에 따라 워드라인에 스텝 전압들을 인가하여 메모리 셀을 프로그램할 수 있다.
한편, ISPP 방식에 따라 메모리 셀을 프로그램하는 노어(NOR)형 플래시 메모리 장치는 프로그램 속도를 높이기 위해 비트 스캔 방식(Bit Scan Method)을 사용할 수 있다. 비트 스캔 방식에서는, 입력된 데이터 중에서 실제 프로그램 수행될 데이터(일예로서, 멀티레벨 셀에서 데이터 '00','01','10')를 소정의 비트 수 만큼 검색하고, 검색된 데이터를 동시에 프로그램한다. 비트 스캔 방식에 따라 동시에 프로그램되는 비트 수를 높이게 되면 프로그램 시간을 단축할 수 있다. 그러나, 동시에 프로그램할 수 있는 최대 비트수는 펌프회로(미도시)의 용량의 범위 내에서 설정될 수 있다.
또한, 하나의 메모리 셀에 2 이상의 멀티비트를 저장할 수 있도록, 상기 메모리 셀 어레이(110)는 멀티레벨 셀을 구비할 수 있다. 일예로서 상기 멀티레벨 셀 각각이 2 비트의 데이터를 저장하는 경우 메모리 셀의 문턱전압 상태는 총 4 개가 필요하며, 프로그램된 문턱전압의 레벨에 대응하여 각각 '11', '10', '01', '00' 의 데이터를 나타낸다.
ISPP 방식에 따라 다수 비트(일예로서 2 비트)의 데이터를 저장하는 메모리 셀을 프로그램함에 있어서, 각각의 데이터 상태별로 서로 다른 스텝전압을 워드라인으로 인가하고, 각각의 데이터 상태별로 데이터 검색 및 프로그램 동작을 수행한다.
데이터 '00'을 나타내는 문턱전압은 가장 높은 레벨을 가지기 때문에, 상기 데이터 '00'을 프로그램하는 경우에는 그 문턱전압의 산포가 넓어도 무방하다. 따라서 데이터 '00' 프로그램시 워드라인으로 인가되는 스텝 전압의 전압 레벨 간격을 크게 할 수 있다.
반면에 데이터 '01', '10'을 나타내는 문턱전압은 4 가지 레벨들 중 중간 레벨의 문턱전압을 갖는 상태이므로, 그 문턱전압의 산포가 좁아야한다. 이에 따라 데이터 '01', '10'을 프로그램하는 경우에는, 워드라인으로 인가되는 스텝 전압의 전압 레벨 간격을 작게해야 한다.
한편, 상기 주변 회로들은 그 일예로서 입출력 버퍼(120), 상태(state) 판별부(130), 데이터 스캐닝부(140), 기입 드라이버(150) 및 열(column) 선택부(160)를 구비할 수 있다. 또한 상기 주변 회로들을 전체적으로 제어하기 위한 제어로직(170)을 더 구비할 수 있으며, 데이터 스캐닝부(140)에 설정되는 동시 프로그램 비트수의 값을 제어하기 위한 비트수 제어기(180)를 더 구비할 수 있다.
입출력 버퍼(120)는 외부로부터 입력되는 데이터를 저장하고, 상기 저장된 데이터를 데이터 스캐닝부(140)로 제공한다. 데이터 스캐닝부(140)는 입력된 데이터를 일시 저장하기 위한 스캔 래치(미도시)를 구비할 수 있다. 데이터 스캐닝부(140)로 제공된 데이터에 대해 스캐닝 동작이 수행되며, 이에 따라 실제 프로그램될 데이터들이 검색되고 검색된 데이터는 메모리 셀 어레이(110)로 제공된다.
한편, 멀티레벨 셀을 프로그램함에 있어서, 복수의 데이터 상태(일예로서 2비트의 데이터를 저장하는 멀티레벨 셀을 프로그램함에 있어서 데이터 '11','10','01','00')들은 각각의 상태별로 프로그램된다. 상기 데이터 '11'상태는 소거 상태이므로 실제 프로그램 동작이 수행되지 않으며, 상기 데이터 '10','01' 및 '00' 상태들이 각각 순차적으로 프로그램된다. 도 4에 도시되는 상태 판별부(130)는 현재 프로그램이 수행될 데이터 상태에 관한 정보를 제공한다.
제어로직(170)은 상기 정보에 기반하여, 각각의 데이터 상태별로 프로그램 동작이 수행되도록 메모리 장치(100)에 구비되는 회로들을 제어한다. 프로그램될 데이터 상태가 데이터 '10'인 경우, 데이터 스캐닝부(140)는 입력된 데이터에 대하여 실제 프로그램이 수행될 데이터 '10'을 검색한다. 데이터 스캐닝부(140)는 소정의 값으로 설정되는 동시 프로그램 비트수의 정보를 포함하며, 데이터 스캐닝부(140)에 구비되는 카운팅부(141)는 상기 검색된 데이터의 수를 카운팅한다. 검색된 데이터를 카운팅하여 상기 동시 프로그램 비트수에 이르게 되면, 검색된 데이터를 기입 드라이버(150)로 제공한다. 기입 드라이버(150)는, 데이터 스캐닝부(130)로부터 제공되는 데이터와 소정의 경로를 통해 제공되는 어드레스 정보를 이용하여, 메모리 셀 어레이(110)에 실제 프로그램 동작을 수행한다. 한편 도시된 열 선택부(160)는, 상기 어드레스 정보에 대응하여 메모리 셀 어레이(110)의 비트라인(미도시)을 선택하기 위해 구비된다.
한편, 상기 메모리 장치(100)는 소정의 스텝전압 발생회로(미도시)에서 발생된 스텝전압이 워드라인으로 인가된다. 상술하였던 바와 같이 데이터 '00'을 프로그램하는 경우에는 스텝 전압의 전압 레벨 간격을 크게하며, 데이터 '01', '10'을 프로그램하는 경우에는 스텝 전압의 전압 레벨 간격을 작게 한다.
이에 따라 각각의 데이터 상태별로 프로그램을 수행함에 있어서, 메모리 셀의 비트라인으로 흐르는 전류값은 그 크기가 달라지게 된다. 동시에 프로그램할 수 있는 비트수는 펌프회로(미도시)의 용량에 따라 그 값이 한정된다. 본 발명의 일실시예에서는 각각의 데이터 상태별로 설정되는 동시 프로그램 비트 수 값을 서로 달리하여 설정하므로, 펌프회로를 효율적으로 사용할 수 있으며 프로그램 속도를 향상시킨다.
이를 위하여 도 4의 메모리 장치(100)는 비트수 제어기(180)를 더 구비한다. 상기 비트수 제어기(180)는 현재 프로그램 수행될 데이터 상태에 따라 데이터 스캐닝부(140)에 구비되는 동시 프로그램 비트수의 값을 제어한다. 상기 비트수 제어기(180)는 상태 판별부(130)에서 제공되는 정보에 따라 동시 프로그램 비트수의 값을 제어할 수 있으며, 도 4에 도시된 바와 같이 메모리 장치(100)에 구비되는 회로를 전반적으로 제어하는 제어로직(170)에 기반하여 동작할 수도 있다.
상기와 같이 구성됨에 따라, 데이터 스캐닝부(140)에 구비되는 동시 프로그램 비트수는 프로그램이 수행될 데이터 상태에 따라 그 값이 가변된다. 일예로서 데이터 '01', '10'를 프로그램하는 경우, 전압레벨 간격이 작은 스텝전압이 워드라인으로 인가되므로 메모리 셀의 비트라인으로 흐르는 전류값은 작아지게 된다. 상기 비트수 제어기(180)는 데이터 '01', '10' 프로그램시 동시 프로그램 비트수를 큰 값으로 설정한다. 이에 따라 동일한 펌프회로 용량의 범위내에서 많은 비트의 데이터를 동시에 프로그램할 수 있다.
반면에 데이터 '00'를 프로그램하는 경우, 전압레벨 간격이 큰 스텝전압이 워드라인으로 인가되므로 메모리 셀의 비트라인으로 흐르는 전류값은 커지게 된다. 상기 비트수 제어기(180)는 데이터 '00' 프로그램시 동시 프로그램 비트수를 작은 값으로 설정함으로써, 프로그램 동작시 비트라인 전류값이 펌프회로의 용량을 초과하는 것을 방지한다.
한편, 상기 동시 프로그램 비트수를 큰 값으로 설정하거나 작은 값으로 설정함에 있어서, 각각의 데이터 상태별로 펌프회로의 용량의 범위 내에서 동시 프로그램될 수 있는 최대 비트수로 설정하는 것이 바람직하다.
도 5는 데이터 상태에 따라 설정되는 동시 프로그램 비트수를 나타내는 표이다. 상기 표에는 멀티레벨 셀에 프로그램되는 데이터 상태(Data state), 스텝 전압 간격, 셀당 전류 및 동시 프로그램 비트수의 관계가 도시된다.
먼저, 데이터 '10'를 프로그램하는 경우, 작은 전압 레벨 간격(일예로서 a(V))을 갖는 스텝전압이 입력되며, 메모리 셀 각각의 비트라인으로 흐르는 전류는 상기 스텝전압에 대응하여
Figure 112007011939082-pat00001
이 흐른다. 상기 셀당 전류
Figure 112007011939082-pat00002
및 펌프회로의 용량을 고려하여 데이터 '10'에 대응하는 동시 프로그램 비트 수는 L로 설정할 수 있다. 상기 셀당 전류
Figure 112007011939082-pat00003
은 작은 값을 가지므로, 동시 프로그램 비트 수를 증가시킬 수 있다.
또한 데이터 '01'를 프로그램하기 위해서는 그 문턱전압의 산포가 좁아야 하므로 작은 전압 레벨 간격을 갖는 스텝전압이 입력된다. 일예로서 상기 데이터 '10'를 프로그램하는 경우와 동일한 스텝전압이 입력되거나 다소 큰 스텝전압이 입력될 수 있다. 도시된 바와 같이 데이터 '01'을 프로그램하는 경우 2a(V)의 스텝전 압이 입력될 수 있으며, 이에 대응하여 셀당 전류는
Figure 112007011939082-pat00004
보다 다소 큰 전류인
Figure 112007011939082-pat00005
가 흐를 수 있다. 상기 셀당 전류
Figure 112007011939082-pat00006
및 펌프회로의 용량을 고려하여 데이터 '01'에 대응하는 동시 프로그램 비트 수는 M으로 설정할 수 있다. 상기 동시 프로그램 비트 수 M은 펌프회로의 용량을 고려하여 L 값보다 다소 작은 값으로 설정될 수 있다.
반면에, 데이터 '00'을 프로그램하는 경우에는 스텝 전압의 전압 레벨 간격을 크게 설정하며(일예로서 30a(V)), 이에 따라 비트라인 각각으로 흐르는 전류
Figure 112007011939082-pat00007
는 그 값이 커지게 된다. 이 경우 상기 셀당 전류
Figure 112007011939082-pat00008
및 펌프회로의 용량을 고려하여, 동시 프로그램 비트 수 N 값은 상기 L 및 M 값보다 작게 설정된다.
도 6은 멀티레벨 셀의 문턱전압 분포 및 동시 프로그램 비트수의 관계를 나타내는 도면이다. 메모리 셀은 소거상태(일예로서 데이터 '11')에서 데이터 '10', 데이터 '01' 및 데이터 '00' 등 각각의 데이터 상태별로 프로그램된다. 도시된 바와 같이 데이터 '10'에 대응하는 동시 프로그램 비트수는 그 값이 L로 설정될 수 있으며, 데이터 '01'에 대응하는 동시 프로그램 비트수는 그 값이 M로 설정될 수 있다. 또한 데이터 '00'에 대응하는 동시 프로그램 비트수는 그 값이 N로 설정될 수 있다.
상술하였던 바와 같이 프로그램될 데이터 상태에 대응하는 동시 프로그램 비트수(L,M,N)는, 각각의 데이터 상태별로 제공되는 스텝 전압의 전압 레벨 간격에 대응하여 설정될 수 있다. 일예로서 데이터 '10'의 프로그램시 인가되는 스텝 전압 과 데이터 '01'의 프로그램시 인가되는 스텝 전압이 그 전압 레벨 간격이 같으면 동시 프로그램 비트수 L 과 M은 동일한 값으로 설정될 수 있다. 또한 데이터 '00'의 프로그램시 인가되는 스텝 전압의 전압 레벨 간격이 데이터 '10' 및 '01'의 경우에 비해 크면, 동시 프로그램 비트수 N 값은 L 및 M 값에 비해 작게 설정될 수 있다.
도 7은 본 발명의 일실시예에 따른 불휘발성 메모리 장치의 구동방법을 나타내는 플로우차트이다.
먼저, 불휘발성 메모리 장치가 각각의 데이터 상태별로 프로그램 동작이 수행되는 경우, 현재 프로그램이 수행될 데이터 상태를 판별하는 단계가 수행된다(S11). ISPP 방식에서는 프로그램이 수행될 데이터 상태별로 서로 다른 스텝전압이 인가되므로, 각각의 데이터 상태별로 프로그램 수행시 메모리 셀의 비트라인으로 흐르는 전류값은 서로 달라지게 된다.
이에 따라 메모리 장치에 구비되는 펌프회로의 용량을 고려하여, 상기 판별 결과에 따라 동시 프로그램 비트수가 설정된다(S12). 상기 판별된 데이터 상태로 프로그램할 때 메모리 셀의 비트라인으로 흐르는 전류의 값이 작은 특성을 갖는 경우, 상기 동시 프로그램 비트수를 크게 설정한다. 반면에 메모리 셀의 비트라인으로 흐르는 전류의 값이 큰 특성을 갖는 경우, 상기 동시 프로그램 비트수를 작게 설정한다.
한편, 외부로부터 입력된 데이터에 대해 스캐닝 동작을 수행하기 위하여, 메모리 장치에 구비되는 스캔 래치에 데이터를 래치하는 단계가 수행되며(S13), 상기 래치된 데이터에 대하여 스캐닝 동작을 수행한다(S14). 상기 스캐닝 동작을 통하여 실제 프로그램 수행될 데이터를 검색하며, 데이터 검색결과 상기 설정된 동시 프로그램 비트수에 이르게 되면, 검색된 데이터를 메모리 셀 어레이로 출력한다(S15). 이후 메모리 셀 어레이로 제공된 데이터에 대해 프로그램 동작을 수행한다(S16).
상술한 바와 같은 단계는 실제 프로그램 수행될 데이터 상태(일예로서 2비트의 데이터를 저장하는 멀티레벨 셀을 프로그램함에 있어서 데이터 '10','01','00') 각각에 대해서 수행되며, 복수의 데이터 상태들 중 적어도 하나의 데이터 상태에 대응하는 동시 프로그램 비트수는, 다른 데이터 상태에 대응하는 동시 프로그램 비트수와 서로 다른 값을 갖도록 설정된다. 이에 따라, 메모리 셀의 비트라인으로 흐르는 전류와 펌프회로의 용량을 고려하여, 각각의 데이터 상태에 대응하여 동시 프로그램 비트수를 설정하므로, 펌프회로를 효율적으로 이용할 수 있게 되며 프로그램 속도를 향상시킬 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
상기한 바와 같은 본 발명에 따른 불휘발성 메모리 장치는, 프로그램될 데이터 상태별로 각각 동시 프로그램 비트수를 설정하므로, 펌프회로를 효율적으로 이 용할 수 있으며 데이터 프로그램에 소요되는 시간을 단축할 수 있는 효과가 있다.

Claims (23)

  1. 멀티레벨 셀을 구비하며, 복수의 데이터 상태들에 대하여 각 상태별로 프로그램 동작을 수행하는 불휘발성 메모리 장치를 구동하는 방법에 있어서,
    상기 복수의 데이터 상태들 중 프로그램이 수행될 데이터 상태를 판별하는 단계;
    상기 상태 판별 결과에 따라 동시 프로그램 비트수를 설정하는 단계;
    외부로부터 입력된 데이터에 대하여 스캐닝 동작을 수행함으로써 프로그램이 수행될 데이터들을 검색하는 단계; 및
    상기 설정된 동시 프로그램 비트수에 따라, 상기 검색단계에서 검색된 데이터들에 대하여 프로그램 동작을 수행하는 단계를 구비하며,
    상기 복수의 데이터 상태들 중 적어도 하나의 데이터 상태에 대응하는 동시 프로그램 비트수는, 다른 데이터 상태에 대응하는 동시 프로그램 비트수와 서로 다른 값을 갖도록 설정되는 것을 특징으로 하는 불휘발성 메모리 장치의 구동방법.
  2. 청구항 2은(는) 설정등록료 납부시 포기되었습니다.
    제1항에 있어서,
    프로그램될 데이터 상태에 따라 각각 다른 스텝전압을 워드라인으로 인가하는 ISPP(Incremental Step Pulse Program) 방식이 적용되는 것을 특징으로 하는 불휘발성 메모리 장치의 구동방법.
  3. 청구항 3은(는) 설정등록료 납부시 포기되었습니다.
    상기 복수의 데이터 상태들은, 전압 레벨 간격이 큰 스텝전압에 의해 프로그램되는 제1 상태와, 전압 레벨 간격이 작은 스텝전압에 의해 프로그램되는 제2 상태를 포함하며,
    상기 제1 상태에 대응하는 동시 프로그램 비트수와 상기 제2 상태에 대응하는 동시 프로그램 비트수가 서로 다르게 설정되는 것을 특징으로 하는 불휘발성 메모리 장치의 구동방법.
  4. 청구항 4은(는) 설정등록료 납부시 포기되었습니다.
    제3항에 있어서,
    상기 제2 상태에 대응하여 설정되는 상기 동시 프로그램 비트수는, 상기 제1 상태에 대응하여 설정되는 동시 프로그램 비트수보다 크게 설정되는 것을 특징으로 하는 불휘발성 메모리 장치의 구동방법.
  5. 청구항 5은(는) 설정등록료 납부시 포기되었습니다.
    제3항에 있어서,
    상기 제1 상태는 가장 높은 문턱전압을 갖는 상태이며, 상기 제2 상태는 중간 레벨의 문턱전압을 갖는 상태인 것을 특징으로 하는 불휘발성 메모리 장치의 구동방법.
  6. 청구항 6은(는) 설정등록료 납부시 포기되었습니다.
    제5항에 있어서,
    상기 복수의 데이터 상태들은 2 비트의 데이터를 나타내기 위한 4 가지 상태 들로 이루어지며,
    데이터 '00'은 상기 제1 상태에 해당하며, 데이터 '01' 및 '10'은 상기 제2 상태에 해당하는 것을 특징으로 하는 불휘발성 메모리 장치의 구동방법.
  7. 청구항 7은(는) 설정등록료 납부시 포기되었습니다.
    제1항에 있어서,
    상기 상태 판별 결과에 따라 설정되는 동시 프로그램 비트수는, 각각의 데이터 상태별로 펌프회로의 용량의 범위 내에서 동시 프로그램될 수 있는 최대 비트수인 것을 특징으로 하는 불휘발성 메모리 장치의 구동방법.
  8. 청구항 8은(는) 설정등록료 납부시 포기되었습니다.
    제1항에 있어서,
    상기 불휘발성 메모리 장치는 노어(NOR)형 플래시 메모리 장치가 적용되는 것을 특징으로 하는 불휘발성 메모리 장치의 구동방법.
  9. 멀티레벨 셀을 구비하며, 복수의 데이터 상태들에 대하여 각 상태별로 프로그램 동작을 수행하는 불휘발성 메모리 장치를 구동하는 방법에 있어서,
    외부로부터 입력된 데이터를 입출력 버퍼에 저장하는 단계;
    프로그램이 수행될 데이터 상태를 판별하고, 각각의 데이터 상태에 대응하는 스텝전압(step voltage)을 인가하는 단계;
    프로그램 수행시 필요한 전류량에 기반하여 각각의 데이터 상태에 대응하는 동시 프로그램 비트수를 설정하는 단계; 및
    각각의 데이터 상태별로 설정된 동시 프로그램 비트수에 따라, 상기 입력된 데이터에 대하여 각 데이터 상태별로 프로그램 동작을 수행하는 단계를 구비하는 것을 특징으로 하는 불휘발성 메모리 장치의 구동방법.
  10. 제9항에 있어서, 상기 동시 프로그램 비트수를 설정하는 단계는,
    프로그램 수행시 각 셀로 흐르는 전류량이 작은 경우, 각 셀로 흐르는 전류량이 큰 경우에 비하여 상대적으로 동시 프로그램 비트수가 크게 설정되는 것을 특징으로 하는 불휘발성 메모리 장치의 구동방법.
  11. 청구항 11은(는) 설정등록료 납부시 포기되었습니다.
    제9항에 있어서,
    상기 복수의 데이터 상태들은, 제1 스텝전압을 이용하여 프로그램되는 제1 상태 및 제2 스텝전압을 이용하여 프로그램되는 제2 상태를 포함하며,
    제1 스텝전압의 전압 레벨 간격과 제2 스텝전압의 전압 레벨 간격이 서로 다른 경우, 상기 제1 상태에 대응하는 동시 프로그램 비트수와 상기 제2 상태에 대응하는 동시 프로그램 비트수가 서로 다르게 설정되는 것을 특징으로 하는 불휘발성 메모리 장치의 구동방법.
  12. 청구항 12은(는) 설정등록료 납부시 포기되었습니다.
    제11항에 있어서,
    상기 제2 스텝전압의 전압 레벨 간격이 상기 제1 스텝전압의 전압 레벨 간격 보다 작은 경우, 제2 상태에 대응하는 상기 동시 프로그램 비트수는, 상기 제1 상태에 대응하는 동시 프로그램 비트수보다 크게 설정되는 것을 특징으로 하는 불휘발성 메모리 장치의 구동방법.
  13. 청구항 13은(는) 설정등록료 납부시 포기되었습니다.
    제12항에 있어서,
    상기 복수의 데이터 상태들은 2 비트의 데이터를 나타내기 위한 4 가지 상태들로 이루어지며,
    데이터 '00'은 상기 제1 상태에 해당하며, 데이터 '01' 및 '10'은 상기 제2 상태에 해당하는 것을 특징으로 하는 불휘발성 메모리 장치의 구동방법.
  14. 청구항 14은(는) 설정등록료 납부시 포기되었습니다.
    제9항에 있어서,
    상기 각각의 데이터 상태에 대응하여 설정되는 동시 프로그램 비트수는, 각각의 데이터 상태별로 펌프회로의 용량의 범위 내에서 동시 프로그램될 수 있는 최대 비트수인 것을 특징으로 하는 불휘발성 메모리 장치의 구동방법.
  15. 청구항 15은(는) 설정등록료 납부시 포기되었습니다.
    제9항에 있어서,
    상기 불휘발성 메모리 장치는 노어(NOR)형 플래시 메모리 장치가 적용되는 것을 특징으로 하는 불휘발성 메모리 장치의 구동방법.
  16. 복수의 데이터 상태들에 대하여 각 상태별로 프로그램 동작을 수행하는 불휘 발성 메모리 장치에 있어서,
    멀티레벨 셀을 포함하는 메모리 셀 어레이;
    상기 복수의 데이터 상태들 중 프로그램이 수행될 데이터 상태에 관한 정보를 제공하는 상태 판별부;
    외부로부터 제공된 데이터를 래치하고, 스캐닝 동작을 통해 상기 메모리 셀 어레이에 프로그램될 데이터를 검색하며, 설정된 동시 프로그램 비트수에 따라 데이터를 검색하여 출력하는 데이터 스캐닝부; 및
    상기 상태 판별부로부터 제공되는 정보에 따라 각각의 데이터 상태별로 프로그램 동작이 수행되도록 제어하는 제어로직을 구비하며,
    상기 데이터 스캐닝부에 설정되는 동시 프로그램 비트수는, 상기 프로그램이 수행될 데이터 상태에 따라 그 값이 가변되는 것을 특징으로 하는 불휘발성 메모리 장치.
  17. 제16항에 있어서,
    상기 프로그램이 수행될 데이터 상태에 관한 정보에 대응하여, 상기 데이터 스캐닝부에 설정되는 동시 프로그램 비트수를 조절하기 위한 비트수 제어기를 더 구비하는 것을 특징으로 하는 불휘발성 메모리 장치.
  18. 제16항에 있어서,
    프로그램될 데이터 상태에 따라 각각 다른 스텝전압이 워드라인으로 인가되는 ISPP(Incremental Step Pulse Program) 방식이 적용되는 것을 특징으로 하는 불휘발성 메모리 장치.
  19. 제18항에 있어서,
    상기 복수의 데이터 상태들은, 전압 레벨 간격이 큰 스텝전압에 의해 프로그램되는 제1 상태와, 전압 레벨 간격이 작은 스텝전압에 의해 프로그램되는 제2 상태를 포함하며,
    상기 제1 상태의 데이터를 프로그램 하는 경우에 설정되는 동시 프로그램 비트수는, 상기 제2 상태의 데이터를 프로그램 하는 경우에 설정되는 동시 프로그램 비트수와 서로 다른 값을 특징으로 하는 불휘발성 메모리 장치.
  20. 제19항에 있어서,
    상기 제2 상태에 대응하여 설정되는 상기 동시 프로그램 비트수는, 상기 제1 상태에 대응하여 설정되는 동시 프로그램 비트수보다 크게 설정되는 것을 특징으로 하는 불휘발성 메모리 장치.
  21. 제20항에 있어서,
    상기 복수의 데이터 상태들은 2 비트의 데이터를 나타내기 위한 4 가지 상태들로 이루어지며,
    데이터 '00'은 상기 제1 상태에 해당하며, 데이터 '01' 및 '10'은 상기 제2 상태에 해당하는 것을 특징으로 하는 불휘발성 메모리 장치.
  22. 제16항에 있어서,
    상기 각각의 데이터 상태에 대응하여 설정되는 동시 프로그램 비트수는, 각각의 데이터 상태별로 펌프회로의 용량의 범위 내에서 동시 프로그램될 수 있는 최대 비트수인 것을 특징으로 하는 불휘발성 메모리 장치.
  23. 청구항 23은(는) 설정등록료 납부시 포기되었습니다.
    제16항에 있어서,
    상기 불휘발성 메모리 장치는 노어(NOR)형 플래시 메모리 장치인 것을 특징으로 하는 불휘발성 메모리 장치.
KR1020070013338A 2007-02-08 2007-02-08 데이터 프로그램 시간을 단축시킨 불휘발성 메모리 장치 및그 구동방법 KR100866957B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070013338A KR100866957B1 (ko) 2007-02-08 2007-02-08 데이터 프로그램 시간을 단축시킨 불휘발성 메모리 장치 및그 구동방법
US12/005,366 US7668015B2 (en) 2007-02-08 2007-12-27 Nonvolatile memory devices capable of reducing data programming time and methods of driving the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070013338A KR100866957B1 (ko) 2007-02-08 2007-02-08 데이터 프로그램 시간을 단축시킨 불휘발성 메모리 장치 및그 구동방법

Publications (2)

Publication Number Publication Date
KR20080074360A KR20080074360A (ko) 2008-08-13
KR100866957B1 true KR100866957B1 (ko) 2008-11-05

Family

ID=39685671

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070013338A KR100866957B1 (ko) 2007-02-08 2007-02-08 데이터 프로그램 시간을 단축시킨 불휘발성 메모리 장치 및그 구동방법

Country Status (2)

Country Link
US (1) US7668015B2 (ko)
KR (1) KR100866957B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102012740B1 (ko) * 2012-07-18 2019-08-21 삼성전자주식회사 복수의 불휘발성 메모리 칩들을 포함하는 저장 장치 및 그것의 제어 방법
KR102029933B1 (ko) * 2012-09-04 2019-10-10 에스케이하이닉스 주식회사 불휘발성 메모리 장치 및 그것을 포함하는 데이터 저장 장치
KR102040904B1 (ko) * 2012-11-05 2019-11-05 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 동작 방법
CN111951870B (zh) * 2019-05-15 2023-06-20 兆易创新科技集团股份有限公司 一种非易失性存储器的编程方法及控制装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6937521B2 (en) 2000-05-04 2005-08-30 Saifun Semiconductors Ltd. Programming and erasing methods for a non-volatile memory cell
KR20060003258A (ko) * 2004-07-05 2006-01-10 삼성전자주식회사 비트 스캐닝 프로그램을 수행하는 불휘발성 메모리 장치
KR20060028983A (ko) * 2004-09-30 2006-04-04 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 프로그램 방법
KR20060032507A (ko) * 2004-10-12 2006-04-17 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 고속 프로그램 방법
KR20060108430A (ko) * 2005-04-13 2006-10-18 삼성전자주식회사 비트 스캔 방식을 사용한 노어 플래시 메모리 장치 및그것의 프로그램 방법
US20070014153A1 (en) * 2004-12-14 2007-01-18 Gorobets Sergey A Pipelined Programming of Non-Volatile Memories Using Early Data

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11176178A (ja) 1997-12-15 1999-07-02 Sony Corp 不揮発性半導体記憶装置およびそれを用いたｉｃメモリカード
US6748564B1 (en) * 2000-10-24 2004-06-08 Nptest, Llc Scan stream sequencing for testing integrated circuits
US7379372B2 (en) * 2004-09-15 2008-05-27 Samsung Electronics Co., Ltd. Non-volatile memory device with scanning circuit and method
KR100672984B1 (ko) * 2004-12-14 2007-01-24 삼성전자주식회사 프로그램 시간을 줄일 수 있는 플래시 메모리 장치

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6937521B2 (en) 2000-05-04 2005-08-30 Saifun Semiconductors Ltd. Programming and erasing methods for a non-volatile memory cell
KR20060003258A (ko) * 2004-07-05 2006-01-10 삼성전자주식회사 비트 스캐닝 프로그램을 수행하는 불휘발성 메모리 장치
KR20060028983A (ko) * 2004-09-30 2006-04-04 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 프로그램 방법
KR20060032507A (ko) * 2004-10-12 2006-04-17 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 고속 프로그램 방법
US20070014153A1 (en) * 2004-12-14 2007-01-18 Gorobets Sergey A Pipelined Programming of Non-Volatile Memories Using Early Data
KR20060108430A (ko) * 2005-04-13 2006-10-18 삼성전자주식회사 비트 스캔 방식을 사용한 노어 플래시 메모리 장치 및그것의 프로그램 방법

Also Published As

Publication number Publication date
KR20080074360A (ko) 2008-08-13
US7668015B2 (en) 2010-02-23
US20080192540A1 (en) 2008-08-14

Similar Documents

Publication Publication Date Title
US8520436B2 (en) Programming memory devices
JP5106817B2 (ja) 信頼性を向上させることができるフラッシュメモリ装置
US8234440B2 (en) Nonvolatile semiconductor memory device with advanced multi-page program operation
US8897066B2 (en) Method of programming nonvolatile memory device
US8593882B2 (en) Semiconductor memory device and method of erasing the same
US20090003075A1 (en) Flash memory devices and programming methods that vary programming conditions in response to a selected step increment
US10332603B2 (en) Access line management in a memory device
JP2004185659A (ja) 不揮発性半導体記憶装置及びそのデータ書き込み方法
JP2008091011A (ja) フラッシュメモリ素子とそのプログラム方法
JP3708912B2 (ja) 半導体集積回路装置
US8498161B2 (en) Nonvolatile memory device and method of reading the same
KR100866957B1 (ko) 데이터 프로그램 시간을 단축시킨 불휘발성 메모리 장치 및그 구동방법
JP2010218623A (ja) 不揮発性半導体記憶装置
US11978515B2 (en) Semiconductor memory device and reading method
US20120140572A1 (en) Semiconductor memory device and method of operating the same
US20240274205A1 (en) Memory device performing program operation and method of operating the same
US20240170079A1 (en) Semiconductor device for performing a program operation and a method of operating the semiconductor device
KR20120013540A (ko) 반도체 메모리 장치 및 그 소거 방법
JP2007095233A (ja) 不揮発性メモリ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120925

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee