KR100853882B1 - 방사선 방출 반도체 소자 - Google Patents
방사선 방출 반도체 소자 Download PDFInfo
- Publication number
- KR100853882B1 KR100853882B1 KR1020067003982A KR20067003982A KR100853882B1 KR 100853882 B1 KR100853882 B1 KR 100853882B1 KR 1020067003982 A KR1020067003982 A KR 1020067003982A KR 20067003982 A KR20067003982 A KR 20067003982A KR 100853882 B1 KR100853882 B1 KR 100853882B1
- Authority
- KR
- South Korea
- Prior art keywords
- radiation emitting
- emitting semiconductor
- layer
- semiconductor devices
- current spreading
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 186
- 230000005855 radiation Effects 0.000 title claims abstract description 123
- 230000007480 spreading Effects 0.000 claims abstract description 96
- 238000003892 spreading Methods 0.000 claims abstract description 96
- 230000005670 electromagnetic radiation Effects 0.000 claims abstract description 7
- 239000010410 layer Substances 0.000 claims description 284
- 238000000034 method Methods 0.000 claims description 66
- 239000000463 material Substances 0.000 claims description 20
- 239000000758 substrate Substances 0.000 claims description 18
- 238000005253 cladding Methods 0.000 claims description 17
- 238000004519 manufacturing process Methods 0.000 claims description 17
- 239000002184 metal Substances 0.000 claims description 9
- 229910052751 metal Inorganic materials 0.000 claims description 9
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 7
- 238000007747 plating Methods 0.000 claims description 7
- 229910000679 solder Inorganic materials 0.000 claims description 7
- 238000004544 sputter deposition Methods 0.000 claims description 7
- 229910052782 aluminium Inorganic materials 0.000 claims description 6
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 claims description 4
- 229910052684 Cerium Inorganic materials 0.000 claims description 3
- 229910052787 antimony Inorganic materials 0.000 claims description 3
- 229910052733 gallium Inorganic materials 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 229910052738 indium Inorganic materials 0.000 claims description 3
- 229910052697 platinum Inorganic materials 0.000 claims description 3
- 229910052709 silver Inorganic materials 0.000 claims description 3
- 238000001771 vacuum deposition Methods 0.000 claims description 3
- 229910044991 metal oxide Inorganic materials 0.000 claims description 2
- 150000004706 metal oxides Chemical class 0.000 claims description 2
- 239000002356 single layer Substances 0.000 claims description 2
- 229910052731 fluorine Inorganic materials 0.000 claims 1
- 238000000605 extraction Methods 0.000 description 11
- 238000010521 absorption reaction Methods 0.000 description 9
- 230000008569 process Effects 0.000 description 9
- 238000009792 diffusion process Methods 0.000 description 7
- 239000002800 charge carrier Substances 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 230000002745 absorbent Effects 0.000 description 2
- 239000002250 absorbent Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000005036 potential barrier Methods 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 238000000746 purification Methods 0.000 description 1
- 238000007788 roughening Methods 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/40—Materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
본 발명은 제 1 주 표면(5), 제 2 주 표면(9) 및 전자기 방사선을 발생시키는 활성 영역(7)을 갖는 반도체층 시퀀스(4)를 포함하는 반도체 바디를 가진 방사선 방출 반도체 소자에 관한 것이다. 반도체층 시퀀스(4)는 제 1 주 표면(5)과 제 2 주 표면(9) 사이에 배치되고, 상기 제 1 주 표면(5) 위에는 제 1 전류 확산층(current spreading layer)(3)이 배치되어 상기 반도체층 시퀀스(4)와 도전 연결되며, 상기 제 2 주 표면(9) 위에는 제 2 전류 확산층(10)이 배치되어 상기 반도체층 시퀀스(4)와 도전 연결된다.
Description
본 발명은 제 1 주 표면, 제 2 주 표면 그리고 전자기 방사선을 발생시키는 활성 영역을 가진 반도체층 시퀀스를 포함하는 반도체 바디를 갖는 방사선 방출 반도체 소자에 관한 것으로, 상기 반도체층 시퀀스는 제 1 주 표면과 제 2 주 표면 사이에 배치된다. 또 본 발명은 이러한 방사선 방출 반도체 소자를 제조하는 방법에 관한 것이다.
본 특허출원은 독일 특허 출원 제 103 39 983.6호(2003년 8월 29일)와 제 103 46 605.3호(2003년 10월 7일)의 우선권을 주장하며, 그 공개내용이 인용을 통해 본 출원서에 명백하게 기술된다.
방사선 방출 반도체 소자에서는 대개 전기 에너지에서 방사 에너지로의 내부 변환 효율이 전체 효율보다 훨씬 더 높다. 그 이유는 활성 영역에서 발생하여 반도체 소자로부터 방출되는 방사선의 광추출 효율(extraction efficiency)이 실질적으로 낮기 때문이다. 그 원인은 다양하다. 반도체층 시퀀스 내 전류 도입은 주로 넓은 면적에 걸쳐 이루어지도록 요구되며, 이는 예컨대 면적이 큰 금속 접촉 구조물에 의해 구현될 수 있다. 그러나 이와 같은 접촉 구조물은 대부분 발생한 방사선을 투과시킬 수 없어서 발생한 방사선의 흡수율을 높인다.
반도체 바디를 완전히 덮지 않는 작은 면적의 접촉 구조물에서도 전류가 광범위하게 도입되게 하는 방법이 있다. 이를 위해, 방사선 방출 반도체 소자가 예컨대 소위 전류 확산층을 포함할 수 있으며, 이러한 전류 확산층은 활성 영역 내로의 균일한 전류 도입에 사용된다. 이는 한편으로는 도핑된 반도체 재료로 이루어지며 반도체층 시퀀스 내에 배치되는 층에 의해 달성될 수 있다. 물론 상기와 같은 층들은 활성 영역 내로의 균일한 전류 도입을 보증하기 위해 비교적 두꺼워야 한다. 그러나 반도체 층이 두꺼울수록, 층 시퀀스 제조를 위해 필요한 시간이 길어진다. 또 층 두께에 따라 자유 전하 캐리어의 흡수율 및/또는 상기 층 내에서 발생한 방사선의 흡수율이 상승하고, 그 결과 전체 효율이 낮아진다.
또 제 JP 2000-353820에는 발생한 방사선을 투과시키는 전류 확산층을 갖는 소자가 공지되어 있다. 이 소자는 TCO(Transparent Conducting Oxides)의 재료군에 속하는 ZnO를 함유한다. 상기 재료군 중에서 ZnO 이외에도 ITO(Indium Tin Oxide)가 전류 확산을 위해 종종 사용된다.
또 광추출 효율은 경계면에서 일어나는, 활성 영역에서 발생한 방사선의 전반사(total reflection)에 의해 제한되며, 이러한 광추출 효율의 제한은 반도체 재료와 주변 재료의 상이한 굴절률에 기인한다. 전반사는 경계면의 적절한 텍스처링(texturing)에 의해 방지될 수 있다. 그 결과 광추출 효율이 더 높아진다.
반도체층 시퀀스가 성장하거나 방사선 방출 반도체 소자가 부착되는 기판 또는 캐리어 내에서의 방사선의 흡수도 광추출 효율을 낮추는 원인 중의 하나이다.
본 발명의 목적은 전술한 유형의 방사선 방출 반도체 소자를 전체 효율이 높아지도록 개선하고, 높아진 전체 효율을 갖는 방사선 방출 반도체 소자를 제조하는 방법을 제시하는 것이다.
상기 목적은 청구항 1항의 특징들을 갖는 방사선 방출 반도체 소자 및 청구항 34항에 따른 방사선 방출 반도체 소자의 제조 방법에 의해 달성된다. 본 발명의 바람직한 개선예는 종속항의 대상이다.
본 발명에 따른 방사선 방출 반도체 소자는, 제 1 주 표면, 제 2 주 표면 그리고 전자기 방사선을 발생시키는 활성 영역이 있는 반도체층 시퀀스를 포함하는 반도체 바디를 가지며, 이때 상기 반도체층 시퀀스는 상기 제 1 주 표면과 제 2 주 표면 사이에 배치되고, 상기 제 1 주 표면 위에는 제 1 전류 확산층이 배치되어 상기 반도체층 시퀀스와 도전 연결되며, 상기 제 2 주 표면 위에는 제 2 전류 확산층이 배치되어 반도체층 시퀀스와 도전 연결된다.
상기 전류 확산층 중 적어도 하나는 바람직하게 발생한 방사선을 투과시키는 도전 물질(conductive material)을 함유한다. 특히 바람직하게는 두 전류 확산층이 모두 상기와 같은 재료, 특히 방사선 투과성 도전 산화물, 바람직하게는 금속 산화물(예: ZnO, InO 및/또는 SnO) 또는 둘 이상의 금속 성분을 포함하는 산화물(예: ITO)을 함유한다. 이러한 물질로 된 전류 확산층이 특히 적합한 이유는, 반도체층 시퀀스 내로의 균일한 전류 도입을 보장하는 낮은 층 저항을 갖기 때문이다. 또 그러한 전류 확산층은 투과율이 높은 넓은 파장 범위를 갖는다. 저항은 200Ω/□ 이하인 것이 바람직하며, 특히 30Ω/□이하인 것이 바람직하다. 상기 단위 Ω/□(ohm per square)는 층의 정사각형 표면의 저항에 상응한다.
본 발명에서는 전류 확산층들의 두께가 반도체층 시퀀스 내로의 균일한 전류 도입이 야기되도록 선택된다. 이는 10nm 내지 1000nm, 특히 바람직하게는 200nm 내지 800nm의 층 두께로 달성된다.
바람직하게는 전류 확산층들의 층 저항이 감소하도록, 방사선 투과성 도전 전류 확산층들 중 적어도 하나의 층이 Al, Ga, In, Ce, Sb 및/또는 F를 도펀트(들)로서 함유한다. 예컨대 제 1 전류 확산층은 ZnO를 함유하고 Al로 도핑되며, 제 2 전류 확산층은 SnO를 포함하고 Sb로 도핑된다.
전류 확산층들은 예컨대 스퍼터링, 특히 DC 스퍼터링 공정을 통해 적층될 수 있으며, 이때 전류 확산층과 인접한 반도체 층 간의 전기 접촉이 형성되도록 공정 파라미터가 선택되며, 상기 전기 접촉에 의해 반도체층 시퀀스 및 활성 영역 내로의 균일한 열 도입이 달성된다. 이러한 층들 간의 전기 접촉은 예컨대 소결 공정 또는 관련 층들의 관련 표면들의 적절한 사전 정화(preliminary purification) 공정에 의해 개선될 수 있다. 두 개의 전류 확산층이 존재함으로써 전류가 반도체층 시퀀스의 양면에 매우 균일하게 도입되어 고품질의 활성 영역이 형성되며, 이러한 활성 영역에서는 방사선 발생이 균일하게 일어나며 바람직하게 낮은 흡수율이 나타난다는 특성이 있다.
본 발명의 한 바람직한 실시예에서는, 전류 확산층들 중 적어도 하나의 층 위에 반사층이 배치되며, 상기 반사층은 바람직하게 도전성을 띄고 활성 영역에서 발생한 방사선에 대해 높은 반사율을 갖는다.
반사층에 의해 경우에 따라서는 기판이나 캐리어와 같이 상기 반사층 아래에 배치되는 층에서의 흡수 손실이 낮아지고, 상기 반사층은 전류 확산층과 함께 반도체 소자의 접촉을 위한 고효율 전기 반사 콘택을 형성한다. 반사층은 바람직하게는 금속, 특히 Au, Ag, Al, Pt 및/또는 이러한 물질들 중 하나 이상과의 합금을 함유한다. 특히 바람직하게는 제 1 주 표면 위에 놓인 전류 확산층의 면들 중에서 반도체층 시퀀스로부터 멀리 떨어진 면 위에 반사층이 배치된다. 반사층은 예컨대 진공 증착이나 스퍼터링을 통해 제공될 수 있다.
본 발명의 또 다른 한 바람직한 실시예에서는, 반도체층 시퀀스의 하나 이상의 주 표면이 미세 구조를 가지며, 상기 미세 구조는 전류 확산층이 제공되기 전에 관련 주 표면 내부에 삽입되거나 관련 주 표면 위에 적층된다. 상기 미세 구조는 활성 영역 내에서 발생하여 텍스처링된 표면으로 입사하는 방사선의 전반사가 방해됨으로써 상기 텍스처링된 표면에서의 광추출 효율이 텍스처링되지 않은 표면에 비해 더 높도록 형성된다. 그 결과, 방사선 결합이 증가함에 따라 방사선 방출 반도체 소자의 전체 효율도 증가한다. 이러한 미세 구조는 예컨대 에칭 공정 또는 연마 공정과 같은 거칠기 처리를 통해 생성될 수 있다. 또한, 표면 위에 바람직하게 적어도 부분적으로 가교된 금속 아일랜드(island)가 형성되도록 하는 습윤성을 가진 금속 마스크 재료가 텍스처링될 면 위에 적층됨으로써 그러한 미세 구조가 생성될 수 있다. 이러한 아일랜드 구조는 건식 에칭 기법을 이용하여 텍스처링될 표면 내로 전이될 수 있고, 그런 다음 마스크 재료가 적절한 방법으로 제거될 수 있다. 바람직하게는 반도체층 시퀀스의 면들 중, 반사층으로부터 먼 쪽의 면 위에 놓인 주 표면이 미세 구조를 갖는다.
본 발명의 한 바람직한 개선예에서는 반도체층 시퀀스가 하나 이상의 n형 층 및 p형 층을 갖는다. 이러한 n형 층 및 p형 층의 두께는 일반적으로 단분자층(monolayer)과 1000nm 사이에 놓인다. 상기 층들 중 적어도 하나 또는 상기 두 층 모두의 두께가 400nm 미만, 특히 150nm 내지 350nm인 것이 바람직하다. 종래의 소자에서는 활성 영역 주위에 배치되는 n형 층 및/또는 p형 층이 종종 전류 확산에도 사용됨에 따라 비교적 큰 두께를 갖는다.
그와 달리 본 발명에서는 반도체 바디의 외부에 배치된 전류 확산층들에서 전류 확산이 이루어진다. 따라서 반도체층 시퀀스의 층들이 비교적 얇게 구현될 수 있다.
그와 같이 얇은 층 두께를 갖는 반도체층 시퀀스는 다양한 측면에서 방사선 방출 반도체 소자의 기능에 긍정적으로 작용한다. 예를 들어 자유 전하 캐리어의 흡수량, 발생한 방사선의 흡수량 및 전술한 방식의 소자를 제조하는데 필요한 에피택셜 성장 시간이 상당히 감소하고, 그 결과 방사선 방출 반도체 소자의 광추출 효율이 증가하며, 반도체층 시퀀스의 제조 시간이 단축되고, 제조 비용이 절감된다.
n형 층과 p형 층 및 방사선을 발생시키는 활성 영역을 포함하는 반도체층 시퀀스는 바람직하게 에피택셜 성장에 의해 기판(예: GaAs 기판) 위에 제조된다. 전류 확산층은 바람직하게 에피택셜 성장 단계 이후 예컨대 스퍼터링 공정을 통해 적층된다.
바람직하게는 반도체층 시퀀스가 예컨대 InxGayAl1-x-yP(0≤x≤1, 0≤y≤1 그리고 x+y≤1), InxGayAl1-x-yN(0≤x≤1, 0≤y≤1 그리고 x+y≤1) 또는 InxGayAl1-x-yAs(0≤x≤1, 0≤y≤1 그리고 x+y≤1)와 같은 III-V족 반도체를 포함한다.
반도체층 시퀀스의 p형 면 위에 배치되는 전류 확산층은 ZnO를 함유하고, 바람직하게는 Al로 도핑되며, n형 면 위에 배치되는 전류 확산층은 SnO를 함유하고, 바람직하게는 Sb로 도핑되는 것이 특히 유리하다. Sn은 예컨대 III-V족 반도체의 경우 n형 영역에서 동시에 도펀트로서 사용될 수 있다. 따라서 SnO를 함유하는 전류 확산층으로부터 Sn 원자가 인접하는 n형 층으로 확산됨으로써, n형 층 내 다수 전하 캐리어(majority charge carrier)의 농도가 증가한다. 이는 특히 상기 두 층 사이의 경계면에 적용된다. 그러므로 그러한 층들 간의 도전 접촉 및 그로 인한 활성 영역으로의 전류 도입이 개선된다.
그럼으로써 제 1 전류 확산층이 제 2 전류 확산층과 구별될 수 있기 때문에, 각각의 전류 확산층의 재료가 접촉 특성에 따라 바람직하게 반도체 바디측에 인접하는 재료에 매칭될 수 있다.
본 발명의 한 바람직한 개선예에서는, 방사선 방출 반도체 소자의 동작시 제 1 전류 확산층 및/또는 제 2 전류 확산층이 반도체 바디에 대해 옴 특성(옴 접촉: ohmic contact)을 갖는 전기 접촉을 형성한다. 여기서 상기 접촉은 바람직하게 방사선 방출 반도체 소자의 동작시 강하하는 전류값 또는 전압값의 범위 내에서 적어도 선형에 가까운 전류-전압 특성곡선을 보인다.
바람직하게는 반도체 바디의 p형 면 위에 배치된 전류 확산층이 반도체 바디에 대해 옴 접촉을 형성한다. 이를 위해, 반도체 바디 측에서 AlGaAs를 함유한 p형 층이 ZnO를 함유한 전류 확산층에 접하는 것이 특히 바람직하다. 이러한 방식의 결합은 옴 접촉의 형성에 매우 바람직한 것으로 알려져 있다.
본 발명의 한 바람직한 실시예에서는, 반도체층 시퀀스가 에피택셜 성장에 의해 기판 위에 성장하고, 상기 기판은 에피택셜 성장 프로세스가 끝난 후 적절한 조치(예: 기계 부하 또는 에칭 공정)를 통해 제거된다. 반도체층 시퀀스는 제 1 주 표면을 통해 예컨대 GaAs로 된 캐리어와 연결된다. 이 연결은 바람직하게 도전성을 띄며, 땜납 도금층을 통해 이루어질 수 있다. 캐리어와 제 1 주 표면 사이에는 전류 확산층이 배치되고, 상기 전류 확산층의 반도체층 시퀀스 반대편 면 위에 반사층이 놓인다. 하기의 2개의 바람직한 개선예는 이를 토대로 한다.
전술한 실시예의 바람직한 제 1 개선예에서는, 캐리어로부터 더 먼 곳에 놓인 제 2 주 표면이 미세 구조를 가지며, 상기 미세 구조는 상기 제 2 주 표면에 입사되는 방사선의 전반사를 방해한다. 상기 주 표면 위에는 추가의 전류 확산층이 배치되고, 상기 추가 전류 확산층 위에 반도체 소자의 전기 접촉을 위한 접촉면이 놓인다. 상기 접촉면은 바람직하게 상기 반도체층 시퀀스 및/또는 상기 전류 확산층들보다 적은 가로 팽창을 보인다. 또한, 상기 접촉면은 반도체층 시퀀스를 향하는 면 위에 활성 영역에서 발생한 방사선을 반사하는 층을 가지거나, 상기 접촉 면 자체가 반사력을 가질 수 있다. 접촉면을 통해 주입된 전류는 상기 전류 확산층들에 의해 가로로 균일하게 분포되고, 넓은 면적에 걸쳐서 활성 영역 내로 도입된다. 그로 인해, 활성 영역에서 흡수성 접촉면 하부에 놓이는 범위 내에서 방사선 발생이 바람직하지 않게 증가하는 현상이 방지된다. 그 결과, 발생한 방사선이 접촉면에서 흡수되는 양이 반사층으로 인해 감소함에 따라 소자의 광추출 효율이 증가한다.
전술한 실시예의 바람직한 제 2 개선예에서는, 캐리어로부터 멀리 떨어진 제 2 주 표면이 미세 구조를 갖는다. 상기 미세 구조 위에는 발생한 방사선을 투과시키는 클래드층(cladding layer) 또는 다수의 층들로 구성되며 제 2 전류 확산층을 포함하는 클래드층 시퀀스가 놓인다. 여기서 상기 전류 확산층은 하나 이상의 리세스 또는 윈도를 포함하며, 이때 상기 리세스 또는 윈도의 범위 내에 있는 클래드층 시퀀스는 전류 확산층에 의해 덮이지 않는다. 상기 리세스는 적어도 부분적으로 전기 접촉을 위한 접촉면으로 채워지고, 상기 접촉면은 클래드층 시퀀스 및 전류 확산층과 접촉된다.
접촉면은 바람직하게 금속으로 이루어지며, 클래드층 시퀀스로의 전이와 관련하여 순방향 전압 인가시 매우 높은 전위 장벽(예: 쇼트키 장벽)을 가짐으로써, 상기 접촉면으로부터 거의 모든 전류가 횡 측으로 인접하는 전류 확산층으로 유입되고, 그곳으로부터 클래드층을 통해 활성 영역 내로 유입된다. 그 결과 접촉면 하부에 놓이는 활성 영역 부분에서는 매우 적은 양의 전류만 도달하고, 상기 부분에서는 활성 영역의 나머지 부분에 비해 소량의 방사선만 발생한다. 따라서 발생한 방사선이 접촉면에서 흡수되는 양이 감소한다. 실질적으로 전술한 유형의 미세 구조 또는 클래드층(클래드층 시퀀스)은 반도체층 시퀀스의 캐리어 쪽 면 위에도 형성될 수 있다.
제 1 주 표면, 제 2 주 표면 및 상기 제 1 주 표면과 제 2 주 표면 사이에 배치되며 전자기 방사선을 발생시키는 활성 영역을 갖는 반도체층 시퀀스를 포함하는 반도체 바디를 구비한 방사선 방출 반도체 소자의 본 발명에 따른 제조 방법은,
- 기판 위에 반도체층 시퀀스를 성장시키는 단계,
- 제 1 주 표면 위에 방사선을 투과시키는 전류 확산층을 제공하는 단계,
- 기판을 분리(제거)하는 단계,
- 제 2 주 표면 위에 방사선을 투과시키는 전류 확산층을 제공하는 단계를 포함한다.
이때, 단계들의 나열이 특정한 순서로 정해진 것은 아니다.
반도체층 시퀀스는 에피택셜 성장에 의해 성장되는 것이 바람직하다. 기판은 적절한 방법(예: 에칭 공정 또는 기계 부하)을 통해 제거될 수 있다. 전류 확산층은 바람직하게 TCO를 함유하며, 더 바람직하게는 ZnO 및/또는 SnO를 함유한다.
층 저항을 줄이기 위해서는 하나 이상의 확산층이 Al, Ga, In, Ce, Sb 및/또는 F로 도핑되는 것이 바람직하다.
도시된 방법의 또 다른 실시예들은 하기에 기술되는 단계들을 통해 제시되며, 하기의 단계들은 전술한 방법의 적합한 자리에 편입될 수 있다. 특히 많은 단계가 반도체층 시퀀스의 양면에서 수행될 수도 있다.
한 바람직한 방법 실시예에서는 제 1 주 표면 위에 놓인 전류 확산층 위에 바람직하게 Au, Ag, Al, Pt 및/또는 상기 금속들 중 하나 이상의 합금을 함유하는 반사층이 적층된다.
이어서 반도체 바디가 바람직하게 반사층을 통해 캐리어 위에 부착될 수 있고, 이때 상기 부착은 바람직하게 땜납 도금층을 통해 이루어진다. 캐리어 상에 반도체 바디가 부착된 후에는 바람직하게 기판이 제거된다. 따라서 캐리어는 기판과 구별될 수 있다.
또한, 하나 이상의 주 표면에 활성 영역 내에서 발생한 방사선의 전반사를 방해하기 위한 미세 구조가 제공될 수 있다.
또한, 또 다른 한 바람직한 방법 실시예에서는 클래드층 또는 클래드층 시퀀스가 적층되는데, 상기 클래드층 또는 클래드층 시퀀스는 전류 확산층과 반도체층 시퀀스 사이에 배치된다. 클래드층 바로 다음에 놓이는 전류 확산층 내에 리세스가 삽입될 수 있고, 상기 리세스는 바람직하게 방사선 방출 반도체 소자의 전기 접촉을 위한 접촉면에 의해 적어도 부분적으로 채워진다. 상기 리세스는 상기 리세스의 범위 내에 놓이는 전류 확산층이 완전히 제거되는 방식으로 형성된다.
리세스가 제공되지 않는 경우에는, 캐리어로부터 더 멀리 놓이는 전류 확산층 위에 접촉면이 적층될 수 있다.
도시된 방법이 청구항 1 및 종속 청구항들에 기술되는 반도체 소자를 제조하는데 이용되는 것이 특히 바람직하다.
본 발명의 또 다른 특징, 장점 및 유용성에 대해서는 하기에 도면과 관련하여 설명되는 실시예들을 통해 제시된다.
도 1은 본 발명에 따른 방사선 방출 반도체 소자의 제 1 실시예의 개략적인 단면도이다.
도 2는 본 발명에 따른 방사선 방출 반도체 소자의 제 2 실시예의 개략적인 단면도이다.
도 3은 본 발명에 따른 방사선 방출 반도체 소자의 제 3 실시예의 개략적인 단면도이다.
도 4는 본 발명에 따른 방사선 방출 반도체 소자를 4개의 중간 단계에 거쳐 제조하기 위한 본 발명에 따른 방법의 일 실시예를 도 4A 내지 도 4D로 나누어 개략적으로 도시한 것이다.
도면에서 동일한 요소들 및 동일한 작용을 하는 요소들에는 동일한 도면 부호로 표시하였다.
도 1에는 본 발명에 따른 방사선 방출 반도체 소자의 제 1 실시예의 개략적인 단면도가 도시되어 있다. GaAs 캐리어(1) 위에 Au로 된 반사층(2)이 놓이고, 상기 반사층 위에는 ZnO 및 Al을 예컨대 Al0.02Zn0.98O의 조성으로 함유하는 제 1 전류 확산층(current spreading layer)(3)이 놓인다. 그 다음에 상기 층들에 InxGayAl1-x-yP(0≤x≤1, 0≤y≤1 그리고 x+y≤1)를 함유한 반도체층 시퀀스(4)를 포함하는 반도체 바디가 놓인다. 반도체층 시퀀스(4)는 제 1 주 표면(5), 제 1 도전형을 가진 하나 이상의 반도체층(6), 제 2 도전형을 가진 하나 이상의 반도체층(8) 및 제 2 주 표면(9)으로 구성된다. 제 2 주 표면(9) 위에는 SnO와 Sb를 예컨대 Sb0.2Sn0.98O의 조성으로 함유하는 제 2 전류 확산층(10)이 배치된다. 상기 층 6과 층 8은 p형 또는 n형으로 도전되며, 각각 예컨대 200nm의 전체 층 두께를 갖는다.
반도체층 시퀀스(4)는 반사층(2)이 제공된 후 에칭되었던 GaAs로 된 성장 기판 위에 에피택셜 성장에 의해 생성된다. 반사층(2)과 전류 확산층(3)이 결합하여 반도체층 시퀀스(4)로의 균일한 전류 도입을 위한 고효율 반사 콘택의 역할을 한다. 그 결과, 캐리어(1) 내로의 방사선 흡수가 저하되고, 이와 함께 제 2 주 표면(9) 위에 놓인 제 2 전류 확산층(10)의 상호 작용으로 상기 두 주 표면(5, 9)을 통해 반도체층 시퀀스(4) 및 특히 활성 영역(7)으로의 매우 균일한 전류 유입이 보증된다. 그럼으로써 가로로 균일한 방사선이 발생하는 고품질의 활성 영역(7)이 생성된다.
반도체층들(6, 8)의 층 두께가 얇음으로써 반도체 바디의 제조 프로세스가 더 단축되고, 발생한 방사선 및 자유 전하 캐리어의 상기 층들 내에서의 흡수량이 감소한다. 상기 층 두께의 하한선은, 인접하는 전류 확산층으로부터 활성 영역으로 불순물 원자(impurity atom)가 확산되는 것을 방지하고, 미세 구조물을 삽입 또는 적층하기에 충분한 크기를 가지며, 및/또는 활성 영역 내에 전하 캐리어가 최대한 오래 머무르도록 정해진다.
2개의 전류 확산층(3, 10)이 결합하여 전체 효율을 증가시키며, 상기 전체 효율은 반사층(2) 및 서로 다른 도전형을 갖는 박층들(6, 8)에 의해 더욱 증가한 다.
반도체층(들)(6)의 측면에서는 바람직하게 p형 AlGaAs 층이 전류 확산층(3)과 경계를 이룬다. AlGaAs 층은 바람직하게 반도체 바디 또는 반도체층 시퀀스에 통합된다. 그럼으로써 전류 확산층과 반도체 바디 사이의 전반적인 옴 접촉(ohmic contact) 형성이 간단해진다.
소자의 전기 접촉은 제 2 주 표면(9) 또는 제 2 전류 확산층(10)의 측면에 배치된 접촉면 및 반도체 바디의 맞은편에 놓이는 캐리어(1) 위에 배치된 대응 접촉면을 통해 이루어질 수 있다. 도 1에는 이러한 상황이 도시되어 있지 않다.
도 2에는 도 1에 도시된 구조와 전반적으로 일치하는, 본 발명에 따른 방사선 방출 반도체 소자의 제 2 실시예의 개략적인 단면도가 도시되어 있다. 도 1과의 차이는, 반사층(2)이 땜납 도금층(11)에 의해 캐리어에 고정되어 상기 캐리어와 도전 연결된다는 점이다. 또한, 제 2 주 표면(9)에 예컨대 위에서 언급한 금속 마스크 층을 이용한 방법으로 제조된 미세 구조(12)가 제공된다. 이로써 전반사(total reflection)가 방해됨에 따라 광추출 효율이 증가한다.
또한, 제 2 전류 확산층(10) 위에는 전기 접촉을 위한 접촉면(13)이 배치되고, 상기 접촉면의 반도체층 시퀀스(4)를 향하는 면은 활성 영역(7)에서 발생한 방사선을 반사시킬 수 있으며, 이는 명확하게 도시되어 있지 않다. 접촉면(13)은 전류 확산층(3, 10) 및/또는 반도체층 시퀀스(4)보다 적은 가로 팽창을 보인다. 흡수성 접촉면(13)에 의해 가로막히는 활성 영역(7)의 범위 내에서 방사선 발생의 증가가 방지되기 때문에, 발생한 방사선이 접촉면(13)에서 흡수되는 양이 감소한다. 접촉면(13)의 아랫면의 반사 작용이 접촉면(13)에서의 흡수를 줄이는데 더욱 기여한다. 즉, 종합해보면 도 1에 도시된 실시예에 비해 광추출 효율이 더 상승한다.
도 3에는 본 발명에 따른 방사선 방출 반도체 소자의 제 3 실시예의 개략적 단면도가 도시되어 있다. 기본 구조는 도 2에 도시된 구조와 동일하다. 도 2와의 차이점은, 전류 확산층(10)과 제 2 주 표면(9) 사이에 클래드층(cladding layer)이 배치된다는 점이다. 또한, 전류 확산층(10)의 리세스(15) 내에 배치되며 상기 전류 확산층(10) 및 도전성 클래드층(14)과 직접 접촉되는 접촉면(13)에 의한 전기 접촉이 이루어진다. 상기 층들 간의 전기 접촉이 이루어짐에 따라 전류가 접촉면(13)으로부터 주로 전류 확산층(10) 및 후속하는 클래드층(14)을 통해 반도체층 시퀀스(4) 및 활성 영역(7)에 도달한다. 여기서 클래드층(14)과 접촉면(13) 사이의 접촉은 충분히 높은 전위 장벽(예: 쇼트키 장벽)을 가지며, 상기 전위 장벽은 전류가 접촉면(13)으로부터 직접 클래드층(14)을 통해 반도체층 시퀀스(4)에 도달하는 것을 저지하거나, 적어도 상기 경로를 통한 전류 흐름을 감소시킨다.
클래드층(14)은 바람직하게 발생하는 방사선을 투과시키며, 예컨대 AlxGa1-xAsyP1-x-y(0≤x≤1 그리고 0≤y≤1)를 함유한다. 상기와 같은 접촉으로 인해, 도 2에 도시된 실시예와 비교해볼 때, 접촉면(13)에 의해 가로막혀 있는 활성 영역(7) 내로 더 적은 양의 전류가 주입된다. 그럼으로써 상기 영역 내에 비교적 작은 방사 출력(radiant power)이 발생하므로, 접촉면(13)에서는 그에 상응하는 소량의 방사선만 흡수된다. 이로써 도 2에 도시된 구조에 비해 광추출 효율이 더욱 증가한 다.
도 4a 내지 도 4b에는 높은 전제 효율을 갖는 방사선 방출 반도체 소자를 4개의 중간 단계에 거쳐 제조하기 위한 본 발명에 따른 방법의 일 실시예가 개략적으로 도시되어 있다.
도 4a에는 예컨대 GaAs로 된 기판(16) 위에 에피택셜 성장에 의해 성장된 반도체층 시퀀스(4)가 도시되어 있다. 상기 반도체층 시퀀스(4)는 제 1 주 표면(5), 제 1 도전형(예: p형)을 갖는 층(6), 전자기 방사선을 발생시키는 활성 영역(7), 제 2 도전형(예: n형)을 갖는 층(8) 및 제 2 주 표면(9)을 포함한다. 층 6과 층 8의 두께는 각각 200nm이다. 상기 반도체층 시퀀스(4)는 예컨대 InxGayAl1-x-yP(0≤x≤1, 0≤y≤1 그리고 x+y≤1)를 기재로 한다.
도 4b에서는 제 1 주 표면(5) 위에 Al0.02Zn0.98O로 된 전류 확산층(3)이 스퍼터링 증착된다. 상기 전류 확산층에 진공 증착 또는 스퍼터링을 통해 Au로 된 반사층(2)이 제공된다. 이어서 상기 반사층(2)은 도 4c에 도시된 것처럼 땜납 도금층(11)을 이용하여 바람직하게는 GaAs로 된 캐리어(1)에 부착되고, 기판(16)이 제거되며, 이때 상기 반사층(2)은 캐리어(1)와 도전 연결된다. 또한, 이제는 더 이상 기판(16)과 연결되지 않는 제 2 주 표면(9) 내로 상기 표면에서의 전반사를 방해하는 미세 구조(12)가 적절한 방식으로 적층 또는 삽입된다. 따라서 캐리어(1)는 특히 기판(16)과 구별된다(차이가 있다).
후속하여 미세 구조(12)를 포함하는 주 표면(9) 위로 Sb0.02Sn0.98O를 함유한 추가 전류 확산층(10)이 스퍼터링되고, 상기 추가 전류 확산층에 도 4d의 마지막 방법 단계에서 방사선 방출 반도체 소자의 전기 접촉을 위한 접촉면(13)이 제공된다.
본 발명이 실시예들에 기초한 전술한 설명에만 제한되는 것은 아니다. 오히려 본 발명은 각각의 새로운 특징뿐만 아니라 특히 청구항의 특징들의 각각의 조합을 내포하는 각각의 특징 조합을 포함하며, 이는 비록 상기 특징 또는 상기 조합 자체가 청구의 범위 또는 실시예에 명시되어 있지 않더라도 마찬가지다.
Claims (48)
- 제 1 주 표면(5), 제 2 주 표면(9) 및 상기 제 1 주 표면(5)과 제 2 주 표면(9) 사이에 배치되면서 반도체 바디를 형성하며, 전자기 방사선을 발생시키는 활성 영역(7)을 갖는, 에피택셜 성장된 반도체층 시퀀스(4)를 포함하는 반도체 바디를 가진 방사선 방출 반도체 소자에 있어서,상기 제 1 주 표면(5) 위에 상기 반도체 바디 외부에 제 1 전류 확산층(current spreading layer)(3)이 배치되어 상기 반도체층 시퀀스(4)와 도전 연결되고,상기 제 2 주 표면(9) 위에 상기 반도체 바디 외부에 제 2 전류 확산층(10)이 배치되어 상기 반도체층 시퀀스(4)와 도전 연결되며,상기 제 1 및 제 2 전류 확산층(3,10)은 모두 상기 발생한 방사선을 투과시키는 재료를 함유하고, 상기 제 1 전류 확산층(3)의 재료와 상기 제 2 전류 확산층(10)의 재료가 서로 상이한 것을 특징으로 하는,방사선 방출 반도체 소자.
- 제 1항에 있어서,상기 제 1 및 제 2 전류 확산층(3, 10)을 포함하는 2개의 주 표면(5, 9) 중 적어도 하나는 미세 구조(12)를 갖는 것을 특징으로 하는,방사선 방출 반도체 소자.
- 제 1항 또는 제 2항에 있어서,상기 제 1 및 제 2 전류 확산층(3, 10) 중 적어도 하나는 발생한 방사선을 투과시키는 물질을 함유하는 것을 특징으로 하는,방사선 방출 반도체 소자.
- 청구항 4은(는) 설정등록료 납부시 포기되었습니다.제 1항 또는 제 2항에 있어서,상기 제 1 및 제 2 전류 확산층(3, 10)이 모두 발생한 방사선을 투과시키는 물질을 함유하는 것을 특징으로 하는,방사선 방출 반도체 소자.
- 제 3항에 있어서,상기 방사선 투과 물질이 산화물을 함유하는 것을 특징으로 하는,방사선 방출 반도체 소자.
- 제 5항에 있어서,상기 산화물이 금속 산화물인 것을 특징으로 하는,방사선 방출 반도체 소자.
- 제 3항에 있어서,상기 방사선 투과 물질이 ITO 및 InO중 적어도 하나를 함유하는 것을 특징으로 하는,방사선 방출 반도체 소자.
- 제 3항에 있어서,상기 방사선 투과 물질이 ZnO를 함유하는 것을 특징으로 하는,방사선 방출 반도체 소자.
- 제 3항에 있어서,상기 방사선 투과 물질이 SnO를 함유하는 것을 특징으로 하는,방사선 방출 반도체 소자.
- 제 1항 또는 제 2항에 있어서,상기 제 1 및 제 2 전류 확산층(3, 10) 중 적어도 하나가 Al, Ga, In, Ce, Sb, 및 F중 적어도 하나를 함유하는 것을 특징으로 하는,방사선 방출 반도체 소자.
- 제 1항 또는 제 2항에 있어서,상기 제 1 및 제 2 전류 확산층(3, 10) 중 적어도 하나 위에 반사층(2)이 배치되는 것을 특징으로 하는,방사선 방출 반도체 소자.
- 제 11항에 있어서,상기 반사층(2)은 상기 제 1 전류 확산층(3)의 면들 중 상기 반도체층 시퀀스(4)에서 먼 쪽에 놓인 면 위에 배치되는 것을 특징으로 하는,방사선 방출 반도체 소자.
- 제 11항에 있어서,상기 반사층(2)이 도전성을 띄는 것을 특징으로 하는,방사선 방출 반도체 소자.
- 제 11항에 있어서,상기 반사층(2)이 금속을 함유하는 것을 특징으로 하는,방사선 방출 반도체 소자.
- 제 11항에 있어서,상기 반사층(2)이 Au, Ag, Al, 및 Pt중 적어도 하나를 함유하는 것을 특징으로 하는,방사선 방출 반도체 소자.
- 제 11항에 있어서,상기 반도체층 시퀀스(4)의 면들 중 상기 반사층(2)에서 먼 쪽에 놓인 면 위의 주 표면(9)이 미세 구조(12)를 갖는 것을 특징으로 하는,방사선 방출 반도체 소자.
- 제 1항 또는 제 2항에 있어서,상기 반도체층 시퀀스(4)가 n형 층 및 p형 층(6, 8)중 적어도 하나를 포함하는 것을 특징으로 하는,방사선 방출 반도체 소자.
- 제 17항에 있어서,상기 n형 층 및 p형 층(6, 8)중 적어도 하나의 두께는 단분자층(monolayer)과 1000nm 사이에 놓이는 것을 특징으로 하는,방사선 방출 반도체 소자.
- 제 17항에 있어서,상기 반도체층 시퀀스의 p형 층의 면 위에 놓이는 전류 확산층이 ZnO를 함유하는 것을 특징으로 하는,방사선 방출 반도체 소자.
- 제 17항에 있어서,상기 반도체층 시퀀스의 n형 층의 면 위에 놓이는 전류 확산층이 SnO를 함유하는 것을 특징으로 하는,방사선 방출 반도체 소자.
- 제 1항 또는 제 2항에 있어서,상기 방사선 방출 반도체 소자가 캐리어(1) 위에 부착되는 것을 특징으로 하는,방사선 방출 반도체 소자.
- 제 21항에 있어서,상기 캐리어(1)가 GaAs를 함유하는 것을 특징으로 하는,방사선 방출 반도체 소자.
- 제 21항에 있어서,상기 방사선 방출 반도체 소자는 땜납 도금층(11)을 통해 캐리어 위에 부착되는 것을 특징으로 하는,방사선 방출 반도체 소자.
- 제 11항에 있어서,땜납 도금층(11)은 상기 반사층(2) 위에 배치되는 것을 특징으로 하는,방사선 방출 반도체 소자.
- 제 1항 또는 제 2항에 있어서,하나의 제 2 전류 확산층(10)에 전기 접촉을 위한 접촉면(13)이 배치되는 것을 특징으로 하는,방사선 방출 반도체 소자.
- 제 25항에 있어서,상기 반도체층 시퀀스(4)의 면들 중 캐리어(1)의 맞은편에 놓이는 면 위에 상기 접촉면(13)이 배치되는 것을 특징으로 하는,방사선 방출 반도체 소자.
- 제 25항에 있어서,상기 접촉면(13)은 상기 반도체층 시퀀스(4)를 향해 놓인 면 위에 발생한 방사선을 흡수하는 층을 갖는 것을 특징으로 하는,방사선 방출 반도체 소자.
- 제 1항 또는 제 2항에 있어서,상기 제 1 및 제 2 전류 확산층들(3, 10) 중 하나 이상이 리세스(15)를 포함하는 것을 특징으로 하는,방사선 방출 반도체 소자.
- 제 28항에 있어서,상기 리세스(15) 내에 도전성 접촉면(13)이 배치되는 것을 특징으로 하는,방사선 방출 반도체 소자.
- 제 29항에 있어서,상기 방사선 방출 반도체 소자의 전기 접촉이 상기 접촉면(13)을 통해 이루어지는 것을 특징으로 하는,방사선 방출 반도체 소자.
- 제 30항에 있어서,상기 리세스(15) 및 상기 접촉면(13)을 포함하는 제 2 전류 확산층(10)의 면들 중 상기 반도체층 시퀀스(4)를 향해 놓인 면에 클래드층 또는 클래드층 시퀀스(14)가 놓이는 것을 특징으로 하는,방사선 방출 반도체 소자.
- 제 31항에 있어서,상기 클래드층 또는 클래드층 시퀀스(14)는 전류의 일부가 상기 제 2 전류 확산층(10) 내로 통과하도록 상기 접촉면(13)에 비해 도전성이 좋지 않은 것을 특징으로 하는,방사선 방출 반도체 소자.
- 제 1항 또는 제 2항에 있어서,상기 반도체층 시퀀스(4)가 III-V족 반도체를 포함하는 것을 특징으로 하는,방사선 방출 반도체 소자.
- 제 1항 또는 제 2항에 있어서,상기 제 1 전류 확산층은 ZnO를 함유하고, 상기 반도체 바디 측에서 AlGaAs를 함유한 p형 층에 접하는 것을 특징으로 하는,방사선 방출 반도체 소자.
- 제 1 주 표면(5), 제 2 주 표면(9) 및 상기 제 1 주 표면(5)과 제 2 주 표면(9) 사이에 배치되면서 반도체 바디를 형성하며, 전자기 방사선을 발생시키는 활성 영역(7)을 갖는 반도체층 시퀀스(4)를 포함하는 반도체 바디를 가진 방사선 방출 반도체 소자를 제조하는 방법에 있어서,기판(16) 위에 상기 반도체층 시퀀스를 에피택셜 성장시키는 단계,상기 제 1 주 표면(5) 위에 방사선을 투과시키는 제 1 전류 확산층(3)을 제공하는 단계,상기 기판(16)을 분리(제거)하는 단계,상기 제 2 주 표면(9) 위에 방사선을 투과시키는 제 2 전류 확산층(10)을 제공하는 단계를 포함하는 것을 특징으로 하는,방사선 방출 반도체 소자의 제조 방법.
- 제 35항에 있어서,상기 제 1 주 표면(5) 위에 놓인 전류 확산층 위에 반사층(2)이 적층되는 것을 특징으로 하는,방사선 방출 반도체 소자의 제조 방법.
- 제 35항 또는 제 36항에 있어서,상기 반도체층 시퀀스(4)의 성장은 에피택셜 성장을 통해 이루어지는 것을 특징으로 하는,방사선 방출 반도체 소자의 제조 방법.
- 제 35항 또는 제 36항에 있어서,상기 제 1 및 제 2 전류 확산층(3, 10)은 스퍼터링을 통해 적층되는 것을 특징으로 하는,방사선 방출 반도체 소자의 제조 방법.
- 제 36항에 있어서,상기 반사층(2)은 스퍼터링 또는 진공 증착을 통해 적층되는 것을 특징으로 하는,방사선 방출 반도체 소자의 제조 방법.
- 제 35항 또는 제 36항에 있어서,상기 제 1 및 제 2 전류 확산층(3, 10)이 제공되기 전에 미세 구조(12)가 상기 하나 이상의 주 표면(5, 9) 내부에 삽입되거나, 상기 하나 이상의 주 표면 위에 적층되는 것을 특징으로 하는,방사선 방출 반도체 소자의 제조 방법.
- 제 35항 또는 제 36항에 있어서,상기 하나 이상의 제 1 및 제 2 전류 확산층(3, 10)과 상기 제 1 및 제 2 전류 확산층에 각각 인접하게 배치된 주 표면(5, 9) 사이에 클래드층 시퀀스(14)가 적층되고, 상기 클래드층 시퀀스는 전기 접촉면(13)이 삽입되는 리세스(15)를 포함하는 것을 특징으로 하는,방사선 방출 반도체 소자의 제조 방법.
- 제 17항에 있어서,상기 n형 층 및 p형 층(6, 8)중 적어도 하나의 두께는 150nm 내지 400nm 사이에 놓이는 것을 특징으로 하는,방사선 방출 반도체 소자.
- 제 17항에 있어서,상기 n형 층 및 p형 층(6, 8)중 적어도 하나의 두께는 150nm 내지 350nm에 놓이는 것을 특징으로 하는,방사선 방출 반도체 소자.
- 제 19항에 있어서,상기 반도체층 시퀀스의 p형 층의 면 위에 놓이는 전류 확산층이 Al을 함유하는 것을 특징으로 하는,방사선 방출 반도체 소자.
- 제 20항에 있어서,상기 반도체층 시퀀스의 n형 층의 면 위에 놓이는 전류 확산층이 Sb를 함유하는 것을 특징으로 하는,방사선 방출 반도체 소자.
- 제 23항에 있어서,상기 땜납 도금층은 상기 캐리어(1)에 직접 인접하는 것을 특징으로 하는,방사선 방출 반도체 소자.
- 제 33항에 있어서,상기 반도체층 시퀀스(4)가 InxGayAl1-x-yP(0≤x≤1, 0≤y≤1 그리고 x+y≤1), InxGayAl1-x-yN(0≤x≤1, 0≤y≤1 그리고 x+y≤1) 또는 InxGayAl1-x-yAs(0≤x≤1, 0≤y≤1 그리고 x+y≤1)를 포함하는 것을 특징으로 하는,방사선 방출 반도체 소자.
- 제 36항에 있어서,상기 반사층(2)을 포함하는 면에서 캐리어(1) 위에 반도체 바디가 부착되는 것을 특징으로 하는,방사선 방출 반도체 소자의 제조 방법.
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10339983.6 | 2003-08-29 | ||
| DE10339983 | 2003-08-29 | ||
| DE10346605.3 | 2003-10-07 | ||
| DE10346605.3A DE10346605B4 (de) | 2003-08-29 | 2003-10-07 | Strahlungemittierendes Halbleiterbauelement |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020087000047A Division KR20080005314A (ko) | 2003-08-29 | 2004-07-30 | 방사선 방출 반도체 소자 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060063951A KR20060063951A (ko) | 2006-06-12 |
| KR100853882B1 true KR100853882B1 (ko) | 2008-08-22 |
Family
ID=34276531
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020067003982A KR100853882B1 (ko) | 2003-08-29 | 2004-07-30 | 방사선 방출 반도체 소자 |
| KR1020087000047A KR20080005314A (ko) | 2003-08-29 | 2004-07-30 | 방사선 방출 반도체 소자 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020087000047A KR20080005314A (ko) | 2003-08-29 | 2004-07-30 | 방사선 방출 반도체 소자 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7692204B2 (ko) |
| EP (1) | EP1658643B1 (ko) |
| JP (1) | JP2007504639A (ko) |
| KR (2) | KR100853882B1 (ko) |
| TW (1) | TWI290774B (ko) |
| WO (1) | WO2005024961A1 (ko) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8174037B2 (en) | 2004-09-22 | 2012-05-08 | Cree, Inc. | High efficiency group III nitride LED with lenticular surface |
| DE102005046190A1 (de) * | 2005-09-27 | 2007-04-05 | Osram Opto Semiconductors Gmbh | Optoelektronisches Halbleiterbauelement mit Stromaufweitungsschicht |
| DE102006034847A1 (de) * | 2006-04-27 | 2007-10-31 | Osram Opto Semiconductors Gmbh | Optoelektronischer Halbleiterchip |
| GB0610468D0 (en) * | 2006-05-26 | 2006-07-05 | Rolls Royce Plc | A method of manufacturing a component |
| DE102007004302A1 (de) * | 2006-09-29 | 2008-04-03 | Osram Opto Semiconductors Gmbh | Halbleiterchip und Verfahren zur Herstellung eines Halbleiterchips |
| KR100869962B1 (ko) * | 2006-12-07 | 2008-11-24 | 한국전자통신연구원 | 전류 확산층을 포함하는 발광소자의 제조방법 |
| DE102007020291A1 (de) * | 2007-01-31 | 2008-08-07 | Osram Opto Semiconductors Gmbh | Optoelektronischer Halbleiterchip und Verfahren zur Herstellung einer Kontaktstruktur für einen derartigen Chip |
| DE102007032555A1 (de) | 2007-07-12 | 2009-01-15 | Osram Opto Semiconductors Gmbh | Halbleiterchip und Verfahren zur Herstellung eines Halbleiterchips |
| US8642369B2 (en) * | 2009-03-03 | 2014-02-04 | Zn Technology, Inc. | Vertically structured LED by integrating nitride semiconductors with Zn(Mg,Cd,Be)O(S,Se) and method for making same |
| JP5360587B2 (ja) * | 2009-12-04 | 2013-12-04 | 独立行政法人科学技術振興機構 | ｎ型半導体薄膜、ホモｐｎ接合素子及び薄膜太陽電池並びにｎ型半導体薄膜及びホモｐｎ接合素子の製造方法 |
| KR101735670B1 (ko) * | 2010-07-13 | 2017-05-15 | 엘지이노텍 주식회사 | 발광 소자 |
| US10158043B2 (en) | 2014-05-30 | 2018-12-18 | Mikro Mesa Technolgy Co., Ltd. | Light-emitting diode and method for manufacturing the same |
| US11348908B2 (en) * | 2016-08-17 | 2022-05-31 | The Regents Of The University Of California | Contact architectures for tunnel junction devices |
| US20190237644A1 (en) * | 2018-01-30 | 2019-08-01 | Mikro Mesa Technology Co., Ltd. | Light emitting device with multi-layer isolation structure |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5861636A (en) * | 1995-04-11 | 1999-01-19 | Nec Corporation | Surface emitting visible light emiting diode having ring-shaped electrode |
| US5889295A (en) * | 1996-02-26 | 1999-03-30 | Kabushiki Kaisha Toshiba | Semiconductor device |
| US6420732B1 (en) * | 2000-06-26 | 2002-07-16 | Luxnet Corporation | Light emitting diode of improved current blocking and light extraction structure |
| US20020137244A1 (en) * | 2001-03-22 | 2002-09-26 | Uni Light Technology Inc. | Method for forming a semiconductor device having a metal substrate |
Family Cites Families (38)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5115286A (en) * | 1988-08-26 | 1992-05-19 | Hewlett-Packard Company | Electro-optical device with inverted transparent substrate and method for making same |
| US5397920A (en) * | 1994-03-24 | 1995-03-14 | Minnesota Mining And Manufacturing Company | Light transmissive, electrically-conductive, oxide film and methods of production |
| TW365071B (en) * | 1996-09-09 | 1999-07-21 | Toshiba Corp | Semiconductor light emitting diode and method for manufacturing the same |
| US6040201A (en) * | 1996-09-17 | 2000-03-21 | Citizen Watch Co., Ltd. | Method of manufacturing thin film diode |
| US6072148A (en) * | 1996-12-10 | 2000-06-06 | Fraunhofer-Gesellschaft Zur Forderung Der Angewandten Forschung E.V. | Device for producing connections between two respective contact elements by means of laser energy |
| US6304588B1 (en) * | 1997-02-07 | 2001-10-16 | Xerox Corporation | Method and structure for eliminating polarization instability in laterally-oxidized VCSELs |
| US6268618B1 (en) * | 1997-05-08 | 2001-07-31 | Showa Denko K.K. | Electrode for light-emitting semiconductor devices and method of producing the electrode |
| DE19820777C2 (de) | 1997-05-08 | 2003-06-18 | Showa Denko Kk | Elektrode für lichtemittierende Halbleitervorrichtungen |
| JP4285837B2 (ja) | 1999-06-14 | 2009-06-24 | 昭和電工株式会社 | 窓層を備えたＡｌＧａＩｎＰ発光素子 |
| MY133357A (en) * | 1999-06-30 | 2007-11-30 | Hitachi Ltd | A semiconductor device and a method of manufacturing the same |
| US6614056B1 (en) * | 1999-12-01 | 2003-09-02 | Cree Lighting Company | Scalable led with improved current spreading structures |
| AU4139101A (en) * | 1999-12-03 | 2001-06-12 | Cree Lighting Company | Enhanced light extraction in leds through the use of internal and external optical elements |
| US6573537B1 (en) * | 1999-12-22 | 2003-06-03 | Lumileds Lighting, U.S., Llc | Highly reflective ohmic contacts to III-nitride flip-chip LEDs |
| DE10020464A1 (de) | 2000-04-26 | 2001-11-08 | Osram Opto Semiconductors Gmbh | Strahlungsemittierendes Halbleiterbauelement auf GaN-Basis |
| EP2270875B1 (de) * | 2000-04-26 | 2018-01-10 | OSRAM Opto Semiconductors GmbH | Strahlungsmittierendes Halbleiterbauelement und dessen Herstellungsverfahren |
| US6621192B2 (en) * | 2000-07-13 | 2003-09-16 | Rutgers, The State University Of New Jersey | Integrated tunable surface acoustic wave technology and sensors provided thereby |
| JP2002170989A (ja) * | 2000-12-04 | 2002-06-14 | Sharp Corp | 窒化物系化合物半導体発光素子 |
| TW488088B (en) * | 2001-01-19 | 2002-05-21 | South Epitaxy Corp | Light emitting diode structure |
| JP3814151B2 (ja) | 2001-01-31 | 2006-08-23 | 信越半導体株式会社 | 発光素子 |
| US20020131462A1 (en) * | 2001-03-15 | 2002-09-19 | Chao-Kun Lin | Intracavity contacted long wavelength VCSELs with buried antimony layers |
| US6649942B2 (en) * | 2001-05-23 | 2003-11-18 | Sanyo Electric Co., Ltd. | Nitride-based semiconductor light-emitting device |
| US7075954B2 (en) * | 2001-05-29 | 2006-07-11 | Nl Nanosemiconductor Gmbh | Intelligent wavelength division multiplexing systems based on arrays of wavelength tunable lasers and wavelength tunable resonant photodetectors |
| TW493287B (en) * | 2001-05-30 | 2002-07-01 | Epistar Corp | Light emitting diode structure with non-conductive substrate |
| TW564584B (en) | 2001-06-25 | 2003-12-01 | Toshiba Corp | Semiconductor light emitting device |
| TW541710B (en) * | 2001-06-27 | 2003-07-11 | Epistar Corp | LED having transparent substrate and the manufacturing method thereof |
| US6515308B1 (en) * | 2001-12-21 | 2003-02-04 | Xerox Corporation | Nitride-based VCSEL or light emitting diode with p-n tunnel junction current injection |
| JP2003218374A (ja) * | 2002-01-23 | 2003-07-31 | Sharp Corp | Ｉｉｉ−ｖ族太陽電池 |
| TW546852B (en) * | 2002-04-15 | 2003-08-11 | Epistar Corp | Mixed-light type LED and the manufacturing method thereof |
| US6967981B2 (en) * | 2002-05-30 | 2005-11-22 | Xerox Corporation | Nitride based semiconductor structures with highly reflective mirrors |
| US7112825B2 (en) * | 2002-07-11 | 2006-09-26 | Rohm Co., Ltd. | Semiconductor light emitting device |
| US6911716B2 (en) * | 2002-09-09 | 2005-06-28 | Lucent Technologies, Inc. | Bipolar transistors with vertical structures |
| US6822991B2 (en) | 2002-09-30 | 2004-11-23 | Lumileds Lighting U.S., Llc | Light emitting devices including tunnel junctions |
| TW561637B (en) * | 2002-10-16 | 2003-11-11 | Epistar Corp | LED having contact layer with dual dopant state |
| US6901096B2 (en) * | 2002-12-20 | 2005-05-31 | Finisar Corporation | Material system for Bragg reflectors in long wavelength VCSELs |
| US6903381B2 (en) * | 2003-04-24 | 2005-06-07 | Opto Tech Corporation | Light-emitting diode with cavity containing a filler |
| DE102004004781A1 (de) * | 2004-01-30 | 2005-08-18 | Osram Opto Semiconductors Gmbh | Strahlungsemittierendes Halbleiterbauelement |
| TWI288486B (en) * | 2004-03-17 | 2007-10-11 | Epistar Corp | Light-emitting diode and method for manufacturing the same |
| DE102006057747B4 (de) * | 2006-09-27 | 2015-10-15 | Osram Opto Semiconductors Gmbh | Halbleiterkörper und Halbleiterchip mit einem Halbleiterkörper |
-
2004
- 2004-07-30 US US10/567,883 patent/US7692204B2/en not_active Expired - Lifetime
- 2004-07-30 JP JP2006524212A patent/JP2007504639A/ja active Pending
- 2004-07-30 EP EP04762553.8A patent/EP1658643B1/de not_active Expired - Lifetime
- 2004-07-30 KR KR1020067003982A patent/KR100853882B1/ko active IP Right Review Request
- 2004-07-30 WO PCT/DE2004/001708 patent/WO2005024961A1/de active Application Filing
- 2004-07-30 KR KR1020087000047A patent/KR20080005314A/ko not_active Application Discontinuation
- 2004-08-27 TW TW093125700A patent/TWI290774B/zh not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5861636A (en) * | 1995-04-11 | 1999-01-19 | Nec Corporation | Surface emitting visible light emiting diode having ring-shaped electrode |
| US5889295A (en) * | 1996-02-26 | 1999-03-30 | Kabushiki Kaisha Toshiba | Semiconductor device |
| US6420732B1 (en) * | 2000-06-26 | 2002-07-16 | Luxnet Corporation | Light emitting diode of improved current blocking and light extraction structure |
| US20020137244A1 (en) * | 2001-03-22 | 2002-09-26 | Uni Light Technology Inc. | Method for forming a semiconductor device having a metal substrate |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20080005314A (ko) | 2008-01-10 |
| US7692204B2 (en) | 2010-04-06 |
| JP2007504639A (ja) | 2007-03-01 |
| US20070181894A1 (en) | 2007-08-09 |
| EP1658643B1 (de) | 2018-11-14 |
| KR20060063951A (ko) | 2006-06-12 |
| TW200511615A (en) | 2005-03-16 |
| EP1658643A1 (de) | 2006-05-24 |
| TWI290774B (en) | 2007-12-01 |
| WO2005024961A1 (de) | 2005-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100876737B1 (ko) | 반도체 발광소자 및 그 제조방법 | |
| EP1256987B1 (en) | Semiconductor LED flip-chip with high reflectivity dielectric coating on the mesa | |
| TWI305425B (ko) | ||
| EP2225784B1 (en) | Semiconductor light emitting device with light extraction structures | |
| EP2564436B1 (en) | Light emitting diode with trenches and a top contact | |
| US6555405B2 (en) | Method for forming a semiconductor device having a metal substrate | |
| KR100853882B1 (ko) | 방사선 방출 반도체 소자 | |
| JP2006100500A (ja) | 半導体発光素子及びその製造方法 | |
| US20170148962A1 (en) | Light emitting diode chip | |
| KR20130036222A (ko) | 발광 다이오드 칩 | |
| JP2010541216A (ja) | オプトエレクトロニクス半導体本体 | |
| US8710486B2 (en) | Optoelectronic semiconductor chip and method for manufacturing a contact structure for such a chip | |
| KR20070038864A (ko) | 반도체 발광소자 | |
| JP4164689B2 (ja) | 半導体発光素子 | |
| JP2002353506A (ja) | 半導体発光素子およびその製造方法 | |
| US20100264434A1 (en) | Optoelectronic Semiconductor Chip | |
| JP4121551B2 (ja) | 発光素子の製造方法及び発光素子 | |
| JP3781600B2 (ja) | 太陽電池 | |
| JP4174581B2 (ja) | 発光素子の製造方法 | |
| TWI431815B (zh) | 半導體發光元件 | |
| KR101805301B1 (ko) | 광추출효율 향상을 위한 p-형 오믹 접합 전극 패턴을 구비한 자외선 발광 다이오드 소자 | |
| KR102455387B1 (ko) | 광전자 반도체 칩 | |
| JP2004221112A (ja) | 酸化物半導体発光素子 | |
| JP4108439B2 (ja) | 発光素子の製造方法及び発光素子 | |
| CN217788432U (zh) | 发光二极管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| J201 | Request for trial against refusal decision | ||
| A107 | Divisional application of patent | ||
| AMND | Amendment | ||
| E902 | Notification of reason for refusal | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| J202 | Request for trial for correction [limitation] | ||
| J301 | Trial decision |
Free format text: TRIAL DECISION FOR CORRECTION REQUESTED 20081022 Effective date: 20091030 |
|
| FPAY | Annual fee payment |
Payment date: 20120717 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20130808 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20150806 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20160804 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20170811 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20180809 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20190808 Year of fee payment: 12 |