KR100856234B1 - 실리콘기판 상에 질화물 단결정성장방법, 이를 이용한질화물 반도체 발광소자 및 그 제조방법 - Google Patents

Abstract

본 발명은 실리콘상에 질화물 단결정성장방법과 이를 이용한 발광소자 제조방법에 관한 것으로서, 본 발명의 일 측면은 결정방향이 (111)인 상면을 갖는 실리콘 기판을 마련하는 단계와, 상기 실리콘 기판의 상면에 제1 질화물 버퍼층을 형성하는 단계와, 상기 제1 질화물 버퍼층 상에 비정질 산화물 박막을 형성하는 단계와, 상기 비정질 산화물 박막 상에 제2 질화물 버퍼층을 형성하는 단계와, 상기 제2 질화물 버퍼층 상에 질화물 단결정을 형성하는 단계를 포함하는 질화물 단결정 성장방법을 제공한다. 또한, 상기한 질화물 단결정 성장방법을 이용한 질화물 발광소자 제조방법을 제공한다.

질화물 단결정(nitride single crystal), Al₂O₃비정질(amorphous), 질화물 반도체 발광소자(nitride semiconductor light emitting diode), 실리콘(silicon)

Description

실리콘기판 상에 질화물 단결정성장방법, 이를 이용한 질화물 반도체 발광소자 및 그 제조방법{METHOD OF GROWING A NITRIDE SINGLE CRYSTAL ON SILICON WAFER, NITRIDE SEMICONDUCTOR LIGHT EMITTING DIODE MANUFACTURED USING THE SAME AND THE MANUFACTURING METHOD}

도1a 및 도1b는 종래의 방법으로 실리콘기판 상에 성장된 질화물 단결정구조를 나타낸다.

도2a 및 도2b는 도1a 및 도1b에 도시된 질화물 단결정의 표면을 광학현미경으로 촬영한 사진이다.

도3a 내지 도3c는 각각 본 발명의 일 측면에 따른 질화물 단결정 성장방법을 설명하기 위한 공정별 단면도이다.

도4는 본 발명의 다른 측면에 따라 제조된 질화물 반도체 발광소자를 나타내는 측단면도이다.

도5a 및 도5b는 본 발명에 따른 일 실시예로 실리콘 기판 상에 성장된 GaN층및 그 버퍼구조를 촬영한 TEM 사진이다.

도6은 본 발명의 일 실시예에 채용된 버퍼구조에 대한 EDS 성분 분석결과를 나타내는 그래프이다.

도7a 및 도7b는 각각 본 발명의 일 실시예로부터 얻어진 GaN층의 (002) 및 (102)에 대한 XRD 분석결과를 나타내는 그래프이다.

<도면의 주요부분에 대한 부호설명>

31,41: Si기판 32,42: 제1 질화물 버퍼층

33,43: 비정질 산화물 박막 34,44: 제2 질화물 버퍼층

45: 제1 도전형 질화물반도체층 46: 활성층

47: 제2 도전형 질화물 반도체층 49a,49b: 제1 및 제2 전극

본 발명은 질화물 단결정 성장방법에 관한 것으로서, 보다 상세하게는 실리콘 기판 상에 고품질 질화물 단결정을 성장시키는 방법과 이를 이용한 질화물 반도체 발광소자와 그 제조방법에 관한 것이다.

질화물 반도체 발광소자는 청색 또는 녹색 등의 단파장광을 생성하여 풀컬러 구현을 가능하게 한 고출력 광소자로서, 관련 기술분야에서 크게 각광을 받고 있다. 일반적으로 질화물 반도체 발광소자는 Al_xIn_yGa_(1-x-y)N 조성식(여기서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1임)을 갖는 질화물 단결정으로 제조된다.

이러한 질화물 반도체 발광소자를 제조하기 위해서는, 고품위의 질화물 단결정을 성장시키는 기술이 필수적으로 요구된다. 하지만, 질화물 단결정의 격자상수 및 열팽창계수에 적합한 질화물 단결정 성장용 기판이 보편적이지 않다는 문제가 있다.

주로, 질화물 단결정은 사파이어(α-Al₂O₃) 기판 또는 SiC 기판과 같은 이종 기판 상에 MOCVD(Metal Organic Chemical Vapor Deposition)법, HVPE(Hydride Vapor Phase Epitaxy)법 등의 기상 성장법 또는 MBE(Molecular Beam Epitaxy)법으로 성장된다.

그러나, 단결정 사파이어기판이나 SiC 기판은 기판 자체가 고가일 뿐만 아니라, 그 사이즈도 2인치 또는 3인치 정도로 매우 제한되어 있으므로, 대량 생산에 적합하지 못하다는 문제가 있다.

따라서, 당 기술분야에서는 반도체산업에서 기판으로서 보편적으로 사용되는 Si기판을 사용하는 것이 요구된다. 하지만, Si기판과 GaN 단결정 사이의 격자상수 차이와 열팽창계수 차이로 인해, GaN층은 실용화될 수 없을 정도로 많은 결함과 크랙을 갖는다.

이를 완화하기 위한 종래의 기술로서, Si기판 상에 버퍼층을 채용하는 방안 이 고려될 수 있으나, 이 또한 적절한 해결방안으로 제시되지 못하고 있다. 도1a 및 도1b는 종래의 AlN버퍼층 및 AlN 버퍼층와 AlGaN 중간층의 조합된 버퍼구조를 이용하여 성장된 GaN 단결정을 나타낸다.

우선, 도1a와 같이, 종래의 AlN 버퍼층(12)을 Si기판(11)의 (111)면에 형성한 후에, 2㎛의 GaN 단결정(15)을 성장시킨 상태를 도시한다. 도2a는 도1a에서 성장된 GaN 단결정(15) 표면을 광학현미경으로 촬영한 사진이다. 도2a에 나타난 바와 같이, 다수의 크랙이 발생한 것을 확인할 수 있다. 이러한 크랙은 격자상수와 열팽창계수의 차이가 거의 완화되지 않아 발생된 것으로서 소자의 성능 및 수명을 저하시킬 뿐만 아니라, 거의 실용화될 수 없다는 문제가 있다.

다음으로, 도1b는, Si기판(21)의 (111)면 상에 AlN 버퍼층(22)을 형성한 후에, Al_xGa_{1 - x}N 중간층(23)을 Al성분비(x)를 대략 0.87 내지 0.07정도로 변화시켜 전체 두께 300㎚로 형성하고, 2㎛의 GaN 단결정(25)을 성장시킨 상태를 도시한다. 도2b는 도1b에서 성장된 GaN 단결정(25) 표면을 광학현미경으로 촬영한 사진이다. 도2b에 나타난 바와 같이, 도2a에 비해 다소 크랙 수는 감소하였으나, 여전히 많은 크랙이 발생한 것을 확인할 수 있다. 도1b에 제안된 버퍼구조에서도 역시 고품질 단결정을 성장시킬 수 있는 조건이 되지 못한다.

따라서, 당 기술분야에서는 Si기판 상에 크랙이 발생되지 않는 고품질 질화물 단결정층을 성장시키는 방법과, 이를 이용하여 제조된 질화물 반도체 발광소자가 요구되어 왔다.

본 발명은 상술한 종래 기술의 문제를 해결하기 위한 것으로서, 그 목적은 실리콘(Si) 기판 상에 고품질 질화물 단결정을 성장시킬 수 있도록 새로운 버퍼구조를 이용한 질화물 단결정 성장방법을 제공하는데 있다.

또한, 본 발명의 다른 목적은 실리콘 기판 상면에 새로운 버퍼구조를 형성하고 그 상면에 성장된 질화물 발광소자와 그 제조방법을 제공하는데 있다.

상기한 기술적 과제를 달성하기 위해서, 본 발명의 일 측면은

결정방향이 (111)인 상면을 갖는 실리콘 기판을 마련하는 단계와, 상기 실리콘 기판의 상면에 제1 질화물 버퍼층을 형성하는 단계와, 상기 제1 질화물 버퍼층 상에 비정질 산화물 박막을 형성하는 단계와, 상기 비정질 산화물 박막 상에 제2 질화물 버퍼층을 형성하는 단계와, 상기 제2 질화물 버퍼층 상에 질화물 단결정을 형성하는 단계를 포함하는 질화물 단결정 성장방법을 제공한다.

상기 비정질 산화물 박막은 Al₂O₃ 비정질 박막일 수 있다. 바람직하게, 상기 비정질 산화물 박막의 두께는 약 5∼30㎚일 수 있다.

상기 제1 및 제2 질화물 버퍼층은, Al_xIn_yGa_(1-x-y)N(0≤x≤1, 0≤y≤1, 0≤x+y≤1)이며, 구체적으로는 상기 제1 및/또는 제2 질화물 버퍼층은 AlN일 수 있다. 바람직하게는, 상기 제1 및 제2 질화물 버퍼층은 동일한 조성을 갖는 물질로 선택하여 형성한다.

바람직하게, 상기 제1 질화물 버퍼층의 두께는 적어도 10㎚일 수 있으며, 상기 제2 질화물 버퍼층의 두께는 약 30 ∼ 200 ㎚일 수 있다.

상기 질화물 단결정 성장단계는 후막성장공정에 적합한 HVPE(Hydride Vapor Phase Epitaxy)공정에 의해 실시되는 것이 바람직하다.

본 발명의 다른 측면은, 결정방향이 (111)인 상면을 갖는 실리콘기판과, 상기 실리콘 기판의 상에 형성된 제1 질화물 버퍼층과, 상기 제1 질화물 버퍼층 상에 형성된 비정질 산화물 박막과, 상기 비정질 산화물 박막 상에 형성된 제1 도전형 질화물 반도체층과, 상기 제1 도전형 질화물 반도체층 상에 형성된 활성층과, 상기 활성층 상에 형성된 제2 도전형 질화물 반도체층을 포함하는 질화물 반도체 발광소 자를 제공한다.

바람직하게는, 상기 비정질 산화물 박막은 수직방향으로 전기적인 도통이 가능하도록 일부 영역에서 상기 제1 및 제2 질화물 버퍼층이 직접 접촉된 패턴 구조일 수 있다.

본 발명의 또 다른 측면은, 결정방향이 (111)인 상면을 갖는 실리콘기판을 마련하는 단계와, 상기 실리콘 기판의 상면에 제1 질화물 버퍼층을 형성하는 단계와, 상기 제1 질화물 버퍼층 상에 비정질 산화물 박막을 형성하는 단계와, 상기 비정질 산화물 박막 상에 제2 질화물 버퍼층을 형성하는 단계와, 상기 제2 질화물 버퍼층 상에 제1 도전형 질화물 반도체층을 형성하는 단계와, 상기 제1 도전형 질화물 반도체층 상에 활성층을 형성하는 단계와, 상기 활성층 상에 제2 도전형 질화물 반도체층을 형성하는 단계를 포함하는 질화물 반도체 발광소자 제조방법을 제공한다.

이하, 첨부된 도면을 참조하여 본 발명을 보다 상세하게 설명하기로 한다.

도3a 내지 도3c는 각각 본 발명의 일 측면에 따른 질화물 단결정 성장방법을 설명하기 위한 공정별 단면도이다.

도3a와 같이, 실리콘 기판(31)상에 제1 질화물 버퍼층(32)을 형성한다. 상기 실리콘 기판(31)은 결정방향이 (111)인 상면을 갖는다. 상기 제1 질화물 버퍼층(32)은 Al_xIn_yGa_(1-x-y)N(0≤x≤1, 0≤y≤1, 0≤x+y≤1)일 수 있다. 바람직하게는, 제1 질화물 버퍼층(32)으로는 실리콘 기판(31)의 Si성분과 Ga성분의 반응을 방지하는 동시에 격자부정합으로 발생되는 응력을 완화시키는데, 유리한 AlN이 사용될 수 있다. 상기 제1 질화물 버퍼층(32)의 두께(t1)는 통상적인 버퍼층의 두께로 이해될 수 있으며, 적어도 10㎚인 것이 바람직하다. 특별한 상한은 큰 의미가 없으나, 500㎚이하인 것이 공정의 효율측면에서 바람직하다. 본 공정은 MOCVD, MBE 또는 HVPE와 같은 공지된 질화물 성장공정으로 성장될 수 있으며, RF 스퍼터링공정이 사용될 수 있다. 이러한 제1 질화물 버퍼층(32)은 격자부정합으로 인해 많은 결함이 발생되어, 높은 전위밀도를 갖는다.

이어, 도3b와 같이, 상기 제1 질화물 버퍼층(32) 상에 비정질 산화물 박막(33)을 형성한다. 상기 비정질 산화물 박막(33)은 상당히 얇은 형태로 제공되므로, 비정질 절연막으로서 작용하는 것이 아니라, 오히려 제1 질화물 버퍼층(32)의 전위를 차단하고, 그 위에 보다 양질의 결정성장조건을 제공할 수 있다. 이러한 비정질 산화물 박막(33)은 Al₂O₃ 비정질 박막일 수 있다. 본 발명에서 채용되는 비정질 산화물 박막(33)은 후속 성장될 제2 질화물 버퍼층(도3c의 34)을 제1 질화물 버퍼층(32)보다 더 큰 임계 핵생성 크기로 성장시킬 수 있는 조건을 제공한다. 이러 한 비정질 산화물 박막(33)의 두께(t2)는 약 5∼30 ㎚일 수 있다. 5㎚보다 작은 경우에는 하위층(31)의 결정정보를 차단하는 역할을 기대하기 어려우며, 30㎚를 초과하는 경우에는 비정질막의 고유특성으로 인해 양질의 결정 성장면으로 작용하기 어려운 문제가 있다.

다음으로, 도3c와 같이, 상기 비정질 산화물 박막(33) 상에 제2 질화물 버퍼층(34)을 형성하고, 상기 제2 질화물 버퍼층(34) 상에 질화물 단결정(35)을 형성한다. 상기 제2 질화물 버퍼층(34)은, 앞서 설명한 바와 같이 비정질 산화물 박막(33)에 의해 제1 질화물 버퍼층(32)보다 낮은 전위밀도를 갖도록 성장될 수 있다. 이러한 제2 질화물 버퍼층(34)의 두께(t3)는 약 30 ∼ 200 ㎚인 것이 바람직하다. 30 ㎚보다 작은 경우에는 보다 우수한 결정정보를 갖는 버퍼층으로서 작용하기 어려우며, 200 ㎚보다 큰 경우에는 자체 성장과정에서 발생되는 전위결함이 증가될 수 있기 때문이다. 이러한 제2 질화물 버퍼층(34)으로는 AlN일 수 있다. 바람직하게는, 상기 제1 및 제2 질화물 버퍼층(32,34)은 동일한 조성을 갖는 물질로 선택하여 형성될 수 있다. 이 경우에는, 질화물 버퍼층을 형성하는 공정 중 적절한 시점에 상당히 짧은 시간동안 분위기가스를 O₂로 전환시키는 공정만으로 비정질 산화물 박막(33)을 형성하고, 거의 연속적인 질화물 성장공정을 적용하여 원하는 버퍼구조를 완성할 수 있다.

또한, 상기 제2 질화물 버퍼층(34) 상에 형성되는 질화물 단결정(35)은 MOCVD 등에 비해 고속으로 막성장이 가능한 HVPE(Hydride Vapor Phase Epitaxy)공정에 의해 실시되는 것이 바람직하다.

도4는 본 발명의 다른 측면에 따라 제조된 질화물 반도체 발광소자를 나타내는 측단면도이다.

도4를 참조하면, 본 발명에 따른 질화물 반도체 발광소자(40)는 실리콘기판(41) 상에 형성된 새로운 버퍼구조를 포함하며, 상기 버퍼구조는 도3에 설명된 버퍼구조와 유사하게, 제1 질화물 버퍼층(42)과 제2 질화물 버퍼층(44) 및 그 사이에 형성된 비정질 산화물 박막(43)을 포함한다. 상기 제2 질화물 버퍼층(44) 상에는 제1 도전형 반도체층(45), 활성층(46)과 제2 도전형 반도체층(47)이 순차적으로 형성된다. 실리콘 기판(41)의 하면에 및 제2 도전형 질화물 반도체층(47)의 상면에는 각각 제1 및 제2 전극(49a,49b)이 각각 형성된다.

본 실시형태에서 채용된 버퍼구조는 도3에서 설명된 버퍼구조와 유사하게 이해될 수 있으며, 그 두께 및 성장조건에 관련된 기재는 발광소자의 형성에서도 유사하게 적용될 수 있다. 다만, 비정질 산화물 박막(43)은 제1 및 제2 질화물 버퍼층(42,44)의 서로 연결되도록 일부영역이 개방된 패턴 구조를 갖는다. 이러한 비정질 산화물 박막(43)의 패턴에 의해 실리콘 기판(41)과 질화물 발광구조 사이의 전기적 도통경로를 확보된다. 따라서, 보다 낮은 전위밀도를 갖는 제2 질화물 버퍼층(44)을 형성하기 위해서 절연체인 비정질 산화물 박막(43)을 채용하더라도, 수직방향으로 배치된 전극구조를 갖는 수직구조 질화물 발광구조를 구현할 수 있다.

또한, 절연성인 비정질 산화물 박막(43)의 패턴을 도4에 도시된 바와 같이 전체 면적에 걸쳐 일정한 간격을 갖는 스트라이프 또는 메쉬상으로 패터닝함으로써 전류분산효율을 향상시킬 수더 있다.

이하, 본 발명의 구체절인 실시예를 참조하여 본 발명에 따른 질화물 단결정 성장방법을 설명하기로 한다.

( 실시예 )

우선, HVPE 반응로에 실리콘 기판을 배치한 후에, 900℃의 온도에서 AlCl와 NH₃ 가스를 공급하여 약 300㎚의 제1 AlN 버퍼층을 형성하였다. 이어 NH₃ 가스를 O₂ 가스를 치환하여 약 20㎚의 비정질 산화물을 형성하고, 다시 분위기가스를 NH₃ 가스로 전환하여 약 100㎚의 제2 AlN 버퍼층을 형성하였다. 이어, GaCl과 NH₃ 가스를 공급하여 GaN층을 성장시켰다.

도5a 및 도5b는 본 실시예로 실리콘 기판 상에 성장된 GaN층 및 그 버퍼구조를 촬영한 TEM 사진이다. 도5a의 버퍼영역을 확대한 도5b에 나타난 바와 같이, 제1 및 제2 AlN 버퍼층 사이에 매우 얇은 Al₂O₃가 형성되었음을 확인할 수 있다.

또한, GaN층부분부터 실리콘 기판까지 ESD 분석을 하여 성분조사를 하였다. 그 결과는 도6에 그래프로 도시하였다.

실리콘 기판(A) 상에 제1 AlN 버퍼층(B)이 약 300㎚로 형성되었고, 그 위에 산소를 함유한 약 20㎚의 산화물 박막(C)이 형성되었다. 또한, 산화물 박막(C) 위에 다시 약 100㎚의 제2 AlN 버퍼층(D)이 성장되었으며, 상기 제2 AlN 버퍼층(D) 상에는 GaN 단결정(E)이 성장되었음을 확인할 수 있다. 본 실시예에 채용된 산화물 박막(C)은 비정질상인 Al₂O₃로 볼 수 있다.

본 실시예에서 얻어진 GaN층의 결정성을 확인하기 위해서, (002) 및 (102) 결정면에 대한 XRD 분석을 실시하여 도7a 및 도7b에 도시하였다.

XRD 분석결과, (002) 및 (102)면에서 각각 17.1°, 23.9°의 피크값을 나타내어 정상적인 GaN 단결정이 성장된 것을 확인할 수 있다. 또한, 결정품질을 나타내는 각 면에 대한 반치폭(FWHM)을 측정한 결과, 약 651.6 arcsec와 약 1112.4 arcsec로 종래의 실리콘 기판에서 성장된 결과보다 다소 우수하게 나타났다.

이와 같이, 본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니고, 첨부된 청구범위에 의해 한정된다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 형태의 치환, 변형 및 변경이 가능하다는 것은 당 기술분야의 통상의 지식을 가진 자에게는 명백할 것이다.

상술한 바와 같이, 본 발명에 따르면, 실리콘(Si) 기판 상에 질화물 버퍼층사이에 Al₂O₃와 같은 비정질 산화물박막을 도입하여 버퍼층 내의 전위밀도를 감소시킴으로써 보다 우수한 품질의 질화물 단결정을 성장시키는 방안을 제공한다. 따라서, 질화물 반도체 발광소자를 제조하는데 있어서, 고가인 사파이어기판 또는 SiC기판을 대체하여 질화물 단결정성장용 기판으로서 실리콘기판을 사용하는 질화물 반도체 발광소자의 제조방법이 실현될 수 있을 것으로 기대된다.

Claims (23)

1. 결정방향이 (111)인 상면을 갖는 실리콘 기판을 마련하는 단계;

   상기 실리콘 기판의 상면에 제1 질화물 버퍼층을 형성하는 단계;

   상기 제1 질화물 버퍼층 상에 비정질 산화물 박막을 형성하는 단계;

   상기 비정질 산화물 박막 상에 제2 질화물 버퍼층을 형성하는 단계; 및

   상기 제2 질화물 버퍼층 상에 질화물 단결정을 형성하는 단계를 포함하는 질화물 단결정 성장방법.
2. 제1항에 있어서,

   상기 비정질 산화물 박막은 Al₂O₃ 비정질 박막인 것을 특징으로 하는 질화물 단결정 성장방법.
3. 제1항 또는 제2항에 있어서,

   상기 비정질 산화물 박막의 두께는 5 ∼ 30㎚인 것을 특징으로 하는 질화물 단결정 성장방법.
4. 제1항에 있어서,

   상기 제1 및 제2 질화물 버퍼층은, Al_xIn_yGa_(1-x-y)N(0≤x≤1, 0≤y≤1, 0≤x+y ≤1)인 것을 특징으로 하는 질화물 단결정 성장방법.
5. 제1항에 있어서,

   상기 제1 및 제2 질화물 버퍼층 중 적어도 하나는 AlN인 것을 특징으로 하는 질화물 단결정 성장방법.
6. 제1항에 있어서,

   상기 제1 및 제2 질화물 버퍼층은 동일한 조성을 갖는 것을 특징으로 하는 질화물 단결정 성장방법.
7. 제1항에 있어서,

   상기 제1 질화물 버퍼층의 두께는 적어도 10㎚인 것을 특징으로 하는 질화물 단결정 성장방법.
8. 제1항에 있어서,

   상기 제2 질화물 버퍼층의 두께는 30 ∼ 200 ㎚인 것을 특징으로 하는 질화물 단결정 성장방법.
9. 제1항에 있어서,

   상기 질화물 단결정 성장공정은 HVPE(Hydride Vapor Phase Epitaxy)공정에 의해 실시되는 것을 특징으로 하는 질화물 단결정 성장방법.
10. 결정방향이 (111)인 상면을 갖는 실리콘기판;

    상기 실리콘 기판의 상에 형성된 제1 질화물 버퍼층;

    상기 제1 질화물 버퍼층 상에 형성된 비정질 산화물 박막;

    상기 비정질 산화물 박막 상에 형성된 제2 질화물 버퍼층;

    상기 제2 질화물 버퍼층 상에 형성된 제1 도전형 질화물 반도체층;

    상기 제1 도전형 질화물 반도체층 상에 형성된 활성층; 및,

    상기 활성층 상에 형성된 제2 도전형 질화물 반도체층을 포함하는 질화물 반도체 발광소자.
11. 제10항에 있어서,

    상기 비정질 산화물 박막은 일부 영역에서 상기 제1 및 제2 질화물 버퍼층이 직접 접촉하도록 패터닝된 것을 특징으로 하는 질화물 반도체 발광소자.
12. 제10항에 있어서,

    상기 비정질 산화물 박막은 Al₂O₃ 비정질 박막인 것을 특징으로 하는 질화물 반도체 발광소자.
13. 제10항 내지 제12항 중 어느 한 항에 있어서,

    상기 비정질 산화물 박막의 두께는 5∼ 30㎚인 것을 특징으로 하는 질화물 반도체 발광소자.
14. 제10항에 있어서,

    상기 제1 및 제2 질화물 버퍼층은, Al_xIn_yGa_(1-x-y)N(0≤x≤1, 0≤y≤1, 0≤x+y≤1)인 것을 특징으로 하는 질화물 반도체 발광소자.
15. 제10항에 있어서,

    상기 제1 및 제2 질화물 버퍼층 중 적어도 하나는 AlN인 것을 특징으로 하는 질화물 반도체 발광소자.
16. 제10항에 있어서,

    상기 제1 질화물 버퍼층의 두께는 적어도 10㎚인 것을 특징으로 하는 질화물 반도체 발광소자.
17. 제10항에 있어서,

    상기 제2 질화물 버퍼층의 두께는 30 ∼ 200 ㎚인 것을 특징으로 하는 질화물 반도체 발광소자.
18. 결정방향이 (111)인 상면을 갖는 실리콘기판을 마련하는 단계;

    상기 실리콘 기판의 상면에 제1 질화물 버퍼층을 형성하는 단계;

    상기 제1 질화물 버퍼층 상에 비정질 산화물 박막을 형성하는 단계;

    상기 비정질 산화물 박막 상에 제2 질화물 버퍼층을 형성하는 단계;

    상기 제2 질화물 버퍼층 상에 제1 도전형 질화물 반도체층을 형성하는 단계;

    상기 제1 도전형 질화물 반도체층 상에 활성층을 형성하는 단계; 및,

    상기 활성층 상에 제2 도전형 질화물 반도체층을 형성하는 단계를 포함하는 질화물 반도체 발광소자 제조방법.
19. 제18항에 있어서,

    상기 비정질 산화물 박막은 일부 영역에서 상기 제1 및 제2 질화물 버퍼층이 직접 접촉하도록 패터닝된 것을 특징으로 하는 질화물 반도체 발광소자 제조방법.
20. 제18항에 있어서,

    상기 비정질 산화물 박막은 Al₂O₃ 비정질 박막인 것을 특징으로 하는 질화물 반도체 발광소자 제조방법.
21. 제18항 내지 제20항 중 어느 한 항에 있어서,

    상기 비정질 산화물 박막의 두께는 5 ∼ 30㎚인 것을 특징으로 하는 질화물 반도체 발광소자의 제조방법.
22. 제18항에 있어서,

    상기 제1 질화물 버퍼층의 두께는 적어도 10㎚인 것을 특징으로 하는 질화물 반도체 발광소자 제조방법.
23. 제18항에 있어서,

    상기 제2 질화물 버퍼층의 두께는 30 ∼ 200 ㎚인 것을 특징으로 하는 질화물 반도체 발광소자 제조방법.

Images