[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR100816253B1 - 트렌치 게이트 전계 효과 트랜지스터 및 그의 제조 방법 - Google Patents

트렌치 게이트 전계 효과 트랜지스터 및 그의 제조 방법 Download PDF

Info

Publication number
KR100816253B1
KR100816253B1 KR1020027009205A KR20027009205A KR100816253B1 KR 100816253 B1 KR100816253 B1 KR 100816253B1 KR 1020027009205 A KR1020027009205 A KR 1020027009205A KR 20027009205 A KR20027009205 A KR 20027009205A KR 100816253 B1 KR100816253 B1 KR 100816253B1
Authority
KR
South Korea
Prior art keywords
trench
electrode
conductivity type
gate
semiconductor material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020027009205A
Other languages
English (en)
Other versions
KR20020082482A (ko
Inventor
그로베르레이몬드제이
피케스티븐티
Original Assignee
엔엑스피 비 브이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔엑스피 비 브이 filed Critical 엔엑스피 비 브이
Publication of KR20020082482A publication Critical patent/KR20020082482A/ko
Application granted granted Critical
Publication of KR100816253B1 publication Critical patent/KR100816253B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H10D12/461—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions
    • H10D12/481—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions having gate structures on slanted surfaces, on vertical surfaces, or in grooves, e.g. trench gate IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/117—Recessed field plates, e.g. trench field plates or buried field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/252—Source or drain electrodes for field-effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/661—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation
    • H10D64/662—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation the conductor further comprising additional layers, e.g. multiple silicon layers having different crystal structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/101—Integrated devices comprising main components and built-in components, e.g. IGBT having built-in freewheel diode
    • H10D84/141—VDMOS having built-in components
    • H10D84/143—VDMOS having built-in components the built-in components being PN junction diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/101—Integrated devices comprising main components and built-in components, e.g. IGBT having built-in freewheel diode
    • H10D84/141—VDMOS having built-in components
    • H10D84/148—VDMOS having built-in components the built-in components being breakdown diodes, e.g. Zener diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/661—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

트렌치 전극 구조(11,23)를 가진 전력 MOSFET와 같은 트렌치 게이트 전계 효과 트랜지스터가 개시되는데, 트렌치 전극 구조는 트랜지스터의 고속 스위칭을 가능하게 하고, 게이트 유전체(21)에 대한 과전압 보호를 제공하여 제조를 용이하게 하는 구조이다. 한 도전형(n)의 반도체 재료를 포함하는 게이트 전극(11)은 트랜지스터의 드레인 영역(14,14a)에 이르는 깊은 절연 트렌치(20,21)의 상부에 존재한다. 트랜지스터의 소스(13,33)에 연결된 하부 전극(23)은 트렌치의 하부에 존재한다. 이 하부 전극(23)은 게이트 전극(11)과 하부 전극(23) 사이에 p-n 접합부(31)를 형성하기 위해 게이트 전극(11)의 반도체 재료와 인접하는 반대 도전형(p)의 반도체 재료를 포함한다. p-n 접합부(31)는 게이트 전극(11)과 소스(13,33) 사이에 보호 다이오드(D)를 제공한다. 게이트 전극(11)은 하부 전극(23)에 의해서 드레인 영역 대부분으로부터 차폐됨으로써 게이트-드레인 용량이 감소되고 트랜지스터의 스위칭 속도가 개선된다.

Description

트렌치 게이트 전계 효과 트랜지스터 및 그의 제조 방법{TRENCH-GATE FIELD-EFFECT TRANSISTORS AND THEIR MANUFACTURE}
본 발명은 예컨대 고속 스위칭 애플리케이션에 적용되는 전력 MOSFET와 같은 트렌치 게이트 전계 효과 트랜지스터 및 그의 제조 방법에 관한 것이다.
반도체 몸체를 포함하는 트렌치 게이트 전계 효과 트랜지스터가 공지되어 있는데, 절연 트렌치는 반도체 몸체의 한 표면에서 트랜지스터의 드레인 영역으로 뻗어 있으며, 한 도전형의 반도체 재료를 포함하는 게이트 전극은 트랜지스터의 절연 게이트를 형성하기 위해 트렌치의 적어도 상부에 존재한다. 미국 특허 제5,998,833호에 개시된 고속 스위칭용 트랜지스터에 있어서, 하부 전극은 트렌치의 하부에 존재하며 드레인 영역의 대부분과 절연 게이트를 차폐하도록 트랜지스터의 소스에 연결되어 있다. 이러한 수단에 의해서 게이트-드레인간 용량이 감소된다. 미국 특허 제5,998,833호의 전체 내용이 본 명세서에서 참조 문헌으로 인용된다.
하부 전극은 또한 한 도전형의 반도체 재료(통상 n 형 다결정실리콘)이며, 트렌치의 하부와 상부 사이에 있는 중간 분리층에 의해서 게이트 전극과 분리된다. 트랜지스터의 소스 전극은 미국 특허 제5,998,833호의 평면도 외측에 있는 하부 전극에 연결된다. 이러한 연결은 간단하지 않는데, 그 이유는 이러한 접속은 (1) 중간 절연 층이 국부적으로 제거되거나 국부적으로 제공되지 않는 것을 요구하지만, (2) 이러한 연결은 여전히 게이트 전극과는 여전히 분리될 것을 요구하기 때문이다.
본 발명의 목적은 고속 스위칭용 애플리케이션을 위한 트렌치 게이트 전계 효과 트랜지스터를 더 개선하고 그의 제조를 용이하게 하는 것이다.
본 발명의 한 형태에 따르면, 트렌치의 하부에 반대 도전형의 반도체 재료를 포함하는 하부 전극을 갖는 트렌치 게이트 전계 효과 트랜지스터가 제공된다. 게이트 전극과 p-n 접합부를 형성함으로써, 이러한 하부 전극의 반대 도전형의 반도체 재료는 종래 기술에 따른 하부 전극과 게이트 전극 사이에 있는 중간 절연층을 필요 없게 한다. 이러한 하부 전극의 반대 도전형의 반도체 재료를 트랜지스터의 소스에 연결함으로써, 트랜지스터의 게이트 전극은 대부분의 드레인 영역으로부터 차폐된다. 그에 따라, 게이트-드레인 용량이 줄어들고, 트랜지스터의 고속 스위칭 특성이 달성 가능하다. 더욱이, p-n 접합부에 게이트 전극을 형성함으로써, 하부 전극의 반대 도전형의 반도체 재료는 트랜지스터의 게이트 전극과 소스 사이에서 p-n 보호 다이오드를 부가적으로 제공할 수 있다.
이러한 디바이스는 청구항 1에 기술된 특징들을 가질 수가 있다.
정상적인 동작 조건하에서, 소스에 대한 게이트 바이어스는 p-n 접합부의 제너 항복 전압 또는 애벌런치 항복 전압보다 작다. 그에 따라 p-n 보호 다이오드는 차단 상태로 역바이어스될 것이다. 그러나, 이 다이오드는 소스-게이트 전압이 제너 또는 애벌런치 항복 전압을 초과하면 도통될 것이다. 그에 따라, 게이트 유전체는 예컨대, 게이트 드라이버 회로로부터의 과도 전압 또는 절연 게이트상의 정전하의 형성으로 인해 야기될 수 있는 손상으로부터 보호 가능하다.
하부 전극에 대한 소스 연결은 디바이스 레이아웃에서 분산된 위치에 행해질 수 있다. 이는 디바이스의 레이아웃에 걸쳐 상당한 길이의 게이트 트렌치가 있을 수 있는 전력 트랜지스터에 특히 유익하다. 이러한 소스 연결부의 간격은 드레인 및 하부 전극간 용량으로부터의 변위 전류가 하부 전극의 직렬 저항을 통해 효율적으로 전도되도록 충분히 근접되어야 한다.
비록 트렌치의 하부에 하부 전극을 포함시킴으로써 게이트-소스 용량이 증대할지라도, 그의 접합 용량은 도핑 농도를 적절히 선택함으로써 감소될 수 있다. 따라서, 반도체 재료를 p-n 접합부에 적어도 인접한 부분에 단지 저농도로 도핑함으로써 공핍층의 확산 범위는 하부 전극에서 광범위해질 수 있다. 더욱이, 같은 이유로 게이트 전극은 p-n 접합부에 인접한 부분에서 저농도로 도핑될 수 있다.
본 발명에 따른 디바이스는 본 발명의 제 2 형태에 따른 방법을 이용하여 양호하게 제조 가능하다. 이러한 방법은 예컨대 청구항 9항에서 기술하는 특징들 또는 청구항 12항에서 기술하고 있는 특징들을 가질 수가 있다.
따라서, 하부 전극과 게이트 전극을 제조하기 위한 제 1의 간단하고 편리한 공정은 다음과 같은 단계를 포함한다. 즉,
● 절연 트렌치에서 제 1 도전형의 전극을 제공하기 위해 반도체 재료를 증착하고 트렌치의 하부에만 반도체 재료가 남아 있도록 반도체 재료를 에치백하는 단계와,
● 트렌치의 상부에 게이트 전극을 제공하고 중간 p-n 접합부를 형성하기 위해 제 1 도전형의 나머지 반도체 재료 위에 제 2 도전형의 반도체 재료를 증착하는 단계
를 포함한다.
하부 전극과 게이트 전극을 제조하기 위한 제 2의 간단하고 편리한 공정은 다음과 같은 단계를 포함한다. 즉,
● 절연 트렌치에서 제 1 도전형의 전극을 제공하기 위해 반도체 재료를 증착하는 단계와,
● 트렌치의 상부에 게이트 전극을 제공하고 제 1 도전형의 나머지 하부 전극과 게이트 전극 사이에 중간 p-n 접합부를 형성하기 위해 트렌치의 상부에 증착된 반도체 재료를 제 2 도전형의 도펀트로 도핑하는 단계
를 포함한다.
하부 전극이 게이트 전극과 p-n 접합부를 형성하므로, 하부 전극은 게이트 전극과 자체적으로 절연된다(self-isolated). 이러한 구조의 게이트 전극과 하부 전극은 간단하고 편리한 방법으로 트랜지스터의 소스와 하부 전극 사이에서 전기적 연결부를 제공하기 위한 수개의 가능성을 제공한다.
원하는 접속을 제공하기 위한 공정의 특정 실시예는 다음을 포함한다. 즉,
상기 제 1 공정에서 트렌치의 상부에 전극 재료를 에치백할 때 트렌치의 소스 연결 영역을 마스킹하는 단계와, 상기 제 2 공정에서 제 2 도전형의 도핑을 실행할 때(게이트 전극을 제공하기 위해) 트렌치에서 전극 재료의 소스 연결 영역을 마스킹하는 단계와, 소스 연결 영역에서 트렌치의 상부의 반도체 재료를 제 1 도전형의 도펀트로 국부적으로 도핑하는 단계와, 하부 전극과의 접촉홀을 형성하기 위해 절연 게이트 영역에서 게이트 전극의 반도체 재료를 에칭 제거하는 단계를 포함한다.
전술한 본 발명에 따른 유익한 특징은 첨부 도면을 참조하여 이후 설명되는 실시예에서 설명된다.
도 1은 본 발명에 따른 트렌치 게이트 전계 효과 트랜지스터의 하나의 특정 실시예의 활성 중심부의 단면도.
도 2는 본 발명에 따른 도 1의 디바이스에 대한 하나의 가능한 레이아웃(스트라이프 셀 기하 구조를 가진)의 평면도.
도 3은 본 발명에 따른 도 1의 것과 유사한 디바이스에 대한 다른 가능한 레이아웃(밀집 육방 셀 기하 구조를 가진)의 평면도.
도 4 내지 도 7은 본 발명에 따른 제조 방법의 연속 단계에서 트렌치 게이트 전계 효과 트랜지스터의 대응하는 도 1 부분의 단면도.
도 8 내지 도 13은 본 발명에 따른 다른 각종 제조 방법의 상이한 단계에서 트렌치 게이트 전계 효과 트랜지스터의 대응하는 도 1 부분의 단면도.
모든 도면은 개략도이고, 도면에서 각 구성 요소의 상대 크기 및 특성은 도시의 간략화 및 편의성을 위해 과장되거나 축척으로 도시되고 있다. 동일 참조 부호는 일반적으로 본 발명에 따른 디바이스 및 제조의 상이한 실시예와 변형의 대응 또는 유사 구성 요소를 지칭하기 위해 사용된다.
도 1은 반도체 몸체(10)에 트렌치 게이트(11)가 있는 n 채널 셀룰러 전력 MOSFET 디바이스(소자)에 대한 예시적인 실시예이다. 이 디바이스의 트랜지스터 셀영역에서 제 1 도전형(이 실시예에서는 p 형)의 트랜지스터 몸체 영역(15)("베이스" 영역이라고도 지칭됨)은 반대의 제 2 도전형(이 실시예에서는 n 형)의 소스 및 드레인 영역(13,14)을 각각 분할한다. 트렌치(20)는 영역(13,15)에서부터 그 밑에 있는 드레인 영역(14) 부분에 이르고 있다. 트렌치(20)의 바닥 및 측벽은 하나 이상의 절연재(21)를 따라 늘어서 있다. 게이트(11)는 절연 트렌치(20,21)의 상부에 존재하며, 절연재(21)의 인접 영역이 MOSFET의 게이트 유전체를 제공한다. MOSFET의 온 된 상태에서 이 절연 게이트(11)로의 전압 신호의 인가를 통해 알려진 바대로 영역(15)의 인접 채널 수용부에서 전도 채널(12)을 유도하고 소스 영역(13) 및 드레인 영역(14) 사이에 있는 전도 채널(12)에 흐르는 전류 흐름을 제어한다. 통상적으로 소스 영역(13)은 접지된다.
각 셀의 소스 영역(13)은 몸체(10)의 꼭대기 주표면(top major surface)(10a)과 인접하여 위치하고 있으며, 그 표면에서 상기 소스 영역은 통상 알루미늄 또는 다른 고전도성 금속으로 이루어진 제 1 주전극(33)(소스)에 의해 접촉된다. 절연층(30)은 공지의 방법으로 게이트 전극(11)과 그 위에 놓여 있는 소스 전극(33)을 절연시키기 위해 게이트 전극(11)의 상부에 제공된다.
드레인 영역(14)은 모든 셀에 공통이다. 도 1의 디바이스 구조에 있어서, 영역(14)은 고전도성(고도핑 n+)의 기판 영역(14a) 위에서 고저항의 에피택셜층(저도핑 n)으로 통상 형성되는 드레인 드리프트 영역이다. 이 기판 영역(14a)은 수직형 MOSFET를 제공하기 위해 영역(14)과 동일 도전형(이 실시예에서 n 형)이나, MOSFET 대신에 수직형 IGBT를 제공하기 위해 반대 도전형(이 실시예에서 p 형)일 수 있다. 기판 영역(14a)은 디바이스 몸체의 바닥의 주표면(bottom major surface)(도시 안됨, 그러나 꼭대기 주표면(10a)의 맞은편 표면임)에서 제 2 주전극(도시 안됨)과 접촉하고 있다. 이 제 2 주전극(34)은 MOSFET의 경우에는 드레인 전극이나, IGBT 경우에는 일반적으로 애노드 전극(anode electrode)이라 불린다.
도 1의 실시예에서, 절연 트렌치(20,21)는 상면(10a)에서부터 기판 영역(14a)에 이르고 있다. 본 발명의 일부 실시예에서, 절연 트렌치(20,21)는 더 얕은 트렌치일 수 있고, 드레인-드리프트 영역에서 끝날 수 있다.
고속의 스위칭 디바이스를 제조하기 위해서는 게이트-드레인 용량 Cgd와 게이트 충방전량 Qgd에 대한 값이 작아야 한다. 통상의 종래 기술의 디바이스에 있어서, 절연 트렌치(20,21)는 더 얕으며 트렌치-게이트(11)로 그의 바닥까지 채워진다. 이러한 통상의 디바이스(미국 특허 제5,998,833호의 도 1 및 2)에 있어서, Cgd 값의 대부분은 절연 트렌치(20,21)의 바닥에서 게이트(11) 아래의 드레인 드리프트 영역의 범위에서 비롯된다. Cdg를 줄이기 위한 한가지 방법은 게이트(11)와 드레인 드리프트 영역(14) 사이에 접지 전극을 두는 것이다. 미국 특허 제5,998,833호(미국 특허 제5,998,833호의 도 3 및 4)에 제시된 디바이스에 있어서, 트렌치 하부에 있는 소스 연결된 접지 전극은 중간 절연층에 의해 트렌치의 상부에 있는 게이트 전극과 분리된다. 본 발명은 종래 기술과는 다른 개선된 디바이스와 간단한 그의 제조 공정을 제공한다.
본 발명에 의하면, 도 1의 실시예에서 도시한 바와 같이 트렌치 전극 구조는 다음을 포함한다. 즉,
● 트랜지스터의 절연 게이트를 형성하기 위해 절연 트렌치(20,21)의 상부에 존재하는 한 도전형(이 실시예에서는 n 형)의 반도체 재료의 게이트 전극(11)과,
● 절연 트렌치(20,21)의 하부에 존재하며 게이트 전극(11)과 하부 전극(23) 사이에 p-n 접합부를 형성하기 위해 게이트 전극(11)의 반도체 재료와 인접하는 반대 도전형(이 실시예에서는 p 형)의 반도체 재료의 하부 전극(23)
을 포함한다.
하부 전극(23)은 트랜지스터의 소스(13,33)에의 그의 연결부에 의해 접지되는데 이는 드레인 영역(14,14a) 대부분으로부터 절연 게이트(11)를 차폐(실드)하기 위한 것이다. 따라서, 하부 전극(23)은 페러데이 스크린으로 기능함으로써 게이트-드레인 용량 Cgd를 감소시킨다. 하반부(전극(23))가 소스 전위가 되고, 상반부(전극(11))가 게이트 전위가 되게 하는 p-n 접합부(31)가 반도체 전극 재료(11,31)에 존재한다. 이렇게 연결된 구조에 의해 저전압 제너(또는 애벌런치) 다이오드 D가 형성되어 게이트 전극(11)상의 과도한 전압으로 인한 항복 현상(breaking down)으로부터 게이트 유전체(21)가 자동적으로 보호되는 추가 이점이 생긴다. 따라서, p-n 접합부(31)는 자체적으로 트랜지스터의 소스(13,33)와 게이트 전극(11) 사이에서 p-n 보호 다이오드 D를 제공한다.
통상, n 형 게이트 전극(11) 및 p 형 하부 전극(23)은 둘다 도전성의 다결정 실리콘이다. 이후 설명되는 바와 같이 특정 제조 공정에 따라서 절연 트렌치(20,21)에서 반도체 재료를 한번 증착하여(그러나 반대 도전형의 도핑으로) 두 전극(23,11)을 제공할 수 있다. 이와는 달리, 두 전극(23,11)에 대해서 별개의 증착이 행해질 수 있다. 사용시, 게이트(11) 및 소스(33) 사이의 전위차에 의해 트렌치 이중 전극 구조(11 및 23)의 p-n 접합부(31) 양단간에는 역바이어스가 걸린다.
다결정 재료에서 전극(11,23)에 대한 p 형 및 n 형 도핑 농도는, 역바이어스된 p-n 접합부(31)에 의해서 형성된 다이오드 D가 (ⅰ) 저누설 전류(항복 전류 미만)를 가지며, (ⅱ) 소망 레벨의 역전압, 예컨대 6 볼트 이상의 원하는 역전압 레벨에서 도통 상태로 항복되도록 용이하게 선택 가능하다. 이것에 의해 과도한 게이트 전압으로부터 게이트 유전체(21)를 보호하기 위해 p-n 접합부(31)의 항복 현상을 이용하면서 정상 게이트 전압으로 트렌치 게이트 MOSFET의 정상 게이트 동작이 가능하다. 6 볼트 정도에서, 다이오드 D의 항복 도통을 위해 제너 메카니즘이 이용된다. 훨씬 더 높은 전압일 때까지 다이오드 D의 항복 도통(breakdown conduction)이 필요치 않으면 애벌런치 메카니즘이 이용된다. 다이오드 D는 정전 방전(ESD) 손상 및/또는 게이트 전극(11)에서 일어날 수 있는 과도한 전압의 다른 원인으로 인한 손상에 대해서 게이트 유전체(21)를 보호하도록 설계될 수 있다. 어떤 응용 분야에서 일어날 수 있는 다른 원인으로는, 예를 들면, 게이트 드라이브 회로로부터의 과전압이 있다.
p-n 보호 다이오드(31)를 가진 이러한 트렌치 이중 전극 구조(11 및 23)는 다양한 디바이스 레이아웃 및 트랜지스터 기하 구조 중 어느 하나로 고속의 스위칭 트렌치 게이트 전계 효과 트랜지스터를 설계하기 위하여 유리하게 이용될 수 있다. 전력 디바이스의 경우, 디바이스는 주 상부 전극(33)과 기판 영역(14a) 사이에 무수히 많은 셀을 포함할 수 있다. 도 1 내지 도 3은 소수의 병렬셀 만을 도시하고 있다. 스트라이프 기하 구조는 도 2 디바이스의 셀 레이아웃에 대한 것이며, 도 3에는 밀집 육방 기하 구조(close-packed hexagonal geometry)가 도시되고 있다. 다른 셀 기하 구조가 사용 가능하며, 예컨대 셀은 밀집 육방 기하 구조보다는 정방 행렬 기하 구조(square matrix geometry)를 가진다.
도 1의 단면은 도 2의 스트라이프 기하 구조에서 4 개의 연속셀 부분을 관통하는 라인 I-I상의 단면과 정방 행렬 기하 구조에서 4 개의 연속셀 부분을 관통하는 유사 직선상의 단면에 대응할 수 있다. 유사한 단면이 도 3의 밀집 육방 기하 구조에서 4 개의 연속셀 부분을 관통하는 구브러진 라인(bending line)에서 발견될 수 있다.
p 형 하부 전극(23)은 이러한 전력 디바이스 레이아웃에서 분산된 위치에서 금속 소스 전극(33)에 연결된다. 이러한 전극(23)용 소스 연결 영역의 특정예가 도 1 내지 도 3에서 참조 부호(63)로 표시되고 있다. 전극(23)과의 연결부는 n 형 게이트 전극(11)이 존재하지 않는 트렌치(20)의 위치에서 주기적으로 만들어진다. 도 2의 것과 같은 스트라이프 기하 구조에서 스트라이프형 연결 영역(63a)은 이웃하는 스트라이프셀의 단부들을 가로질러 그리고 단부들 사이에서 연장할 수 있다(도시 안됨). 이와는 달리 이산(불연속) 연결 영역(63b)(도 2에도 도시됨)은 2개의 이웃하는 스트라이프셀의 대면하는 길이방향 측면의 한 위치에 존재할 수 있다. 도 3의 밀집 육방 기하 구조에서, 이산 연결 영역(63c)은 3개의 인접 육방셀의 3개의 대면 모서리 사이에 도시되고 있다.
트렌치 레이아웃에서 이러한 주기적인 소스 연결 영역(63)의 간격은 드레인 영역(14 및 14a)과 소스 연결된 p 형 전극(23) 사이의 용량으로부터의 변위 전류가 p 형 전극(23)의 직렬 저항을 통해 효율적으로 도통될 수 있도록 충분히 근접해 있다. 전극(23)용 연결 영역(63)의 다결정 실리콘 재료는 높은 도전성을 갖도록 고도핑 농도 p+를 가진다.
트렌치 레이아웃에서 이러한 연결 영역(63)을 분포하는데 있어서, 게이트 전극(11)의 영역이 분리되지 않도록 하는 주의가 필요하나, 이러한 모든 게이트 전극 영역은 게이트-단자 금속 배선(metallisation)에 연결된다. 이것은 전극(11)과 접촉하는 게이트 단자 금속 배선의 적절한 레이아웃 및/또는 게이트 전극(11)의 적절한 레이아웃에 의해서 달성된다. 이처럼 도 2의 스트라이프 형태의 연결 영역(63a)은 스트라이프셀의 한 단부 양단에만 제공되며, 게이트 연결 영역(전극(11)의 일부와 같은)은 셀의 대향 단부를 가로질러 연장할 것이다. 같은 이유로 도 2의 이산 연결 영역(63b)은 그의 단부 양단의 스트라이프형 연결 영역(63a)이 있는 스트라이프셀의 길이방향 측면에 제공된다.
트렌치 이중 전극 구조(11 및 23)는 이제 게이트 및 소스 단자 양단에 대면적의 용량(역바이어스된 접합부(31))이 있기 때문에 게이트-소스 용량 Cgs을 증대시킨다. 그러나, 스위칭 시간의 개선을 고려할 때 게이트-드레인 용량 Cgd으로 Cgs를 바꾸는 것이 좋은데, 이는 Cgd가 밀러 용량(Miller capacitance)이고 트랜지스터의 이득(gain)이 곱해지기 때문이다. 통상, 하부 전극(23)의 반도체 재료는 게이트 전극(11)의 한 도전형의 도핑 농도(n+)보다 크기가 작은(저농도인) 반대 도전형의 도핑 농도(p)를 가진다. 이러한 구조는 이후 기술하는 바와 같이 그 제조가 간단하다. 더욱이, p-n 접합부(31)의 접합 용량은 특히 p-n 접합부(31) 부근에서 저농도로 도핑되는 p 형 다결정 재료에 의해서 최소화될 수 있다. 이러한 저도핑(p)은 대면적의 역바이어스된 접합부(31)로부터의 p 형 재료에서 공핍층의 확산을 넓힌다. 같은 이유로 게이트 전극(11)의 n 형 다결정실리콘 재료는 접합부 부근에서 저농도로 도핑될 수 있다. 따라서, 예컨대 게이트 전극(11)의 반도체 재료는 하부 전극(23)이 있는 p-n 접합부(31)에 인접한 크기(n)가 감소하는(저농도가 되는) 한 도전형의 도핑 농도(n+)를 가질 수 있다.
실리콘 카바이드와 같은 다른 반도체 재료가 사용될 수 있을지라도, 디바이스 몸체(10)는 통상 단결정 실리콘이다. 전극(11,23)은 통상 다결정 실리콘이다. 통상적인 전력 MOSFET의 실시예에 있어서, 소스 영역(13)은 예컨대 입방 센티미터(cm3) 당 1019내지 1021 의 인(P) 또는 비소 원자의 도펀트 농도(n+)를 가질 수 있다. 예컨대 입방 센티미터(cm3) 당 1018 내지 1021 의 유사하거나 낮은 고도핑 농도(n+)의 인(P) 원자 또는 비소 원자가 적어도 p-n 접합부(31)로부터 떨어져 있는 게이트 전극(11) 영역의 트렌치 다결정 실리콘에 제공될 수 있다.
통상, MOSFET 몸체 영역(15)은 예컨대 채널 수용 부분을 위해 예컨대 입방 센티미터(cm3) 당 1016 내지 1017 붕소 원자의 도핑 농도(p)와 영역(15)이 소스 전극(33)과 표면(10a)에서 접촉되는, 예컨대 입방 센티미터(cm3) 당 1018 내지 1019 붕소 원자의 고도핑 농도(p+)를 가질 수 있다. 예컨대, 입방 센티미터(cm3) 당 1018 내지 1019 붕소 원자 cm-3의 동일 또는 유사한 고도핑 농도(p+)가 하부 전극(23)이 소스 전극(33)에 연결되는 연결 영역(63)의 트렌치 다결정 실리콘에 제공될 수 있다. 트렌치 다결정 실리콘의 이러한 p+ 도핑된 연결 영역(23a)이 도 1에 도시되고 있다. 하부 전극(23) 자체는 예컨대 입방 센티미터(cm3) 당 1017 내지 1018 도펀트 원자(붕소)의 저도핑 농도를 가진다.
영역(13)과 영역(14) 사이의 몸체 영역(15)의 두께와 영역(15)과 영역(14a) 사이의 드리프트 영역(14)의 도핑 및 두께는 MOSFET의 원하는 특성에 따라 정해진다. 고전압 디바이스에 있어서, 드리프트 영역(14)은 미국 특허 제5,998,833호에 개시된 것과 유사한 그레이드 도핑(graded doping) 또는 균일 도핑을 가질 수 있다. 특정 실시예에 있어서, 베이스 영역(15)의 채널 수용부의 깊이(표면적(10a) 아래의 깊이)는 예컨대 1 내지 2 ㎛일 수 있고, 영역(15)과 영역(14a) 사이의 드리프트 영역(14)의 두께는 예컨대 1 내지 5 ㎛ 또는 그 이상일 수 있다. 인접 셀의 인접 트렌치(20)의 간격은 드리프트 영역(14)이 디바이스의 전압 차단 오프 상태에서 트렌치 절연 전극(23,11)으로부터, 그리고 몸체 영역(15)과의 p-n 접합부로부터 공핍층의 병합에 의해서 공핍될 수 있을 정도로 인접 셀의 인접 트렌치(20)의 간격이 충분히 작을 수 있다.
절연 트렌치(20,21)내의 p-n 접합부(31)의 깊이는 n 형 게이트 전극(11)이 베이스 영역(15)의 채널 수용부의 전체 깊이와 겹치도록 충분한 깊이이다. 드리프트 영역(14)과 게이트 전극(11)의 중첩부는 Cgd에 대한 영향을 줄이기 위해 최소화하는 것이 바람직하다. 절연 트렌치(20,21)의 나머지 깊이는 p 형 하부 전극(23)으로 채워진다. 통상, 절연재(21)는 트렌치(20)와 일렬의 단층의 실리콘 이산화물이거나, 예컨대 실리콘 이산화물 및/또는 실리콘 질화물의 다른 층들의 조합일 수 있다.
본 발명의 반대 도전형 이중 전극 구조(11,31,23)를 본 발명에 따른 또 다른 간단한 공정을 이용하여 제공할 수 있다.
도 4 내지 도 7은 개괄적으로 다음의 단계를 포함하는 제조 공정에서의 연속 단계를 도시한다. 즉,
(a) 반도체 몸체(10)의 표면(10a)에서 드레인 영역(14)으로(도시된 실시예에서 14를 통해 14a로) 트렌치(20)를 에칭하는 단계와,
(b) 예컨대, 열적 산화에 의해서 트렌치(20)의 바닥과 측벽에 절연재(21)를 제공하는 단계와,
(c) 트렌치(20)에 제 1 도전형(p)의 반도체 재료(230)를 증착하고 트렌치(20)의 하부에 제 1 도전형의 절연 하부 전극(23)을 남기기 위해 반도체 재료(230)를 에치백하는 단계와,
(d) 트렌치(20)의 상부에 절연 게이트 전극(11)을 제공하고 게이트 전극(11)과 하부 전극(23) 사이에 p-n 접합부(31)를 형성하기 위해 제 2 도전형(n)의 반도체 재료(110)를 증착하는 단계와,
(e) 드레인 영역(14,14a) 대부분으로부터 게이트 전극(11)을 차폐하고 트랜지스터의 게이트 전극(11)과 소스(13,33) 사이에 p-n 보호 다이오드를 형성하기 위해 트랜지스터의 하부 전극(23)과 소스(13,33) 사이의 영역(63)에 전기적인 연결부를 제공하는 단계
를 포함한다.
도 4는 단계(c)의 증착 후의 구조를 도시한다. 절연 트렌치(20,21) 사이의 상면(10a)의 활성 셀 영역 위에 있는 층(210)은 트렌치 유전체(21)와 동시에 형성된 실리콘 이산화물층일 수 있고, 혹은 트렌치(20)를 에칭하는 데 사용된 마스크의 적어도 일부일 수 있다.
트렌치(20)의 소스 연결 영역(63)에서 반도체 재료(230)는 하부 전극(23)에 대한 제 1 도전형(p)의 연결 영역(23a)으로서 트렌치(20)의 상부에 남아있게 하기 위해 에치백 동안 마스크되는 것이 바람직하다. 이 경우, 도 4의 초기에 증착된 p 형 재료(230)는 트렌치(20)를 정확히 채울 때까지 상면(10a) 위의 층(210) 상부에서 우선 평탄화된다. 그 후 연결 영역(63) 위에는 마스킹 영역(250)이 제공되며 도 5에 도시된 바와 같이 트렌치(20)의 마스크되지 않은 영역에서 원하는 깊이까지 계속해서 재료(230)를 에치백한다. 마스킹층(250)은, 게이트 전극용 재료(110)를 증착하기 전에 제거되는, 예컨대, 포토레지스트일 수 있다. 그러나, 도 6은 연결 영역(63)의 p 형 재료의 상면의 보호부로서 게이트 물질(110)을 증착하는 동안 유지되는 마스킹층(250)용으로 실리콘 이산화물 또는 질화물을 이용하는 상황을 도시하고 있다.
도 7은 트렌치(20)의 상부에 있는 게이트 재료(110)를 에치백한 후의 상황을 도시하고 있다. 그 후, 절연층(30)이 게이트 전극(11)의 상부에 제공되며, 층(210) 및 층(250)은 절연 트렌치들(20,21) 사이에서 활성셀 영역의 상면을 노출시키고 하부 전극(23)용 트렌치 연결 영역(63)을 노출시키기 위해 에칭 제거된다. 다음에 소스 전극(33)이 그 위에 증착되어 노출된 영역들과 접촉한다. 게이트 전극(11)의 상부는 중간층(30)에 의해 전극(33)과 절연된다.
일례로서, 도 4 내지 도 7은 특정의 공정 단계 동안에 존재하는 p 형 몸체 영역(15)을 도시하고 있다. 이것은 가능한 많은 변형례 중 단지 하나이다. 원한다면, p 형 몸체 영역(15)은 예컨대 도 7의 층(250)을 제거한 후(층(210)을 제거한 후에도) 나중에 제공될 수 있다.
도 4 내지 7에는 도시하고 있지 않지만 초기 공정 단계 또는 후기 공정 단계에서 n 형 소스 영역(13)이 제공될 수 있다. 따라서, 예컨대 n 형 소스 영역(13)은 도 4의 단계전에 제공될 수 있고 그 결과 도 7의 구조로 나타나게 된다. n 형 소스 영역(13)은 도 7의 단계에서 주입 및/또는 확산에 의해서 제공될 수도 있고, 이러한 주입 및/또는 확산은 게이트 전극(11)을 도핑하는데 사용될 수 있다. 그러므로, 예컨대 도 6의 다결정 재료(110)는 도핑되지 않은채로 증착될 수 있고, 차후에 도 7의 단계에서의 주입 및/또는 확산에 의해서 도핑될 수 있다. 연결 영역(23a)의 영역에는 트랜지스터 채널이 없으므로, 마스킹층(250)은 소스 도핑의 측방향 범위를 한정하기 위한 마스크의 일부로서 사용될 수도 있다. 이 경우, 절연 트렌치 연결 영역(23a)과 인접하는 도 1에 도시된 소스 영역(13) 부분이 형성되지 않을 것이다.
일례로서, 도 1 내지 도 3은 트렌치 게이트 전극(11) 위를 연장할 뿐만 아니라 표면(10a)의 활성 셀영역을 일부 중첩하는 절연층(30)을 도시한다. 이러한 절연층(30)은 소스 전극(33)에 대한 접촉 윈도우를 에칭하기 위해 절연 트렌치(20,21) 위와 사이에 절연재를 증착한 다음, 그의 측방향 범위를 포토리소그래피 한정하는 공지의 방법으로 형성 가능하다. 도 8은 절연층(30)이 게이트 전극(11)의 다결정 실리콘 상면의 열적 산화에 의해서 형성되는 대안의 구성을 도시한다. 이 공정에서, 이전에 사용된 마스킹층(210,250)은 둘다 실리콘 질화물일 수 있으며, 절연 트렌치(20,21)의 상부에 최종 산화물층(30)을 국부화하기 위한 이러한 차후 산화 공정 중에 사용된다.
본 발명에 따른 다른 아주 간단한 공정이 사용될 수 있다. 도 9 및 도 10은 개괄적으로 다음의 단계들을 포함하는 다른 하나의 제조 공정에서의 단계들을 도시한다. 즉,
(a) 반도체 몸체(10)의 표면(10a)에서 드레인 영역(14)으로(도시된 실시예에서 14를 통해 14a로) 트렌치(20)를 에칭하는 단계와,
(b) 예컨대 열적 산화에 의해서 트렌치(20)의 바닥과 측벽에 절연재(21)를 제공하는 단계와,
(c) 트렌치(20)에 제 1 도전형(p)의 전극(23)을 제공하기 위해 반도체 재료(230)를 증착하는 단계와,
(d) 트렌치(20)의 상부에 절연 게이트 전극(11)을 제공하고 제 1 도전형의 게이트 전극(11)과 트렌치(20)의 하부의 나머지 하부 전극(23) 사이에 p-n 접합부(31)를 형성하기 위해 제 2 도전형(n)의 도펀트(311)로 트렌치(20)의 상부에 증착된 반도체 재료(230)를 도핑하는 동안 트렌치(20)의 선택된 영역(63)(마스킹층(260)을가진)을 마스킹하는 단계와,
(e) 드레인 영역(14,14a) 대부분으로부터 게이트 전극(11)을 차폐하고 트랜지스터의 게이트 전극(11)과 소스(13,33) 사이에 p-n 보호 다이오드를 형성하기 위해 트랜지스터의 하부 전극(23)과 소스(13,33) 사이에서 선택된 영역(63)에 전기적인 연결부를 제공하는 단계
를 포함한다.
이러한 공정으로, 트렌치(20)의 소스 연결 영역(63)을 제외한 영역에서 게이트 전극(11)을 형성하도록 반도체 재료(230)가 n+ 도핑 농도(311)로 트렌치(20)의 상부에서 과도핑되는 디바이스 구조가 생성된다.
이러한 도핑은 도펀트(311)의 주입 및/또는 확산에 의해서 실행될 수 있다. 도 9에 도시한 바와 같이, 소스 영역(13)은 마스킹층(260)을 제공하기 전에 디바이스 구조에서 나타날 수 있다. 그러나, 소스 영역은 그 후에 제공될 수 있다. 따라서, 예컨대 도 10의 동일 도핑 단계가 수행되어 (ⅰ) 반도체 몸체(10)에 소스 영역(13)을 형성하고 (ⅱ) 트렌치의 상부에서 게이트 전극(11)의 반도체 재료로 도핑 농도 n+를 도입할 수 있다. 이러한 변형이 도 10에 도시되고 있다. 이 경우 마스킹층(260) 아래에는 소스 영역(13)이 형성되지 않는다. 주입된 도펀트를 확산함으로써, 게이트 전극(11)의 n+ 농도는 소스 영역(13)의 n+ 농도보다 고도핑 농도가 될 수 있는데, 그 이유는 단결정 실리콘과 비교해서 다결정 실리콘에서는 확산 속도가 더 빠르기 때문이다.
도 10의 도핑 단계는 도 4 내지 도 7의 공정의 변형으로서 수행될 수도 있다. 이 경우, 도 6에 증착된 반도체 재료(110)는 저도핑 농도(n)이거나 도핑이 안될 수도 있다. 다음에 도 10에서 도펀트(311)의 n+ 주입(및 그의 연속 확산)은 게이트 전극(11)의 고도핑 농도(n+)를 제공할 수 있다. 이러한 공정에 의해 게이트 전극(11)은, 하부 전극(23)과의 p-n 접합부(31)에 인접한 낮은 농도 값(n)까지 크기가 감소하는 고도핑 농도 n+를 갖게 된다.
도 11은 또 다른 양호한 공정의 변형례를 도시하며, 여기서 반대 도전형(p+)의 도펀트(315)로 도핑 단계가 수행된다. 이것은 도펀트(315)의 주입 및/또는 확산에 의해서 수행될 수 있다. 주입된 도펀트 및/또는 확산된 도펀트(315)는 (ⅰ) 반도체 몸체(10)에서 트랜지스터 몸체 영역(15)의 p+ 부분을 형성하고 (ⅱ) 도핑 농도 p+를 트렌치(20)의 반도체 재료(230)(하부 전극(23)이 소스(13,3)에 연결되는 적어도 하나의 영역(63))내로 도입한다.
이러한 도 11의 도핑 단계는 여러 단계에서 수행될 수 있고 마스크되거나 마스크되지 않을 수 있다. 도 11은 n+ 소스 영역(13)과 n+ 게이트 전극(11)이 제공된 후의 수행 결과를 도시한다. 그러나, 이러한 p+ 도핑 단계는 예컨대 n+ 소스 영역(13) 및/또는 n+ 게이트 전극(11)이 제공되기 이전 초기 제조 공정에서 수행될 수 있다. 도 11은 소스 영역(13)과 게이트 전극(11)의 영역 위에 있는 마스킹층(270)으로 마스크되는 도핑 단계를 도시한다. 그러나, 이러한 p+ 도핑 단계는 그의 p+ 도펀트 농도(315)가 소스 영역(13)과 n+ 게이트 전극(11)의 n+ 도펀트 농도보다 저농도일 때 마스크되지 않고 수행될 수 있다. 주입된 도펀트를 확산함으로써, 연결 영역(23a)의 p+ 농도가 몸체 영역(11)의 p+ 농도보다 용이하게 더 강하게 만들어질 수 있음을 주목해야 하는데, 이는 단결정 실리콘과 비교해서 다결정 실리콘에서 고속으로 확산하기 때문이다. 이처럼, 마스크하지 않는 도핑 단계에서도, p+ 도펀트(315)를 연결 영역(23a)의 다결정 물질에서 더 깊게 확산시키면서 단결정 몸체(10)에서 p+ 도펀트(315)는 소스 영역(13)보다 더 얇게 유지될 수 있다(그러므로, 영역(15)의 채널 수용부보다 더 얇게).
도 1 내지 도 11의 실시예에서, 트렌치(20)의 상부 및 하부의 벽을 따라 균일한 두께의 절연재가 존재한다. 도 12 및 도 13은 서로 다른 실시예를 도시하며, 이 실시예에서 제조된 트랜지스터의 절연 트렌치(20,21)는 게이트 전극(11)에 인접하기 보다는 하부 전극(23)에 인접한 보다 두꺼운 절연체(21b)를 포함한다. 이러한 구조는 다음과 같은 단계에 의해서 얻어질 수 있다. 즉,
● 도 4의 전극 재료(230)를 증착하기 전에 트렌치(20)에 보다 두꺼운 절연재(21b)를 증착하는 단계와,
● 도 12의 구조를 제조하기 위해 도 5에서와 같이 전극 재료(230)를 에치백하는 단계와,
● 노출된 절연재(21b)를 에칭하여 제거하고(즉, 트렌치 상부의 측벽에서 에칭하여 제거하고) 게이트 전극(11)에 대한 반도체 재료(110)를 증착하기 전에 보다 얇은 절연층(21a)을 제공하는 단계
에 의해서 달성 가능하다.
얇은 절연층(21a)은 증착 또는 산화에 의해서 제공될 수 있다. 각각의 경우, 이 절연층은 트렌치(20)의 상측벽과 하부 전극(23)의 상부에도 제공될 수 있다. 하부 전극(23)의 상부에 있는 층(21a)의 일 부분은 수직(비등방) 에칭에 의해서 제거될 수 있고, 트렌치(20)의 상측벽에는 층(21a)이 남겨진다. 따라서, 하부 전극(23)의 상부는 다시 노출되어 게이트 전극(11)이 있는 p-n 접합부(31)를 형성한다.
다른 많은 변형 및 수정이 본 발명의 범위내에서 가능하다. 도면에 도시한 모든 실시예의 트렌치(20)의 소스 연결 영역(63)에서 하부 전극(23)은 소스 전극(33)과 접촉되는 트렌치(20)의 상부를 지나 연장하는 연결 영역(23a)을 갖고 있다. 이것은 소스 전극(33)이 트렌치(20)내로 몰입(step-down)되는 것을 회피하는 데 유익하다. 그러나, 트렌치(20)의 소스 연결 영역(63)에서 게이트 전극(11)의 반도체 재료에 절연홀이 제공되는 실시예가 가능하다. 이 경우, 소스 전극 연결부는 절연홀을 지나 연장하여 하부 전극(23)과 접촉할 수 있다.
대전력 디바이스에 있어서, 도핑된 다결정 실리콘의 직렬 저항이 문제가 될 수 있는데, 특히 게이트 저항이 문제가 될 수 있다. 이러한 문제를 해결하기 위해, 게이트 전극(11)은 하부 전극(23)과의 p-n 접합부(31)로부터 떨어져 있는 금속 또는 금속 실리사이드를 포함할 수 있다. 마찬가지로, 하부 전극(23)은 게이트 전극(11)과의 p-n 접합부(31)로부터 떨어져 있는 금속 또는 금속 실리사이드를 포함할 수 있다.
도면에 도시된 실시예에서, 소스 영역(13)은 단결정 실리콘 몸체(10) 내에 형성된다. 그러나, 이와 달리 트랜지스터 소스는 반도체 몸체 표면(10a) 위에 증착된 재료(11')에 의해서 형성될 수 있다. 이렇게 증착된 재료(11')는 예컨대 n+ 도핑된 다결정 실리콘일 수 있다. 증착된 재료는 p-n 접합부 대신에 p 형 영역(15)에 대해 쇼트키 장벽을 형성하는 금속 또는 금속 실리사이드일 수도 있다.
도면에 도시한 실시예에서, 채널 수용 몸체 영역(15)은 소스 영역(13) 및 드레인 영역(14)의 n 형 도전형과 반대인 (p) 도전형의 영역이다. 그 디바이스는 MOSFET 또는 IGBT이다. 채널 수용 몸체 영역(15')이 소스 영역(13) 및 드레인 영역(14)과 동일 도전형인 트렌치 게이트 전계 효과 트랜지스터 또한 공지되어 있다. 이 경우, 전도 채널(12)은 반전에 의해서가 아니라 트렌치 게이트(11)에 의한 전하-캐리어의 누적에 의해서 형성된다. 이러한 누적 모드 디바이스를 때론 "ACCUFETS"라 한다. 본 발명은 트렌치 이중 전극 구조(11 및 23) 및 p-n 보호 다이오드(31)를 가진 고속 스위칭 누적 모드 트랜지스터를 설계하는 데 양호하게 이용될 수 있다.
본 발명의 예증의 실시예들은 이산 전력 트랜지스터와 관련하여 기술되고 있는데, 전력 트랜지스터의 주전극은 반도체 몸체(10)의 후면의 주면에서 영역(14a)과 접촉하고 있다. 그러나, 본 발명에 따라 집적된 트랜지스터 또한 가능하다. 이 경우, 영역(14a)은 디바이스 기판과 에피택셜 저도핑 드레인 영역(14) 사이에 도핑된 매립층일 수 있다. 이러한 매립층 영역(14a)은 주상면(10a)에서 매립층의 깊이까지 연장하는 도핑된 주변 접촉 영역을 통해 주상면(10a) 전방에서 전극(드레인 또는 애노드)과 접촉될 수 있다. 따라서, 집적 트랜지스터의 게이트 보호 및 고속 스위칭을 위해 본 발명의 트렌치 전극 구조(11,31,23)가 사용될 수 있다. 트랜지스터는 셀룰러 전력 디바이스 또는 간단한 넌셀룰러(non-cellular) 비전력(non-power) 트랜지스터일 수 있다. 뒤쪽의 주 표면에 제 2 주전극을 가진 전력 디바이스에 있어서도, 각종 공지의 회로(게이트 제어 회로 등)가 활성 트랜지스터 셀영역과 주변 단말 구성(peripheral termination scheme) 사이에서 반도체 몸체(10)의 영역에서 디바이스와 함께 집적될 수 있다. 통상적으로, 회로의 회로 소자들은 트랜지스터셀용으로 사용되는 것과 동일한 마스킹 및 도핑 스텝 중 일부를 이용하여 이 회로 영역에서 소자 자체의 레이아웃으로 제조된다.
도면에 도시되고 기술된 특정 실시예는 n 채널 트랜지스터이며, 영역(13,14)은 n 형이고, 영역(15)은 p 형이며, 전자 반전 채널(12)이 절연 게이트 전극(11)에 의해서 영역(15)에서 유도된다. 반대 도전형 도펀트를 이용함으로써, 본 발명에 따른 p 채널 디바이스가 제조 가능하다. 이 경우, 영역(13,14)과 게이트 전극(11)은 p 형이며, 영역(15)과 하부 전극(23)은 n 형이다. 홀(hole) 반전 채널(12)이 절연 게이트 전극(11)에 의해서 n 형 영역(15)에서 유도된다.
전술한 개시 내용으로부터 본 발명의 기술 분야의 숙련가에게는 다른 변형 및 수정이 자명하다. 이러한 변형 및 수정은 전술한 특징부에 덧붙여 혹은 특징부 대신에 사용될 수 있는 종래 기술에서 이미 공지되어 있는 등가물 및 다른 특징부를 포함할 수 있다.
청구항들이 특징부들의 특정 조합에 대한 응용으로 형식화되었지만, 본 발명의 개시 내용의 범위 또한 명시적 또는 암시적으로 개신된 신규의 특징부 또는 특징부의 어느 신규의 조합 또는 이들의 개괄을 포함하며, 어쨋든 이는 어느 한 청구 범위에서 현재 청구하고 있는 바와 같은 발명에 관한 것이며, 본 발명과 같은 모든 또는 일부 기술적 문제를 완화한다.
이에 출원인은 신규의 청구 범위가 본 출원의 계속 또는 추가 출원의 계속 중에 이러한 특징부 및/또는 이러한 특징부의 조합으로 형식화될 수 있음을 알린다.
본 발명의 예증의 실시예들은 이산 전력 트랜지스터와 관련하여 기술되고 있는데, 전력 트랜지스터의 주전극은 반도체 몸체(10)의 후면의 주면에서 영역(14a)과 접촉하고 있다. 그러나, 본 발명에 따라 집적된 트랜지스터 또한 가능하다. 이 경우, 영역(14a)은 디바이스 기판과 에피택셜 저도핑 드레인 영역(14) 사이에 도핑된 매립층일 수 있다. 이러한 매립층 영역(14a)은 주상면(10a)에서 매립층의 깊이까지 연장하는 도핑된 주변 접촉 영역을 통해 주상면(10a) 전방에서 전극(드레인 또는 애노드)과 접촉될 수 있다. 따라서, 집적 트랜지스터의 게이트 보호 및 고속 스위칭을 위해 본 발명의 트렌치 전극 구조(11,31,23)가 사용될 수 있다. 트랜지스터는 셀룰러 전력 디바이스 또는 간단한 넌셀룰러(non-cellular) 비전력 트랜지스터일 수 있다. 뒤쪽의 주표면에 제 2 주전극을 가진 전력 디바이스에 있어서도, 각종 공지의 회로(게이트 제어 회로 등)가 활성 트랜지스터 셀영역과 주변 단말 구성(peripheral termination scheme) 사이에서 반도체 몸체(10)의 영역에서 디바이스와 함께 집적될 수 있다. 통상적으로, 회로의 회로 소자들은 트랜지스터셀용으로 사용되는 것과 동일한 마스킹 및 도핑 스텝 중 일부를 이용하여 이 회로 영역에서 소자 자체의 레이아웃으로 제조된다.
도면에 도시되고 기술된 특정 실시예는 n 채널 트랜지스터이며, 영역(13,14)은 n 형이고, 영역(15)은 p 형이며, 전자 반전 채널(12)이 절연 게이트 전극(11)에 의해서 영역(15)에서 유도된다. 반대 도전형 도펀트를 이용함으로써, 본 발명에 따른 p 채널 디바이스가 제조 가능하다. 이 경우, 영역(13,14)과 게이트 전극(11)은 p 형이며, 영역(15)과 하부 전극(23)은 n 형이다. 홀(hole) 반전 채널(12)이 절연 게이트 전극(11)에 의해서 n 형 영역(15)에서 유도된다.

Claims (14)

  1. 반도체 몸체를 포함하는 트렌치 게이트 전계 효과 트랜지스터에 있어서,
    절연 트렌치가 상기 몸체의 표면에서부터 상기 트랜지스터의 드레인 영역으로 연장되고,
    일 도전형(one conductivity type)의 반도체 재료를 포함하는 게이트 전극이 상기 트렌치의 상부에 제공되어 상기 트랜지스터의 절연 게이트를 형성하고,
    하부 전극이 상기 트렌치의 하부에 제공되며, 상기 트랜지스터의 소스에 연결되어, 상기 드레인 영역 대부분으로부터 상기 절연 게이트를 차폐하되,
    상기 하부 전극은 상기 게이트 전극의 상기 반도체 재료와 인접하는 반대 도전형의 반도체 재료를 포함하여, 상기 게이트 전극과 상기 하부 전극 사이에 p-n 접합부를 형성하고, 상기 p-n 접합부는 상기 트랜지스터의 소스와 게이트 전극 사이에 p-n 보호 다이오드를 제공하는 것을 특징으로 하는
    트렌치 게이트 전계 효과 트랜지스터.
  2. 제 1 항에 있어서,
    상기 하부 전극의 반도체 재료는 상기 게이트 전극의 상기 일 도전형의 도핑 농도보다 정도가 약한 반대 도전형의 도핑 농도를 갖는 것을 특징으로 하는 트렌치 게이트 전계 효과 트랜지스터.
  3. 제 2 항에 있어서,
    상기 하부 전극의 반도체 재료는 입방 센티미터(cm3) 당 1018 도펀트 원자보다 저농도인 상기 반대 도전형의 도핑 농도를 갖는 것을 특징으로 하는 트렌치 게이트 전계 효과 트랜지스터.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 게이트 전극의 반도체 재료는 상기 하부 전극과의 p-n 접합부에 인접한 농도의 정도가 감소하는 상기 일 도전형의 도핑 농도를 갖는 것을 특징으로 하는 트렌치 게이트 전계 효과 트랜지스터.
  5. 제 1 항 내지 3 항 중 어느 한 항에 있어서,
    전력 디바이스 레이아웃을 갖되, 상기 레이아웃에서 상기 하부 전극은 분산된 위치에서 소스 전극에 연결되는 것을 특징으로 하는 트렌치 게이트 전계 효과 트랜지스터.
  6. 제 1 항 내지 3 항 중 어느 한 항에 있어서,
    상기 트렌치의 소스 연결 영역에서, 상기 하부 전극은 소스 전극과 접촉되는 상기 트렌치의 상부를 지나 연장하는 상기 반대 도전형의 연결 영역을 갖는 것을 특징으로 하는 트렌치 게이트 전계 효과 트랜지스터.
  7. 제 6 항에 있어서,
    상기 하부 전극을 제공하는 상기 반도체 재료는 상기 트렌치의 하부에서부터 상기 트렌치의 상부까지 존재하며, 상기 반도체 재료는 상기 트렌치의 상부에서 상기 일 도전형의 도핑 농도로 과도핑되어, 상기 트렌치의 소스 연결 영역을 제외한 영역에서 상기 게이트 전극을 형성하는 것을 특징으로 트렌치 게이트 전계 효과 트랜지스터.
  8. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 절연 트렌치는 상기 게이트 전극에 인접하기 보다는 상기 하부 전극에 인접한 보다 두꺼운 절연체를 포함하는 것을 특징으로 하는 트렌치 게이트 전계 효과 트랜지스터.
  9. 트렌치 게이트 전계 효과 트랜지스터의 제조 방법에 있어서,
    (a) 반도체 몸체의 표면에서부터 상기 트랜지스터의 드레인 영역으로 트렌치를 에칭하는 단계와,
    (b) 상기 트렌치의 바닥과 측벽에 절연재를 제공하는 단계와,
    (c) 상기 트렌치에 제 1 도전형의 반도체 재료를 증착하고, 상기 반도체 재료를 에치백(etching back)하여, 상기 트렌치의 하부에 상기 제 1 도전형의 절연된 하부 전극이 남아 있게 하는 단계와,
    (d) 상기 제 1 도전형의 반도체 재료 위에 상기 제 1 도전형과 반대인 제 2 도전형의 반도체 재료를 증착하여, 상기 트렌치의 상부에 절연 게이트 전극을 제공하고, 상기 게이트 전극과 상기 하부 전극 사이에 p-n 접합부를 형성하는 단계와,
    (e) 상기 트랜지스터의 상기 하부 전극과 소스 사이에 전기적인 연결부를 제공하여, 상기 드레인 영역의 대부분으로부터 상기 게이트 전극을 차폐하고, 상기 트랜지스터의 상기 게이트 전극과 소스 사이에 p-n 보호 다이오드를 형성하는 단계를 포함하는
    트렌치 게이트 전계 효과 트랜지스터 제조 방법.
  10. 제 9 항에 있어서,
    상기 트렌치의 소스 연결 영역에서, 상기 제 1 도전형의 반도체 재료는 상기 에치백 동안 마스크됨으로써, 상기 하부 전극과 상기 연결 영역 위에 후속하여 증착되는 소스 전극 사이에서 상기 반대 도전형의 연결 영역으로서 상기 트렌치의 상부에 남아 있게 되는 것을 특징으로 하는 트렌치 게이트 전계 효과 트랜지스터 제조 방법.
  11. 제 9 항 또는 제 10 항에 있어서,
    상기 트렌치의 상부의 측벽 상의 절연재는 상기 단계 (c) 및 단계 (d) 사이에서 에칭 제거되며, 상기 단계 (d)의 증착된 반도체 재료에 의해서 형성되는 상기 절연 게이트 전극에 보다 얇은 절연층이 제공되는 것을 특징으로 하는 트렌치 게이트 전계 효과 트랜지스터 제조 방법.
  12. 트렌치 게이트 전계 효과 트랜지스터의 제조 방법에 있어서,
    (a) 반도체 몸체의 표면에서부터 상기 트랜지스터의 드레인 영역으로 트렌치를 에칭하는 단계와,
    (b) 상기 트렌치의 바닥과 측벽에 절연재를 제공하는 단계와,
    (c) 상기 트렌치에 제 1 도전형의 전극을 제공하기 위해 반도체 재료를 증착하는 단계와,
    (d) 상기 트렌치의 선택된 영역을 마스킹하는 한편 상기 트렌치의 상부에서 상기 증착된 반도체 재료를 상기 제 1 도전형과 반대인 제 2 도전형의 도펀트로 도핑하여, 상기 트렌치의 상부에 절연 게이트 전극을 제공하고, 상기 트렌치의 하부에 남아 있는 상기 제 1 도전형의 하부 전극과 상기 게이트 전극 사이에 p-n 접합부를 형성하는 단계와,
    (e) 상기 선택된 영역에서 상기 트랜지스터의 상기 하부 전극과 소스 사이에 전기적 연결부를 제공하여, 상기 드레인 영역의 대부분으로부터 상기 게이트 전극을 차폐하고, 상기 트랜지스터의 상기 게이트 전극과 소스 사이에 p-n 보호 다이오드를 형성하는 단계를 포함하는
    트렌치 게이트 전계 효과 트랜지스터 제조 방법.
  13. 제 9 항, 제 10 항 및 제 12 항 중 어느 한 항에 있어서,
    상기 반도체 몸체에 상기 제 2 도전형의 소스 영역을 형성하고 상기 트렌치의 상부에 있는 상기 게이트 전극의 반도체 재료내로 상기 제 2 도전형의 도핑 농도를 주입하는, 상기 제 2 도전형의 도펀트를 이용하는 도핑 단계가 수행되는 것을 특징으로 하는 트렌치 게이트 전계 효과 트랜지스터 제조 방법.
  14. 제 9 항, 제 10 항 및 제 12 항 중 어느 한 항에 있어서,
    상기 반도체 몸체에 상기 제 1 도전형의 트랜지스터 몸체 영역의 일부분을 형성하고 적어도 상기 하부 전극이 상기 소스에 연결될 영역에서 상기 트렌치의 반도체 재료내로 상기 제 1 도전형의 도핑 농도를 주입하는, 상기 제 1 도전형의 도펀트를 이용하는 도핑 단계가 실행되는 것을 특징으로 하는 트렌치 게이트 전계 효과 트랜지스터의 제조 방법.
KR1020027009205A 2000-11-17 2001-11-16 트렌치 게이트 전계 효과 트랜지스터 및 그의 제조 방법 Expired - Fee Related KR100816253B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB0028031.3 2000-11-17
GBGB0028031.3A GB0028031D0 (en) 2000-11-17 2000-11-17 Trench-gate field-effect transistors and their manufacture

Publications (2)

Publication Number Publication Date
KR20020082482A KR20020082482A (ko) 2002-10-31
KR100816253B1 true KR100816253B1 (ko) 2008-03-21

Family

ID=9903324

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020027009205A Expired - Fee Related KR100816253B1 (ko) 2000-11-17 2001-11-16 트렌치 게이트 전계 효과 트랜지스터 및 그의 제조 방법

Country Status (8)

Country Link
US (1) US6566708B1 (ko)
EP (1) EP1340263B1 (ko)
JP (1) JP4087248B2 (ko)
KR (1) KR100816253B1 (ko)
AT (1) ATE356439T1 (ko)
DE (1) DE60127166T2 (ko)
GB (1) GB0028031D0 (ko)
WO (1) WO2002041404A2 (ko)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10127885B4 (de) * 2001-06-08 2009-09-24 Infineon Technologies Ag Trench-Leistungshalbleiterbauelement
DE10203164B4 (de) * 2002-01-28 2005-06-16 Infineon Technologies Ag Leistungshalbleiterbauelement und Verfahren zu dessen Herstellung
DE10211543B4 (de) * 2002-03-15 2005-06-30 Infineon Technologies Ag Schaltungsanordnung mit einem Feldeffekttransistor und Verfahren zum Betrieb der Schaltungsanordnung
US6656843B2 (en) * 2002-04-25 2003-12-02 International Rectifier Corporation Single mask trench fred with enlarged Schottky area
DE10223699B4 (de) * 2002-05-28 2007-11-22 Infineon Technologies Ag MOS-Transistoreinrichtung vom Trenchtyp
ES2578678T3 (es) * 2003-01-21 2016-07-29 Ambixtra (Pty) Ltd Dispositivo semiconductor de puerta aislada de potencia de conmutación rápida
TW588460B (en) * 2003-01-24 2004-05-21 Ind Tech Res Inst Trench power MOSFET and method of making the same
US7214984B2 (en) * 2003-11-25 2007-05-08 Matsushita Electric Industrial Co., Ltd. High-breakdown-voltage insulated gate semiconductor device
DE102004045467B4 (de) * 2004-09-20 2020-07-30 Infineon Technologies Ag Feldeffekt-Trenchtransistor
ITTO20050630A1 (it) * 2005-09-15 2007-03-16 St Microelectronics Srl Dispositivo di potenza a semiconduttore a porta isolata formata in uno scavo e relativo procedimento di fabbricazione
US8008144B2 (en) 2006-05-11 2011-08-30 Micron Technology, Inc. Dual work function recessed access device and methods of forming
US8860174B2 (en) * 2006-05-11 2014-10-14 Micron Technology, Inc. Recessed antifuse structures and methods of making the same
US20070262395A1 (en) * 2006-05-11 2007-11-15 Gibbons Jasper S Memory cell access devices and methods of making the same
KR100741919B1 (ko) * 2006-09-12 2007-07-24 동부일렉트로닉스 주식회사 Ｐｎ 접합 게이트 전극을 포함하는 트렌치형 모스트랜지스터 및 그 제조 방법
JP5128100B2 (ja) * 2006-09-29 2013-01-23 三菱電機株式会社 電力用半導体装置
DE102007004090B4 (de) * 2007-01-26 2016-10-27 Infineon Technologies Austria Ag Halbleiterbauelement mit einer Driftzone und einer Driftsteuerzone
US7821033B2 (en) 2007-02-15 2010-10-26 Infineon Technologies Austria Ag Semiconductor component comprising a drift zone and a drift control zone
KR20090025816A (ko) * 2007-09-07 2009-03-11 주식회사 동부하이텍 트렌치 트랜지스터 및 그의 형성 방법
JP4800286B2 (ja) * 2007-10-16 2011-10-26 Ｏｋｉセミコンダクタ株式会社 半導体装置とその製造方法
US7824986B2 (en) 2008-11-05 2010-11-02 Micron Technology, Inc. Methods of forming a plurality of transistor gates, and methods of forming a plurality of transistor gates having at least two different work functions
DE102009055328B4 (de) * 2009-12-28 2014-08-21 Infineon Technologies Austria Ag Halbleiterbauelement mit einer Emittersteuerelektrode und IGBT eine solche aufweisend
TWI397154B (zh) * 2010-01-21 2013-05-21 Great Power Semiconductor Corp 具有蕭特基二極體之溝槽式功率半導體結構及其製造方法
US8435853B2 (en) 2010-08-30 2013-05-07 Infineon Technologies Ag Method for forming a semiconductor device, and a semiconductor with an integrated poly-diode
JP6084357B2 (ja) * 2011-11-02 2017-02-22 ルネサスエレクトロニクス株式会社 半導体装置
JP5700027B2 (ja) 2012-12-07 2015-04-15 トヨタ自動車株式会社 半導体装置
US9472570B2 (en) * 2014-02-18 2016-10-18 Globalfoundries Inc. Diode biased body contacted transistor
CN105810732B (zh) * 2014-12-31 2019-01-22 帅群微电子股份有限公司 沟槽式功率金氧半场效晶体管与其制作方法
CN106941114A (zh) * 2016-01-05 2017-07-11 株洲中车时代电气股份有限公司 沟槽栅igbt
TWI606519B (zh) * 2016-09-09 2017-11-21 帥群微電子股份有限公司 溝槽式功率半導體元件及其製造方法
CN106783611A (zh) * 2017-03-21 2017-05-31 株洲中车时代电气股份有限公司 一种具有栅极内嵌二极管的沟槽栅igbt及其制备方法
US10103233B1 (en) 2017-09-29 2018-10-16 Nxp Usa, Inc. Transistor die with drain via arrangement, and methods of manufacture thereof
KR102518586B1 (ko) * 2018-10-05 2023-04-05 현대자동차 주식회사 반도체 소자 및 그 제조 방법
WO2022026768A1 (en) * 2020-07-29 2022-02-03 Hsu Fu Chang Transistor structures and associated processes
IT202000018733A1 (it) * 2020-07-31 2022-01-31 St Microelectronics Srl Transistore mos integrato con disabilitazione selettiva delle sue celle
CN112201687A (zh) * 2020-10-30 2021-01-08 深圳市威兆半导体有限公司 一种npn三明治栅结构的沟槽mosfet器件
CN112164721A (zh) * 2020-10-30 2021-01-01 深圳市威兆半导体有限公司 一种具有双向esd保护能力的sgt mosfet器件
CN114512403B (zh) * 2020-11-16 2023-06-23 苏州东微半导体股份有限公司 半导体器件的制造方法
CN113571575B (zh) * 2021-06-09 2023-01-10 松山湖材料实验室 碳化硅功率半导体器件和场效应晶体管
CN113437141A (zh) * 2021-06-24 2021-09-24 电子科技大学 一种具有多晶硅二极管栅极结构的浮空p区cstbt器件
JP2023032332A (ja) * 2021-08-26 2023-03-09 ローム株式会社 半導体装置
CN114093934B (zh) * 2022-01-20 2022-05-20 深圳市威兆半导体有限公司 一种igbt器件及其制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0315213A2 (en) * 1987-11-06 1989-05-10 Nissan Motor Co., Ltd. Vertical mosfet device having protector
US5623152A (en) 1995-02-09 1997-04-22 Mitsubishi Denki Kabushiki Kaisha Insulated gate semiconductor device
US5689128A (en) 1995-08-21 1997-11-18 Siliconix Incorporated High density trenched DMOS transistor
US5998833A (en) 1998-10-26 1999-12-07 North Carolina State University Power semiconductor devices having improved high frequency switching and breakdown characteristics
JP2000138370A (ja) 1998-10-30 2000-05-16 Matsushita Electric Works Ltd Ｍｏｓｆｅｔ
US6172398B1 (en) 1997-08-11 2001-01-09 Magepower Semiconductor Corp. Trenched DMOS device provided with body-dopant redistribution-compensation region for preventing punch through and adjusting threshold voltage

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0315213A2 (en) * 1987-11-06 1989-05-10 Nissan Motor Co., Ltd. Vertical mosfet device having protector
US5623152A (en) 1995-02-09 1997-04-22 Mitsubishi Denki Kabushiki Kaisha Insulated gate semiconductor device
US5689128A (en) 1995-08-21 1997-11-18 Siliconix Incorporated High density trenched DMOS transistor
US6172398B1 (en) 1997-08-11 2001-01-09 Magepower Semiconductor Corp. Trenched DMOS device provided with body-dopant redistribution-compensation region for preventing punch through and adjusting threshold voltage
US5998833A (en) 1998-10-26 1999-12-07 North Carolina State University Power semiconductor devices having improved high frequency switching and breakdown characteristics
JP2000138370A (ja) 1998-10-30 2000-05-16 Matsushita Electric Works Ltd Ｍｏｓｆｅｔ

Also Published As

Publication number Publication date
EP1340263B1 (en) 2007-03-07
KR20020082482A (ko) 2002-10-31
JP4087248B2 (ja) 2008-05-21
US6566708B1 (en) 2003-05-20
JP2004514293A (ja) 2004-05-13
ATE356439T1 (de) 2007-03-15
GB0028031D0 (en) 2001-01-03
DE60127166D1 (de) 2007-04-19
DE60127166T2 (de) 2008-01-10
WO2002041404A3 (en) 2002-10-10
EP1340263A2 (en) 2003-09-03
WO2002041404A2 (en) 2002-05-23

Similar Documents

Publication Publication Date Title
KR100816253B1 (ko) 트렌치 게이트 전계 효과 트랜지스터 및 그의 제조 방법
US6359308B1 (en) Cellular trench-gate field-effect transistors
US5597765A (en) Method for making termination structure for power MOSFET
US5689128A (en) High density trenched DMOS transistor
US5929481A (en) High density trench DMOS transistor with trench bottom implant
US5897343A (en) Method of making a power switching trench MOSFET having aligned source regions
US6825105B2 (en) Manufacture of semiconductor devices with Schottky barriers
KR100862941B1 (ko) 과전압보호부를 갖는 트렌치 ｄｍｏｓ트랜지스터 및 트렌치 ｄｍｏｓ트랜지스터 제조방법
US6600194B2 (en) Field-effect semiconductor devices
US7795638B2 (en) Semiconductor device with a U-shape drift region
US7989886B2 (en) Alignment of trench for MOS
EP1290735B1 (en) Semiconductor device
US20020055232A1 (en) Method of operation of punch-through field effect transistor
KR20030005385A (ko) 전계 효과 트랜지스터의 구조 및 제조 방법
JPH06224437A (ja) 電界効果トランジスタ及びその製造方法
JPH0774352A (ja) Ｍｏｓｆｅｔ及びその製造方法
KR20020086726A (ko) 감소된 임계 전압을 가진 트렌치 ｄｍｏｓ를 형성하는 방법
US20020195627A1 (en) Lateral superjunction semiconductor device
US7230300B2 (en) Semiconductor device with peripheral trench
US20010023957A1 (en) Trench-gate semiconductor devices
US6133606A (en) High voltage complementary semiconductor device (HV-CMOS) with gradient doping electrodes
EP0853818A1 (en) Low voltage short channel trench dmos transistor
JP2004063844A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 20020716

Patent event code: PA01051R01D

Comment text: International Patent Application

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20061116

Comment text: Request for Examination of Application

N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20070907

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20071029

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20080310

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20080317

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20080317

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20110210

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20120316

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20120316

Start annual number: 5

End annual number: 5

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20140209