KR100780686B1 - Manufacturing method of semiconductor device - Google Patents
Manufacturing method of semiconductor device Download PDFInfo
- Publication number
- KR100780686B1 KR100780686B1 KR1020010038542A KR20010038542A KR100780686B1 KR 100780686 B1 KR100780686 B1 KR 100780686B1 KR 1020010038542 A KR1020010038542 A KR 1020010038542A KR 20010038542 A KR20010038542 A KR 20010038542A KR 100780686 B1 KR100780686 B1 KR 100780686B1
- Authority
- KR
- South Korea
- Prior art keywords
- etching
- silicon substrate
- insulating film
- semiconductor device
- manufacturing
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 30
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 238000005530 etching Methods 0.000 claims abstract description 67
- 239000000758 substrate Substances 0.000 claims abstract description 37
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 32
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 32
- 239000010703 silicon Substances 0.000 claims abstract description 32
- 125000006850 spacer group Chemical group 0.000 claims abstract description 27
- 238000000034 method Methods 0.000 claims abstract description 23
- 239000007789 gas Substances 0.000 claims description 10
- 239000001307 helium Substances 0.000 claims description 6
- 229910052734 helium Inorganic materials 0.000 claims description 6
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 6
- 150000004767 nitrides Chemical class 0.000 claims description 5
- 238000001816 cooling Methods 0.000 claims 1
- 230000008021 deposition Effects 0.000 description 19
- 239000000463 material Substances 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 2
- 239000000112 cooling gas Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
- H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
- H10D84/0147—Manufacturing their gate sidewall spacers
Landscapes
- Drying Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 반도체소자의 제조방법을 개시하며, 개시된 본 발명에 따른 반도체소자의 제조방법은, 게이트전극이 형성된 실리콘기판을 제공하는 단계; 상기 게이트전극을 포함한 실리콘기판 상에 적어도 1 이상의 절연막을 형성하는 단계; 상기 절연막이 형성된 실리콘기판을 식각장비내에 이동시키는 단계; 및 상기 식각장비내의 식각가스의 압력을 10∼100mTorr로 조절하고, RF파워를 100∼500W로 조절하며, 가우스의 사용범위를 10∼30G로 조절하여, 상기 실리콘기판 외곽부의 절연막 부분이 상기 실리콘기판 중심부의 절연막 부분 보다 식각이 빠르게 진행되도록 하는 식각 공정으로 상기 절연막을 식각해서 상기 게이트전극의 측벽에 스페이서를 형성하는 단계;를 포함한다. The present invention discloses a method of manufacturing a semiconductor device, the method of manufacturing a semiconductor device according to the present invention, comprising: providing a silicon substrate having a gate electrode; Forming at least one insulating film on the silicon substrate including the gate electrode; Moving the silicon substrate on which the insulating film is formed into an etching apparatus; And adjusting the pressure of the etching gas in the etching apparatus to 10 to 100 mTorr, adjusting the RF power to 100 to 500 W, and adjusting the use range of the Gaussian to 10 to 30 G, so that the insulating film portion of the outer portion of the silicon substrate is And etching the insulating film to form a spacer on the sidewall of the gate electrode in an etching process such that the etching proceeds faster than the insulating film portion in the central portion.
Description
도 1은 종래기술에 따른 반도체소자의 제조방법을 설명하기 위한 단면도.1 is a cross-sectional view for explaining a method of manufacturing a semiconductor device according to the prior art.
도 2는 종래 기술에 따른 반도체소자의 제조방법에 있어서의 게이트 스페이서 식각 후 산화막 잔류물의 발생을 보여주기 위한 사진.2 is a photograph for showing the generation of oxide residue after the gate spacer etching in the method of manufacturing a semiconductor device according to the prior art.
도 3 및 도 4는 본 발명에 따른 반도체소자의 제조방법을 설명하기 위한 공정 단면도.3 and 4 are cross-sectional views illustrating a method of manufacturing a semiconductor device in accordance with the present invention.
도 5는 본 발명에 따른 반도체소자의 제조방법에 있어서의 스페이서 식각 조건으로 식각한 후의 식각 속도의 경향을 나타낸 도면.5 is a view showing a tendency of the etching rate after etching under the spacer etching conditions in the method of manufacturing a semiconductor device according to the present invention.
- 도면의 주요 부분에 대한 부호의 설명 --Explanation of symbols for the main parts of the drawing-
11 : 실리콘기판 13 : 금속배선 11
15 : 제1산화막 17 : 산화질화막 15: first oxide film 17: oxynitride film
19 : 제2산화막 20 : 절연막19: second oxide film 20: insulating film
본 발명은 반도체소자의 제조방법에 관한 것으로서, 보다 상세하게는, 스페이서용 절연막의 증착 불균일에 반하는 식각조건으로 식각을 진행함으로써 반도체소자의 특성효율을 높이면서 안정적인 스페이서 공정 진행이 가능하도록 할 수 있는 반도체소자의 제조방법에 관한 것이다.The present invention relates to a method for manufacturing a semiconductor device, and more particularly, by performing etching under an etching condition that is inconsistent with deposition unevenness of an insulating film for a spacer, a stable spacer process can be performed while increasing the characteristic efficiency of the semiconductor device. A method for manufacturing a semiconductor device.
반도체소자의 제조에 있어서, 게이트 스페이서 물질로서 산화막 또는 산화질화막이 사용되어 왔으며, 최근에는 소자의 고집적화로 인하여 단일 구조의 스페이서 물질에서 산화막 및 질화막의 다층 구조의 스페이서 물질이 사용되고 있다.In the manufacture of semiconductor devices, an oxide film or an oxynitride film has been used as a gate spacer material, and recently, a spacer material having a multilayer structure of an oxide film and a nitride film has been used in a spacer material having a single structure due to the high integration of the device.
이러한 다층 구조의 스페이서를 이용한 종래기술에 따른 반도체소자의 제조방법을 설명하면 다음과 같다.Referring to the manufacturing method of the semiconductor device according to the prior art using such a multilayer structure spacer as follows.
도 1은 종래기술에 따른 반도체소자의 제조방법을 설명하기 위한 단면도이다.1 is a cross-sectional view illustrating a method of manufacturing a semiconductor device according to the prior art.
삭제delete
종래기술에 따른 반도체소자의 제조방법은, 먼저, 실리콘기판(1) 상에 게이트전극(3)을 형성하고, 상기 게이트전극(3)을 포함한 상기 실리콘기판(1) 상에 제1산화막(5)과 산화질화막(7) 및 제2산화막(9)을 순차적으로 증착한다.In the method of manufacturing a semiconductor device according to the related art, first, a
그다음, 도면에는 도시하지 않았지만, 이방성 식각공정을 통해 상기 제2산화막(9)과 산화질화막(7) 및 제1산화막(5)를 식각하여 게이트전극(5)의 측벽에 스페이서(미도시)를 형성한다.Next, although not shown in the drawing, the
그러나, 상기와 같은 공정으로 진행되는 종래기술에 있어서는 다음과 같은 문제점이 있다.However, in the prior art that proceeds as described above has the following problems.
종래기술에 있어서는, 전기적 특성을 위하여 스페이서를 1000Å 이상의 두께로 형성한다.In the prior art, a spacer is formed to a thickness of 1000 kHz or more for electrical characteristics.
이러한 상황에서, 열공정으로 증착되는 산화막 및 질화막을 이용한 스페이서 공정에서 증착두께의 변화가 발생하게 된다. 예컨데, 기판 중심부에서 보다 기판 외곽부에서 산화막 및 질화막이 더 두껍게 증착되는 현상이 발생하게 된다. In this situation, a change in deposition thickness occurs in a spacer process using an oxide film and a nitride film deposited by a thermal process. For example, a thicker deposition of an oxide film and a nitride film is formed at the outer portion of the substrate than at the center of the substrate.
이러한 증착두께의 변화, 즉, 기판 외곽부에서의 절연막 두께가 기판 중심부에서의 절연막 두께 보다 두껍게 되는 경우, 실리콘기판 내의 증착 두께 균일도가 떨어지게 됨으로써 스페이서 형성을 위한 다층 구조의 식각시에, 도 2에서와 같이, 산화막이 잔존하는 지역이 발생하게 된다.When such a change in deposition thickness, that is, the thickness of the insulating film at the outer periphery of the substrate becomes thicker than the thickness of the insulating film at the center of the substrate, the deposition thickness uniformity in the silicon substrate is lowered, so that the etching of the multilayer structure for forming the spacer is shown in FIG. 2. As such, a region in which the oxide film remains is generated.
따라서, 활성영역에 잔존하는 산화막 등은 반도체소자의 전기적 특성을 저해하는 요인으로 작용한다.Therefore, the oxide film and the like remaining in the active region act as a factor that inhibits the electrical characteristics of the semiconductor device.
이에, 본 발명은 상기 종래기술의 제반 문제점을 해결하기 위하여 안출한 것으로서, 안정적인 스페이서 형성공정이 가능하도록 하여 반도체소자의 전기적 특성 효율을 향상시킬 수 있는 반도체소자의 제조방법을 제공함에 그 목적이 있다.Accordingly, an object of the present invention is to provide a method for manufacturing a semiconductor device capable of improving the efficiency of electrical characteristics of a semiconductor device by enabling a stable spacer forming process to solve the problems of the prior art. .
또한, 본 발명은 스페이서 형성을 위한 식각공정시에 제거되지 않고 잔류하는 산화막이 효과적으로 제거되도록 할 수 있는 반도체소자의 제조방법을 제공함에 그 다른 목적이 있다.In addition, another object of the present invention is to provide a method of manufacturing a semiconductor device capable of effectively removing an oxide film remaining without being removed during an etching process for forming a spacer.
상기 목적을 달성하기 위한 본 발명에 따른 반도체소자의 제조방법은, 게이트전극이 형성된 실리콘기판을 제공하는 단계; 상기 게이트전극을 포함한 실리콘기판 상에 적어도 1 이상의 절연막을 형성하는 단계; 상기 절연막이 형성된 실리콘기판을 식각장비내에 이동시키는 단계; 및 상기 식각장비내의 식각가스의 압력을 10∼100mTorr로 조절하고, RF파워를 100∼500W로 조절하며, 가우스의 사용범위를 10∼30G로 조절하여, 상기 실리콘기판 외곽부의 절연막 부분이 상기 실리콘기판 중심부의 절연막 부분 보다 식각이 빠르게 진행되도록 하는 식각 공정으로 상기 절연막을 식각해서 상기 게이트전극의 측벽에 스페이서를 형성하는 단계;를 포함하는 것을 특징으로 한다.According to an aspect of the present invention, there is provided a method of manufacturing a semiconductor device, the method including: providing a silicon substrate on which a gate electrode is formed; Forming at least one insulating film on the silicon substrate including the gate electrode; Moving the silicon substrate on which the insulating film is formed into an etching apparatus; And adjusting the pressure of the etching gas in the etching apparatus to 10 to 100 mTorr, adjusting the RF power to 100 to 500 W, and adjusting the use range of the Gaussian to 10 to 30 G, so that the insulating film portion of the outer portion of the silicon substrate is And forming a spacer on the sidewall of the gate electrode by etching the insulating layer in an etching process such that the etching proceeds faster than the insulating portion in the center portion.
(실시예)
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.(Example)
Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 3 및 도 4는 본 발명에 따른 반도체소자의 제조방법을 설명하기 위한 공정 단면도이고, 도 5는 본 발명에 따른 반도체소자의 제조방법에 있어서의 스페이서 식각 조건으로 식각한 후의 식각 속도의 경향을 나타낸 도면이다.3 and 4 are cross-sectional views illustrating a method of manufacturing a semiconductor device according to the present invention, and FIG. 5 illustrates a trend of etching speed after etching under spacer etching conditions in the method of manufacturing a semiconductor device according to the present invention. The figure shown.
삭제delete
본 발명에 따른 반도체소자의 제조방법은 산화막 증착 두께의 불균일성, 즉, 실리콘기판 외곽부에서의 산화막 증착 두께가 실리콘기판 중심부에서의 산화막 증착 두께 보다 두꺼운 것으로 인해 스페이서 형성을 위한 식각 공정시에 상기 실리콘기판의 외곽부에서 완전히 식각되지 않고 남게 되는 산화막을 완전히 제거하기 위한 식각 조건을 제시한다. In the method of fabricating a semiconductor device according to the present invention, the silicon deposition thickness is non-uniform, i.e., the thickness of the oxide deposition on the outside of the silicon substrate is thicker than the oxide deposition thickness on the center of the silicon substrate. An etching condition for completely removing the oxide film remaining without being completely etched at the outer portion of the substrate is proposed.
이러한 식각 조건은 기존의 균일한 식각 특성을 나타내는 식각 조건과는 반대로 불균일한 식각특성을 나타내야 하며, 이러한 특성 자체가 증착 두께의 불균일성과 일치하는 경향을 나타내야 한다. 즉, 증착 두께가 두꺼운 실리콘기판의 외곽부 지역은 상대적으로 빠른 식각 속도를 갖도록 해야 하고, 증착 두께가 낮은 실리콘기판의 중심부 지역은 상대적으로 느린 식각 속도를 갖도록 해야 한다. Such etching conditions should exhibit non-uniform etching characteristics as opposed to etching conditions showing conventional uniform etching characteristics, and these characteristics themselves should show a tendency to match the nonuniformity of the deposition thickness. That is, the outer region of the silicon substrate having a thick deposition thickness should have a relatively fast etching speed, and the central region of the silicon substrate having a low deposition thickness should have a relatively slow etching speed.
이러한 식각특성을 이용한 본 발명에 따른 반도체소자의 제조방법은, 먼저, 도 3에 도시된 바와 같이, 실리콘기판(11) 상에 게이트전극(13)을 형성하고, 상기 게이트전극(13)을 포함한 상기 실리콘기판(11) 상에 스페이서 물질로서 제1산화막(15)과 산화질화막(17) 및 제2산화막(19)을 순차적으로 증착한다. 상기 막들(15, 17, 19)은 열공정을 통해 형성한다. 이때, 스페이서 물질로서 상기 제1산화막(15)과 산화질화막(17) 및 제2산화막(19)로 이루어진 삼중 구조 대신에 산화막과 산화질화막으로 이루어진 이중 구조, 산화막 또는 산화질화막의 단일 구조로 형성할 수도 있다. In the method of manufacturing a semiconductor device using the etching characteristics, first, as shown in FIG. 3, a
그다음, 도 4에 도시된 바와같이, 이방성 식각 공정을 통해 상기 제2산화막(19)과 산화질화막(17) 및 제1산화막(15)를 식각하여 게이트전극(13)의 측벽에 스페이서(20)를 형성한다.Next, as shown in FIG. 4, the
여기서, 증착 두께의 불균일성과 일치하는 경향을 나타내는 불균일한 식각특성을 확보하기 위하여, 즉, 증착 두께가 상대적으로 두꺼운 실리콘기판의 외곽부 지역에서의 식각 속도는 상대적으로 빠르게 하고, 증착 두께가 상대적으로 얇은 실리콘기판의 중심부 지역에서의 식각 속도는 상대적으로 느리게 하기 위하여 본 발명에서 사용한 구체적인 식각 조건을 설명하면 다음과 같다.Here, in order to secure non-uniform etching characteristics showing a tendency to coincide with the nonuniformity of the deposition thickness, that is, the etching speed in the outer region of the silicon substrate having a relatively high deposition thickness is relatively fast, and the deposition thickness is relatively high. The etching speed in the central region of the thin silicon substrate is described below in detail with specific etching conditions used in the present invention.
삭제delete
본 발명은 식각장비로서 메리에 타입(MERIE Type)의 건식식각장비를 사용하며, 기타 다른 식각장비를 이용할 수도 있다.The present invention uses a dry etching equipment of the Merrie type (MERIE Type) as the etching equipment, it is also possible to use other etching equipment.
식각공정은 상기 건식식각장비내의 압력을 100mTorr 이하인 상태에서 500W 이하의 파워를 사용하여 실시한다. 바람직하게, 압력을 10∼100mTorr로 조절하고, 파워를 100∼500W로 조절하여 실시한다. The etching process is performed using a power of 500 W or less while the pressure in the dry etching equipment is 100 mTorr or less. Preferably, the pressure is adjusted to 10 to 100 mTorr, and the power is adjusted to 100 to 500 W.
그리고, 식각가스로서는 CF4와 Ar을 사용하되, 상기 CF4와 Ar를 1:2의 비율로 혼합하여 사용한다. 이때, 상기 CF4 가스와 Ar 가스의 전체 혼합량은 100sccm을 넘지 않도록 한다. 바람직하게, 상기 CF4 가스와 Ar 가스의 전체 혼합량은 50∼100sccm으로 한다. In addition, CF 4 and Ar may be used as the etching gas, but CF 4 and Ar may be mixed in a ratio of 1: 2. At this time, the total mixing amount of the CF 4 gas and Ar gas does not exceed 100sccm. Preferably, the total mixing amount of the CF 4 gas and the Ar gas is 50 to 100 sccm.
부가해서, 불균일한 식각특성을 얻기 위한 가장 중요한 벡터는 가우스의 사용범위로서, 가우스(gauss; G)의 적용 정도에 따라 식각 속도의 균일도를 조절할 수 있으며, 본 발명에서는 기판 외곽부에서의 식각 속도가 기판 중심부에서의 식각 속도 보다 빠르게 되도록 하기 위해 가우스를 30G 이하, 바람직하게, 10∼30G로 제어한다.In addition, the most important vector for obtaining non-uniform etching characteristics is the gaussian use range, and the uniformity of the etching rate can be adjusted according to the degree of application of the Gaussian (G). The Gaussian is controlled to 30 G or less, preferably 10 to 30 G, in order to make it faster than the etching rate at the center of the substrate.
한편, 실리콘기판의 쿨링가스로서는 헬륨을 사용하되, 헬륨의 압력은 30Torr 이상이 되지 않도록 한다. 바람직하게, 헬륨의 압력은 10∼30Torr로 유지시킨다. 이때, 상기 헬륨의 압력은 실리콘기판(11)의 중심부와 외곽부에서 서로 다르게 유지되도록 한다.On the other hand, helium is used as the cooling gas of the silicon substrate, but the pressure of helium is not to be more than 30 Torr. Preferably, the pressure of helium is maintained at 10 to 30 Torr. At this time, the pressure of the helium is to be kept different from the center and the outer portion of the silicon substrate (11).
또한, 이와 같은 식각 조건하에서 실리콘기판(11)이 놓여지는 전극의 온도는 0 내지 50 ℃가 되도록 조절한다.In addition, under such etching conditions, the temperature of the electrode on which the
이상과 같은 식각 조건을 이용하여 스페이서 형성을 위한 식각 공정을 진행하여, 예컨데, 도 5에서와 같이, 실리콘기판 외곽부에서의 식각 속도가 중심부에서의 식각 속도 보다 빠른 식각 속도의 변화 형태를 얻을 수 있다.
그러므로, 본 발명은 실리콘기판의 외곽부와 중심부간 식각 속도가 서로 다른 불균일한 식각 특성을 얻을 수 있도록 식각 조건을 제어함으로써, 스페이서용 절연막의 불균일한 증착 두께에도 불구하고 불균일한 증착 두께의 절연막에 대한 스페이서 식각을 신뢰성 있게 수행할 수 있다. 즉, 증착 두께가 상대적으로 두꺼운 실리콘기판 외곽부 지역에서는 식각 속도를 상대적으로 빠르게 하여 많이 식각되도록 하고, 반면, 증착 두께가 상대적으로 얇은 실리콘기판 중심부 지역에서의 식각 속도는 상대적으로 느리게 하여 적게 식각되도록 함으로써, 스페이서 형성을 위한 식각시 상기 실리콘기판 외곽부 지역에서 절연막이 잔류되는 현상 및 그로 인해 반도체소자의 전기적 특성이 저하되는 것을 방지할 수 있다. The etching process for forming the spacer is performed using the etching conditions as described above. For example, as shown in FIG. 5, the etching rate at the outer edge of the silicon substrate is faster than that at the center. have.
Therefore, the present invention controls the etching conditions so that the etching rate between the outer portion and the center of the silicon substrate is different, the etching rate is different, so that the insulating film having a non-uniform deposition thickness despite the non-uniform deposition thickness of the spacer insulating film Spacer etching can be performed reliably. That is, in the outer region of the silicon substrate where the deposition thickness is relatively thick, the etching speed is relatively high, so that the etching rate is relatively high, whereas in the region where the deposition thickness is relatively thin, the etching speed is relatively slow, so that the etching rate is small. As a result, it is possible to prevent a phenomenon in which an insulating film remains in an outer region of the silicon substrate during etching for forming a spacer and thereby lowering electrical characteristics of the semiconductor device.
상기에서 설명한 바와같이, 본 발명에 따른 반도체소자의 제조방법에 있어서는 다음과 같은 효과가 있다.As described above, the semiconductor device manufacturing method according to the present invention has the following effects.
본 발명에 따른 반도체소자의 제조방법에 있어서는, 스페이서를 구성하는 다층의 절연막 증착두께의 불균일성에 따라 식각조건을 구현하므로써 잔류하는 산화 막을 효과적으로 제거할 수 있다.In the method of manufacturing a semiconductor device according to the present invention, the remaining oxide film can be effectively removed by implementing the etching conditions in accordance with the nonuniformity of the multilayer insulating film deposition thickness constituting the spacer.
또한, 잔류하는 산화막을 효과적으로 제거할 수 있어 반도체소자의 전기적 특성을 안정화시킬 수 있다.In addition, the remaining oxide film can be effectively removed to stabilize the electrical characteristics of the semiconductor device.
그리고, 실리콘기판 전체의 스페이서 식각공정이 개선되므로써 반도체소자의 제조수율을 확보할 수 있다.In addition, since the spacer etching process of the entire silicon substrate is improved, the manufacturing yield of the semiconductor device can be secured.
한편, 본 발명은 상술한 특정의 바람직한 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능할 것이다.On the other hand, the present invention is not limited to the above-described specific preferred embodiments, and various changes can be made by those skilled in the art without departing from the gist of the invention claimed in the claims. will be.
Claims (8)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010038542A KR100780686B1 (en) | 2001-06-29 | 2001-06-29 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010038542A KR100780686B1 (en) | 2001-06-29 | 2001-06-29 | Manufacturing method of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030002822A KR20030002822A (en) | 2003-01-09 |
| KR100780686B1 true KR100780686B1 (en) | 2007-11-30 |
Family
ID=27712507
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010038542A KR100780686B1 (en) | 2001-06-29 | 2001-06-29 | Manufacturing method of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100780686B1 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100529438B1 (en) * | 2003-02-04 | 2005-11-17 | 동부아남반도체 주식회사 | Method for manufacturing a sidewall spacer in a semiconductor device |
| TWI334788B (en) | 2004-01-06 | 2010-12-21 | Shiseido Co Ltd | Single phase microemulsion composition, oil in water (o/w) supermicro emulsion external agent, and manufacturing method therefor |
| KR100877878B1 (en) * | 2006-12-26 | 2009-01-12 | 매그나칩 반도체 유한회사 | Method for manufacturing semiconductor device |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100248347B1 (en) * | 1992-10-28 | 2000-03-15 | 김영환 | Spacer Formation Method of Semiconductor Device |
| JP2000196068A (en) * | 1998-12-28 | 2000-07-14 | Mitsubishi Electric Corp | Semiconductor device and manufacture of the semiconductor device |
| US6153483A (en) * | 1998-11-16 | 2000-11-28 | United Microelectronics Corp. | Method for manufacturing MOS device |
| US6235654B1 (en) * | 2000-07-25 | 2001-05-22 | Advanced Micro Devices, Inc. | Process for forming PECVD nitride with a very low deposition rate |
-
2001
- 2001-06-29 KR KR1020010038542A patent/KR100780686B1/en not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100248347B1 (en) * | 1992-10-28 | 2000-03-15 | 김영환 | Spacer Formation Method of Semiconductor Device |
| US6153483A (en) * | 1998-11-16 | 2000-11-28 | United Microelectronics Corp. | Method for manufacturing MOS device |
| JP2000196068A (en) * | 1998-12-28 | 2000-07-14 | Mitsubishi Electric Corp | Semiconductor device and manufacture of the semiconductor device |
| US6235654B1 (en) * | 2000-07-25 | 2001-05-22 | Advanced Micro Devices, Inc. | Process for forming PECVD nitride with a very low deposition rate |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030002822A (en) | 2003-01-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6548405B2 (en) | Batch processing for semiconductor wafers to form aluminum nitride and titanium aluminum nitride | |
| US6361705B1 (en) | Plasma process for selectively etching oxide using fluoropropane or fluoropropylene | |
| US6074959A (en) | Method manifesting a wide process window and using hexafluoropropane or other hydrofluoropropanes to selectively etch oxide | |
| US6468904B1 (en) | RPO process for selective CoSix formation | |
| JP2913936B2 (en) | Method for manufacturing semiconductor device | |
| US6573181B1 (en) | Method of forming contact structures using nitrogen trifluoride preclean etch process and a titanium chemical vapor deposition step | |
| US6103631A (en) | Method of manufacturing semiconductor device | |
| KR100316028B1 (en) | Method for forming metal electrode in memory device | |
| US6461969B1 (en) | Multiple-step plasma etching process for silicon nitride | |
| JP3160961B2 (en) | Dry etching method | |
| KR100780686B1 (en) | Manufacturing method of semiconductor device | |
| KR20050012611A (en) | Fabricating method of semiconductor device with poly/tungsten gate electrode | |
| US7026256B2 (en) | Method for forming flowable dielectric layer in semiconductor device | |
| KR100524805B1 (en) | Method for gapfilling trench in semiconductor device | |
| KR100296133B1 (en) | Metal gate electrode formation method of semiconductor device | |
| KR100670670B1 (en) | Manufacturing method of semiconductor device with landing plug contact structure | |
| KR100459945B1 (en) | Method of manufacturing a semiconductor device | |
| JPH0536645A (en) | Dry etching method | |
| JP3358179B2 (en) | Plasma etching method for polysilicon layer | |
| KR100520140B1 (en) | Method for forming capacitor of semiconductor device | |
| JPH0774148A (en) | Dry etching method | |
| KR100575874B1 (en) | Bit line formation method | |
| KR890004883B1 (en) | Manufacture of polycide structure | |
| KR100348313B1 (en) | Method for fabricating semiconductor device | |
| JPH0828348B2 (en) | Dry etching method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20010629 |
|
| PG1501 | Laying open of application | ||
| A201 | Request for examination | ||
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 20060315 Comment text: Request for Examination of Application Patent event code: PA02011R01I Patent event date: 20010629 Comment text: Patent Application |
|
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20070326 Patent event code: PE09021S01D |
|
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20070622 Patent event code: PE09021S01D |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20071120 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20071123 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20071126 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| FPAY | Annual fee payment |
Payment date: 20101025 Year of fee payment: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20101025 Start annual number: 4 End annual number: 4 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |