KR100786877B1 - 유기 발광 표시 장치 - Google Patents
유기 발광 표시 장치 Download PDFInfo
- Publication number
- KR100786877B1 KR100786877B1 KR1020070002060A KR20070002060A KR100786877B1 KR 100786877 B1 KR100786877 B1 KR 100786877B1 KR 1020070002060 A KR1020070002060 A KR 1020070002060A KR 20070002060 A KR20070002060 A KR 20070002060A KR 100786877 B1 KR100786877 B1 KR 100786877B1
- Authority
- KR
- South Korea
- Prior art keywords
- pixel
- light emitting
- organic light
- pixel electrode
- recess
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/124—Insulating layers formed between TFT elements and OLED elements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/80—Constructional details
- H10K59/88—Dummy elements, i.e. elements having non-functional features
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
화소 구동 불량을 방지할 수 있는 유기 발광 표시 장치를 제공한다. 본 유기 발광 표시 장치는 화소 영역과 비화소 영역이 정의된 기판, 기판 위에 형성되고 화소 영역과 비화소 영역 사이에 제1 리세스가 형성된 평탄화막, 및 화소 영역의 평탄화막 위에 형성되고 제1 화소 전극, 유기 발광층 및 제2 화소 전극이 순차적으로 적층되며 제2 화소 전극이 비화소 영역까지 형성된 구조를 가지는 유기 발광 다이오드들을 포함한다. 그리고, 유기 발광 다이오드들 중 화소 영역의 가장 자리에 위치하는 유기 발광 다이오드의 제1 화소 전극이 제1 리세스까지 연장 형성되어 제1 리세스에서 제2 화소 전극과 접촉한다.
유기발광표시장치, 제2화소전극, COD, 제1화소전극, 더미화소
Description
도 1은 본 발명의 제1 실시예에 따른 유기 발광 표시 장치를 나타낸 평면도이다.
도 2는 도 1의 "A" 부분에 대한 확대도이다.
도 3은 도 1의 ⅢA-ⅢA'선과 도 2의 ⅢB-ⅢB'선에 따른 단면을 나타낸 도면이다.
본 발명은 화소 구동 불량을 방지할 수 있는 유기 발광 표시 장치에 관한 것이다.
유기 발광 표시 장치(organic light emitting display)는 유기 물질에 양극(anode)과 음극(cathode)을 통하여 주입된 전자와 정공이 재결합(recombination)하여 여기자(exciton)을 형성하고, 형성된 여기자로부터의 에너지에 의해 특정한 파장의 빛이 발생하는 현상을 이용한 자체 발광형 표시 장치이다. 따라서, 유기 발광 표시 장치는 백라이트와 같은 별도의 광원이 요구되지 않아 소비 전력이 낮을 뿐만 아니라 광시야각 및 빠른 응답속도 확보가 용이하다는 장점이 있어 차세대 표 시 장치로서 주목받고 있다.
유기 발광 표시 장치는 구동 방식에 따라 수동 구동형(passive matrix type)과 능동 구동형(active matrix type)으로 구분되는데, 최근에는 낮은 소비 전력, 고정세, 빠른 응답 속도, 광시야각 및 박형화 구현이 가능한 능동 구동형이 주로 적용되고 있다.
이러한 능동 구동형 유기 발광 표시 장치에서는 기판에 실제 화상 표시가 이루어지는 화소 영역이 형성되고 화소 영역 주변으로 화소 영역을 구동하기 위한 데이터 드라이버(data drive)와 스캔 드라이버(scan driver)가 형성된다. 화소 영역에 화상 표현의 기본 단위인 화소(pixel)가 매트릭스 형태로 배열되고, 각각의 화소마다 적(red; R), 녹(green; G), 청(blue; B)을 내는 각각의 유기 발광층을 사이에 두고 양극의 제1 화소 전극과 음극의 제2 화소 전극이 순차적으로 형성되는 유기 발광 다이오드가 배치된다. 그리고, 각 화소마다 평탄화막을 사이에 두고 유기 발광 다이오드와 접속하여 박막 트랜지스터(thin film transistor; TFT, 이하 TFT라 칭함)가 형성되어 화소를 독립적으로 제어한다.
여기서, 유기 발광 다이오드의 제2 화소 전극은 전면 전극의 형태로 기판의 전면 위에 형성되어 화소 영역에 배열된 다수의 화소에 공통적으로 음극 전압을 제공한다. 따라서, 화소 영역 주변의 기판에 스캔 드라이버 또는 데이터 드라이버 위로 제2 화소 전극이 배열되는 영역, 이른바 COD(cathode on driver) 영역이 존재하게 된다.
그런데, 유기 발광 표시 장치에서 유기 발광 다이오드와 박막 트랜지스터 사 이에 존재하는 평탄화막이 통상적으로 아크릴(acryl) 등으로 이루어지기 때문에, 막 특성상 유기 발광 다이오드 형성 등의 후속 공정 시 평탄화막이 수축되어 화소 영역의 평탄화막 하부에 위치하는 전극들과 COD 영역의 스캔 드라이버 또는 데이터 드라이버가 불필요하게 연결되는 문제가 발생할 수 있다.
이러한 화소 영역과 COD 영역 사이의 불필요한 연결은 화소 구동 불량을 야기하여 결국 유기 발광 표시 장치의 표시 품질 저하를 유발하게 된다.
화소 구동 불량을 방지할 수 있는 유기 발광 표시 장치를 제공한다.
상술한 본 발명의 목적을 달성하기 위하여, 본 발명에 따른 유기 발광 표시 장치는 화소 영역과 비화소 영역이 정의된 기판, 기판 위에 형성되고 화소 영역과 비화소 영역 사이에 제1 리세스가 형성된 평탄화막, 및 화소 영역의 평탄화막 위에 형성되고 제1 화소 전극, 유기 발광층 및 제2 화소 전극이 순차적으로 적층되며 제2 화소 전극이 비화소 영역까지 형성된 구조를 가지는 유기 발광 다이오드들을 포함한다. 그리고, 유기 발광 다이오드들 중 화소 영역의 가장 자리에 위치하는 유기 발광 다이오드의 제1 화소 전극이 제1 리세스까지 연장 형성되어 제1 리세스에서 제2 화소 전극과 접촉한다.
또한, 평탄화막 위에 형성되고 제1 화소 전극을 인접 화소 전극과 분리하는 화소 정의막을 더욱 포함하고, 화소 정의막에 제1 리세스와 관통하는 제2 리세스가 형성될 수 있다.
또한, 비화소 영역에 형성된 스캔 드라이버 및 데이터 드라이버를 더욱 포함할 수 있으며, 제1 리세스가 화소 영역과 스캔 드라이버 또는 상기 데이터 드라이버 위로 제2 화소 전극이 형성되는 영역 사이에 위치할 수 있다.
또한, 평탄화막 하부에 형성된 박막 트랜지스터를 더욱 포함할 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도 1은 본 발명의 실시예에 따른 유기 발광 표시 장치의 평면도이고, 도 2는 도 1의 "A" 부분에 대한 확대도이며, 도 3은 도 1의 ⅢA-ⅢA'선과 도 2의 ⅢB-ⅢB'선에 따른 단면을 나타낸다.
도 1을 참조하면, 기판(100)에 실제 화상 표시가 이루어지는 화소 영역(110)이 형성되고 화소 영역(110)에 화상 표현의 기본 단위인 화소(111)가 매트릭스 형태로 배열된다. 화소 영역(110) 주변으로 패드부(160)를 통해 입력되는 신호에 의해 화소 영역(110)을 구동하기 위한 스캔 드라이버(120) 및 데이터 드라이버(130)와, 화소 영역(110)의 화소(111)로 전원 전압을 제공하기 위한 전원 라인(140), 및 화소 영역(110)의 유기 발광 다이오드(L1)를 구성하는 제2 화소 전극(340)으로 음극 전압을 제공하기 위한 제2 화소 전극 배선(254)이 형성된다. 제2 화소 전극(340)은 비아홀(323)을 통하여 제2 화소 전극 배선(254)과 콘택하면서 전면 전극의 형태로 기판(100) 위에 형성된다.
일례로, 화소(111)는 스위칭 소자인 제1 및 제2 제1 TFT(T1, T2)와 저장 캐패시터(Cst) 및 발광 소자인 유기 발광 다이오드(L1)로 이루어질 수 있으나 화소(111)의 구성은 이에 한정되지 않는다.
본 실시예에서 제1 TFT(T1)는 스캔 라인(SL1) 및 데이터 라인(DL1)에 각각 연결되어 스캔 라인(SL1)에 입력되는 스위칭 전압에 따라 데이터 라인(DL1)에서 입력되는 데이터 전압을 제2 TFT(T2)로 전송한다. 저장 캐패시터(Cst)는 제1 TFT(T1) 및 전원 라인(VDD)에 각각 연결되어 제1 TFT(T1)로부터 전송되는 전압과 전원 라인(VDD)에 공급되는 전압의 차이에 해당하는 전압(Vgs)을 저장한다.
제2 TFT(T2)는 전원 라인(VDD) 및 저장 캐패시터(Cst)에 각각 연결되어 저장 캐패시터(Cst)에 저장된 전압(Vgs)과 문턱 전압(Vth)의 차이의 자승에 비례하는 출력 전류(Id)를 유기 발광 다이오드(L1)로 공급하고, 유기 발광 다이오드(L1)가 출력 전류(Id)에 의해 발광한다. 이때, 출력 전류(Id)는 아래의 [수학식 1]로 나타낼 수 있으며 [수학식 1]에서 β는 비례 상수를 나타낸다.
한편, 화소 영역(110)의 화소들(111) 중 가장 자리에 위치하는 화소는 더미 화소(112)로서 실제 화상 표시 동작에는 참여하지 않지만 화소(111)와 동일한 구성으로 이루어져 이에 대한 테스트를 통해 화소(111)에 대한 특성 등을 확인할 수 있 다. 그리고, 스캔 드라이버(120) 위로 제2 화소 전극(340)이 형성되는 COD 영역(COD, 도 2 참조)과 화소 영역(110) 사이의 영역에 더미 화소(112)의 테스트를 위한 패드들(미도시)이 형성된다.
도 2 및 도 3에서도 알 수 있는 바와 같이, 더미 화소(112)는 다른 영역에 위치하는 화소(111)와 동일한 구성을 갖는다. 다만, 더미 화소(112)의 유기 발광 다오드(L2)를 구성하는 제1 화소 전극(315)이 화소 영역(110)과 COD 영역(COD) 사이의 영역까지 연장되어 형성된다. 이때, 도면에 상세하게 도시되지는 않았지만, 제1 화소 전극(315)이 테스트를 위한 상기 패드들을 선택적으로 덮을 수 있다.
도 3을 참조하여, 화소(111)의 구성과 더미 화소(112)의 유기 발광 다이오드(L2)의 구성을 좀 더 상세하게 살펴본다.
도 3에 나타낸 바와 같이, 기판(100) 상에 버퍼층(200)이 형성되고, 버퍼층(200) 상에 소오스 및 드레인 영역(211, 212)과 이들 사이의 채널 영역(213)으로 이루어지는 액티브층(210)이 형성된다. 액티브층(210)을 덮도록 버퍼층(200) 위에 게이트 절연막(220)이 형성되고, 액티브층(210) 위로 게이트 절연막(220) 상에 게이트 전극(230)이 형성된다. 게이트 전극(230)을 덮도록 게이트 절연막(220) 위로 층간 절연막(240)이 형성되고, 층간 절연막(240) 상에 게이트 절연막(220) 및 층간 절연막(240)에 구비된 제1 콘택홀(221, 241) 및 제2 콘택홀(222, 242)을 통하여 소오스 및 드레인 영역(211, 212)과 전기적으로 연결되어 소오스 및 드레인 전극(251, 252)이 각각 형성됨으로써 TFT(T2)를 구성하게 된다. 또한, 소오스 및 드레인 전극(251, 252)의 형성 시 층간 절연막(240) 상에 전원 라인(VDD)도 형성된 다.
여기서, 기판(100)은 절연 재질 또는 금속 재질로 이루어질 수 있고, 절연 재질로 유리 또는 플라스틱이 사용될 수 있으며, 금속 재질로 스테인레스 스틸(stainless steel; SUS)이 사용될 수 있다.
버퍼층(200)은 액티브층(210)의 형성 시 기판(100)의 불순물들이 확산하는 것을 방지하며, 일례로 실리콘 질화물(SiN)층 또는 실리콘 질화물(SiN)층과 실리콘 산화물(SiO2)층의 적층 구조로 이루어질 수 있다.
게이트 전극(230)은 금속층, 일례로 MoW막, Al막, Cr막 및 Al/Cr막 중 선택되는 어느 하나로 이루어질 수 있다. 소오스 및 드레인 전극(251, 252)은 금속층, 일례로 Ti/Al막 또는 Ti/Al/Ti막으로 이루어질 수 있다.
한편, TFT(T2)를 덮으면서 층간 절연막(240) 위에 평탄화막(260)이 형성된다. 평탄화막(260) 상에 평탄화막(260)에 구비된 비아홀(261)을 통하여 TFT(T2)의 드레인 전극(252)과 전기적으로 연결되어 제1 화소 전극(310, 315)이 형성되고, 제1 화소 전극(310, 315) 상에 유기 발광층(330)과 제2 화소 전극(340)이 순차적으로 적층되어 유기 발광 다이오드(L1, L2)를 구성하게 된다.
이때, 제2 화소 전극(340)은 전면 전극의 형태로 기판(100) 위에 형성되고, 제1 화소 전극(310, 315)은 화소 정의막(320)에 의해 인접 화소의 제1 화소 전극(미도시)과 전기적으로 분리되며, 화소 정의막(320)에 구비된 개구부(321, 322)를 통하여 유기 발광층(330)과 접촉한다. 화소 영역(110)과 비화소 영역의 COD 영 역(COD, 도 2 참조) 사이의 영역에 위치하는 평탄화막(260)과 화소 정의막(320)에 골 형상을 가지며 연장되면서 서로 관통하는 제1 리세스(262)와 제2 리세스(323)가 각각 형성되어 화소 영역(110)과 COD 영역(COD) 사이를 분리한다. 그리고, 화소 영역(110)의 가장 자리 영역에 위치하는 유기 발광 다이오드(L2)의 제1 화소 전극(315)이 제1 리세스(262)까지 연장 형성되어 제1 및 제2 리세스(262, 323)에서 제1 화소 전극(315)과 제2 화소 전극(340)이 접촉하게 된다.
일례로, 제1 화소 전극(310, 315)은 정공을 주입하는 기능을 수행하고 제2 화소 전극(340)은 전자를 주입하는 기능을 수행할 수 있으나 그 반대의 경우도 가능하다. 제1 화소 전극(310, 315)은 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)로 이루어지는 제1 투명 전극으로 이루어질 수도 있고, 유기 발광 다이오드 (L1, L2)의 발광 방향에 따라 제1 투명 전극 위에 도전성 반사막과 제2 투명 전극을 더 포함할 수 있다. 반사막은 유기 발광층(330)에서 발생되는 빛을 반사하여 발광 효율을 높이면서 전기 전도도(electrical conductivity)를 개선하는 기능을 수행하며, 일례로 알루미늄(Al), 알루미늄-합금(Al-alloy), 은(Ag), 은-합금(Ag-alloy), 금(Au) 또는 금-합금(Au-alloy)으로 이루어질 수 있다. 제2 투명 전극은 반사막의 산화를 억제하면서 유기 발광층(330)과 반사막 사이의 일함수 관계를 개선하는 기능을 수행하며, 제1 투명 전극과 마찬가지로 ITO 또는 IZO로 이루어질 수 있다.
유기 발광층(330)은 실제 발광이 이루어지는 발광층과 발광층의 상하부에 위치하여 정공이나 전자 등의 캐리어를 발광층까지 효율적으로 전달시켜 주기 위한 유기층을 더 포함할 수 있다. 일례로, 유기층은 발광층과 제1 화소 전극(310, 315) 사이에 형성되는 정공 주입층 및 정공 전달층과 발광층과 제2 화소 전극(340) 사이에 형성되는 전자 전달층과 전자 주입층 중 적어도 하나 이상을 포함할 수 있다.
제2 화소 전극(340)은 유기 발광 다이오드(L1)의 발광 방향에 따라 투명 도전막 또는 불투명 도전막으로 이루어질 수 있고, 투명 도전막의 경우 100Å 내지 180Å의 두께를 가질 수 있다. 또한, 투명 도전막은 IZO, ITO 또는 MgAg로 이루어질 수 있고 불투명 도전막은 Al으로 이루어질 수 있다.
상기 실시예에 의하면, TFT(T2) 위로 COD 영역(COD)과 화소 영역(110)이 제1및 제2 리세스(262, 323)에 의해 서로 분리됨에 따라 평탄화막(260) 또는 화소 정의막(320)에서 막 수축이 발생되더라도 제1 및 제2 리세스(262, 323)에 의해 COD 영역(COD)의 스캔 또는 데이터 드라이버(120, 130)와 화소 영역(110)의 평탄화막(260) 하부에 위치하는 전극들 사이의 불필요한 연결이 방지될 수 있다.
또한, 리세스들(262, 323)이 형성되는 부분에 더미 화소(112)의 유기 발광 다이오드(L2)를 구성하는 제1 화소 전극(315)이 연장 형성됨에 따라, 제2 화소 전극(340)이 얇은 두께를 가져서 리세스들(262, 323)에서 단선되더라도 제1 화소 전극(315)에 의해 단선이 보상될 수 있다.
상기에서는 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범 위에 속하는 것은 당연하다.
상술한 바와 같이 본 발명에 따른 유기 발광 표시 장치는 화소 영역과 비화소 영역의 COD 영역 사이에 리세스를 형성하여 이들 사이를 서로 분리시키고, 더미 화소의 제1 화소 전극을 리세스까지 연장 형성함으로써, 화소 영역과 COD 영역 사이의 불필요한 연결을 방지하면서 리세스에서 야기되는 제2 화소 전극의 단선을 보상할 수 있다.
따라서, 본 발명은 화소 구동 불량을 예방할 수 있으므로 유기 발광 표시 장치의 표시 품질을 개선할 수 있다.
Claims (5)
- 화소 영역과 비화소 영역이 정의된 기판;상기 기판 위에 형성되고 상기 화소 영역과 상기 비화소 영역 사이에 제1 리세스가 형성된 평탄화막; 및상기 화소 영역의 상기 평탄화막 위에 형성되고, 제1 화소 전극, 유기 발광층 및 제2 화소 전극이 순차적으로 적층되며, 상기 제2 화소 전극이 상기 비화소 영역까지 형성된 구조를 가지는 유기 발광 다이오드들을 포함하고,상기 유기 발광 다이오드들 중 상기 화소 영역의 가장 자리에 위치하는 유기 발광 다이오드의 제1 화소 전극이 상기 제1 리세스까지 연장 형성되어 상기 제1 리세스에서 상기 제2 화소 전극과 접촉하는 유기 발광 표시 장치.
- 제1 항에 있어서,상기 평탄화막 위에 형성되고 상기 제1 화소 전극을 인접 화소 전극과 분리하는 화소 정의막을 더욱 포함하고,상기 화소 정의막에 상기 제1 리세스와 관통하는 제2 리세스가 형성되는 유기 발광 표시 장치.
- 제1 항에 있어서,상기 비화소 영역에 형성된 스캔 드라이버 및 데이터 드라이버를 더욱 포함 하는 유기 발광 표시 장치.
- 제3 항에 있어서,상기 제1 리세스가 상기 화소 영역과 상기 스캔 드라이버 또는 상기 데이터 드라이버 위로 상기 제2 화소 전극이 형성되는 영역 사이에 위치하는 유기 발광 표시 장치.
- 제1 항에 있어서,상기 평탄화막 하부에 형성된 박막 트랜지스터를 더욱 포함하는 유기 발광 표시 장치.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070002060A KR100786877B1 (ko) | 2007-01-08 | 2007-01-08 | 유기 발광 표시 장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070002060A KR100786877B1 (ko) | 2007-01-08 | 2007-01-08 | 유기 발광 표시 장치 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100786877B1 true KR100786877B1 (ko) | 2007-12-20 |
Family
ID=39147393
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070002060A KR100786877B1 (ko) | 2007-01-08 | 2007-01-08 | 유기 발광 표시 장치 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100786877B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US12069904B2 (en) | 2020-12-30 | 2024-08-20 | Lg Display Co., Ltd. | Light emitting diode display apparatus |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20060002668A (ko) * | 2004-07-03 | 2006-01-09 | 삼성에스디아이 주식회사 | 유기전계 발광표시장치 및 그의 제조방법 |
JP2006054111A (ja) | 2004-08-12 | 2006-02-23 | Sony Corp | 表示装置 |
JP2006058751A (ja) | 2004-08-23 | 2006-03-02 | Mitsubishi Electric Corp | アクティブマトリクス型表示装置およびアクティブマトリクス型表示装置の製造方法 |
KR20060059722A (ko) * | 2004-11-29 | 2006-06-02 | 삼성에스디아이 주식회사 | 보조 전극 라인을 구비하는 유기전계발광소자 및 그의제조 방법 |
-
2007
- 2007-01-08 KR KR1020070002060A patent/KR100786877B1/ko active IP Right Grant
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20060002668A (ko) * | 2004-07-03 | 2006-01-09 | 삼성에스디아이 주식회사 | 유기전계 발광표시장치 및 그의 제조방법 |
JP2006054111A (ja) | 2004-08-12 | 2006-02-23 | Sony Corp | 表示装置 |
JP2006058751A (ja) | 2004-08-23 | 2006-03-02 | Mitsubishi Electric Corp | アクティブマトリクス型表示装置およびアクティブマトリクス型表示装置の製造方法 |
KR20060059722A (ko) * | 2004-11-29 | 2006-06-02 | 삼성에스디아이 주식회사 | 보조 전극 라인을 구비하는 유기전계발광소자 및 그의제조 방법 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US12069904B2 (en) | 2020-12-30 | 2024-08-20 | Lg Display Co., Ltd. | Light emitting diode display apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100805154B1 (ko) | 유기 발광 표시 장치 및 그 제조 방법 | |
KR100846711B1 (ko) | 유기 발광 표시 장치 및 그 제조 방법 | |
KR100859691B1 (ko) | 유기 발광 표시 장치 및 이의 제조 방법 | |
KR100830981B1 (ko) | 유기 발광 표시 장치 | |
KR100932989B1 (ko) | 유기 발광 표시 장치 및 그 제조 방법 | |
KR100963075B1 (ko) | 유기전계발광 표시 장치 | |
KR102565907B1 (ko) | 표시장치 및 전계발광 표시장치 | |
KR100729077B1 (ko) | 유기 발광 표시장치 | |
KR102476562B1 (ko) | 전계발광 표시장치 | |
US10756305B2 (en) | Electroluminescence display apparatus | |
JP2008515129A (ja) | 表示装置 | |
KR20180032249A (ko) | 표시 장치 | |
KR20070067826A (ko) | 전계발광소자와 전계발광소자의 커패시터 | |
KR102476561B1 (ko) | 전계발광 표시장치 | |
US10665820B2 (en) | Display device | |
KR20090005541A (ko) | 유기전계발광표시장치 | |
KR20170080242A (ko) | 유기발광소자 표시장치 | |
KR102361115B1 (ko) | 전계발광 표시장치 | |
KR100786877B1 (ko) | 유기 발광 표시 장치 | |
KR20050049688A (ko) | 이중 화소분리구조를 갖는 유기전계발광표시장치 | |
KR100846714B1 (ko) | 유기 발광 표시 장치 | |
KR100658755B1 (ko) | 유기 발광 표시 장치 및 그 제조 방법 | |
KR20220043553A (ko) | 유기 발광 표시 장치 | |
KR20190063964A (ko) | 전계발광 표시장치 | |
KR20230102691A (ko) | 전계발광 표시장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121130 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20131129 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20141128 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20181126 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20191202 Year of fee payment: 13 |