[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR100751995B1 - 인쇄회로기판 및 그 제조방법 - Google Patents

인쇄회로기판 및 그 제조방법 Download PDF

Info

Publication number
KR100751995B1
KR100751995B1 KR1020060060803A KR20060060803A KR100751995B1 KR 100751995 B1 KR100751995 B1 KR 100751995B1 KR 1020060060803 A KR1020060060803 A KR 1020060060803A KR 20060060803 A KR20060060803 A KR 20060060803A KR 100751995 B1 KR100751995 B1 KR 100751995B1
Authority
KR
South Korea
Prior art keywords
component
insulating layer
circuit board
printed circuit
layer
Prior art date
Application number
KR1020060060803A
Other languages
English (en)
Inventor
조석현
민병렬
유제광
서해남
김병문
조지홍
조한서
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020060060803A priority Critical patent/KR100751995B1/ko
Priority to DE102007029713A priority patent/DE102007029713A1/de
Priority to US11/819,925 priority patent/US20080000680A1/en
Priority to JP2007171978A priority patent/JP2008016844A/ja
Priority to CNA2007101232472A priority patent/CN101098584A/zh
Application granted granted Critical
Publication of KR100751995B1 publication Critical patent/KR100751995B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

본 발명은 방열특성을 향상시켜 내열 신뢰성을 확보하고, 공정시간을 단축시켜 공정비용을 줄일 수 있는 인쇄회로기판 및 그 제조방법에 관한 것이다.
접속부재, 방열층, 간섭현상, 부품

Description

인쇄회로기판 및 그 제조방법{Printed Circuit Board and Fabricating Method of the same}
도 1은 본 발명의 제 1 실시 예에 따른 인쇄회로기판을 나타내는 단면도이다.
도 2는 본 발명의 제 2 실시 예에 따른 인쇄회로기판을 나타내는 단면도이다.
도 3은 본 발명의 제 3 실시 예에 따른 인쇄회로기판을 나타내는 단면도이다.
도 4a 내지 도 4e는 도 3에 도시된 인쇄회로기판의 제조방법을 나타내는 공정 단면도이다.
도 5는 본 발명의 제 4 실시 예에 따른 인쇄회로기판을 나타내는 단면도이다.
도 6은 본 발명의 제 5 실시 예에 따른 인쇄회로기판을 나타내는 단면도이다.
도 7은 본 발명의 제 6 실시 예에 따른 인쇄회로기판을 나타내는 단면도이다.
도 8a 내지 도 8d는 도 7에 도시된 인쇄회로기판의 제조방법을 나타내는 공정 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
2, 12, 14 : 절연층 4a, 4b, 6 : 동박
6a : 접속부재 10 : 원판
16 : 블라인드 비아홀 22 : 부품
본 발명은 인쇄회로기판 및 그 제조방법에 관한 것으로, 특히 방열특성을 향상시켜 내열 신뢰성을 확보하고, 공정시간을 단축시켜 공정비용을 줄일 수 있는 인쇄회로기판 및 그 제조방법에 관한 것이다.
휴대용 전자제품이 소형화하면서 이에 반도체가 내장될 공간은 더욱 줄어들고, 제품은 더욱 다기능화되고 있다. 따라서 단위 체적당 실장효율을 높이기 위해서 패키지는 경박단소화에 부응할 수밖에 없다.
이러한 패키지의 경박단소화에 부응하기 위하여 부품과 인쇄회로기판의 두께를 얇게 하거나 인쇄회로기판 표면에 실장 되는 부품을 인쇄회로기판 표면이 아닌 내부에 내장하는 방법이 요구되면서 칩 내장(Chip Embedded)을 위한 인쇄회로기판 의 다양한 제조방법이 연구되고 있다.
이와 같이 인쇄회로기판에 칩을 내장하는 기술은 한국 공개특허 제2006-5840호 또는 미국 공개특허 2005/0255303호에 기술된 바와 같이 인쇄회로기판 내부에 공간을 형성한 후 부품을 삽입하는 형태로 발전 되어 왔다.
그러나, 이와 같은 기술을 이용하여 인쇄회로기판에 칩을 내장할 경우 층간 연결을 위해 절연물질에 별도의 홀을 가공한 후 도금을 통해 연결을 하기 때문에 많은 공정시간이 필요할 뿐만 아니라 많은 공정비용이 발생하게 되는 문제가 있다.
또한, 이와 같은 종래의 칩 내장 기술은 두께가 서로 다른 부품이 인쇄회로기판 내부에 실장 될 경우 각 부품과 연결되는 부분의 정밀도가 저하되는 문제가 있다.
따라서, 본 발명은 공정시간을 단축시켜 공정비용을 줄일 수 있는 인쇄회로기판 및 그 제조방법을 제공하는 것을 목적으로 한다.
또한, 본 발명은 인쇄회로기판 내부에 실장 되는 부품의 두께에 관계없이 각 부품이 연결되는 부분의 정밀도를 향상시킬 수 있는 인쇄회로기판 및 그 제조방법을 제공하는 것을 목적으로 한다.
그리고, 본 발명은 수직방향 및 수평방향으로의 방열특성을 향상시켜 방열 효과를 향상시킬 수 있는 인쇄회로기판 및 그 제조방법을 제공하는 것을 목적으로 한다.
마지막으로, 본 발명은 인쇄회로기판 내부에 실장 되는 부품들을 차폐시켜 부품들 사이의 신호 간섭현상을 줄일 수 있는 인쇄회로기판 및 그 제조방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위하여, 본 발명의 일 실시 예에 따른 인쇄회로기판은 제 1 절연층; 상기 제 1 절연층의 상부에 도체로 형성된 다수의 층간 접속부재; 상기 접속부재와 동일한 두께를 갖도록 상기 제 1 절연층 위에 적층 된 제 2 절연층; 상기 제 2 절연층 위에 적층 된 제 3 절연층; 상기 제 1 절연층 및 상기 제 3 절연층에 외층에 각각 형성된 회로패턴; 및 상기 회로패턴과 상기 접속부재를 전기적으로 연결시키기 위하여 상기 제 1 절연층과 상기 제 3 절연층에 형성된 다수의 블라인드 비아홀을 포함하는 것을 특징으로 한다.
본 발명의 다른 실시 예에 따른 인쇄회로기판은 제 1 절연층; 상기 제 1 절연층의 상부에 도체로 형성된 다수의 층간 접속부재; 상기 접속부재 사이 공간을 채울수 있는 두께로 상기 제 1 절연층 위에 적층 된 제 2 절연층; 상기 제 1 절연층 및 상기 제 2 절연층의 외층에 각각 형성된 회로패턴; 및 상기 회로패턴과 상기 접속부재를 전기적으로 연결하기 위해 상기 제 1 절연층과 상기 제 2 절연층에 형성된 다수의 블라인드 비아홀을 포함하는 것을 특징으로 한다.
본 발명의 일 실시 예에 따른 인쇄회로기판의 제조방법은 (a) 제 1 절연층의 제 1 면과 제 2 면에 동박이 적층 된 동박적층판을 준비하는 단계; (b) 상기 제 1 절연층의 제 1 면에 적층 된 동박을 선택적으로 제거하여 도체로 된 다수의 층간 접속부재를 형성하는 단계; (c) 상기 제 1 절연층 위에 제 2 절연층과 1면이 동박으로 이루어진 RCC를 적층하는 단계; (d) 최외층의 동박과 상기 제 1 절연층 및 제 2 절연층에 블라인드 비아홀을 형성하는 단계; 및 (e) 상기 최외층 동박을 패터닝하여 회로패턴을 형성하는 단계를 포함하는 것을 특징으로 한다.
본 발명의 다른 실시 예에 따른 인쇄회로기판은 (a) 제 1 절연층의 제 1 면과 제 2 면에 동박이 적층 된 동박적층판을 준비하는 단계; (b) 상기 제 1 절연층의 제 1 면에 적층 된 동박을 선택적으로 제거하여 도체로 된 다수의 층간 접속부재를 형성하는 단계; (c) 상기 제 1 절연층 위에 제 2 절연층을 적층하는 단계; (d) 상기 제 2 절연층 위에 제 3 절연층과 1면이 동박으로 이루어진 RCC를 적층하는 단계; (e) 상기 제 1 절연층 및 제 3 절연층에 블라인드 비아홀을 형성하는 단계; 및 (f) 상기 최외층 동박을 패터닝하여 회로패턴을 형성하는 단계를 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 상세하게 설명한다.
도 1은 본 발명의 제 1 실시 예에 따른 인쇄회로기판을 나타내는 단면도이다.
도 1을 참조하면, 본 발명의 제 1 실시 예에 따른 인쇄회로기판은 제 1 절연층(2) 및 제 1 절연층(2)의 하부에 적층 된 제 1 회로패턴(4a)과 제 1 절연층(2)의 상부에 형성된 다수의 층간 접속부재(6a) 및 방열층(6)을 포함하는 원판(10)과, 제 1 절연층(2)의 상부에 적층 된 제 2 절연층(12), 제 2 절연층(12)과 접속부재(6a) 및 방열층(6) 상부에 적층 된 제 3 절연층(14), 제 3 절연층(14) 위에 형성된 제 2 회로패턴(4b)을 포함한다. 이때, 제 1 절연층(2), 제 2 절연층(12) 및 제 3 절연층(14)은 동일한 물질이 사용되거나 서로 다른 물질이 사용될 수 있다.
또한, 본 발명의 제 1 실시 예에 따른 인쇄회로기판은 다수의 층간 접속부재(6a) 및 방열층(6)을 제 1 회로패턴(4a) 및 제 2 회로패턴(4b)에 전기적으로 접속하기 위한 다수의 블라인드 비아홀(16)이 제 1 절연층(2)과 제 3 절연층(14)에 형성된다.
원판(10)은 제 1 절연층(2), 제 1 절연층(2)의 하부에 형성된 제 1 회로패턴(4a), 제 1 절연층(2)의 상부에 형성된 접속부재(6a) 및 방열층(6)을 포함한다.
접속부재(6a)는 제 1 절연층(2)의 상부, 즉 제 2 절연층(12)의 내부에 형성되어 제 2 절연층(12)의 층간 연결 즉, 상부와 하부를 전기적으로 연결하기 위한 내부 비아홀로 사용된다. 이러한, 접속부재(6a)는 제 1 동박(4a) 보다 큰 두께를 갖고, 일반적으로 원통형으로 형성되어 인쇄회로기판 내부에서 발생 되는 열을 수직방향으로 방출하는 역할을 한다. 이때, 접속부재(6a)는 원통형뿐만 아니라 사각, 삼각형과 같은 다각형 형태로 형성될 수도 있다.
방열층(6)은 제 1 절연층(2)의 상부 즉, 제 2 절연층(12)의 내부에 제 1 동박(4a) 보다 큰 두께를 갖도록 형성되어 인쇄회로기판에서 발생 되는 열은 수직방향 또는 수평방향으로 방출하는 역할을 한다. 이를 위해, 방열층(6)은 블라인드 비아홀(16)에 의해 제 1 회로패턴(4a)과 제 2 회로패턴(4b)에 전기적으로 접속된다.
이러한, 방열층(6)은 그 상부 면과 하부 면이 접속부재(6a)의 상부 면과 하부 면보다 큰 너비를 갖도록 다수의 층간 접속부재(6a)들 사이에 형성된다.
이때, 접속부재(6a) 및 방열층(6)은 제 1 절연층(2) 및 제 3 절연층(14)의 두께보다 큰 두께를 갖는다.
도 2는 본 발명의 제 2 실시 예에 따른 인쇄회로기판을 나타내는 단면도이다.
여기서, 본 발명의 제 2 실시 예에 따른 인쇄회로기판은 도 1에 도시된 인쇄회로기판과 동일한 부분은 동일한 도면부호를 사용하였다.
도 2를 참조하면, 본 발명의 제 2 실시 예에 따른 인쇄회로기판은 제 1 절연층(2) 및 제 1 절연층(2)의 하부에 적층 된 제 1 회로패턴(4a)과 제 1 절연층(2)의 상부에 형성된 다수의 층간 접속부재(6a)를 포함하는 원판(10)과, 제 1 절연층(2)의 상부에 적층 된 제 2 절연층(12), 제 2 절연층(12)과 접속부재(6a) 상부에 적층 된 제 3 절연층(14), 제 3 절연층(14) 위에 형성된 제 2 회로패턴(4b)을 포함한다. 이때, 제 1 절연층(2), 제 2 절연층(12) 및 제 3 절연층(14)은 동일한 물질이 사용되거나 서로 다른 물질이 사용될 수 있다.
또한, 본 발명의 제 2 실시 예에 따른 인쇄회로기판은 다수의 층간 접속부재(6a) 및 부품(22)을 제 1 회로패턴(4a) 및 제 2 회로패턴(4b)에 전기적으로 접속하기 위한 다수의 블라인드 비아홀(16)이 제 1 절연층(2) 및 제 3 절연층(14)에 형성된다.
원판(10)은 제 1 절연층(2), 제 1 절연층(2)의 하부에 형성된 제 1 회로패 턴(4a), 제 1 절연층(2)의 상부에 형성된 접속부재(6a)를 포함한다.
접속부재(6a)는 제 1 절연층(2)의 상부, 즉 제 2 절연층(12)의 내부에 형성되어 제 2 절연층(12)의 층간 연결 즉, 상부와 하부를 전기적으로 연결하기 위한 내부 비아홀로 사용된다.
또한, 접속부재(6a)는 인쇄회로기판 내부에 실장 된 부품들 간의 신호 간섭을 차단하기 위한 차폐막 역할을 한다.
이러한, 접속부재(6a)는 인쇄회로기판 내부에 실장 되는 부품(22)과 동일하거나 큰 두께를 갖고, 일반적으로 원통형으로 형성되어 인쇄회로기판 내부에서 발생 되는 열을 수직방향으로 방출하는 역할을 한다. 이때, 접속부재(6a)는 원통형뿐만 아니라 내부에 실장 되는 부품(22)의 주변을 둘러싸는 사각, 삼각형과 같은 다각형 형태로 형성될 수도 있다.
부품(22)은 베어(bare) IC 칩, 수동부품, 임의의 모듈로 패키지 된 부품, 여러 가지 부품이 패키지 된 모듈 기판 등의 부품 중 어느 하나가 사용되거나 적어도 둘 이상이 사용된다.
이때, 부품(22)은 서로 다른 종류의 부품이 인쇄회로기판 내부에 실장 될 경우 동일한 두께를 갖거나 서로 다른 두께를 갖는다.
이러한, 부품(22)은 다수의 층간 접속부재(6a)들 사이에 실장 된다.
도 3은 본 발명의 제 3 실시 예에 따른 인쇄회로기판은 나타내는 단면도이다.
여기서, 본 발명의 제 3 실시 예에 따른 인쇄회로기판은 도 1에 도시된 인쇄 회로기판과 동일한 부분은 동일한 도면부호를 사용하였다.
도 3을 참조하면, 본 발명의 제 3 실시 예에 따른 인쇄회로기판은 제 1 절연층(2) 및 제 1 절연층(2)의 하부에 적층 된 제 1 회로패턴(4a)과 제 1 절연층(2)의 상부에 형성된 다수의 층간 접속부재(6a) 및 방열층(6)을 포함하는 원판(10)과, 제 1 절연층(2)의 상부에 적층 된 제 2 절연층(12), 제 2 절연층(12) 내부에 실장 된 부품(22), 제 2 절연층(12)과 접속부재(6a) 및 방열층(6) 상부에 적층 된 제 3 절연층(14), 제 3 절연층(14) 위에 형성된 제 2 회로패턴(4b)을 포함한다. 이때, 제 1 절연층(2), 제 2 절연층(12) 및 제 3 절연층(14)은 동일한 물질이 사용되거나 서로 다른 물질이 사용될 수 있다.
또한, 본 발명의 제 3 실시 예에 따른 인쇄회로기판은 다수의 층간 접속부재(6a), 방열층(6) 및 부품(22)을 제 1 회로패턴(4a) 및 제 2 회로패턴(4b)에 전기적으로 접속하기 위한 다수의 블라인드 비아홀(16)이 제 1 절연층(2) 및 제 3 절연층(14)에 형성된다.
원판(10)은 제 1 절연층(2), 제 1 절연층(2)의 하부에 형성된 제 1 회로패턴(4a), 제 1 절연층(2)의 상부에 형성된 접속부재(6a) 및 방열층(6)을 포함한다.
접속부재(6a)는 제 1 절연층(2)의 상부, 즉 제 2 절연층(12)의 내부에 형성되어 제 2 절연층(12)의 층간 연결 즉, 상부와 하부를 전기적으로 연결하기 위한 내부 비아홀로 사용된다.
이러한, 접속부재(6a)는 일반적으로 원통형으로 형성되어 인쇄회로기판 내부에서 발생 되는 열을 수직방향으로 방출하는 역할을 한다. 이때, 접속부재(6a)는 원통형뿐만 아니라 사각, 삼각형과 같은 다각형 형태로 형성될 수도 있다.
방열층(6)은 제 1 절연층(2)의 상부 즉, 제 2 절연층(12)의 내부에 형성되어 인쇄회로기판에서 발생 되는 열은 수직방향 또는 수평방향으로 방출하는 역할을 한다. 이를 위해, 방열층(6)은 블라인드 비아홀(16)에 의해 제 1 회로패턴(4a)과 제 2 회로패턴(4b)에 전기적으로 접속된다.
이러한, 방열층(6)은 그 상부 면과 하부 면이 접속부재(6a)의 상부 면과 하부 면보다 큰 너비를 갖도록 다수의 층간 접속부재(6a)들 사이에 형성된다.
여기서, 접속부재(6a) 및 방열층(6)은 인쇄회로기판 내부에 실장 된 부품들 간의 신호 간섭을 차단하기 위한 차폐막 역할을 한다.
이를 위해, 접속부재(6a) 및 방열층(6)은 인쇄회로기판 내부에 실장 되는 부품(22)과 동일하거나 큰 두께를 갖는다.
부품(22)은 베어(bare) IC 칩, 수동부품, 임의의 모듈로 패키지 된 부품, 여러 가지 부품이 패키지 된 모듈 기판 등의 부품 중 어느 하나가 사용되거나 적어도 둘 이상이 사용된다.
이때, 부품(22)은 서로 다른 종류의 부품이 인쇄회로기판 내부에 실장 될 경우 동일한 두께를 갖거나 서로 다른 두께를 갖는다.
이러한, 부품(22)은 다수의 층간 접속부재(6a)들 사이에 실장 된다.
이와 같이 본 발명의 실시 예에 따른 인쇄회로기판은 원통형의 도체로 형성된 접속부재(6a)가 내부 비아홀로 사용되므로 수직방향으로의 방열효과를 향상시킬 수 있게 된다.
또한, 본 발명의 실시 예에 따른 인쇄회로기판은 인쇄회로기판 내부에 큰 면적을 갖는 방열층(6)이 형성되기 때문에 수직방향 및 수평방향으로의 방열효과를 향상시킬 수 있게 된다.
그리고, 본 발명의 실시 예에 따른 인쇄회로기판은 인쇄회로기판 내부에 부품이 실장 될 경우 접속부재(6a) 및 방열층(6)이 실장 된 부품들을 차폐하기 때문에 인쇄회로기판 내부에 실장 되는 부품들 간의 신호 간섭현상을 줄일 수 있게 된다.
마지막으로, 본 발명의 실시 예에 따른 인쇄회로기판은 인쇄회로기판 내부에 부품이 실장 될 경우 제 1 절연층(2)의 하부에 형성된 블라인드 비아홀(16)을 통해 접속부재(6a) 및 방열층(6)을 외부 그라운드와 연결시켜 인쇄회로기판 내부의 신호 간섭효과를 줄임으로써 차폐효과를 향상시킬 수 있게 된다.
도 4a 내지 도 4e는 도 3에 도시된 인쇄회로기판의 제조방법을 나타내는 공정 단면도이다.
먼저, 도 4a에 도시된 바와 같이 제 1 절연층(2)의 제 1 면과 제 2 면에 두께가 서로 다른 제 1 동박(4a) 및 제 2 동박(6)이 부착된 동박적층판인 원판(10)을 준비한다. 이때, 제 2 동박(6)은 도 2 및 도 3에 도시된 바와 같이 인쇄회로기판 내부에 부품이 실장 될 경우 실장 될 부품과 동일하거나 높은 두께를 갖고, 도 1에 도시된 바와 같이 인쇄회로기판 내부에 부품이 실장 되지 않을 경우에는 제 1 동박(4a)의 두께보다 높은 두께를 갖는다.
이후, 에칭액 등을 이용하여 도 4b에 도시된 바와 같이 제 2 동박(6)을 선택 적으로 제거하여 접속부재(6a)와 방열층(6) 및/또는 부품 실장 영역(20)을 형성한다. 이때, 제 접속부재(6a)는 내부 비아홀로 사용된다. 또한, 방열층(6) 및/또는 부품 실장 영역(20)은 다수의 층간 접속부재(6a)들 사이에 형성된다.
제 2 동박(6)의 에칭 공정 시 제 2 동박(2)의 선택적 제거로 인해 접속부재(6a)는 항상 형성되나, 부품 실장 영역(20)과 방열층(6)은 인쇄회로기판의 사용용도에 따라 둘 중 어느 하나가 형성되지 않을 수 있다.
다시 말해, 도 1에 도시된 바와 같이 인쇄회로기판 내부에 부품이 실장 되지 않을 경우에는 부품 실장 영역(20)이 형성되지 않고, 도 2에 도시된 바와 같이 인쇄회로기판 내부에 다수의 부품(22)을 실장 할 경우에는 방열층(6)이 형성되지 않을 수도 있다.
그러나, 인쇄회로기판 내부에 부품(22)을 실장 할 경우 수직방향 및 수평방향으로의 방열효과를 향상시키기 위해서는 도 3에 도시된 바와 같이 부품 실장 영역(20) 및 방열층(6) 둘 다 형성하는 게 가장 바람직하다.
제 2 동박(6)을 선택적으로 제거하여 도 1에 도시된 바와 같이 다수의 층간 접속부재(6a)와 방열층(6) 만을 형성하였을 경우에는 제 1 절연층(2) 위에 제 2 절연층(12)을 올린 후 프레스로 가열, 가압하여 제 2 절연층(12)을 제 1 절연층(2) 위에 적층 시킨다. 이때, 제 2 절연층(12)은 접속부재(6a) 및 방열층(6)의 두께와 동일한 두께를 갖도록 형성된다. 또한, 방열층(6)은 그 상부 면과 하부 면이 접속부재(6a)의 상부 면과 하부 면보다 큰 너비를 갖도록 다수의 층간 접속부재(6a)들 사이에 형성된다.
그러나, 제 2 동박(6)을 선택적으로 제거하여 도 2에 도시된 바와 같이 접속부재(6a)와 부품 실장 영역(20) 만을 형성하였을 경우에는 부품 실장 영역(20) 내부에 부품(22)을 실장 한 후에 제 1 절연층(2) 위에 제 2 절연층(12)을 올린 후 프레스로 가열, 가압하여 제 1 절연층(2) 위에 제 2 절연층(12)을 적층 시킨다. 이때, 제 2 절연층(12)은 접속부재(6a)의 두께와 동일한 두께를 갖도록 형성된다.
또한, 제 2 동박(6)을 선택적으로 제거하여 도 3에 도시된 바와 같이 접속부재(6a), 방열층(6) 및 부품 실장 영역(20)을 형성하였을 경우에는 부품 실장 영역(20) 내부에 부품(22)을 실장 한 후 제 1 절연층(2) 위에 제 2 절연층(12)을 올린 후 프레스로 가열, 가압하여 제 1 절연층(2) 위에 제 2 절연층(12)을 적층 시킨다. 이때, 제 2 절연층(12)은 접속부재(6a) 및 방열층(6)의 두께와 동일한 두께를 갖도록 형성된다. 또한, 방열층(6)은 그 상부 면과 하부 면이 접속부재(6a)의 상부 면과 하부 면보다 큰 너비를 갖도록 형성된다.
제 2 절연층(12)을 증착한 후 접속부재(6a) 및 방열층(6) 위에 제 2 절연층(12)의 잔재물이 존재할 경우 연마기를 이용하여 기판의 상부 즉, 제 2 절연층(12), 접속부재(6a) 및 방열층(6)의 상부를 연마시킨다. 이에 따라, 접속부재(6a) 및 방열층(6)의 상부에 잔존하는 제 2 절연층(12)의 잔재물이 제거된다.
이후, 도 4d에 도시된 바와 같이 제 3 절연층(14) 및 제 3 동박(4b)으로 이루어진 RCC를 프레스로 가열, 가압하여 제 2 절연층(12) 위에 증착한다. 이때, 제 2 절연층(12) 위에는 제 3 절연층(14)을 증착시킨 후 제 3 절연층(14) 위에 제 3 동박(4b)을 증착시킬 수도 있다.
제 3 동박(4b)을 증착한 후에는 제 1 동박(4a) 및 제 3 동박(4b)과 접속부재(6a) 및 방열층(6)을 연결시키기 위해 레이저를 이용하여 블라인드 비아홀(16)을 형성한다.
블라인드 비아홀(16)을 형성한 후에는 무전해 동도금 공정을 이용하여 도 4e에 도시된 바와 같이 블라인드 비아홀(16) 내부에 도전성을 부여한 후 화상 형성공정을 통해 회로패턴(4a, 4b)을 형성한다.
이와 같이 본 발명의 실시 예에 따른 인쇄회로기판의 제조방법은 인쇄회로기판 내부에 실장 되는 부품과 동일하거나 더 높은 두께를 갖는 제 2 동박(6)을 선택적으로 제거하여 제거된 부분에 부품을 실장하고, 부품 위에 제 2 절연층(12)을 증착한 후 비아홀을 형성하여 부품의 단자를 회로패턴과 연결시키기 때문에 베어(bare) IC 칩, 수동부품, 임의의 모듈로 패키지 된 부품, 여러 가지 부품이 패키지 된 모듈 기판 등과 같이 크기 및 두께가 서로 다른 다양한 부품을 실장 할 수 있을 뿐만 아니라 각 부품이 연결되는 부분의 정밀도를 향상시킬 수 있게 된다.
또한, 본 발명의 실시 예에 따른 인쇄회로기판의 제조방법은 제 2 동박(6)을 선택적으로 제거한 접속부재(6a)를 내부 비아홀로 사용하기 때문에 제 2 절연층(12)을 관통하는 내부 비아홀과 내부 비아홀에 도전성을 부여하기 위한 무전해 동도금 공정 및 전해 동도금 공정이 제거되어 공정시간을 줄일 수 있을 뿐만 아니라 공정비용 또한 줄일 수 있게 된다.
그리고, 본 발명의 실시 예에 따른 인쇄회로기판의 제조방법은 원통형 도체인 접속부재(6a)가 내부 비아홀로 사용되기 때문에 수직방향으로의 방열효과를 향 상시킬 수 있을 뿐만 아니라 넓은 폭을 갖는 방열층(6)이 기판 내부에 형성되므로 수직방향 및 수평방향으로 기판 내부의 열을 방출시키기 때문에 방열효과를 향상시킬 수 있게 된다.
마지막으로, 본 발명의 실시 예에 따른 인쇄회로기판의 제조방법은 접속부재(6a) 및 방열층(6)이 인쇄회로기판 내부에 실장 되는 부품들을 차폐시키기 때문에 인쇄회로기판 내부에 실장 되는 부품들 사이의 신호 간섭현상을 줄일 수 있게 된다.
도 5는 본 발명의 제 4 실시 예에 따른 인쇄회로기판을 나타내는 단면도이다.
여기서, 본 발명의 제 5 실시 예에 따른 인쇄회로기판은 도 1에 도시된 인쇄회로기판과 동일한 부분은 동일한 도면부호를 사용하였다.
도 5를 참조하면, 본 발명의 제 4 실시 예에 따른 인쇄회로기판은 제 1 절연층(2) 및 제 1 절연층(2)의 하부에 적층 된 제 1 회로패턴(4a)과 제 1 절연층(2)의 상부에 형성된 다수의 층간 접속부재(6a) 및 방열층(6)을 포함하는 원판(10)과, 제 1 절연층(2)과 접속부재(6a) 및 방열층(6) 상부에 적층 된 제 2 절연층(12), 제 2 절연층(12) 위에 형성된 제 2 회로패턴(4b)을 포함한다. 이때, 제 1 절연층(2) 및 제 2 절연층(12)은 동일한 물질이 사용되거나 서로 다른 물질이 사용될 수 있다.
또한, 본 발명의 제 4 실시 예에 따른 인쇄회로기판은 접속부재(6a) 및 방열층(6)을 제 1 회로패턴(4a) 및 제 2 회로패턴(4b)에 전기적으로 접속하기 위한 다수의 블라인드 비아홀(16)이 제 1 절연층(2) 및 제 2 절연층(12)에 형성된다.
원판(10)은 제 1 절연층(2), 제 1 절연층(2)의 하부에 형성된 제 1 회로패턴(4a), 제 1 절연층(2)의 상부에 형성된 접속부재(6a) 및 방열층(6)을 포함한다.
접속부재(6a)는 제 1 절연층(2)의 상부, 즉 제 2 절연층(12)의 내부에 형성되어 제 2 절연층(12)의 층간 연결 즉, 상부와 하부를 전기적으로 연결하기 위한 내부 비아홀로 사용된다. 이러한, 접속부재(6a)는 제 1 동박(4a) 보다 큰 두께를 갖고, 일반적으로 원통형으로 형성되어 인쇄회로기판 내부에서 발생 되는 열을 수직방향으로 방출하는 역할을 한다. 이때, 접속부재(6a)는 원통형뿐만 아니라 사각, 삼각형과 같은 다각형 형태로 형성될 수도 있다.
방열층(6)은 제 1 절연층(2)의 상부 즉, 제 2 절연층(12)의 내부에 제 1 동박(4a) 보다 큰 두께를 갖도록 형성되어 인쇄회로기판에서 발생 되는 열은 수직방향 또는 수평방향으로 방출하는 역할을 한다.
이러한, 방열층(6)은 그 상부 면과 하부 면이 접속부재(6a)의 상부 면과 하부 면보다 큰 너비를 갖도록 다수의 층간 접속부재(6a)들 사이에 형성된다.
도 6은 본 발명의 제 5 실시 예에 따른 인쇄회로기판을 나타내는 단면도이다.
여기서, 본 발명의 제 5 실시 예에 따른 인쇄회로기판은 도 1에 도시된 인쇄회로기판과 동일한 부분은 동일한 도면부호를 사용하였다.
도 6을 참조하면, 본 발명의 제 5 실시 예에 따른 인쇄회로기판은 제 1 절연층(2) 및 제 1 절연층(2)의 하부에 적층 된 제 1 회로패턴(4a)과 제 1 절연층(2)의 상부에 형성된 다수의 층간 접속부재(6a)를 포함하는 원판(10)과, 제 1 절연층(2) 과 접속부재(6a) 상부에 적층 된 제 2 절연층(12), 제 2 절연층(12) 내부에 실장 된 부품(22), 제 2 절연층(12) 위에 형성된 제 2 회로패턴(4b)을 포함한다. 이때, 제 1 절연층(2) 및 제 2 절연층(12)은 동일한 물질이 사용되거나 서로 다른 물질이 사용될 수 있다.
또한, 본 발명의 제 5 실시 예에 따른 인쇄회로기판은 접속부재(6a) 및 부품(20)을 제 1 회로패턴(4a) 및 제 2 회로패턴(4b)에 전기적으로 접속하기 위한 다수의 블라인드 비아홀(16)이 제 1 절연층(2) 및 제 2 절연층(12)에 형성된다.
원판(10)은 제 1 절연층(2), 제 1 절연층(2)의 하부에 형성된 제 1 회로패턴(4a), 제 1 절연층(2)의 상부에 형성된 접속부재(6a)를 포함한다.
접속부재(6a)는 제 1 절연층(2)의 상부, 즉 제 2 절연층(12)의 내부에 형성되어 제 2 절연층(12)의 층간 연결 즉, 상부와 하부를 전기적으로 연결하기 위한 내부 비아홀로 사용된다.
또한, 접속부재(6a)는 인쇄회로기판 내부에 실장 된 부품들 간의 신호 간섭을 차단하기 위한 차폐막 역할을 한다.
이러한, 접속부재(6a)는 인쇄회로기판 내부에 실장 되는 부품(22)과 동일하거나 큰 두께를 갖고, 일반적으로 원통형으로 형성되어 인쇄회로기판 내부에서 발생 되는 열을 수직방향으로 방출하는 역할을 한다. 이때, 접속부재(6a)는 원통형뿐만 아니라 내부에 실장 되는 부품(22)을 둘러싸는 사각, 삼각형과 같은 다각형 형태로 형성될 수도 있다.
부품(22)은 베어(bare) IC 칩, 수동부품, 임의의 모듈로 패키지 된 부품, 여 러 가지 부품이 패키지 된 모듈 기판 등의 부품 중 어느 하나가 사용되거나 적어도 둘 이상이 사용된다.
이때, 부품(22)은 서로 다른 종류의 부품이 인쇄회로기판 내부에 실장 될 경우 동일한 두께를 갖거나 서로 다른 두께를 갖는다.
이러한, 부품(22)은 다수의 층간 접속부재(6a)들 사이에 실장 된다.
도 7은 본 발명의 제 6 실시 예에 따른 인쇄회로기판은 나타내는 단면도이다.
여기서, 본 발명의 제 6 실시 예에 따른 인쇄회로기판은 도 1에 도시된 인쇄회로기판과 동일한 부분은 동일한 도면부호를 사용하였다.
도 7을 참조하면, 본 발명의 제 6 실시 예에 따른 인쇄회로기판은 제 1 절연층(2) 및 제 1 절연층(2)의 하부에 적층 된 제 1 회로패턴(4a)과 제 1 절연층(2)의 상부에 형성된 다수의 층간 접속부재(6a) 및 방열층(6)을 포함하는 원판(10)과, 제 1 절연층(2)과 접속부재(6a) 및 방열층(6) 상부에 적층 된 제 2 절연층(12), 제 2 절연층(12) 내부에 실장 된 부품(22), 제 2 절연층(12) 위에 형성된 제 2 회로패턴(4b)을 포함한다. 이때, 제 1 절연층(2) 및 제 2 절연층(12)은 동일한 물질이 사용되거나 서로 다른 물질이 사용될 수 있다.
또한, 본 발명의 제 6 실시 예에 따른 인쇄회로기판은 접속부재(6a), 방열층(6) 및 부품(22)을 제 1 회로패턴(4a) 및 제 2 회로패턴(4b)에 전기적으로 접속하기 위한 다수의 블라인드 비아홀(16)이 제 1 절연층(2) 및 제 2 절연층(12)에 형성된다.
원판(10)은 제 1 절연층(2), 제 1 절연층(2)의 하부에 형성된 제 1 회로패턴(4a), 제 1 절연층(2)의 상부에 형성된 접속부재(6a) 및 방열층(6)을 포함한다.
접속부재(6a)는 제 1 절연층(2)의 상부, 즉 제 2 절연층(12)의 내부에 형성되어 제 2 절연층(12)의 층간 연결 즉, 상부와 하부를 전기적으로 연결하기 위한 내부 비아홀로 사용된다.
이러한, 접속부재(6a)는 일반적으로 원통형으로 형성되어 인쇄회로기판 내부에서 발생 되는 열을 수직방향으로 방출하는 역할을 한다. 이때, 접속부재(6a)는 원통형뿐만 아니라 사각, 삼각형과 같은 다각형 형태로 형성될 수도 있다.
방열층(6)은 제 1 절연층(2)의 상부 즉, 제 2 절연층(12)의 내부에 형성되어 인쇄회로기판에서 발생 되는 열은 수직방향 또는 수평방향으로 방출하는 역할을 한다.
이러한, 방열층(6)은 그 상부 면과 하부 면이 접속부재(6a)의 상부 면과 하부 면보다 큰 너비를 갖도록 다수의 층간 접속부재(6a)들 사이에 형성된다.
여기서, 접속부재(6a) 및 방열층(6)은 인쇄회로기판 내부에 실장 된 부품들 간의 신호 간섭을 차단하기 위한 차폐막 역할을 한다.
이를 위해, 접속부재(6a) 및 방열층(6)은 인쇄회로기판 내부에 실장 되는 부품(22)과 동일하거나 큰 두께를 갖는다.
부품(22)은 베어(bare) IC 칩, 수동부품, 임의의 모듈로 패키지 된 부품, 여러 가지 부품이 패키지 된 모듈 기판 등의 부품 중 어느 하나가 사용되거나 적어도 둘 이상이 사용된다.
이때, 부품(22)은 서로 다른 종류의 부품이 인쇄회로기판 내부에 실장 될 경우 동일한 두께를 갖거나 서로 다른 두께를 갖는다.
이러한, 부품(22)은 다수의 층간 접속부재(6a)들 사이에 실장 된다.
이와 같은 본 발명의 실시 예에 따른 인쇄회로기판은 원통형의 도체로 형성된 접속부재(6a)가 내부 비아홀로 사용되므로 수직방향으로의 방열효과를 향상시킬 수 있게 된다.
또한, 본 발명의 실시 예에 따른 인쇄회로기판은 인쇄회로기판 내부에 큰 면적을 갖는 방열층(6)이 형성되기 때문에 수직방향 및 수평방향으로의 방열효과를 향상시킬 수 있게 된다.
그리고, 본 발명의 실시 예에 따른 인쇄회로기판은 인쇄회로기판 내부에 부품이 실장 될 경우 접속부재(6a) 및 방열층(6)이 실장 된 부품들을 차폐하기 때문에 인쇄회로기판 내부에 실장 되는 부품들 사이의 신호 간섭현상을 줄일 수 있게 된다.
마지막으로, 본 발명의 실시 예에 따른 인쇄회로기판은 인쇄회로기판 내부에 부품이 실장 될 경우 제 1 절연층(2)의 하부에 형성된 블라인드 비아홀(16)을 통해 접속부재(6a) 및 방열층(6)을 외부 그라운드와 연결시켜 인쇄회로기판 내부의 간섭효과를 줄임으로써 차폐효과를 향상시킬 수 있게 된다.
도 8a 내지 도 8d는 도 7에 도시된 인쇄회로기판의 제조방법을 나타내는 공정 단면도이다.
먼저, 도 8a에 도시된 바와 같이 제 1 절연층(2)의 제 1 면과 제 2 면에 두 께가 서로 다른 제 1 동박(4a) 및 제 2 동박(6)이 부착된 동박적층판인 원판(10)을 준비한다. 이때, 제 2 동박(6)은 도 6 및 도 7에 도시된 바와 같이 인쇄회로기판 내부에 부품이 실장 될 경우 실장 될 부품과 동일하거나 높은 두께를 갖고, 도 5에 도시된 바와 같이 부품이 실장 되지 않을 경우에는 제 1 동박(4a)의 두께보다 더 큰 두께를 갖는다.
이후, 에칭액 등을 이용하여 도 8b에 도시된 바와 같이 제 2 동박(6)을 선택적으로 제거하여 접속부재(6a)와 방열층(6) 및/또는 부품 실장 영역(20)을 형성한다. 이때, 접속부재(6a)는 내부 비아홀로 사용된다.
제 2 동박(6)의 에칭 공정 시 제 2 동박(2)의 선택적 제거로 인해 접속부재(6a)는 항상 형성되나, 부품 실장 영역(20)과 방열층(6)은 인쇄회로기판의 사용용도에 따라 둘 중 어느 하나가 형성되지 않을 수 있다.
다시 말해, 도 5에 도시된 바와 같이 인쇄회로기판 내부에 부품이 실장 되지 않을 경우에는 부품 실장 영역(20)이 형성되지 않고, 도 6에 도시된 바와 같이 인쇄회로기판 내부에 다수의 부품(22)을 실장 할 경우에는 방열층(6)이 형성되지 않을 수도 있다.
그러나, 인쇄회로기판 내부에 부품(22)을 실장 할 경우 수직방향 및 수평방향으로의 방열효과를 향상시키기 위해서는 도 7에 도시된 바와 같이 부품 실장 영역(20) 및 방열층(6) 둘 다 형성하는게 바람직하다.
제 2 동박(6)을 선택적으로 제거하여 도 5에 도시된 바와 같이 접속부재(6a)와 방열층(6) 만을 형성하였을 경우에는 접속부재(6a) 및 방열층(6) 위에 제 2 절 연층(12)과 제 3 동박(4b)으로 이루어진 RCC를 올린 후 프레스로 가열, 가압하여 적층 시킨다.
이때, 제 2 절연층(12)과 제 3 동박(4b)은 따로 적층 될 수 있다.
다시 말해, 접속부재(6a) 및 방열층(6) 위에 제 2 절연층(12)을 적층 시킨 후 제 3 동박(4b)을 적층 시킬 수도 있다.
이때, 제 2 절연층(12)은 접속부재(6a) 및 방열층(6)의 두께 보다 큰 두께를 갖도록 형성된다. 또한, 방열층(6)은 그 상부 면과 하부 면이 접속부재(6a)의 상부 면과 하부 면보다 큰 너비를 갖도록 형성된다.
그러나, 제 2 동박(6)을 선택적으로 제거하여 도 6에 도시된 바와 같이 접속부재(6a)와 부품 실장 영역(20) 만을 형성하였을 경우에는 부품 실장 영역(20) 내부에 부품(22)을 실장 한 후 접속부재(6a)와 부품(22) 위에 제 2 절연층(12)과 제 3 동박(4b)으로 이루어진 RCC를 올린 후 프레스로 가열, 가압하여 적층 시킨다.
이때, 제 2 절연층(12)과 제 3 동박(4b)은 따로 적층 될 수 있다.
다시 말해, 접속부재(6a) 및 방열층(6) 위에 제 2 절연층(12)을 적층 시킨 후 제 3 동박(4b)을 적층 시킬 수도 있다.
이때, 제 2 절연층(12)은 접속부재(6a) 및 방열층(6)의 사이 공간을 채울 수 있는 두께를 갖도록 형성된다. 또한, 방열층(6)은 그 상부 면과 하부 면이 접속부재(6a)의 상부 면과 하부 면보다 큰 너비를 갖도록 형성된다.
또한, 제 2 동박(6)을 선택적으로 제거하여 도 7에 도시된 바와 같이 접속부재(6a), 방열층(6) 및 부품 실장 영역(20)을 형성하였을 경우에는 도 8c에 도시된 바와 같이 접속부재(6a), 방열층(6) 및 부품(22) 위에 제 2 절연층(12)과 제 3 동박(4b)으로 이루어진 RCC를 올린 후 프레스로 가열, 가압하여 적층 시킨다.
이때, 제 2 절연층(12)과 제 3 동박(4b)은 따로 적층 될 수 있다.
다시 말해, 접속부재(6a) 및 방열층(6) 위에 제 2 절연층(12)을 적층 시킨 후 제 3 동박(4b)을 적층 시킬 수도 있다.
이때, 제 2 절연층(12)은 접속부재(6a) 및 방열층(6)의 사이 공간을 채울 수 있는 두께를 갖도록 형성된다. 또한, 방열층(6)은 그 상부 면과 하부 면이 접속부재(6a)의 상부 면과 하부 면보다 큰 너비를 갖도록 형성된다.
제 2 절연층(12)을 적층 시킨 후 후에는 제 1 동박(4a) 및 제 3 동박(4b)과 접속부재(6a) 및 방열층(6)을 각각 전기적으로 연결시키기 위해 도 8d에 도시된 바와 같이 레이저를 이용하여 블라인드 비아홀(16)을 형성한 후 블라인드 비아홀(16) 내부에 동도금층을 형성한다.
이후, 화상 형성공정을 통해 회로패턴(4a, 4b)을 형성한다.
이와 같이 본 발명의 실시 예에 따른 인쇄회로기판의 제조방법은 인쇄회로기판 내부에 실장 되는 부품과 동일하거나 더 높은 두께를 갖는 제 2 동박(6)을 선택적으로 제거하여 제거된 부분에 부품을 실장하고, 부품 위에 제 2 절연층(12)을 증착한 후 비아홀을 형성하여 부품의 단자를 회로패턴과 연결시키기 때문에 베어(bare) IC 칩, 수동부품, 임의의 모듈로 패키지 된 부품, 여러 가지 부품이 패키지 된 모듈 기판 등과 같이 크기 및 두께가 서로 다른 다양한 부품을 실장 할 수 있을 뿐만 아니라 각 부품이 연결되는 부분의 정밀도를 향상시킬 수 있게 된다.
또한, 본 발명의 실시 예에 따른 인쇄회로기판의 제조방법은 제 2 동박(6)을 선택적으로 제거한 접속부재(6a)를 내부 비아홀로 사용하기 때문에 제 2 절연층(12)을 관통하는 내부 비아홀과 내부 비아홀에 도전성을 부여하기 위한 무전해 동도금 공정 및 전해 동도금 공정이 제거되어 공정시간을 줄일 수 있을 뿐만 아니라 공정비용 또한 줄일 수 있게 된다.
그리고, 본 발명의 실시 예에 따른 인쇄회로기판의 제조방법은 원통형 도체인 접속부재(6a)가 내부 비아홀로 사용되기 때문에 수직방향으로의 방열효과를 향상시킬 수 있을 뿐만 아니라 넓은 폭을 갖는 방열층(6)이 기판 내부에 형성되므로 수직방향 및 수평방향으로 기판 내부의 열을 방출시키기 때문에 방열효과를 향상시킬 수 있게 된다.
마지막으로, 본 발명의 실시 예에 따른 인쇄회로기판의 제조방법은 접속부재(6a) 및 방열층(6)이 인쇄회로기판 내부에 실장 되는 부품들을 차폐시키기 때문에 인쇄회로기판 내부에 실장 되는 부품들 사이의 신호 간섭현상을 줄일 수 있게 된다.
상술한 바와 같이, 본 발명은 동박을 선택적으로 제거하여 내부 비아홀로 사용되는 접속부재를 형성함으로써 내부 비아홀 형성 공정을 제거할 수 있기 때문에 공정시간 및 공정비용을 줄일 수 있다.
또한, 본 발명은 동박이 선택적으로 제거된 부분에 부품을 실장하고, 부품 위에 절연층을 증착한 후 블라인드 비아홀을 형성하여 부품의 단자를 회로패턴과 연결시키기 때문에 베어(bare) IC 칩, 수동부품, 임의의 모듈로 패키지 된 부품, 여러 가지 부품이 패키지 된 모듈 기판 등과 같이 크기 및 두께가 서로 다른 다양한 부품을 실장 할 수 있을 뿐만 아니라 각 부품이 연결되는 부분의 정밀도를 향상시킬 수 있다.
그리고, 본 발명은 내부 비아홀을 원통형의 도체로 형성하기 때문에 수직방향으로의 방열효과를 향상시킬 수 있을 뿐만 아니라 면적이 큰 방열층을 인쇄회로기판 내부에 형성하기 때문에 수직방향 및 수평방향으로의 방열효과를 향상시킬 수 있어 내열 신뢰성을 확보할 수 있다.
마지막으로, 본 발명은 접속부재 및 방열층을 이용하여 인쇄회로기판 내부에 실장 되는 부품들을 차폐시키기 때문에 인쇄회로기판 내부에 실장 되는 부품들 사이의 신호 간섭현상을 줄일 수 있다.
여기서, 상술한 본 발명에서는 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경할 수 있음을 이해할 수 있을 것이다.

Claims (64)

  1. 제 1 절연층;
    상기 제 1 절연층의 상부에 도체로 형성된 다수의 층간 접속부재;
    상기 접속부재와 동일한 두께를 갖도록 상기 제 1 절연층 위에 적층 된 제 2 절연층;
    상기 제 2 절연층 위에 적층 된 제 3 절연층;
    상기 제 1 절연층 및 상기 제 3 절연층에 외층에 각각 형성된 회로패턴; 및
    상기 회로패턴과 상기 접속부재를 전기적으로 연결시키기 위하여 상기 제 1 절연층과 상기 제 3 절연층에 형성된 다수의 블라인드 비아홀을 포함하는 것을 특징으로 하는 인쇄회로기판.
  2. 제 1 항에 있어서,
    상기 접속부재는 원통형, 삼각형 및 사각형 중 어느 하나의 형태로 형성되는 것을 특징으로 하는 인쇄회로기판.
  3. 제 1 항에 있어서,
    상기 제 1 절연층 상부의 상기 다수의 접속부재 사이에 형성된 방열층을 더 포함하는 것을 특징으로 하는 인쇄회로기판.
  4. 제 3 항에 있어서,
    상기 방열층은 그 상부 면과 하부 면이 상기 접속부재의 상부 면과 하부 면의 너비보다 큰 너비를 갖는 것을 특징으로 하는 인쇄회로기판.
  5. 제 4 항에 있어서,
    상기 방열층은 상기 블라인드 비아홀에 의해 상기 회로패턴과 전기적으로 접속되는 것을 특징으로 하는 인쇄회로기판.
  6. 제 5 항에 있어서,
    상기 접속부재 및 방열층은 상기 제 1 절연층 및 제 3 절연층의 두께보다 큰 두께를 갖는 것을 특징으로 하는 인쇄회로기판.
  7. 제 5 항에 있어서,
    상기 방열층이 형성되지 않은 상기 접속부재들 사이의 상기 제 2 절연층 내부에 실장 된 부품을 더 포함하는 것을 특징으로 하는 인쇄회로기판.
  8. 제 7 항에 있어서,
    상기 부품은 블라인드 비아홀에 의해 상기 회로패턴과 전기적으로 연결되는 것을 특징으로 하는 인쇄회로기판.
  9. 제 8 항에 있어서,
    상기 부품은 베어(bare) IC 칩, 수동부품, 임의의 모듈로 패키지 된 부품 및 여러 가지 부품이 패키지 된 모듈 기판 중 어느 하나이거나 적어도 둘 이상인 것을 특징으로 하는 인쇄회로기판.
  10. 제 9 항에 있어서,
    상기 접속부재 및 방열층은 상기 부품의 두께와 동일하거나 큰 두께를 갖는 것을 특징으로 하는 인쇄회로기판.
  11. 제 1 항에 있어서,
    상기 접속부재들 사이의 상기 제 2 절연층 내부에 실장 된 부품을 더 포함하는 것을 특징으로 하는 인쇄회로기판.
  12. 제 11 항에 있어서,
    상기 부품은 블라인드 비아홀에 의해 상기 회로패턴과 전기적으로 연결되는 것을 특징으로 하는 인쇄회로기판.
  13. 제 12 항에 있어서,
    상기 부품은 베어(bare) IC 칩, 수동부품, 임의의 모듈로 패키지 된 부품 및 여러 가지 부품이 패키지 된 모듈 기판 중 어느 하나이거나 적어도 둘 이상인 것을 특징으로 하는 인쇄회로기판.
  14. 제 13 항에 있어서,
    상기 접속부재는 상기 부품의 두께와 동일하거나 큰 두께를 갖는 것을 특징으로 하는 인쇄회로기판.
  15. 제 11 항에 있어서,
    상기 접속부재는 상기 부품을 둘러싸는 원통형, 삼각형 및 사각형 중 어느 하나의 형태로 형성되는 것을 특징으로 하는 인쇄회로기판.
  16. 제 15 항에 있어서,
    상기 접속부재는 블라인드 비아홀에 의해 상기 회로층의 동박과 전기적으로 연결되어 상기 부품의 상/하부를 둘러싸는 차폐막 형태로 구성되어 부품간의 신호간섭의 차폐역할을 하도록 형성되는 것을 특징으로 하는 인쇄회로기판.
  17. 제 16 항에 있어서,
    상기 접속부재 및 상기 부품의 상/하부를 둘러싸는 차폐막 형태로 구성된 부분의 일부분이 그라운드 회로와 연결되도록 형성되는 것을 특징으로 하는 인쇄회로기판.
  18. 제 1 절연층;
    상기 제 1 절연층의 상부에 도체로 형성된 다수의 층간 접속부재;
    상기 접속부재의 사이 공간을 채울 수 있는 두께로 상기 제 1 절연층 위에 적층 된 제 2 절연층;
    상기 제 1 절연층 및 상기 제 2 절연층의 외층에 각각 형성된 회로패턴; 및
    상기 회로패턴과 상기 접속부재를 전기적으로 연결하기 위해 상기 제 1 절연층과 상기 제 2 절연층에 형성된 다수의 블라인드 비아홀을 포함하는 것을 특징으로 하는 인쇄회로기판.
  19. 제 18 항에 있어서,
    상기 접속부재는 원통형, 삼각형 및 사각형 중 어느 하나의 형태로 형성되는 것을 특징으로 하는 인쇄회로기판.
  20. 제 19 항에 있어서,
    상기 제 1 절연층 상부의 상기 다수의 접속부재 사이에 형성된 방열층을 더 포함하는 것을 특징으로 하는 인쇄회로기판.
  21. 제 20 항에 있어서,
    상기 방열층은 그 상부 면과 하부 면이 상기 접속부재의 상부 면과 하부 면의 너비보다 큰 너비를 갖는 것을 특징으로 하는 인쇄회로기판.
  22. 제 21 항에 있어서,
    상기 방열층은 상기 블라인드 비아홀에 의해 상기 회로패턴과 전기적으로 연결되는 것을 특징으로 하는 인쇄회로기판.
  23. 제 22 항에 있어서,
    상기 접속부재 및 방열층은 상기 제 1 절연층의 두께보다 큰 두께를 갖는 것을 특징으로 하는 인쇄회로기판.
  24. 제 22 항에 있어서,
    상기 방열층이 형성되지 않은 상기 접속부재들 사이의 상기 제 2 절연층 내부에 실장 된 부품을 더 포함하는 것을 특징으로 하는 인쇄회로기판.
  25. 제 23 항에 있어서,
    상기 부품은 상기 블라인드 비아홀에 의해 상기 회로패턴과 전기적으로 연결되는 것을 특징으로 하는 인쇄회로기판.
  26. 제 25 항에 있어서,
    상기 부품은 베어(bare) IC 칩, 수동부품, 임의의 모듈로 패키지 된 부품 및 여러 가지 부품이 패키지 된 모듈 기판 중 어느 하나이거나 적어도 둘 이상인 것을 특징으로 하는 인쇄회로기판.
  27. 제 26 항에 있어서,
    상기 접속부재 및 방열층은 상기 부품의 두께와 동일하거나 큰 두께를 갖는 것을 특징으로 하는 인쇄회로기판.
  28. 제 19 항에 있어서,
    상기 접속부재들 사이의 상기 제 2 절연층 내부에 실장 된 부품을 더 포함하는 것을 특징으로 하는 인쇄회로기판.
  29. 제 28 항에 있어서,
    상기 부품은 상기 블라인드 비아홀에 의해 상기 회로패턴과 전기적으로 연결되는 것을 특징으로 하는 인쇄회로기판.
  30. 제 29 항에 있어서,
    상기 부품은 베어(bare) IC 칩, 수동부품, 임의의 모듈로 패키지 된 부품 및 여러 가지 부품이 패키지 된 모듈 기판 중 어느 하나이거나 적어도 둘 이상인 것을 특징으로 하는 인쇄회로기판.
  31. 제 30 항에 있어서,
    상기 접속부재는 상기 부품의 두께와 동일하거나 큰 두께를 갖는 것을 특징으로 하는 인쇄회로기판.
  32. 제 28 항에 있어서,
    상기 접속부재는 상기 부품을 둘러싸는 원통형, 삼각형 및 사각형 중 어느 하나의 형태로 형성되는 것을 특징으로 하는 인쇄회로기판.
  33. 제 32 항에 있어서,
    상기 접속부재는 블라인드 비아홀에 의해 상기 회로층의 동박과 전기적으로 연결되어 상기 부품의 상/하부를 둘러싸는 차폐막 형태로 구성되어 부품간의 신호간섭의 차폐역할을 하도록 형성되는 것을 특징으로 하는 인쇄회로기판.
  34. 제 33 항에 있어서,
    상기 접속부재 및 상기 부품의 상/하부를 둘러싸는 차폐막 형태로 구성된 부분의 일부분이 그라운드 회로와 연결되도록 형성되는 것을 특징으로 하는 인쇄회로기판.
  35. (a) 제 1 절연층의 제 1 면과 제 2 면에 동박이 적층 된 동박적층판을 준비하는 단계;
    (b) 상기 제 1 절연층의 제 1 면에 적층 된 동박을 선택적으로 제거하여 도 체로 된 다수의 층간 접속부재를 형성하는 단계;
    (c) 상기 제 1 절연층 위에 제 2 절연층과 1면이 동박으로 이루어진 RCC를 적층하는 단계;
    (d) 최외층의 동박과 상기 제 1 절연층 및 제 2 절연층에 블라인드 비아홀을 형성하는 단계; 및
    (e) 상기 최외층 동박을 패터닝하여 회로패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  36. 제 35 항에 있어서,
    상기 제 1 절연층의 제 1 면에 적층 된 동박은 상기 제 2 면에 적층 된 동박보다 큰 두께를 갖는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  37. 제 36 항에 있어서,
    상기 제 2 절연층은 상기 제 1 절연층의 제 1 면에 적층 된 동박에 형성된 상기 접속부재의 사이 공간을 채울 수 있는 두께를 갖는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  38. 제 35 항에 있어서,
    상기 (b) 단계는 상기 다수의 층간 접속부재들 사이에 방열층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  39. 제 37 항에 있어서,
    상기 방열층은 상부 면과 하부 면이 상기 접속부재의 상부 면과 하부 면보다 큰 면을 갖는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  40. 제 39 항에 있어서,
    상기 (d) 단계 후 상기 방열층과 상기 회로패턴을 전기적으로 연결시키기 위해 상기 블라인드 비아홀 내부에 동도금층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  41. 제 40 항에 있어서,
    상기 접속부재 및 방열층은 상기 제 1 절연층의 두께보다 큰 두께를 갖는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  42. 제 38 항에 있어서,
    상기 (b) 단계는 상기 방열층이 형성되지 않은 영역에 부품 실장 영역을 형성하는 단계; 및
    상기 부품 실장 영역에 부품을 실장 하는 단계를 더 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  43. 제 42 항에 있어서,
    상기 (d) 단계 후 상기 부품과 상기 회로패턴을 전기적으로 연결시키기 위해 상기 블라인드 비아홀 내부에 동도금층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  44. 제 43 항에 있어서,
    상기 부품은 베어(bare) IC 칩, 수동부품, 임의의 모듈로 패키지 된 부품 및 여러 가지 부품이 패키지 된 모듈 기판 중 어느 하나이거나 적어도 둘 이상인 것을 특징으로 하는 인쇄회로기판의 제조방법.
  45. 제 44 항에 있어서,
    상기 접속부재 및 방열층은 상기 부품의 두께와 동일하거나 상기 부품의 두께보다 큰 두께를 갖는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  46. 제 37 항에 있어서,
    상기 (b) 단계는 상기 제 1 절연층의 제 1 면에 적층 된 동박을 선택적으로 제거하여 부품 실장 영역을 형성하는 단계; 및
    상기 부품 실장 영역에 부품을 실장 하는 단계를 더 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  47. 제 46 항에 있어서,
    상기 (d) 단계 후 상기 부품과 상기 회로패턴을 전기적으로 연결시키기 위해 상기 블라인드 비아홀 내부에 동도금층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  48. 제 47 항에 있어서,
    상기 부품은 베어(bare) IC 칩, 수동부품, 임의의 모듈로 패키지 된 부품 및 여러 가지 부품이 패키지 된 모듈 기판 중 어느 하나이거나 적어도 둘 이상인 것을 특징으로 하는 인쇄회로기판의 제조방법.
  49. 제 48 항에 있어서,
    상기 접속부재는 상기 부품의 두께와 동일하거나 상기 부품의 두께보다 큰 두께를 갖는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  50. (a) 제 1 절연층의 제 1 면과 제 2 면에 동박이 적층 된 동박적층판을 준비하는 단계;
    (b) 상기 제 1 절연층의 제 1 면에 적층 된 동박을 선택적으로 제거하여 도체로 된 다수의 층간 접속부재를 형성하는 단계;
    (c) 상기 제 1 절연층 위에 제 2 절연층을 적층하는 단계;
    (d) 상기 제 2 절연층 위에 제 3 절연층과 1면이 동박으로 이루어진 RCC를 적층하는 단계;
    (e) 상기 제 1 절연층 및 제 3 절연층에 블라인드 비아홀을 형성하는 단계; 및
    (f) 상기 최외층 동박을 패터닝하여 회로패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  51. 제 50 항에 있어서,
    상기 제 1 절연층의 제 1 면에 적층 된 동박은 상기 제 2 면에 적층 된 동박보다 큰 두께를 갖는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  52. 제 51 항에 있어서,
    상기 제 2 절연층은 상기 제 1 절연층의 제 1 면에 적층 된 동박의 두께와 동일한 두께를 갖는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  53. 제 50 항에 있어서,
    상기 (b) 단계는 상기 다수의 층간 접속부재들 사이에 방열층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  54. 제 53 항에 있어서,
    상기 방열층은 상부 면과 하부 면이 상기 접속부재의 상부 면과 하부 면보다 큰 면을 갖는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  55. 제 54 항에 있어서,
    상기 (e) 단계 후 상기 방열층과 상기 회로패턴을 전기적으로 연결시키기 위해 상기 블라인드 비아홀 내부에 동도금층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  56. 제 55 항에 있어서,
    상기 접속부재 및 방열층은 상기 제 1 절연층 및 제 3 절연층의 두께보다 큰 두께를 갖는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  57. 제 54 항에 있어서,
    상기 (b) 단계는 상기 방열층이 형성되지 않은 영역에 부품 실장 영역을 형성하는 단계; 및
    상기 부품 실장 영역에 부품을 실장 하는 단계를 더 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  58. 제 57 항에 있어서,
    상기 (d) 단계 후 상기 부품과 상기 회로패턴을 전기적으로 연결시키기 위해 상기 블라인드 비아홀 내부에 동도금층을 형성하는 단계를 더 포함하는 것을 특징 으로 하는 인쇄회로기판의 제조방법.
  59. 제 58 항에 있어서,
    상기 부품은 베어(bare) IC 칩, 수동부품, 임의의 모듈로 패키지 된 부품 및 여러 가지 부품이 패키지 된 모듈 기판 중 어느 하나이거나 적어도 둘 이상인 것을 특징으로 하는 인쇄회로기판의 제조방법.
  60. 제 59 항에 있어서,
    상기 접속부재 및 방열층은 상기 부품의 두께와 동일하거나 상기 부품의 두께보다 큰 두께를 갖는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  61. 제 50 항에 있어서,
    상기 (b) 단계는 상기 제 1 절연층의 제 1 면에 적층 된 동박을 선택적으로 제거하여 부품 실장 영역을 형성하는 단계; 및
    상기 부품 실장 영역에 부품을 실장 하는 단계를 더 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  62. 제 61 항에 있어서,
    상기 (d) 단계 후 상기 부품과 상기 회로패턴을 전기적으로 연결시키기 위해 상기 블라인드 비아홀 내부에 동도금층을 형성하는 단계를 더 포함하는 것을 특징 으로 하는 인쇄회로기판의 제조방법.
  63. 제 62 항에 있어서,
    상기 부품은 베어(bare) IC 칩, 수동부품, 임의의 모듈로 패키지 된 부품 및 여러 가지 부품이 패키지 된 모듈 기판 중 어느 하나이거나 적어도 둘 이상인 것을 특징으로 하는 인쇄회로기판의 제조방법.
  64. 제 63 항에 있어서,
    상기 접속부재는 상기 부품의 두께와 동일하거나 상기 부품의 두께보다 큰 두께를 갖는 것을 특징으로 하는 인쇄회로기판의 제조방법.
KR1020060060803A 2006-06-30 2006-06-30 인쇄회로기판 및 그 제조방법 KR100751995B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020060060803A KR100751995B1 (ko) 2006-06-30 2006-06-30 인쇄회로기판 및 그 제조방법
DE102007029713A DE102007029713A1 (de) 2006-06-30 2007-06-27 Leiterplatte und Verfahren zu deren Herstellung
US11/819,925 US20080000680A1 (en) 2006-06-30 2007-06-29 Printed circuit board and method of manufacturing the same
JP2007171978A JP2008016844A (ja) 2006-06-30 2007-06-29 プリント基板及びその製造方法
CNA2007101232472A CN101098584A (zh) 2006-06-30 2007-07-02 印刷电路板及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060060803A KR100751995B1 (ko) 2006-06-30 2006-06-30 인쇄회로기판 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR100751995B1 true KR100751995B1 (ko) 2007-08-28

Family

ID=38615352

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060060803A KR100751995B1 (ko) 2006-06-30 2006-06-30 인쇄회로기판 및 그 제조방법

Country Status (5)

Country Link
US (1) US20080000680A1 (ko)
JP (1) JP2008016844A (ko)
KR (1) KR100751995B1 (ko)
CN (1) CN101098584A (ko)
DE (1) DE102007029713A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2213148A4 (en) * 2007-10-10 2011-09-07 Tessera Inc ROBUST MULTILAYER WIRING ELEMENTS AND ASSEMBLIES INCLUDING MICROELECTRONIC ELEMENTS INCLUDED

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101095161B1 (ko) * 2010-10-07 2011-12-16 삼성전기주식회사 전자부품 내장형 인쇄회로기판
TWI542260B (zh) * 2010-12-24 2016-07-11 Ｌｇ伊諾特股份有限公司 印刷電路板及其製造方法
JP5987314B2 (ja) * 2011-12-27 2016-09-07 イビデン株式会社 プリント配線板
CN102548239A (zh) * 2012-01-09 2012-07-04 华为终端有限公司 一种电路板的制作方法、电路板和电子设备
KR20140021910A (ko) * 2012-08-13 2014-02-21 삼성전기주식회사 코어기판 및 이를 이용한 인쇄회로기판
CN104703383B (zh) * 2013-12-10 2018-02-02 深南电路有限公司 加工印刷电路板的方法和印刷电路板
JP2016015432A (ja) * 2014-07-03 2016-01-28 イビデン株式会社 回路基板及びその製造方法
US10264664B1 (en) * 2015-06-04 2019-04-16 Vlt, Inc. Method of electrically interconnecting circuit assemblies
KR20170048869A (ko) * 2015-10-27 2017-05-10 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조방법
CN106658943B (zh) * 2016-12-13 2019-11-08 上海摩软通讯技术有限公司 电路板
KR20210076585A (ko) * 2019-12-16 2021-06-24 삼성전기주식회사 전자부품 내장기판

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000056832A (ko) 1999-02-26 2000-09-15 구자홍 방열부재를 구비한 인쇄회로기판 및 그 제조방법
JP2002026250A (ja) * 2000-07-12 2002-01-25 Denso Corp 積層回路モジュールの製造方法
JP2005353841A (ja) * 2004-06-10 2005-12-22 Nippon Mektron Ltd 回路基板およびその製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5906042A (en) * 1995-10-04 1999-05-25 Prolinx Labs Corporation Method and structure to interconnect traces of two conductive layers in a printed circuit board
WO1998020528A1 (en) * 1996-11-08 1998-05-14 W.L. Gore & Associates, Inc. METHOD FOR IMPROVING RELIABILITY OF THIN CIRCUIT SUBSTRATES BY INCREASING THE Tg OF THE SUBSTRATE
JP3838800B2 (ja) * 1998-12-15 2006-10-25 富士通株式会社 多層プリント配線板製造方法
JP3910045B2 (ja) * 2001-11-05 2007-04-25 シャープ株式会社 電子部品内装配線板の製造方法
JP2003347741A (ja) * 2002-05-30 2003-12-05 Taiyo Yuden Co Ltd 複合多層基板およびそれを用いたモジュール
JP3956204B2 (ja) * 2002-06-27 2007-08-08 日本特殊陶業株式会社 積層樹脂配線基板及びその製造方法、積層樹脂配線基板用金属板
JP3822549B2 (ja) * 2002-09-26 2006-09-20 富士通株式会社 配線基板
JP4283523B2 (ja) * 2002-10-22 2009-06-24 太陽誘電株式会社 複合多層基板およびそれを用いたモジュール
JP3982479B2 (ja) * 2003-10-28 2007-09-26 松下電工株式会社 電気部品内蔵回路板及びその製造方法
JP4339739B2 (ja) * 2004-04-26 2009-10-07 太陽誘電株式会社 部品内蔵型多層基板
KR100716826B1 (ko) * 2005-05-10 2007-05-09 삼성전기주식회사 전자부품이 내장된 기판의 제조방법
TWI278268B (en) * 2006-02-23 2007-04-01 Via Tech Inc Arrangement of non-signal through vias and wiring board applying the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000056832A (ko) 1999-02-26 2000-09-15 구자홍 방열부재를 구비한 인쇄회로기판 및 그 제조방법
JP2002026250A (ja) * 2000-07-12 2002-01-25 Denso Corp 積層回路モジュールの製造方法
JP2005353841A (ja) * 2004-06-10 2005-12-22 Nippon Mektron Ltd 回路基板およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2213148A4 (en) * 2007-10-10 2011-09-07 Tessera Inc ROBUST MULTILAYER WIRING ELEMENTS AND ASSEMBLIES INCLUDING MICROELECTRONIC ELEMENTS INCLUDED

Also Published As

Publication number Publication date
DE102007029713A1 (de) 2008-01-10
US20080000680A1 (en) 2008-01-03
CN101098584A (zh) 2008-01-02
JP2008016844A (ja) 2008-01-24

Similar Documents

Publication Publication Date Title
KR100751995B1 (ko) 인쇄회로기판 및 그 제조방법
US7282394B2 (en) Printed circuit board including embedded chips and method of fabricating the same using plating
US8110896B2 (en) Substrate structure with capacitor component embedded therein and method for fabricating the same
KR20080076241A (ko) 전자소자 내장 인쇄회로기판 및 그 제조방법
KR20130014122A (ko) 전자 소자 내장 인쇄회로기판 및 그 제조방법
US7754538B2 (en) Packaging substrate structure with electronic components embedded therein and method for manufacturing the same
KR20060026130A (ko) 칩패키지를 실장한 인쇄회로기판 및 그 제조방법
US20090277673A1 (en) PCB having electronic components embedded therein and method of manufacturing the same
CN1398149A (zh) 具有散热元件的印刷电路板,其制作方法和包含它的器件
KR101516072B1 (ko) 반도체 패키지 및 그 제조 방법
KR100789530B1 (ko) 칩 내장형 인쇄회로기판 및 그 제조방법
WO2014162478A1 (ja) 部品内蔵基板及びその製造方法
KR20160015980A (ko) 인쇄회로기판 및 그 제조방법
CN104244582A (zh) 埋入式高密度互连印刷电路板及其制作方法
KR101874992B1 (ko) 부품 내장형 인쇄회로기판 및 이의 제조방법
KR100653249B1 (ko) 메탈코어, 패키지 기판 및 그 제작방법
JP2006303202A (ja) 部品内蔵型プリント配線板とその製造方法
KR101905879B1 (ko) 인쇄회로기판 및 그의 제조 방법
JP2010062199A (ja) 回路基板
KR101167453B1 (ko) 전자부품 내장형 인쇄회로기판 및 그 제조방법
KR100972431B1 (ko) 임베디드 인쇄회로기판 및 그 제조방법
JP6587795B2 (ja) 回路モジュール
KR100757907B1 (ko) 인쇄회로기판 및 그 제조방법
US9343391B2 (en) Semiconductor package and method of manufacturing the same
KR102691326B1 (ko) 인쇄회로기판 및 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee